JP3604018B2 - シリコン基材表面の二酸化シリコン膜形成方法、半導体基材表面の酸化膜形成方法、及び半導体装置の製造方法 - Google Patents

シリコン基材表面の二酸化シリコン膜形成方法、半導体基材表面の酸化膜形成方法、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP3604018B2
JP3604018B2 JP2003022803A JP2003022803A JP3604018B2 JP 3604018 B2 JP3604018 B2 JP 3604018B2 JP 2003022803 A JP2003022803 A JP 2003022803A JP 2003022803 A JP2003022803 A JP 2003022803A JP 3604018 B2 JP3604018 B2 JP 3604018B2
Authority
JP
Japan
Prior art keywords
film
silicon dioxide
silicon
oxide film
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003022803A
Other languages
English (en)
Other versions
JP2004047935A (ja
Inventor
光 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency, National Institute of Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Priority to JP2003022803A priority Critical patent/JP3604018B2/ja
Priority to PCT/JP2003/006348 priority patent/WO2003100844A1/ja
Priority to US10/515,501 priority patent/US7157383B2/en
Priority to KR10-2004-7018829A priority patent/KR20040111683A/ko
Priority to TW092114030A priority patent/TW200402797A/zh
Publication of JP2004047935A publication Critical patent/JP2004047935A/ja
Application granted granted Critical
Publication of JP3604018B2 publication Critical patent/JP3604018B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/518Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、例えば半導体集積回路などに用いられる金属―酸化物―半導体デバイス、すなわちMOS(metal-oxide-semiconductor)デバイスの酸化膜、とりわけMOSトランジスタやMOS容量における極薄ゲート酸化膜や容量酸化膜などの形成に利用可能なシリコン基材表面の二酸化シリコン膜形成方法、半導体基材表面の酸化膜形成方法及びこれらを用いた半導体装置の製造方法に関するものであり、特にリーク電流の少ない高品質な極薄二酸化シリコン膜等を膜厚制御性よく形成することができる方法に関するものである。
【0002】
また、本発明は、例えばTFT(薄膜トランジスタ)における二酸化シリコン膜を低温で形成することができる方法に関するものである。
【0003】
【従来の技術】
近年、半導体集積回路などの半導体装置(デバイス)の性能向上はとどまるところを知らず、高集積化や高密度化への要求はますます厳しさを増している。高集積化や高密度化にともなう微細化における課題の1つとして、例えばMOSトランジスタやMOS容量におけるゲート絶縁膜や容量絶縁膜などの絶縁膜に関する課題がある。
【0004】
シリコン基板を用いて構成されるデバイス(シリコンデバイス)、とりわけMOSトランジスタやMOS容量においては、ゲート絶縁膜や容量絶縁膜などの絶縁膜として通常、二酸化シリコン膜が用いられている。
【0005】
デバイスの微細化にともなって上記絶縁膜は極薄化しており、例えばデザインルールが0.07μm以下の場合、ゲート絶縁膜の膜厚は1.5nm以下であることが要求される。
【0006】
しかし、リーク電流増加などの点から二酸化シリコン膜の薄膜化の限界は1.5〜1.2nmといわれている。このため、高誘電率材料のAlやTaOが検討されているが実用化には至っていない。また、実用化されたとしても新材料導入による高額の設備投資が必要になる。
【0007】
従来、MOSトランジスタのゲート絶縁膜としての酸化膜(ゲート酸化膜)は、シリコン基板を乾燥酸素や水蒸気などの酸化性気体中で800℃以上の高温で加熱することにより形成されてきた。しかし、例えば膜厚2nm以下の極薄酸化膜を高温熱酸化法により形成する場合、形成した酸化膜のリーク電流密度が高くゲート酸化膜として利用できないという問題があった。また、高温熱酸化法では、初期の酸化膜成長速度が大きいため、形成する酸化膜の膜厚の制御が困難であるため、極薄酸化膜を形成するのが困難であった。さらに、高温熱酸化法では、高温加熱によるドーパントの拡散が起こり、浅い接合が破壊されるという問題もあった。
【0008】
高温熱酸化法以外の方法としては、モノシランなどを熱分解させシリコン基板表面に堆積させる化学的気相成長法、陽極酸化により酸化膜を形成する方法、スパッター蒸着法などの種々の蒸着法、プラズマ中で酸化する方法などがある。しかし、これらの方法も膜質及び膜厚制御性の点で同様の問題を抱えている。
【0009】
なお、特に上記リーク電流密度の増大は、デバイスの使用電力の増大、動作温度の上昇、安定性の低下など数々の問題を引き起こすのみならず、リーク電流量がドレイン電流量と同程度になった場合、デバイスの動作自体が危うくなる。
【0010】
これらの問題に対して、本願発明者らは、化学酸化法を用いた酸化膜の形成方法を発明し、特許出願している(特許文献1)。この方法では、シリコン基板を例えば濃硝酸に浸漬して化学的酸化膜を形成し、その後窒素などの不活性ガス中で熱処理する。この熱処理により酸化膜のリーク電流の低減が図られる。この方法は、酸化膜形成後に熱処理を行うのでPOA(postoxidation annealing)である。
【0011】
なお、本願発明者らは、化学酸化法を用いた他の酸化膜の形成方法を発明し、特許出願している(特許文献2)。この方法では、シリコン基板を例えば濃硝酸に浸漬して化学的酸化膜を形成し、その酸化膜上に例えば白金のような酸化触媒機能を有する金属膜を形成した後、酸化雰囲気中で加熱処理を行うことにより上記酸化膜を成長させる。
【0012】
また、本願発明者らは、化学酸化法を用いたさらに他の酸化膜の形成方法を発明し、特許出願している(特許文献3)。この方法では、シリコン基板を例えば濃硝酸に浸漬して化学的酸化膜を形成し、その酸化膜上に例えば白金のような酸化触媒機能を有する金属膜を形成した後、酸化雰囲気中で加熱処理を行い、その後金属膜と酸化膜の一部をエッチングにより除去して酸化膜の膜厚を薄くし、その酸化膜上に電極を形成している。
【0013】
【特許文献1】
特開2002−64093号公報(公開日:2002年2月28日)
【0014】
【特許文献2】
特開平9−45679号公報(公開日:1997年2月14日)
【0015】
【特許文献2】
特開2002−57154号公報(公開日:2002年2月22日)
【0016】
【発明が解決しようとする課題】
上記特許文献1に開示された方法では、上記不活性ガス中での熱処理を、900℃という比較的高い温度で行う必要があった。このように不活性ガス中での熱処理を高温で行うと、不活性ガス中に混入している微量の水蒸気や酸素などの酸化種によって酸化膜の膜厚が増加するという問題がある。
【0017】
また、上記特許文献1に開示された方法では、上記のような高温の熱処理を行うことにより、上記高温熱酸化法と同様にドーパントの拡散が起こり、浅い接合が破壊されるという問題もある。さらに、上記のような高温の熱処理では、リーク電流密度が再現性よく減少しないという問題もある。
【0018】
また、上記特許文献2に開示された方法は、酸化膜を成長させる工程を含むため酸化膜の極薄化には適さず、また酸化膜のリーク電流密度を効果的に低減できるものでもない。
【0019】
さらに、上記特許文献3に開示された方法では、エッチングにより酸化膜の膜厚を薄くしなければならず、膜厚の制御が困難である。また、エッチングにより極端に膜厚の薄い部分が形成されてしまうと、リーク電流密度の増大を招来するため、再現性よくリーク電流密度を低減することが困難である。
【0020】
ところで、従来、TFTにおけるゲート酸化膜は、CVD法(化学的気相堆積法)を用いて600℃程度の基板温度で堆積する方法により形成されている。
【0021】
ここで、フレキシブルな液晶ディスプレイの製造には、TFTをPET(ポリエチレンテレフタラート)などの有機物の基板上に形成する必要がある。そのためには、TFTを200℃以下の低温で形成しなければならない。ところが、CVD法により二酸化シリコン膜を堆積するためには、基板を400〜500℃程度に高温加熱する必要がある。そのため、CVD法による二酸化シリコン膜の堆積は、フレキシブルな液晶ディスプレイの製造におけるTFTの形成には不向きである。
【0022】
なお、上記のようなTFTでは、一般に、ゲート電極に比較的高い電圧を印加する。したがって、ゲート酸化膜としての二酸化シリコン膜は、絶縁破壊を起こさないためにある程度の厚さが必要になる。
【0023】
本発明は、上記の問題に鑑みてなされたものであり、その目的は、半導体基材表面にリーク電流密度の低い高品質の極薄酸化膜を膜厚の制御性よく低温で形成することのできる半導体基材表面の酸化膜形成方法、特にシリコン基材表面にリーク電流密度の低い高品質の極薄二酸化シリコン膜を膜厚の制御性よく低温で形成することのできるシリコン基材表面の二酸化シリコン膜形成方法、及びこれらの方法を用いた半導体装置の製造方法を提供することにある。また、本発明の目的は、二酸化シリコン膜をPETなどの有機物の基板上にも形成できる程度に低温で形成する方法を提供することにある。
【0024】
【課題を解決するための手段】
本発明に係るシリコン基材表面の二酸化シリコン膜形成方法は、シリコン基材の表面に薬液を作用させることにより、前記シリコン基材の表面に二酸化シリコン膜を形成し、前記二酸化シリコン膜上に金属原子を含む膜を堆積した後に、水素を含む気体中において前記金属原子を含む膜を堆積したシリコン基材を100〜250℃の範囲で加熱処理することを特徴としている。
【0025】
また、本発明に係るシリコン基材表面の二酸化シリコン膜形成方法は、シリコン基材の表面に薬液の蒸気を作用させることにより、前記シリコン基材の表面に二酸化シリコン膜を形成し、前記二酸化シリコン膜上に金属原子を含む膜を堆積した後に、水素を含む気体中において前記金属原子を含む膜を堆積したシリコン基材を100〜250℃の範囲で加熱処理することを特徴としている。
【0026】
上記の方法によれば、水素を含む気体中での加熱処理により水素が二酸化シリコン膜における界面準位や欠陥準位と反応することでそれらが消滅する。このとき、金属原子を含む膜の存在により水素が分解されやすくなり、二酸化シリコン膜における界面準位や欠陥準位が消滅しやすくなると考えられる。その結果、二酸化シリコン膜の膜質を向上させることができ、リーク電流密度の低い高品質の極薄酸化膜を形成することができる。
【0027】
また、薬液の種類、濃度及び温度を調整することにより、二酸化シリコン膜の膜厚を簡単に制御することができる。
【0028】
なお、上記の方法によれば、水素を含む気体中での加熱処理により二酸化シリコン膜を改質することができるため、必ずしも酸化雰囲気での加熱処理をともなう必要がなく、二酸化シリコン膜の膜厚が増大し難く、膜厚の制御性がよい。
【0029】
さらに、上記加熱処理は比較的低温で行うことができるため、酸素等が混入していたとしても二酸化シリコン膜の膜厚が増加し難いので、二酸化シリコン膜の膜厚の制御性がよい。
【0030】
したがって、シリコン基材の表面に、リーク電流密度の低い高品質、かつ、膜厚が0.3〜5nmの極薄の二酸化シリコン膜を形成することができる。
【0031】
上記の温度範囲であれば、二酸化シリコン膜の界面準位や欠陥準位が効果的に消滅するとともに、金属原子を含む膜と二酸化シリコン膜とが反応することを抑制できる。
【0032】
CVD法による堆積により二酸化シリコン膜を形成するためには、シリコン基材を400〜500℃程度に高温加熱する必要がある。そのため、CVD法による二酸化シリコン膜の形成は、例えばフレキシブルな液晶ディスプレイの製造におけるTFTの形成には不向きである。
【0033】
これに対して上記の方法によれば、シリコン基材が200℃以下の低温であっても、二酸化シリコン膜を形成することが可能になる。そのため、この方法は、フレキシブルな液晶ディスプレイの製造におけるTFTの形成に好適に利用することができる。
【0034】
上記の方法によれば、シリコン基材が200℃以下の低温であっても、2nm以上の化学酸化膜を容易に形成することができ、さらには10nm以上の化学酸化膜の形成も可能になる。
【0035】
本発明に係るシリコン基材表面の二酸化シリコン膜形成方法において、前記薬液が、硝酸、硫酸、オゾン溶解水、過酸化水素水、塩酸と過酸化水素水との混合溶液、硫酸と過酸化水素水との混合溶液、アンモニア水と過酸化水素水との混合溶液、硫酸と硝酸との混合溶液、王水、過塩素酸、及び沸騰水の群から選ばれる薬液であることが望ましい。
【0036】
また、本発明に係るシリコン基材表面の二酸化シリコン膜形成方法において、前記薬液の蒸気が、硝酸、硫酸、オゾン溶解水、過酸化水素水、塩酸と過酸化水素水との混合溶液、硫酸と過酸化水素水との混合溶液、アンモニア水と過酸化水素水との混合溶液、硫酸と硝酸との混合溶液、王水、過塩素酸、及び水の群から選ばれる薬液の蒸気であることが望ましい。
【0037】
上記の薬液又は薬液の蒸気を用いることにより、膜厚が0.3〜5nmである極薄の二酸化シリコン膜を500℃以下の低温で膜厚の制御性よく形成することができる。
【0038】
本発明に係るシリコン基材表面の二酸化シリコン膜形成方法において、前記薬液が、水との共沸混合物である共沸硝酸、水との共沸混合物である共沸硫酸、及び水との共沸混合物である共沸過塩素酸の群から選ばれる薬液であることが望ましい。
【0039】
また、本発明に係るシリコン基材表面の二酸化シリコン膜形成方法において、前記薬液の蒸気が、水との共沸混合物である共沸硝酸、水との共沸混合物である共沸硫酸、及び水との共沸混合物である共沸過塩素酸の群から選ばれる薬液の蒸気であることが望ましい。
【0040】
共沸状態では薬液又はその蒸気の濃度が時間的に変化し難いため、共沸状態の上記薬液又はその蒸気を用いることにより、形成する二酸化シリコン膜の膜厚を再現性よく制御できる。
【0041】
本発明に係るシリコン基材表面の二酸化シリコン膜形成方法において、前記金属原子を含む膜が、アルミニウム、マグネシウム、ニッケル、クロム、白金、パラジウム、タングステン、チタン、及びタンタルの群から選ばれる金属原子を含む膜であることが望ましい。
【0042】
上記金属原子を含む膜を二酸化シリコン膜上に堆積しておくと、水素を含む気体中での加熱処理により水素が界面準位や欠陥準位と反応しやすくなりそれらがより効果的に消滅する結果、二酸化シリコン膜の膜質を向上させることができる。
【0043】
本発明に係るシリコン基材表面の二酸化シリコン膜形成方法において、前記水素を含む気体が、水素、又は水素と、窒素、アルゴン、ネオン、水蒸気、及び酸素の群から選ばれる気体との混合気体であることが望ましい。
【0044】
上記の気体を用いることにより、水素が二酸化シリコン膜の界面準位や欠陥準位と反応してそれらが消滅する結果、二酸化シリコン膜の膜質を向上させることができる
【0045】
本発明に係るシリコン基材表面の二酸化シリコン膜形成方法において、前記水素を含む気体中での加熱処理の時間が、1〜120分間の範囲であることが望ましい。
【0046】
水素を含む気体中での加熱処理の時間が1分以上であれば、水素が金属原子を含む膜や二酸化シリコン膜を拡散し、二酸化シリコン膜を効果的に改質することができる。また、水素を含む気体中での加熱処理の時間が120分以下であれば、デバイス作成時間の増加が問題になり難い。さらに、水素を含む気体中での加熱処理の温度が350℃近い温度であっても、加熱処理の時間が120分以下であれば金属原子を含む膜と二酸化シリコン膜とが反応してしまうのを抑制することができる。
【0047】
本発明に係るシリコン基材表面の二酸化シリコン膜形成方法において、前記シリコン基材の表面に二酸化シリコン膜を形成する前に、あらかじめ前記シリコン基材表面に存在する自然酸化膜又は不純物を除去することが望ましい。
【0048】
上記のようにあらかじめ前記シリコン基材表面に存在する自然酸化膜又は不純物を除去して清浄なシリコン表面を露出させておくことにより、高品質な二酸化シリコン膜を形成することができる。
【0049】
本発明に係るシリコン基材表面の二酸化シリコン膜形成方法において、前記シリコン基材の表面に前記薬液の蒸気を作用させる際に、前記シリコン基材を加熱することが望ましい。これにより、酸化速度を上昇させることができる。
【0050】
本発明に係るシリコン基材表面の二酸化シリコン膜形成方法において、前記シリコン基材の表面に前記薬液の蒸気を作用させる際に前記シリコン基材を加熱する際の前記シリコン基材の温度が、50〜500℃の範囲であることが望ましい。
【0051】
薬液の蒸気を作用させる際にシリコン基材を加熱する際のシリコン基材の温度を50℃以上にすることにより、酸化速度を効果的に上昇させることができ、1nm以上の膜厚の二酸化シリコン膜を容易に形成することができる(上記温度が50℃未満では1nm以上の膜厚の二酸化シリコン膜を形成することが困難になる)。また、上記温度を500℃以下にすることにより、酸化速度が速くなりすぎるのを避けることができ、膜厚の制御が容易になる。
【0052】
本発明に係るシリコン基材表面の二酸化シリコン膜形成方法は、シリコン基材の表面に薬液を作用させることにより、前記シリコン基材の表面に二酸化シリコン膜を形成し、前記二酸化シリコン膜上に金属原子を含む膜を堆積せずに、水素を含む気体中において前記二酸化シリコン膜を形成したシリコン基材を350〜500℃の範囲で加熱処理することを特徴としている。
【0053】
また、本発明に係るシリコン基材表面の二酸化シリコン膜形成方法は、シリコン基材の表面に薬液の蒸気を作用させることにより、前記シリコン基材の表面に二酸化シリコン膜を形成し、前記二酸化シリコン膜上に金属原子を含む膜を堆積せずに、水素を含む気体中において前記二酸化シリコン膜を形成したシリコン基材を350〜500℃の範囲で加熱処理することを特徴としている。
【0054】
上記の方法によれば、水素を含む気体中での加熱処理により水素が二酸化シリコン膜中の界面準位や欠陥準位と反応することでSi−H結合を形成し、界面準位や欠陥準位を消滅させることができる。この場合、上記の金属原子を含む膜の存在による水素の分解の効果は得られないが、加熱処理の温度を上昇させることによって、水素と界面準位や欠陥準位の反応を促進させることができる。その結果、二酸化シリコン膜の膜質を向上させることができ、リーク電流密度の低い高品質の極薄酸化膜を形成することができる
【0055】
水素を含む気体中での加熱処理におけるシリコン基材の温度が350℃より低いと、界面準位や欠陥準位と水素との反応によりSi−H結合を形成することが困難になる。また、この温度が500℃より高いと、形成されたSi−H結合が切断され、再び界面準位や欠陥準位が生成されてしまうことになる。したがって、効果的に界面準位や欠陥準位を消滅させるためには、上記の温度を350〜500℃に設定することが望ましい
【0056】
本発明に係る半導体装置の製造方法は、上記のシリコン基材表面の二酸化シリコン膜形成方法によりシリコン基材表面に二酸化シリコン膜を形成する工程を含むことを特徴としている。これにより、上記のような高品質の極薄酸化膜を有する半導体装置を製造することができる
【0057】
【発明の実施の形態】
〔実施形態1〕
本発明の第1の実施形態について図1から図7に基づいて説明すれば、以下の通りである。
【0058】
まず、本実施形態におけるシリコン基板上に二酸化シリコン膜を形成する方法について図1に基づいて説明する。本実施形態では、シリコン基板を用いてMOS容量を形成する工程について説明する。なお、本実施形態では、シリコン基板1上に二酸化シリコン膜を形成する場合を想定しているが、これに限らず例えばボール状のシリコンのバルクやエピタキシャル成長により形成されたシリコン膜上に二酸化シリコン膜を形成する場合にも本発明を適用することができる。本明細書では、形成する二酸化シリコン膜の下地になるシリコン基板1などの部材を「シリコン基材」と称する。
【0059】
まず、シリコン基板1(シリコン基材)上に分離領域2及び活性領域4を形成した。活性領域4の表面には自然酸化膜3が存在している(図1(a))。ここで、シリコン基板1としては比抵抗が10〜15Ωcmのp型(100)基板を用い、このシリコン基板1にボロンのチャンネルストッパーを注入後、分離領域2としてLOCOS(local oxidation of silicon)酸化膜を500nmの膜厚で形成した。
【0060】
次に、活性領域4の表面を洗浄するため、公知のRCA洗浄(W. Kern, D. A. Plutien: RCA レヒ゛ュー 31,187ヘ゜ーシ゛、1970年)方法によりウェーハ(シリコン基板1及びシリコン基板1上に形成された酸化膜等を含めた全体を指すときは「ウェーハ」と称す。)を洗浄した後、洗浄後のウェーハを濃度0.5体積%の希フッ酸溶液に5分間浸漬し、活性領域4の表面の自然酸化膜3を除去した(図1(b))。シリコン基板1表面に高品質な極薄二酸化シリコン膜を形成するためには、清浄なシリコン表面が露出していることが望ましく、シリコン基板1表面の自然酸化膜3の完全除去及びシリコン基板1表面の不純物除去が重要である。
【0061】
次に、超純水でウェーハを5分間リンス(洗浄)した後、ウェーハを酸化力の強い薬液(酸化性の薬液)に浸漬する。ここでは、120.7℃の共沸硝酸(濃度68重量%)に30分間ウェーハを浸漬し、活性領域4のシリコン基板1表面に厚さ1.4nmの化学酸化膜5(二酸化シリコン膜)を形成した(図1(c))。
【0062】
なお、上記化学酸化膜5を形成する際にウェーハを浸漬する薬液としては、硝酸、硫酸、オゾン溶解水(オゾンを数十ppm溶解させた溶解水)、過酸化水素水、塩酸と過酸化水素水との混合溶液、硫酸と過酸化水素水との混合溶液、アンモニア水と過酸化水素水との混合溶液、硫酸と硝酸との混合溶液、王水、過塩素酸、及び沸騰水の群から選ばれる薬液を用いることができる。なお、「硝酸」、「硫酸」というときは、それらの水溶液を含んでいる。
【0063】
これらの薬液を用いることにより、例えば膜厚が0.3〜5nmである極薄の化学酸化膜5を500℃以下の低温で膜厚の制御性よく形成することができる。
【0064】
したがって、シリコン基板1表面に化学酸化膜5を形成する方法としては、硝酸に浸漬する方法、硫酸に浸漬する方法、オゾン溶解水に浸漬する方法、過酸化水素水に浸漬する方法、塩酸と過酸化水素水との混合溶液に浸漬する方法、硫酸と過酸化水素水との混合溶液に浸漬する方法、アンモニア水と過酸化水素水との混合溶液に浸漬する方法、硫酸と硝酸との混合溶液に浸漬する方法、王水に浸漬する方法、過塩素酸に浸漬する方法、沸騰水に浸漬する方法を利用することができる。
【0065】
このとき、薬液の種類、濃度及び温度を調整することにより、化学酸化膜5の膜厚を簡単に制御することができる。
【0066】
なお、ウェーハ表面に上記薬液を作用させることができればよく、必ずしもウェーハを上記薬液に浸漬しなくてもよい。
【0067】
また、上記化学酸化膜5を形成するためには、ウェーハを薬液に浸漬する方法以外に、薬液の蒸気に曝す方法をとることもできる。上記化学酸化膜5を形成する際にウェーハを曝す薬液の蒸気としては、上記化学酸化膜5を形成する際にウェーハを浸漬する薬液として上述したものの蒸気、すなわち硝酸、硫酸、オゾン溶解水(オゾンを数十ppm溶解させた溶解水)、過酸化水素水、塩酸と過酸化水素水との混合溶液、硫酸と過酸化水素水との混合溶液、アンモニア水と過酸化水素水との混合溶液、硫酸と硝酸との混合溶液、王水、過塩素酸、及び水の群から選ばれる薬液の蒸気を用いることができる。
【0068】
なお、ウェーハに薬液の蒸気を曝す際には、ウェーハを加熱することが望ましい。これにより、酸化速度を上昇させることができる。
【0069】
また、そのときのウェーハの温度が、50〜500℃の範囲であることが望ましい。この温度を50℃以上にすることにより、酸化速度を効果的に上昇させることができ、1nm以上の膜厚の化学酸化膜5を容易に形成することができる(50℃未満では1nm以上の膜厚の化学酸化膜5を形成することが困難になる)。また、上記温度を500℃以下にすることにより、酸化速度が速くなりすぎるのを避けることができ、膜厚の制御が容易になる。
【0070】
上記化学酸化膜5を形成する際にウェーハを浸漬する薬液、又はウェーハを曝す薬液の蒸気としては、水との共沸混合物である共沸硝酸、水との共沸混合物である共沸硫酸、及び水との共沸混合物である共沸過塩素酸の群から選ばれる薬液、又はその蒸気を用いることが望ましい。共沸状態では、薬液又はその蒸気の濃度が時間的に変化し難く、形成する化学酸化膜5の膜厚を再現性よく制御できるからである。
【0071】
本実施形態では、共沸硝酸を用いることにより重金属などを含まない清浄かつ高品質な化学酸化膜5を形成した。なお、本実施形態では化学酸化膜5の膜厚を1.4nmとしたが、この膜厚に限らず例えば0.3〜5nm(より望ましくは0.5〜2.0nm)の極薄の化学酸化膜5を形成すればよい。
【0072】
次に、化学酸化膜5及び分離領域2上に金属膜6(金属原子を含む膜)を堆積した(図1(d))。この金属膜6は、膜厚200nmの1重量%のシリコンを含んだアルミニウム(アルミニウム−シリコン合金)膜であり、抵抗加熱蒸着法を用いて堆積した。なお、金属原子を含む膜としては、アルミニウム、マグネシウム、ニッケル、クロム、白金、パラジウム、タングステン、チタン、及びタンタルの群から選ばれる金属原子を含む膜が挙げられる。なお、金属原子を含む膜としては活性な金属原子を含む膜が望ましく、例えばアルミニウム、マグネシウム、ニッケルなどの金属膜や、シリコンを含んだアルミニウムなどの合金膜が望ましい。また、金属原子を含む膜としては窒化チタンや五酸化タンタルなどの化合物を用いることもできる。
【0073】
次に、電気炉内で、水素を含む気体中でウェーハを加熱した。ここでは、水素と窒素との混合気体(5%の水素を含む窒素)中200℃でウェーハを20分間加熱した。この加熱処理は、金属膜6形成後に行うのでPMA(postmetallization annealing)である。この加熱処理は、界面準位や欠陥準位と水素を反応させ、それらを消滅させることによって化学酸化膜5の電気特性を向上させるためのものである。このとき、金属膜6の存在により水素が分解されやすくなり、化学酸化膜5における界面準位や欠陥準位が消滅しやすくなると考えられる。この加熱処理による化学酸化膜5の膜厚の変化はなかった。この加熱処理の結果、改質された化学酸化膜7(二酸化シリコン膜)が形成された(図1(e))。
【0074】
なお、上記加熱処理に用いる水素を含む気体としては、水素、又は水素と、窒素、アルゴン、ネオン、水蒸気、及び酸素の群から選ばれる気体との混合気体が挙げられる。
【0075】
したがって、上記加熱処理は、水素と窒素との混合気体中の他、例えば、水素中、水素と窒素との混合気体中、水素とアルゴンとの混合気体中、水素とネオンとの混合気体中、水素と水蒸気との混合気体中、水素と酸素との混合気体中で行うこともできる。
【0076】
上記加熱処理におけるウェーハの温度は200℃である必要性はなく、50〜350℃の温度範囲であれば、ほぼ同様に化学酸化膜5の電気特性を向上させる効果が得られる。また、上記加熱処理の時間は20分間である必要性はなく、1〜120分間であればほぼ同様に化学酸化膜5の電気特性を向上させる効果が得られる。上記加熱処理の時間が1分以上であれば、水素が金属膜6や化学酸化膜5を拡散し、化学酸化膜5を効果的に改質することができる。また、上記加熱処理の時間が120分以下であれば、デバイス作成時間の増加が問題になり難い。さらに、上記加熱処理におけるウェーハの温度が350℃近い温度であっても、上記加熱処理の時間が120分以下であれば金属膜6と化学酸化膜5とが反応してしまうのを抑制することができる。
【0077】
このように、本方法によれば、水素を含む気体中での加熱処理により化学酸化膜5を改質することができるため、必ずしも酸化雰囲気での加熱処理をともなう必要がなく、化学酸化膜の膜厚が増大し難く、膜厚の制御性がよい。
【0078】
さらに、水素を含む気体中での加熱処理は比較的低温でも効果が得られるため、酸素等が混入していたとしても酸化膜の膜厚が増加し難いので、膜厚の制御性がよい。
【0079】
なお、意識的に膜厚を増大したい場合には、上記のように水素を含む気体として、水素と水蒸気との混合気体や、水素と酸素との混合気体を用いることができる。
【0080】
そして、公知のフォトグラフィー技術により金属膜6上にパターニングしたレジスト膜(図示せず)を形成し、続いて公知のドライエッチング技術により金属膜6をエッチングしてパターニングすることにより電極8を形成した(図1(f))。
【0081】
次に、上述した方法により形成した化学酸化膜7の特性について説明する。なお、特に断らない限り本実施形態において、「化学酸化膜形成処理」というときは、自然酸化膜の除去や洗浄等を施したウェーハを共沸温度120.7℃に加熱した濃度68重量%の共沸硝酸に30分間浸漬することによって化学酸化膜5を形成する処理(図1(a)〜(c)の処理)を意味し、「金属膜形成処理」というときは、化学酸化膜形成処理にて形成した化学酸化膜5の上に膜厚200nmのアルミニウム−シリコン合金の金属膜6を形成する処理(図1(d)の処理)を意味し、「酸化膜改質加熱処理」というときは、金属膜形成処理後のウェーハを電気炉に導入して5%の水素を含む窒素中200℃で20分間加熱する処理(図1(e)の処理)を意味する。
【0082】
図2は、シリコン基板1の裏面に設けた電極(シリコン基板裏面電極)に対して電極8へ電圧を印加した場合の、その印加電圧と化学酸化膜5又は化学酸化膜7を流れるリーク電流密度(測定結果)との関係を示したグラフである。図2において、プロット(a)は、化学酸化膜形成処理及び金属膜形成処理により形成した化学酸化膜5のリーク電流密度を示しており、プロット(b)は、化学酸化膜形成処理、金属膜形成処理、及び酸化膜改質加熱処理により形成した化学酸化膜7のリーク電流密度を示している。
【0083】
プロット(a)より、化学酸化膜5に酸化膜改質加熱処理を施さない場合には、リーク電流密度が比較的高く、印加電圧が1Vの際のリーク電流密度は約2A/cmとなり、通常の高温熱酸化法で形成された膜厚1.4nmの酸化膜と同程度であることがわかった。一方、プロット(b)より、酸化膜改質加熱処理を施した場合には、リーク電流密度がプロット(a)の場合と比べて1/5程度に減少し、印加電圧が1Vの際のリーク電流密度が約0.4A/cmとなり、高温熱酸化法による酸化膜よりも低いリーク電流密度が達成できた。
【0084】
図3は、印加電圧と化学酸化膜5又は化学酸化膜7を介した電気容量との関係を示したグラフ(C−V曲線)である。図3において、曲線(a)は、化学酸化膜形成処理及び金属膜形成処理により形成した化学酸化膜5に関するC−V曲線であり、曲線(b)は、化学酸化膜形成処理、金属膜形成処理、及び酸化膜改質加熱処理により形成した化学酸化膜7に関するC−V曲線である。
【0085】
曲線(a)にはショルダーAが存在している。これは、化学酸化膜5中に欠陥準位や酸化膜/シリコン界面に界面準位が存在することを示すものである。一方、曲線(b)にはショルダーが存在していない。これは、酸化膜改質加熱処理によって、欠陥準位や界面準位が消滅したことを示している。
【0086】
図4は、化学酸化膜形成処理、金属膜形成処理、及び酸化膜改質加熱処理により形成した化学酸化膜7に関して、酸化膜改質加熱処理の加熱温度を変化させた場合のリーク電流密度の変化を示すグラフである。図4の結果は、印加電圧を1Vに設定した際のリーク電流密度に関するものであり、酸化膜改質加熱処理を行わない場合のリーク電流密度を1としたときの相対値(相対リーク電流密度)を示すものである。
【0087】
図4より、酸化膜改質加熱処理における加熱温度は200℃に限らず、50〜350℃の範囲内で設定することによりリーク電流密度が減少することがわかる。また、加熱温度を100〜250℃の範囲内で設定することによりリーク電流密度が酸化膜改質加熱処理を行わない場合の50%以下に減少して、化学酸化膜7の電気特性が大幅に向上することがわかる。
【0088】
図5は、シリコン基板1上に形成した化学酸化膜のシリコン原子2p軌道からのX線光電子スペクトルを示すグラフである。図5において、スペクトル(a)は、化学酸化膜形成処理によって化学酸化膜5を形成し、その後に観測したX線光電子スペクトルであり、スペクトル(b)は、化学酸化膜形成処理、金属膜形成処理、及び酸化膜改質加熱処理により化学酸化膜7を形成した後、塩酸でアルミニウム−シリコン合金膜をエッチングして除去し、その後に測定したX線光電子スペクトルであり、スペクトル(c)は、化学酸化膜形成処理、金属膜形成処理、及び加熱温度の設定を400℃に変更した酸化膜改質加熱処理により化学酸化膜7を形成した後、塩酸でアルミニウム−シリコン合金膜をエッチングして除去し、その後に測定したX線光電子スペクトルである。
【0089】
X線光電子スペクトルの測定は、VG社製ESCALAB220i−XLを用いて行った。この際、X線源としてはエネルギーが1487eVのAlのKα線を用いた。光電子は表面垂直方向で観測した。
【0090】
図5におけるピーク(1)は、シリコン基板1のシリコン原子2p軌道からの光電子によるものであり、ピーク(2)は、化学酸化膜5又は化学酸化膜7のシリコン原子2p軌道からの光電子によるものである。ピーク(1)に対するピーク(2)の面積強度の比から、化学酸化膜5及び化学酸化膜7の膜厚を計算した。ここで、シリコン原子の2p軌道からの光電子の化学酸化膜5及び化学酸化膜7中での平均自由行程として3.3nm、シリコン基板1中の平均自由行程として2.7nmを用いた。これらの平均自由行程は、3nm以上の膜厚を有する酸化膜についてエリプソメトリーから求めた膜厚とX線光電子スペクトルから求めた膜厚とが同一値なるように決定した。
【0091】
スペクトル(a)におけるピーク(1)に対するピーク(2)の面積強度の比から、化学酸化膜5の膜厚を1.4nmと計算された。
【0092】
スペクトル(b)では、ピーク(1)に対するピーク(2)の面積強度比がスペクトル(a)のものとほとんど変わらず、化学酸化膜7の膜厚は加熱温度が200℃である酸化膜改質加熱処理によってはほとんど変化しないことがわかった。
【0093】
スペクトル(c)では、ピーク(1)に対するピーク(2)の面積強度比が大幅に減少しており、この面積強度比からこの場合の化学酸化膜7の膜厚が0.2nmに減少したと計算された。
【0094】
この実験事実は、酸化膜改質加熱処理での加熱温度が400℃と高い場合、アルミニウム−シリコン合金膜と化学酸化膜とが反応する結果、化学酸化膜が他の物質に変化して化学酸化膜の膜厚が減少することを示している。したがって、酸化膜改質加熱処理の加熱温度は350℃以下にすることが望ましいことが明らかになった。なお、アルミニウム−シリコン合金膜と化学酸化膜とが反応する際には、アルミニウムと化学酸化膜中の酸素原子が反応してアルミナが形成されることがある。
【0095】
図6は、X線光電子法を用いて観測した価電子帯スペクトルを示すグラフである。図6において、スペクトル(a)は、清浄なシリコン表面のスペクトルであり、スペクトル(b)は、化学酸化膜形成処理により化学酸化膜5を形成し、その後に観測した価電子帯スペクトルであり、スペクトル(c)は、化学酸化膜形成処理、金属膜形成処理、及び酸化膜改質加熱処理により化学酸化膜7を形成した後、塩酸でアルミニウム−シリコン合金膜をエッチングして除去し、その後に測定した価電子帯スペクトルである。なお、スペクトル(b)及び(c)では、化学酸化膜5又は化学酸化膜7のみの価電子帯スペクトルを得るために、シリコン基板1上の化学酸化膜5又は化学酸化膜7のスペクトルから清浄なシリコン表面のスペクトル(スペクトル(a))を差し引いてある。
【0096】
スペクトル(b)より、化学酸化膜5の価電子帯端がシリコン価電子帯端より3.8eV低いエネルギー位置に存在することがわかる。また、化学酸化膜5の価電子帯端近傍にショルダーピークAが存在していることがわかる。このショルダーピークAは、OHなどの不純物によるものと考えられ、不純物が化学酸化膜5のバンドギャップ内の価電子帯端近傍にエネルギー準位を持つことを示すものである。
【0097】
スペクトル(c)より、酸化膜改質加熱処理によって化学酸化膜の価電子帯端が約0.5eV低エネルギー側にシフトしてシリコン価電子帯端より4.3eV低いエネルギー位置に存在することがわかる。
【0098】
この実験事実は、酸化膜改質加熱処理により化学酸化膜のバンドギャップエネルギーが大きくなったことを示すものである。また、化学酸化膜7の価電子帯端近傍にはショルダーピークは存在せず、酸化膜改質加熱処理によって化学酸化膜のバンドギャップ内のエネルギー準位が消滅したことがわかる。
【0099】
図7は、化学酸化膜の予想されるバンド状態を示すバンド図である。なお、このバンド図は単純化のためフラットバンド状態で示してある。化学酸化膜5の形成後、酸化膜改質加熱処理を施さない場合、化学酸化膜5の価電子帯端はシリコン価電子帯端より3.8eV低いエネルギー位置Aに存在する。また、化学酸化膜5の価電子帯端Aの近傍には、低い状態密度を持つエネルギー状態A’が存在する。
【0100】
これに対して、化学酸化膜5の形成後、金属膜形成処理及び酸化膜改質加熱処理を行って化学酸化膜7を形成した場合、エネルギー状態A’が消滅するとともに、化学酸化膜7の価電子帯端が化学酸化膜5の価電子帯端より0.5eV低エネルギー側にシフトして、シリコン価電子帯端より4.3eV低いエネルギー位置Bに移動する。
【0101】
上述したように、化学酸化膜形成処理及び金属膜形成処理により化学酸化膜5を形成し、さらに酸化膜改質加熱処理により化学酸化膜7に改質することにより、化学酸化膜のリーク電流密度を低減することができる。現時点では、発明者によってその原因が解明されているわけではなが、発明者が最も合理的と考える原因について、以下に説明する。
【0102】
酸化力の強い硝酸などを用いてシリコンを低温で酸化して酸化膜を形成した場合、高温での熱酸化に比較して界面でのストレスを低くできると考えられる。しかし、化学酸化膜には、未反応シリコンによるシリコンダングリングボンド界面準位やOHなどの不純物による欠陥準位が存在する。したがって、リーク電流が界面準位や欠陥準位を介して流れる。
【0103】
水素を含む気体中で加熱処理を施した場合、金属膜の表面で水素が解離して、原子状水素が化学酸化膜に注入される。そして、注入された原子状水素が界面準位や欠陥準位と反応することによりこれらが除去される結果、リーク電流はこれらを介して流れることができなくなり、量子力学的なトンネル機構のみによって流れるようになる。また、水素を含む気体中での加熱処理により、化学酸化膜のバンドギャップエネルギーが増大するため、上記量子力学的なトンネル機構により流れるトンネル電流も減少する。その結果、リーク電流密度が低減されることになると考えられる。
【0104】
以上説明したように、本実施形態の方法により形成した極薄の二酸化シリコン膜は、MOSトランジスタやMOS容量の極薄ゲート酸化膜として適用可能であることは勿論のこと、他にもさまざまな用途に適用可能である。つまり、本実施形態の二酸化シリコン膜形成方法によりシリコン基板表面に二酸化シリコン膜を形成する工程を含めて半導体装置の製造方法を構成することができる。このとき、金属膜6をパターニングして半導体装置の電極8等の導電層として用いてもよく、金属膜6を完全に除去して別途導電層を形成してもよい。
【0105】
なお、本実施形態では、シリコン基材上に二酸化シリコン膜を形成する場合について説明したが、シリコン基材以外の半導体基材表面に、酸化膜を形成する場合にも適用することができる。半導体基材としては、シリコンカーバイド(SiC)やシリコンゲルマニウム(SiGe)などが挙げられる。
【0106】
すなわち、本発明における半導体基材表面の酸化膜形成方法は、半導体基材の表面に薬液を作用させることにより、半導体基材の表面に酸化膜を形成し、この酸化膜上に金属原子を含む膜を堆積し、この金属原子を含む膜を堆積した半導体基材を、水素を含む気体中で加熱処理する方法である。
【0107】
また、本発明における半導体基材表面の酸化膜形成方法は、半導体基材の表面に薬液の蒸気を作用させることにより、半導体基材の表面に酸化膜を形成し、この酸化膜上に金属原子を含む膜を堆積し、この金属原子を含む膜を堆積した半導体基材を、水素を含む気体中で加熱処理する方法である。
【0108】
これらによっても、半導体基材の表面に、リーク電流密度の低い高品質、かつ、極薄の酸化膜を形成することができる。また、この半導体基材表面の酸化膜形成方法により半導体基材表面に酸化膜を形成する工程を含んで半導体製造方法を構成することもできる。
【0109】
これらの場合も、上記薬液又は薬液の蒸気として、硝酸、硫酸、オゾン溶解水、過酸化水素水、塩酸と過酸化水素水との混合溶液、硫酸と過酸化水素水との混合溶液、アンモニア水と過酸化水素水との混合溶液、硫酸と硝酸との混合溶液、王水、過塩素酸、及び沸騰水の群から選ばれる薬液又は薬液の蒸気を用いることができる。また、上記薬液又は薬液の蒸気が、水との共沸混合物である共沸硝酸、水との共沸混合物である共沸硫酸、及び水との共沸混合物である共沸過塩素酸の群から選ばれる薬液又は薬液の蒸気であることが望ましい。
【0110】
また、上記金属原子を含む膜として、アルミニウム、マグネシウム、ニッケル、クロム、白金、パラジウム、タングステン、チタン、及びタンタルの群から選ばれる金属原子を含む膜を用いることができる。
【0111】
また、上記水素を含む気体としては、水素、又は水素と、窒素、アルゴン、ネオン、水蒸気、及び酸素の群から選ばれる気体との混合気体を用いることができる。
【0112】
〔実施形態2〕
次に、本発明の第2の実施形態について図8から図12に基づいて説明すれば、以下の通りである。
【0113】
本実施形態におけるシリコン基板上に二酸化シリコン膜を形成する方法について図8に基づいて説明する。本実施形態においても、実施形態1における図1(a)〜(c)と同じ図8(a)〜(c)の工程によってシリコン基板1上に化学酸化膜5を形成する。なお、実施形態1における図1(a)〜(c)の工程に関する説明は、本実施形態における図8(a)〜(c)の工程にも該当する。
【0114】
化学酸化膜5の形成後、本実施形態では、金属膜6を形成することなく、電気炉内で、水素を含む気体中でウェーハを加熱した。ここでは、水素と窒素との混合気体(5%の水素を含む窒素)中450℃でウェーハを20分間加熱した。
【0115】
この加熱処理は、界面準位や欠陥準位と水素を反応させ、それらを消滅させることによって化学酸化膜5の電気特性を向上させるためのものである。本実施形態では、金属膜6が形成されていないため、実施形態1における金属膜6による水素の分解の作用は得られないが、加熱処理におけるウェーハの温度を実施形態1の場合より高く設定することにより、水素と界面準位や欠陥準位との反応を促進させることができる。この加熱処理による化学酸化膜5の膜厚の変化はなかった。この加熱処理の結果、改質された化学酸化膜17(二酸化シリコン膜)が形成された(図8(d))。
【0116】
なお、上記加熱処理に用いる水素を含む気体としては、水素、又は水素と、窒素、アルゴン、ネオン、水蒸気、及び酸素の群から選ばれる気体との混合気体が挙げられる。
【0117】
したがって、上記加熱処理は、水素と窒素との混合気体中の他、例えば、水素中、水素と窒素との混合気体中、水素とアルゴンとの混合気体中、水素とネオンとの混合気体中、水素と水蒸気との混合気体中、水素と酸素との混合気体中で行うこともできる。
【0118】
上記加熱処理におけるウェーハの温度は450℃である必要性はなく、300〜600℃の温度範囲であれば、ほぼ同様に化学酸化膜5の電気特性を向上させる効果が得られる。また、上記加熱処理の時間は20分間である必要性はなく、1〜120分間であればほぼ同様に化学酸化膜5の電気特性を向上させる効果が得られる。上記加熱処理の時間が1分以上であれば、水素が化学酸化膜5を拡散し、化学酸化膜5を効果的に改質することができる。また、上記加熱処理の時間が120分以下であれば、デバイス作成時間の増加が問題になり難い。
【0119】
このように、本方法によれば、水素を含む気体中での加熱処理により化学酸化膜5を改質することができるため、必ずしも酸化雰囲気での加熱処理をともなう必要がなく、化学酸化膜の膜厚が増大し難く、膜厚の制御性がよい。
【0120】
さらに、水素を含む気体中での加熱処理は比較的低温でも効果が得られるため、酸素等が混入していたとしても酸化膜の膜厚が増加し難いので、膜厚の制御性がよい。
【0121】
なお、意識的に膜厚を増大したい場合には、上記のように水素を含む気体として、水素と水蒸気との混合気体や、水素と酸素との混合気体を用いることができる。
【0122】
そして、化学酸化膜17及び分離領域2上に金属膜を形成し、続いて公知のフォトグラフィー技術により金属膜上にパターニングしたレジスト膜を形成し、さらに公知のドライエッチング技術により金属膜をエッチングしてパターニングすることにより電極18を設けてMOSダイオードを形成した(図8(e))。
【0123】
次に、上述した方法により形成した化学酸化膜17の特性について説明する。なお、特に断らない限り本実施形態において、「化学酸化膜形成処理」というときは、自然酸化膜の除去や洗浄等を施したウェーハを共沸温度120.7℃に加熱した濃度68重量%の共沸硝酸に30分間浸漬することによって実施形態1と同様にして化学酸化膜5を形成する処理(図8(a)〜(c)の処理)を意味し、「酸化膜改質加熱処理」というときは、化学酸化膜形成処理後のウェーハを電気炉に導入して5%の水素を含む窒素中450℃で20分間加熱する処理(図8(d)の処理)を意味する。
【0124】
図9は、実施形態1の図2と同様、印加電圧と化学酸化膜を流れるリーク電流密度(測定結果)との関係を示したグラフである。なお、図9において、プロット(a)は、実施形態1の図2におけるプロット(a)と同一であり、酸化膜改質加熱処理を施していない化学酸化膜5上に金属膜6を設けることによって形成したMOSダイオードのリーク電流を示しており、プロット(b)は、化学酸化膜形成処理後、本実施形態の酸化膜改質処理を施して形成したMOSダイオードのリーク電流を示している。
【0125】
プロット(a)と(b)との比較により、化学酸化膜形成処理後に本実施形態の酸化膜改質加熱処理を施すことによってリーク電流密度が大幅に減少し、印加電圧1Vの際のリーク電流密度が約0.5A/cm2となり、高温熱酸化法による酸化膜よりも低い電流密度が達成できた。
【0126】
図10は、化学酸化膜形成処理後に本実施形態の酸化膜改質加熱処理を施して形成したMOSダイオードの電気容量と印加電圧との関係を示したグラフ(C−V曲線)である。図10のC−V曲線においても、実施形態1の図3中の曲線(b)と同様、酸化膜改質加熱処理を施さない化学酸化膜5に存在するショルダーが存在していない。これは、本実施形態の酸化膜改質加熱処理によって、欠陥準位や界面準位が消滅したことを示している。
【0127】
図11は、化学酸化膜形成処理及び酸化膜改質加熱処理を施して形成したMOSダイオードについて、酸化膜改質加熱処理の加熱温度を変化させた場合のリーク電流密度の変化を示すグラフである。図11の結果は、印加電圧を1Vに設定した際のリーク電流密度に関するものであり、酸化膜改質加熱処理を行わない場合のリーク電流密度を1としたときの相対値(相対リーク電流密度)を示すものである。
【0128】
図11より、酸化膜改質加熱処理における加熱温度は450℃に限らず、300〜600℃の温度範囲に設定することによりリーク電流密度が減少することがわかる。また、加熱温度を350〜500℃の範囲内で設定することによりリーク電流密度が酸化膜改質加熱処理を行わない場合の50%以下に減少して、化学酸化膜17の電気特性が大幅に向上することがわかる。
【0129】
なお、酸化膜改質加熱処理における加熱温度が500〜600℃の場合には、欠陥準位や界面準位が効果的に消滅せず、リーク電流の低減の程度は小さくなっている。これに対し、酸化膜改質加熱処理における加熱温度が350〜500℃の場合には、欠陥準位や界面準位が効果的に消滅してリーク電流密度が大幅に低減する。
【0130】
図12は、化学酸化膜形成処理後、加熱温度を600℃に変更した酸化膜改質加熱処理を施して形成したMOSダイオードの電気容量と印加電圧との関係を示したC−V曲線である。図12のC−V曲線においても、実施形態1の図3中の曲線(a)と同様、酸化膜改質加熱処理を施さない化学酸化膜5に存在するショルダーが存在している。これは、600℃の高温加熱処理では、欠陥準位や界面準位が効果的に消滅しないことを示している。
【0131】
また、他の色々な加熱温度で酸化膜改質加熱処理を施す実験を行った結果、530℃以上ではC−V曲線にショルダーが生じ、欠陥準位や界面準位が効果的に消滅していないことがわかった。これらの結果は、酸化膜改質加熱処理を500℃以下で行う必要があることを示すものである。
【0132】
特許文献1に開示された方法では、酸化膜形成後、窒素などの不活性ガス中で加熱することにより酸化膜を改質しているが、この場合、高温での加熱処理によってシリコン/酸化膜界面のストレスを緩和することで、界面準位を消滅させることになる。したがって、一般的には900℃程度の高温が必要となってしまう。
【0133】
これに対して、本実施形態の方法では、水素雰囲気中での酸化膜改質加熱処理を行うことにより界面準位や欠陥準位と水素とを反応させてSi−H結合を形成することで、界面準位や欠陥準位を消滅させることができる。この場合、酸化膜改質加熱処理の温度が350℃より低いと、界面準位や欠陥準位と水素との反応によるSi−H結合を形成することが困難になる。また、酸化膜改質加熱処理の温度が500℃より高いと、形成されたSi−H結合が切断され、再び界面準位や欠陥準位が生成されてしまうことになる。したがって、効果的に界面準位や欠陥準位を消滅させるためには、酸化膜改質加熱処理の温度を350〜500℃に設定することが望ましい。
【0134】
図13は、シリコン基板1上に形成した化学酸化膜のシリコン原子2p軌道からのX線光電子スペクトルを示すグラフである。図13において、スペクトル(a)は、化学酸化膜形成処理によって化学酸化膜5を形成し、その後に観測したX線光電子スペクトルであり、スペクトル(b)は、化学酸化膜形成処理後、水素と窒素の混合気体(5%の水素を含む窒素)中450℃で20分加熱する酸化膜改質加熱処理を施した後に観測したX線光電子スペクトルである。
【0135】
図13におけるピーク(1)は、シリコン基板1のシリコン原子2p軌道からの光電子によるものであり、ピーク(2)は、化学酸化膜5又は化学酸化膜17からのシリコン原子2p軌道からの光電子によるものである。ピーク(1)に対するピーク(2)の面積強度比から、化学酸化膜5及び化学酸化膜7の膜厚を計算した。なお、計算方法は実施形態1の場合と同様である。
【0136】
化学酸化膜の形成後、酸化膜改質加熱処理を施さない場合(スペクトル(a)に対応)の化学酸化膜5の膜厚は1.4nmと計算された。また、化学酸化膜の形成後、酸化膜改質加熱処理を行った場合(スペクトル(b)に対応)の化学酸化膜17の膜厚も1.4nmと計算された。この実験結果より、450℃での酸化膜改質加熱処理によっては酸化膜がほとんど成長しないことがわかる。同様の実験によって、酸化膜改質加熱処理の温度を300〜600℃の温度範囲で変化させたとしても、化学酸化膜17の膜厚がほとんど増加しないことがわかった。
【0137】
以上説明したように、本実施形態の方法により形成した極薄の二酸化シリコン膜は、実施形態1の場合と同様、MOSトランジスタやMOS容量の極薄ゲート酸化膜として適用可能であることは勿論のこと、他にもさまざまな用途に適用可能である。つまり、本実施形態の二酸化シリコン膜形成方法によりシリコン基板表面に二酸化シリコン膜を形成する工程を含めて半導体装置の製造方法を構成することができる。
【0138】
〔実施形態3〕
次に、本発明の第3の実施形態について図14に基づいて説明すれば、以下の通りである。
【0139】
近年、開発が進められているフレキシブルな液晶ディスプレイを製造するためには、PETなどの有機物の基板上にTFTを形成する必要がある。そのためには、TFTを200℃以下の低温で形成しなければならない。
【0140】
また、上記のようなTFTでは、一般に、ゲート電極に比較的高い電圧を印加する。したがって、TFTのゲート酸化膜としての二酸化シリコン膜は、絶縁破壊を起こさないためにある程度の厚さが必要になる。
【0141】
従来、TFTのゲート酸化膜としての二酸化シリコン膜は、CVD法による堆積により形成されていた。ところが、CVD法により二酸化シリコン膜を堆積するためには、基板を400〜500℃程度に高温加熱する必要がある。そのため、CVD法による二酸化シリコン膜の堆積は、フレキシブルな液晶ディスプレイの製造におけるTFTの形成には不向きである。
【0142】
ここで、200℃以下の低温で酸化膜を形成するには、実施形態1において説明した、薬液の蒸気に曝すことにより化学酸化膜を形成する方法を好適に利用することができる。
【0143】
すなわち、表面にシリコン膜を形成したPET基板を、薬液の蒸気に曝し、加熱することにより、シリコン膜表面に化学酸化膜(二酸化シリコン膜)を形成することができる。
【0144】
薬液の蒸気としては、硝酸、硫酸、オゾン溶解水(オゾンを数十ppm溶解させた溶解水)、過酸化水素水、塩酸と過酸化水素水との混合溶液、硫酸と過酸化水素水との混合溶液、アンモニア水と過酸化水素水との混合溶液、硫酸と硝酸との混合溶液、王水、過塩素酸、及び水の群から選ばれる薬液の蒸気を用いることができる。
【0145】
この中でも、硝酸、硫酸、過塩素酸などの強酸の蒸気を用いることが望ましい。強酸の蒸気を用いることにより、200℃以下の低温でシリコン膜を酸化して2nm以上の化学酸化膜を容易に形成することができる。
【0146】
さらに、薬液の蒸気としては、水との共沸混合物である共沸硝酸、水との共沸混合物である共沸硫酸、及び水との共沸混合物である共沸過塩素酸の群から選ばれる薬液の蒸気を用いることが望ましい。共沸状態では、薬液の蒸気の濃度が時間的に変化し難く、形成する化学酸化膜の膜厚を再現性よく制御できるからである。
【0147】
また、表面にシリコン膜を形成したPET基板を薬液の蒸気に曝すときの基板温度は、50〜200℃の範囲であることが望ましい。この温度を50℃以上にすることにより、酸化速度を効果的に上昇させることができ、1nm以上の膜厚の化学酸化膜5を容易に形成することができる(50℃未満では1nm以上の膜厚の化学酸化膜5を形成することが困難になる)。また、上記温度を200℃以下にするのは、PET基板の変質などを防ぐためである。
【0148】
上述した方法により形成した化学酸化膜の特性について説明する。なお、化学酸化膜の特性を調べる上では、PET基板上に形成されたシリコン膜であっても、シリコン基板であっても同じであると考えられるので、ここでは、表面にシリコン膜を形成したPET基板の代わりにシリコン基板を用いている。
【0149】
図14は、実施形態1と同様にして洗浄したシリコン基板を150℃に加熱し、共沸硝酸の蒸気に30分間曝することで化学酸化膜を形成した後、シリコン原子2p軌道からのX線光電子スペクトルを測定した結果を示すグラフである。図14における強度の大きなピークは、化学酸化膜のシリコン2p軌道からの光電子によるものであり、2本の弱いピークはシリコン基板によるピークである。
【0150】
これらのピークの強度比より、シリコン基板上の化学酸化膜の膜厚を12nmと求めることができた。このように、薬液の蒸気を用いることによって、150℃という低温で化学酸化膜をシリコン基板上に形成することができる。また、強酸の蒸気を用いることにより、200℃以下の低温でシリコン膜を酸化して2nm以上の化学酸化膜を容易に形成することができ、さらには10nm以上の化学酸化膜の形成も可能になる。
【0151】
なお、本実施形態による化学酸化膜の形成方法は、フレキシブルな液晶ディスプレイにおけるTFTのゲート酸化膜の形成に特に好適に用いることができるが、これに限らず、低温で形成する必要のある化学酸化膜の形成に好適に用いることができる。
【0152】
【発明の効果】
以上のように、本発明に係るシリコン基材表面の二酸化シリコン膜形成方法は、シリコン基材の表面に薬液を作用させることにより、前記シリコン基材の表面に二酸化シリコン膜を形成し、前記二酸化シリコン膜上に金属原子を含む膜を堆積した後に、水素を含む気体中において前記金属原子を含む膜を堆積したシリコン基材を100〜250℃の範囲で加熱処理する方法である。
【0153】
また、本発明に係るシリコン基材表面の二酸化シリコン膜形成方法は、シリコン基材の表面に薬液の蒸気を作用させることにより、前記シリコン基材の表面に二酸化シリコン膜を形成し、前記二酸化シリコン膜上に金属原子を含む膜を堆積した後に、水素を含む気体中において前記金属原子を含む膜を堆積したシリコン基材を100〜250℃の範囲で加熱処理する方法である。
【0154】
上記の方法によれば、シリコン基材の表面に、リーク電流密度の低い高品質の二酸化シリコン膜を膜厚の制御性よく形成することができる。
【0155】
上記の温度範囲であれば、二酸化シリコン膜の界面準位や欠陥準位が効果的に消滅するとともに、金属原子を含む膜と二酸化シリコン膜とが反応することを抑制できる。
【0156】
上記の方法によれば、シリコン基材が200℃以下の低温であっても、二酸化シリコン膜を形成することが可能になる。そのため、この方法は、フレキシブルな液晶ディスプレ イの製造におけるTFTの形成に好適に利用することができる。
【0157】
上記の方法によれば、シリコン基材が200℃以下の低温であっても、2nm以上の化学酸化膜を容易に形成することができ、さらには10nm以上の化学酸化膜の形成も可能になる。
【0158】
本発明に係るシリコン基材表面の二酸化シリコン膜形成方法において、薬液が、硝酸、硫酸、オゾン溶解水、過酸化水素水、塩酸と過酸化水素水との混合溶液、硫酸と過酸化水素水との混合溶液、アンモニア水と過酸化水素水との混合溶液、硫酸と硝酸との混合溶液、王水、過塩素酸、及び沸騰水の群から選ばれる薬液であることが望ましい。
【0159】
また、本発明に係るシリコン基材表面の二酸化シリコン膜形成方法において、薬液の蒸気が、硝酸、硫酸、オゾン溶解水、過酸化水素水、塩酸と過酸化水素水との混合溶液、硫酸と過酸化水素水との混合溶液、アンモニア水と過酸化水素水との混合溶液、硫酸と硝酸との混合溶液、王水、過塩素酸、及び水の群から選ばれる薬液の蒸気であることが望ましい。
【0160】
上記の薬液又は薬液の蒸気を用いることにより、膜厚が0.3〜5nmである極薄の二酸化シリコン膜を500℃以下の低温で膜厚の制御性よく形成することができる。
【0161】
本発明に係るシリコン基材表面の二酸化シリコン膜形成方法において、薬液が、水との共沸混合物である共沸硝酸、水との共沸混合物である共沸硫酸、及び水との共沸混合物である共沸過塩素酸の群から選ばれる薬液であることが望ましい。
【0162】
また、本発明に係るシリコン基材表面の二酸化シリコン膜形成方法において、薬液の蒸気が、水との共沸混合物である共沸硝酸、水との共沸混合物である共沸硫酸、及び水との共沸混合物である共沸過塩素酸の群から選ばれる薬液の蒸気であることが望ましい。
【0163】
共沸状態では薬液又はその蒸気の濃度が時間的に変化し難いため、共沸状態の上記薬液又はその蒸気を用いることにより、形成する二酸化シリコン膜の膜厚を再現性よく制御できる。
【0164】
本発明に係るシリコン基材表面の二酸化シリコン膜形成方法において、金属原子を含む膜が、アルミニウム、マグネシウム、ニッケル、クロム、白金、パラジウム、タングステン、チタン、及びタンタルの群から選ばれる金属原子を含む膜であることが望ましい。
【0165】
上記金属原子を含む膜を二酸化シリコン膜上に堆積しておくと、水素を含む気体中での加熱処理により水素が界面準位や欠陥準位と反応しやすくなりそれらがより効果的に消滅する結果、二酸化シリコン膜の膜質を向上させることができる。
【0166】
本発明に係るシリコン基材表面の二酸化シリコン膜形成方法において、水素を含む気体が、水素、又は水素と、窒素、アルゴン、ネオン、水蒸気、及び酸素の群から選ばれる気体との混合気体であることが望ましい。
【0167】
上記の気体を用いることにより、水素が二酸化シリコン膜の界面準位や欠陥準位と反応してそれらが消滅する結果、二酸化シリコン膜の膜質を向上させることができる
【0168】
本発明に係るシリコン基材表面の二酸化シリコン膜形成方法において、水素を含む気体中での加熱処理の時間が、1〜120分間の範囲であることが望ましい。
【0169】
上記の時間範囲であれば、二酸化シリコン膜を効果的に改質することができ、デバイス作成時間の増加が問題になり難い。
【0170】
本発明に係るシリコン基材表面の二酸化シリコン膜形成方法において、シリコン基材の表面に二酸化シリコン膜を形成する前に、あらかじめシリコン基材表面に存在する自然酸化膜又は不純物を除去することが望ましい。
【0171】
上記のようにあらかじめシリコン基材表面に存在する自然酸化膜又は不純物を除去して清浄なシリコン表面を露出させておくことにより、高品質な二酸化シリコン膜を形成することができる。
【0172】
本発明に係るシリコン基材表面の二酸化シリコン膜形成方法において、シリコン基材の表面に薬液の蒸気を作用させる際に、シリコン基材を加熱することが望ましい。これにより、酸化速度を上昇させることができる。
【0173】
本発明に係るシリコン基材表面の二酸化シリコン膜形成方法において、シリコン基材の表面に薬液の蒸気を作用させる際にシリコン基材を加熱する際のシリコン基材の温度が、50〜500℃の範囲であることが望ましい。
【0174】
上記温度を50℃以上にすることにより、酸化速度を効果的に上昇させることができ、また、上記温度を500℃以下にすることにより、酸化速度が速くなりすぎるのを避けることができ、膜厚の制御が容易になる。
【0175】
本発明に係るシリコン基材表面の二酸化シリコン膜形成方法は、シリコン基材の表面に薬液を作用させることにより、前記シリコン基材の表面に二酸化シリコン膜を形成し、前記二酸化シリコン膜上に金属原子を含む膜を堆積せずに、水素を含む気体中において前記二酸化シリコン膜を形成したシリコン基材を350〜500℃の範囲で加熱処理する方法である。
【0176】
また、本発明に係るシリコン基材表面の二酸化シリコン膜形成方法は、シリコン基材の表面に薬液の蒸気を作用させることにより、前記シリコン基材の表面に二酸化シリコン膜を形成し、前記二酸化シリコン膜上に金属原子を含む膜を堆積せずに、水素を含む気体中において前記二酸化シリコン膜を形成したシリコン基材を350〜500℃の範囲で加熱処理する方法である。
【0177】
上記の方法によれば、二酸化シリコン膜の膜質を向上させることができ、リーク電流密度の低い高品質の極薄酸化膜を形成することができる
【0178】
本発明に係る半導体装置の製造方法は、上記のシリコン基材表面の二酸化シリコン膜形成方法によりシリコン基材表面に二酸化シリコン膜を形成する工程を含む方法である。これにより、上記のような高品質の極薄酸化膜を有する半導体装置を製造することができる
【図面の簡単な説明】
【図1】(a)から(f)は、本発明の第1の実施形態に係るシリコン基板上に二酸化シリコン膜を形成する方法の工程を示す断面図である。
【図2】比較のために形成した二酸化シリコン膜(a)、及び図1の方法により形成した二酸化シリコン膜(b)について、印加電圧とリーク電流密度との関係を示したグラフである。
【図3】比較のために形成した二酸化シリコン膜(a)、及び図1の方法により形成した二酸化シリコン膜(b)について、印加電圧と電気容量との関係を示したグラフである。
【図4】図1の方法において、水素を含む気体中での加熱処理の温度を変化させたて形成した二酸化シリコン膜について、その温度に対するリーク電流密度の変化を示すグラフである。
【図5】比較のために形成した二酸化シリコン膜(a)、図1の方法により形成した二酸化シリコン膜(b)、図1の方法に対して水素を含む気体中での加熱処理の温度を変化させたて形成した二酸化シリコン膜(c)について、各二酸化シリコン膜のシリコン原子2p軌道からのX線光電子スペクトルを示すグラフである。
【図6】清浄なシリコン基板(a)、比較のために二酸化シリコン膜を形成したシリコン基板(b)、図1の方法により二酸化シリコン膜を形成したシリコン基板(c)について、X線光電子法を用いて観測した各価電子帯スペクトルを示すグラフである。
【図7】図1の方法における水素を含む気体中での加熱処理を施さないで形成した二酸化シリコン膜、及び上記加熱処理を施して形成した二酸化シリコン膜の予想されるバンド状態を示すバンド図である。
【図8】(a)から(e)は、本発明の第2の実施形態に係るシリコン基板上に二酸化シリコン膜を形成する方法の工程を示す断面図である。
【図9】比較のために形成した二酸化シリコン膜(a)、及び図8の方法により形成した二酸化シリコン膜(b)について、印加電圧とリーク電流密度との関係を示したグラフである。
【図10】図8の方法により形成した二酸化シリコン膜について、印加電圧と電気容量との関係を示したグラフである。
【図11】図8の方法において、水素を含む気体中での加熱処理の温度を変化させたて形成した二酸化シリコン膜について、その温度に対するリーク電流密度の変化を示すグラフである。
【図12】図8の方法において、水素を含む気体中での加熱処理の温度を600℃に変更して形成した二酸化シリコン膜について、印加電圧と電気容量との関係を示したグラフである。
【図13】比較のために形成した二酸化シリコン膜(a)、図8の方法により形成した二酸化シリコン膜(b)について、各二酸化シリコン膜のシリコン原子2p軌道からのX線光電子スペクトルを示すグラフである。
【図14】本発明の第3の実施形態により形成した二酸化シリコン膜について、シリコン原子2p軌道からのX線光電子スペクトルを示すグラフである。
【符号の説明】
1 シリコン基板(シリコン基材、半導体基材)
2 分離領域
3 自然酸化膜
4 活性領域
5 化学酸化膜(二酸化シリコン膜、酸化膜)
6 金属膜(金属原子を含む膜)
7 化学酸化膜(二酸化シリコン膜、酸化膜)
8 電極
17 化学酸化膜(二酸化シリコン膜、酸化膜)
18 電極

Claims (15)

  1. シリコン基材の表面に薬液を作用させることにより、前記シリコン基材の表面に二酸化シリコン膜を形成し、前記二酸化シリコン膜上に金属原子を含む膜を堆積した後に、水素を含む気体中において前記金属原子を含む膜を堆積したシリコン基材を100〜250℃の範囲で加熱処理することを特徴とするシリコン基材表面の二酸化シリコン膜形成方法。
  2. シリコン基材の表面に薬液の蒸気を作用させることにより、前記シリコン基材の表面に二酸化シリコン膜を形成し、前記二酸化シリコン膜上に金属原子を含む膜を堆積した後に、水素を含む気体中において前記金属原子を含む膜を堆積したシリコン基材を100〜250℃の範囲で加熱処理することを特徴とするシリコン基材表面の二酸化シリコン膜形成方法。
  3. 前記薬液が、硝酸、硫酸、オゾン溶解水、過酸化水素水、塩酸と過酸化水素水との混合溶液、硫酸と過酸化水素水との混合溶液、アンモニア水と過酸化水素水との混合溶液、硫酸と硝酸との混合溶液、王水、過塩素酸、及び沸騰水の群から選ばれる薬液であることを特徴とする請求項1に記載のシリコン基材表面の二酸化シリコン膜形成方法。
  4. 前記薬液が、水との共沸混合物である共沸硝酸、水との共沸混合物である共沸硫酸、及び水との共沸混合物である共沸過塩素酸の群から選ばれる薬液であることを特徴とする請求項1に記載のシリコン基材表面の二酸化シリコン膜形成方法。
  5. 前記薬液の蒸気が、硝酸、硫酸、オゾン溶解水、過酸化水素水、塩酸と過酸化水素水との混合溶液、硫酸と過酸化水素水との混合溶液、アンモニア水と過酸化水素水との混合溶液、硫酸と硝酸との混合溶液、王水、過塩素酸、及び水の群から選ばれる薬液の蒸気であることを特徴とする請求項2に記載のシリコン表面の二酸化シリコン膜形成方法。
  6. 前記薬液の蒸気が、水との共沸混合物である共沸硝酸、水との共沸混合物である共沸硫酸、及び水との共沸混合物である共沸過塩素酸の群から選ばれる薬液の蒸気であることを特徴とする請求項2に記載のシリコン基材表面の二酸化シリコン膜形成方法。
  7. 前記金属原子を含む膜が、アルミニウム、マグネシウム、ニッケル、クロム、白金、パラジウム、タングステン、チタン、及びタンタルの群から選ばれる金属原子を含む膜であることを特徴とする請求項1から6の何れか1項に記載のシリコン基材表面の二酸化シリコン膜形成方法。
  8. 前記水素を含む気体が、水素、又は水素と、窒素、アルゴン、ネオン、水蒸気、及び酸素の群から選ばれる気体との混合気体であることを特徴とする請求項1から7の何れか1項に記載のシリコン基材表面の二酸化シリコン膜形成方法。
  9. 前記水素を含む気体中での加熱処理の時間が、1〜120分間の範囲であることを特徴とする請求項1から8の何れか1項に記載のシリコン基材表面の二酸化シリコン膜形成方法。
  10. 前記シリコン基材の表面に二酸化シリコン膜を形成する前に、あらかじめ前記シリコン基材表面に存在する自然酸化膜又は不純物を除去することを特徴とする請求項1から9の何れか1項に記載のシリコン基材表面の二酸化シリコン膜形成方法。
  11. 前記シリコン基材の表面に前記薬液の蒸気を作用させる際に、前記シリコン基材を加熱することを特徴とする請求項2に記載のシリコン基材表面の二酸化シリコン膜形成方法。
  12. 前記シリコン基材の表面に前記薬液の蒸気を作用させる際に前記シリコン基材を加熱する際の前記シリコン基材の温度が、50〜500℃の範囲であることを特徴とする請求項11に記載のシリコン基材表面の二酸化シリコン膜形成方法。
  13. シリコン基材の表面に薬液を作用させることにより、前記シリコン基材の表面に二酸化シリコン膜を形成し、前記二酸化シリコン膜上に金属原子を含む膜を堆積せずに、水素を含む気体中において前記二酸化シリコン膜を形成したシリコン基材を350〜500℃の範囲で加熱処理することを特徴とするシリコン基材表面の二酸化シリコン膜形成方法。
  14. シリコン基材の表面に薬液の蒸気を作用させることにより、前記シリコン基材の表面に二酸化シリコン膜を形成し、前記二酸化シリコン膜上に金属原子を含む膜を堆積せずに、水素を含む気体中において前記二酸化シリコン膜を形成したシリコン基材を350〜500℃の範囲で加熱処理することを特徴とするシリコン基材表面の二酸化シリコン膜形成方法。
  15. 請求項1から14の何れか1項に記載のシリコン基材表面の二酸化シリコン膜形成方法によりシリコン基材表面に二酸化シリコン膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
JP2003022803A 2002-05-24 2003-01-30 シリコン基材表面の二酸化シリコン膜形成方法、半導体基材表面の酸化膜形成方法、及び半導体装置の製造方法 Expired - Fee Related JP3604018B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003022803A JP3604018B2 (ja) 2002-05-24 2003-01-30 シリコン基材表面の二酸化シリコン膜形成方法、半導体基材表面の酸化膜形成方法、及び半導体装置の製造方法
PCT/JP2003/006348 WO2003100844A1 (fr) 2002-05-24 2003-05-21 Procede de formation d'un film de dioxyde de silicium sur un substrat de silicium, procede de formation d'un film d'oxyde sur un substrat semi-conducteur, et procede de production d'un dispositif a semi-conducteurs
US10/515,501 US7157383B2 (en) 2002-05-24 2003-05-21 Method for forming silicon dioxide film on silicon substrate, method for forming oxide film on semiconductor substrate, and method for producing semiconductor device
KR10-2004-7018829A KR20040111683A (ko) 2002-05-24 2003-05-21 실리콘 기재 표면의 이산화실리콘막 형성방법, 반도체기재 표면의 산화막 형성방법 및 반도체 장치의 제조방법
TW092114030A TW200402797A (en) 2002-05-24 2003-05-23 Method of forming silicon dioxide film on surface of silicon substrate, method of forming oxide film on surface of semiconductor substrate, and method of manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002151521 2002-05-24
JP2003022803A JP3604018B2 (ja) 2002-05-24 2003-01-30 シリコン基材表面の二酸化シリコン膜形成方法、半導体基材表面の酸化膜形成方法、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004047935A JP2004047935A (ja) 2004-02-12
JP3604018B2 true JP3604018B2 (ja) 2004-12-22

Family

ID=29585977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003022803A Expired - Fee Related JP3604018B2 (ja) 2002-05-24 2003-01-30 シリコン基材表面の二酸化シリコン膜形成方法、半導体基材表面の酸化膜形成方法、及び半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7157383B2 (ja)
JP (1) JP3604018B2 (ja)
KR (1) KR20040111683A (ja)
TW (1) TW200402797A (ja)
WO (1) WO2003100844A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856183B1 (ko) * 2004-02-16 2008-10-10 샤프 가부시키가이샤 박막 트랜지스터와 그 제조 방법, 표시 장치, 산화막의개질 방법, 산화막의 형성 방법, 반도체 장치, 반도체장치의 제조 방법 및 반도체 장치의 제조 장치
WO2005093808A1 (ja) * 2004-03-26 2005-10-06 Hikaru Kobayashi 酸化膜の形成方法、半導体装置、半導体装置の製造方法および半導体装置の製造装置、SiC基板の酸化方法とそれを用いたSiC-MOS型半導体装置およびそれを用いたSiC-MOS型集積回路、並びにSiC-MOS型半導体装置およびSiC-MOS型集積回路の製造装置
JP4567503B2 (ja) * 2004-03-26 2010-10-20 独立行政法人科学技術振興機構 酸化膜の形成方法、半導体装置、半導体装置の製造方法、SiC基板の酸化方法とそれを用いたSiC−MOS型半導体装置およびそれを用いたSiC−MOS型集積回路
JP5073928B2 (ja) * 2005-07-19 2012-11-14 光 小林 酸化膜の形成方法並びに半導体装置の製造方法
JP5224570B2 (ja) * 2006-08-08 2013-07-03 国立大学法人大阪大学 絶縁膜形成方法および半導体装置の製造方法
KR101188574B1 (ko) * 2006-12-28 2012-10-05 도쿄엘렉트론가부시키가이샤 절연막의 형성 방법 및 반도체 장치의 제조 방법
JP2008227277A (ja) * 2007-03-14 2008-09-25 Nec Electronics Corp 半導体装置の製造方法
JP5168990B2 (ja) * 2007-04-11 2013-03-27 信越半導体株式会社 半導体基板の製造方法
JP5205840B2 (ja) * 2007-07-06 2013-06-05 信越半導体株式会社 半導体基板の製造方法
TW201001624A (en) * 2008-01-24 2010-01-01 Soligie Inc Silicon thin film transistors, systems, and methods of making same
US7811840B2 (en) * 2008-05-28 2010-10-12 Micron Technology, Inc. Diodes, and methods of forming diodes
US20090311868A1 (en) * 2008-06-16 2009-12-17 Nec Electronics Corporation Semiconductor device manufacturing method
US8524562B2 (en) * 2008-09-16 2013-09-03 Imec Method for reducing Fermi-Level-Pinning in a non-silicon channel MOS device
JP5256444B2 (ja) * 2009-03-27 2013-08-07 光 小林 絶縁膜の形成方法、半導体装置の製造方法および半導体装置の製造装置
CN102844846B (zh) * 2010-02-16 2015-07-01 小林光 一种太阳能电池及太阳能电池的制造方法、以及太阳能电池的制造装置
JP5540919B2 (ja) * 2010-06-16 2014-07-02 住友電気工業株式会社 炭化珪素半導体の洗浄方法
US8334161B2 (en) * 2010-07-02 2012-12-18 Sunpower Corporation Method of fabricating a solar cell with a tunnel dielectric layer
WO2012014668A1 (ja) * 2010-07-29 2012-02-02 株式会社Kit 太陽電池およびその製造方法、並びに太陽電池の製造装置
JP5806667B2 (ja) * 2010-07-29 2015-11-10 小林 光 太陽電池およびその製造方法、並びに太陽電池の製造装置
CN102005500B (zh) * 2010-09-09 2012-02-29 中国科学院电工研究所 一种制备含SiO2的金属氧化物复合薄膜的方法
JP2012186490A (ja) * 2012-05-07 2012-09-27 National Institute Of Advanced Industrial & Technology 半導体装置及び半導体基板の重水素処理装置
JP5569831B1 (ja) * 2013-05-15 2014-08-13 国立大学法人東北大学 マイクロ空室の内壁面処理方法
CN106847893B (zh) * 2015-12-07 2020-05-08 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
KR102368657B1 (ko) * 2019-07-31 2022-02-28 에스케이실트론 주식회사 실리콘 웨이퍼의 결함 측정 방법 및 웨이퍼
EP4009351B1 (en) 2020-12-04 2024-05-29 IMEC vzw Improving bias temperature instability of sio2 layers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS434291Y1 (ja) 1964-01-13 1968-02-23
US3668095A (en) * 1969-03-31 1972-06-06 Hitachi Ltd Method of manufacturing a metallic oxide film on a substrate
JP2937817B2 (ja) * 1995-08-01 1999-08-23 松下電子工業株式会社 半導体基板表面の酸化膜の形成方法及びmos半導体デバイスの製造方法
JP3571160B2 (ja) 1997-02-06 2004-09-29 松下電器産業株式会社 半導体表面の酸化膜の形成方法及び半導体装置の製造方法
JP3416716B2 (ja) 1997-08-25 2003-06-16 シャープ株式会社 半導体基板表面の酸化膜の形成処理方法
JP3786569B2 (ja) 2000-08-14 2006-06-14 松下電器産業株式会社 半導体装置の製造方法
JP2002064093A (ja) 2000-08-21 2002-02-28 Japan Science & Technology Corp 半導体基板表面の酸化膜形成方法および半導体装置の製造方法

Also Published As

Publication number Publication date
WO2003100844A1 (fr) 2003-12-04
US7157383B2 (en) 2007-01-02
TW200402797A (en) 2004-02-16
US20050215070A1 (en) 2005-09-29
KR20040111683A (ko) 2004-12-31
JP2004047935A (ja) 2004-02-12
WO2003100844B1 (fr) 2004-05-13

Similar Documents

Publication Publication Date Title
JP3604018B2 (ja) シリコン基材表面の二酸化シリコン膜形成方法、半導体基材表面の酸化膜形成方法、及び半導体装置の製造方法
JP2937817B2 (ja) 半導体基板表面の酸化膜の形成方法及びmos半導体デバイスの製造方法
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
JP6076755B2 (ja) ゲート酸化物の漏れを抑えたリプレースメントゲートトランジスタ
JP4521327B2 (ja) 半導体装置の製造方法
JPH07169713A (ja) 半導体装置の製造方法
KR100755121B1 (ko) 전극구조체의 형성방법 및 반도체장치의 제조방법
JP4095615B2 (ja) 酸化膜の形成方法、半導体装置、半導体装置の製造方法
JPH10229080A (ja) 酸化物の処理方法、アモルファス酸化膜の形成方法およびアモルファス酸化タンタル膜
WO2008018304A1 (fr) Procédé de formation d'un film isolant, appareil pour former le film isolant, procédé de fabrication d'un dispositif semi-conducteur, dispositif semi-conducteur et procédé de traitement de surface pour substrat en carbure de silicium
JP4237147B2 (ja) 薄膜トランジスタおよびその製造方法、表示装置、酸化膜の改質方法
JP2002064093A (ja) 半導体基板表面の酸化膜形成方法および半導体装置の製造方法
JP3589801B2 (ja) 半導体基板表面の酸化膜の形成方法
WO1990013912A1 (en) Silicon oxide film and semiconductor device having the same
JP4372732B2 (ja) 薄膜トランジスタの製造方法および酸化膜の改質方法
JPH08255770A (ja) 半導体装置の製造方法
JP3917282B2 (ja) 半導体基板表面の絶縁膜の形成方法
JP3660474B2 (ja) 半導体装置の製造方法
JP2010003843A (ja) 絶縁膜の形成方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20031031

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20031210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040922

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081008

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101008

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111008

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121008

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees