KR102368657B1 - 실리콘 웨이퍼의 결함 측정 방법 및 웨이퍼 - Google Patents

실리콘 웨이퍼의 결함 측정 방법 및 웨이퍼 Download PDF

Info

Publication number
KR102368657B1
KR102368657B1 KR1020190093078A KR20190093078A KR102368657B1 KR 102368657 B1 KR102368657 B1 KR 102368657B1 KR 1020190093078 A KR1020190093078 A KR 1020190093078A KR 20190093078 A KR20190093078 A KR 20190093078A KR 102368657 B1 KR102368657 B1 KR 102368657B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
wafer
oxide film
metal element
chemical oxide
Prior art date
Application number
KR1020190093078A
Other languages
English (en)
Other versions
KR20210014956A (ko
Inventor
함호찬
Original Assignee
에스케이실트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이실트론 주식회사 filed Critical 에스케이실트론 주식회사
Priority to KR1020190093078A priority Critical patent/KR102368657B1/ko
Publication of KR20210014956A publication Critical patent/KR20210014956A/ko
Application granted granted Critical
Publication of KR102368657B1 publication Critical patent/KR102368657B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

실시예는 실리콘 웨이퍼의 표면에 화학적 산화막을 형성하는 단계; 상기 화학적 산화막이 형성된 실리콘 웨이퍼의 표면에 금속 원소를 공급하는 단계; 및 상기 실리콘 웨이퍼를 열처리하여, 상기 금속 원소를 상기 실리콘 웨이퍼의 벌크 내로 확산시키는 단계를 포함하는 실리콘 웨이퍼의 결함 측정 방법을 제공한다.

Description

실리콘 웨이퍼의 결함 측정 방법 및 웨이퍼{METHOD FOR MEASURING DEFECT OF SILICON WAFER AND WAFER}
실시예는 실리콘 웨이퍼의 불순물 농도 측정 방법에 관한 것으로, 보다 상세하게는 실리콘 웨이퍼의 베이컨시 도미넌트(vacancy dominant) 영역의 결함을 측정하는 방법에 관한 것이다.
반도체 등의 전자 부품이나 태양 전지를 생산하기 위한 소재로 사용되는 실리콘 웨이퍼(wafer)는, 쵸크랄스키(czochralski, CZ)법 등으로 실리콘 단결정 잉곳을 성장시킨 후, 일련의 공정을 통하여 제조된다. 그리고, 웨이퍼에 소정의 이온을 주입하고 회로 패턴을 형성하는 등의 공정을 거쳐서 반도체가 제조된다.
실리콘은 반도체 소자의 기초적인 재료로 사용되는데, 실리콘 내에 존재하는 불순물(impurity)이나 결함 등이 반도체 제작 과정이나 완제품 상태에서 소자의 동작 특성에 나쁜 영향을 미칠 수 있다. 특히, 점점 더 미세화되는 디자인 룰(Design Rule)에서도 알 수 있듯이 이러한 불순물이나 결함의 제어는, 실리콘 단결정 잉곳의 성장시에서부터 방지하거나 제거하는 것이 가장 바람직하고 안전한 방법일 수 있다.
실리콘 잉곳 또는 실리콘 웨이퍼는 COP(Crystal Originated Particles), FPD(Flow Pattern Defect), Oisf(Oxygen induced stacking fault), BMD(Bulk Micro Defect) 등의 결정 결함이 나타나고 있으며, 잉곳의 성장 중에 생성되는 결함grown-in defect)의 밀도와 크기의 감소가 요구되고 있다.
또한, 잉곳의 성장 중에 생성된 결함은, 베이컨시 타입(vacancy type)의 점 결함이 우세하여 생성되는 베이컨시-리치(vacancy-rich) 영역과 베이컨시 타입의 점 결함이 우세하지만 과포화된 베이컨시가 응집된 결함이 없는 영역인 VDP 영역, 그리고 인터스티셜(interstitial) 점 결함이 우세하여 과포화된 인터스티셜 실리콘이 응집된 인터스티셜 리치(Interstitial rich) 영역 등의 결함 영역을 포함한다.
상술한 다양한 점 결함 영역 중 베이컨시 타입이 우세한 점 결함 영역을 분석하는 방법은 특정한 금속 원소를 고농도로 웨이퍼 면 내에 오염 시킨 후 열처리를 통해 웨이퍼의 벌크(bulk) 내로 확산시키는 과정을 통해 샘플을 제작하는 방식이 일반적으로 사용된다.
상세히 설명하면 다음과 같다.
웨이퍼 샘플을 준비하고, 웨이퍼 표면의 산화막을 제거하고, 웨이퍼에 오염 용액을 도포한 후 세정하고, 웨이퍼에 금속 원소의 박막(thin film)을 증착하고, 웨이퍼에 산화 열처리를 포함한 열처리를 진행 한 후, 웨이퍼의 오염 정도를 측정할 수 있다.
그러나, 상술한 금속 오염을 이용한 웨이퍼의 결함 분석 방법은, 고농도의 금속 오염을 웨이퍼의 면 내에 균일하게 오염시키기 위하여 금속 오염 용액의 도포뿐만 아니라 별도로 웨이퍼의 후면에 동일 오염 원소의 금속의 박막을 증착해야 하며 추가적으로 금속의 산화를 위해 웨이퍼의 확산 열처리와 금속의 산화 열처리를 동시에 진행해야 하는 불편함이 있다.
상세히 설명하면 다음과 같다.
첫째, SC1 혼합액(과수 : 암모니아 : DIW)을 금속 오염 용액으로 사용하는데, 웨이퍼에 오염 시키기 전에 상기의 금속 오염 용액을 적외선 램프를 이용하여 약 50℃ 정도로 가열한 후, 가열된 금속 오염 용액을 웨이퍼에 공급하는데 이때 반응이 나타날 수 있다. 이때, 금속 오염 용액을 이용하여 웨이퍼에에 금속 오염을 시킨 후 별도의 세정 과정이 필요한데, 이는 추후에 동일한 금속 원소의 박막을 증착할 목적으로 시행하는 공정이다.
둘째, 금속 오염을 이용한 웨이퍼의 표면 오염 후에 금속 박막을 증착하는 공정을 추가해야 한다. 또한, 금속 오염 용액의 원소 농도가 웨이퍼의 결함 평가에 필요한 농도보다 낮기 때문에 열처리를 통하여 상기 농도를 보충할 필요가 있는데, 열처리에 따른 공정 시간이 추가된다.
셋째, 상술한 열처리는 불활성 가스를 이용한 확산 열처리와 연달아서 박막 형태의 금속을 산화시키기 위한 열처리가 추가로 진행되어야 한다. 즉, 박막 형태의 금속을 산화시킴으로서 향후 평가시에 금속 박막을 용이하게 제거할 수 있는데, 본 공정에 따라 공정시간도 증가된다.
실시예는 상술한 문제점을 해결하는 실리콘 웨이퍼의 결함 측정 방법을 제공하고자 한다.
실시예는 실리콘 웨이퍼의 표면에 화학적 산화막을 형성하는 단계; 상기 화학적 산화막이 형성된 실리콘 웨이퍼의 표면에 금속 원소를 공급하는 단계; 및 상기 실리콘 웨이퍼를 열처리하여, 상기 금속 원소를 상기 실리콘 웨이퍼의 벌크 내로 확산시키는 단계를 포함하는 실리콘 웨이퍼의 결함 측정 방법을 제공한다.
화학적 산화막의 형성 전에, 상기 실리콘 웨이퍼의 표면을 불산(HF) 희석액으로 세정하여 자연 산화막을 제거하는 단계를 더 포함할 수 있다.
실리콘 웨이퍼의 표면에 화학적 산화막을 형성하는 단계는, 황산(H2SO4)과 과산화수소수(H2O2)를 포함한 용액을 이용하여 진행될 수 있다.
실리콘 웨이퍼의 표면에 화학적 산화막을 형성하는 단계는, 황산과 과산화수소수를 1 대 4의 비율로 혼합한 용액에 60~100℃의 온도에서 10~30분 동안 상기 실리콘 웨이퍼를 디핑하여 진행될 수 있다.
실리콘 웨이퍼의 표면에 화학적 산화막을 형성하는 단계는, 상기 실리콘 웨이퍼의 디핑 후에 탈이온수 세정 및 HOT DIW bath를 더 진행할 수 있다.
실리콘 웨이퍼의 표면에 화학적 산화막을 형성하는 단계에서, 화학적 산화막이 적어도 6 옴스트롱의 두께 및 10% 이내의 두께 균일도로 형성될 수 있다.
화학적 산화막이 형성된 실리콘 웨이퍼의 표면에 금속 원소를 공급하는 단계는, 상기 실리콘 웨이퍼에 금속 오염 용액을 드롭하거나 스핀 코팅할 수 있다.
화학적 산화막이 형성된 실리콘 웨이퍼의 표면에 금속 원소를 공급하는 단계는, 금속 오염 농도 타겟을 10~1,000 ppm으로 진행될 수 있다.
화학적 산화막이 형성된 실리콘 웨이퍼의 표면에 금속 원소를 공급하는 단계는, 금 또는 백금을 금속 원소로 사용할 수 있다.
실리콘 웨이퍼를 열처리하여, 상기 금속 원소를 상기 실리콘 웨이퍼의 벌크 내로 확산시키는 단계는, 600~1,000℃의 온도에서 10~60분 동안 진행될 수 있다.
실리콘 웨이퍼를 열처리하여, 상기 금속 원소를 상기 실리콘 웨이퍼의 벌크 내로 확산시키는 단계는, 불활성 가스 단독으로, 또는 불활성 가스와 산소가 함께 사용될 수 있다.
금속 원소가 벌크 내로 확산된 실리콘 웨이퍼를 u-PCD 방법을 통하여 결함 영역을 확인하는 단계를 더 포함할 수 있다.
다른 실시예는 상술한 방법으로 제조된, 금속 오염이 벌크 내로 확산된 실리콘 웨이퍼를 제공한다.
실시예에 따른 실리콘 웨이퍼의 결함 측정 방법은,자연 산화막을 불산을 이용하여 제거한 후 일정 두께의 화학적 산화막을 형성한 후 금속 오염을 웨이퍼의 면 내에 드롭(drop)할 수 있어서, 금속 오염된 웨이퍼의 제조 과정이 종래에 비하여 단순하고 비용이 절감될 수 있다. 상세하게는, 고농도의 금속을 웨이퍼의 면 내에 고르게 오염시키기 위한 금속 박막의 증착 과정이 생략되고 추후 평가를 위한 금속 박막의 제거 과정도 생략될 수 있다. 또한, 종래에는 금속 오염 용액을 가열한 후 웨이퍼에 공급하는데, 이때 반응이 격렬하게 나타날 수 있어서 안전에 문제가 발생할 수 있으나, 본 실시예에서는 이러한 문제가 발생하지 않을 수 있다.
도 1은 실리콘 웨이퍼의 결함 측정 방법의 일실시예의 흐름도이고,
도 2는 도 1의 방법으로 준비한 웨이퍼의 샘플을 u-PCD 방법으로 평가한 도면이고,
도 3은 비교예에 의한 웨이퍼의 샘플을 u-PCD 방법으로 평가한 도면이다
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다.
그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상부" 및 "하부" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도 1은 실리콘 웨이퍼의 결함 측정 방법의 일실시예의 흐름도이다.
먼저, 평가 샘플을 준비한다(S100).
평가 샘플로 사용될 웨이퍼는 CZ법 등으로 성장된 실리콘 단결정 잉곳의 외주면을 가공하는 연삭 공정, 단결정 실리콘 잉곳(ingot)을 웨이퍼 형태로 얇게 절단하는 슬라이싱 공정, 원하는 웨이퍼의 두께로 연마하면서 평탄도를 개선하는 래핑 공정(lapping), 웨이퍼 내부의 손상(damage)층 제거를 위한 식각 공정(etching), 표면 경면화 및 평탄도를 향상시키기 위한 폴리싱 공정(polishing) 등을 통하여 마련할 수 있다.
그리고, 웨이퍼 표면의 산화막을 제거할 수 있다(S100).
이때, 불산(HF) 희석액을 이용하여 웨이퍼의 표면을 세정하여 웨이퍼의 표면에 존재하던 자연 산화막을 제거할 수 있다. 이러한 과정을 통하여, 후술하는 공정에서 웨이퍼의 표면에 화학적 산화막을 고르게 형성할 수 있다.
상술한 불산 희석액을 사용한 자연 산화막의 제거는 일 실시예일 뿐이며, 다른 방법을 통하여 자연 산화막을 제거할 수도 있다. 또한, 산화막 제거 공정 후에는 탈이온수(DI water) 등으로 웨이퍼의 표면에 잔존하는 금속 염이나 기타 불순물을 제거할 수도 있다.
그리고, 황산(H2SO4)과 과산화수소수(H2O2)를 포함한 용액을 이용하여 웨이퍼의 표면에 화학적 산화막을 형성한다(S300). 예를 들면, 황산과 과산화수소수를 1 대 2 내지 1 대 5, 예를 들면 1 대 4의 비율(중량비)로 혼합한 용액에 60~100℃, 예를 들면 약 80℃의 온도에서 10~30분 동안 웨이퍼를 디핑(dipping)한 후, 탈이온수 세정(DIW cleaning) 및 HOT DIW bath 등을 진행하면 웨이퍼의 표면에 화학적 산화막(chemical oxide)이 일정 두께로 성장하는 것을 확인할 수 있다.
클리닝 과정은 웨이퍼의 오염원을 제거하는 케미칼(chemical) bath, 케미칼(chemical)을 제거하는 린스(Rinse bath), 그리고 세정이 완료된 웨이퍼를 건조하기 위한 건조(Dry) bath로 구성된다. 탈이온수 세정 및 HOT DIW bath는 동일한 공정이되, HOT DIW cleaning 공정은 약 80℃의 고온에서 진행되는 건조 공정으로 웨이퍼의 건조를 완벽하게 하는 공정이다.
이때, 황산과 과산화수소수의 혼합 비율과 반응 온도 및 디핑 시간 등을 조절하여 화학적 산화막의 두께를 조절할 수 있는데, 과산화수소수의 비율, 배쓰(bath) 온도 및 디핑 시간을 각각 증가시킬수록 화학적 산화막은 두껍게 형성될 수 있다.
본 실시예에서는 화학적 산화막을 최소 6 옴스트롱의 두께로 성장시키고, 성장된 화학적 산화막의 두께 균일도는 10% 이내로 한다. 즉, 화학적 산화막 중 두께가 가장 두꺼운 부분은 가장 얇은 부분의 110% 이내의 두께를 가지도록 성장시킨다. 이때, 형성되는 산화막은 금속 오염원이 없는 실리콘 산화막(SiO2)일 수 있으며, 따라서 금속 오염원을 제거하는 별도의 세정 공정을 진행하지 않아도 된다.
그리고, 금속 오염 용액을 웨이퍼에 드롭(drop)하여 웨이퍼를 금속 오염시킨다(S400).
금속 오염 용액의 공급은, 화학적 산화막이 형성된 웨이퍼에 금속 오염 용액을 드롭(drop)하는 방법 외에 스핀 코터(spin coater)를 사용하는 등의 방법으로 진행될 수도 있다.
이때, 웨이퍼의 금속 오염 농도 타겟을 10~1,000 ppm으로 진행하는데, 금속 오염 농도가 10 ppm 보다 낮아지면 원하는 금속 오염 결과를 얻을 수 없어서 웨이퍼의 결함 측정이 제대로 이루어지지 않을 수 있다.
또한, 웨이퍼에 금속 오염 용액을 공급한 후 금속 오염 용액 내의 금속, 예를 들면 금 또는 백금 등이 웨이퍼에 충분한 농도로 오염될 수 있도록 대기 시간을 가지는데 40~60분의 대기시간을 가지는 것이 바람직하다.
그리고, 상술한 금속 오염이 진행된 웨이퍼를 열처리한다(S500).
금속 오염 용액의 원소 농도가 웨이퍼의 결함 평가에 필요한 농도보다 낮기 때문에, 열처리를 통하여 농도를 상승시킬 필요가 있다. 열처리 공정을 통하여 웨이퍼 퍼 표면에 주입된 금속 원가를 웨이퍼의 벌크 내로 확산될 수 있다.
열처리 공정은 600~1,000℃의 온도에서 10~60분 진행할 수 있으며, 종래와 달리 금속 박막의 산화 과정이 필요 없으므로 별도의 산화 열처리를 진행할 필요는 없다. 상기의 열처리 공정에서 불활성 가스를 사용할 수 있고, 산소(O2)를 혼용하거나 혼합하여 사용할 수도 있다.
그리고, 상술한 방법으로 웨이퍼의 표면과 벌크 영역에 금속 원소가 확산되어 오염이 완료된 웨이퍼를 u-PCD 방법을 통하여 결함을 평가할 수 있다.
도 2는 도 1의 방법으로 준비한 웨이퍼의 샘플을 u-PCD 방법으로 평가한 도면이며, 백금(Pt)를 오염원으로 사용한 경우이다. 구리 헤이즈(Cu haze) 방법으로 베이컨시 도미넌트(vacancy dominant)한 영역을 추가로 확인하여 결정 결함에 기인하는 원형의 패턴이 관찰되는데, 백금이 정해진 위치에서만 웨이퍼의 벌크 내로 오염됨을 알 수 있다. 도 2의 이러한 패턴은 도 3에 도시된 비교예에 의한 웨이퍼의 샘플을 u-PCD 방법으로 평가한 도면과 비교하여, 베이컨시 도미넌트한 영역이 상대적으로 명확하게 관찰되고 있다.
상술한 실시예에 따른 웨이퍼의 결함 측정 방법은 자연 산화막을 불산을 이용하여 제거한 후 일정 두께의 화학적 산화막을 형성한 후 금속 오염을 웨이퍼의 면 내에 드롭(drop)할 수 있어서, 금속 오염된 웨이퍼의 제조 과정이 종래에 비하여 단순하고 비용이 절감될 수 있다. 상세하게는, 고농도의 금속을 웨이퍼의 면 내에 고르게 오염시키기 위한 금속 박막의 증착 과정이 생략되고 추후 평가를 위한 금속 박막의 제거 과정도 생략될 수 있다. 또한, 종래에는 금속 오염 용액을 가열한 후 웨이퍼에 공급하는데, 이때 반응이 격렬하게 나타날 수 있어서 안전에 문제가 발생할 수 있으나, 본 실시예에서는 이러한 문제가 발생하지 않을 수 있다.
이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (13)

  1. 황산과 과산화수소수를 1 대 4의 비율로 혼합한 용액에 60~100℃의 온도에서 10~30분 동안 실리콘 웨이퍼를 디핑하여, 상기 실리콘 웨이퍼의 표면에 적어도 6 옴스트롱의 두께 및 10% 이내의 두께 균일도로 화학적 산화막을 형성하는 단계;
    상기 화학적 산화막이 형성된 실리콘 웨이퍼의 표면에 금속 원소를 공급하는 단계; 및
    상기 실리콘 웨이퍼를 열처리하여, 상기 금속 원소를 상기 실리콘 웨이퍼의 벌크 내로 확산시키는 단계를 포함하는 실리콘 웨이퍼의 결함 측정 방법.
  2. 제1 항에 있어서,
    상기 화학적 산화막의 형성 전에, 상기 실리콘 웨이퍼의 표면을 불산(HF) 희석액으로 세정하여 자연 산화막을 제거하는 단계; 및
    상기 금속 원소의 공급 후에, 상기 금속 원소가 상기 실리콘 웨이퍼에 오염되도록 40분 내지 60분의 대기 시간을 가지는 단계;를 더 포함하고,
    상기 화학적 산화막이 형성된 실리콘 웨이퍼의 표면에 금속 원소를 공급하는 단계는, 금속 오염 농도 타겟을 10~1,000 ppm으로 진행되고,
    상기 실리콘 웨이퍼를 열처리하여, 상기 금속 원소를 상기 실리콘 웨이퍼의 벌크 내로 확산시키는 단계는, 불활성 가스 단독으로, 또는 불활성 가스와 산소를 함께 사용하고, 600~1,000℃의 온도에서 10~60분 동안 진행되는 실리콘 웨이퍼의 결함 측정 방법.
  3. 삭제
  4. 삭제
  5. 제1 항에 있어서,
    상기 실리콘 웨이퍼의 표면에 화학적 산화막을 형성하는 단계는,
    상기 실리콘 웨이퍼의 디핑 후에 탈이온수 세정 및 HOT DIW bath를 더 진행하는 실리콘 웨이퍼의 결함 측정 방법.
  6. 삭제
  7. 제1 항에 있어서,
    상기 화학적 산화막이 형성된 실리콘 웨이퍼의 표면에 금속 원소를 공급하는 단계는,
    상기 실리콘 웨이퍼에 금속 오염 용액을 드롭하거나 스핀 코팅하는 실리콘 웨이퍼의 결함 측정 방법.
  8. 삭제
  9. 제1 항에 있어서,
    상기 화학적 산화막이 형성된 실리콘 웨이퍼의 표면에 금속 원소를 공급하는 단계는,
    금 또는 백금을 금속 원소로 사용하는 실리콘 웨이퍼의 결함 측정 방법.
  10. 삭제
  11. 삭제
  12. 제1 항에 있어서,
    상기 금속 원소가 벌크 내로 확산된 실리콘 웨이퍼를 u-PCD 방법을 통하여 결함 영역을 확인하는 단계를 더 포함하는 실리콘 웨이퍼의 결함 측정 방법.
  13. 삭제
KR1020190093078A 2019-07-31 2019-07-31 실리콘 웨이퍼의 결함 측정 방법 및 웨이퍼 KR102368657B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190093078A KR102368657B1 (ko) 2019-07-31 2019-07-31 실리콘 웨이퍼의 결함 측정 방법 및 웨이퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190093078A KR102368657B1 (ko) 2019-07-31 2019-07-31 실리콘 웨이퍼의 결함 측정 방법 및 웨이퍼

Publications (2)

Publication Number Publication Date
KR20210014956A KR20210014956A (ko) 2021-02-10
KR102368657B1 true KR102368657B1 (ko) 2022-02-28

Family

ID=74561187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190093078A KR102368657B1 (ko) 2019-07-31 2019-07-31 실리콘 웨이퍼의 결함 측정 방법 및 웨이퍼

Country Status (1)

Country Link
KR (1) KR102368657B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878373A (ja) * 1994-09-08 1996-03-22 Fujitsu Ltd シリコンウェーハのウェット洗浄方法及びその熱酸化方法
JP3604018B2 (ja) * 2002-05-24 2004-12-22 独立行政法人科学技術振興機構 シリコン基材表面の二酸化シリコン膜形成方法、半導体基材表面の酸化膜形成方法、及び半導体装置の製造方法
KR20060073856A (ko) * 2004-12-24 2006-06-29 주식회사 실트론 웨이퍼의 결함영역 평가 방법
KR100901823B1 (ko) * 2007-08-17 2009-06-09 주식회사 실트론 실리콘 웨이퍼 결함 분석 방법

Also Published As

Publication number Publication date
KR20210014956A (ko) 2021-02-10

Similar Documents

Publication Publication Date Title
JP5238251B2 (ja) シリコンウエハ中の金属汚染低減のための方法
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
JP5976013B2 (ja) Soi構造体のデバイス層中の金属含有量の減少方法、およびこのような方法により製造されるsoi構造体
JP4827587B2 (ja) シリコンウェーハの製造方法
EP1758154A1 (en) Silicon wafer manufacturing method and silicon wafer
KR20010092733A (ko) 고유 게터링을 가지는 에피택시얼 실리콘 웨이퍼 및 그제조 방법
JP2014508405A5 (ko)
JP5682471B2 (ja) シリコンウェーハの製造方法
JP2019195020A (ja) 半導体シリコンウェーハの金属不純物除去方法
US6599815B1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
JP2018510492A (ja) エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法
GB2080780A (en) Heat treatment of silicon slices
KR102368657B1 (ko) 실리콘 웨이퍼의 결함 측정 방법 및 웨이퍼
JP2004193354A (ja) シリコンウエーハの熱処理方法及びシリコンウエーハ、並びにエピタキシャルウエーハ
JPS60247935A (ja) 半導体ウエハの製造方法
CN113845917B (zh) 弯曲晶圆的清洗液及清洗方法
JPH06252154A (ja) シリコンウェーハ
JPH1116844A (ja) エピタキシャルシリコンウェーハの製造方法と素材用ウェーハ
CN111279461B (zh) 由单晶硅组成的半导体晶片
US20060148249A1 (en) Method of eliminating boron contamination in annealed wafer
JP4675542B2 (ja) ゲッタリング能力の評価方法
KR100685260B1 (ko) 실리콘 웨이퍼의 열처리 방법
KR100712057B1 (ko) 실리콘 단결정층의 제조 방법 및 실리콘 단결정층
JP7484825B2 (ja) 洗浄工程及び乾燥工程の評価方法
KR100685266B1 (ko) 오존완충층을 이용한 열처리 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant