JP4827587B2 - シリコンウェーハの製造方法 - Google Patents

シリコンウェーハの製造方法 Download PDF

Info

Publication number
JP4827587B2
JP4827587B2 JP2006100921A JP2006100921A JP4827587B2 JP 4827587 B2 JP4827587 B2 JP 4827587B2 JP 2006100921 A JP2006100921 A JP 2006100921A JP 2006100921 A JP2006100921 A JP 2006100921A JP 4827587 B2 JP4827587 B2 JP 4827587B2
Authority
JP
Japan
Prior art keywords
silicon wafer
hydrofluoric acid
back surface
treatment
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006100921A
Other languages
English (en)
Other versions
JP2007273911A (ja
Inventor
広一郎 林田
和宏 楢原
裕孝 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Sumco Techxiv Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Techxiv Corp filed Critical Sumco Techxiv Corp
Priority to JP2006100921A priority Critical patent/JP4827587B2/ja
Priority to TW096109741A priority patent/TW200741852A/zh
Priority to US11/731,268 priority patent/US7993452B2/en
Publication of JP2007273911A publication Critical patent/JP2007273911A/ja
Application granted granted Critical
Publication of JP4827587B2 publication Critical patent/JP4827587B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile

Description

本発明は、シリコンウェーハの製造方法に関するもので、さらに詳しくは、シリコンウェーハの洗浄方法に関するものである。
例えば、シリコン単結晶基板のオモテ面の表面上にシリコンエピタキシャル層を形成する場合、所定の洗浄工程を経たシリコン単結晶基板を気相成長を行う反応容器内のサセプタ上に載置する。そして、反応容器内を加熱(例えば、1100℃〜1200℃)して水素熱処理を行うことによって、シリコン単結晶基板の表面に形成された自然酸化膜を水素によりエッチングして除去する。次いで、反応容器内を成長温度(例えば、1050℃〜1150℃)に設定し、シリコン単結晶基板の主表面上にシリコン原料ガスを供給し、これによりシリコン単結晶基板のオモテ面の表面上にシリコンエピタキシャル層を気相成長させてシリコンエピタキシャルウェーハを製造する(例えば特許文献1及び2)。
一方、シリコン単結晶基板のウラ面の特性や処理については、あまり注目されてこなかった。しかし、近年の技術の発展に伴い、オモテ及びウラの両側の面を鏡面仕上げされたり、その品質に関心が持たれるようになってきた。しかしながら、オモテ面の特性の解析に比べ、その特性がシリコンウェーハ全体としてどのように影響するかも必ずしも明確ではなかった。また、上述のような所定の洗浄工程では、通常ウェットな条件で行われるため、オモテ面もウラ面も同じ洗浄効果が生じており、また、続く水素熱処理でも同様に同じ処理効果が得られているものと仮定されてきた。
しかしながら、本発明者は、ウラ面の特性、特に光学的な特性に注目すれば、上述のような仮定が必ずしも正しくなく、また、シリコンウェーハの製造工程でのウラ面の役割を再度見直すことにより、ウラ面の好ましい品質とその品質を得るための処理方法を見出すことができた。
特開2005−197278号公報 特開2005−311053号公報
上述のような事情に鑑みて、シリコンウェーハの製造工程でのウラ面の役割を明確にし、それに必要な特性を把握して、通常のシリコンウェーハの製造する方法に組み込めるように、そのような特性を得るための処理方法を提供することを目的とする。
本発明によれば、オモテ面及びウラ面を鏡面仕上げとするシリコンウェーハに対して、急速昇降温加熱(RTP)炉工程又はエピタキシャル成長工程を施す前の前洗浄工程において、最終プロセスをフッ酸(HF)処理及び純水(DIW)処理とすることを特徴とする。先端デバイスに用いられているシリコンウェーハ、特にオモテ(表)及びウラ(裏)の両側面を鏡面仕上げとすることを特徴とする両鏡面ウェーハにおいては、デバイスが形成されるオモテ側だけでなく、ウラ面側の品質、例えばパーティクルや不純物などの清浄度や平坦度、マイクロラフネス等についてもオモテ面と同様に重要である。
より具体的には、以下のものを提供する。
(1) オモテ面及びウラ面が鏡面仕上げされたシリコンウェーハを洗浄する前洗浄工程と、急速昇降温加熱(RTP)炉工程又はエピタキシャル成長工程と、を含むシリコンウェーハの製造方法において、 前記前洗浄工程は、該前洗浄工程の最終プロセスとして、フッ酸(HF)処理及び引き続く純水(DIW)処理を含むことを特徴とするシリコンウェーハの製造方法。
シリコンウェーハの鏡面加工工程の最終洗浄プロセスでは、通常、オモテ面及びウラ面共にアンモニア−過酸化水素水あるいはオゾン水、フッ酸などで酸化とエッチングを繰り返し、最後に保護酸化膜を数十Å形成させる。これを前洗浄工程として、その後工程となるエピタキシャル成長工程や急速昇降温加熱(RTP)炉工程(ランプアニール工程)では、前洗浄工程の洗浄において形成された保護酸化膜を急速昇高温条件下にて除去してから、次のプロセスへ移行するのが一般的である。
上述の強制的に形成させた保護酸化膜の除去は、反応面であるオモテ面側には充分な効果があるが、ウラ面側は支持するサセプタなどによって遮蔽されている部分があるため十分行われるとは限らない。特に、プロセス時間が短いエピタキシャル成長工程やランプアニール工程では、保護酸化膜の除去(又は、エッチング)が部分的に阻害されるおそれがある。ウラ面におけるこのような不十分な保護酸化膜の除去は、集光灯下や蛍光灯下でウラ面のクモリ、或いはパーティクルカウンターのHAZE分布にて確認することができる。また、測定条件によってはパーティクルとして検出されることもある。
シリコンウェーハに関し、下流の工程である半導体デバイス工程においては、放射型温度計を用いたCVD工程が用いられている。これは、シリコンウェーハのウラ面から放射される熱線を計測することにより温度を測定するものであるが、このウラ面の面状態によって検知される温度が異なる。従って、実測された温度に基づいて制御される半導体デバイス工程では、このような望ましくない状態(クモリ状態)のウラ面を用いると、温度が正確でないため、デポジションレートが適切でなくなるおそれがある。また、エッチング工程においては、エッチングレートが適切でなくなるおそれがある。このように半導体素材のシリコンウェーハのウラ面のクモリは改善されるべき重要な品質特性である。
上述するように、ランプアニール工程やエピタキシャル成長工程等を施す前は、前の工程で形成された保護酸化膜を充分に除去することが強く望まれている。しかしながら、サセプタなどで遮蔽されているウラ面側においては、オモテ面に比べれば、水素熱処理等の処理による保護酸化膜除去効果は必ずしも充分ではない。この保護酸化膜除去効果が特に問題になりやすいのは、ウラ面を鏡面仕上げするシリコンウェーハについてである。鏡面仕上げにより、ウラ面の細かな状態がウラ面の品質として大きくクローズアップされやすいからである。
即ち、上述のウラ面の望ましくない状態(クモリ状態)は、保護酸化膜の除去が部分的に阻害され、シリコン原子のマイグレーションが不均一に発生したことに起因したマイクロラフネスによって生じるものと考えられる。
本発明によれば、ランプアニール工程やエピタキシャル成長工程の前の洗浄工程において、洗浄の最終プロセスを希フッ酸(HF)処理と純水(DIW)処理とする。これにより、サセプタの陰に隠れて還元作用が起こりにくいウラ面側においても、容易に除去可能な酸化膜とすることができる。従って、このウラ面においてシリコン原子のマイグレーションが均一に起こると考えられ、クモリが発生しないウラ面が得られる。
(2)前記フッ酸(HF)処理及び引き続く純水(DIW)処理は、当該シリコンウェーハのデバイス加工用の面の反対側のウラ面に対して行われることを特徴とする上記(1)記載のシリコンウェーハの製造方法。
本発明では、オモテ面及びウラ面の両側が、上述のフッ酸(HF)処理及び引き続く純水(DIW)処理されてよい。しかしながら、次工程における装置の構造上、オモテ側は、保護酸化膜の除去が効率的に行われるので、上述のフッ酸(HF)処理及び引き続く純水(DIW)処理は、ウラ面に対して行われることが好ましい。また、ウラ面のみに対して行われることがより好ましい。即ち、ウラ面の保護酸化膜は、オモテ面の保護酸化膜よりも除去されやい方がより好ましいのである。
(3)前記フッ酸(HF)処理及び引き続く純水(DIW)処理の前に、オゾン水処理による表面酸化処理を行うことを特徴とする上記(1)又は(2)記載のシリコンウェーハの製造方法。
オゾン水処理による表面酸化膜は、例えばフッ酸処理等により表面の酸化膜を除去した後の純水処理による表面酸化膜よりも強固になりやすい。逆に言えば、純水処理による表面酸化膜は、オゾン水処理による表面酸化膜よりも容易に除去されやすいことになる。
上述のように、本発明によれば、オモテ面とは異なり部分的なエッチングの阻害が生じ易くとも、ウラ面の保護酸化膜は、効果的に除去され、ウラ面のクモリは、蛍光灯下、集光灯下、或いはパーティクルカウンターにおいても検出されることが殆どない。従って、良好なウラ面の外観品質が得られる。
以下に本発明の実施例について、図面に基づいてより詳しく説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。
図1は、サセプタ4の縦断面を模式的に表した図である。サセプタ4の開口部であるポケット13の底部は、以下に説明するように棚部及びテーパ面からなる。例えば、直径300mmのウェーハをエピタキシャル成膜処理する装置においては、サセプタ4として直径が350〜400mm、厚さが3〜6mmの円板部材を用いる。
サセプタ4の上面外周から20〜40mm中心に向かった位置から、基板となる半導体ウェーハ12を受け入れる円形凹部であるポケット13が設けられ、その底部にはテーパ面31が設けられている。このテーパ面31は、緩やかな傾斜を有する。
テーパ面31から更に中心に向かって、円形凹部である棚部32を設けている。棚部32はテーパ面31から少し下がった位置に設けた円形の平坦面であり、サセプタ4の上面と平行な水平面である。
図2において、サセプタ支持軸14は、その軸心とサセプタ4の円板中心とが一致する位置に垂直に配置され、サセプタ支持軸14の回転によりサセプタ4が回転する。サセプタ支持軸14への回転は、不図示の回転駆動機構によって与えられる。サセプタ支持軸14およびサセプタアームは、下部熱源からの光を遮ることのないよう、透光性の石英から形成されている。
(エピタキシャル成長)
図2は、半導体ウェーハ(シリコン単結晶ウェーハ)12のオモテ面側にエピタキシャル層を形成する方法を模式的に図解する。成長用のガスが左から右へと主に半導体ウェーハ12のオモテ面側を流れる。また、半導体ウェーハはランプ8によりオモテ面より加熱される。従って、成長用ガスの代わりに水素を流す水素熱処理では、オモテ面側の反応は促進されるが、ウラ面は、サセプタその他の器具により覆われやすく、反応性ガスの水素供給及び反応速度を上昇させる熱量がオモテ面に比べ少ないことが予想される。
図3は、本発明のフローを図解したものである。オモテ面及びウラ面を鏡面仕上げした半導体ウェーハ(シリコン単結晶ウェーハ)は、まずオゾン水処理される(S2)。ここでは、主に有機物及びパーティクルの除去を行う。また半導体ウェーハの表面が酸化される。これはオモテ面及びウラ面ともに行われる。例えば、アンモニア−過酸化水素水を入れた薬液槽に半導体ウェーハを浸漬することによっても行うこともできる(SC−1洗浄)。
次にフッ酸(HF)処理される。ここでは、半導体ウェーハの表面にできた酸化膜を溶解除去する。一般的には、1%程度の希フッ酸中にシリコンウェーハを数秒から数十秒間浸漬する(S4)。ここでは、主に金属及びイオン性不純物の除去を行うものである。
更に、もう一度上述と同様にオゾン水処理される(S6)。ここでは、表面酸化膜が形成される。そして、やはり同様にフッ酸(HF)処理される(S8)。ここでは、表面の酸化膜が溶解除去される。最後に、純水(Deionized Water)により洗浄されて(S10)、次の工程であるエピタキシャル成長又はランプアニールの工程へと半導体ウェーハが搬送される(S12)。このような工程によれば、純水処理による表面酸化膜は、オゾン水処理による表面酸化膜の除去に必要な条件よりも劣る水素熱処理の条件によっても適切に除去できるのである。このように、本発明の方法では、急速昇降温加熱(RTP)炉工程、又はエピ成長工程を施す前の前洗浄工程において、該前洗浄工程の最終プロセスをフッ酸(HF)処理及び引き続く純水(DIW)処理とすることを特徴とする。ここで、ウラ面のみにフッ酸(HF)処理及び引き続く純水(DIW)処理を行うことがより好ましい。このような処理は、半導体ウェーハ12を処理液が入った槽に浸漬するのではなく、ウラ面にその処理液(スピン洗浄)若しくはその蒸気を吹き付けることにより行うことができる。
ところで、上述のフッ酸(HF)処理(S8)は、上述のように希フッ酸中にシリコンウェーハを浸漬することにより、また、希フッ酸を噴射若しくはシャワーして主にウラ面にかけることによって行うことができる。また、純水(DIW)処理(S10)も同様に、純水中にシリコンウェーハを浸漬することにより、また、純水を噴射若しくはシャワーして主にウラ面にかけることによって行うことができる。
図4は、従来のフローを示す。従来のフローにおいても、半導体ウェーハ(シリコン単結晶ウェーハ)は、まずオゾン水処理され(S2)、主に有機物及びパーティクルの除去が行われる。同時に、半導体ウェーハの表面(オモテ面及びウラ面)が酸化される。例えば、アンモニア−過酸化水素水を入れた薬液槽に半導体ウェーハが浸漬されるため、両面が同様に処理されるのである(SC−1洗浄)。次に、1%程度の希フッ酸中にシリコンウェーハを数秒から数十秒間浸漬することによりフッ酸(HF)処理され、半導体ウェーハの表面にできた酸化膜が溶解除去される(S4)。ここでは、主に金属及びイオン性不純物の除去が行われるが、同じく両面が同様に処理される。更に、もう一度上述と同様にオゾン水処理され、表面酸化膜が形成される(S6)。そして、次のエピタキシャル成長又はランプアニール工程へと移行する(S12)。しかしながら、図3のフッ酸処理(S8)及び純水処理(S10)が欠けており、この結果得られるウラ面の酸化膜は、オモテ面の酸化膜除去条件より劣る条件の水素熱処理となるため、十分な除去ができないおそれがある。このような従来のフローは、ウラ面を鏡面仕上げしない半導体ウェーハについても用いられる。
ここで、図4のフローの2回目のオゾン水処理を省略し、代わりにS10(図3)のような純水処理を行うことも可能である。この場合の前洗浄工程の最終プロセスは、フッ酸処理そして引き続く純水処理となり、本発明に関する前洗浄工程となる。しかしながら、オモテ面の十分な保護酸化膜を形成するために、オゾン水処理(S6)を省略しない方がより好ましい。
図5は、ステップS12のエピタキシャル成長又はランプアニール工程のうち、エピタキシャル成長の工程を示している。横軸は時間で、縦軸は温度をとっており、右に行くほど後工程になり、上に上がるほど高温となる。まず、エピタキシャルウェーハ製造装置1のチャンバ2に半導体ウェーハ12が入れられ、雰囲気が調整される。次に、急速に温度が上げられ、水素熱処理が行われる。この水素熱処理において、オモテ面及びウラ面の保護酸化膜が除去されるのである。その後、エピタキシャル層の成長が促され、冷却して取り出される。
(実施例)
次に、実際に行った実験の内容を説明する。径が200mm及び300mmの両面を鏡面に仕上げたシリコン単結晶ウェーハを準備し、図3及び4に示す工程をそれぞれ行った。ここで、図3のフッ酸(HF)処理(S8)は、1%程度の希フッ酸中にシリコンウェーハを数秒から数十秒間浸漬することにより行った。また、純水(DIW)処理(S10)は、純水をシリコンウェーハにシャワーして洗い流すことにより行った。ステップ12では、上述するような条件でエピタキシャル層の成長を行った。尚、上述のフッ酸処理(S8)は、シリコンウェーハのウラ面に1%程度の希フッ酸をかけるスピン洗浄によっても行っており、以下の評価結果には具体的にプロットしていないが、ほぼ同様な結果を得ている。
図6及び7にそのとき得られたエピタキシャルシリコンウェーハのウラ面を模式的に示す。図6は、本発明の工程(図3)で洗浄したものであり、図7は従来の工程(図4)で洗浄したものである。図7の周縁部12dの斜線は、クモリが生じた所を示している。それ以外の所は、クモリのない部分12cであった。図6では、ウラ面全体にクモリがなかった(12c)。このように、本発明の方法では、ウラ面にクモリが生ずることがなかった。
図8は、図3及び4に示す工程をそれぞれ行った両面を鏡面に仕上げたシリコン単結晶ウェーハを基板とするエピタキシャルシリコンウェーハのウラ面のパーティクル数を示している。縦軸は、単位ウェーハあたりのカウント数をとり、左側に図7に示す従来の工程からなる前洗浄を行ったものを、右側に図6の本発明の前洗浄を行ったものをプロットする。一般にパーティクル数の絶対値は、種々の測定条件により変化するので、図8では、同一の測定条件で計測を行ったシリコンウェーハについて相対的に示している。このグラフから明らかなように、本発明の前洗浄工程を行ったエピタキシャルシリコンウェーハでは、ウラ面のパーティクルの数が極めて少なくなっている。
図9は、上述と同様に図3及び4に示す工程を行ったエピタキシャルシリコンウェーハのウラ面のHAZEレベルを示す。縦軸はHAZEレベルの高さを示す。上述するように、HAZEレベルも測定条件により変動するため、同一の測定条件で計測を行ったシリコンウェーハについて相対的に示している。左と右で、上述と同様に従来工程のものと本発明の工程のものを並べ、比較している。このグラフから明らかなように、本発明の前洗浄工程を行ったエピタキシャルシリコンウェーハでは、ウラ面のHAZEが従来に比べ改善している。
以上、本発明者がなした発明の実施形態について説明したが、本発明は、かかる実施形態に限定はされず、本発明の要旨を変更しない範囲において種々の変更が可能であることはいうまでもない。
サセプタの概略を示す、縦断面図である。 エピタキシャルウェーハ製造装置の模式図である。 実施例のフローチャートを示す図である。 比較例のフローチャートを示す図である。 水素熱処理及びエピタキシャル成長処理の温度ダイヤグラムを示す図である。 本実施例の工程により得られたシリコンエピタキシャルウェーハのウラ面を模式的に示す図である。 比較例の工程により得られたシリコンエピタキシャルウェーハのウラ面を模式的に示す図である。 エピタキシャル成長後のウラ面のパーティクル数を表すグラフを示す図である。 エピタキシャル成長後のウラ面のHAZEレベルを表すグラフを示す図である。
符号の説明
1 エピタキシャルウェーハ製造装置
4 サセプタ
8、9 熱源
12 半導体ウェーハ
13 ポケット
31 テーパ面
32 棚

Claims (3)

  1. オモテ面及びウラ面が鏡面仕上げされたシリコンウェーハを洗浄する前洗浄工程と、急速昇降温加熱(RTP)炉工程又はエピタキシャル成長工程と、を含むシリコンウェーハの製造方法において、
    前記前洗浄工程は、
    前記鏡面仕上げ後、前記シリコンウェーハを浸漬によりオゾン水処理する工程と、
    前記シリコンウェーハを浸漬によりフッ酸処理する第1のフッ酸処理工程と、
    前記シリコンウェーハを浸漬によりオゾン水処理する工程と、
    前記シリコンウェーハのウラ面のみをフッ酸(HF)処理する第2のフッ酸処理工程と、
    前記シリコンウェーハのウラ面のみをシャワーにより純水(DIW)処理する工程と、を含み、この順で処理されるが、
    前記フッ酸(HF)処理する第2のフッ酸処理工程及び引き続く前記純水(DIW)処理する工程を前記前洗浄工程の最終工程とし、
    前記急速昇降温加熱(RTP)炉工程又はエピタキシャル成長工程を続けて行うことを特徴とするシリコンウェーハの製造方法。
  2. 前記フッ酸(HF)処理する第2のフッ酸処理工程は、ウラ面にフッ酸の蒸気を吹き付けることにより行うことを特徴とする請求項1記載のシリコンウェーハの製造方法。
  3. 前記前洗浄工程に続き、前記前洗浄工程において形成された保護酸化膜を急速昇高温条件下にて除去してから前記急速昇降温加熱(RTP)炉工程を行うことを特徴とする請求項1又は2のシリコンウェーハの製造方法。
JP2006100921A 2006-03-31 2006-03-31 シリコンウェーハの製造方法 Active JP4827587B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006100921A JP4827587B2 (ja) 2006-03-31 2006-03-31 シリコンウェーハの製造方法
TW096109741A TW200741852A (en) 2006-03-31 2007-03-21 Method of manufacturing epitaxial silicon wafer
US11/731,268 US7993452B2 (en) 2006-03-31 2007-03-30 Method of manufacturing epitaxial silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006100921A JP4827587B2 (ja) 2006-03-31 2006-03-31 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2007273911A JP2007273911A (ja) 2007-10-18
JP4827587B2 true JP4827587B2 (ja) 2011-11-30

Family

ID=38557582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006100921A Active JP4827587B2 (ja) 2006-03-31 2006-03-31 シリコンウェーハの製造方法

Country Status (3)

Country Link
US (1) US7993452B2 (ja)
JP (1) JP4827587B2 (ja)
TW (1) TW200741852A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8741066B2 (en) 2007-02-16 2014-06-03 Akrion Systems, Llc Method for cleaning substrates utilizing surface passivation and/or oxide layer growth to protect from pitting
US7727782B2 (en) * 2007-06-25 2010-06-01 Applied Materials, Inc. Apparatus for improving incoming and outgoing wafer inspection productivity in a wafer reclaim factory
US20080318343A1 (en) * 2007-06-25 2008-12-25 Krishna Vepa Wafer reclaim method based on wafer type
US7775856B2 (en) * 2007-09-27 2010-08-17 Applied Materials, Inc. Method for removal of surface films from reclaim substrates
US8664092B2 (en) 2009-06-26 2014-03-04 Sumco Corporation Method for cleaning silicon wafer, and method for producing epitaxial wafer using the cleaning method
JP4831216B2 (ja) * 2009-07-28 2011-12-07 株式会社Sumco ウェーハ表面処理方法
JP5589968B2 (ja) * 2011-06-17 2014-09-17 信越半導体株式会社 半導体ウェーハの洗浄方法
CN103745925A (zh) * 2013-11-14 2014-04-23 上海和辉光电有限公司 一种平坦化多晶硅薄膜的制造方法
CN104779139A (zh) * 2015-03-31 2015-07-15 深超光电(深圳)有限公司 半导体薄膜的制造方法及薄膜晶体管的制造方法
CN108269733A (zh) * 2017-12-19 2018-07-10 君泰创新(北京)科技有限公司 一种硅片清洗方法
JP6988761B2 (ja) * 2018-10-11 2022-01-05 信越半導体株式会社 半導体シリコンウェーハの洗浄処理装置および洗浄方法
CN113658851A (zh) * 2021-07-27 2021-11-16 上海中欣晶圆半导体科技有限公司 一种单片式硅片使用有机酸的清洗方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06103678B2 (ja) * 1987-11-28 1994-12-14 株式会社東芝 半導体基板の加工方法
US5451547A (en) * 1991-08-26 1995-09-19 Nippondenso Co., Ltd. Method of manufacturing semiconductor substrate
TW350112B (en) * 1996-12-27 1999-01-11 Komatsu Denshi Kinzoku Kk Silicon wafer evaluation method
JPH11168106A (ja) * 1997-09-30 1999-06-22 Fujitsu Ltd 半導体基板の処理方法
JPH11274162A (ja) 1998-03-19 1999-10-08 Sumitomo Metal Ind Ltd 半導体基板とその製造方法
JP4573282B2 (ja) 2000-07-03 2010-11-04 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
DE60115078T2 (de) * 2000-09-19 2006-07-27 Memc Electronic Materials, Inc. Mit stickstoff dotiertes silizium das wesentlich frei von oxidationsinduzierten stapelfehlern ist
JP2004119446A (ja) 2002-09-24 2004-04-15 Shin Etsu Handotai Co Ltd アニールウエーハの製造方法及びアニールウエーハ
JP4292872B2 (ja) 2003-05-29 2009-07-08 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
WO2005057640A1 (ja) * 2003-12-11 2005-06-23 Sumco Corporation エピタキシャルウェーハおよびその製造方法
JP4228914B2 (ja) 2003-12-26 2009-02-25 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP4164816B2 (ja) 2004-02-27 2008-10-15 株式会社Sumco エピタキシャルウェーハの製造方法
JP2005311053A (ja) 2004-04-21 2005-11-04 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法及び洗浄装置
JP4824926B2 (ja) * 2004-12-24 2011-11-30 Sumco Techxiv株式会社 エピタキシャルシリコンウェハの製造方法

Also Published As

Publication number Publication date
TW200741852A (en) 2007-11-01
US20070228524A1 (en) 2007-10-04
US7993452B2 (en) 2011-08-09
JP2007273911A (ja) 2007-10-18

Similar Documents

Publication Publication Date Title
JP4827587B2 (ja) シリコンウェーハの製造方法
JP4839836B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2002516483A (ja) 半導体材料の改良された薄膜製造方法
JP2019195020A (ja) 半導体シリコンウェーハの金属不純物除去方法
US6599815B1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
JP4292872B2 (ja) シリコンエピタキシャルウェーハの製造方法
TW200522191A (en) Method for removing a composite coating containing tantalum deposition and arc sprayed aluminum from ceramic substrates
TWI547975B (zh) 用於在處理腔室中處理基板之方法、用於處理基板之方法及裝置、用於製備用於在處理腔室中沈積之基板的方法以及半導體結構
KR20110036990A (ko) 균일 산화막 형성 방법 및 세정 방법
JP5512137B2 (ja) シリコンウェーハの熱処理方法
WO2009086983A9 (en) Reduction of watermarks in hf treatments of semiconducting substrates
US8252700B2 (en) Method of heat treating silicon wafer
KR102585395B1 (ko) 에피택셜 웨이퍼의 제조 방법
JP2004072066A (ja) アニールウェーハの製造方法
JPS63129633A (ja) 半導体表面処理方法
JP5410769B2 (ja) シリコンウェーハの熱処理方法
KR102368657B1 (ko) 실리콘 웨이퍼의 결함 측정 방법 및 웨이퍼
JP4947393B2 (ja) 半導体基板の製造方法
JP7003904B2 (ja) シリコンウェーハのバッチ式洗浄方法並びにその洗浄方法を用いたシリコンウェーハの製造方法及びシリコンウェーハの洗浄条件決定方法
JP5583070B2 (ja) シリコンウェーハの熱処理方法
JP2006165372A (ja) 枚葉式洗浄装置および洗浄方法
TW202303696A (zh) 用於清潔石英晶舟的方法及裝置
JP2011051812A (ja) 炭化ケイ素部材の製造方法
JP3365098B2 (ja) エピタキシャル半導体ウェーハの製造方法
JP2003197549A (ja) エピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4827587

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250