JP4947393B2

JP4947393B2 - 半導体基板の製造方法

Info

Publication number: JP4947393B2
Application number: JP2009524497A
Authority: JP
Inventors: 裕之丸山
Original assignee: Shin Etsu Handotai Co Ltd
Current assignee: Shin Etsu Handotai Co Ltd
Priority date: 2007-07-24
Filing date: 2008-07-23
Publication date: 2012-06-06
Anticipated expiration: 2028-07-23
Also published as: JPWO2009014144A1; WO2009014144A1

Description

本発明は、Ｆｅ、Ｎｉ、Ｃｒ、Ｃｕ等の重金属やパーティクルの付着を防止し、かつ液汚れの発生を防止することを可能とした半導体基板の製造方法に関する。

気相エピタキシャル成長技術は、バイポーラトランジスタやＭＯＳＬＳＩ等の集積回路の製造に用いられる単結晶薄膜層を気相成長させる技術であり、清浄な半導体単結晶基板上に基板の結晶方位に合せて均一な単結晶薄膜を成長させたり、ドーパント濃度差が大きい接合の急峻な不純物濃度勾配を形成することができるので、極めて重要な技術である。気相エピタキシャル成長装置としては、縦型（パンケーキ型）、バレル型（シリンダー型）、さらに横型の３種類が一般的である。これらの成長装置の原理は共通している。

エピタキシャル成長のプロセスの一例としては、まず単結晶引上げ法等により成長させたシリコン単結晶からシリコン半導体単結晶基板を切り出し、表面を研磨する。この基板を、気相エピタキシャル成長装置の内のサセプタと呼ばれる載置台の上に載置し、前記基板を所定の反応温度に加熱してＳｉを含んだ原料ガスの熱分解によってエピタキシャル層を成長させ、シリコンエピタキシャルウェーハを得る。

例えば、各種の回路素子を形成する場合、Ｐ型またはＮ型の半導体基板を用い、その半導体基板の上にＰ^-型またはＮ^-型のエピタキシャル層を形成し、このエピタキシャル層に各種回路素子を形成することが行われている。

ところで、このように半導体基板上にエピタキシャル層を形成する場合、オートドーピングの問題を生じる。このオートドーピング現象は、半導体基板からエピタキシャル層への熱による固相拡散にもよるが、半導体基板における側面部および裏面部の不純物が気相中に一旦放出され、当該不純物がエピタキシャル層表面に搬送されることによって生じる。このようなオートドーピングが生じるとエピタキシャル層の不純物濃度が変化し、エピタキシャル層内において不純物濃度が不均一化してしまう。特に、半導体基板とエピタキシャル層との界面近傍のエピタキシャル層中の不純物濃度が変動してしまい、所望のエピタキシャル層の不純物濃度までに到達するのに相当のエピタキシャル層が無駄になる。

つまり、半導体基板と同じ導電型のエピタキシャル層を形成する場合にあっては、その界面近傍のエピタキシャル層中の不純物濃度が高くなってしまい、一方、半導体基板と逆導電型のエピタキシャル層を形成する場合にあっては、その界面近傍のエピタキシャル層中の不純物濃度が低くなってしまうことから、所望の不純物濃度のエピタキシャル層を得るには該エピタキシャル層を必要以上に厚くしなければならない。

そこで、従来、上記のような不都合を回避するため、エピタキシャル層を形成する前に半導体基板の側面および裏面に酸化膜からなる保護膜を形成し、当該酸化膜によって不純物の気相への放出を抑止し、その状態で半導体基板の表面にエピタキシャル層を形成するようにしていた。このような技術については、例えば、特許文献１や特許文献２に記載されている。
特開昭５８−９５８１９特公平６−８０６３４

従来のエピタキシャルウェーハの製造方法は図１１に示す工程順によって行われていた。図１１において、まず半導体基板を準備する（図１１のステップ１００）。次いで、半導体基板の裏面または側面の酸化膜を形成するため、まず半導体基板全面に熱酸化またはＣＶＤで酸化膜を形成する（図１１のステップ１０１）。その後、半導体基板の裏面と側面の酸化膜を保護のためレジストでコートする（図１１のステップ１０２）。

前記裏面及び側面の酸化膜をレジスト膜でコートした半導体基板は第１洗浄工程で洗浄処理される（図１１のステップ１０４Ａ）。この第１洗浄工程は次の複数の処理から構成されている。前記裏面及び側面の酸化膜をレジスト膜でコートした半導体基板の表面の酸化膜をバッファードフッ酸（以下、ＢＨＦともいう）によりエッチング除去する（図１１のサブステップ３００）。前記ＢＨＦ処理された半導体基板はリンス処理され（図１１のサブステップ３０２）、その後、乾燥処理される（図１１のサブステップ３０４）。この時、ウェーハ表面は撥水面が露出している為、乾燥工程や、その後のウェーハの取り扱い、環境などから、汚染を受けやすい状態にある。

前記乾燥処理された半導体基板は次に第２洗浄工程で洗浄処理される（図１１のステップ１０４Ｂ）。この第２洗浄工程は次の複数の処理から構成されている。まず前記乾燥された半導体基板に対して硫酸過酸化水素（以下、ＳＰＭともいう）処理を行い、当該半導体基板の裏面及び側面のレジスト膜を除去する（図１１のサブステップ４００）。

前記ＳＰＭ処理された半導体基板はリンス処理され（図１１のサブステップ４０２）、その後、ＳＣ−１（アンモニア：過酸化水素：水の容積配合比＝１：１〜２：５〜７の洗浄液）洗浄処理によって半導体基板の表面のパーティクル等の不純物が取り除かれる（図１１のサブステップ４０４）。ＳＣ−１洗浄処理された半導体基板はリンス処理される（図１１のサブステップ４０６）。次いで、必要に応じて、更なる金属レベルを上げる為に、ＳＣ−２（塩酸：過酸化水素：水の容積配合比＝１：１〜２：５〜７の洗浄液）洗浄を行ってもよい（図１１のサブステップ４０８）。ＳＣ−２洗浄処理された半導体基板はリンス処理される（図１１のサブステップ４１０）。そして、このリンスされた半導体基板は乾燥される（図１１のサブステップ４１２）。前記乾燥処理された半導体基板の表面に気相成長法によりエピタキシャル層を成長させる（図１１のステップ１０６）。

上記した従来方法によれば、一般的に言えば、半導体基板におけるＳｉ表面の酸化膜を除去した表面は撥水性を示し、その状態では、Ｆｅ、Ｎｉ、Ｃｒ、Ｃｕなどの重金属が付着しやすい問題があり、またパーティクルが付着する問題、更に撥水面を乾燥することで、洗浄後にウェーハ表面にくもりが発生する「液汚れ」と呼ばれる不良が発生しやすいという問題があった。

本発明は、上記した従来技術の問題点に鑑みなされたもので、Ｆｅ、Ｎｉ、Ｃｒ、Ｃｕ等の重金属やパーティクルの付着を防止し、かつ液汚れの発生を防止することを可能とした半導体基板の製造方法を提供することを目的とする。

上記課題を解決するために、本発明の半導体基板の製造方法の第１の態様は、パターン付き又はパターン無し半導体基板の全面に酸化膜を形成する工程と、前記全面に酸化膜を形成した半導体基板の裏面および側面の酸化膜をレジスト膜でコートする工程と、前記裏面および側面の酸化膜をレジスト膜でコートした半導体基板を洗浄する洗浄工程と、前記洗浄工程を経た半導体基板の表面に気相成長法によりエピタキシャル層を成長させる工程と、を含む半導体基板の製造方法であって、前記洗浄工程が、界面活性剤を０．１〜１０ｗｔ％添加したバッファードフッ酸により前記裏面および側面の酸化膜をレジスト膜でコートした半導体基板の表面の酸化膜を除去する処理と、前記酸化膜を除去した半導体基板を乾燥させることなく硫酸過酸化水素洗浄により該半導体基板の裏面および側面のレジスト膜を除去する処理と、前記裏面および側面のレジスト膜を除去した半導体基板を乾燥させずに該半導体基板に対してＳＣ−１洗浄を行う処理と、前記ＳＣ−１洗浄を行った半導体基板を乾燥する処理と、を有することを特徴とする。

本発明の半導体基板の製造方法の第２の態様は、パターン付き又はパターン無し半導体基板の全面に酸化膜を形成する工程と、前記全面に酸化膜を形成した半導体基板の裏面および側面の酸化膜をレジスト膜でコートする工程と、前記裏面および側面の酸化膜をレジスト膜でコートした半導体基板を洗浄する洗浄工程と、前記洗浄工程を経た半導体基板の表面に気相成長法によりエピタキシャル層を成長させる工程と、を含む半導体基板の製造方法であって、前記洗浄工程が、界面活性剤を０．１〜１０ｗｔ％添加したバッファードフッ酸により前記裏面および側面の酸化膜をレジスト膜でコートした半導体基板の表面の酸化膜を除去する処理と、前記酸化膜を除去した半導体基板を乾燥させることなく硫酸過酸化水素洗浄により該半導体基板の裏面および側面のレジスト膜を除去する処理と、前記裏面および側面のレジスト膜を除去した半導体基板を乾燥させずに該半導体基板に対してＳＣ−１洗浄を行う処理と、前記ＳＣ−１洗浄を行った半導体基板に対してＳＣ−２洗浄を行う処理と、前記ＳＣ−２洗浄を行った半導体基板を乾燥する処理と、を有することを特徴とする。

本発明の半導体基板の製造方法の第３の態様は、パターン付き又はパターン無し半導体基板の全面に酸化膜を形成する工程と、前記全面に酸化膜を形成した半導体基板の裏面および側面の酸化膜をレジスト膜でコートする工程と、前記裏面および側面の酸化膜をレジスト膜でコートした半導体基板を洗浄する洗浄工程と、前記洗浄工程を経た半導体基板の表面に気相成長法によりエピタキシャル層を成長させる工程と、を含む半導体基板の製造方法であって、前記洗浄工程が、界面活性剤を０．１〜１０ｗｔ％添加したバッファードフッ酸により前記裏面および側面の酸化膜をレジスト膜でコートした半導体基板の表面の酸化膜を除去する処理と、前記酸化膜を除去した半導体基板を乾燥させることなく硫酸過酸化水素洗浄により該半導体基板の裏面および側面のレジスト膜を除去する処理と、前記裏面および側面のレジスト膜を除去した半導体基板を乾燥させずに該半導体基板に対して第１のＳＣ−１洗浄を行う処理と、界面活性剤を０．１〜１０ｗｔ％添加したバッファードフッ酸による前記ＳＣ−１洗浄を行った半導体基板の全面の処理と、前記界面活性剤を添加したバッファードフッ酸による処理を行った半導体基板に対し第２のＳＣ−１洗浄を行う処理と、を有することを特徴とする。

本発明の半導体基板の製造方法の第４の態様は、パターン付き又はパターン無し半導体基板の全面に酸化膜を形成する工程と、前記全面に酸化膜を形成した半導体基板の裏面および側面の酸化膜をレジスト膜でコートする工程と、前記裏面および側面の酸化膜をレジスト膜でコートした半導体基板を洗浄する洗浄工程と、前記洗浄工程を経た半導体基板の表面に気相成長法によりエピタキシャル層を成長させる工程と、を含む半導体基板の製造方法であって、前記洗浄工程が、界面活性剤を０．１〜１０ｗｔ％添加したバッファードフッ酸により前記裏面および側面の酸化膜をレジスト膜でコートした半導体基板の表面の酸化膜を除去する処理と、前記酸化膜を除去した半導体基板を乾燥させることなく硫酸過酸化水素洗浄により該半導体基板の裏面および側面のレジスト膜を除去する処理と、前記裏面および側面のレジスト膜を除去した半導体基板を乾燥させずに該半導体基板に対して第１のＳＣ−１洗浄を行う処理と、前記ＳＣ−１洗浄を行った半導体基板に対してＳＣ−２洗浄を行う処理と、界面活性剤を０．１〜１０ｗｔ％添加したバッファードフッ酸による前記ＳＣ−２洗浄を行った半導体基板の全面の処理と、前記界面活性剤を添加したバッファードフッ酸による処理を行った半導体基板に対し第２のＳＣ−１洗浄を行う処理と、を有することを特徴とする。

前記半導体基板としてはシリコン単結晶基板が好適に用いられる。

そもそも、重金属の付着や、パーティクルの付着は、ウェーハ撥水面が露出した状態で汚染物質に接触することで起こる。例えば、酸化膜や界面活性剤膜で覆われていれば、仮に汚染物質に触れても容易に落とすことができる。そこで、本発明においては、ＢＨＦ洗浄後に露出するウェーハ撥水面を保護被覆するために、ＢＨＦに界面活性剤を添加した。

また、本発明においては、撥水面露出時間を短縮する為に、洗浄工程中に一旦乾燥させることをやめ、連続的にＳＰＭ洗浄、ＳＣ−１洗浄まで実施したことにより、パーティクル汚染や液汚れという問題が解決した。更に、ＳＣ−２（塩酸：過酸化水素：水の容積配合比＝１：１〜２：５〜７の洗浄液）洗浄を実施すれば、金属物質も除去できる利点がある。

更に、本発明方法の第１の態様及び第２の態様の構成を１歩進めて、本発明方法の第３及び第４の態様に示したように、第１段の洗浄工程（ＢＨＦ＋界面活性剤→リンス→ＳＰＭ→リンス→ＳＣ−１→リンス→ＳＣ−２（任意）→リンス）で処理された半導体基板に対して第２段の洗浄工程（ＢＨＦ＋界面活性剤→リンス→ＳＣ−１→リンス→ＳＣ−２（任意）→リンス）による処理を行うことで、半導体基板の裏面酸化膜厚さをコントロールすることが可能である。

本発明の半導体基板の製造方法によれば、Ｆｅ、Ｎｉ、Ｃｒ、Ｃｕ等の重金属やパーティクルの付着を防止し、かつ液汚れの発生を防止することができるという大きな効果が達成される。

本発明方法の第１の態様の工程順を示すフローチャートである。本発明方法の第２の態様の工程順を示すフローチャートである。本発明方法の第３の態様の工程順を示すフローチャートである。本発明方法の第４の態様の工程順を示すフローチャートである。実施例１及び比較例１におけるパーティクル（０．２μｍ）個数推移を示すグラフである。実施例１及び比較例１におけるパーティクル（０．３μｍ）個数推移を示すグラフである。実施例１及び比較例１において作製したエピタキシャルウェーハにおける金属不純物（Ｆｅ）レベルを示すグラフである。実施例１及び比較例１において作製したエピタキシャルウェーハにおける金属不純物（Ｃｕ）レベルを示すグラフである。実施例１及び比較例１において作製したエピタキシャルウェーハにおける金属不純物（Ｃｒ）レベルを示すグラフである。実施例１及び比較例１において作製したエピタキシャルウェーハにおける金属不純物（Ｎｉ）レベルを示すグラフである。従来のエピタキシャルの製造方法の工程順を示すフローチャートである。

以下、本発明の実施の形態について添付図面に基づいて説明するが、図示例は本発明の好ましい実施の形態を示すもので、本発明の技術思想から逸脱しない限り、種々の変形が可能であることはいうまでもない。

図１は本発明方法の第１の態様の工程順を示すフローチャートである。図１において、パターン付き又はパターン無しの半導体基板を準備する（図１のステップ１００）。次いで、酸化工程において前記半導体基板の全面に酸化膜を形成する（図１のステップ１０１）。この酸化工程は横型炉、縦型炉、枚葉炉等の炉を用い、半導体基板の全面に酸化膜を成長する。次に、裏面レジストコート工程において前記酸化膜を全面に形成した半導体基板の裏面及び側面の酸化膜をレジスト膜で塗布（コート）する（図１のステップ１０２）。このレジストコートは、例えばスピン式裏面レジストコーターを使用できるが、その他の如何なる塗布方法でも採用できる。

前記裏面及び側面の酸化膜をレジスト膜でコートした半導体基板を洗浄工程で洗浄する（図１のステップ１０４）。この洗浄工程は次の複数の処理から構成されている。前記裏面及び側面の酸化膜をレジスト膜でコートした半導体基板の表面の酸化膜を界面活性剤を添加したＢＨＦによりエッチング除去する（図１のサブステップ２００）。ＢＨＦの濃度は得たいエッチングレートに応じて適宜設定すればよい。ＢＨＦに添加する界面活性剤は、ノニオン系、アニオン系、カチオン系何れも使用可能であり、界面活性剤の添加量としては０．１〜１０ｗｔ％が好適である。このＢＨＦ＋界面活性剤処理によって、半導体基板の表面酸化膜がエッチングされるが、半導体基板の裏面及び側面はレジスト膜に覆われているのでエッチングされない。

前記ＢＨＦ＋界面活性剤処理された半導体基板はリンス処理され（図１のサブステップ２０２）、その後、ＳＰＭ処理によって半導体基板の裏面及び側面のレジスト膜が除去される（図１のサブステップ２０４）。このＳＰＭ処理用の槽は、レジスト膜を十分に落とす為には２槽以上が望ましい。

前記ＳＰＭ処理された半導体基板はリンス処理され（図１のサブステップ２０６）、その後、ＳＣ−１洗浄処理によって半導体基板の表面のパーティクル等の不純物が取り除かれる（図１のサブステップ２０８）。このＳＣ−１洗浄処理用の槽は、ＳＰＭ処理の場合と同様にパーティクルを十分に落とす為には２槽以上が望ましい。ＳＣ−１洗浄処理された半導体基板はリンス処理される（図１のサブステップ２１０）。

各薬液槽間のリンス処理（図１のサブステップ２０２、２０６、２１０）用の槽は、薬液を十分洗い流す為２槽以上必要である。なお、ＢＨＦ後のウェーハは撥水面の為、リンスについては一気に純水を排出する。また純水シャワーを伴ったＱＤＲ（クイックダンプリンス）は、液汚れやパーティクル付着の原因に成りえるので、適切ではなく、オーバーフローリンスが適切である。

前記リンス処理された半導体基板は続いて乾燥処理される（図１のサブステップ２１４）。乾燥処理はスピン乾燥、ＩＰＡ乾燥、ＩＲ乾燥、真空乾燥等如何なる乾燥方法も採用できる。

次に前記乾燥処理された半導体基板の表面に気相成長法によりエピタキシャル層を成長させる（図１のステップ１０６）。

図１に示した工程順の例では、ＳＣ−１洗浄処理のみを行う場合を示したが、ＳＣ−１洗浄処理に続いてＳＣ−２洗浄処理を導入することもできる。ＳＣ−２洗浄処理を導入する場合について図２によって説明する。図２は本発明方法の第２の態様の工程順を示すフローチャートである。図２の工程順においては、ＳＣ−１洗浄処理（図２のサブステップ２０８）及びリンス処理（図２のサブステップ２１０）の後に、ＳＣ−２洗浄処理（図２のサブステップ２１２）及びリンス処理（図２のサブステップ２１３）が追加されている点が図１の工程順と相違するだけであり、その他の工程は同じであるので再度の説明は省略する。ＳＣ−２洗浄処理は金属不純物を落とす為に導入されるものであるが、高い不純物レベルが要求されていない場合には削除することもできる。

前述したように、図１及び図２に示したような、第１段の洗浄工程（ＢＨＦ＋界面活性剤→リンス→ＳＰＭ→リンス→ＳＣ−１→リンス→ＳＣ−２（任意）→リンス）で処理された半導体基板に対して第２段の洗浄工程（ＢＨＦ＋界面活性剤→リンス→ＳＣ−１→リンス→ＳＣ−２（任意）→リンス）による処理を行うことで、半導体基板の裏面酸化膜厚さをコントロールすることが可能である。この半導体基板の裏面酸化膜厚さをコントロールする場合について、図３〜図４を用いて説明する。図３は本発明方法の第３の態様の工程順を示すフローチャートである。図３の工程順において、ＳＣ−１洗浄処理（図３のサブステップ２０８）及びリンス処理（図３のサブステップ２１０）までは図１の工程順と同じであるので、再度の説明は省略する。前記リンス処理（図３のサブステップ２１０）の後に、乾燥処理を行うことなく次の複数の処理が行われる。前記リンスされた半導体基板の酸化膜を界面活性剤を添加したＢＨＦによりエッチング除去する（図３のサブステップ２００ａ）。この場合、ＢＨＦのエッチングレートは１０Å／ｍｉｎ〜６０００Å／ｍｉｎ程度の範囲でコントロールできる為、所望のエッチングレートとなるようにＢＨＦの濃度を調整すればよい。

前記ＢＨＦ＋界面活性剤処理された半導体基板はリンス処理される（図３のサブステップ２０２ａ）。

前記リンス処理された半導体基板は、その後、ＳＣ−１洗浄処理によって半導体基板の表面のパーティクル等の不純物が取り除かれる（図３のサブステップ２０８ａ）。このＳＣ−１洗浄処理された半導体基板はリンス処理される（図３のサブステップ２１０ａ）。前記リンス処理された半導体基板は続いて乾燥処理される（図３のサブステップ２１４）。残りの処理及び工程は図１の場合と同様であるので再度の説明は省略する。

図３に示した工程順の例では、ＳＣ−１洗浄処理のみを行う場合を示したが、ＳＣ−１洗浄処理に続いてＳＣ−２洗浄処理を導入することもできる。ＳＣ−２洗浄処理を導入する場合について図４によって説明する。図４は本発明方法の第４の態様の工程順を示すフローチャートである。図４の工程順においては、ＳＣ−１洗浄処理（図４のサブステップ２０８）及びリンス処理（図４のサブステップ２１０）の後に、ＳＣ−２洗浄処理（図４のサブステップ２１２）及びリンス処理（図４のサブステップ２１３）が追加されている点が図３の工程順と相違するだけであり、その他の工程は同じであるので再度の説明は省略する。前述したように、ＳＣ−２洗浄処理は金属不純物を落とす為に導入されるものであるが、高い不純物レベルが要求されていない場合には削除することもできる。

図３〜図４の工程順は更に半導体基板の裏面の酸化膜の膜厚をコントロールしたい場合のプロセスを示したものである。第１段の洗浄工程におけるＳＣ−１洗浄処理および場合に応じてＳＣ−２洗浄処理までは、図１又は図２と同様であるが、その後、半導体基板の裏面の酸化膜厚さを任意にエッチングしたい場合は乾燥させずに第２段の洗浄工程において、ＢＨＦ＋界面活性剤処理及びＳＣ−１洗浄処理および場合に応じてＳＣ−２洗浄処理を繰り返して行う。なお、ＢＨＦのエッチングレートは１０Å／ｍｉｎ〜６０００Å／ｍｉｎ程度の範囲でコントロールできる為、所望のエッチングレートとなるようにＢＨＦの濃度を調整する。

以下に本発明の実施例を挙げてさらに詳細に説明するが、これらの実施例は例示的に示されるもので、限定的に解釈されるべきでないことはいうまでもない。

（実施例１）
図１に示した工程順に従ってシリコンウェーハを処理しエピタキシャルウェーハを作製した。作製した１バッチにつき、金属汚染測定用モニターとして１枚のウェーハを、パーティクル測定用モニターとして２枚のウェーハを抜き取り、検査した。ＢＨＦ槽について、ＢＨＦエッチングレートは６００Å／ｍｉｎに設定し、ノニオン系界面活性剤を添加した（濃度は２ｗｔ％）。ＳＰＭ槽は２槽とした。ＳＣ−１槽は２槽使用し、温度は７５℃とした。乾燥方法はスピン乾燥を採用した。

なお、実験は環境からの汚染を考慮して、クラス１００のクリーンルーム内で実施し、洗浄機上部には更なるクリーンユニットを設置した。得られたエピタキシャルウェーハについてパーティクルの測定及び金属不純物濃度の測定を行った。パーティクル測定は、光学式パーティクル測定器を使用して行い、ウェーハ上の金属汚染評価は、化学分析法を用いた。液汚れ評価を含む測定結果の一覧表を表１に示した。パーティクルレベル（ウェーハ１及び２）の測定結果を図５（０．２μｍ以上）及び図６（０．３μｍ以上）に示した。金属不純物レベルの測定結果を図７（Ｆｅ）、図８（Ｃｕ），図９（Ｃｒ）及び図１０（Ｎｉ）に示した。従来工程（比較例１）と比較して本発明工程によれば何れの項目も改善していることが判明した。

（比較例１）
図１１に示した工程順に従ってシリコンウェーハを処理しエピタキシャルウェーハを作製し、実施例１と同様にパーティクルレベル及び金属不純物レベルを測定し、図５〜図１０に示した。

Claims

パターン付き又はパターン無し半導体基板の全面に酸化膜を形成する工程と、前記全面に酸化膜を形成した半導体基板の裏面および側面の酸化膜をレジスト膜でコートする工程と、前記裏面および側面の酸化膜をレジスト膜でコートした半導体基板を洗浄する洗浄工程と、前記洗浄工程を経た半導体基板の表面に気相成長法によりエピタキシャル層を成長させる工程と、を含む半導体基板の製造方法であって、前記洗浄工程が、界面活性剤を０．１〜１０ｗｔ％添加したバッファードフッ酸により前記裏面および側面の酸化膜をレジスト膜でコートした半導体基板の表面の酸化膜を除去する処理と、前記酸化膜を除去した半導体基板を乾燥させることなく硫酸過酸化水素洗浄により該半導体基板の裏面および側面のレジスト膜を除去する処理と、前記裏面および側面のレジスト膜を除去した半導体基板を乾燥させずに該半導体基板に対してＳＣ−１洗浄を行う処理と、前記ＳＣ−１洗浄を行った半導体基板を乾燥する処理と、を有することを特徴とする半導体基板の製造方法。
パターン付き又はパターン無し半導体基板の全面に酸化膜を形成する工程と、前記全面に酸化膜を形成した半導体基板の裏面および側面の酸化膜をレジスト膜でコートする工程と、前記裏面および側面の酸化膜をレジスト膜でコートした半導体基板を洗浄する洗浄工程と、前記洗浄工程を経た半導体基板の表面に気相成長法によりエピタキシャル層を成長させる工程と、を含む半導体基板の製造方法であって、前記洗浄工程が、界面活性剤を０．１〜１０ｗｔ％添加したバッファードフッ酸により前記裏面および側面の酸化膜をレジスト膜でコートした半導体基板の表面の酸化膜を除去する処理と、前記酸化膜を除去した半導体基板を乾燥させることなく硫酸過酸化水素洗浄により該半導体基板の裏面および側面のレジスト膜を除去する処理と、前記裏面および側面のレジスト膜を除去した半導体基板を乾燥させずに該半導体基板に対してＳＣ−１洗浄を行う処理と、前記ＳＣ−１洗浄を行った半導体基板に対してＳＣ−２洗浄を行う処理と、前記ＳＣ−２洗浄を行った半導体基板を乾燥する処理と、を有することを特徴とする半導体基板の製造方法。
パターン付き又はパターン無し半導体基板の全面に酸化膜を形成する工程と、前記全面に酸化膜を形成した半導体基板の裏面および側面の酸化膜をレジスト膜でコートする工程と、前記裏面および側面の酸化膜をレジスト膜でコートした半導体基板を洗浄する洗浄工程と、前記洗浄工程を経た半導体基板の表面に気相成長法によりエピタキシャル層を成長させる工程と、を含む半導体基板の製造方法であって、前記洗浄工程が、界面活性剤を０．１〜１０ｗｔ％添加したバッファードフッ酸により前記裏面および側面の酸化膜をレジスト膜でコートした半導体基板の表面の酸化膜を除去する処理と、前記酸化膜を除去した半導体基板を乾燥させることなく硫酸過酸化水素洗浄により該半導体基板の裏面および側面のレジスト膜を除去する処理と、前記裏面および側面のレジスト膜を除去した半導体基板を乾燥させずに該半導体基板に対して第１のＳＣ−１洗浄を行う処理と、界面活性剤を０．１〜１０ｗｔ％添加したバッファードフッ酸による前記ＳＣ−１洗浄を行った半導体基板の全面の処理と、前記界面活性剤を添加したバッファードフッ酸による処理を行った半導体基板に対し第２のＳＣ−１洗浄を行う処理と、を有することを特徴とする半導体基板の製造方法。
パターン付き又はパターン無し半導体基板の全面に酸化膜を形成する工程と、前記全面に酸化膜を形成した半導体基板の裏面および側面の酸化膜をレジスト膜でコートする工程と、前記裏面および側面の酸化膜をレジスト膜でコートした半導体基板を洗浄する洗浄工程と、前記洗浄工程を経た半導体基板の表面に気相成長法によりエピタキシャル層を成長させる工程と、を含む半導体基板の製造方法であって、前記洗浄工程が、界面活性剤を０．１〜１０ｗｔ％添加したバッファードフッ酸により前記裏面および側面の酸化膜をレジスト膜でコートした半導体基板の表面の酸化膜を除去する処理と、前記酸化膜を除去した半導体基板を乾燥させることなく硫酸過酸化水素洗浄により該半導体基板の裏面および側面のレジスト膜を除去する処理と、前記裏面および側面のレジスト膜を除去した半導体基板を乾燥させずに該半導体基板に対して第１のＳＣ−１洗浄を行う処理と、前記ＳＣ−１洗浄を行った半導体基板に対してＳＣ−２洗浄を行う処理と、界面活性剤を０．１〜１０ｗｔ％添加したバッファードフッ酸による前記ＳＣ−２洗浄を行った半導体基板の全面の処理と、前記界面活性剤を添加したバッファードフッ酸による処理を行った半導体基板に対し第２のＳＣ−１洗浄を行う処理と、を有することを特徴とする半導体基板の製造方法。
前記半導体基板がシリコン単結晶基板であることを特徴とする請求項１〜４のいずれか１項記載の半導体基板の製造方法。