JP3329199B2 - 半導体装置の製造方法及び製造装置 - Google Patents

半導体装置の製造方法及び製造装置

Info

Publication number
JP3329199B2
JP3329199B2 JP20955796A JP20955796A JP3329199B2 JP 3329199 B2 JP3329199 B2 JP 3329199B2 JP 20955796 A JP20955796 A JP 20955796A JP 20955796 A JP20955796 A JP 20955796A JP 3329199 B2 JP3329199 B2 JP 3329199B2
Authority
JP
Japan
Prior art keywords
cleaning
wafer
wall
semiconductor
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20955796A
Other languages
English (en)
Other versions
JPH1055991A (ja
Inventor
昭男 斉藤
▲斉▼ 岡
朗 高松
正義 吉田
克彦 田中
亮一 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP20955796A priority Critical patent/JP3329199B2/ja
Priority to PCT/JP1997/002731 priority patent/WO1998007186A1/ja
Priority to TW86111396A priority patent/TW383420B/zh
Publication of JPH1055991A publication Critical patent/JPH1055991A/ja
Application granted granted Critical
Publication of JP3329199B2 publication Critical patent/JP3329199B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
工程において、半導体ウエハ等の半導体基板の表面およ
び半導体製造装置の内壁や治具等をクリーニングし、ま
た成膜、ドライエッチング等の工程時に前記クリーニン
グを行なう半導体装置の製造方法及び製造装置に関す
る。
【0002】
【従来の技術】半導体ウエハ等の基板の表面に形成され
る集積回路は、近年ますます集積度が増加しており、パ
ターンの線幅が微細化してきている。最小加工寸法は6
4MbitDRAMで0.3μm、256MbitDR
AMで0.2μmであり、その製造工程において微量な
汚染が製品の品質や歩留まりを著しく低下させている。
汚染としては、微小異物、金属汚染、有機物汚染等が考
えられるが、工程によっては自然酸化膜も除去すべきも
の(汚染の一種)と考えておかねばならない。
【0003】現行のウエハ洗浄手段としては、アールシ
ーエーレビュー31(1970年)第187頁から20
6頁[RCA Review,31(1970)P.1
87〜206]で述べられているように、アンモニア水
と過酸化水素水の混合物や塩酸と過酸化水素水の混合物
を80℃程度に加熱し、これにウエハを浸漬する方法
(RCA洗浄)が一般に行なわれている。これらの手法
は微小異物、金属汚染、有機物汚染を除去するものであ
る。また、自然酸化膜の除去にはフッ酸水浴液が用いら
れている。これらのウエット洗浄法は液中で処理するた
め、除去した汚染の再付着や新たな汚染の付着が不可避
であること、高段差部分や複雑な素子構造への液浸透が
充分でないことなどの理由で、早晩限界が生ずることが
予想されている。
【0004】そこで、プラズマ、光、熱で励起した活性
分子や活性原子によりウエハを気相中で洗浄するドライ
洗浄法が提案されている。ドライ洗浄法は汚染の再付着
が原理的に起こり得ず、高段差部分の洗浄が容易と考え
られ、上記ウエット洗浄の問題点を解決するものであ
る。ドライ洗浄法の例としては、特開昭62−4253
0号公報で述べられているように、塩素ガスに紫外光を
照射することでSiウエハ上の金属汚染を除去する方法
や、特開平4−75324号公報で述べられているよう
に、酸素ガスにプラズマを印加してSiウエハ上の有機
物を除去する方法や、特開平1−77120号公報で述
べられているように、フッ素系ガスにプラズマを印加し
て自然酸化膜を除去する方法等が知られている。
【0005】ドライ洗浄技術は現在一部工程でのみ用い
られているが、上記した有用性から近い将来広く用いら
れるものと考えられている。特に有用な工程としては、
スパッタ、CVD等の成膜前の洗浄や、ドライエッチン
グ後の反応生成物残渣除去のための洗浄が挙げられ、成
膜やドライエッチングと同一チャンバで連続して行なう
ことが可能である。
【0006】一方、CVD、スパッタ等の成膜装置やド
ライエッチング装置においては、装置内壁や治具等に付
着物が形成されることが多く、これが剥がれることでウ
エハ上に異物となって付着してしまい、歩留りを低下さ
せてしまうことが多い。このため、特開昭63−160
335号公報で述べられているように、ハロゲン系ガス
にプラズマを印加したり、特開昭64−17857号公
報で述べられているように、三フッ化塩素ガスを装置内
に導入し加熱する手法等で装置内壁等の付着物を除去す
ることが行なわれている。
【0007】
【発明が解決しようとする課題】以上述べたように、ウ
エハドライ洗浄と装置内壁クリーニングは類似の方法に
よってなされるにもかかわらず、従来は全く別の工程と
してとらえられている。すなわち、成膜装置を例として
従来法を図1に示す。図1は時間を横軸として、成膜処
理や装置のクリーニングがどのように行なわれているか
を示したものである。現行の16MbitDRAM製造
工程では、まだウエハのドライ洗浄は広く用いられてい
るわけではなく、図1に示すようにウエハを所定枚成膜
処理した後に、装置クリーニングを行なっており、装置
クリーニングの間ウエハは処理されない。現行の一部の
工程および256M以降ではほとんどの成膜工程におい
ては、図2に示すように成膜前にドライ洗浄が行なわれ
るものと考えられる。この際も、ウエハを所定枚処理し
た後に、装置クリーニングを行ない、装置クリーニング
の間ウエハは処理されない。
【0008】従って、ウエハドライ洗浄と装置クリーニ
ングを同時に行なうことができれば、装置クリーニング
の時間が省略でき、半導体装置の製造時のスループット
が大幅に向上し、製造期間を短縮できるというはかりし
れないメリットがある。しかしながら、単純にこれを行
なうと、ウエハ洗浄、装置内壁クリーニングともに不十
分なものとなるため、簡単に実用に供することはできな
い。何故なら、ウエハドライ洗浄と装置内壁クリーニン
グは類似の方法ではあるが、適するガス、励起方法やプ
ラズマ条件等の反応条件が異なっているためである。以
上述べたことは、ドライエッチング工程においても全く
同様のことが成り立つ。
【0009】本発明の目的は上記従来の問題点を解消す
ることにあり、その第1の目的はウエハドライ洗浄と半
導体製造装置の内壁クリーニングを同時に適切に行なう
方法を、第2の目的はそれを実現できる装置を、それぞ
れ提供することにある。
【0010】
【課題を解決するための手段】ウエハドライ洗浄ではウ
エハへのダメージを防ぐこと(汚染以外の半導体装置を
構成する薄膜のエッチングレートが小さいこと)が重要
であるのに対し、装置内壁クリーニングでは、汚染が強
固に付着しているため激しい反応(エッチングレートが
大きいこと)が必要である。本発明はウエハ面と装置内
壁等での温度、プラズマ分布、ガス流量、ガス成分等を
制御することで、ウエハ洗浄、装置内壁クリーニングと
もに最適条件とするものである。その結果、ウエハと装
置内壁のクリーニングが同時に行なえるため、図1,2
に示す従来行なっていた装置クリーニングを省略でき、
製造装置を生産にフル活用することができる。
【0011】本発明は、ウエハ、装置クリーニングを同
時に行なっても良いし、逐次的に行なっても良い。ここ
で言う逐次的とは、ウエハ、装置を交互にクリーニング
したり、ウエハを処理した後、ウエハをロードしている
間に装置をクリーニングしたり、とにかく従来法のよう
にウエハの導入を止めて装置だけをクリーニングする時
間を特別に設けるということを行なわない方法をすべて
含んでいる。
【0012】また、本発明は図4に示すように、装置ク
リーニングをウエハ処理毎に行なう必要はなく、例えば
何枚かのウエハを処理する間に1回装置クリーニングを
行なうことでも達成できる。
【0013】また、具体的なクリーニング手段として
は、フッ素系ガス、塩素系ガス、酸素、水素等をプラズ
マ、光、熱で励起して汚染と反応させるもので、これら
を単独で用いても良いし、組み合わせても良い。一般
に、組み合わせることで本発明の効果は大きくなること
が多い。
【0014】本発明はウエハの集積回路形成面のみなら
ず、ウエハの裏面に適用しても良い。すなわち、ウエハ
の裏面クリーニングと装置内壁クリーニングを同時ある
いは逐次的に行なっても良い。この場合、集積回路形成
面ほどウエハのダメージに留意しなくても良いが、クリ
ーニングガスのウエハ集積回路面への回り込みを防ぐ必
要がある。
【0015】また、本発明の成膜装置、ドライエッチン
グ装置は、上記手法を実現するための温度制御系、プラ
ズマ制御系、ガス導入制御系等を従来の成膜装置、ドラ
イエッチング装置に組み合わせたものである。また、ウ
エハおよび装置内壁の清浄度をモニタによりチェックす
る機能を有することは、製造される半導体装置の性能を
保証するために有益であり、上記装置にモニタを組み合
わせても良い。
【0016】ウエハドライ洗浄を行なった際のウエハへ
のダメージは、半導体回路を形成する薄膜のエッチング
レートで評価することができる。ウエハ上の汚染を除去
した上で、半導体回路を形成する薄膜のエッチングレー
トはできるだけ小さいことが要求される。また、装置ク
リーニングに際して、エッチングレートはある程度以上
に大きいことが必要である。このような異なる要求を満
足できるかどうか、いくつかのガスについてそのエッチ
ングレートを測定した。
【0017】三フッ化塩素はシリコン酸化膜をエッチン
グすることが知られており、従来技術の項で述べたよう
に装置クリーニングに用いられている。このガスによる
シリコン酸化膜のエッチングレートの温度依存性を調べ
た結果を図5に示す。エッチングレートは温度に大きく
依存しており、低温で用いればウエハ面にも十分使用で
きることがわかる。従って、ウエハ面と装置内壁の温度
を制御することで、ウエハと装置内壁の同時洗浄が十分
可能であることがわかった。
【0018】また、三フッ化窒素はプラズマで励起する
ことによりシリコン酸化膜をエッチングできるため、ウ
エハ洗浄にも装置内壁クリーニングにも用いることがで
きる。ただし、その最適ブラズマ条件は異なっている。
図6に示すようにプラズマパワによってエッチングレー
トは異なっている。従って、ウエハ面と装置内壁でのプ
ラズマ密度を制御することで、ウエハと装置内壁の同時
洗浄が十分可能であると言える。
【0019】以上あげたものはほんの一例であるが、ウ
エハ面、装置内壁での温度、プラズマ分布、ガス流量、
ガス成分等を制御することでウエハ洗浄、装置内壁クリ
ーニングそれぞれについて最適条件を実現できる。
【0020】
【発明の実施の形態】以下本発明を図面に示した実施例
によって詳細に説明する。 (実施例1)図7に示す装置を用いて実験した。図7に
おいて、1は真空チャンバ、2は試料ウエハ、3は加熱
試料台、4はガス導入系、5はキャビティ、6はマイク
ロ波電源、7は壁面加熱用ヒータ、8は真空排気装置で
ある。
【0021】ガス導入系4よりガスを導入でき、またキ
ャビティ5によりプラスマ化できる機能を有する。加熱
試料台3および壁面加熱用ヒータ7により、試料ウエハ
2および装置内壁を加熱することができ、ウエハ面、装
置内壁の温度分布を自由に変化させることができる。ま
た、ガス導入系4より成膜ガスを導入し、ウエハおよび
装置内壁へ所望の薄膜を形成することができる。
【0022】シラン系ガスと酸素ガスをガス導入口4よ
り流すことで、ウエハ面と装置内壁にシリコン酸化膜を
形成した。次に、加熱試料台3および壁面加熱用ヒータ
7を用いてウエハおよび装置内壁の温度分布を同時に制
御しながら三フッ化塩素ガスをプラズマ化せずにガス導
入口4より流し、ウエハ面および装置内壁に形成された
シリコン酸化膜のエッチングレートの違いを調べた。表
1にウエハ温度および装置内壁温度の組み合わせとエッ
チングレート比の関係を示す。
【0023】
【表1】
【0024】温度差をつけることで、ウエハ面と装置内
壁のエッチングレート比を大きくすることができた。エ
ッチングレート比は最大で50程度とすることができ
た。
【0025】(実施例2)図8に示す装置を用いて実験
した。図8において、図7と同一符号は同一要素を示
し、9はECRマイクロ波エッチング装置、10は石英
板、11はコイル、12はマイクロ波発生装置、13は
導波管である。
【0026】マイクロ波発生装置12により発生させた
マイクロ波を導波管13により導き、コイル11で磁場
を発生させ、ガス導入系4より導入したガスをプラズマ
化する。コイル11を制御することでプラズマ分布を変
えることができる。また、実施例1と同様にして、ウエ
ハ2および石英板10の表面に薄膜を形成することがで
きる。
【0027】シラン系ガスをガス導入口4より流すこと
で、ウエハ2および石英板10の表面にポリシリコン膜
を形成した。ガス導入口4より塩素ガスを導入し、プラ
ズマを発生させた。コイル11によりプラズマ分布を制
御することでプラズマ密度の高いECR点と呼ばれる部
分を石英板10の表面に近づけた。表2にECR点のお
およその位置と、ウエハ2および石英板10の表面にお
けるポリシリコン膜のエッチングレート比の関係を示
す。
【0028】
【表2】
【0029】プラズマ密度の差をつくることで、ウエハ
面と装置内壁のエッチングレート比を大きくすることが
できた。本実施例ではエッチングレート比は最大で30
程度となった。
【0030】(実施例3)前述した図7に示す装置を用
いて実験した。シラン系ガスと酸素ガスをガス導入系4
より流すことで、ウエハ2面と装置内壁にシリコン酸化
膜を形成した。ガス導入系4より三窒化フッ素を流し、
キャビティ5によりプラズマ化する。次いで、装置壁面
を負のバイアスにすることで、壁面付近のプラズマ密度
を高くした。バイアス値と、ウエハおよび壁面における
シリコン酸化膜のエッチンググレート比の関係を表3に
示す。
【0031】
【表3】
【0032】負のバイアスを加えることにより、ウエハ
面と装置内壁のエッチングレート比を大きくすることが
できた。本実施例ではエッチングレート比は最大で25
程度となった。
【0033】(実施例4)図9に示す装置を用いて実験
した。図9において、図7と同一符号は同一要素を示
し、14はウエハ処理装置、15、16はガス導入系、
17は邪魔板である。
【0034】3系統のガス導入系4、15、16を持
ち、そのうちの2系統4、15はプラズマ化できる機能
を有する。試料ウエハ2および装置内壁は図7の実施例
同様加熱することができ、ガス導入系より導入するガス
を変えることで、ウエハ2および装置内壁へ所望の薄膜
を形成することができる。また、ウエハ面、装置内壁の
温度分布や、導入ガスの種類や成分比等を自由に変化さ
せることができる。
【0035】ガス導入系16よりシラン系ガスと酸素ガ
スを導入し、ウエハおよび装置内壁に酸化シリコン膜を
形成した。ウエハ面および装置内壁の温度をほぼ等しく
し、ガス導入系4および15より異なった流量で三フッ
化塩素をプラズマ化せずに導入した。ウエハ面と装置内
壁に形成された酸化シリコン膜のエッチングレート比を
測定した結果を表4に示す。
【0036】
【表4】
【0037】エッチングレートの比が最大で12程度と
なった。また、可動の邪魔板17を設けて実験したとこ
ろ、より良好な結果が得られた。これは、ガスが混合し
にくくなったためで、実用的に混合しにくくする方法は
他にもいろいろと考えられるであろう。
【0038】(実施例5)図9に示した装置を用いて実
験した。ガス導入系16よりシラン系ガスと酸素ガスを
流し、ウエハおよび装置内壁にシリコン酸化膜を形成し
た。ウエハ面および装置内壁の温度をほぼ等しくし、ガ
ス導入系15よりプラズマ化しない三フッ化塩素を装置
内壁に、ガス導入系4よりプラズマ化した三フッ化窒素
をウエハ面に導入した。ウエハ面と装置内壁に形成され
た酸化シリコン膜のエッチングレート比を測定した結果
を表5に示す。
【0039】
【表5】
【0040】エッチングレートの比が最大で25程度と
なった。
【0041】(実施例6)図9に示した装置を用いて実
験した。ガス導入系15よりシラン系ガスと酸素ガスを
導入し、ウエハおよび装置内壁に酸化シリコン膜を形成
した。ウエハ面および装置内壁の温度をほぼ等しくし、
ガス導入系15よりプラズマ化した100%三フッ化窒
素ガスを装置内壁に、ガス導入系4よりプラズマ化した
5〜30%三フッ化窒素ガス(他はArガス)をウエハ
面に導入した。各ガスの流量を等しくし、ウエハ面と装
置内壁に形成された酸化シリコン膜のエッチングレート
比を測定した結果を表6に示す。
【0042】
【表6】
【0043】エッチングレートの比が最大となるもので
11となった。
【0044】(実施例7)図9に示した装置を用いて実
験した。ガス導入系15よりシラン系ガスと酸素ガスを
導入し、ウエハおよび装置内壁に酸化シリコン膜を形成
した。ウエハ面および装置内壁を異なった温度に制御し
て、ガス導入系4および15より異なった流量で三フッ
化塩素をプラズマ化せずに導入した。ウエハ面と装置内
壁に形成された酸化シリコン膜のエッチングレート比を
測定した結果を表7に示す。
【0045】
【表7】
【0046】エッチングレートの比が最大で55程度と
なり、本発明実施例の中では最大となった。すなわち、
いくつかの手法を組み合わせることで本発明の効果を高
めることができるものである。
【0047】(実施例8)図10に示すようにウエハ1
8上に酸化膜19を形成し、レジスト20を塗布しリソ
グラフィにより孔部21を形成した後、酸化膜をドライ
エッチングしレジストを除去してコンタクトホール22
を形成した。
【0048】図9に示した装置で装置内壁のみに酸化シ
リコン膜を形成した後、コンタクトホール22を形成し
た上記ウエハ18を装着し、実施例5No.24に示し
た条件で三塩化フッ素ガスおよびプラズマ化した三フッ
化窒素ガスを導入しクリーニングを行なった。この処理
によりコンタクトホール22底部の自然酸化膜が除去で
きたので、引き続き同一チャンバ(14)でウエハ18
上にポリシリコン膜を形成した。ウエハ18を取り出し
ポリシリコンのパターンニング等を行ないコンタクト抵
抗を測定したところ、装置内壁クリーニングを行なわず
に通常の三フッ化窒素ガスプラズマのみで処理した比較
例と比べてほぼ同等の値が得られた。また、装置内壁の
酸化シリコン膜はほぼ除去されていた。ウエハのドライ
洗浄に引き続き成膜を行なうこと、装置クリーニングの
両方が十分な効果をもって実現できることを実証した。
【0049】(実施例9)図11に示すようにウエハ1
8上にポリシリコン膜23を形成した後、レジスト20
を塗布しリソグラフィにより孔部21を形成した。
【0050】図9に示した装置で装置内壁のみにポリシ
リコン膜を形成した後、上記ウエハ18を装着し、ガス
導入系4より塩素ガスを導入しキャビティによりプラズ
マ化し、ウエハ18上のポリシリコンを図10に示すよ
うにエッチングした。エッチング終了後、反応生成物に
よる残渣が残っていることを電子顕微鏡にて観測した。
次に実施例1No.2に示した条件すなわち、ウエハ温
度300℃、装置内壁温度400℃として三フッ化塩素
ガスを導入した。処理終了後、ウエハ18を電子顕微鏡
により観察したところ、反応生成物による残渣は完全に
除去されていた。また、装置内壁の付着物もほぼ除去さ
れていた。
【0051】(実施例10)図12に示すようなウエハ
反転機構27を有するドライエッチング装置24を用い
て、以下の実験を行なった。なお、25はアンテナ、2
6はプラズマ発生用電源である。
【0052】ウエハ2が処理される場合ウエハは図12
(a)に示す位置にある。処理終了後ウエハ2は図12
(b)に示す位置に移動し、ウエハ反転機構27により
チャックし、図12(c)に示すように反転させる。反
転後、ウエハ2は図12(a)に示す位置に移動し、処
理が実行される。
【0053】装置内壁のみにポリシリコン膜を形成した
後、実施例9で用いたのと同様のウエハ18を装着し、
ガス導入系4より塩素ガスを導入しプラズマを発生さ
せ、ウエハ18上のポリシリコンを図11に示すように
エッチングした。エッチング終了後、ウエハ反転機構2
7によりウエハ18を反転させ、ガス導入系4より三フ
ッ化塩素を導入する。ただし、ウエハ温度は330℃、
装置内壁の温度は400℃として実験した。ウエハ温度
を実施例9に比べ高くしたのは、ウエハ裏面の処理では
集積回路面に比べ反応速度を大きくできるからである。
処理終了後、電子顕微鏡装置内で特性X線を測定し(E
PMA測定)、ウエハ裏面の元素分析を行なったとこ
ろ、処理前に観測されたAl、W、Fe等の汚染が除去
されていることを確認した。また、装置内壁の付着物も
ほぼ除去されていた。
【0054】(実施例11)本発明によるモニタ機能付
き、洗浄、成膜一貫処理装置の一例を図13に示す。図
13において、28は成膜室、29はモニタ室、30は
ゲートバルブ、31は試料台、32は加熱用ランプ、3
3はモニタである。
【0055】試料ウエハ2は加熱用ランプ32で加熱で
き、装置内壁はヒータ7により加熱できる機能を有す
る。また、成膜用ガスはガス導入系15より、クリーニ
ングガスはガス導入系4より導入することができる。試
料ウエハ2および装置壁面の温度を制御して、クリーニ
ング用ガスをガス導入系4より導入することで、ウエハ
2および装置壁面のクリーニングを同時に行なう。クリ
ーニング終了後、ウエハ2をモニタ室29に移し、モニ
タ33により表面清浄度を評価する。十分な清浄度にあ
ればウエハ2を成膜室28に移し、ガス導入系15より
成膜用ガスを導入し加熱用ランプ32で加熱することで
ウエハ2上に成膜することができる。清浄度が不十分で
あれば、ウエハ2を成膜室28に移し再びクリーニング
を行ない、再チェック後成膜する。
【0056】(実施例12)本発明によるモニタ機能付
き、ドライエッチング、洗浄一貫処理装置の一例を図1
4に示す。図14において、図7と図13との同一符号
は同一要素を示し、34はドライエッチング室である。
【0057】試料ウエハ2は加熱試料台3で加熱でき、
装置内壁はヒータ7により加熱できる機能を有する。ま
た、エッチング用ガスはガス導入系4より、クリーニン
グガスはガス導入系4および15より導入すめことがで
きる。試料ウエハ2のドライエッチングを行なった後、
試料ウエハ2および装置壁面の温度を制御してクリーニ
ング用ガスをガス導入系4および15より導入すること
で、ウエハ2および装置壁面のクリーニングを同時に行
なう。クリーニング終了後、ウエハをモニタ室29に移
し、モニタ33により表面清浄度を評価する。十分な清
浄度にあればウエハを次工程に移す。清浄度が不十分で
あれば、ウエハ2をエッチング室34に移し再びクリー
ニングを行ない、再チェック後次工程に移す。
【0058】
【発明の効果】本発明によれば、ウエハ洗浄および装置
内壁クリーニングが同時にできるので、スループットを
高めることができ、半導体装置等を低コストで製造する
ことができる。
【図面の簡単な説明】
【図1】従来の半導体装置の製造工程を模式的に示した
図。
【図2】今後展開されるであろう半導体装置の製造工程
を模式的に示した図。
【図3】本発明による半導体装置の製造工程を模式的に
示した概念図。
【図4】本発明による半導体装置の製造工程の他の実施
例を模式的に示した概念図。
【図5】本発明の実験結果を示す図。
【図6】本発明の実験結果を示す図。
【図7】本発明の実施例に至る検討装置図。
【図8】本発明の実施例に至る検討装置図。
【図9】本発明の実施例に至検討装置図。
【図10】半導体装置の一実施例を示す図。
【図11】半導体装置の一実施例を示す図。
【図12】本発明によるドライエッチング装置の一実施
例を示す図。
【図13】本発明による洗浄、成膜一貫処理装置の一実
施例を示す図。
【図14】本発明によるドライエッチング、洗浄一貫処
理装置の一実施例を示す図。
【符号の説明】
1…真空チャンバ、 2…試料ウエハ、 3…加熱試料台、 4…ガス導入系、 5…キャビティ、 6…マイクロ波電源 7…壁面加熱用ヒータ、 8…真空排気装置、 9…ECRマイクロ波エッチング装置、 10…石英板、 11…コイル、 12…マイクロ波発生装置、 13…導波管、 14…ウエハ処理装置、 15…ガス導入系、 16…ガス導入系、 17…邪魔板、 18…Siウエハ、 19…シリコン酸化膜、 20…レジスト、 21…孔部、 22…コンタクトホール、 23…ポリシリコン膜、 24…ウエハ反転機構付きドライエッチング装置、 25…アンテナ、 26…プラズマ発生用電源、 27…ウエハ反転機構、 28…成膜室、 29…モニタ室、 30…ゲートバルブ、 31…試料台、 32…加熱用ランプ、 33…モニタ、 34…ドライエッチング室。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 克彦 東京都小平市上水本町五丁目20番1号株 式会社日立製作所半導体事業部内 (72)発明者 古川 亮一 東京都小平市上水本町五丁目20番1号株 式会社日立製作所半導体事業部内 審査官 丸山 英行 (56)参考文献 特開 平7−130704(JP,A) 特開 平5−90180(JP,A) 特開 平8−186081(JP,A) 特開 平7−326598(JP,A) 特開 平7−86259(JP,A) 特開 平8−197265(JP,A) 特表 平8−509652(JP,A) 国際公開91/9150(WO,A1) (58)調査した分野(Int.Cl.7,DB名) H01L 21/304

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体製造装置の内壁に形成された付着物
    の除去および半導体ウエハの清浄化をドライ洗浄により
    行なう洗浄工程と、前記半導体ウエハの処理を行なう処
    理工程からなり、前記半導体製造装置の内壁の温度より
    も前記半導体ウエハの温度を低くして、前記洗浄工程に
    おける前記付着物の除去と前記半導体ウエハの清浄化を
    同時あるいは逐次的に行なうことを特徴とする半導体装
    置の製造方法。
  2. 【請求項2】半導体製造装置の内壁に形成された付着物
    の除去および半導体ウエハの清浄化をドライ洗浄により
    行なう洗浄工程と、前記半導体ウエハの処理を行なう処
    理工程からなり、前記半導体製造装置の内壁近傍におけ
    るプラズマ密度よりも前記半導体ウエハの近傍における
    プラズマ密度を低くして、前記洗浄工程における前記付
    着物の除去と前記半導体ウエハの清浄化を同時あるいは
    逐次的に行なうことを特徴とする半導体装置の製造方
    法。
  3. 【請求項3】半導体製造装置の内壁に形成された付着物
    の除去および半導体ウエハの清浄化をドライ洗浄により
    行なう洗浄工程と、前記半導体ウエハの処理を行なう処
    理工程からなり、前記半導体製造装置の内壁に供給され
    る洗浄用ガスの流量よりも前記半導体ウエハに供給され
    る洗浄用ガスの流量を少なくして、前記洗浄工程におけ
    る前記付着物の除去と前記半導体ウエハの清浄化を同時
    あるいは逐次的に行なうことを特徴とする半導体装置の
    製造方法。
  4. 【請求項4】半導体製造装置の内壁に形成された付着物
    の除去および半導体ウエハの清浄化をドライ洗浄により
    行なう洗浄工程と、前記半導体ウエハの処理を行なう処
    理工程からなり、前記半導体製造装置の内壁に供給され
    る洗浄用ガスの濃度よりも前記半導体ウエハに供給され
    る洗浄用ガスの濃度を小さくして、前記洗浄工程におけ
    る前記付着物の除去と前記半導体ウエハの清浄化を同時
    あるいは逐次的に行なうことを特徴とする半導体装置の
    製造方法。
  5. 【請求項5】前記処理工程が少なくともスパッタまたは
    CVDを用いて前記半導体ウエハの上に成膜を行なう工
    程であり、かつ、前記洗浄工程の後に前記処理工程が行
    なわれることを特徴とする請求項1乃至4のいずれかに
    記載の半導体装置の製造方法。
  6. 【請求項6】前記処理工程が前記半導体ウエハをドライ
    エッチングする工程であり、前記処理工程の後に、前記
    洗浄工程が行なわれることを特徴とする請求項1乃至4
    のいずれかに記載の半導体装置の製造方法。
  7. 【請求項7】前記半導体ウエハの清浄化が、該半導体ウ
    エハの裏面の洗浄であることを特徴とする請求項1乃至
    4のいずれかに記載の半導体装置の製造方法。
JP20955796A 1996-08-08 1996-08-08 半導体装置の製造方法及び製造装置 Expired - Fee Related JP3329199B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP20955796A JP3329199B2 (ja) 1996-08-08 1996-08-08 半導体装置の製造方法及び製造装置
PCT/JP1997/002731 WO1998007186A1 (fr) 1996-08-08 1997-08-06 Procede et dispositif de fabrication d'un dispositif a semi-conducteur
TW86111396A TW383420B (en) 1996-08-08 1997-08-08 Manufacturing method and manufacturing apparatus for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20955796A JP3329199B2 (ja) 1996-08-08 1996-08-08 半導体装置の製造方法及び製造装置

Publications (2)

Publication Number Publication Date
JPH1055991A JPH1055991A (ja) 1998-02-24
JP3329199B2 true JP3329199B2 (ja) 2002-09-30

Family

ID=16574802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20955796A Expired - Fee Related JP3329199B2 (ja) 1996-08-08 1996-08-08 半導体装置の製造方法及び製造装置

Country Status (3)

Country Link
JP (1) JP3329199B2 (ja)
TW (1) TW383420B (ja)
WO (1) WO1998007186A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0015683D0 (en) * 2000-06-28 2000-08-16 Depuy Int Ltd Apparatus for positioning a surgical instrument
US7180035B2 (en) 2002-06-25 2007-02-20 Tokyo Electron Limited Substrate processing device
JP5751895B2 (ja) * 2010-06-08 2015-07-22 株式会社日立国際電気 半導体装置の製造方法、クリーニング方法および基板処理装置
CN109326541A (zh) * 2018-09-29 2019-02-12 德淮半导体有限公司 半导体工艺装置及其工作方法
CN112609168B (zh) * 2020-11-30 2023-06-06 中威新能源(成都)有限公司 一种快速清洗大面积真空腔室内累积薄膜的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01298181A (ja) * 1988-05-25 1989-12-01 Hitachi Ltd ドライエッチング方法
JP2928538B2 (ja) * 1989-05-22 1999-08-03 株式会社東芝 基板処理方法
JPH0462921A (ja) * 1990-06-29 1992-02-27 Miyazaki Oki Electric Co Ltd 半導体材料の裏面エッチング方法
JP3250240B2 (ja) * 1991-10-15 2002-01-28 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
TW383420B (en) 2000-03-01
WO1998007186A1 (fr) 1998-02-19
JPH1055991A (ja) 1998-02-24

Similar Documents

Publication Publication Date Title
JP3662472B2 (ja) 基板表面の処理方法
KR100256453B1 (ko) 반도체 웨이퍼상에 텅스텐을 선택적으로 증착시키는 방법
JP3946130B2 (ja) プラズマ処理装置およびプラズマ処理方法
JP3319397B2 (ja) 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法
JPH0629220A (ja) 薄膜形成方法
US5883060A (en) Cleaning compositions for wafers used in semiconductor devices
JP2009016515A (ja) 半導体装置の製造方法及び半導体装置の製造装置
US10985024B2 (en) Simultaneous hydrophilization of photoresist and metal surface preparation: methods, systems, and products
US7556970B2 (en) Method of repairing damaged film having low dielectric constant, semiconductor device fabricating system and storage medium
TWI388027B (zh) 用以預處理及穩定蝕刻腔室之方法及蝕刻腔室、製程腔室之清潔方法
JPH09102483A (ja) 半導体基板上にシリコン材料の上部構造体を形成する製造方法
JP3329199B2 (ja) 半導体装置の製造方法及び製造装置
JP3526284B2 (ja) 基板表面の処理方法
JP3923103B2 (ja) 半導体製造システム及びクリーンルーム
JP3329200B2 (ja) 半導体装置の製造方法および装置
JP2001044429A (ja) ゲート絶縁膜形成前処理方法及びその前処理装置
JP3595681B2 (ja) エピタキシャルウェーハの製造方法
JP2005136437A (ja) 半導体製造システム及びクリーンルーム
JP4947393B2 (ja) 半導体基板の製造方法
JP2000012521A (ja) プラズマアッシング方法
JPH10199847A (ja) ウエハの洗浄方法
JPH07106298A (ja) 半導体基板の処理方法
JP2737613B2 (ja) 微細パターンの形成方法
JP2022037915A (ja) 表面を洗浄する方法
JPH01316937A (ja) 半導体基板の洗浄方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130719

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees