JP2002516483A - 半導体材料の改良された薄膜製造方法 - Google Patents

半導体材料の改良された薄膜製造方法

Info

Publication number
JP2002516483A
JP2002516483A JP2000550133A JP2000550133A JP2002516483A JP 2002516483 A JP2002516483 A JP 2002516483A JP 2000550133 A JP2000550133 A JP 2000550133A JP 2000550133 A JP2000550133 A JP 2000550133A JP 2002516483 A JP2002516483 A JP 2002516483A
Authority
JP
Japan
Prior art keywords
carrier
semiconductor
thin
semiconductor material
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000550133A
Other languages
English (en)
Inventor
リチャード、エグロフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22159587&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2002516483(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2002516483A publication Critical patent/JP2002516483A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 高度の表面均一性を有する半導体材料の薄膜は、半導体本体の薄い外側領域の範囲を限定すると共に高ストレスを受ける埋込領域を形成するために重水素イオンを本体に注入し、半導体の本体の薄い外側領域に対して硬度を与えるキャリアを付与し、薄い外側領域の範囲を限定するために摂氏３５０〜４５０度で本体を加熱する事により製造される。分離される層は、液晶表示装置やマイクロ波の応用に適用する絶縁膜上シリコンの半導体装置やガラス上シリコン装置の製造に有用である。

Description

【発明の詳細な説明】
【０００１】 この発明は高度の表面均一性を有する半導体材料の薄膜の製造に係り、特に、
半導体材料の本体内にイオン注入を行なって高ストレスの埋込領域により画され
る薄い表面領域を形成し、この薄い表面領域を前記半導体材料の本体から分離す
るために熱により後処理されるプロセスに関する。
【０００２】 この明細書に関連する参考文献としての米国特許第５，３７４，５６４号には
高度の表面均一性を有する半導体材料の薄膜の製造のためにプロセスが説明され
ている。このプロセスは３つの段階を有し、第１に、薄い表面領域の範囲を限定
するために半導体材料の本体内に高ストレスの埋込み領域を形成する水素または
稀少ガスのイオンを注入し；第２に、薄い領域の表面の硬度を増加させ；第３に
、本体から薄い領域を分離するために半導体材料を加熱するものである。この特
許は、分離を行なうための加熱が摂氏５００度より高い温度に設定されなければ
ならないのに対して、注入は摂氏５００度より低い温度、例えば摂氏２０度から
４５０度の間に設定されなければならない。例えば、「剥落」プロセスは、高電
圧半導体装置用の絶縁膜上シリコン（ＳＯＩ―silicon-on-insulator―）基板を
形成するために用いられる可能性がある。例えば、部分的に完成された半導体装
置の選択された領域から半導体材料の薄膜を除去したり、ガラスのキャリアを付
着させたりするような他の用途は、分離に際して求められる熱処理温度が原因と
なって一般的には実行に適したものではない。
【０００３】 本発明の目的は、分離に求められている熱処理温度が顕著に低減される上述し
たようなタイプの剥落プロセスを提供することにある。
【０００４】 本発明によれば、イオン注入の種としての水素および稀少ガスに代えて重水素
とすることにより、剥落プロセスの熱処理温度が顕著に低減され得るということ
が見い出された。
【０００５】 熱処理温度を低くするということは、周囲の添加不純物のプロファイルや制御
し難いことのない金属化を邪魔することなく、部分的に完成された半導体装置の
選択された領域から薄膜を除去するためのプロセスの使用を可能にする。このよ
うな選択された領域は、選択された領域に重水素を選択的に注入することにより
選択的に除去され、例えば所定のパターンに従って、さらに装置を加熱すること
により選択された剥落を達成する。
【０００６】 さらに、加熱処理温度が低いということは、熱処理の間に硬度を増したキャリ
アとしての高温のガラスの使用を可能にし、その後で半導体薄膜はガラス上の元
の位置で更に処理され得るものである。このようなガラス上の半導体製品は、ガ
ラス上のマイクロ波装置の製造や、マトリックスエレクトロニクス用のガラス上
ポリシリコンに適用するアクティブマトリックス液晶ディスプレイ用の高集積化
された駆動用電子機器の製造にとって特に有利な点を有するものとして有用なも
のになるであろう。
【０００７】 本発明によれば、高度の表面均一性を有する半導体材料の薄膜は以下のような
３つの段階のプロセスにより製造される： 第１の段階においては、重水素のイオンが半導体材料の本体に対して注入され
て本体内に高ストレスの埋込領域を形成し、この埋込領域は半導体材料の薄い表
面領域の範囲を限定し； 第２の段階においては、本体の薄い表面領域の表面に膜の硬度を増すためのキ
ャリアが付着され； 第３の段階においては、本体から薄い表面領域を分離するために摂氏３５０度
から４５０度の範囲内の温度にまで本体が加熱される。
【０００８】 本発明の好適な実施形態によれば、熱的または化学的に形成され、かつ半導体
本体における所望の深さにまで打ち込むように注入イオンを許容する厚さの層の
ような、例えば酸化物よりなる絶縁性材料の膜がイオン注入の前に半導体本体の
表面上に形成される。このような層の目的は、注入中のシリコン表面を汚染や腐
食から保護することにある。注入後は、この所謂「遮蔽（スクリーン）ｏｘ」層
が除去されて、硬度を増したキャリアに対してボンディングするためにシリコン
表面を滑らかで清浄とされるように処理することになる。
【０００９】 好ましくは、ファン・デル・ワールスの力（Van der Waal's forces―ファン
・デル・ワールスの状態方程式で求められる作用力―）による表面へのボンディ
ングによりキャリアが半導体本体に付着される。このようなボンディングを促進
するために、本体およびキャリアの表面は、接触前に汚染物質を除去するため清
浄化される。親水性（hydrophyllic）を有する表面の形成を促進する清浄用の溶
媒としては、例えば硫酸／過酸化水素の混合液が特に適しており、これは非常に
薄い（典型的なものとしては２０オングストロームくらいの）化学的酸化膜を形
成する。
【００１０】 例えば単結晶または多結晶半導体材料のようなＳＯＩ装置用に最適な基板であ
るキャリア材料を高温ガラスまたは水晶に選択することは、キャリアからの剥離
の必要性なしに、元の場所で剥落されたＳＯＩ層を更に処理することを可能にし
ている。もしも単結晶または多結晶半導体材料がキャリアのために選択されたも
のであるならば、ＳＯＩ装置の埋込酸化膜となる酸化膜は、シリコン本体へ付着
する前にキャリア上に形成され得るものである。知られているように、このよう
な埋込酸化層の厚さは、具体的にはおよそ１ミクロンの範囲内である。
【００１１】 本発明は特定の数の好適な実施形態により図面に従って以下に説明される。
【００１２】 図１を参照すると、本発明に係る重水素イオン（Ｄ＋）の注入により形成され
る高ストレスを有する、単結晶半導体本体１０の概略的な表現が示されている。
埋込領域１２は、半導体本体の薄い外側領域１４の範囲を限定している。硬度を
増加されたキャリア１６は、例えば、ファン・デル・ワールスの力（状態方程式
による作用）により、本体１０の表面に付着される。摂氏３５０〜４５０度の範
囲の温度までの加熱に基づいて、外側領域１４は、高ストレス領域１２に沿った
表面を本体１０から分離または剥離する。剥離された表面は、例えば偏差が１０
０オングストローム以下の薄さ程度の高度の薄さの均一性を有している。そのた
め絶縁膜状のシリコン（ＳＯＩ）装置用の表面としてキャリア１６は、その特性
に対して選択され得るものであり、剥離の後にそのまま動作するであろうＳＯＩ
装置を形成するように処理されることになる。最適な基板は水晶及び高温ガラス
を含んでいる。
【００１３】 図２は、埋込領域２２を有し、薄い外側領域２４の範囲を限定する半導体本体
２０を示す図１と同様の概略的な図面である。キャリア２８は半導体材料であり
、例えば単結晶シリコンである。キャリア２８を本体２０に付着させるのに先立
って、絶縁層２６がキャリア２８の表面に現れる。この絶縁層は付着に先立ち形
成されており、ＳＯＩ装置の埋込酸化層として機能するための性質および厚さに
より形成されている。キャリア２８がシリコンである場合、絶縁層は酸化シリコ
ンであっても良い、例えば熱または化学的気相法により形成されても良い。
【００１４】 注入に先立って、注入中に汚染または腐食から半導体本体の表面を保護するた
めに、「遮蔽ｏｘ」層として知られる保護酸化層が、注入されるべき半導体本体
の表面上に選択的に形成される。もしも遮蔽ｏｘ層が形成されていなかったなら
ば、シリコンの表面は傷つけられるに違いなく、この場合、ボンディングに充分
な程度に表面を滑らかで清浄な状態に戻すために、化学的および／または機械的
な研磨工程が求められるに違いない。
【００１５】 注入に続いて、遮蔽ｏｘ層がキャリアの付着に先立って除去される。また、付
着に先立って、キャリアへのボンディングを促進させるために、例えば表面上の
極薄酸化層を形成するための化学的な酸化剤を用いる処理によって、半導体本体
の表面が処理されるようにしても良い。
【００１６】 キャリアの付着の後に、半導体本体からの注入領域の分離（剥離）を促進する
ために組立体が加熱される。この目的のためには実験室の拡散炉における通常の
加熱割合で充分であり、急速焼き鈍し（ＲＴＡ）を行なう必要はない。剥離は飛
び抜けた表面の均一性を結果する。
【００１７】実施例１ 基本的な２インチ単結晶シリコンウェハは、１１０℃で２０分間だけ硫酸と過
酸化水素水との混合液を用いて清浄化し、次いで消イオン化された水により水洗
され、次いで消イオンかされた水とフッ化水素酸の１０：１の混合液により第２
の清浄化を行ない、次いで消イオン化された水により最終の水洗が行なわれる。
清浄化の後、５００〜２０００オングストロームの層厚の熱酸化層（所謂「遮蔽
ｏｘ」層）が、注入中のシリコン表面の汚染や腐食を防止するために、ウェハ表
面に成長させられる。次に、１００ＫｅＶの注入エネルギを用いて、１立方セン
チメータ当たり「５×１０１６」のイオンの注入量まで、重水素Ｄ＋イオンがシ
リコンウェハに注入された。注入に続いて、注入された表面は遮蔽ｏｘ層を除去
するために充分な時間、具体的には数分間だけ消イオン化された水とフッ化水素
酸の混合液により再び処理され、その後、露出されたシリコン表面は消イオン化
された水により水洗され、硬度性を高めることでボンディングを促進するための
（約２０オングストロームの）薄い化学的酸化層を形成するために、１１０℃で
２０分間だけ硫酸／過酸化水素水により処理された。消イオン化された水による
最終的な水洗と乾燥の後に、処理されたウェハの表面は、硬化剤としての１枚の
粒状タイプの１７３７ガラスの清浄な表面に接するように配置された。その結果
であるシリコン−ガラス混合物は窒素雰囲気を有する従来より用いられている実
験用の拡散用の炉内に配置され、その温度は摂氏１４００度に設定された。１時
間後、サンプルが炉から取り出された。サンプルの実験は、遮蔽ｏｘ層およびシ
リコンを介してのイオン注入の計算されたピークの深さに従って、約４０００オ
ングストロームの平均深さで、シリコンウェハの剥落を示した。剥落シリコン層
は、約５０オングストローム以下の厚さの偏差を示した。
【００１８】実施例２ イオン注入の領域が熱処理により緩和された高ストレスの領域であることを証
明するために、注入領域内のストレス（ウェハの歪み状態により決定される）そ
れぞれの注入ステップの後に計測されたものであるが、上述したようにして準備
されたシリコンウェハは、所定の濃度に至るまでＤ＋イオンを１００ＫｅＶで段
階的に注入された。これらの結果は下表に示される。
【００１９】 表 注入ドーズ量（１０ １６ ） 歪み（ミクロン） 零 ０．８６ ２．０ ３．２２ ３．０ ６．６１ ４．０ ７．４６ ５．０ ６．９４＊ ＊Ｄ＋の飽和は「４．０×１０１６」と「５．０×１０１６」の間で発生した
。
【００２０】 その後、ウェハはストレス計測ツール内で、かつ、温度が上昇されている間は
そのまま監視されたストレスレベルで加熱された。その結果は図３にグラフとし
て示されており、この図においては、ダイン／ｃｍ２（dynes／ｃｍ２）当たり
のストレスが摂氏温度に対して表されている。
【００２１】 この発明は限局された好適な実施形態によって説明されていた。しかしながら
他の実施形態や変形例が上述した説明や特許請求の範囲からこの技術分野の専門
家にとって明らかとなるであろうし、これらの実施形態や変形例はこの明細書に
完全に述べられているような特許請求の範囲内に取り込まれるように指向されて
いる。
【図面の簡単な説明】
【図１】 本体の全ての深さにわたって延長するＤ＋イオン注入埋込領域と、この埋込領
域に隣接する本体の表面に付着される硬度性を増したキャリアと、を有する半導
体の本体の側面断面図である。
【図２】 絶縁膜が、埋込領域に隣接する本体の表面上に形成されると共に、キャリアが
絶縁膜の表面に付着された図１と同様の断面図である。
【図３】 本体の温度に対する図２に示されたタイプの半導体の本体の変化させられた領
域のストレスを示すグラフである。
【符号の説明】
１０，２０ 単結晶半導体本体 １２，２２ 埋込領域 １４，２４ 薄い外側領域 ２６ 絶縁層 １６，２８ キャリア
───────────────────────────────────────────────────── フロントページの続き (71)出願人 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １， 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体材料の薄膜を形成する方法であって、 （ａ）半導体材料の本体の表面を通してイオンの種を注入し、前記本体に高ス
    トレスの埋込領域を形成し、この高ストレスの埋込領域により半導体材料の薄い
    外側領域の範囲を限定し、 （ｂ）前記薄い外側領域に対して硬度を増したキャリアを打ち込み、 （ｃ）前記本体からの前記薄い外側領域の分離を促進するために前記本体を加
    熱すると共に、 前記種の注入が重水素（Ｄ＋）であり、前記加熱は摂氏３５０度から４５０度
    までの範囲内で行なわれることを特徴とする薄膜製造方法。
  2. 【請求項２】 加熱は摂氏３５０度から４５０度までの範囲内で行なわれる請求項１に記載の
    薄膜製造方法。
  3. 【請求項３】 前記半導体材料はシリコンである請求項１に記載の薄膜製造方法。
  4. 【請求項４】 前記硬度を増したキャリアは高温のガラスである請求項１に記載の薄膜製造方
    法。
  5. 【請求項５】 前記種の注入は所定のパターンに従って半導体材料の前記本体内に選択的に注
    入することにより行なわれる請求項１に記載の薄膜製造方法。
  6. 【請求項６】 前記注入の前に前記半導体の本体の表面に遮蔽膜が形成され、この遮蔽膜が前
    記注入に続いて硬度を増したキャリアを付与する前に前記半導体の本体表面から
    剥離される請求項１に記載の薄膜製造方法。
  7. 【請求項７】 前記遮蔽膜を前記反動体の本体の表面から剥離した後で、かつ硬度を増したキ
    ャリアを付与する前に、前記表面は親水性（hydrophyllic）を有するように処理
    されている請求項６に記載の薄膜製造方法。
  8. 【請求項８】 硬度を増したキャリアはシリコンであり、この硬度を増したキャリアを前記薄
    い外側領域に付与する前に、前記硬度を増したキャリアの表面に絶縁膜が形成さ
    れる請求項１に記載の薄膜製造方法。
JP2000550133A 1998-05-18 1999-05-10 半導体材料の改良された薄膜製造方法 Withdrawn JP2002516483A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/080,783 1998-05-18
US09/080,783 US5909627A (en) 1998-05-18 1998-05-18 Process for production of thin layers of semiconductor material
PCT/IB1999/000833 WO1999060605A2 (en) 1998-05-18 1999-05-10 A method of forming a thin layer of semiconductor material

Publications (1)

Publication Number Publication Date
JP2002516483A true JP2002516483A (ja) 2002-06-04

Family

ID=22159587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000550133A Withdrawn JP2002516483A (ja) 1998-05-18 1999-05-10 半導体材料の改良された薄膜製造方法

Country Status (5)

Country Link
US (1) US5909627A (ja)
EP (1) EP1025580B1 (ja)
JP (1) JP2002516483A (ja)
DE (1) DE69923424T2 (ja)
WO (1) WO1999060605A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281878A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体基板の製造方法及びこれにより製造される半導体基板、電気光学装置並びに電子機器
JP2005252244A (ja) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd 半導体基板の製造方法
JP2005354078A (ja) * 2004-06-10 2005-12-22 Soi Tec Silicon On Insulator Technologies 材料複合体ウェーハの製造方法
JP2009200526A (ja) * 2009-05-29 2009-09-03 Sharp Corp Ｓｏｉ基板およびそれを用いる表示装置
JP2017079323A (ja) * 2015-10-20 2017-04-27 上海新昇半導體科技有限公司 Ｓｏｉ構造および製造方法

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6013563A (en) 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2789518B1 (fr) * 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
FR2797347B1 (fr) * 1999-08-04 2001-11-23 Commissariat Energie Atomique Procede de transfert d'une couche mince comportant une etape de surfragililisation
AU6905000A (en) * 1999-08-10 2001-03-05 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6544862B1 (en) 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
WO2001093334A1 (fr) * 2000-05-30 2001-12-06 Shin-Etsu Handotai Co.,Ltd. Procede de fabrication d'une plaquette collee et cette derniere
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US6534819B2 (en) 2000-08-30 2003-03-18 Cornell Research Foundation, Inc. Dense backplane cell for configurable logic
US6600173B2 (en) 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US7045878B2 (en) * 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US6956268B2 (en) * 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US20090065471A1 (en) * 2003-02-10 2009-03-12 Faris Sadeg M Micro-nozzle, nano-nozzle, manufacturing methods therefor, applications therefor
US6875671B2 (en) * 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US7163826B2 (en) * 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
US7033910B2 (en) * 2001-09-12 2006-04-25 Reveo, Inc. Method of fabricating multi layer MEMS and microfluidic devices
FR2830983B1 (fr) * 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US6806151B2 (en) * 2001-12-14 2004-10-19 Texas Instruments Incorporated Methods and apparatus for inducing stress in a semiconductor device
JP4772258B2 (ja) * 2002-08-23 2011-09-14 シャープ株式会社 Ｓｏｉ基板の製造方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4837240B2 (ja) * 2002-09-25 2011-12-14 シャープ株式会社 半導体装置
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
US8187377B2 (en) * 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US7176108B2 (en) * 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
US6943126B1 (en) * 2002-12-06 2005-09-13 Cypress Semiconductor Corporation Deuterium incorporated nitride
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
US7399681B2 (en) 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
JP4794810B2 (ja) 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
JP2005026472A (ja) * 2003-07-02 2005-01-27 Sharp Corp 半導体装置の製造方法
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
JP4885123B2 (ja) * 2005-03-25 2012-02-29 シャープ株式会社 半導体装置及びその製造方法
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
US7579287B2 (en) * 2005-08-12 2009-08-25 Canon Kabushiki Kaisha Surface treatment method, manufacturing method of semiconductor device, and manufacturing method of capacitive element
FR2889887B1 (fr) * 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
DE102006007293B4 (de) * 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
FR2899378B1 (fr) * 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
US20070264796A1 (en) * 2006-05-12 2007-11-15 Stocker Mark A Method for forming a semiconductor on insulator structure
FR2902926B1 (fr) * 2006-06-22 2008-10-24 Commissariat Energie Atomique Procede et dispositif de suivi d'un traitement thermique d'un substrat microtechnologique.
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2925221B1 (fr) * 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
JP5429200B2 (ja) * 2010-05-17 2014-02-26 株式会社村田製作所 複合圧電基板の製造方法および圧電デバイス
WO2015119742A1 (en) * 2014-02-07 2015-08-13 Sunedison Semiconductor Limited Methods for preparing layered semiconductor structures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4684964A (en) * 1980-10-08 1987-08-04 Rca Corporation Silicon light emitting device and a method of making the device
US5198371A (en) * 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
US5295395A (en) * 1991-02-07 1994-03-22 Hocker G Benjamin Diaphragm-based-sensors
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5523587A (en) * 1993-06-24 1996-06-04 At&T Corp. Method for low temperature growth of epitaxial silicon and devices produced thereby
FR2714524B1 (fr) * 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
JP2998724B2 (ja) * 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281878A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体基板の製造方法及びこれにより製造される半導体基板、電気光学装置並びに電子機器
JP2005252244A (ja) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd 半導体基板の製造方法
JP2005354078A (ja) * 2004-06-10 2005-12-22 Soi Tec Silicon On Insulator Technologies 材料複合体ウェーハの製造方法
JP4508955B2 (ja) * 2004-06-10 2010-07-21 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 材料複合体ウェーハの製造方法
JP2009200526A (ja) * 2009-05-29 2009-09-03 Sharp Corp Ｓｏｉ基板およびそれを用いる表示装置
JP2017079323A (ja) * 2015-10-20 2017-04-27 上海新昇半導體科技有限公司 Ｓｏｉ構造および製造方法
KR101903239B1 (ko) 2015-10-20 2018-10-01 징 세미콘덕터 코포레이션 Soi 기판 및 제조 방법

Also Published As

Publication number Publication date
EP1025580B1 (en) 2005-01-26
WO1999060605A2 (en) 1999-11-25
EP1025580A2 (en) 2000-08-09
WO1999060605A3 (en) 2000-03-02
US5909627A (en) 1999-06-01
DE69923424D1 (de) 2005-03-03
DE69923424T2 (de) 2005-12-22

Similar Documents

Publication Publication Date Title
JP2002516483A (ja) 半導体材料の改良された薄膜製造方法
KR100972213B1 (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
JP3911901B2 (ja) Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法
US8859393B2 (en) Methods for in-situ passivation of silicon-on-insulator wafers
EP1788621B1 (en) Method for manufacturing a bonded substrate
KR101462397B1 (ko) 접합 웨이퍼의 제조 방법
JP5064692B2 (ja) Ｓｏｉ基板の製造方法
TWI357101B (en) Method for producing bonded wafer
TWI595561B (zh) Method of manufacturing hybrid substrate and hybrid substrate
KR20010101154A (ko) Ｓｏｉ웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼
KR20130029110A (ko) 절연체 기판상의 실리콘 마감을 위한 방법
EP3573088A1 (en) Composite substrate and method for manufacturing composite substrate
JP2006210899A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
KR101623968B1 (ko) 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
TWI450366B (zh) Semiconductor substrate manufacturing method
JP2015177150A (ja) 貼り合わせウェーハの製造方法
KR102138949B1 (ko) Sos 기판의 제조 방법 및 sos 기판
KR20080086899A (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
TWI437644B (zh) Semiconductor substrate manufacturing method
CN101341577B (zh) Soi基板的制造方法及soi基板
JP2006202989A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
CN116613058A (zh) 一种复合基底、复合薄膜及其制备方法
KR20220038695A (ko) 다결정 sic로 이루어진 캐리어 기판 상에 단결정 sic의 박층을 포함하는 복합 구조체의 제조 방법
JP2008544945A (ja) 酸素感受性の高いケイ素層及び該ケイ素層を得るための方法
CN114388688A (zh) 基于等离子体刻蚀的黑化单晶压电复合薄膜及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060508

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080515

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090813