JP2008544945A - 酸素感受性の高いケイ素層及び該ケイ素層を得るための方法 - Google Patents

酸素感受性の高いケイ素層及び該ケイ素層を得るための方法 Download PDF

Info

Publication number
JP2008544945A
JP2008544945A JP2008519928A JP2008519928A JP2008544945A JP 2008544945 A JP2008544945 A JP 2008544945A JP 2008519928 A JP2008519928 A JP 2008519928A JP 2008519928 A JP2008519928 A JP 2008519928A JP 2008544945 A JP2008544945 A JP 2008544945A
Authority
JP
Japan
Prior art keywords
silicon
substrate
silicon layer
layer
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008519928A
Other languages
English (en)
Inventor
パトリック スーキアスラン,
ファブリス スモン,
Original Assignee
コミッサリア タ レネルジー アトミーク
ユニベルシテ パリ スードゥ (パリ 11)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア タ レネルジー アトミーク, ユニベルシテ パリ スードゥ (パリ 11) filed Critical コミッサリア タ レネルジー アトミーク
Publication of JP2008544945A publication Critical patent/JP2008544945A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28229Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/049Conductor-insulator-semiconductor electrodes, e.g. MIS contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Compounds (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明は、酸素感受性の高いケイ素層と、それを得るための方法とに関する。このケイ素層(2)は、例えばSiCで作られた基板(4)の上に形成され、3×2構造を有する。ケイ素層を得るための方法は、この基板の1つの表面上にほぼ均一にケイ素を堆積させることから構成される。本発明は、例えばマイクロエレクトロニクスに適用可能である。

Description

技術分野
本発明は、酸素に対する感受性が非常に高いケイ素層、及びこのような層を得るための方法に関する。
本発明は特に、マイクロエレクトロニクスの分野に適用される。
従来の技術
炭化ケイ素(SiC)は、特に高電力、高電圧、又は高温のデバイス及びセンサに適する極めて有益なIV−IV半導体化合物である。
近年、この材料の表面の知識、並びに絶縁材及び金属とのSiCのインタフェースの知識において顕著な進歩が見られる。
SiCに基づく電子デバイス(特にこの材料の六方晶系のポリタイプに基づくもの)の成功についての重要な論点の2つは、有効なMOS(金属酸化膜半導体)トランジスタ、表面のパッシベーション(絶縁保護化)、したがってSiCの酸化を得ること、及びSiC構造上の絶縁体である。
注記したいのは、二酸化ケイ素(SiO)のひときわ優れた特性に主に起因して、ケイ素が現在最も広く使われている半導体材料であることである。
この観点から、SiCは特に有益である。その理由は、ケイ素の条件に類似の条件下で、SiOの成長によってSiCの表面のパッシベーションが達成されるからである。
しかし、炭素の存在により、SiCの表面(特にこの材料の六方晶系の表面)の通常の酸化(SiCの直接酸化)は概して、平凡な電気特性を有するSi(ケイ素)とCとの酸化物をもたらし、そして急峻でないSiO/SiCインタフェースをもたらす。急峻でないのは、SiCとSiOとの間の遷移が複数の原子層にわたって生じるからである。
p−SiC構造上のMOSの反転層内の電子移動度は、インタフェースでの異常に起因してケイ素よりもはるかに(10倍)低い。
SiC上にSiOでのパッシベーションを得るための方法が、特許文献、欧州特許出願公開第0637069号(Cree Research、Inc.)から知られている。Si層(ケイ素層)から62nmのSiO層を得るには、この文献によれば、高温(約1200℃)且つきわめて高い酸素圧(大気圧に近い圧力、すなわち約10Pa)での熱的酸化を行う必要がある。
しかし、高温及び高圧の使用には多くのエネルギーを要する。したがって、よりゆるい条件下でのパッシベーション(絶縁保護膜)層の生成が、電子業界での主要な論点である。
その上、パッシベーション層とそれを支える基板との間のインタフェースがますます急峻になることでもあり、マイクロエレクトロニクス・デバイスの小型化が、ますます薄いパッシベーション層の必要性を創出している。
室温で酸素感受性のあるケイ素層もまた、特許文献、米国特許出願公開第6667102A号(国際公開番号第WO 01/39257に対応)から知られている。この層は、六方晶系の炭化ケイ素上に形成され、4×3表面構造を有する。
発明の開示
本発明は、前記の欠点を克服することを意図するものである。
本発明は、ケイ素層であって基板上での酸化物の成長を促進し、その結果として急峻なSiO/基板インタフェースをもたらし、他方上記の従来技術で可能な条件よりゆるい酸化条件を可能にするようなケイ素層に関する。
加えて本発明は、上記のような既知の従来技術によって得られるパッシベーション層よりも薄いパッシベーション層を得ることを可能にする。
具体的には、本発明は、基板上に形成された、特には堆積されたケイ素層に関し、このケイ素層は、3×2ケイ素構造を有し、上記基板がこの3×2ケイ素構造を受けることが可能であり又はこの3×2ケイ素構造の形成の推進に適することを特徴とする。
本発明の推薦実施例によれば、上記ケイ素層は3×2ケイ素表面構造(3×2再構築構造とも称する)を有し、上記基板はこの3×2ケイ素表面構造を受けることが可能であり又はこの3×2ケイ素表面構造の形成の推進に適する。
上記の層は、好ましくは650℃よりも低い又は650℃に等しい温度で酸化可能である。
本発明の推薦実施例によれば、上記基板は炭化ケイ素β−SiCである。
本発明はまた、本発明のケイ素層の酸化の結果として得られる酸化ケイ素層に関する。
本発明はまた、この酸化ケイ素層で覆われた表面に関する。
本発明はまた、ケイ素が基板の表面上にほぼ均一に堆積される、本発明のケイ素層を得るための方法に関する。
本発明はまた、基板上に酸化ケイ素層を得るための別の方法に関し、この方法は、次の一連のステップ、すなわち
(a)基板上に、本発明のこのケイ素層を形成する(特には、堆積する)ステップと、
(b)このケイ素層を酸化するステップ
とを含むことを特徴とする。
このケイ素層の酸化は好ましくは、650℃よりも低い又は650℃に等しい温度で、より具体的には室温から500℃までの範囲の温度で行われる。この温度は、室温(約20℃)が有利である。
酸化後に得られるSiO/Si又はSiO/基板のインタフェースは急峻で、基板とSiOとの間の遷移が実際的に数原子層にわたって生じる。
この別の方法の推奨実施例によれば、この基板上に形成された(特には、堆積された)ケイ素層は3×2ケイ素表面構造(3×2再構築構造とも称する)を有し、この基板はこの3×2ケイ素表面構造を受けることが可能であり又はこの3×2ケイ素表面構造の形成の推進に適する。
この基板は好ましくは、炭化ケイ素とケイ素とから選択された材料で作られる。
炭化ケイ素は、単結晶、多結晶、非結晶質、又は多孔性でもよい。
ケイ素層はβ−SiC表面上に形成されるので有利であり、好ましくは面(001)上に形成される。
本発明においては、基板を加熱する必要のあるときは、好ましくはこの基板中に連続電流を通すことによりジュール効果を用いることができるので有利である。加えて、本発明の方法の種々のステップが、好ましくは高真空室内で行われる。また方法全体の実施の間、同一の高真空室内で行われると有利である。
代替として、基板の加熱はこの基板の電子衝撃によって行うこともできる。
好ましくは、基板上にケイ素層を形成する前に基板の表面が洗浄される。洗浄は好ましくは有機溶剤で行われる。この有機溶剤はエタノール又はメタノールを含むと有利である。
ケイ素層の形成の前に基板が脱ガスされるのが好ましい。
本発明の推奨実施例によれば、脱ガスするために、基板は、減圧下、有利であるには3×10−9Paで十分な時間、例えば24時間、特に炭化ケイ素について好ましくは約650℃に加熱される。
基板上にケイ素層を形成する前に、1回以上のアニール作業をまた基板上に行ってもよく、このアニールは、低速電子線回折(LEED)又は反射高速電子線回折(RHEED)汚染の検出がなくなるまで行われる。基板の冷却の前に少なくとも1回のアニール作業を行うと有利である。
好ましくは、特にもし基板が炭化ケイ素の場合に、アニールの各々の作業が下記のように、すなわち
− 基板が1000℃で3分間、それから1100℃で1分間、そして1200℃で1分間加熱され、次に、
− 該基板が、室温(約20℃)に到達するまで100℃/分の割合で徐々に冷却されるように行われる。
このような方法は、基板の表面にわたってほぼ均一にケイ素を堆積させることを可能にする。
上記ステップ(a)のケイ素層は好ましくは室温で形成される。
この層の厚さは、好ましくは10nmよりも薄いか又は10nmに等しい。
上記ケイ素層の少なくとも1回のアニールは、好ましくは上記ステップ(a)におけるこの層の形成後に行われる。
本発明の方法の推奨実施例によれば、上に示した手法では、室温に保持された基板の表面は、ケイ素層を受けるように用意され、それからケイ素が基板の表面上にほぼ均一に堆積され、ケイ素が堆積されたその基板上で、少なくとも1000℃での少なくとも1回のアニール作業が行われ、合計のアニール時間が少なくとも5分であり、そして基板は少なくとも100℃/分の割合で室温(約20℃)まで冷却される。
基板はまた、堆積を行うために、室温より高い温度、例えば約650℃まで温度を上げてもよい。堆積とアニールのステップはまた、同時に行ってもよく、この場合に堆積は高温で行われる。
好ましくは、特にもし基板が単結晶の炭化ケイ素で作られている場合には、ケイ素層は室温で基板上に形成され、それから基板とこのケイ素層とにより構成されたアセンブリに対して少なくとも650℃で少なくとも1回のアニール作業が行われ、合計のアニール時間は少なくとも7分であり、そしてこのアニール作業には少なくとも50℃/分の割合での冷却作業が追従する。
好ましくは、特に基板が単結晶の炭化ケイ素で作られている場合には、単結晶の炭化ケイ素を受けるためのそして/又は後者の形成を促進するための基板の表面の形成は、少なくとも1000℃での基板の補助加熱と、このように加熱された基板の表面上への単結晶ケイ素のほぼ均一な補助堆積と、この補助堆積の後の、少なくとも650℃での少なくとも1回の基板の補助アニール作業であって、合計の補助アニール時間が少なくとも7分である補助アニールとを含む。
基板の表面の形成は好ましくは、補助加熱の前に、超高真空下での基板の脱ガスと、それから上記基板の少なくとも1回のアニール、そしてその後の基板の冷却を含む。
本発明において、ケイ素層は好ましくは、真空蒸発で形成される。
この層は別の仕方で、例えばシランの化学吸着/相互作用によって、又はケイ素試料の電子衝撃による蒸発によって形成してもよいことを注記したい。
本発明の推奨実施例によればケイ素は、その表面が上記基板の表面よりも大きいケイ素試料から基板上に堆積される。
好ましくは、ケイ素試料の表面と基板の表面とは2cmから3cmの規模の距離で隔てられる。
本発明によれば、ケイ素層の酸化はケイ素層の堆積後に、好ましくは同じ超高真空室内で行われる。
好ましくは、ケイ素層の酸化は、8000ラングミュア(約0.8Pa・s)から15000ラングミュア(約1.5Pa・s)までの範囲の酸素への露出で行われ、この露出は好ましくは10000ラングミュア(約1Pa・s)に等しい。
本発明による酸化層を得るための方法で、インタフェースが急峻のままの状態で、酸化物の厚さを10nmに増加することが可能である。同一の結果を得るには、酸素へのより広範な露出と、より僅かに高い、650℃に近い温度とにより酸化物の量を増加することが可能なので有利である。
本発明においては、アニール作業を3×2ケイ素層構造の酸化後に行うことができる。
本発明は、MOSデバイスの生成に、そして特にMOSFETデバイス(MOS電界効果トランジスタ)の生成に極めて有用である。
本発明はまた、炭化ケイ素上のみならずケイ素又は他の基板上など、その上にこのような3×2ケイ素層構造が堆積されるようないかなるコンポーネント(構成要素)のパッシベーションにも有用である。
本発明の主題を構成するこの方法によって得られる二酸化ケイ素層(SiO)は、従来技術のSiO層よりも入射イオン化照射光の衝撃から受ける被害が少ない。その理由は、これらの層よりも低い温度で実施可能なことと、薄いこと(1nmぐらいに薄いそしていかなる場合にも8nmより薄いか8nmに等しい厚さを持たせることが可能である)及び下に位置する基板と急峻なインタフェースを有することである。
本発明は、純粋に表示のためにのみ与えられたもので決して制限をもたらすものではない例示実施例についての下記説明を、1つからなる添付図面を参照して読めば、本発明が更によく理解されよう。
具体的な実施例の詳細説明
先ず、3×2構造を有するケイ素層が、特許文献の仏国特許出願公開第2823770A号(米国特許出願公開第2004/0104406A号に対応)に述べられている手法によって得られることを表示したい。
ここで、本発明によるケイ素層の生成の例を述べる。
この例においては、立方晶系単結晶の炭化ケイ素試料を用いる。これは、NovaSiC及びHOYA株式会社から、そして同じくLETI(a laboratory of the Atomic Energy Commission)から商業的に入手可能である。
用いられたこの試料の面は、面(100)である。
この試料は、シリコンウェハ上にエピタキシャルに成長され、1μmより厚いか又は1μmに等しい厚さを有する薄膜で構成されてもよく、又は厚さ約300μmのバルク試料でもよい。加えて、この試料は例えば、13mmの長さと5mmの幅とを有する。
上記試料から、3×2再構築構造の清浄なβ−SiC表面(100)を生成することから始める。
試料は先ず、エタノール又はメタノールで洗浄される。
それから、試料が高真空室内に置かれる。同室内では、3×10−9Paの規模の圧力が確立され、同室内で前記試料が、試料を通して電流を流すことによる直接のジュール効果によって加熱される。
後者の温度が赤外線高温計を用いて計測される。
先ず、試料が、超高真空下に650℃で24時間放置されることによって脱ガスされる。
試料には次に、一連のアニール作業が行われ、この作業は、例えば光電子放出による汚染が検出されなくなるまで、そして試料の表面が清浄になるまで(これはLEED又はRHEEDによって検証される)、行われる。この一連のアニールでは、
− 試料が1000℃で3分間、それから1100℃で1分間、そして1200℃で1分間加熱され、次に、
− 試料が、室温(約20℃)に到達するまで100℃/分の割合で徐々に冷却される。
それから、1150℃に加熱された清浄なケイ素試料(例えば20mmの長さと10mmの幅とを有する)で行われる真空蒸発を用いて、10分間、室温に保たれた炭化ケイ素試料の表面上に均一に堆積される。
この堆積の間、炭化ケイ素試料とケイ素試料とが、相手から2cmの距離Dで相互に対面する。
ケイ素試料の表面が最大であるので、炭化ケイ素試料上のケイ素の堆積の均質性、すなわち均一性が得られる。
最後に、このようにケイ素被覆されたSiC試料に対して、上に述べた一連のアニール作業が再び行われる。すなわちこの試料が、1000℃で3分間、それから1100℃で1分間、そして1200℃で1分間、加熱される。
このようにSiで被覆された試料には次に、新たな一連のアニール作業、すなわち750℃で1分間、700℃で1分間、それから650℃で5分間のアニール作業が行われる。
試料はそれから、室温まで50℃/分の割合で徐々に冷却される。
このようにして得られたβ−SiC表面(100)は、3×2構造(正方形単位セル)を有する。
3×2構造の再構築区域は、550nm×450nmの規模の寸法を有し、低ステップ密度を有することがあり、3×2層中に数個のSi島状箇所を有する。これらの3×2再構築構造の島状箇所がそれから次のステップのために選択される。
次にケイ素を加えてもよく、3×2再構築ケイ素層のエピタキシャル成長が可能になる。
このようにして、複数の原子層に相当する厚さ(1nmから10nmまで)を有するケイ素層を得ることが可能になる。
3×2構造におけるこのSi層の組織化がこうして、上に述べたように750℃、それから700℃、そして650℃での一連のアニールによって達成される。
1つからなる添付図面に、β−SiC(100)の3×2再構築基板4の清浄な表面上に3×2構造を有するケイ素層2の生成を極めて略図的に示す。
基板4の生成とケイ素層2の形成とがその中で行われる、真空室6もまた同図に見られる。
超高真空を得るのを可能にするポンプ手段が矢印8によって象徴化されている。
基板4が、適切な支持部10上に取り付けられ、そしてジュール効果により基板を加熱するための手段が、矢印12によって象徴化されている。
ケイ素試料14をジュール効果により加熱するための手段も見られ、この手段は矢印16によって象徴化されている。
ここで、3×2構造を有するケイ素層の酸化について述べる。
この酸化は、次のようにして生じる。すなわち、3×2ケイ素層で覆われた試料が、25℃から650℃までの範囲の温度に保たれながら酸素に露出される。酸素への露出は、10ラングミュア(約1Pa・s)に等しい。
これらの条件下で、図中点線で表わされる酸化ケイ素層(参照番号18)が得られる。この酸化ケイ素層は、平均厚さ1nmを有する。
供給される酸素の量と同じく温度とを増加することによって、より厚い厚さ、例えば10nmが得られる。
SiOと基板との間のインタフェースが急峻なまま、最後の過程が何度か行われる。
したがって、要求仕様に応じた種々の厚さの試料が、酸素への露出を変化させることによって得られる。
ケイ素層2の酸化が好ましくは真空室6内で行われる。この場合、この真空室にはこの酸化に必要な手段、詳しくは酸素入口(図示しない)が設けられる。
本発明によるケイ素層の生成を略図的に示す。

Claims (25)

  1. 基板上に形成されたケイ素層において、
    該ケイ素層(2)が3×2ケイ素構造を有し、
    該基板(4)が該3×2ケイ素構造を受けることが可能であり又は該3×2ケイ素構造の形成の推進に適することを特徴とするケイ素層。
  2. 該ケイ素層(2)が3×2ケイ素表面構造を有し、
    該基板(4)が該3×2ケイ素表面構造を受けることが可能であり又は該3×2ケイ素表面構造の形成の推進に適することを特徴とする請求項1による層。
  3. 該ケイ素層が650℃よりも低い又は650℃に等しい温度で酸化可能である、請求項1又は2のうちのいずれかによる層。
  4. 該基板(4)が炭化ケイ素β−SiCである、請求項1から3までのうちのいずれかによる層。
  5. 酸化ケイ素層(18)であって、請求項1から4までのうちのいずれかによる該ケイ素層の酸化の結果として得られる、酸化ケイ素層。
  6. 請求項5による該酸化ケイ素層で覆われた表面。
  7. ケイ素が該基板(4)の表面上にほぼ均一に堆積される、請求項1から4までのうちのいずれかによる層を得るための方法。
  8. 基板(4)上に酸化ケイ素層を得るための方法において、
    該方法が、次の一連のステップ、すなわち
    (a)該基板上に、請求項1又は2のうちのいずれかによるケイ素層(2)を形成するステップと、
    (b)該ケイ素層を酸化するステップと、
    を含むことを特徴とする、基板(4)上に酸化ケイ素層を得るための方法。
  9. 該ケイ素層の酸化が650℃よりも低い又は650℃に等しい温度で行われる、請求項8による方法。
  10. 該ケイ素層の酸化が室温で行われる、請求項9による方法。
  11. 該基板(4)が炭化ケイ素又はケイ素で作られる、請求項8及び10のうちのいずれかによる方法。
  12. 該ステップ(a)が、次に該ケイ素層(2)が形成されることになる該基板の表面を洗浄するステップによって先行される、請求項8から11までのうちのいずれかによる方法。
  13. 該洗浄が有機溶剤で行われる、請求項12による方法。
  14. 該有機溶剤がエタノール又はメタノールを含む、請求項13による方法。
  15. 該ステップ(a)が、該基板を脱ガスするステップによって先行される、請求項8から14までのうちのいずれかによる方法。
  16. 該脱ガスが、減圧下で該基板を加熱することによって行われる、請求項15による方法。
  17. 該脱ガスが、3×10−9Paの圧力下で約650℃で行われる、請求項15及び16のうちのいずれかによる方法。
  18. 該ステップ(a)で該ケイ素層を形成する前に、該基板の少なくとも1回のアニールが行われる、請求項8から17までのうちのいずれかによる方法。
  19. 該アニールの各々の作業が下記のように、すなわち
    − 該基板が1000℃で3分間、それから1100℃で1分間、そして1200℃で1分間加熱され、次に、
    − 該基板が、室温に到達するまで100℃/分の割合で冷却されるように行われる、請求項18による方法。
  20. 該ケイ素層が、真空蒸発によって、シランの化学吸着/相互作用によって、又はケイ素試料の電子衝撃による蒸発によって形成される、請求項8から19までのうちのいずれかによる方法。
  21. 該ステップ(a)の該ケイ素層(2)の形成が室温で行われる、請求項8から20までのうちのいずれかによる方法。
  22. 該ステップ(a)において形成される該ケイ素層の厚さが10nmよりも薄いか又は10nmに等しい、請求項8から21までのうちのいずれかによる方法。
  23. 該ケイ素層の該アニールのうちの少なくとも1回のアニールが、ステップ(a)における該ケイ素層の形成後に行われる、請求項8から22までのうちのいずれかによる方法。
  24. 該ケイ素層(2)が室温で該基板の上に形成され、それから該基板と該ケイ素層とにより構成されたアセンブリに対して、少なくとも650℃での少なくとも1回のアニール作業が行われ、合計のアニール時間が少なくとも7分に等しく、そして該アニール作業には少なくとも50℃/分の割合での冷却作業が追従する、請求項8から23までのうちのいずれかによる方法。
  25. 該ケイ素層(2)の該酸化が約0.8Pa・sから約1.5Pa・sまでの範囲の酸素への露出で行われる、請求項8から24までのうちのいずれかによる方法。
JP2008519928A 2005-07-05 2006-07-04 酸素感受性の高いケイ素層及び該ケイ素層を得るための方法 Pending JP2008544945A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0552059A FR2888398B1 (fr) 2005-07-05 2005-07-05 Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche
PCT/EP2006/063856 WO2007003638A1 (fr) 2005-07-05 2006-07-04 Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche

Publications (1)

Publication Number Publication Date
JP2008544945A true JP2008544945A (ja) 2008-12-11

Family

ID=36123124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008519928A Pending JP2008544945A (ja) 2005-07-05 2006-07-04 酸素感受性の高いケイ素層及び該ケイ素層を得るための方法

Country Status (5)

Country Link
US (1) US20090294776A1 (ja)
EP (1) EP1900012A1 (ja)
JP (1) JP2008544945A (ja)
FR (1) FR2888398B1 (ja)
WO (1) WO2007003638A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018158858A (ja) * 2017-03-22 2018-10-11 日本電信電話株式会社 結晶成長方法および装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2483702A (en) * 2010-09-17 2012-03-21 Ge Aviat Systems Ltd Method for the manufacture of a Silicon Carbide, Silicon Oxide interface having reduced interfacial carbon gettering
FR2974236A1 (fr) * 2011-04-15 2012-10-19 St Microelectronics Sa Procede de fabrication d'un transistor mos sur sige
US9263275B2 (en) 2013-03-12 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Interface for metal gate integration
US9105578B2 (en) * 2013-03-12 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interface for metal gate integration

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3998862A (en) * 1973-07-16 1976-12-21 Rohm And Haas Company Alkyl ammonium carboxylite salt-ethoxylated alkyl phenol esters
US4735921A (en) * 1987-05-29 1988-04-05 Patrick Soukiassian Nitridation of silicon and other semiconductors using alkali metal catalysts
JP2534525B2 (ja) * 1987-12-19 1996-09-18 富士通株式会社 β−炭化シリコン層の製造方法
US4900710A (en) * 1988-11-03 1990-02-13 E. I. Dupont De Nemours And Company Process of depositing an alkali metal layer onto the surface of an oxide superconductor
EP1531491A2 (en) * 1996-04-18 2005-05-18 Matsushita Electric Industrial Co., Ltd. SiC device and method for manufacturing the same
FR2757183B1 (fr) * 1996-12-16 1999-02-05 Commissariat Energie Atomique Fils atomiques de grande longueur et de grande stabilite, procede de fabrication de ces fils, application en nano-electronique
FR2801723B1 (fr) * 1999-11-25 2003-09-05 Commissariat Energie Atomique Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche
WO2002052652A1 (fr) * 2000-12-26 2002-07-04 Matsushita Electric Industrial Co., Ltd. Composant a semi-conducteur et son procede de fabrication
US20020088970A1 (en) * 2001-01-05 2002-07-11 Motorola, Inc. Self-assembled quantum structures and method for fabricating same
FR2823770B1 (fr) * 2001-04-19 2004-05-21 Commissariat Energie Atomique Procede de traitement de la surface d'un materiau semiconducteur, utilisant notamment l'hydrogene, et surface obtenue par ce procede
JP4029595B2 (ja) * 2001-10-15 2008-01-09 株式会社デンソー SiC半導体装置の製造方法
US7022378B2 (en) * 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018158858A (ja) * 2017-03-22 2018-10-11 日本電信電話株式会社 結晶成長方法および装置

Also Published As

Publication number Publication date
US20090294776A1 (en) 2009-12-03
WO2007003638A1 (fr) 2007-01-11
EP1900012A1 (fr) 2008-03-19
FR2888398A1 (fr) 2007-01-12
FR2888398B1 (fr) 2007-12-21

Similar Documents

Publication Publication Date Title
JP4348408B2 (ja) 半導体装置の製造方法
JP3380313B2 (ja) ダイヤモンド電界効果トランジスタ
JP5841339B2 (ja) 100ミリメートル高純度半絶縁単結晶炭化珪素ウエハ
JP2002516483A (ja) 半導体材料の改良された薄膜製造方法
US9129811B2 (en) Method and board for growing high-quality graphene layer using high pressure annealing
EP2551891B1 (en) Semiconductor device and method for producing same
TW200926303A (en) Semiconductor device manufacturing method and semiconductor device
JP2008544945A (ja) 酸素感受性の高いケイ素層及び該ケイ素層を得るための方法
US6667102B1 (en) Silicon layer highly sensitive to oxygen and method for obtaining same
JP3230650B2 (ja) 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子
De Frésart et al. Boron surface segregation in silicon molecular beam epitaxy
JP6701788B2 (ja) 炭化珪素半導体装置用ゲート絶縁膜の製造方法
JP5529217B2 (ja) 半導体装置の製造方法
JP6569628B2 (ja) 劣化評価方法およびシリコン材料の製造方法
CN105140106B (zh) 一种在零偏角衬底上外延碳化硅的方法
TW586227B (en) Manufacture of bipolar transistors including silicon-germanium/silicon heterojunction
JP2008251579A (ja) 静電チャックおよび半導体装置の製造方法
KR101687313B1 (ko) 고압의 열처리를 이용한 고품질 그래핀층 형성 방법 및 기판
JP6472016B2 (ja) 炭化珪素半導体装置の製造方法
CN111048404B (zh) 一种缓冲层结构及其制备方法
JP2018206925A (ja) アニール装置及び半導体ウェハの製造方法
RU2119693C1 (ru) Способ обработки пластин монокристаллического кремния
JP2004299997A (ja) 高配向性ダイヤモンド膜及びその製造方法
KR20120006821A (ko) 다결정 실리콘 박막의 제조방법
JP5809317B2 (ja) 半導体装置の製造方法