KR20120006821A - 다결정 실리콘 박막의 제조방법 - Google Patents
다결정 실리콘 박막의 제조방법 Download PDFInfo
- Publication number
- KR20120006821A KR20120006821A KR1020100067482A KR20100067482A KR20120006821A KR 20120006821 A KR20120006821 A KR 20120006821A KR 1020100067482 A KR1020100067482 A KR 1020100067482A KR 20100067482 A KR20100067482 A KR 20100067482A KR 20120006821 A KR20120006821 A KR 20120006821A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal
- silicon
- oxide film
- forming
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 60
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 198
- 239000002184 metal Substances 0.000 claims abstract description 198
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 104
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 104
- 239000010703 silicon Substances 0.000 claims abstract description 104
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 78
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 56
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 38
- 239000003054 catalyst Substances 0.000 claims abstract description 35
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000010408 film Substances 0.000 claims description 100
- 238000010438 heat treatment Methods 0.000 claims description 53
- 238000002425 crystallisation Methods 0.000 claims description 38
- 230000008025 crystallization Effects 0.000 claims description 32
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 23
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 19
- 238000010030 laminating Methods 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 14
- 239000002923 metal particle Substances 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 9
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 2
- OQNXPQOQCWVVHP-UHFFFAOYSA-N [Si].O=[Ge] Chemical compound [Si].O=[Ge] OQNXPQOQCWVVHP-UHFFFAOYSA-N 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 15
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 14
- 239000012535 impurity Substances 0.000 abstract description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 19
- 238000005530 etching Methods 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 9
- 239000011521 glass Substances 0.000 description 7
- 230000006698 induction Effects 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 6
- 238000004151 rapid thermal annealing Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000000879 optical micrograph Methods 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000001069 Raman spectroscopy Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000000559 atomic spectroscopy Methods 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000005300 metallic glass Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000010905 molecular spectroscopy Methods 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000004958 nuclear spectroscopy Methods 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
- H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
- H01L31/1872—Recrystallisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/546—Polycrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명에 따른 다결정 실리콘 박막의 제조방법은, 절연 기판상에 금속층을 형성시키는 금속층 형성단계; 상기 금속층을 열처리하여 그 금속층의 표면에 금속 산화막을 형성하거나, 상기 금속층 위에 금속 산화막을 증착하여 금속 산화막을 형성하는 산화막 형성단계; 상기 산화막 형성단계에서 형성된 상기 금속 산화막 위에 실리콘층을 적층하는 제1실리콘층 형성단계; 상기 금속층으로부터 촉매 금속 원자가 상기 제1실리콘층으로 이동하여 금속 실리콘 산화물층을 형성하도록 열처리하는 제1열처리 단계; 상기 금속 실리콘 산화물층 위에 비정질 실리콘층을 적층시키는 제2실리콘층 형성단계; 및 상기 금속 실리콘 산화물층의 입자를 매개로 하여 상기 비정질 실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계;를 포함하며, 상기 금속층의 두께는 5Å 내지 1500Å이며, 상기 산화막의 두께는 1Å 내지 300Å이며, 상기 제1실리콘층의 두께는 5Å 내지 1500Å이며, 상기 금속층의 두께와 상기 제1실리콘층의 두께의 비는 1:0.5 내지 1:20인 것을 특징으로 한다.
Description
본 발명은 태양전지 등에 사용되는 다결정 실리콘 박막을 제조하는 방법에 관한 것으로서, 더 구체적으로는 비정질 실리콘의 박막을 금속유도결정화법에 의해 효과적으로 다결정 실리콘 박막을 제조하는 방법에 관한 것이다.
일반적으로, 다결정 실리콘(poly-Si)의 제조에서 일어나는 대부분의 문제점은 고온에서 취약한 유리 기판의 사용으로 인해 공정 온도를 비정질 실리콘(a-Si) 박막이 결정화되는 온도로 충분히 올릴 수 없는 것이다.
다결정 실리콘(poly-Si)의 제조에서 고온의 열처리가 필요한 공정은 비정질 실리콘(a-Si) 박막을 결정질 실리콘 박막으로 바꾸는 결정화 열처리(Crystallization)와 도핑(Doping) 후 전기적으로 활성화시키는 활성화 열처리(Dopant Activation) 등이다.
현재, 유리 기판이 허용하는 저온의 온도에서, 빠른 시간 내에 다결정 실리콘 박막을 형성하는 다양한 공정(LTPS:Low Temperature poly-Si)이 제안되고 있다. 다결정 실리콘 박막을 형성하는 대표적인 방법은 고상결정화법(SPC, Solid Phase Crystallization), 엑시머 레이저 순간 조사법(ELA, Excimer Laser Annealing), 금속유도 결정화법(MIC, Metal Induced Crystallization) 등이다.
SPC(Solid Phase Crystallization)는, 비정질 실리콘(a-Si)으로부터 다결정 실리콘(poly-Si) 박막을 얻는 가장 직접적이고도 오래 사용된 방법이다. SPC는 비정질 실리콘 박막을 600℃ 이상의 온도에서 수십 시간 동안 열처리하여 결정립의 크기가 수 마이크로 내외인 다결정 실리콘 박막을 얻는 방법이다. 이 방법으로 얻어진 다결정 실리콘 박막은 결정립 내의 결함밀도가 높고, 열처리 온도가 높기 때문에 유리 기판을 사용하기 어려우며, 장시간의 열처리로 인해 공정시간이 긴 단점이 있다.
ELA(Excimer Laser Annealing)는 비정질 실리콘 박막에 나노초(nano-second) 동안 엑시머 레이저를 순간 조사하여, 유리 기판의 손상 없이 비정질 실리콘 박막을 용융 및 재결정시키는 방법이다.
그러나, ELA는 양산 공정에서 상당한 문제점이 있는 것으로 알려져 있다. ELA는 레이저 조사량에 따른 다결정 실리콘(poly-Si) 박막의 그레인 구조가 매우 불균일하다. ELA는 공정 범위가 좁아 균일한 결정질 실리콘 박막의 제조가 어려운 문제점이 있다. 또한, 다결정 실리콘 박막의 표면이 거칠어 소자의 특성에 나쁜 영향을 주게 된다. 이러한 문제점은 박막트랜지스터(Thin Film Transistor, TFT)의 균일도가 중요한 유기발광다이오드(Organic Light Emitting Diode, OLED)의 응용에 있어서는 더욱 심각한 것이다.
이러한 문제점을 극복하기 위해 제시된 방법이 금속유도결정화법(MIC, Metal Induced Crystallization)이다. MIC는 비정질 실리콘에 금속 촉매를 스퍼터링이나 스핀 코팅의 방법으로 도포한 후에 낮은 온도에서 열처리하여 실리콘의 결정화를 유도하는 방법이다. 금속 촉매로 니켈(Ni), 구리(Cu), 알루미늄(Al), 팔라듐(Pd) 등의 다양한 금속이 사용 가능하다. 일반적으로 MIC에는 반응 제어가 쉽고 큰 그레인이 얻어지는 니켈(Ni)이 금속 촉매로 사용되고 있다. MIC는 700℃ 미만의 낮은 온도에서 결정화가 가능하나 실제 양산공정에 적용하기에는 상당한 문제점이 있다. 이 문제점은 TFT내 활성화 영역에 확산되는 상당한 양의 금속은 전형적인 금속 오염을 일으켜 TFT 특성 중 하나인 누설전류 증가시키게 된다.
저온 다결정 실리콘(Low temperature poly-Si, LTPS)의 개발은 액정디스플레이장치에 적용할 목적으로 수행되었으나, 최근 능동형 유기발광다이오드(AMOLED : Active Matrix Organic Light Emitting Diode)와 박막형 다결정 실리콘 태양전지의 등장과 더불어 개발의 필요성이 더 높아지고 있다.
저렴하고 높은 생산성을 갖는 다결정 실리콘(poly-Si)의 제조방법은, 향후 시장에서 능동형 유기발광다이오드(AMOLED)가 많은 디스플레이 제품군에서 비정질 실리콘 박막트랜지스터 액정표시장치(a-Si TFT LCD)와 경쟁할 것이라는 점에서 중요하다. 다결정 실리콘의 제조방법은, 능동형 유기발광다이오드(AMOLED)가 태양전지(solar Cell)에서 결정질 웨이퍼(Wafer) 형태와 경쟁할 것이라는 점에서도 중요하다. 따라서, 제품의 생산 원가 및 시장 경쟁력은, 생산 기술이 안정화 단계에 접어든 비정질 실리콘 박막트랜지스터 액정표시장치(a-si TFT LCD) 및 결정질 웨이퍼 형태의 태양전지와 비교하여 얼마나 싼 가격에 안정적으로 다결정 실리콘을 제조할 수 있느냐에 달려있다.
도 1에는 금속유도결정화법에 의해 비정질 실리콘으로부터 다결정 실리콘 박막을 얻는 제조공정이 도식적으로 도시되어 있다. 도 1을 참조하면 종래의 공정에서는 유리와 같은 기판(1)에 실리콘 산화물(SiO2)로 이루어진 완충층(2)을 형성하고 그 완충층(2)에 비정질 실리콘층(3)을 플라즈마 화학증착법(PECVD, Plasma Enhanced Chemical Vapor Deposition)으로 형성한 다음, 비정질 실리콘층(3)에 니켈(Ni)과 같은 금속을 스퍼터링(sputtering)하여 도포한 후에 약 700℃ 정도로 RTA(Rapid Thermal Annealing) 방식으로 열처리하여 비정질 실리콘층(3)으로부터 결정질 실리콘(4)이 형성되도록 한다. 그런데, 종래의 방식에 의하면 비정질 실리콘층(3)의 상부에 도포되는 금속의 양을 정밀하게 제어하기 어렵기 때문에 과잉으로 도포된 금속을 제거하여 주어야 하는 등의 불편한 문제점이 있다. 이러한 공정은 제조비용을 상승시킬 뿐 아니라 결정화된 실리콘의 품질에 나쁜 영향을 미친다.
본 발명의 목적은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, 금속유도결정화법을 사용하여 다결정 실리콘 박막을 제조하는 방법에 있어서, 촉매금속의 양을 정밀하게 제어하고 낮은 온도에서 결정화가 가능하게 함으로써 효율적인 다결정 실리콘 박막의 제조방법을 제공함에 있다.
상기의 목적을 달성하기 위해 본 발명에 따른 다결정 실리콘 박막의 제조방법은, 절연 기판상에 금속층을 형성시키는 금속층 형성단계;
상기 금속층을 열처리하여 그 금속층의 표면에 금속 산화막을 형성하거나, 상기 금속층 위에 금속 산화막을 증착하여 금속 산화막을 형성하는 산화막 형성단계;
상기 산화막 형성단계에서 형성된 상기 금속 산화막 위에 실리콘층을 적층하는 제1실리콘층 형성단계;
상기 금속층으로부터 촉매 금속 원자가 상기 제1실리콘층으로 이동하여 금속 실리콘 산화물층을 형성하도록 열처리하는 제1열처리 단계;
상기 금속 실리콘 산화물층 위에 비정질 실리콘층을 적층시키는 제2실리콘층 형성단계; 및
상기 금속 실리콘 산화물층의 입자를 매개로 하여 상기 비정질 실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계;를 포함하며,
상기 금속층의 두께는 5Å 내지 1500Å이며, 상기 산화막의 두께는 1Å 내지 300Å이며, 상기 제1실리콘층의 두께는 5Å 내지 1500Å이며, 상기 금속층의 두께와 상기 제1실리콘층의 두께의 비는 1:0.5 내지 1:20인 점에 특징이 있다.
상기 산화막 형성단계에서의 열처리 온도는 50℃ 내지 1000℃이고, 상기 제1열처리 단계에서의 열처리 온도는 50℃ 내지 1000℃인 것이 바람직하다.
상기 금속층 형성단계 후에 상기 금속층의 일부분을 사진 식각 방법으로 제거하여 금속층이 노출되도록 패터닝하는 패터닝 단계 후에 금속 산화막을 형성하고 그 금속 산화막 위에 상기 제1실리콘층 형성단계를 수행할 수 있다.
한편, 상기의 목적을 달성하기 위해 본 발명에 따른 다른 다결정 실리콘 박막의 제조방법은,
절연 기판상에 금속층을 형성시키는 금속층 형성단계;
상기 금속층을 열처리하여 그 금속층의 표면에 금속 산화막을 형성하거나, 상기 금속층 위에 금속 산화막을 증착하여 금속 산화막을 형성하는 산화막 형성단계;
상기 금속 산화막 형성단계에서 형성된 상기 금속 산화막 위에 비정질 실리콘층을 적층하여 제1실리콘층을 형성하는 제1실리콘층 형성단계;
상기 금속층으로부터 촉매 금속 원자가 상기 제1실리콘층으로 이동하여 금속 실리콘 산화물층을 형성하도록 열처리하는 제1열처리 단계;
상기 금속 실리콘 산화물층 위에 비정질 실리콘게르마늄층 또는 비정질 실리콘 탄화물층을 적층하여 비정질 실리콘게르마늄층 또는 비정질 실리콘 탄화물층을 형성하는 제2실리콘층 형성단계; 및
상기 금속 실리콘 산화물층의 금속 입자를 촉매로 하여 상기 제2실리콘층에서 형성된 비정질 실리콘게르마늄층 또는 비정질 실리콘 탄화물층에서 결정질 실리콘게르마늄층 또는 결정질 실리콘 탄화물층이 생성되도록 열처리하는 결정화 단계를 포함한 점에 특징이 있다.
한편, 상기의 목적을 달성하기 위해 본 발명에 따른 또 다른 다결정 실리콘 박막의 제조방법은, 절연 기판상에 금속층을 형성시키는 금속층 형성단계;
상기 금속층을 열처리하여 그 금속층의 표면에 금속 산화막을 형성하거나, 상기 금속층 위에 금속 산화막을 증착하여 금속 산화막을 형성하는 산화막 형성단계;
상기 금속 산화막 형성단계에서 형성된 상기 금속 산화막 위에 실리콘게르마늄 또는 실리콘 탄화물을 적층하는 제1실리콘층 형성단계;
상기 금속층으로부터 촉매 금속 원자가 상기 제1실리콘층으로 이동하여 금속 실리콘 게르마늄 산화물층 또는 금속 실리콘 탄화물층을 형성하도록 열처리하는 제1열처리 단계;
상기 금속 실리톤 산화물층 위에 비정질 실리콘게르마늄층 또는 비정질 실리콘 탄화물층을 적층하여 비정질 실리콘게르마늄층 또는 비정질 실리콘 탄화물층을 형성하는 제2실리콘층 형성단계; 및
상기 금속 실리콘 산화물층 또는 상기 금속 실리콘 탄화물층의 금속 입자를 촉매로 하여 상기 제2실리콘층에서 결정질 실리콘게르마늄층 또는 결정질 실리콘 탄화물층이 생성되도록 열처리하는 결정화 단계를 포함한 점에 특징이 있다.
한편, 상기의 목적을 달성하기 위해 본 발명에 따른 또 다른 다결정 실리콘 박막의 제조방법은, 절연 기판상에 금속층을 형성시키는 제1금속층 형성단계;
상기 제1금속층을 열처리하여 그 제1금속층의 표면에 금속 산화막을 형성하거나, 상기 금속층 위에 금속 산화막을 증착하여 금속 산화막을 형성하는 제1산화막 형성단계;
상기 제1산화막 형성단계에서 형성된 상기 금속 산화막 위에 비정질 실리콘층을 적층하는 제1실리콘층을 형성하는 제1실리콘층 형성단계;
상기 제1금속층으로부터 촉매 금속 원자가 상기 제1실리콘층으로 이동하여 금속 실리콘 산화물층을 형성하도록 열처리하는 제1열처리 단계;
상기 금속 실리콘 산화물층 위에 금속층을 형성시키는 제2금속층 형성단계;
상기 제2금속층을 열처리하여 그 제2금속층의 표면에 금속 산화막을 형성하거나 상기 제2금속층의 표면에 금속 산화막을 증착하여 금속 산화막을 형성하는 제2산화막 형성단계;
상기 제2산화막 위에 비정질 실리콘층을 적층하여 제2실리콘층을 형성하는 제2실리콘층 형성단계;
상기 제2금속층으로부터 촉매 금속 원자가 상기 제2실리콘층으로 이동하여 금속 실리콘 산화물층을 형성하도록 열처리하는 제2열처리 단계;
상기 제2열처리 단계에서 형성된 금속 실리콘 산화물층 위에 비정질 실리콘층을 적층하여 제3실리콘층을 형성하는 제3실리콘층 형성단계; 및
상기 제1금속층과 상기 제2금속층 또는 상기 제1산화막 형성단계 또는 상기 제2산화막 형성단계에서 형성된 금속 산화막의 금속 입자를 촉매로 하여 상기 제3실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계;를 포함하는 점에 특징이 있다.
본 발명에 따른 다결정 실리콘 박막의 제조방법은, 비정질 실리콘층에 확산되어 그 비정질 실리콘층에서 실리콘 결정화의 핵 역할을 하는 금속 촉매의 양을 정밀하게 조절하여 효과적인 다결정 실리콘 결정화 박막을 제조할 수 있는 효과가 있다. 또한, 본 발명에 따른 다결정 실리콘 박막의 제조방법은 종래의 제조방법에 비하여 낮은 온도에서 결정화가 가능한 장점이 있다.
도 1은 금속유도결정화법에 의한 종래의 다결정 실리콘 박막의 제조방법을 설명하기 위한 도면이다.
도 2는 발명의 바람직한 실시예에 따른 제조공정을 보여주는 도면이다.
도 3은 도 2에 도시된 제1실리콘층 형성단계 후의 단면을 보여주는 도면이다.
도 4는 도 2에 도시된 과잉촉매 포집층 형성단계 후의 단면을 보여주는 도면이다.
도 5는 도 2에 도시된 식각단계 후의 단면을 보여주는 도면이다.
도 6은 도 2에 도시된 제2실리콘층 형성단계 후의 단면을 보여주는 도면이다.
도 7은 도 2에 도시된 결정화 단계 후에 다결정 실리콘이 기판에 형성된 모습을 도식적으로 보여주는 단면이다.
도 8은 비정질 실리콘의 표면을 광학 현미경으로 본 사진이다.
도 9는 도 8에 도시된 비정질 실리콘의 파수를 분석한 그래프이다.
도 10은 결정질 실리콘 웨이퍼의 표면을 광학 현미경으로 본 사진이다.
도 11은 도 10에 도시된 실리콘 웨이퍼의 파수를 분석한 그래프이다.
도 12는 종래의 금속유도결정화법에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다.
도 13은 도 12에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다.
도 14는 본 발명에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다.
도 15는 도 14에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다.
도 2는 발명의 바람직한 실시예에 따른 제조공정을 보여주는 도면이다.
도 3은 도 2에 도시된 제1실리콘층 형성단계 후의 단면을 보여주는 도면이다.
도 4는 도 2에 도시된 과잉촉매 포집층 형성단계 후의 단면을 보여주는 도면이다.
도 5는 도 2에 도시된 식각단계 후의 단면을 보여주는 도면이다.
도 6은 도 2에 도시된 제2실리콘층 형성단계 후의 단면을 보여주는 도면이다.
도 7은 도 2에 도시된 결정화 단계 후에 다결정 실리콘이 기판에 형성된 모습을 도식적으로 보여주는 단면이다.
도 8은 비정질 실리콘의 표면을 광학 현미경으로 본 사진이다.
도 9는 도 8에 도시된 비정질 실리콘의 파수를 분석한 그래프이다.
도 10은 결정질 실리콘 웨이퍼의 표면을 광학 현미경으로 본 사진이다.
도 11은 도 10에 도시된 실리콘 웨이퍼의 파수를 분석한 그래프이다.
도 12는 종래의 금속유도결정화법에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다.
도 13은 도 12에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다.
도 14는 본 발명에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다.
도 15는 도 14에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다.
이하, 본 발명에 따른 바람직한 실시 예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 발명의 제1실시 예에 따른 제조공정을 보여주는 도면이다. 도 3은 도 2에 도시된 제1실리콘층 형성단계 후의 단면을 보여주는 도면이다. 도 4는 도 2에 도시된 과잉촉매 포집층 형성단계 후의 단면을 보여주는 도면이다. 도 5는 도 2에 도시된 식각단계 후의 단면을 보여주는 도면이다. 도 6은 도 2에 도시된 제2실리콘층 형성단계 후의 단면을 보여주는 도면이다. 도 7은 도 2에 도시된 결정화 단계 후에 다결정 실리콘이 기판에 형성된 모습을 도식적으로 보여주는 단면이다.
도 1 내지 도 7을 참조하면, 본 발명 바람직한 실시예에 따른 다결정 실리콘 박막의 제조방법(이하, "제조방법"이라 함)은 금속층 형성단계(S1)와, 산화막 형성단계(S2)와, 패터닝 단계(S3)와, 제1실리콘층 형성단계(S4)와, 과잉 촉매 포집층 형성단계(S5)와, 제1열처리 단계(S6)와, 식각 단계(S7)와, 제2실리콘층 형성단계(S8)와, 결정화 단계(S9)를 포함하고 있다.
상기 금속층 형성단계(S1)에서는 유리와 같은 절연 기판(10)상에 니켈(Ni)과 같은 금속층(30)을 형성시킨다. 상기 기판(10)은 실리콘 산화물(SiO2)과 같은 물질로 이루어진 완충층(20)을 포함하고 있다. 상기 완충층(20)은 절연기능을 하기 위해 마련된 것이다. 또한, 상기 완충층(20)은 후술하는 산화막 형성단계(S2) 또는 제1열처리 단계(S6) 또는 결정화 단계(S9)에서 상기 기판(10)으로부터 후술하는 제1실리콘층(40) 또는 제2실리콘층(60)에 불순물이 확산되어 제1실리콘층(40)이나 제2실리콘층(60)에 불순물이 오염되는 것을 방지하기 위해 마련된 것이다. 상기 금속층(30)은 스퍼터링(sputtering) 또는 플라즈마 화학증착(PECVD)과 같은 알려진 방법에 의해 수행될 수 있다. 상기 금속층(30)의 두께는 5Å 내지 1500Å인 것이 바람직하다. 상기 금속층(30)의 두께가 5Å 미만인 경우에는 상기 금속층(30)의 두께가 너무 얇아서 공정 재현성이 나빠지는 문제점과 넓은 면적에 증착시 상기 금속층(30)의 균일성(uniformity)이 나빠지는 문제점이 있다. 한편, 상기 금속층(30)의 두께가 1500Å을 초과하는 경우에는 후술하는 제2실리콘층(60)에 지나치게 많은 금속이 침투하여 금속의 오염문제가 발생함으로써 후술하는 결정화 단계(S9)에서 형성되는 다결정 실리콘을 포함하는 디바이스(device)의 특성을 저하시키는 문제점이 있다.
상기 산화막 형성단계(S2)에서는 상기 금속층(30)을 진공, 공기 산소, 질소 중 어느 하나의 분위기하에서 열처리하여 상기 금속층(30)의 표면에 니켈 산화물(NiO 또는 Ni2O3)과 같은 금속 산화막(35)을 형성하거나, 상기 금속층(30) 위에 금속 산화막(35)을 증착하여 금속 산화막(35)을 형성한다. 상기 산화막(35)을 형성하는 열처리 온도는 50℃ 내지 1000℃인 것이 바람직하다. 상기 산화막(35) 형성단계의 열처리 온도가 50℃ 미만인 경우에는 니켈(Ni)의 산화물이 잘 형성되지 않는 문제점이 있다. 한편, 상기 산화막(35) 형성단계의 열처리 온도가 1000℃를 초과하는 경우에는 유리(glass)로 된 상기 기판(10)이 열충격에 의해 변형 또는 파손되는 문제가 발생한다. 상기 산화막 형성단계(S2)의 열처리 방법은 고온 공정(furnace), 금속 열처리(RTA), 자외선(UV) 가열법 등을 사용할 수 있다. 상기 산화막(35)은 후술하는 제1열처리 단계(S6)에서 금속 실리콘 산화물층(55)을 형성하는 과정에서 촉매 금속의 확산시 활성화 에너지를 낮추어 주는 작용을 한다. 상기 산화막(35)의 두께는 1Å 내지 300Å인 것이 바람직하다. 상기 산화막(35)의 두께가 1Å 미만인 경우에는 상기 산화막(35)이 너무 얇아 제 기능을 수행하지 못하는 문제점이 있다. 한편, 상기 산화막(35)의 두께가 300Å을 초과하는 경우에는 상기 금속층(30)으로부터 촉매 금속이 침투하기 어려워지는 문제점이 있다.
상기 패터닝 단계(S3)에서는 상기 산화막 형성단계(S2) 후에 상기 산화막(35)의 일부분을 사진 식각 방법으로 제거하여 금속층(30)이 노출되도록 패터닝 한다. 필요에 따라 상기 패터닝 단계(S3)는 생략될 수 있다. 상기 패터닝 단계(S3)를 거치는 것은 결정질 실리콘의 성장핵을 균일하게 분포시키기 위한 것이다.
상기 제1실리콘층 형성단계(S4)에서는 비정질로 이루어진 제1실리콘층(40)을 플라즈마 화학증착법과 같이 알려진 수단을 이용하여 상기 산화막(35) 위에 형성한다. 상기 제1실리콘층(40)의 두께는 5Å 내지 1500Å인 것이 바람직하다. 상기 제1실리콘층(40)의 두께가 5Å 미만인 경우에는 상기 제1실리콘층(40)의 두께가 너무 얇아서 공정 재현성이 나빠지는 문제점과 넓은 면적에 증착시 상기 제1실리콘층(40)의 균일성(uniformity)이 나빠지는 문제점이 있다. 한편, 상기 제1실리콘층(40)의 두께가 1500Å를 초과하는 경우에는 상기 금속층(30)과 결합하여 상기 제1실리콘층(40)이 금속 실리콘 산화물층(55)을 형성하는데 필요하지 않은 화학결합이 생성되는 문제점이 있다. 또한, 상기 금속층(30)의 두께와 상기 제1실리콘층(40)의 두께의 비는 1:0.5 내지 1:20인 것이 바람직하다. 상기 금속층(30)의 두께와 상기 제1실리콘층(40)의 두께의 비가 위 범위를 벗어나는 경우에는 전술한 바와 같이 금속 실리콘 산화물층(55)을 형성하는데 필요하지 않은 화학 결합이 생성되는 문제점이 있다. 즉 금속 유도결합에 필요한 실리사이드 조성이 아닌 다른 조성의 화학결합이 형성되어 유도 결정화에 방해가 되는 것이다.
상기 과잉 촉매 포집층 형성단계(S5)에서는 상기 제1실리콘층(40) 위에 질화 실리콘층(50, SiN)을 형성한다. 상기 질화 실리콘층(50)을 형성하는 방법은 질화 실리콘 입자를 플라즈마 화학증착법과 같은 알려진 수단에 의해 상기 제1실리콘층(40) 위에 적층한다. 상기 질화 실리콘층(50)의 두께는 100Å 이상으로 형성하는 것이 바람직하다. 상기 질화 실리콘층(50)의 두께가 100Å 미만인 경우에는 공정상 그 질화 실리콘층(50)의 두께가 너무 얇아서 넓은 면적에 균일하게 상기 질화 실리콘층(50)이 형성되지 못하므로 과잉 촉매의 포집이 제대로 이루어지지 않는 문제점이 있다.
상기 제1열처리 단계(S6)에서는 상기 금속층(30)으로부터 니켈(Ni)과 같은 촉매 금속 원자가 상기 산화막(35)을 통과하여 상기 제1실리콘층(40)으로 이동하여 금속 실리콘 산화물층(55, NiSiO)을 형성하도록 열처리가 행해진다. 상기 제1열처리 단계(S6)에서 행해지는 열처리는 고온 공정(furnace), 급속 열처리(RTA), 자외선(UV) 가열법 등에 의해 이루어질 수 있다. 상기 제1열처리 단계(S6)에서 형성된 금속 실리콘 산화물층(55)은 후술하는 결정화 단계(S9)에서 비정질 실리콘(a-Si)을 결정화하는 핵 역할을 한다.
상기 식각 단계(S7)에서는 상기 제1열처리 단계(S6) 후에 과잉 촉매 포집층 형성단계(S5)에서 적층한 상기 질화 실리콘층(50)을 제거한다. 상기 질화 실리콘층(50)을 제거하는 방법은 공지된 식각 방법을 사용하여 행해질 수 있으므로 상세한 서술은 생략하기로 한다.
상기 제2실리콘층 형성단계(S8)에서는 상기 금속 실리콘 산화물층(55) 위에 비정질 실리콘을 적층시켜 제2실리콘층(60)을 형성한다. 상기 제2실리콘층(60)을 형성시키는 방법은 공지된 플라즈마 화학증착법과 같은 방법을 사용하여 행해질 수 있다.
상기 결정화 단계(S9)에서는 상기 금속 실리콘 산화물층(55)의 금속 입자를 매개로 하여 비정질로 이루어진 상기 제2실리콘층(60)에서 결정질 실리콘(70)이 생성되도록 열처리한다. 상기 결정화 단계(S9)에서의 열처리는 RTA(Rapid Thermal Annealing) 장비를 사용하여 예컨대 630℃에서 수행한다.
이와 같은 제조방법에 의해 제조된 다결정 실리콘 박막의 결정화 상태를 분석하기 위하여 광학 현미경과 라만 분광기(Raman Spectroscopy)를 사용하여 결정립의 크기를 관찰하고 최대 강도를 가지는 파수를 분석하였다.
도 8은 비정질 실리콘의 표면을 광학 현미경으로 본 사진이다. 도 9는 도 8에 도시된 비정질 실리콘의 파수를 분석한 그래프이다. 도 10은 결정질 실리콘 웨이퍼의 표면을 광학 현미경으로 본 사진이다. 도 11은 도 10에 도시된 실리콘 웨이퍼의 파수를 분석한 그래프이다. 도 12는 종래의 금속유도결정화법에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다. 도 13은 도 12에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다. 도 14는 본 발명에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다. 도 15는 도 14에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다.
도 8 및 도 9를 참조하면 비정질 실리콘인 상기 제2실리콘층(60)은 파수 480cm-1에서 최대 강도(intensity)가 나타난다. 도 9에서 가로축은 파수(cm-1)를 나타내며 진동수에 대응하는 값이다. 파수(wave number)란 원자·분자·핵 분광학에서 빛의 진동수를 빛의 속도로 나누어서 단위 거리에 있는 파동의 수를 나타내는 진동수의 단위이다. 즉, 어떤 파의 진동수는 그리스 문자 ν(뉴)로 나타내는데 이는 광속 c를 파장 λ로 나눈 값과 같다. 즉 ν〓c/λ이다. 스펙트럼의 가시광선 영역에서 전형적인 스펙트럼 선은 5.8×10-5㎝의 파장이며 5.17×1014㎐의 진동수에 해당한다. 그런데 이와 같은 진동수가 너무 큰 값을 갖기 때문에 이 숫자를 광속으로 나누어서 크기를 작게 하는 것이 편리하다. 진동수를 광속으로 나누면 ν/c인데 이는 위 식에서 1/λ이다. 파장을 m단위로 재면 1/λ는 1m 내에서 발견되는 파의 수를 나타낸다. 파수는 대개 1/m, 즉 m- 1와 1/㎝, 즉 ㎝-1의 단위로 측정한다.
도 9에서 세로축은 단위 시간당 측정되는 파수의 합으로서 강도(intensity, CPS, Count Per Second)에 해당하는 값이다. 도 11, 도 13, 도 15의 가로축과 세로축의 단위는 도 9와 동일하다. 이에 반하여 정형적인 결정질 실리콘인 실리콘 웨이퍼는 도 10 및 도 11에 도시된 바와 같이 파수 520cm-1에서 최대 강도가 나타나고 있다. 도 12 및 도 13은 종래의 금속유도결정화법에 의해 제조된 다결정 실리콘 박막의 표면사진과 파수 분석 그래프를 보여주고 있다. 도 12 및 도 13을 참조하면 도 10 및 도 11에 도시된 결정질 실리콘 웨이퍼와 비교하여 유사한 파수에서 최대 강도가 나타나고 있다. 그런데, 도 12에 도시된 실리콘 박막의 표면에 대한 광학 현미경 사진은 1000배 확대된 것으로서 비교적 결정립의 크기가 작은 것을 알 수 있다.
한편, 본 발명에 의해 제조된 다결정 실리콘 박막의 광학 현미경 사진과 파수 분석 그래프가 각각 도 14와 도 15에 도시되어 있다. 도 15를 참조하면 본 발명에 의해 제조된 다결정 실리콘 박막에서 최대 강도를 나타내는 파수는 도 11에 도시된 결정질 실리콘 웨이퍼와 같이 잘 나타나고 있는 것을 알 수 있다. 또한, 도 14는 1000배 확대된 광학 현미경 사진인데, 도 14와 도 12를 비교하면, 본 발명에 의해 제조된 다결정 실리콘 박막의 결정립이 종래의 방법으로 제조된 다결정 실리콘 박막의 결정립 보다 훨씬 큰 것을 알 수 있다. 이와 같은 실험결과로부터 본 발명에 따른 다결정 실리콘 박막의 제조방법이 종래의 제조방법보다 우수한 것을 알 수 있다. 또한, 본 발명에 따른 다결정 실리콘 박막의 제조방법은 종래의 제조방법보다 낮은 온도에서 결정화가 가능한 장점이 있다. 본 발명에 따른 다결정 실리콘 박막의 제조방법은 비정질 실리콘으로부터 결정질 실리콘으로 변태되는 반응의 핵인 촉매 금속을 비정질 실리콘층의 하부에 배치함으로써 촉매 금속의 양을 사전에 정밀하게 제어한 다음 비정질 실리콘층에 확산되도록 함으로써 불순물이 유입되는 것을 방지하고 활성화 에너지를 낮추는 장점이 있다.
본 발명의 제1실시 예에서, 상기 산화막 형성단계 후에 상기 산화막의 일부분을 사진 식각 방법으로 제거하여 금속층이 노출되도록 패터닝하는 패터닝 단계 후에 제1실리콘층 형성단계를 수행하는 것으로 서술하였으나 상기 패터닝 단계는 필요에 따라 생략될 수 있다.
본 발명의 제1실시 예에서, 상기 제1실리콘층 형성단계 후에 그 제1실리콘층 위에 질화 실리콘층을 형성하는 과잉 촉매 포집층 형성단계; 및 상기 제1열처리 단계 후에 상기 질화 실리콘층을 식각하여 제거하는 식각 단계; 를 포함하는 것으로 서술하였으나, 상기 과잉촉매 포집층 형성단계와 상기 식각 단계를 포함하지 않더라도 본 발명의 목적을 달성할 수 있다.
한편, 본 발명의 제1실시 예와는 달리, 절연 기판상에 비정질 실리콘은 적층시키는 제1실리콘층 형성단계; 상기 비정질 실리콘 위체 금속과 그 금속의 산화물이 혼재된 상태로 금속 산화막을 형성하는 산화막 형성단계; 상기 산화막 위에 비정질 실리콘을 적층시키는 제2실리콘층 형성단계; 및 상기 산화막의 금속입자를 촉매로 하여 상기 제1실리콘층의 비정질 실리콘이 결정질 실리콘으로 성장하도록 열처리하는 결정화 단계;를 포함할 수 있다. 즉 본 발명의 제1실시 예와 달리 기판에 금속층을 형성하지 않고 산화막을 형성하고 이후 본 발명의 제1실시 예와 동일한 과정을 거치는 방법이다.
한편, 본 발명의 제2실시 예는 상기 제1실시 예를 변형한 것이다. 제2실시 예에 따른 다결정 실리콘 박막의 제조방법은, 제1실시 예의 상기 제2실리콘층 형성단계에서 적층되는 물질을 비정질 실리콘 대신에 비정질 실리콘게르마늄층 또는 비정질 실리콘 탄화물층을 적층한 점이 다르다. 따라서, 제2실시 예에 따른 결정화 단계에서 형성되는 물질은 제1실시 예와 달리 결정질 실리콘게르마늄층 또는 결정질 실리콘 탄화물층이다.
한편, 본 발명의 제3실시 예는 상기 제2실시 예를 변형한 것으로서, 상기 제1실리콘층 형성단계에서 적층되는 물질을 비정질 실리콘 대신에 비정질 실리콘게르마늄층 또는 비정질 실리콘 탄화물층을 적층한 점만이 상기 제2실시 예와 다르다.
한편, 본 발명의 제3실시 예는 상기 제1실시 예를 변형한 것으로서, 상기 제1실시 예의 금속층 형성단계, 산화막 형성단계, 제1실리콘층 형성단계, 제1열처리 단계를 순차적으로 2회 반복한 점이 제1실시 예와 다르다. 즉, 본 발명의 제3실시 예에 따른 다결정 실리콘 박막의 제조방법은, 절연 기판상에 금속층을 형성시키는 제1금속층 형성단계; 상기 제1금속층을 열처리하여 그 제1금속층의 표면에 금속 산화막을 형성하거나, 상기 금속층 위에 금속 산화막을 증착하여 금속 산화막을 형성하는 제1산화막 형성단계; 상기 제1산화막 형성단계에서 형성된 상기 금속 산화막 위에 비정질 실리콘층을 적층하는 제1실리콘층을 형성하는 제1실리콘층 형성단계; 상기 제1금속층으로부터 촉매 금속 원자가 상기 제1실리콘층으로 이동하여 금속 실리콘 산화물층을 형성하도록 열처리하는 제1열처리 단계; 상기 금속 실리콘 산화물층 위에 금속층을 형성시키는 제2금속층 형성단계; 상기 제2금속층을 열처리하여 그 제2금속층의 표면에 금속 산화막을 형성하거나 상기 제2금속층의 표면에 금속 산화막을 증착하여 금속 산화막을 형성하는 제2산화막 형성단계; 상기 제2산화막 위에 비정질 실리콘층을 적층하여 제2실리콘층을 형성하는 제2실리콘층 형성단계; 상기 제2금속층으로부터 촉매 금속 원자가 상기 제2실리콘층으로 이동하여 금속 실리콘 산화물층을 형성하도록 열처리하는 제2열처리 단계; 상기 제2열처리 단계에서 형성된 금속 실리콘 산화물층 위에 비정질 실리콘층을 적층하여 제3실리콘층을 형성하는 제3실리콘층 형성단계; 및 상기 제1금속층과 상기 제2금속층 또는 상기 제1산화막 형성단계 또는 상기 제2산화막 형성단계에서 형성된 금속 산화막의 금속 입자를 촉매로 하여 상기 제3실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계;를 포함하고 있다.
상기 제2실 예 내지 제4실시 예는 상술한 제1실시 예를 기초로 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 용이하게 이해할 수 있다.
이상, 바람직한 실시 예들을 들어 본 발명에 대해 설명하였으나, 본 발명이 그러한 예들에 의해 한정되는 것은 아니며, 본 발명의 기술적 사상을 벗어나지 않는 범주 내에서 다양한 형태의 실시 예가 구체화될 수 있을 것이다.
10...기판 20...완충층
30...금속층 40...제1실리콘층
50...질화 실리콘층 55...금속 실리콘 산화물층
60...제2실리콘층 70...결정질 실리콘
S1...금속층 형성단계 S2...산화막 형성단계
S3...패터닝 단계 S4...제1실리콘층 형성단계
S5...과잉촉매 포집층 형성단계 S6...제1열처리 단계
S7...식각 단계 S8...제2실리콘층 형성단계
S9...결정화 단계
30...금속층 40...제1실리콘층
50...질화 실리콘층 55...금속 실리콘 산화물층
60...제2실리콘층 70...결정질 실리콘
S1...금속층 형성단계 S2...산화막 형성단계
S3...패터닝 단계 S4...제1실리콘층 형성단계
S5...과잉촉매 포집층 형성단계 S6...제1열처리 단계
S7...식각 단계 S8...제2실리콘층 형성단계
S9...결정화 단계
Claims (6)
- 절연 기판상에 금속층을 형성시키는 금속층 형성단계;
상기 금속층을 열처리하여 그 금속층의 표면에 금속 산화막을 형성하거나, 상기 금속층 위에 금속 산화막을 증착하여 금속 산화막을 형성하는 산화막 형성단계;
상기 산화막 형성단계에서 형성된 상기 금속 산화막 위에 실리콘층을 적층하는 제1실리콘층 형성단계;
상기 금속층으로부터 촉매 금속 원자가 상기 제1실리콘층으로 이동하여 금속 실리콘 산화물층을 형성하도록 열처리하는 제1열처리 단계;
상기 금속 실리콘 산화물층 위에 비정질 실리콘층을 적층시키는 제2실리콘층 형성단계; 및
상기 금속 실리콘 산화물층의 입자를 매개로 하여 상기 비정질 실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계;를 포함하며,
상기 금속층의 두께는 5Å 내지 1500Å이며, 상기 산화막의 두께는 1Å 내지 300Å이며, 상기 제1실리콘층의 두께는 5Å 내지 1500Å이며, 상기 금속층의 두께와 상기 제1실리콘층의 두께의 비는 1:0.5 내지 1:20인 것을 특징으로 하는 다결정 실리콘 박막의 제조방법. - 제1항에 있어서,
상기 산화막 형성단계에서의 열처리 온도는 50℃ 내지 1000℃이고, 상기 제1열처리 단계에서의 열처리 온도는 50℃ 내지 1000℃인 것을 특징으로 하는 다결정 실리콘 박막의 제조방법. - 제1항에 있어서,
상기 금속층 형성단계 후에 상기 금속층의 일부분을 사진 식각 방법으로 제거하여 금속층이 노출되도록 패터닝하는 패터닝 단계 후에 금속 산화막을 형성하고 그 금속 산화막 위에 상기 제1실리콘층 형성단계를 수행하는 것을 특징으로 하는 다결정 실리콘 박막의 제조방법. - 절연 기판상에 금속층을 형성시키는 금속층 형성단계;
상기 금속층을 열처리하여 그 금속층의 표면에 금속 산화막을 형성하거나, 상기 금속층 위에 금속 산화막을 증착하여 금속 산화막을 형성하는 산화막 형성단계;
상기 금속 산화막 형성단계에서 형성된 상기 금속 산화막 위에 비정질 실리콘층을 적층하여 제1실리콘층을 형성하는 제1실리콘층 형성단계;
상기 금속층으로부터 촉매 금속 원자가 상기 제1실리콘층으로 이동하여 금속 실리콘 산화물층을 형성하도록 열처리하는 제1열처리 단계;
상기 금속 실리콘 산화물층 위에 비정질 실리콘게르마늄층 또는 비정질 실리콘 탄화물층을 적층하여 비정질 실리콘게르마늄층 또는 비정질 실리콘 탄화물층을 형성하는 제2실리콘층 형성단계; 및
상기 금속 실리콘 산화물층의 금속 입자를 촉매로 하여 상기 제2실리콘층에서 형성된 비정질 실리콘게르마늄층 또는 비정질 실리콘 탄화물층에서 결정질 실리콘게르마늄층 또는 결정질 실리콘 탄화물층이 생성되도록 열처리하는 결정화 단계를 포함한 것을 특징으로 하는 다결정 실리콘 박막의 제조방법. - 절연 기판상에 금속층을 형성시키는 금속층 형성단계;
상기 금속층을 열처리하여 그 금속층의 표면에 금속 산화막을 형성하거나, 상기 금속층 위에 금속 산화막을 증착하여 금속 산화막을 형성하는 산화막 형성단계;
상기 금속 산화막 형성단계에서 형성된 상기 금속 산화막 위에 실리콘게르마늄 또는 실리콘 탄화물을 적층하는 제1실리콘층 형성단계;
상기 금속층으로부터 촉매 금속 원자가 상기 제1실리콘층으로 이동하여 금속 실리콘 게르마늄 산화물층 또는 금속 실리콘 탄화물층을 형성하도록 열처리하는 제1열처리 단계;
상기 금속 실리톤 산화물층 위에 비정질 실리콘게르마늄층 또는 비정질 실리콘 탄화물층을 적층하여 비정질 실리콘게르마늄층 또는 비정질 실리콘 탄화물층을 형성하는 제2실리콘층 형성단계; 및
상기 금속 실리콘 산화물층 또는 상기 금속 실리콘 탄화물층의 금속 입자를 촉매로 하여 상기 제2실리콘층에서 결정질 실리콘게르마늄층 또는 결정질 실리콘 탄화물층이 생성되도록 열처리하는 결정화 단계를 포함한 것을 특징으로 하는 다결정 실리콘 박막의 제조방법. - 절연 기판상에 금속층을 형성시키는 제1금속층 형성단계;
상기 제1금속층을 열처리하여 그 제1금속층의 표면에 금속 산화막을 형성하거나, 상기 금속층 위에 금속 산화막을 증착하여 금속 산화막을 형성하는 제1산화막 형성단계;
상기 제1산화막 형성단계에서 형성된 상기 금속 산화막 위에 비정질 실리콘층을 적층하는 제1실리콘층을 형성하는 제1실리콘층 형성단계;
상기 제1금속층으로부터 촉매 금속 원자가 상기 제1실리콘층으로 이동하여 금속 실리콘 산화물층을 형성하도록 열처리하는 제1열처리 단계;
상기 금속 실리콘 산화물층 위에 금속층을 형성시키는 제2금속층 형성단계;
상기 제2금속층을 열처리하여 그 제2금속층의 표면에 금속 산화막을 형성하거나 상기 제2금속층의 표면에 금속 산화막을 증착하여 금속 산화막을 형성하는 제2산화막 형성단계;
상기 제2산화막 위에 비정질 실리콘층을 적층하여 제2실리콘층을 형성하는 제2실리콘층 형성단계;
상기 제2금속층으로부터 촉매 금속 원자가 상기 제2실리콘층으로 이동하여 금속 실리콘 산화물층을 형성하도록 열처리하는 제2열처리 단계;
상기 제2열처리 단계에서 형성된 금속 실리콘 산화물층 위에 비정질 실리콘층을 적층하여 제3실리콘층을 형성하는 제3실리콘층 형성단계; 및
상기 제1금속층과 상기 제2금속층 또는 상기 제1산화막 형성단계 또는 상기 제2산화막 형성단계에서 형성된 금속 산화막의 금속 입자를 촉매로 하여 상기 제3실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계;를 포함하는 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100067482A KR101118275B1 (ko) | 2010-07-13 | 2010-07-13 | 다결정 실리콘 박막의 제조방법 |
| TW099139582A TWI451479B (zh) | 2010-07-13 | 2010-11-17 | 多晶矽薄膜的製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100067482A KR101118275B1 (ko) | 2010-07-13 | 2010-07-13 | 다결정 실리콘 박막의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120006821A true KR20120006821A (ko) | 2012-01-19 |
| KR101118275B1 KR101118275B1 (ko) | 2012-03-20 |
Family
ID=45612397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100067482A KR101118275B1 (ko) | 2010-07-13 | 2010-07-13 | 다결정 실리콘 박막의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR101118275B1 (ko) |
| TW (1) | TWI451479B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101959754B1 (ko) * | 2018-02-27 | 2019-03-19 | 한국과학기술원 | 비냉각형 적외선 센서용 감지막 형성방법과 그에 따라 형성된 비냉각형 적외선 센서용 감지막 및 비냉각형 적외선 센서 제조방법과 그에 따라 제조된 적외선 센서 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI791481B (zh) * | 2017-01-30 | 2023-02-11 | 德商麥克專利有限公司 | 形成有機電致發光（ｅｌ）元件之方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100729942B1 (ko) * | 2004-09-17 | 2007-06-19 | 노재상 | 도전층을 이용한 실리콘 박막의 어닐링 방법 및 그로부터제조된 다결정 실리콘 박막 |
| KR100949762B1 (ko) * | 2007-12-10 | 2010-03-25 | 한국과학기술연구원 | 복합 전해질 및 그 제조 방법과, 이를 이용한 중공형금속산화물 입자를 포함하는 전해질 기반의 염료감응태양전지 |
| KR100965778B1 (ko) * | 2008-01-16 | 2010-06-24 | 서울대학교산학협력단 | 고효율 다결정 실리콘 태양전지 및 그 제조방법 |
-
2010
- 2010-07-13 KR KR1020100067482A patent/KR101118275B1/ko not_active IP Right Cessation
- 2010-11-17 TW TW099139582A patent/TWI451479B/zh active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101959754B1 (ko) * | 2018-02-27 | 2019-03-19 | 한국과학기술원 | 비냉각형 적외선 센서용 감지막 형성방법과 그에 따라 형성된 비냉각형 적외선 센서용 감지막 및 비냉각형 적외선 센서 제조방법과 그에 따라 제조된 적외선 센서 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI451479B (zh) | 2014-09-01 |
| TW201203319A (en) | 2012-01-16 |
| KR101118275B1 (ko) | 2012-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6881615B2 (en) | Method for crystallizing semiconductor material without exposing it to air | |
| US5313076A (en) | Thin film transistor and semiconductor device including a laser crystallized semiconductor | |
| US5962869A (en) | Semiconductor material and method for forming the same and thin film transistor | |
| CN1291785A (zh) | 半导体器件的制造方法 | |
| KR100994236B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| US20010051416A1 (en) | Semiconductor material and method for forming the same and thin film transistor | |
| KR101118275B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101044415B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101064325B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| JP2009135488A (ja) | シリコンの結晶化方法 | |
| KR101011806B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR20130060002A (ko) | 저온 다결정 박막의 제조방법 | |
| KR101057147B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101131216B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101079302B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101281132B1 (ko) | 저온 다결정 박막의 제조방법 | |
| KR101095621B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101117291B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101123373B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101131217B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101193226B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101179223B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101744006B1 (ko) | 플라즈마에 의한 비정질 실리콘의 결정화 방법 | |
| KR100413473B1 (ko) | 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법 | |
| JP3986781B2 (ja) | 薄膜トランジスタの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |