KR101117291B1 - 다결정 실리콘 박막의 제조방법 - Google Patents
다결정 실리콘 박막의 제조방법 Download PDFInfo
- Publication number
- KR101117291B1 KR101117291B1 KR1020110001079A KR20110001079A KR101117291B1 KR 101117291 B1 KR101117291 B1 KR 101117291B1 KR 1020110001079 A KR1020110001079 A KR 1020110001079A KR 20110001079 A KR20110001079 A KR 20110001079A KR 101117291 B1 KR101117291 B1 KR 101117291B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal
- silicon
- forming
- silicon layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 54
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000010410 layer Substances 0.000 claims abstract description 306
- 229910052751 metal Inorganic materials 0.000 claims abstract description 134
- 239000002184 metal Substances 0.000 claims abstract description 134
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 104
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 104
- 239000010703 silicon Substances 0.000 claims abstract description 104
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 52
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 51
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 37
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 37
- 239000011229 interlayer Substances 0.000 claims abstract description 34
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000010408 film Substances 0.000 claims description 80
- 238000002425 crystallisation Methods 0.000 claims description 49
- 238000010438 heat treatment Methods 0.000 claims description 45
- 230000008025 crystallization Effects 0.000 claims description 43
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 40
- 230000000903 blocking effect Effects 0.000 claims description 26
- 239000003054 catalyst Substances 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 21
- 238000010030 laminating Methods 0.000 claims description 13
- 239000002923 metal particle Substances 0.000 claims description 10
- 150000002222 fluorine compounds Chemical class 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000003863 metallic catalyst Substances 0.000 abstract 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 15
- 230000004888 barrier function Effects 0.000 description 10
- 239000011521 glass Substances 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 8
- 230000006698 induction Effects 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 5
- 238000004151 rapid thermal annealing Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000011109 contamination Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000035939 shock Effects 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 229910004261 CaF 2 Inorganic materials 0.000 description 3
- 229910017768 LaF 3 Inorganic materials 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 3
- 238000000879 optical micrograph Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000003197 catalytic effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 238000001069 Raman spectroscopy Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000000559 atomic spectroscopy Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010905 molecular spectroscopy Methods 0.000 description 1
- 238000004958 nuclear spectroscopy Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명에 따른 다결정 실리콘 박막의 제조방법은, 기판 상에 절연막을 형성하는 절연막 형성단계; 상기 절연막 위에 금속층을 형성하는 금속층 형성단계; 상기 금속층을 열처리하여 금속산화막을 형성하거나 상기 금속층 위에 금속산화막을 증착하여 금속산화막을 형성하는 금속산화막 형성단계; 상기 금속산화막 위에 비정질 실리콘층을 적층하여 제1실리콘층을 형성하는 제1실리콘층 형성단계; 상기 금속층으로부터 촉매 금속 원자가 상기 제1실리콘층으로 이동하여 금속 실리사이드 산화막층을 형성하도록 열처리하는 열처리 단계; 상기 금속 실리사이드 산화막층 위에 비정질 실리콘층을 적층하여 제2실리콘층을 형성하는 제2실리콘층 형성단계; 상기 제2실리콘층 위에 패터닝된 절연층을 형성하는 층간 절연층 형성단계; 상기 층간 절연층 위에 비정질 실리콘층을 적층하여 제3실리콘층을 형성하는 제3실리콘층 형성단계; 및 상기 금속 실리사이드 산화막층의 금속 입자를 촉매로 하여 상기 제2실리콘층 및 제3실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계;를 포함하는 것을 특징으로 한다.
Description
본 발명은 태양전지 등에 사용되는 다결정 실리콘 박막을 제조하는 방법에 관한 것으로서, 더 구체적으로는 비정질 실리콘의 박막을 금속유도결정화법에 의해 효과적으로 다결정 실리콘 박막을 제조하는 방법에 관한 것이다.
일반적으로, 다결정 실리콘(poly-Si)의 제조에서 일어나는 대부분의 문제점은 고온에서 취약한 유리 기판의 사용으로 인해 공정 온도를 비정질 실리콘(a-Si) 박막이 결정화되는 온도로 충분히 올릴 수 없는 것이다.
다결정 실리콘(poly-Si)의 제조에서 고온의 열처리가 필요한 공정은 비정질 실리콘(a-Si) 박막을 결정질 실리콘 박막으로 바꾸는 결정화 열처리(Crystallization)와 도핑(Doping) 후 전기적으로 활성화시키는 활성화 열처리(Dopant Activation) 등이다.
현재, 유리 기판이 허용하는 저온의 온도에서, 빠른 시간 내에 다결정 실리콘 박막을 형성하는 다양한 공정(LTPS:Low Temperature poly-Si)이 제안되고 있다. 다결정 실리콘 박막을 형성하는 대표적인 방법은 고상결정화법(SPC, Solid Phase Crystallization), 엑시머 레이저 순간 조사법(ELA, Excimer Laser Annealing), 금속유도 결정화법(MIC, Metal Induced Crystallization) 등이다.
SPC(Solid Phase Crystallization)는, 비정질 실리콘(a-Si)으로부터 다결정 실리콘(poly-Si) 박막을 얻는 가장 직접적이고도 오래 사용된 방법이다. SPC는 비정질 실리콘 박막을 600℃ 이상의 온도에서 수십 시간 동안 열처리하여 결정립의 크기가 수 마이크로 내외인 다결정 실리콘 박막을 얻는 방법이다. 이 방법으로 얻어진 다결정 실리콘 박막은 결정립 내의 결함밀도가 높고, 열처리 온도가 높기 때문에 유리 기판을 사용하기 어려우며, 장시간의 열처리로 인해 공정시간이 긴 단점이 있다.
ELA(Excimer Laser Annealing)는 비정질 실리콘 박막에 나노초(nano-second) 동안 엑시머 레이저를 순간 조사하여, 유리 기판의 손상 없이 비정질 실리콘 박막을 용융 및 재결정시키는 방법이다.
그러나, ELA는 양산 공정에서 상당한 문제점이 있는 것으로 알려져 있다. ELA는 레이저 조사량에 따른 다결정 실리콘(poly-Si) 박막의 그레인 구조가 매우 불균일하다. ELA는 공정 범위가 좁아 균일한 결정질 실리콘 박막의 제조가 어려운 문제점이 있다. 또한, 다결정 실리콘 박막의 표면이 거칠어 소자의 특성에 나쁜 영향을 주게 된다. 이러한 문제점은 박막트랜지스터(Thin Film Transistor, TFT)의 균일도가 중요한 유기발광다이오드(Organic Light Emitting Diode, OLED)의 응용에 있어서는 더욱 심각한 것이다.
이러한 문제점을 극복하기 위해 제시된 방법이 금속유도결정화법(MIC, Metal Induced Crystallization)이다. MIC는 비정질 실리콘에 금속 촉매를 스퍼터링이나 스핀 코팅의 방법으로 도포한 후에 낮은 온도에서 열처리하여 실리콘의 결정화를 유도하는 방법이다. 금속 촉매로 니켈(Ni), 구리(Cu), 알루미늄(Al), 팔라듐(Pd) 등의 다양한 금속이 사용 가능하다. 일반적으로 MIC에는 반응 제어가 쉽고 큰 그레인이 얻어지는 니켈(Ni)이 금속 촉매로 사용되고 있다. MIC는 700℃ 미만의 낮은 온도에서 결정화가 가능하나 실제 양산공정에 적용하기에는 상당한 문제점이 있다. 이 문제점은 TFT내 활성화 영역에 확산되는 상당한 양의 금속은 전형적인 금속 오염을 일으켜 TFT 특성 중 하나인 누설전류 증가시키게 된다.
저온 다결정 실리콘(Low temperature poly-Si, LTPS)의 개발은 액정디스플레이장치에 적용할 목적으로 수행되었으나, 최근 능동형 유기발광다이오드(AMOLED : Active Matrix Organic Light Emitting Diode)와 박막형 다결정 실리콘 태양전지의 등장과 더불어 개발의 필요성이 더 높아지고 있다.
저렴하고 높은 생산성을 갖는 다결정 실리콘(poly-Si)의 제조방법은, 향후 시장에서 능동형 유기발광다이오드(AMOLED)가 많은 디스플레이 제품군에서 비정질 실리콘 박막트랜지스터 액정표시장치(a-Si TFT LCD)와 경쟁할 것이라는 점에서 중요하다. 다결정 실리콘의 제조방법은, 능동형 유기발광다이오드(AMOLED)가 태양전지(solar Cell)에서 결정질 웨이퍼(Wafer) 형태와 경쟁할 것이라는 점에서도 중요하다. 따라서, 제품의 생산 원가 및 시장 경쟁력은, 생산 기술이 안정화 단계에 접어든 비정질 실리콘 박막트랜지스터 액정표시장치(a-Si TFT LCD) 및 결정질 웨이퍼 형태의 태양전지와 비교하여 얼마나 싼 가격에 안정적으로 다결정 실리콘을 제조할 수 있느냐에 달려있다.
도 1에는 금속유도결정화법에 의해 비정질 실리콘으로부터 다결정 실리콘 박막을 얻는 제조공정이 도식적으로 도시되어 있다. 도 1을 참조하면 종래의 공정에서는 유리와 같은 기판(1)에 실리콘 산화물(SiO2)로 이루어진 완충층(2)을 형성하고 그 완충층(2)에 비정질 실리콘층(3)을 플라즈마 화학증착법(PECVD, Plasma Enhanced Chemical Vapor Deposition)으로 형성한 다음, 비정질 실리콘층(3)에 니켈(Ni)과 같은 금속을 스퍼터링(sputtering)하여 도포한 후에 약 700℃ 정도로 RTA(Rapid Thermal Annealing) 방식으로 열처리하여 비정질 실리콘층(3)으로부터 결정질 실리콘(4)이 형성되도록 한다. 그런데, 종래의 방식에 의하면 비정질 실리콘층(3)의 상부에 도포되는 금속의 양을 정밀하게 제어하기 어렵기 때문에 과잉으로 도포된 금속을 제거하여 주어야 하는 등의 불편한 문제점이 있다. 이러한 공정은 제조비용을 상승시킬 뿐 아니라 결정화된 실리콘의 품질에 나쁜 영향을 미친다.
본 발명의 목적은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, 금속유도결정화법을 사용하여 다결정 실리콘 박막을 제조하는 방법에 있어서, 촉매금속의 양을 정밀하게 제어하고 낮은 온도에서 결정화가 가능하게 함으로써 효율적인 다결정 실리콘 박막의 제조방법을 제공함에 있다.
상기의 목적을 달성하기 위해 본 발명의 일 실시 예에 따른 다결정 실리콘 박막의 제조방법은, 기판 상에 절연막을 형성하는 절연막 형성단계;
상기 절연막 위에 금속층을 형성하는 금속층 형성단계;
상기 금속층을 열처리하여 금속산화막을 형성하거나 상기 금속층 위에 금속산화막을 증착하여 금속산화막을 형성하는 금속산화막 형성단계;
상기 금속산화막 위에 비정질 실리콘층을 적층하여 제1실리콘층을 형성하는 제1실리콘층 형성단계;
상기 금속층으로부터 촉매 금속 원자가 상기 제1실리콘층으로 이동하여 금속 실리사이드 산화막층을 형성하도록 열처리하는 열처리 단계;
상기 금속 실리사이드 산화막층 위에 비정질 실리콘층을 적층하여 제2실리콘층을 형성하는 제2실리콘층 형성단계;
상기 제2실리콘층 위에 패터닝된 절연층을 형성하는 층간 절연층 형성단계;
상기 층간 절연층 위에 비정질 실리콘층을 적층하여 제3실리콘층을 형성하는 제3실리콘층 형성단계; 및
상기 금속 실리사이드 산화막층의 금속 입자를 촉매로 하여 상기 제2실리콘층 및 제3실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계;를 포함하는 점에 특징이 있다.
상기 절연막, 상기 금속산화막 및 상기 금속 실리실리사이드 산화막층의 형성시 열처리 온도는 50℃ 내지 1000℃이며,
상기 결정화 단계에서의 열처리 온도는 300℃ 내지 1000℃인 것이 바람직하다.
상기 금속층의 두께는 5Å 내지 1500Å이며,
상기 절연막 및 상기 금속산화막의 두께는 1Å 내지 300Å이며,
상기 제1실리콘층의 두께는 5Å 내지 1500Å이며,
상기 금속층의 두께와 상기 제1실리콘층의 두께의 비는 1:0.5 내지 1:20인 것이 바람직하다.
상기 제3실리콘층 형성단계 수행 후 형성된 상기 제3실리콘층 위에 결정화 과정 중 외부로부터 이물질이 유입되는 것을 차단하도록 차단층을 형성하는 차단층 형성단계;
상기 차단층 형성단계 후에 상기 실리사이드 산화막층의 금속 입자를 촉매로 하여 상기 제2실리콘층 및 상기 제3실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계; 및
상기 결정화 단계 후에 상기 차단층을 제거하는 차단층 제거 단계;를 포함한 것이 바람직하다.
상기 절연막, 상기 층간 절연층 및 상기 차단층은 산화물, 질화물, 플루오르 화합물 중 어느 하나로 이루어진 것이 바람직하다.
상기 금속층은 리프트 오프 방법 또는 사진 식각 방법에 의해 그 금속층의 일부가 제거됨으로써 패터닝 된 것일 수 있다.
상기 층간 절연층에 형성된 패턴은 사각형, 원형, 직선 형태 중 어느 하나이며, 상기 패턴의 폭은 5Å 내지 10cm 이며, 상기 패턴의 높이는 5Å 내지 10㎛ 인 것이 바람직하다.
상기의 목적을 달성 달성하기 위해 본 발명의 다른 실시 예에 따른 다결정 실리콘 박막의 제조방법은, 기판 상에 절연막을 형성하는 절연막 형성단계;
상기 절연막 위에 금속층을 형성하는 금속층 형성단계;
상기 금속층을 열처리하여 금속산화막을 형성하거나 상기 금속층 위에 금속산화막을 증착하여 금속산화막을 형성하는 금속산화막 형성단계;
상기 금속산화막 위에 비정질 실리콘층을 적층하여 제1실리콘층을 형성하는 제1실리콘층 형성단계;
상기 금속층으로부터 촉매 금속 원자가 상기 제1실리콘층으로 이동하여 금속 실리사이드 산화막층을 형성하도록 열처리하는 열처리 단계;
상기 금속 실리사이드 산화막층 위에 패터닝된 절연층을 형성하는 층간 절연층 형성단계;
상기 층간 절연층 위에 비정질 실리콘층을 적층하여 제2실리콘층을 형성하는 제2실리콘층 형성단계; 및
상기 금속 실리사이드 산화막층의 금속 입자를 촉매로 하여 상기 제2실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계;를 포함하는 점에 특징이 있다.
본 발명에 따른 다결정 실리콘 박막의 제조방법은, 비정질 실리콘층에 확산되어 그 비정질 실리콘층에서 실리콘 결정화 과정에서 층간 절연층이 금속 촉매가 결정질 실리콘층으로 확산되는 것을 제한하여 결정질 실리콘이 금속 촉매로 오염되는 것을 방지하는 효과가 있다. 또한, 본 발명에 따른 다결정 실리콘 박막의 제조방법은 종래의 제조방법에 비하여 낮은 온도에서 결정화가 가능한 장점이 있다.
도 1은 금속유도결정화법에 의한 종래의 다결정 실리콘 박막의 제조방법을 설명하기 위한 도면이다.
도 2는 발명의 일 실시 예에 따른 제조공정을 보여주는 도면이다.
도 3은 도 2에 도시된 제1실리콘층 형성단계 후의 단면을 보여주는 도면이다.
도 4는 도 2에 도시된 열처리 단계 후의 단면을 보여주는 도면이다.
도 5는 도 2에 도시된 층간 절연층 형성단계 후의 단면을 보여주는 도면이다.
도 6은 도 2에 도시된 층간 절연층 형성단계 후의 입체적인 적층구조를 보여주는 도면이다.
도 7은 도 2에 도시된 차단층 형성단계 후에 단면을 보여주는 도면이다.
도 8은 도 2에 도시된 결정화 단계 후의 결정 실리콘이 기판에 형성된 모습을 도식적으로 보여주는 단면이다.
도 9는 도 2에 도시된 차단층 제거단계 후의 단면을 보여주는 도면이다.
도 10은 비정질 실리콘의 표면을 광학 현미경으로 본 사진이다.
도 11은 도 10에 도시된 비정질 실리콘의 파수를 분석한 그래프이다.
도 12는 결정질 실리콘 웨이퍼의 표면을 광학 현미경으로 본 사진이다.
도 13은 도 12에 도시된 실리콘 웨이퍼의 파수를 분석한 그래프이다.
도 14는 종래의 금속유도결정화법에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다.
도 15는 도 14에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다.
도 16은 본 발명에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다.
도 17은 도 16에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다.
도 18 및 도 19는 본 발명의 다른 실시 예를 설명하기 위한 도면이다.
도 2는 발명의 일 실시 예에 따른 제조공정을 보여주는 도면이다.
도 3은 도 2에 도시된 제1실리콘층 형성단계 후의 단면을 보여주는 도면이다.
도 4는 도 2에 도시된 열처리 단계 후의 단면을 보여주는 도면이다.
도 5는 도 2에 도시된 층간 절연층 형성단계 후의 단면을 보여주는 도면이다.
도 6은 도 2에 도시된 층간 절연층 형성단계 후의 입체적인 적층구조를 보여주는 도면이다.
도 7은 도 2에 도시된 차단층 형성단계 후에 단면을 보여주는 도면이다.
도 8은 도 2에 도시된 결정화 단계 후의 결정 실리콘이 기판에 형성된 모습을 도식적으로 보여주는 단면이다.
도 9는 도 2에 도시된 차단층 제거단계 후의 단면을 보여주는 도면이다.
도 10은 비정질 실리콘의 표면을 광학 현미경으로 본 사진이다.
도 11은 도 10에 도시된 비정질 실리콘의 파수를 분석한 그래프이다.
도 12는 결정질 실리콘 웨이퍼의 표면을 광학 현미경으로 본 사진이다.
도 13은 도 12에 도시된 실리콘 웨이퍼의 파수를 분석한 그래프이다.
도 14는 종래의 금속유도결정화법에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다.
도 15는 도 14에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다.
도 16은 본 발명에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다.
도 17은 도 16에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다.
도 18 및 도 19는 본 발명의 다른 실시 예를 설명하기 위한 도면이다.
이하, 본 발명에 따른 일 실시 예(제1실시 예)를 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 발명의 일 실시 예에 따른 제조공정을 보여주는 도면이다. 도 3은 도 2에 도시된 제1실리콘층 형성단계 후의 단면을 보여주는 도면이다. 도 4는 도 2에 도시된 열처리 단계 후의 단면을 보여주는 도면이다. 도 5는 도 2에 도시된 층간 절연층 형성단계 후의 단면을 보여주는 도면이다. 도 6은 도 2에 도시된 층간 절연층 형성단계 후의 입체적인 적층구조를 보여주는 도면이다. 도 7은 도 2에 도시된 차단층 형성단계 후에 단면을 보여주는 도면이다. 도 8은 도 2에 도시된 결정화 단계 후의 결정 실리콘이 기판에 형성된 모습을 도식적으로 보여주는 단면이다. 도 9는 도 2에 도시된 차단층 제거단계 후의 단면을 보여주는 도면이다.
도 2 내지 도 9를 참조하면, 본 발명 제1실시 예에 따른 다결정 실리콘 박막의 제조방법(이하, "제조방법"이라 함)은 절연막 형성단계(S1)와, 금속층 형성단계(S2)와, 금속산화막 형성단계(S3)와, 제1실리콘층 형성단계(S4)와, 열처리 단계(S5)와, 제2실리콘층 형성단계(S6)와, 층간 절연층 형성단계(S7)와, 제3실리콘층 형성단계(S8)와, 차단층 형성단계(S9)와, 결정화 단계(S10)와, 차단층 제거단계(S11)를 포함하고 있다.
상기 절연막 형성단계(S1)에서는 예컨대 유리와 같은 소재로 이루어진 기판(10) 상에 절연막(20)을 형성한다. 상기 절연막(20)은 스퍼터링(sputtering) 또는 플라즈마 화학증착(PECVD)과 같은 알려진 방법에 의해 수행될 수 있다. 상기 절연막(20)은 예컨대 산화물(SiO2, Al2O3, MgO 등), 질화물(SiN, AlN, Si3N4 등), 플루오르 화합물(CaF2, MgF2, LaF3, LiF 등) 중 어느 하나로 이루어질 수 있다. 상기 절연막(20)은 절연 기능을 하기 위해 마련된 것이다. 또한, 상기 절연막(20)은 후술하는 열처리 단계(S5) 또는 결정화 단계(S10)에서 상기 기판(10)으로부터 후술하는 제1실리콘층(40) 또는 제2실리콘층(50) 또는 제3실리콘층(60)에 불순물이 확산 되어 제1실리콘층(40)이나 제2실리콘층(50) 또는 제3실리콘층(60)에 불순물이 오염되는 것을 방지하기 위해 마련된 것이다. 상기 절연막(20)의 두께는 각각 1Å 내지 300Å인 것이 바람직하다. 상기 절연막(20)의 두께가 1Å 미만인 경우에는 후술하는 결정화 단계(S10)에서 절연기능이 상대적으로 떨어진다. 한편, 상기 절연막(20)의 두께가 300Å을 초과하는 경우에는 오히려 제조비용이 상승하며 절연기능의 향상은 거의 없게 된다. 상기 절연막 형성단계(S1)에서의 열처리 온도는 50℃ 내지 1000℃인 것이 바람직하다. 상기 절연막 형성단계(S1)에서의 열처리 온도가 50℃ 미만인 경우에는 절연막을 형성하는 산화물, 질화물, 플루오르 화합물이 제대로 형성되지 않은 문제점이 있다. 한편, 상기 절연막 형성단계(S1)에서의 열처리 온도가 1000℃를 초과하는 경우에는 유리로 된 기판이 열 충격에 의해 파손될 수 있는 문제점이 있다.
상기 금속층 형성단계(S2)에서는 상기 절연층(20) 상에 예컨대 니켈(Ni), 구리(Cu), 코발트(Co), 철(Fe), 금(Au), 알루미늄(Al), 인듐(In), 티타늄(Ti)과 같은 금속층(30)을 형성시킨다. 상기 금속층(30)은 스퍼터링(sputtering) 또는 플라즈마 화학증착(PECVD)과 같은 알려진 방법에 의해 수행될 수 있다. 상기 금속층(30)의 두께는 5Å 내지 1500Å인 것이 바람직하다. 상기 금속층(30)의 두께가 5Å 미만인 경우에는 너무 얇은 두께로 인해 공정 재현성 문제와 넓은 면적에 증착시 상기 금속층(30)의 균일성(uniformity)이 나빠지는 문제점이 있다. 한편, 상기 금속층(30)의 두께가 1500Å을 초과하는 경우에는 많은 금속이 침투하여 금속 오염문제가 유발되어 결정화된 실리콘층을 포함하는 디바이스(device)의 특성을 저하시키는 문제점이 있다. 상기 금속층의 두께는 후술하는 제1실리콘층(40)의 두께와의 관계에서 결정되는 것이 바람직하다. 상기 금속층(30)은 그 금속층 형성단계(S2)에서 상기 금속층(30)의 일부분을 예컨대 리프트 오프(lift off) 방법 또는 사진 식각 방법으로 제거되어 패턴을 형성할 수 있다. 상기 금속층(30)에 패턴을 형성하는 공정은 필요에 따라 수행될 수 있으며, 상기 금속층(30)에 패턴을 형성하는 공정을 수행하지 않을 수 있다.
상기 금속산화막 형성단계(S3)에서는 상기 금속층 형성단계(S2)를 거친 금속층(30)을 열처리하여 그 금속층(30)의 표면에 금속산화막(35)을 형성하거나, 상기 금속층(30) 위에 금속산화막(35)을 증착하여 금속산화막을 형성할 수 있다. 도 3에 는 금속층(30)에 패턴을 형성하지 않고 금속산화막(35)을 형성한 단면을 보여주고 있다. 상기 금속산화막(35)의 두께는 1Å 내지 300Å인 것이 바람직하다. 상기 금속산화막(35)의 두께가 1Å 미만인 경우에는 상기 금속산화막(35)이 너무 얇아 제 기능을 수행하지 못하는 문제점이 있다. 한편, 상기 금속산화막(35)의 두께가 300Å을 초과하는 경우에는 상기 금속층(30)으로부터 촉매 금속이 침투하기 어려워지는 문제점과 공정의 수행시간이 지나치게 길어져 비경제적인 문제점이 있다. 상기 금속산화막 형성단계(S3)에서의 열처리에 의해 금속산화막(35)을 형성하는 경우에 열처리 온도는 50℃ 내지 1000℃인 것이 바람직하다. 상기 금속산화막 형성단계(S5)에서의 열처리 온도가 50℃ 미만인 경우에는 금속산화막(35)가 형성되지 않는 문제점이 있다. 한편, 상기 금속산화막 형성단계(S3)에서의 열처리 온도가 1000℃를 초과하는 경우에는 유리로 이루어진 기판이 열 충격에 의해 파손되거나 손상되는 문제점이 발생할 수 있다.
상기 제1실리콘층 형성단계(S4)에서는 상기 금속산화막(35) 위에 비정질 실리콘층을 적층하여 제1실리콘층(40)을 형성한다. 상기 제1실리콘층(40)은 플라즈마 화학증착법과 같이 알려진 수단을 이용하여 상기 금속산화막(35) 위에 적층 함으로써 형성한다. 상기 제1실리콘층(40)의 두께는 5Å 내지 1500Å인 것이 바람직하다. 상기 제1실리콘층(40)의 두께가 5Å 미만인 경우에는 상기 제1실리콘층(40)의 두께가 너무 얇아서 공정 재현성이 나빠지는 문제점과 넓은 면적에 증착시 상기 제1실리콘층(40)의 균일성(uniformity)이 나빠지는 문제점이 있다. 한편, 상기 제1실리콘층(40)의 두께가 1500Å를 초과하는 경우에는 상기 금속층(30)의 금속 원소와 결합하여 상기 제1실리콘층(40)이 후술하는 금속 실리사이드 산화막층(45)을 형성하는데 필요하지 않은 화학결합이 생성되는 문제점이 있다. 또한, 상기 금속층(30)의 두께와 상기 제1실리콘층(40)의 두께의 비는 1:0.5 내지 1:20인 것이 바람직하다. 상기 금속층(30)의 두께와 상기 제1실리콘층(40)의 두께의 비가 그 범위를 벗어나는 경우에는 전술한 바와 같이 금속 실리사이드 산화막층(45)을 형성하는데 필요하지 않은 화학 결합이 생성되는 문제점이 있다. 즉 금속 유도결합에 필요한 금속 실리사이드 산화막층(45)의 조성이 아닌 다른 조성의 화학결합이 형성되어 유도 결정화에 방해가 되는 것이다.
상기 열처리 단계(S5)에서는 상기 금속층(30)으로부터 촉매 금속 원자가 상기 제1실리콘층(40)으로 이동하여 금속 실리사이드 산화막층(45)을 형성하도록 열처리한다. 상기 금속 실리사이드 산화막층(45)은 상기 금속층(30)과, 상기 금속산화막(35)과, 상기 제1실리콘층(40)의 입자가 열에너지에 의해 이동하여 화학결합됨으로써 생성된다. 즉, 상기 금속층(30)으로부터 예컨대 니켈(Ni)과 같은 촉매 금속 원자가 상기 제1실리콘층(40)으로 이동하여 상기 금속산화막(35)으로부터 이동된 산소(O)와 결합하여 예컨대 NiSiO와 같은 금속 실리사이드 산화막층(45)을 형성한다. 상기 열처리 단계(S5)에서 행해지는 열처리는 고온 공정(furnace), 급속 열처리(RTA), 자외선(UV) 가열법 등에 의해 이루어질 수 있다. 상기 열처리 단계(S5)에서 형성된 금속 실리사이드 산화막층(45)은 후술하는 결정화 단계(S10)에서 제2실리콘층(50) 및 제3실리콘층(60)을 결정화하는 핵 역할을 한다. 상기 열처리 단계(S5)에서의 열처리 온도는 50℃ 내지 1000℃인 것이 바람직하다. 상기 열처리 단계(S5)의 열처리 온도가 50℃ 미만인 경우에는 금속 실리사이드 산화물층(45)이 잘 형성되지 않는 문제점이 있다. 상기 열처리 단계(S5)의 열처리 온도가 1000℃를 초과하는 경우에는 유리(glass)로 된 상기 기판(10)이 열 충격에 의해 변형 또는 파손되는 문제점이 있다. 상기 열처리 단계(S5)에서 형성된 금속 실리사이드 산화막층(45)의 두께는 15Å 내지 3000Å인 것이 바람직하다. 상기 금속 실리사이드 산화막층(45)의 두께가 15Å 미만인 경우에는 공정을 구현하기 어렵고 전체적인 두께 균일성(uniformity)이 좋지 않은 문제점이 있다. 상기 금속 실리사이드 산화막층(45)의 두께가 3000Å을 초과하는 경우에는 두꺼운 산화막층으로 인해 불필요한 화학결합이 생성되는 문제점이 있다.
상기 제2실리콘층 형성단계(S6)에서는 상기 제2실리콘층 형성단계(S6)에서는, 상기 금속 실리사이드 산화막층(45) 위에 비정질 실리콘층을 적층하여 제2실리콘층(50)을 형성한다. 상기 제2실리콘층(50)을 형성하는 방법은 상기 제1실리콘층 형성단계(S4)에서 채용된 방법을 채용할 수 있다.
상기 층간 절연층 형성단계(S7)에서는 상기 제2실리콘층(50) 위에 층간 절연층(55)을 형성시킨다. 상기 층간 절연층(55)은 예컨대 산화물(SiO2, Al2O3, MgO 등), 질화물(SiN, AlN, Si3N4 등), 플루오르 화합물(CaF2, MgF2, LaF3, LiF 등) 중 어느 하나로 이루어질 수 있다. 상기 층간 절연층(55)은 후술하는 상기 결정화 단계(S10)에서 금속 촉매 원자가 결정질 실리콘(70)의 표면에 지나치게 많이 확산되어 그 결정질 실리콘(70)의 표면을 오염시키는 것을 억제하는 작용을 한다. 상기 층간 절연층(55)에는 그 층간 절연층(55)의 일부를 리프트 오프(lift off) 또는 사진 식각 방법으로 제거하여 패턴을 형성한다. 상기 층간 절연층(55)에 형성된 패턴은 사각형, 원형, 직선 형태 중 어느 하나일 수 있다. 상기 패턴의 폭은 5Å 내지 10cm 이며, 상기 패턴의 높이는 5Å 내지 10㎛ 인 것이 바람직하다. 상기 패턴의 폭이 5Å 미만인 경우에는 너무 작은 패턴으로 인하여 공정이 어려워지는 문제점이 있다. 상기 패턴의 폭이 10cm를 초과하는 경우에는 너무 큰 패턴 폭으로 패터닝 공정 전후 차이가 크게 나타나지 않는다는 문제점이 있다.
상기 패턴의 높이가 5Å 미만인 경우에는 너무 얇은 두께로 인하여 패터닝한 효과가 제대로 나타나지 않는 문제점이 있다. 상기 패턴의 높이가 10㎛를 초과하는 경우에는 공정시간이 오래 걸려 그 공정을 수행하기 어려운 문제점이 있다.
상기 제3실리콘층 형성단계(S8)에서는 상기 층간 절연층(55) 위에 비정질 실리콘층을 적층하여 제3실리콘층(60)을 형성한다. 상기 제3실리콘층(60)을 형성하는 방법은 상기 제1실리콘층 형성단계(S4)에서 채용된 방법을 채용할 수 있다.
상기 차단층 형성단계(S9)에서는, 상기 제3실리콘층(60) 위에 차단층(65)을 형성한다. 상기 차단층(65)은 상기 제3실리콘층(60)의 결정화 과정 중 외부로부터 상기 제3실리콘층(60)으로 불순물이 유입되는 것을 차단하는 역할을 한다. 상기 차단층(65)은 예컨대 산화물(SiO2, Al2O3, MgO 등), 질화물(SiN, AlN, Si3N4 등), 플루오르 화합물(CaF2, MgF2, LaF3, LiF 등) 중 어느 하나가 선택될 수 있다. 상기 차단층(65)의 두께는 5Å 내지 2㎛인 것이 바람직하다. 상기 차단층(65)의 두께가 5Å 미만인 경우에는 두께가 너무 얇아서 공정 재현성이 나쁜 문제와 넓은 면적에 증착시 상기 차단층(65)의 균일성(unformity)이 나빠지는 문제점이 있다. 한편, 상기 차단층(65)의 두께가 2㎛를 초과하는 경우에는 공정의 시간이 길어지고 박막이 벗겨질 수 있는 문제점이 있다. 상기 차단층(65)은 필요에 따라 형성시키지 않고 후술하는 결정화 단계(S10)를 수행할 수 있다.
상기 결정화 단계(S10)에서는 상기 금속 실리사이드 산화막층(45)의 금속 입자를 촉매로 하여 상기 제2실리콘층(50) 및 제3실리콘층(60)에서 결정질 실리콘(70)이 생성되도록 열처리한다. 상기 결정화 단계(S10)에서의 열처리 온도는 300℃ 내지 1000℃인 것이 바람직하다. 본 실시 예에서, 상기 결정화 단계(S10)에서의 열처리는 RTA(Rapid Thermal Annealing) 장비를 사용하여 630℃에서 수행하였다. 상기 결정화 단계(S10)의 열처리 온도가 300℃ 미만인 경우에는 결정화하기에 온도가 낮아 결정화가 잘 되지 않은 문제점이 있다. 상기 결정화 단계(S10)의 열처리 온도가 1000℃를 초과하는 경우에는 유리(glass)로 된 상기 기판(10)이 열 충격에 의해 변형 또는 파손되는 문제가 발생할 수 있다.
상기 차단층 제거단계(S11)에서는 상기 결정화 단계(S10) 후에 상기 차단층(65)을 제거한다. 상기 차단층(65)을 제거하는 방법은 에칭(etching)과 같은 화학적 방법이나 연마(grinding)와 같은 물리적 방법을 사용할 수 있다. 상기 차단층 제거단계(S11)는 상기 차단층 형성단계(S10)를 수행한 경우에만 수행되며, 상기 차단층 형성단계(S10)가 수행되지 않을 경우에는 생략될 수 있다.
이와 같은 제조방법에 의해 제조된 다결정 실리콘 박막의 결정화 상태를 분석하기 위하여 광학 현미경과 라만 분광기(Raman Spectroscopy)를 사용하여 결정립의 크기를 관찰하고 최대 강도를 가지는 파수를 분석하였다.
도 10은 비정질 실리콘의 표면을 광학 현미경으로 본 사진이다. 도 11은 도 10에 도시된 비정질 실리콘의 파수를 분석한 그래프이다. 도 12는 결정질 실리콘 웨이퍼의 표면을 광학 현미경으로 본 사진이다. 도 13은 도 12에 도시된 실리콘 웨이퍼의 파수를 분석한 그래프이다. 도 14는 종래의 금속유도결정화법에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다. 도 15는 도 14에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다. 도 16은 본 발명에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다. 도 17은 도 16에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다.
도 10 및 도 11을 참조하면 비정질 실리콘인 상기 제2실리콘층(60)은 파수 480cm-1에서 최대 강도(intensity)가 나타난다. 도 11에서 가로축은 파수(cm-1)를 나타내며 진동수에 대응하는 값이다. 파수(wave number)란 원자?분자?핵 분광학에서 빛의 진동수를 빛의 속도로 나누어서 단위 거리에 있는 파동의 수를 나타내는 진동수의 단위이다. 즉, 어떤 파의 진동수는 그리스 문자 ν(뉴)로 나타내는데 이는 광속 c를 파장 λ로 나눈 값과 같다. 즉 ν〓c/λ이다. 스펙트럼의 가시광선 영역에서 전형적인 스펙트럼 선은 5.8×10-5㎝의 파장이며 5.17×1014㎐의 진동수에 해당한다. 그런데 이와 같은 진동수가 너무 큰 값을 갖기 때문에 이 숫자를 광속으로 나누어서 크기를 작게 하는 것이 편리하다. 진동수를 광속으로 나누면 ν/c인데 이는 위 식에서 1/λ이다. 파장을 m단위로 재면 1/λ는 1m 내에서 발견되는 파의 수를 나타낸다. 파수는 대개 1/m, 즉 m- 1와 1/㎝, 즉 ㎝-1의 단위로 측정한다.
도 11에서 세로축은 단위 시간당 측정되는 파수의 합으로서 강도(intensity, CPS, Count Per Second)에 해당하는 값이다. 도 13, 도 15, 도 17의 가로축과 세로축의 단위는 도 11과 동일하다. 이에 반하여 정형적인 결정질 실리콘인 실리콘 웨이퍼는 도 12 및 도 13에 도시된 바와 같이 파수 520cm-1에서 최대 강도가 나타나고 있다. 도 14 및 도 15는 종래의 금속유도결정화법에 의해 제조된 다결정 실리콘 박막의 표면사진과 파수 분석 그래프를 보여주고 있다. 도 14 및 도 15를 참조하면 도 12 및 도 13에 도시된 결정질 실리콘 웨이퍼와 비교하여 유사한 파수에서 최대 강도가 나타나고 있다. 그런데, 도 14에 도시된 실리콘 박막의 표면에 대한 광학 현미경 사진은 1000배 확대된 것으로서 비교적 결정립의 크기가 작은 것을 알 수 있다.
한편, 본 발명에 의해 제조된 다결정 실리콘 박막의 광학 현미경 사진과 파수 분석 그래프가 각각 도 16과 도 17에 도시되어 있다. 도 17을 참조하면 본 발명에 의해 제조된 다결정 실리콘 박막에서 최대 강도를 나타내는 파수는 도 13에 도시된 결정질 실리콘 웨이퍼와 같이 잘 나타나고 있는 것을 알 수 있다. 또한, 도 16는 1000배 확대된 광학 현미경 사진인데, 도 16와도 14을 비교하면, 본 발명에 의해 제조된 다결정 실리콘 박막의 결정립이 종래의 방법으로 제조된 다결정 실리콘 박막의 결정립보다 훨씬 큰 것을 알 수 있다. 이와 같은 실험결과로부터 본 발명에 따른 다결정 실리콘 박막의 제조방법이 종래의 제조방법보다 우수한 것을 알 수 있다. 또한, 본 발명에 따른 다결정 실리콘 박막의 제조방법은 종래의 제조방법보다 낮은 온도에서 결정화가 가능한 장점이 있다. 특히, 본 발명에서는 상기 층간 절연층이 결정화 단계에서 금속 실리사이드 산화막층으로부터 결정질 실리콘층으로 금속 입자의 양이 지나치게 많이 확산 되는 것을 제한하여 결정화된 실리콘층의 표면이 금속에 의해 오염되는 것을 감소시키는 효과를 제공한다.
한편, 상술한 바와 같은 제1실시 예와는 달리 패터닝된 층간 절연층(55)를 금속 실리사이드 산화막층(45) 위에 바로 형성시킬 수 있다(제2실시 예). 도 18은 제1실시 예와 달리 제3실리콘층을 형성하지 않고 금속 실리사이드 산화막층(45) 위에 패터닝된 층간 절연층(55)을 형성시킨 단면을 보여주고 있다. 도 18 및 도 19를 참조하면 제2실시 예에 따른 다결정 실리콘 박막의 제조방법은 패터닝된 층간 절연층(45) 위에 제2실리콘층(50)을 형성하고 결정화 단계를 수행하여 결정질 실리콘(70)을 얻을 수 있다. 제2실시 예는 제1실시 예의 변형된 실시 예로서 제1실시 예에서와 같이 결정질 실리콘(70)이 촉매 금속에 의해 오염되는 것을 방지하는 효과를 얻을 수 있다. 즉, 제2실시 예는 기판 상에 절연막을 형성하는 절연막 형성단계; 상기 절연막 위에 금속층을 형성하는 금속층 형성단계; 상기 금속층을 열처리하여 금속산화막을 형성하거나 상기 금속층 위에 금속산화막을 증착하여 금속산화막을 형성하는 금속산화막 형성단계; 상기 금속산화막 위에 비정질 실리콘층을 적층하여 제1실리콘층을 형성하는 제1실리콘층 형성단계; 상기 금속층으로부터 촉매 금속 원자가 상기 제1실리콘층으로 이동하여 금속 실리사이드 산화막층을 형성하도록 열처리하는 열처리 단계; 상기 금속 실리사이드 산화막층 위에 패터닝된 절연층을 형성하는 층간 절연층 형성단계; 상기 층간 절연층 위에 비정질 실리콘층을 적층하여 제2실리콘층을 형성하는 제2실리콘층 형성단계; 및 상기 금속 실리사이드 산화막층의 금속 입자를 촉매로 하여 상기 제2실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계;를 포함한다.
이상, 바람직한 실시 예를 들어 본 발명에 대해 설명하였으나, 본 발명이 그러한 예에 의해 한정되는 것은 아니며, 본 발명의 기술적 사상을 벗어나지 않는 범주 내에서 다양한 형태의 실시 예가 구체화될 수 있을 것이다.
10...기판 20...절연막
30...금속층 35...금속산화막
40...제1실리콘층 45...금속 실리사이드 산화막층
50...제2실리콘층 60...제3실리콘층
65...차단층 70...결정질 실리콘
S1...절연막 형성단계 S2...금속층 형성단계
S3...금속산화막 형성단계 S4...제1실리콘층 형성단계
S5...열처리 단계 S6...제2실리콘층 형성단계
S7...층간 절연층 형성단계 S8...제3실리콘층 형성단계
S9...차단층 형성단계 S10...결정화 단계
S11...차단층 제거 단계
30...금속층 35...금속산화막
40...제1실리콘층 45...금속 실리사이드 산화막층
50...제2실리콘층 60...제3실리콘층
65...차단층 70...결정질 실리콘
S1...절연막 형성단계 S2...금속층 형성단계
S3...금속산화막 형성단계 S4...제1실리콘층 형성단계
S5...열처리 단계 S6...제2실리콘층 형성단계
S7...층간 절연층 형성단계 S8...제3실리콘층 형성단계
S9...차단층 형성단계 S10...결정화 단계
S11...차단층 제거 단계
Claims (8)
- 기판 상에 절연막을 형성하는 절연막 형성단계;
상기 절연막 위에 금속층을 형성하는 금속층 형성단계;
상기 금속층을 열처리하여 금속산화막을 형성하거나 상기 금속층 위에 금속산화막을 증착하여 금속산화막을 형성하는 금속산화막 형성단계;
상기 금속산화막 위에 비정질 실리콘층을 적층하여 제1실리콘층을 형성하는 제1실리콘층 형성단계;
상기 금속층으로부터 촉매 금속 원자가 상기 제1실리콘층으로 이동하여 금속 실리사이드 산화막층을 형성하도록 열처리하는 열처리 단계;
상기 금속 실리사이드 산화막층 위에 비정질 실리콘층을 적층하여 제2실리콘층을 형성하는 제2실리콘층 형성단계;
상기 제2실리콘층 위에 패터닝된 절연층을 형성하는 층간 절연층 형성단계;
상기 층간 절연층 위에 비정질 실리콘층을 적층하여 제3실리콘층을 형성하는 제3실리콘층 형성단계; 및
상기 금속 실리사이드 산화막층의 금속 입자를 촉매로 하여 상기 제2실리콘층 및 제3실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계;를 포함하는 것을 특징으로 하는 다결정 실리콘 박막의 제조방법. - 제1항에 있어서,
상기 절연막, 상기 금속산화막 및 상기 금속 실리실리사이드 산화막층의 형성시 열처리 온도는 50℃ 내지 1000℃이며,
상기 결정화 단계에서의 열처리 온도는 300℃ 내지 1000℃인 것을 특징으로 하는 다결정 실리콘 박막의 제조방법. - 제1항에 있어서,
상기 금속층의 두께는 5Å 내지 1500Å이며,
상기 절연막 및 상기 금속산화막의 두께는 1Å 내지 300Å이며,
상기 제1실리콘층의 두께는 5Å 내지 1500Å이며,
상기 금속층의 두께와 상기 제1실리콘층의 두께의 비는 1:0.5 내지 1:20인 것을 특징으로 하는 다결정 실리콘 박막의 제조방법. - 제1항에 있어서,
상기 제3실리콘층 형성단계 수행 후 형성된 상기 제3실리콘층 위에 결정화 과정 중 외부로부터 이물질이 유입되는 것을 차단하도록 차단층을 형성하는 차단층 형성단계;
상기 차단층 형성단계 후에 상기 실리사이드 산화막층의 금속 입자를 촉매로 하여 상기 제2실리콘층 및 상기 제3실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계; 및
상기 결정화 단계 후에 상기 차단층을 제거하는 차단층 제거 단계;를 포함한 것을 특징으로 하는 다결정 실리콘 박막의 제조방법. - 제1항 또는 제4항에 있어서,
상기 절연막, 상기 층간 절연층 및 상기 차단층은 산화물, 질화물, 플루오르 화합물 중 어느 하나로 이루어진 것을 특징으로 하는 다결정 실리콘 박막의 제조방법. - 제1항에 있어서,
상기 금속층은 리프트 오프 방법 또는 사진 식각 방법에 의해 그 금속층의 일부가 제거됨으로써 패터닝 된 것을 특징으로 하는 다결정 실리콘 박막의 제조방법. - 제1항에 있어서,
상기 층간 절연층에 형성된 패턴은 사각형, 원형, 직선 형태 중 어느 하나이며, 상기 패턴의 폭은 5Å 내지 10cm 이며, 상기 패턴의 높이는 5Å 내지 10㎛ 인 것을 특징으로 하는 다결정 실리콘 박막의 제조방법. - 기판 상에 절연막을 형성하는 절연막 형성단계;
상기 절연막 위에 금속층을 형성하는 금속층 형성단계;
상기 금속층을 열처리하여 금속산화막을 형성하거나 상기 금속층 위에 금속산화막을 증착하여 금속산화막을 형성하는 금속산화막 형성단계;
상기 금속산화막 위에 비정질 실리콘층을 적층하여 제1실리콘층을 형성하는 제1실리콘층 형성단계;
상기 금속층으로부터 촉매 금속 원자가 상기 제1실리콘층으로 이동하여 금속 실리사이드 산화막층을 형성하도록 열처리하는 열처리 단계;
상기 금속 실리사이드 산화막층 위에 패터닝된 절연층을 형성하는 층간 절연층 형성단계;
상기 층간 절연층 위에 비정질 실리콘층을 적층하여 제2실리콘층을 형성하는 제2실리콘층 형성단계; 및
상기 금속 실리사이드 산화막층의 금속 입자를 촉매로 하여 상기 제2실리콘층에서 결정질 실리콘이 생성되도록 열처리하는 결정화 단계;를 포함하는 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110001079A KR101117291B1 (ko) | 2011-01-05 | 2011-01-05 | 다결정 실리콘 박막의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110001079A KR101117291B1 (ko) | 2011-01-05 | 2011-01-05 | 다결정 실리콘 박막의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101117291B1 true KR101117291B1 (ko) | 2012-03-20 |
Family
ID=46141205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110001079A KR101117291B1 (ko) | 2011-01-05 | 2011-01-05 | 다결정 실리콘 박막의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101117291B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050097579A (ko) * | 2004-04-01 | 2005-10-10 | 진 장 | 비정질 물질의 상변화 방법 |
| KR20050117467A (ko) * | 2004-06-09 | 2005-12-14 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
| KR20060050352A (ko) * | 2004-09-17 | 2006-05-19 | 노재상 | 도전층을 이용한 실리콘 박막의 어닐링 방법 및 그로부터제조된 다결정 실리콘 박막 |
| KR20090069808A (ko) * | 2007-12-26 | 2009-07-01 | 재단법인서울대학교산학협력재단 | 금속 유도 수직 결정화를 이용한 비정질 실리콘 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법 |
-
2011
- 2011-01-05 KR KR1020110001079A patent/KR101117291B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050097579A (ko) * | 2004-04-01 | 2005-10-10 | 진 장 | 비정질 물질의 상변화 방법 |
| KR20050117467A (ko) * | 2004-06-09 | 2005-12-14 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
| KR20060050352A (ko) * | 2004-09-17 | 2006-05-19 | 노재상 | 도전층을 이용한 실리콘 박막의 어닐링 방법 및 그로부터제조된 다결정 실리콘 박막 |
| KR20090069808A (ko) * | 2007-12-26 | 2009-07-01 | 재단법인서울대학교산학협력재단 | 금속 유도 수직 결정화를 이용한 비정질 실리콘 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060043367A1 (en) | Semiconductor device and method of fabricating a low temperature poly-silicon layer | |
| KR100729942B1 (ko) | 도전층을 이용한 실리콘 박막의 어닐링 방법 및 그로부터제조된 다결정 실리콘 박막 | |
| US20060060848A1 (en) | Semiconductor device and method of fabricating a ltps film | |
| KR20030060403A (ko) | 비정질 실리콘의 결정화 방법 | |
| KR100994236B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| US20080116461A1 (en) | Semiconductor device and manufacturing method thereof | |
| WO2011040279A1 (ja) | 半導体装置およびその製造方法 | |
| KR20130060002A (ko) | 저온 다결정 박막의 제조방법 | |
| JP2009135488A (ja) | シリコンの結晶化方法 | |
| KR101118275B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101044415B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101064325B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101011806B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101079302B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| JP3924828B2 (ja) | 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法 | |
| KR101117291B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101281132B1 (ko) | 저온 다결정 박막의 제조방법 | |
| KR101131216B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101057147B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101193226B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101009429B1 (ko) | 다결정 실리콘막, 이를 포함하는 박막트랜지스터, 및 이의제조방법 | |
| KR101123373B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101131217B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101095621B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101179223B1 (ko) | 다결정 실리콘 박막의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |