JP2009135488A - シリコンの結晶化方法 - Google Patents
シリコンの結晶化方法 Download PDFInfo
- Publication number
- JP2009135488A JP2009135488A JP2008287914A JP2008287914A JP2009135488A JP 2009135488 A JP2009135488 A JP 2009135488A JP 2008287914 A JP2008287914 A JP 2008287914A JP 2008287914 A JP2008287914 A JP 2008287914A JP 2009135488 A JP2009135488 A JP 2009135488A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- heat treatment
- silicon
- treatment temperature
- metal catalyst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 90
- 239000010703 silicon Substances 0.000 title claims abstract description 90
- 238000002425 crystallisation Methods 0.000 title claims abstract description 69
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 89
- 239000002184 metal Substances 0.000 claims abstract description 65
- 229910052751 metal Inorganic materials 0.000 claims abstract description 65
- 239000003054 catalyst Substances 0.000 claims abstract description 49
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 39
- 238000010438 heat treatment Methods 0.000 claims description 115
- 238000000034 method Methods 0.000 claims description 55
- 239000007790 solid phase Substances 0.000 claims description 20
- 230000006698 induction Effects 0.000 claims description 7
- 239000013078 crystal Substances 0.000 abstract description 44
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 32
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 230000007547 defect Effects 0.000 abstract description 11
- 238000007669 thermal treatment Methods 0.000 abstract 5
- 229920005591 polysilicon Polymers 0.000 abstract 1
- 230000008025 crystallization Effects 0.000 description 18
- 239000010408 film Substances 0.000 description 9
- 239000010409 thin film Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 238000000151 deposition Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- QDOXWKRWXJOMAK-UHFFFAOYSA-N dichromium trioxide Chemical compound O=[Cr]O[Cr]=O QDOXWKRWXJOMAK-UHFFFAOYSA-N 0.000 description 2
- 238000007715 excimer laser crystallization Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】結晶特性に優れた多結晶シリコンを製造するためのシリコンの結晶化方法を提供する。
【解決手段】本発明に係るシリコンの結晶化方法は、（ａ）非晶質シリコン上に金属触媒を配置する段階と、（ｂ）前記金属触媒が配置された前記非晶質シリコンを結晶化すべく、第１の熱処理温度で熱処理する段階と、（ｃ）前記（ｂ）の段階で生成されたシリコン結晶粒内の結晶欠陥を除去すべく、前記第１の熱処理温度よりも高い第２の熱処理温度で熱処理する段階とを含むことを特徴とする。
【選択図】図１Ａ
【解決手段】本発明に係るシリコンの結晶化方法は、（ａ）非晶質シリコン上に金属触媒を配置する段階と、（ｂ）前記金属触媒が配置された前記非晶質シリコンを結晶化すべく、第１の熱処理温度で熱処理する段階と、（ｃ）前記（ｂ）の段階で生成されたシリコン結晶粒内の結晶欠陥を除去すべく、前記第１の熱処理温度よりも高い第２の熱処理温度で熱処理する段階とを含むことを特徴とする。
【選択図】図１Ａ
Description
本発明は、多結晶シリコン薄膜を製造するためのシリコンの結晶化方法に関するものである。より詳細には、本発明は、液晶ディスプレイ（Liquid Crystal Display：ＬＣＤ）や有機発光ディスプレイ（Organic Light Emitting Display：ＯＬＥＤ）などに用いられる薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）に適用される、膜質の優れた多結晶シリコン薄膜を製造するためのシリコンの結晶化方法に関するものである。
通常、ＴＦＴは、非晶質シリコンＴＦＴと多結晶シリコンＴＦＴとに区分される。ＴＦＴの特性は、電子移動度の値で評価される。非晶質シリコンＴＦＴの電子移動度は約１ｃｍ２／Ｖｓであり、多結晶シリコンＴＦＴの電子移動度は約１００ｃｍ２／Ｖｓ程度であるので、高性能のＬＣＤには、多結晶シリコンＴＦＴを採用することが好ましい。
多結晶シリコンＴＦＴは、ガラス又は石英などの透明基板に非晶質シリコンを蒸着して多結晶化させた後、ゲート酸化膜及びゲート電極を形成し、ソース及びドレーンにドーパントを注入し、そして、絶縁層を形成して製作する。
多結晶シリコンＴＦＴを製造する際の主要な工程は、非晶質シリコン薄膜を結晶化させる工程である。シリコンの結晶化方法として最も広く知られているのは、６００℃以上の高温で数十時間熱処理することによって非晶質シリコンを結晶化させる固相結晶化法（Solid Phase Crystallization）である。
しかしながら、固相結晶化法は、基本的に熱処理温度が高いため、ＴＦＴを製造する際に、溶融点の低いガラス基板を使用することができず、その結果、ＴＦＴの製造コストが非常に高くなるという問題点がある。そのため、近年では、低温かつ短時間でシリコンを結晶化させる方法が求められており、次のような様々な工程が提案されている。
エキシマレーザー結晶化法（Excimer Laser Crystallization：ＥＬＣ）は、瞬間的なレーザー照射によって、非晶質シリコンを溶融させ再結晶化させる方法であり、急速な加熱によるガラス基板の損傷を防止することができる及び多結晶シリコンの結晶性に優れるという長所があるが、再現性が低下する及び装置の構成が複雑になるという短所もある。
急速熱処理法は、赤外線ランプを使用して非晶質シリコンを急速に熱処理する方法であり、生産速度が速い及び生産コストが低廉であるという長所があるが、急速な加熱による熱衝撃及びガラス基板の変形などの短所もある。
金属誘導結晶化法は、非晶質シリコン上に配置したＮｉ、Ｃｕ、Ａｌなどの金属触媒を利用して結晶化を誘導する方法であり、低い温度で結晶化が可能であるという長所があるが、ＴＦＴ製造過程に適用した場合に金属触媒が汚染物質として作用して半導体やディスプレイの特性を低下させるという短所もある。
多結晶シリコンＴＦＴの諸特性を考慮すれば、膜質の優れた、すなわちシリコン結晶粒（grain）の特性に優れた多結晶シリコン薄膜を形成することが非常に重要である。ここで、シリコン結晶粒の特性とは、シリコン結晶粒の結晶度、シリコン結晶粒の大きさ及び結晶欠陥濃度などを言う。一般的に、シリコン結晶粒の平均結晶度及び平均サイズが大きいほど、及びシリコン結晶粒の結晶欠陥濃度が低いほど、多結晶シリコンの膜質が優れていると言える。特に、シリコン結晶粒の結晶欠陥濃度を低下させるためには、基本的には熱処理温度を高くしなければならない。
しかしながら、上述したような従来の低温でシリコンを結晶化させる方法は、熱処理温度が低いため、製造された多結晶シリコン薄膜の膜質が低下する問題点があった。
そこで、本発明の目的は、結晶特性に優れた多結晶シリコン薄膜を製造するためのシリコンの結晶化方法を提供することにある。
上記目的を達成するために、本発明の一態様に係るシリコンの結晶化方法は、（ａ）非晶質シリコン上に金属触媒を配置する段階と、（ｂ）前記金属触媒が配置された前記非晶質シリコンを結晶化すべく、第１の熱処理温度で熱処理する段階と、（ｃ）前記（ｂ）の段階で生成されたシリコン結晶粒内の結晶欠陥を除去すべく、前記第１の熱処理温度よりも高い第２の熱処理温度で熱処理する段階とを含むことを特徴とする。
前記第１の熱処理温度は、金属誘導結晶化法によってシリコンが結晶化される温度の範囲内であり、かつ固相結晶化法によってシリコンが結晶化される温度未満の温度に設定される。
前記第１の熱処理温度は、４５０〜６００℃の温度に設定されることが好ましい。
前記第２の熱処理温度は、固相結晶化法によってシリコンが結晶化される温度以上の温度に設定される。
前記第２の熱処理温度は、６５０〜７５０℃の温度に設定されることが好ましい。
また、本発明の他の態様に係るシリコンの結晶化方法は、（ａ）非晶質シリコン上に金属触媒を配置する段階と、（ｂ）前記金属触媒が配置された前記非晶質シリコンを結晶化すべく、所定の昇温速度で第１の熱処理温度まで昇温させせることにより熱処理する段階と、（ｃ）前記（ｂ）の段階で生成されたシリコン結晶粒内の結晶欠陥を除去すべく、前記第１の熱処理温度よりも高い第２の熱処理温度で熱処理する段階とを含むことを特徴とする。
前記昇温速度は、前記非晶質シリコン上に配置された金属触媒の濃度に応じて調節される。
前記昇温速度は、１００〜３００℃／分の速度に設定されることが好ましい。
前記第１の熱処理温度は、金属誘導結晶化法によってシリコンが結晶化される温度の範囲内であり、かつ固相結晶化法によってシリコンが結晶化される温度未満の温度に設定される。
前記第１の熱処理温度は、６００〜６５０℃の温度に設定されることが好ましい。
前記第２の熱処理温度は、固相結晶化法によってシリコンが結晶化される温度以上の温度に設定されることが好ましい。
前記第２の熱処理温度は、７００〜７５０℃の温度に設定されることがより好ましい。
また、本発明のさらなる他の態様に係るシリコンの結晶化方法は、本発明の他の態様に係るシリコンの結晶化方法は、（ａ）非晶質シリコン上に金属触媒を配置する段階と、（ｂ）前記金属触媒が配置された前記非晶質シリコンを結晶化すべく、所定の昇温速度で所定の熱処理温度まで昇温させせることにより熱処理する段階とを含み、前記昇温速度が、前記非晶質シリコン上に配置された金属触媒の濃度に応じて調節されることを特徴とする。
前記昇温速度は、５〜１０℃／分の速度に設定されることが好ましい。
前記熱処理温度は、固相結晶化法によってシリコンが結晶化される温度以上の温度に設定される。
前記熱処理温度は、６５０〜７５０℃の温度に設定されることが好ましい。
本発明に係るシリコンの結晶化方法によれば、結晶特性に優れた多結晶シリコン薄膜を製造することができる。
また、本発明に係るシリコンの結晶化方法をＴＦＴ製造過程に適用すると、半導体やディスプレイの諸特性を向上させることができる。
本発明の発明者は、上述したような従来の低温結晶化法によるシリコンの結晶化方法における問題点を認識した後、前記問題点を解決するために努力した結果、本発明を完成するに至った。本発明は、金属誘導結晶化法を用いて第１の熱処理温度で熱処理してシリコンの結晶化（シリコン結晶粒の核生成及び成長）を行った後、第１の熱処理温度よりも高い第２の熱処理温度でさらに熱処理することによって、前記シリコン結晶粒内に存在する結晶結晶欠陥を除去することができ、その結果、優れた膜質の多結晶シリコンを製造することができる。つまり、本発明は、非晶質シリコン上に金属触媒を配置した後に、２段階の熱処理工程を実施してシリコンを結晶化させることを構成上の特徴とする。
以下、本発明の第１の実施形態に係るシリコンの結晶化方法及びこの方法を適用する構成について詳細に説明する。
まず、非晶質シリコン層が形成されたガラス基板を用意し、そのガラス基板をチャンバー内に配置して、金属触媒の配置工程を行う。ここで、ガラス基板は、例えばＬＣＤなどの場合は、ＴＦＴが形成されるＴＦＴ基板に該当する。
非晶質シリコン層上に配置される金属触媒としては、Ｎｉ、Ａｌ、Ｔｉ、Ａｇ、Ａｕ、Ｃｏ、Ｓｂ、Ｐｄ及びＣｕのうちのいずれか１つ、或いは２つ以上の組合せがある。金属触媒の配置方法としては、熱蒸着法（thermal evaporation）、電子ビーム蒸着法（E-beam evaporation）及びスパッタリング法（Sputtering）などの物理的気相蒸着法（Physical Vapor Deposition：ＰＶＤ）や、低圧化学気相蒸着法（Low Pressure Chemical Vapor Deposition：ＬＰＣＶＤ）プラズマ化学気相蒸着法（Plasma Enhanced Chemical Vapor Deposition：ＰＥＣＶＤ）及び原子単位層蒸着法（Atomic Layer Deposition：ＡＬＤ）などの化学気相蒸着法（Chemical Vapor Deposition：ＣＶＤ）がある。
結晶化したシリコンをＴＦＴなどに適用する場合は、金属汚染による半導体やディスプレイの特性低下を防止するために、配置される金属触媒の濃度を調節する必要がある。金属触媒の濃度を調節する方法としては、これらに限定されるものではないが、例えば、非晶質シリコン上に蒸着させる金属触媒層の厚さを調節する方法がある。
配置される金属触媒の濃度を低くするためには、金属触媒が一原子層（one atomic layer）で蒸着するように、金属触媒層の厚さを調節する必要がある。ここで、一原子層とは、非晶質シリコン層の全面積を金属触媒の一原子層で完全にカバーする場合を言う（カバー率＝１）。
また、配置される金属触媒の濃度をより一層低くするためには、金属触媒が一原子層未満で蒸着されるように、金属触媒層の厚さを調節する必要がある。ここで、一原子層未満とは、非晶質シリコン層の全面積を金属触媒の一原子層で完全にカバーしない場合、すなわち非晶質シリコン層上に金属触媒層が連続的に形成されず、散在して形成される場合を言う（カバー率＜１）。言い換えれば、１未満のカバー率で金属触媒層が蒸着された場合とは、非晶質シリコン層上に蒸着された金属触媒の間に、さらなる金属触媒を蒸着させることができる状態を言う。
続いて、第１の熱処理工程を実施する。第１の熱処理工程とは、金属触媒が配置された非晶質シリコン層を第１の熱処理温度で熱処理する工程であって、上記の金属触媒の配置工程において配置された金属触媒によって、比較的低温でシリコンの結晶化、すなわちシリコン結晶粒の核生成及び成長を行うための工程である。第１の熱処理工程は、一般的な熱処理炉（furnace）を利用して行われる。
本発明で注目すべき点は、第１の熱処理温度を、非晶質シリコンの固相結晶化温度未満の温度に設定することである。これは、第１の熱処理工程でのシリコン結晶化（シリコン結晶粒の核生成及び成長）が、必ず金属誘導結晶化法によって行われるようにするためである。もし、第１の熱処理温度がこのように設定されない場合、例えば、第１の熱処理温度が一般的な金属誘導結晶化温度よりも高く設定された場合、非晶質シリコン上には、金属誘導結晶化法によって生成されたシリコン結晶粒の核と、固相結晶化法によって生成されたシリコン結晶粒の核とが混在することになり、この混在は多結晶シリコンの膜質を低下させる原因となる。したがって、第１の熱処理温度は、金属誘導結晶化法によってシリコンが結晶化される温度、かつ固相結晶化法によってシリコンが結晶化される温度未満の温度に設定される。第１の熱処理温度は、６００℃以下の温度に設定されることが好ましい。
第１の熱処理時間は、配置される金属触媒の濃度に応じて調節することができる。例えば、配置される金属触媒の濃度が低い場合には、第１の熱処理時間を長くし、配置されする金属触媒の濃度が高い場合には、相対的に第１の熱処理時間を短くする。なお、ＴＦＴ生産性などを考慮すると、第１の熱処理時間は、１〜１０時間の範囲内に設定することが好ましい。
次に、第２の熱処理工程を実施する。第２の熱処理工程とは、第１の熱処理工程で生成されたシリコン結晶粒を、第２の熱処理温度で熱処理する工程であって、上記の第１の熱処理工程において金属誘導結晶化法によって生成されたシリコン結晶粒内に存在する結晶欠陥を除去するための工程である。第２熱処理工程も一般的な熱処理炉を利用して行われる。
本発明で注目すべき点は、第２の熱処理温度を、第１の熱処理温度よりも高く設定することである。これは、熱処理温度を高くするほど、第１の熱処理工程で生成されたシリコン結晶粒内に存在する結晶欠陥を効果的に除去することができるためである。したがって、第２の熱処理温度は、固相結晶化法によってシリコンが結晶化される温度以上の温度に設定することが好ましく、６５０℃以上の範囲に調節することがより好ましい。
第２の熱処理時間は、ＴＦＴ生産性などを考慮すると、第１の熱処理時間と同様に、１〜１０時間の範囲内に設定することが好ましい。
図１Ａは、本発明の第１の実施形態に係るシリコンの結晶化方法によって製造された多結晶シリコン層の微細組織の写真である。
図１Ａの微細組織を有する多結晶シリコン層は、次の過程を経て製造される。
まず、ガラス基板に非晶質シリコン層を形成する。非晶質シリコン層は、一般的なプラズマ化学気相蒸着法法を用いて形成した。蒸着ガスは、ＳｉＨ４／Ｈ２ガスを使用した。蒸着温度は、４００℃であった。
続いて、非晶質シリコン層上に、金属触媒層であるニッケル層を形成する。ニッケル層は、一般的な原子単位層蒸着法を用いて形成した。蒸着ガスは、Ｎｉ（ＣＰ）２ガスを使用した。蒸着温度は、１３０℃であった。
次に、２段階の結晶化熱処理を実施する。結晶化熱処理は、一般的な熱処理炉を使用して実施した。１段階目の熱処理条件は６００℃で２時間、２段階目の熱処理条件は６５０℃で１時間であった。熱処理は両方とも、窒素雰囲気下で実施した。
そして、結晶シリコン層の微細組織を観察するために、多結晶シリコンの結晶粒界のエッチングを実施した。結晶粒界のエッチングは、一般的なセコ（ＳＥＣＣＯ）エッチング法を用いて行った。エッチング液は、Ｃｒ２Ｏ３（６．８ｇ）／ブル酸（１０ｍｌ）／脱イオン水（２００ｍｌ）を使用した。エッチング時間は、３０秒であった。
最後に、セコエッチングした多結晶シリコン層の表面を光学顕微鏡で撮影した。
図１Ａに示すように、本発明の第１の実施形態によって製造された多結晶シリコン層では、金属誘導結晶化法によって結晶化された結晶粒（図１Ａの「Ａ」部分）が全面積に渡って均一に存在することが確認された。
図１Ｂは、従来のシリコンの結晶化方法を用いて製造された多結晶シリコン層の微細組織の写真である（すなわち、図１Ｂは、本発明の第１実施形態の比較例である）。図１Ｂの微細組織を有する多結晶シリコン層の製造過程は、結晶化熱処理の過程以外は、図１Ａの場合と同様である。すなわち、図１Ｂでは、図１Ａの場合のように２段階の結晶化熱処理は実施せず、６５０℃、１時間の条件で１段階の結晶化熱処理を実施した。
図１Ｂに示すように、従来のシリコンの結晶化方法を用いて製造された多結晶シリコン層では、金属誘導結晶化法によって結晶化された結晶粒（図１Ｂの「Ａ」部分）と、固相結晶化法によって結晶化された結晶粒（図１Ｂの「Ｂ」部分）とが混在していることが確認された。
このように、本発明の第１実施形態は、非晶質シリコン上に金属触媒を配置した後、２段階の結晶化熱処理を実施することによって、金属誘導結晶化法によって結晶化されたシリコン結晶粒のみから構成される多結晶シリコンを得ることができる。その結果、多結晶シリコン内には固相結晶化法によって結晶化されたシリコン結晶粒が混在しないので、膜質が優れた多結晶シリコン層を製造することができる。
本発明の第２実施形態では、所定の昇温速度で第１の熱処理温度まで昇温させることにより、第１の結晶化熱処理を行う。第１の熱処理温度は、第１の熱処理温度まで到達するのに要した時間、すなわち昇温速度に応じて変更することができる。例えば、昇温速度が１００℃／分以上になると、第１の熱処理温度を前述したような６００℃以下の範囲から７００℃以下の範囲に変更する。これは、昇温速度が高くなると、第１の熱処理温度を少し高くしても固相結晶化法によるシリコン結晶粒の核生成を効果的に抑制することができるためである。このとき、昇温速度は、配置される金属触媒の濃度に応じて調節することができる。例えば、配置された金属触媒の濃度が低い場合は昇温速度を高くすることができ、配置される金属触媒の濃度が高い場合は相対的に昇温速度を低くすることができる。
第２の熱処理温度は、固相結晶化法によってシリコンが結晶化される温度以上に設定することが好ましく、７００℃以上の範囲に設定することがより好ましい。第１及び第２の熱処理時間は、前記第１実施形態の場合と同一の範囲で調節することが好ましい。
このように、本発明に係るシリコンの結晶化方法は、金属誘導結晶化法を用いて第１の熱処理温度でシリコンの結晶化を完了した後、第１の熱処理温度よりも高い第２の熱処理温度でさらに熱処理して、生成されたシリコン結晶粒内に存在する結晶欠陥を除去する２段階の熱処理工程を採択することによって、優れた膜質の多結晶シリコンを製造することができる。したがって、本発明に係る方法をＴＦＴ製造過程に適用すると、半導体やディスプレイの諸特性を向上させることができる。
本発明の第３実施形態では、上述した本発明の第２実施形態よりも低い昇温速度で所定の熱処理温度まで昇温させることにより、結晶化熱処理を行う。このことにより、より簡単な方法でシリコンを結晶化させることができる。昇温速度を低くすると、所定の熱処理温度までの昇温過程において金属誘導結晶化法によるシリコンの結晶化が完了するので、昇温終了後は直ちに到達した熱処理温度でシリコン結晶粒内に存在する結晶欠陥を除去する熱処理が実施される。このように、昇温速度を調節することによって、１段階の熱処理工程のみでも、上述した２段階の熱処理工程を実施する場合と同一の効果を得ることができる。
昇温速度は、非晶質シリコン上に配置される金属触媒の濃度に応じて調節することができ、１０℃／分以下の範囲に調節することが好ましい。熱処理温度は、固相結晶化法によってシリコンが結晶化される温度以上に調節することが好ましく、６５０℃以上の範囲に調節することがより好ましい。熱処理時間は、前記第１及び第２実施形態の場合と同一の範囲で調節することが好ましい。
以上、本発明の様々な実施形態を説明したが、これらの実施形態は例示的なものであり、本発明を限定するものではない。本発明の細部の実施にあたっては、当業者は、開示された実施例に様々な改良を加えることが可能である。従って、本発明の範囲は、特許請求の範囲及びその均等範囲によってのみ規定されるものである。
以上のように本発明によれば、製造された多結晶シリコン薄膜の膜質が向上する。また、本発明に係るシリコンの結晶化方法をＴＦＴ製造過程に適用した場合には、半導体やディスプレイの諸特性が向上する。従って、本発明の産業利用性はきわめて高いものといえる。
Claims (16)
- シリコンの結晶化方法であって、
（ａ）非晶質シリコン上に金属触媒を配置する段階と、
（ｂ）第１の熱処理温度で熱処理する段階と、
（ｃ）前記第１の熱処理温度よりも高い第２の熱処理温度で熱処理する段階とを含むことを特徴とする方法。 - 請求項１に記載のシリコンの結晶化方法であって、
前記第１の熱処理温度が、金属誘導結晶化法によってシリコンが結晶化される温度の範囲内であり、かつ固相結晶化法によってシリコンが結晶化される温度未満の温度に設定されることを特徴とする方法。 - 請求項２に記載のシリコンの結晶化方法であって、
前記第１の熱処理温度が、４５０〜６００℃の温度に設定されることを特徴とする方法。 - 請求項１に記載のシリコンの結晶化方法であって、
前記第２の熱処理温度が、固相結晶化法によってシリコンが結晶化される温度以上の温度に設定されることを特徴とする方法。 - 請求項４に記載のシリコンの結晶化方法であって、
前記第２の熱処理温度が、６５０〜７５０℃の温度に設定されることを特徴とする方法。 - シリコンの結晶化方法であって、
（ａ）非晶質シリコン上に金属触媒を配置する段階と、
（ｂ）所定の昇温速度で第１の熱処理温度まで昇温させることにより熱処理する段階と、
（ｃ）前記第１の熱処理温度よりも高い第２の熱処理温度で熱処理する段階とを含むことを特徴とする方法。 - 請求項６に記載のシリコンの結晶化方法であって、
前記昇温速度が、前記非晶質シリコン上に配置された金属触媒の濃度に応じて調節されることを特徴とする方法。 - 請求項７に記載のシリコンの結晶化方法であって、
前記昇温速度が、１００〜３００℃／分の速度に設定されることを特徴とする方法。 - 請求項６に記載のシリコンの結晶化方法であって、
前記第１の熱処理温度が、金属誘導結晶化法によってシリコンが結晶化される温度の範囲内であり、かつ固相結晶化法によってシリコンが結晶化される温度未満の温度に設定されることを特徴とする方法。 - 請求項９に記載のシリコンの結晶化方法であって、
前記第１の熱処理温度が、６００〜６５０℃の温度に設定されることを特徴とする方法。 - 請求項６に記載のシリコンの結晶化方法であって、
前記第２の熱処理温度が、固相結晶化法によってシリコンが結晶化される温度以上の温度に設定されることを特徴とする方法。 - 請求項１１に記載のシリコンの結晶化方法であって、
前記第２の熱処理温度が、７００〜７５０℃の温度に設定されることを特徴とする方法。 - シリコンの結晶化方法であって、
（ａ）非晶質シリコン上に金属触媒を配置する段階と、
（ｂ）所定の昇温速度で所定の熱処理温度まで昇温させることにより熱処理する段階とを含み、
前記昇温速度が、前記非晶質シリコン上に配置された金属触媒の濃度に応じて調節されることを特徴とする方法。 - 請求項１３に記載のシリコンの結晶化方法であって、
前記昇温速度が、５〜１０℃／分の速度に設定されることを特徴とする方法。 - 請求項１３に記載のシリコンの結晶化方法であって、
前記熱処理温度が、固相結晶化法によってシリコンが結晶化される温度以上の温度に設定されることを特徴とする方法。 - 請求項１５に記載のシリコンの結晶化方法であって、
前記熱処理温度が、６５０〜７５０℃の温度に設定されることを特徴とする方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070123746A KR100960862B1 (ko) | 2007-11-30 | 2007-11-30 | 실리콘 결정화 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009135488A true JP2009135488A (ja) | 2009-06-18 |
Family
ID=40741829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008287914A Pending JP2009135488A (ja) | 2007-11-30 | 2008-11-10 | シリコンの結晶化方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2009135488A (ja) |
| KR (1) | KR100960862B1 (ja) |
| CN (1) | CN101445958A (ja) |
| TW (1) | TW200942653A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8530286B2 (en) | 2010-04-12 | 2013-09-10 | Suvolta, Inc. | Low power semiconductor transistor structure and method of fabrication thereof |
| KR101146993B1 (ko) * | 2010-06-03 | 2012-05-22 | 삼성모바일디스플레이주식회사 | 실리콘층의 결정화 방법 및 상기 결정화 방법을 이용한 박막 트랜지스터의 형성방법 |
| US9818607B2 (en) | 2014-07-18 | 2017-11-14 | The Hong Kong University Of Science And Technology | Metal-induced crystallization of amorphous silicon in an oxidizing atmosphere |
| CN110085511A (zh) * | 2019-04-08 | 2019-08-02 | 深圳市华星光电技术有限公司 | 多晶硅薄膜的制备方法和薄膜晶体管 |
| CN110165017B (zh) * | 2019-04-18 | 2021-08-24 | 中国科学院宁波材料技术与工程研究所 | 制备隧穿氧钝化接触结构的快速退火方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07231100A (ja) * | 1993-12-24 | 1995-08-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH09148245A (ja) * | 1995-11-17 | 1997-06-06 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2002313720A (ja) * | 2001-04-18 | 2002-10-25 | Sharp Corp | 多結晶半導体薄膜およびその製造方法 |
| JP2003077833A (ja) * | 2001-08-31 | 2003-03-14 | Sharp Corp | 多結晶半導体薄膜の製造方法 |
| JP2003100632A (ja) * | 2001-09-25 | 2003-04-04 | Sharp Corp | 半導体装置の製造方法および製造装置、並びに、半導体装置 |
| JP2005311389A (ja) * | 2001-06-01 | 2005-11-04 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2006054416A (ja) * | 2004-08-13 | 2006-02-23 | Samsung Sdi Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JP2006108136A (ja) * | 2004-09-30 | 2006-04-20 | Sharp Corp | 結晶質半導体膜の製造方法および結晶質半導体膜 |
-
2007
- 2007-11-30 KR KR1020070123746A patent/KR100960862B1/ko not_active IP Right Cessation
-
2008
- 2008-11-10 JP JP2008287914A patent/JP2009135488A/ja active Pending
- 2008-11-28 CN CNA2008101783376A patent/CN101445958A/zh active Pending
- 2008-11-28 TW TW097146299A patent/TW200942653A/zh unknown
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07231100A (ja) * | 1993-12-24 | 1995-08-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH09148245A (ja) * | 1995-11-17 | 1997-06-06 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2002313720A (ja) * | 2001-04-18 | 2002-10-25 | Sharp Corp | 多結晶半導体薄膜およびその製造方法 |
| JP2005311389A (ja) * | 2001-06-01 | 2005-11-04 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2003077833A (ja) * | 2001-08-31 | 2003-03-14 | Sharp Corp | 多結晶半導体薄膜の製造方法 |
| JP2003100632A (ja) * | 2001-09-25 | 2003-04-04 | Sharp Corp | 半導体装置の製造方法および製造装置、並びに、半導体装置 |
| JP2006054416A (ja) * | 2004-08-13 | 2006-02-23 | Samsung Sdi Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JP2006108136A (ja) * | 2004-09-30 | 2006-04-20 | Sharp Corp | 結晶質半導体膜の製造方法および結晶質半導体膜 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200942653A (en) | 2009-10-16 |
| KR100960862B1 (ko) | 2010-06-08 |
| KR20090056542A (ko) | 2009-06-03 |
| CN101445958A (zh) | 2009-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8088676B2 (en) | Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom | |
| JPH10291897A (ja) | 微結晶フィルムの結晶化による多結晶フィルムの形成方法、薄膜トランジスタの形成方法、およびその方法によって形成される液晶ディスプレイ | |
| JP2006066860A (ja) | 薄膜トランジスタ製造方法 | |
| JP4153500B2 (ja) | 半導体装置の製造方法 | |
| JP2002334838A (ja) | シリコン薄膜結晶化方法および薄膜トランジスタの製造方法 | |
| CN100365778C (zh) | 制造多晶硅薄膜的方法和使用该多晶硅的薄膜晶体管 | |
| JP2009135488A (ja) | シリコンの結晶化方法 | |
| KR100611761B1 (ko) | 박막트랜지스터 제조 방법 | |
| US8367527B2 (en) | Method of fabricating polycrystalline silicon thin film | |
| JP2011109075A (ja) | 多結晶シリコン層の製造方法、薄膜トランジスタ、それを含む有機電界発光表示装置及びその製造方法 | |
| JP2002141284A (ja) | ポリシリコン膜およびその形成方法 | |
| JP3924828B2 (ja) | 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法 | |
| KR20130060002A (ko) | 저온 다결정 박막의 제조방법 | |
| KR101064325B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101044415B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101118275B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR20100041717A (ko) | 실리콘 결정화 방법 | |
| JP2001127301A (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI377173B (en) | Method for manufacturing crystalline silicon | |
| JP2000232066A (ja) | 半導体基板の製造方法 | |
| KR101057147B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR101281132B1 (ko) | 저온 다결정 박막의 제조방법 | |
| KR101131216B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| JP2006108136A (ja) | 結晶質半導体膜の製造方法および結晶質半導体膜 | |
| KR20090107382A (ko) | 폴리 실리콘 박막 트랜지스터용 폴리 실리콘층의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110801 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130709 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130712 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131119 |