JP2003077833A - 多結晶半導体薄膜の製造方法 - Google Patents

多結晶半導体薄膜の製造方法

Info

Publication number
JP2003077833A
JP2003077833A JP2001263953A JP2001263953A JP2003077833A JP 2003077833 A JP2003077833 A JP 2003077833A JP 2001263953 A JP2001263953 A JP 2001263953A JP 2001263953 A JP2001263953 A JP 2001263953A JP 2003077833 A JP2003077833 A JP 2003077833A
Authority
JP
Japan
Prior art keywords
thin film
crystal
semiconductor thin
polycrystalline semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001263953A
Other languages
English (en)
Other versions
JP2003077833A5 (ja
Inventor
Masao Moriguchi
正生 守口
Naoki Makita
直樹 牧田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001263953A priority Critical patent/JP2003077833A/ja
Publication of JP2003077833A publication Critical patent/JP2003077833A/ja
Publication of JP2003077833A5 publication Critical patent/JP2003077833A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 多結晶半導体薄膜を効率よく製造する方法の
提供。 【解決手段】 SiH4 とH2 の混合ガスを用いて、非
晶質シリコン膜を基板上に形成する。非晶質シリコン膜
には、シリコンの1元素に対して2または3の水素元素
が結合した結合水素を有するか、またはシリコンの格子
間においてシリコン元素と結合していない非結合水素を
有する。これにより、結晶核(結晶成長が始まった初期
の段階の化合物をいう。)の発生密度が最大となる昇温
速度が向上するので、製造効率が向上する。結晶核の発
生密度を大きくすることによって、結晶欠陥の少ない、
高移動度の多結晶半導体薄膜が得られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多結晶半導体薄膜
の製造方法に関する。本発明による多結晶半導体薄膜
は、薄膜トランジスタ(TFT)などの半導体装置にお
ける活性領域の形成に有用であり、アクティブマトリク
ス型の液晶表示装置、FED(電界放出型表示)素子、
密着型イメージセンサ、受光素子、三次元ICなどに利
用できる。
【0002】
【従来の技術】近年、大型で高解像度の液晶表示装置、
高速で高解像度の密着型イメージセンサ、三次元ICな
どへの実現に向けて、ガラス等の絶縁基板上に高性能な
半導体装置を形成することが試みられている。このよう
な半導体装置には、薄膜状のシリコン半導体を用いるの
が一般的である。薄膜状のシリコン半導体としては、ア
モルファスシリコン半導体(a−Si)からなるもの
と、結晶性を有するシリコン膜からなるものの2つに大
別される。
【0003】アモルファスシリコン半導体は作製温度が
低く、気相法で比較的容易に作製することが可能で量産
性に富むので最も一般的に用いられているが、導電性等
の物性が結晶性を有するシリコン半導体に比べて劣る。
したがって、より高速特性を得るためには、結晶性を有
するシリコン半導体からなる半導体装置の製造方法の確
立が強く求められている。なお、結晶性を有するシリコ
ン半導体としては、多結晶シリコン、微結晶シリコン等
が知られている。
【0004】結晶性を有する薄膜状の半導体(以下、半
導体薄膜ともいう。)を得る方法として、下記の
(1)、(2)および(3)の方法が知られている。
【0005】(1)成膜時に結晶性を有する半導体薄膜
を直接成膜する。
【0006】(2)アモルファスな半導体薄膜を成膜し
た後、強光を照射して、そのエネルギーにより結晶性を
有せしめる。
【0007】(3)アモルファスな半導体薄膜を成膜し
た後、熱エネルギーを加えることにより結晶性を有せし
める。
【0008】しかしながら、上記(1)の方法では、成
膜工程と同時に結晶化が進行するので、大粒径の結晶性
シリコンを得るには厚膜化が不可欠であり、良好な半導
体物性を有する膜を基板上に全面にわたって成膜するこ
とが技術的に困難である。また、成膜温度が600℃以
上と高いので、耐熱温度の低い、安価なガラス基板が使
用できないというコスト上の問題がある。
【0009】また、上記(2)の方法では、溶融固化過
程の結晶化現象を利用するので、小粒径ながら粒界が良
好に処理され、高品質な結晶性シリコンが得られる。し
かし、現在最も一般的に利用されているエキシマーレー
ザーを例に挙げると、大面積基板の全面を均一に処理す
るにはレーザーの安定性が十分ではない。したがって、
均一な結晶性を有するシリコン膜を得ることが難しく、
同一基板上に均一な特性の複数の半導体装置を得ること
が困難という問題点がある。また、レーザー光の照射面
積が小さいので、スループットが低いという問題点もあ
る。
【0010】上記(3)の方法は、上記(1)および
(2)の方法に比べると、大面積に対応できるという利
点はあるが、結晶化には600℃以上の高温で数十時間
にわたる加熱処理が必要である。したがって、耐熱温度
の低い、安価なガラス基板が使用できないというコスト
上の問題点およびスループットが低いという問題点があ
る。また、上記(3)の方法では、固相結晶化現象を利
用するので、結晶粒は基板面に平行に成長し、数μmの
粒径を持つものさえ現れる。しかし、成長した結晶粒同
士がぶつかり合って粒界が形成されるので、その粒界は
キャリアに対するトラップ準位として働き、TFTなど
の半導体装置の移動度を低下させる原因となっている。
【0011】上記(3)の方法を応用して、より低温か
つ短時間の加熱処理で、高品質で均一な結晶性を有する
シリコン膜を作製する方法が、特開平9−289167
号公報などに開示されている。
【0012】また、特開平9−312404号公報に
は、アモルファスシリコン膜の表面にニッケル等の金属
元素を微量に導入した後に加熱処理を行うことによっ
て、600℃以下の低温で、数時間程度の処理時間で結
晶化を行なうことが開示されている。図19A,19B
は、同公報に開示された方法による結晶成長を説明する
ための模式図であり、図19Aは成長途上の段階を示
し、図19Bは成長完了後の段階を示している。金属元
素をアモルファスシリコン膜の表面に導入することによ
って、シリコンと金属元素との化合物の形成が早期に起
こり、その後金属元素が触媒となって化合物を中心に結
晶成長が始まり結晶核が発生する。この結晶核から放射
状に結晶成長が促され、結晶化が急激に進行すると考え
られる。以下では、シリコンなどの半導体の結晶成長を
助長する金属元素を触媒元素ともいう。
【0013】触媒元素を用いない、通常の固相成長法で
成長した結晶粒は双晶構造を示し、1つの結晶粒内にお
いても双晶欠陥と呼ばれる結晶欠陥が多く存在する。こ
れに対して、シリコンと触媒元素との結晶核から結晶成
長した場合、実質的に単結晶とみなされる複数の柱状半
導体結晶(以下、単に「柱状結晶」ともいう。)が結晶
核を中心に放射状に成長する(図19A参照)。結晶核
から一方向に成長し、複数の柱状結晶が集合した円弧状
領域(図19A中斜線で示す。)内では、それぞれの柱
状結晶の結晶方位が揃っているので、柱状結晶間にはミ
スオリエンテーションが少なく、電子や空孔のトラップ
サイトとなる結晶欠陥がほとんど存在しない。また、1
つの結晶核から異なる方向に成長して形成された異なる
円弧状領域間においても、同じ結晶核から成長している
ので、各円弧状領域内に含まれる柱状結晶の結晶方位が
近似しており、ミスオリエンテーションが少なく、結晶
欠陥がほとんど存在しない。なお、円弧状領域の幅(成
長方向に対して直角をなす方向の最大距離)は、10〜
20μm程度である。
【0014】このように、1つの結晶核を中心に放射状
に成長した複数の柱状結晶からなる結晶粒が形成される
(図19B参照)。結晶粒内の複数の柱状結晶は、結晶
方位が概ね揃っており、柱状結晶間のミスオリエンテー
ションが少ないので、電子や空孔のトラップサイトとな
る結晶欠陥がほとんど存在しない。以下では、1つの結
晶核から結晶成長した、結晶方位が概ね揃った柱状結晶
の集合をドメインという。触媒元素を用いて形成された
シリコン膜は、ドメイン内では結晶性が良いので、例え
ばTFTの活性領域をドメイン内に形成した場合、ON
特性に優れ、立ち上がりのばらつきの少ないTFTが得
られる。なお、結晶粒の径(ドメインの径)は100μ
mから数百μm程度である。
【0015】
【発明が解決しようとする課題】しかしながら、別の結
晶核から発生したドメイン内の複数の柱状結晶は、別の
結晶方位で概ね揃っているので、1つの結晶核から発生
したドメインと別の結晶核から発生したドメインとが衝
突すると、両ドメイン間はミスオリエンテーションが大
きく、電子や正孔のトラップサイトとなる結晶欠陥を多
数含む粒界が両ドメイン間に生じる。
【0016】特開平9−312404号公報に開示され
た方法で製造された結晶シリコン膜を図20および図2
1A〜21Cに示す。図20は、0.5%フッ酸および
0.5%H2 2 を含むエッチング液を用いて結晶シリ
コン膜を顕在化エッチング処理した後の光学顕微鏡写真
である。図21Aは結晶シリコン膜における結晶方位の
面内分布をEBSP(electron backscatter diffracti
on pattern)法により測定した結果をディスプレイ上に
表示した画像写真である。図21Bは、図21Aにおい
て、隣接する測定点間で結晶方位の角度が10°以上異
なる箇所をドットで表した画像写真である。図21C
は、図21Bにおいて結晶方位の角度差が5°以内の結
晶を1つの結晶と見做した場合の結晶方位の面内分布を
示す画像写真であり、1つの結晶と見做される領域を濃
淡の差で表している。
【0017】図20によれば、結晶粒同士の間にミスオ
リエンテーションの大きい粒界が存在し、結晶粒は粒界
によって囲まれていることが分かる。なお、本明細書に
おいて結晶粒同士がぶつかり合って生じる境界を特に粒
界という。さらに、図21A〜21Cによれば、1つの
結晶核を中心に放射状に柱状結晶が成長して、複数の円
弧状領域が形成され、各円弧状領域内では結晶方位の角
度差が5°以内であることが分かる。なお、円弧状領域
間の結晶方位の角度差は、概ね10°以上30°未満で
ある。
【0018】したがって、ドメイン間の粒界を挟んで活
性領域が形成されたTFTは、結晶シリコン膜中に多数
の結晶欠陥を含むので、ドメイン内に活性領域が形成さ
れたTFTに比べて、ON特性が低くなり、立上がりの
特性のばらつきも非常に大きくなってしまう。このよう
な特性ばらつきの大きなTFTを例えば表示装置のスイ
ッチング素子に使用した場合、ドメイン間の粒界に起因
してON特性が悪く、立上がりのばらつきも大きいの
で、ドメイン間の粒界に沿った表示斑が発生する原因と
なる。
【0019】本発明の目的は、特性ばらつきが少なく、
集積度の高い構成の半導体装置の製造方法を提供するこ
とにある。また、そのような半導体装置の製造に適した
多結晶半導体薄膜を効率よく製造する方法を提供するこ
とにある。
【0020】
【課題を解決するための手段】本発明の第1の局面によ
る多結晶半導体薄膜の製造方法は、非晶質な半導体の薄
膜を基板上に形成する工程と、前記半導体の結晶化を助
長する触媒元素を前記薄膜に導入する工程と、前記半導
体と前記触媒元素との化合物を形成し、前記化合物から
結晶核を発生させる工程と、前記結晶核を核として結晶
を成長させる工程と、を少なくとも有する多結晶半導体
薄膜の製造方法であって、非晶質な前記半導体薄膜は、
前記半導体の1元素に対して2または3の水素元素が結
合した結合水素を有するか、または前記半導体の格子間
において前記半導体の元素と結合していない非結合水素
を有する。非晶質な前記半導体薄膜は、前記結合水素ま
たは非結合水素の濃度が、0.5atom%以上15atom%
以下の範囲内にあることが好ましい。
【0021】本発明の第2の局面による多結晶半導体薄
膜の製造方法は、非晶質な半導体の薄膜を基板上に形成
する工程と、前記半導体の結晶化を助長する触媒元素を
前記薄膜に導入する工程と、前記半導体と前記触媒元素
との化合物を形成し、前記化合物から結晶核を発生させ
る工程と、前記結晶核を核として結晶を成長させる工程
と、を少なくとも有する多結晶半導体薄膜の製造方法で
あって、非晶質な前記半導体薄膜は、FT−IR(フー
リエ変換−赤外吸収分光法)スペクトルにおいて、前記
半導体元素と水素元素との結合による伸縮モードのピー
ク波長が2005cm-1以上2070cm-1以下の範囲
内にある。
【0022】本発明の第3の局面による多結晶半導体薄
膜の製造方法は、非晶質な半導体の薄膜を基板上に形成
する工程と、前記半導体の結晶化を助長する触媒元素を
前記薄膜に導入する工程と、前記半導体と前記触媒元素
との化合物を形成し、前記化合物から結晶核を発生させ
る工程と、前記結晶核を核として結晶を成長させる工程
と、を少なくとも有する多結晶半導体薄膜の製造方法で
あって、非晶質な前記半導体薄膜は、FT−IR(フー
リエ変換−赤外吸収分光法)スペクトルにおいて、前記
半導体元素と水素元素との結合による伸縮モードのピー
クの半値幅が40cm-1以上140cm-1以下の範囲内
にある。
【0023】本発明の第4の局面による多結晶半導体薄
膜の製造方法は、非晶質な半導体の薄膜を基板上に形成
する工程と、前記半導体の結晶化を助長する触媒元素を
前記薄膜に導入する工程と、前記半導体と前記触媒元素
との化合物を形成し、前記化合物から結晶核を発生させ
る工程と、前記結晶核を核として結晶を成長させる工程
と、を少なくとも有する多結晶半導体薄膜の製造方法で
あって、非晶質な前記半導体薄膜は、昇温脱離ガス分析
スペクトルにおいて、330℃以上430℃以下の範囲
内に水素ガスのピークが存在する。
【0024】前記結晶核の発生工程は、前記化合物の形
成温度よりも100℃低い温度から前記化合物の発生温
度までの間、前記結晶核の発生数が最大となる昇温速度
以下の昇温速度で前記半導体および前記触媒元素を加熱
する工程を少なくとも含んでいても良い。
【0025】前記結晶成長工程は、前記結晶核から柱状
半導体結晶を成長させて、複数の前記柱状半導体結晶か
ら構成されたドメインを形成する工程を含み、前記多結
晶半導体薄膜は、それぞれが複数の柱状半導体結晶から
構成され、同一面内において曲折または枝分かれした複
数のドメインを含み、前記複数のドメインは、隣接する
ドメイン間において結晶方位が実質的に同じ領域を形成
するのが好ましい。
【0026】前記結晶核の発生密度は0.5×10-2
/μm2 よりも大きいことが好ましい。前記触媒元素の
濃度は1×1016atoms/cm3 以上1×1018
toms/cm3 以下の範囲内であることが好ましい。
【0027】前記結晶成長工程は、RTA(ラピッドサ
ーマルアニール)処理により行われることが好ましい。
【0028】前記触媒元素は、ニッケル(Ni)、コバ
ルト(Co)、パラジウム(Pd)、白金(Pt)、銅
(Cu)、銀(Ag)、金(Au)、インジウム(I
n)、スズ(Sn)、アルミニウム(Al)およびアン
チモン(Sb)からなる群から選ばれた一種または二種
以上の元素であることが好ましく、さらに前記触媒元素
として少なくともNiを用いることが好ましい。
【0029】前記触媒元素導入工程において、前記薄膜
または前記基板の表面に、表面濃度が1×1012ato
ms/cm2 以上1×1014atoms/cm2 以下の
範囲内になるように前記触媒元素が導入されることが好
ましい。
【0030】前記触媒元素導入工程は、前記触媒元素を
含む溶液をスピンコート法により前記薄膜上に塗布する
工程を含むことが好ましい。
【0031】前記触媒元素を含む溶液は、水、メタノー
ル、エタノール、n一プロパノール、i−プロパノール
およびアセトンからなる群から選ばれた少なくとも一種
を含むことが好ましく、さらに前記触媒元素がNiであ
って、前記触媒元素を含む溶液が酢酸ニッケルを含むこ
とが好ましい。
【0032】前記触媒元素導入工程は、DCスパッタリ
ング法により行われることが好ましい。
【0033】前記結晶成長工程によって結晶化された多
結晶半導体薄膜が微小な非晶質領域を含むことが好まし
い。前記微小な非晶質領域に対して強光照射を行なう工
程を含むことが好ましい。
【0034】前記強光として波長400nm以下のエキ
シマレーザ光を用い、前記薄膜表面におけるエネルギー
密度が200mJ/cm2 以上450mJ/cm2 以下
の範囲内で照射を行なうことが好ましい。
【0035】前記結晶成長工程の後に、熱酸化処理を行
なう工程を含むことが好ましい。
【0036】本発明の半導体装置の製造方法は、本発明
の多結晶半導体薄膜の製造方法によって得られた多結晶
半導体薄膜から複数のスイッチング素子を形成する工程
を含む。
【0037】本発明の液晶表示装置の製造方法は、本発
明の半導体装置の製造方法によって得られた半導体装置
を備える基板を用意する工程を含む。
【0038】以下、本発明の多結晶半導体薄膜の製造方
法について説明する。本発明の多結晶半導体薄膜の製造
方法は、非晶質な半導体の薄膜を基板上に形成する工程
と、前記半導体の結晶化を助長する触媒元素を前記薄膜
に導入する工程と、前記半導体と前記触媒元素との化合
物を形成し、前記化合物から結晶核を発生させる工程
と、前記結晶核を核として結晶を成長させる工程と、を
少なくとも有する。以下、シリコンを半導体の例とし
て、各工程を説明するが、本発明は、ゲルマニウム、ゲ
ルマニウムとシリコンとの混晶、これらの化合物につい
ても適用することができる。
【0039】(1)非晶質シリコン膜形成工程 本工程は、非晶質なシリコンの薄膜(以下、非晶質シリ
コン膜ともいう。)を基板上に形成する工程である。
【0040】非晶質シリコン膜を基板上に形成する方法
としては、プラズマCVD(Chemical Vapor Depositio
n )法、スパッタ法などを挙げることができる。本発明
においては、SiH4 とH2 との混合ガスを用いたプラ
ズマCVD法が好ましい。プラズマCVD法によれば、
低温でしかも高速に非晶質シリコン膜を成膜できる。
【0041】図1は、非晶質シリコン膜中における水素
元素の結合形態を模式的に示す図である。図1中、Si
−Hは、1のSi元素に対して1つのH元素が結合した
形態を示し、H−Si−Hは1のSi元素に対して2つ
のH元素が結合した形態を示し、(H−Si−H)n は
H−Si−Hが複数連なった形態を示し、H2 =Si−
Hは1のSi元素に対して3つのH元素が結合した形態
を示す。本発明において非晶質シリコン膜は、1のシリ
コン元素に対して2または3の水素元素が結合した結合
水素を有する。具体的には、H−Si−H、(H−Si
−H)n またはH2 =Si−Hの形態として存在する結
合水素を有する。また、図1には示されていないが、S
iの格子間においてSi元素と結合していない非結合水
素を有することもある。この非結合水素は、非晶質シリ
コン膜のボイド中に水素分子または水素元素として局在
する。
【0042】非晶質シリコン膜中における水素元素の結
合形態の測定には、FT−IR(フーリエ変換−赤外吸
収分光法)法が一般的に採用され得る。非晶質シリコン
膜中の水素元素の結合形態と、FT−IR法による吸収
ピーク波数(振動モード)との関係を表1に示す。
【0043】
【表1】
【0044】表1から、1のSi元素に結合したH元素
の数が増す程、伸縮モードの吸収ピーク波数が高波数側
に存在することが理解できる。シリコン1元素に対して
2または3の水素元素が結合した結合水素(H−Si−
H、(H−Si−H)n またはH2 =Si−Hの結合形
態で存在する水素元素)を有するか、または非結合水素
を有する非晶質シリコン膜は、SiH4 とH2 との混合
ガスを用いた平行平板式のプラズマCVD法を採用する
場合、RFパワーのパワー密度を80mW/cm2 、基
板温度を350℃以下で成膜することにより得られる。
但し、250℃未満の基板温度で成膜した場合、非晶質
シリコン膜がポーラス状となり、活性領域の形成に適さ
ないシリコン膜が形成されるおそれがあるので、基板温
度を250℃以上にすることが望ましい。一方、基板温
度が350℃を越えると、非晶質シリコン膜中に含まれ
る上記の結合水素や非結合水素の量が著しく減少するお
それがある。基板上に形成する非晶質シリコン膜の膜厚
は、50〜150nm程度である。
【0045】本発明において使用し得る基板としては、
特に限定されないが、ガラス基板が挙げられる。後述す
るように、本発明においては、600℃以下の低温で、
数時間程度の処理によって結晶化を行うことができるの
で、耐熱性が高く、かつ熱収縮性が殆どない高価な石英
基板に代えて、安価なガラス基板を用いることができ
る。
【0046】なお、ガラス基板上に非晶質シリコン膜を
形成する前に、ガラス基板上に酸化シリコンからなる下
地膜を形成して、ガラス基板中の不純物が非晶質シリコ
ン膜に拡散するのを防ぐことが好ましい。
【0047】(2)触媒元素導入工程 本工程は、シリコンの結晶化を助長する触媒元素を非晶
質シリコン膜に導入する工程である。
【0048】半導体の結晶化を助長する触媒元素として
は、Ni、Co、Pd、Pt、Cu、Ag、Au、I
n、Sn、Al、Sbなどが挙げられ、これらから選ば
れた一種または二種以上の元素を用いることによって、
微量で結晶化助長の効果が生じる。この理由として次の
ようなモデルが考えられる。触媒元素は、単独では作用
せず、半導体(シリコン)と結合して化合物(シリサイ
ド)を形成することによって結晶成長を助長する。その
ときの結晶構造が非晶質な半導体の薄膜の結晶化時に一
種の鋳型の様に作用して結晶化を促す。
【0049】これらの触媒元素の中でも、シリコンの結
晶化を助長する触媒元素としてNiが好ましい。Niは
2つのSiとともにNiSi2 (シリサイド)を形成す
る。NiSi2 は螢石型の結晶構造を有しており、単結
晶シリコンのダイヤモンド構造と非常に類似している。
しかも、NiSi2 の格子定数は5.406Åであり、
結晶シリコンの格子定数5.430Åに非常に近い。し
たがって、NiSi2はアモルファスシリコン膜を結晶
化させるのに最適の鋳型であり、シリコンの結晶化を助
長する触媒元素としてはNiが最も望ましいと考えられ
る。
【0050】触媒元素を導入する方法としては、スパッ
タ法、蒸着法、メッキ法、イオンドーピング法、CVD
法、スピンコート法などが挙げられる。スピンコート法
は、触媒元素の溶液または分散液を基板上に塗布して乾
燥させる方法であり、溶液または分散液中の触媒元素の
濃度を調整することによって、非晶質シリコン膜に導入
する触媒元素の量を調整することができる。
【0051】非晶質シリコン膜中の触媒元素の濃度は、
1×1016atoms/cm3 以上1×1018atom
s/cm3 以下程度が好ましい。触媒元素の濃度が1×
10 16atoms/cm3 未満であると、結晶成長が不
十分となり、非晶質領域が多く残ってしまう。他方、触
媒元素の濃度が1×1018atoms/cm3 を越える
と、半導体装置のチャネル領域を形成した場合、触媒元
素がリークの原因となるおそれがある。
【0052】触媒元素を非晶質シリコン膜に導入する工
程は、後述の結晶核形成工程の前であれば、絶縁基板上
に非晶質シリコン膜を形成する前または後のいずれに行
ってもよい。なお、通常は、絶縁基板上に非晶質シリコ
ン膜を形成する前に、絶縁基板上に酸化シリコンからな
る下地膜を形成して、絶縁基板中の不純物が非晶質シリ
コン膜に拡散するのを防ぐ。非晶質シリコン膜の表面が
疎水性であるのに対して、下地膜の表面は親水性である
ので、親水性の溶媒を用いてスピンコートする場合に
は、下地膜上に塗布する方が、非晶質シリコン膜上に塗
布するよりも安定に塗布することができる。触媒元素を
ガラス基板上または下地膜上に導入した場合、非晶質シ
リコン膜の下面から結晶成長が開始する。
【0053】触媒元素を含む溶液をスピンコート法によ
って、表面濃度が1×1012atoms/cm2 以上1×1
14atoms /cm2 以下となるように、絶縁基板上また
は非晶質シリコン膜上に塗布し、乾燥させる。表面濃度
が1×1012atoms /cm2未満の場合、結晶成長が不
十分となり非晶質領域が多く残る。表面濃度が1×10
14atoms /cm2 を越えると、1つの結晶核から多方向
に結晶が成長して粒状ドメインが形成されるおそれがあ
る。なお、触媒元素の表面濃度は、全反射蛍光X線分析
(TRXRF)法などによって測定することができる。
【0054】触媒元素(例えばニッケル)を含む溶液
は、水、メタノール、エタノール、n−プロパノール、
i−プロパノールおよびアセトンからなる群から選ばれ
た少なくとも一種の溶媒を含むことが好ましい。触媒元
素としてニッケルを用いる場合、酢酸ニッケルを上記溶
媒に溶解することにより、ニッケルを絶縁基板上または
非晶質シリコン膜上に均一に塗布することができる。
【0055】また低電圧でのDC(直流)スパッタリン
グ法によっても、同様にニッケルなどの触媒元素を導入
することができる。この際、DC電圧を低くすることに
よって、非常に低濃度の触媒元素の導入が可能となる。
例えば、DC電圧を200V〜600V程度にする。
【0056】絶縁基板上または非晶質シリコン膜上に塗
布された触媒元素は、下記の結晶核形成工程での加熱に
よって非晶質シリコン膜中に取り込まれる。
【0057】(3)結晶核形成工程 本工程は、シリコンと触媒元素との化合物(シリサイ
ド)を形成し、前記化合物から結晶核を発生させる工程
である。本工程では加熱処理が行われる。後述するよう
に、本発明による非晶質シリコン膜は、昇温速度の高い
RTA(ラピッドサーマルアニール)処理に付すことが
できる。
【0058】触媒元素による結晶化法では、触媒元素が
導入された状態での加熱工程で、触媒元素とシリコンと
の反応によって、触媒元素とシリコンとの化合物(シリ
サイド)が形成され、さらにこのシリサイドから結晶核
が形成され、結晶核から結晶成長が始まる。なお、結晶
核とは、結晶成長が始まった初期の段階の化合物をい
う。化合物(シリサイド)の全てが結晶核になるとは限
らず、昇温中に温度上昇に伴う固溶度の変化で再固溶す
るシリサイドもある。またシリサイドが小さすぎる場
合、結晶成長が生じず、結晶核が発生しない。
【0059】本発明では、結晶核の発生密度を高くし、
1つの結晶核中の触媒元素量を少なくすることによっ
て、1つの結晶核から一方向に結晶成長を開始させ、後
述する棒状ドメインの幅を小さくし、棒状ドメインを曲
折または枝分かれしながら成長させることができる。こ
れに対して、粒状ドメインでは、結晶核の発生密度が低
く、1つの結晶核中の触媒元素量が多いので、1つの結
晶核から放射状(多方向)に結晶成長を開始し、略直線
的(曲折または枝分かれせず)に成長する。
【0060】但し、結晶核の発生密度を高くし、1つの
結晶核中の触媒元素量を少なくするには、触媒元素の導
入量を調整するだけでは不十分であり、結晶化アニール
時の昇温速度のコントロールが必要である。図2は、結
晶化アニール時の昇温速度と結晶核発生密度との関係を
示すグラフである。図2から、結晶核発生密度は昇温速
度に対して、ある最大点を有しており、最大点よりも大
きな昇温速度では急激に結晶核発生密度が減少すること
が分かる。昇温速度が10℃/分のときの結晶核発生状
態の光学顕微鏡写真を図3に、昇温速度が約50℃/分
のときの結晶核発生状態の光学顕微鏡写真を図4にそれ
ぞれ示す。図3および図4は、250℃から550℃ま
でそれぞれの昇温速度で昇温させた後、温度550℃で
15分間加熱することによって、結晶成長の初期の段階
で結晶成長を止めて、その結晶核の発生状態を観察した
ものである。
【0061】核発生密度が最大となる昇温速度以下では
棒状ドメインが形成されているが(図3参照)、核発生
密度が最大となる昇温速度よりも大きな昇温速度では粒
状ドメインとなっている(図4参照)。つまり、結晶化
アニール時の昇温速度を、結晶核発生密度が最大となる
昇温速度以下とすることによって、結晶核発生密度の高
い、棒状ドメインからなる多結晶シリコン膜を得ること
ができる。
【0062】核発生密度が最大となる昇温速度は、非晶
質シリコン膜の膜質に依存するので、非晶質シリコン膜
の種類および触媒元素の種類などの条件に応じて適宜決
定される。例えば、図2に示された非晶質シリコン膜
は、平行平板式のプラズマCVD法で、RFパワーのパ
ワー密度80mW/cm2 とし、SiH4 とH2 の混合
ガスにより基板温度430℃で成膜したものである。触
媒元素としてニッケルを用いて、非晶質シリコン膜表面
に導入した。非晶質シリコン膜表面に導入されたニッケ
ルの表面濃度は7×1012atoms/cm2 であっ
た。この場合の核発生密度が最大となる昇温速度は、4
5℃/分であった。
【0063】このように、昇温速度の変化によって結晶
核から成長するドメインの形状および結晶核発生密度が
変化する理由は、明らかではないが、以下のようなモデ
ルで説明することができる。昇温速度が大きい場合に
は、シリサイドが形成されるまでに温度が上昇し、シリ
サイドの形成が高温下で行われるので、触媒元素の拡散
が大きくなる。また、シリサイド形成時の熱エネルギー
が大きいので、大きなシリサイドが成長し、シリサイド
の発生密度は低くなる。このような発生密度の低い大き
なシリサイドから結晶成長した場合には、シリサイド中
に多量の触媒元素が含まれているので、発生する柱状結
晶の束としてのドメインの幅は非常に大きくなる。した
がって、結晶核から粒状ドメインとして結晶成長が進
み、シリサイドの発生密度が低いので、結晶核発生密度
も低くなる。
【0064】一方、昇温速度が小さい場合には、温度が
低い段階でもシリサイドが形成される時間的余裕がある
ので、低い温度でシリサイドが形成され、触媒元素の拡
散が小さい。シリサイド形成時の熱エネルギーが小さい
ので、小さなシリサイドが高い密度で発生する。このよ
うな発生密度の高い小さなシリサイドから結晶成長した
場合には、シリサイド中の触媒元素量が少ないので、発
生する柱状結晶の束としてのドメインの幅は非常に小さ
くなる。したがって、結晶核から棒状ドメインとして結
晶成長が進み、シリサイドの発生密度が高いので、結晶
核発生密度も高くなる。
【0065】次に、核発生密度が最大となる昇温速度
と、非晶質シリコン膜の膜質との関係について説明す
る。図5は、膜質の異なる4種類の非晶質シリコン膜に
対する昇温速度と核発生密度との関係を示すグラフであ
る。なお、触媒元素にはニッケルを用いた。4種類の非
晶質シリコン膜は、(1)プラズマCVD(PECV
D)法で基板温度250℃にて成膜したもの、(2)プ
ラズマCVD(PECVD)法で基板温度350℃にて
成膜したもの、(3)プラズマCVD(PECVD)法
で基板温度430℃にて成膜したもの、(4)減圧CV
D(LPCVD)法で基板温度450℃にて成膜したも
のである。
【0066】図5から、上記(3)および(4)の非晶
質シリコン膜では、核発生密度が最大となる昇温速度が
20℃/分程度であるのに対して、上記(1)および
(2)の非晶質シリコン膜では、核発生密度が最大とな
る昇温速度がそれぞれ約160℃/分、約100℃/分
であることが分かる。
【0067】これら4種類の非晶質シリコン膜に対し
て、FT−IR(フーリエ変換−赤外吸収分光法)法に
よる伸縮モードの吸収ピーク波数および半値幅の測定を
行った。非晶質シリコン膜中にSi−Hの結合形態のみ
が含まれている場合、半値幅が30cm-1よりも小さい
シャープな吸収ピークが2000cm-1に現れる。H−
Si−H、(H−Si−H)n およびH2 =Si−Hの
吸収ピーク波数は、Si−Hの吸収ピーク波数よりも高
波数側にあるので、非晶質シリコン膜中に結合水素、す
なわちH−Si−H、(H−Si−H)n またはH2
Si−Hの結合形態で存在する水素元素が含まれている
場合、吸収ピーク波数が高波数側にシフトし、半値幅も
30cm-1よりも大きくなる。
【0068】上記(3)の非晶質シリコン膜では、半値
幅が30cm-1よりも小さいシャープな吸収ピークが2
000cm-1に現れていることから、非晶質シリコン膜
中にSi−Hの結合形態のみが含まれていることが判明
した。また、上記(1)および(2)の各非晶質シリコ
ン膜では、吸収ピーク波数が2000cm-1(Si−H
の吸収ピーク波数)と2090cm-1 (H−Si−H
の吸収ピーク波数)との間に現れ、吸収ピーク波数の半
値幅が40cm-1よりも大きいことから、非晶質シリコ
ン膜中にSi−Hの結合形態のみならず、H−Si−
H、(H−Si−H)n またはH2 =Si−Hの結合形
態が含まれていることが判明した。上記(4)の非晶質
シリコン膜では、吸収ピークが認められなかったことか
ら、非晶質シリコン膜中に水素元素が実質的に含まれて
いないと考えられる。
【0069】次に、上記(1)、(3)および(4)の
各非晶質シリコン膜について、H2の昇温脱離ガス分析
を行った。そのスペクトルを図6に示す。昇温脱離ガス
分析スペクトルにおいて、約400℃でのH2 のピーク
はシリコン格子間に存在する非結合水素、およびH−S
i−H、(H−Si−H)n またはH2 =Si−Hの形
態として存在する結合水素に起因する。非結合水素およ
び結合水素は、約300℃から脱離し始めて、約400
℃でピークに達する。また、約650℃でのH 2 のピー
クはSi−Hに起因する。
【0070】上記(1)の非晶質シリコン膜では、約4
00℃および約650℃にH2 のピークが存在すること
から、非晶質シリコン膜中に非結合水素および結合水
素、ならびにSi−Hの結合形態で存在する水素元素が
含まれていると考えられる。上記(3)の非晶質シリコ
ン膜では、約650℃にのみH2 のピークが存在するこ
とから、非晶質シリコン膜中にSi−Hの結合形態で存
在する水素元素のみが含まれていると考えられる。上記
(4)の非晶質シリコン膜では、H2 のピークが認めら
れないことから、非晶質シリコン膜中に水素元素が実質
的に含まれていないと考えられる。以上の結果を表2に
まとめる。なお、表2における「膜中水素」とは、非晶
質シリコン膜中における水素元素をいう。
【0071】
【表2】
【0072】上記(1)〜(4)の各非晶質シリコン膜
中における水素元素の結合形態を下記の表3にまとめ
る。
【0073】
【表3】
【0074】次に、核発生密度が最大となる昇温速度
と、FT−IR(フーリエ変換−赤外吸収分光法)法に
よる非晶質シリコン膜の伸縮モードの吸収ピーク波数お
よび半値幅との関係をそれぞれ図7および図8に示す。
SiとHとの結合による伸縮モードの吸収ピーク波数が
2005cm-1以上であるか、あるいはその半値幅が4
0cm-1以上の場合には、核発生密度が最大となる昇温
速度が急激に上昇することが分かる。
【0075】H−Si−H、(H−Si−H)n および
2 =Si−Hの吸収ピーク波数は、Si−Hの吸収ピ
ーク波数よりも高波数側にあるので、非晶質シリコン膜
中にH−Si−H、(H−Si−H)n またはH2 =S
i−Hの結合形態で存在する水素元素が含まれている場
合、吸収ピーク波数が高波数側にシフトし、半値幅も3
0cm-1よりも大きくなる。上記(3)の非晶質シリコ
ン膜では、半値幅が30cm-1よりも小さいシャープな
吸収ピークが2000cm-1に現れていることから、非
晶質シリコン膜中にSi−Hの結合形態で存在する水素
元素のみが含まれていることが判明した。また、上記
(1)および(2)の各非晶質シリコン膜では、吸収ピ
ーク波数が2000cm-1(Si−Hの吸収ピーク波
数)と2090cm-1(H−Si−Hの吸収ピーク波
数)との間に現れ、吸収ピーク波数の半値幅が40cm
-1よりも大きいことから、非晶質シリコン膜中にSi−
Hの結合形態で存在する水素元素のみならず、H−Si
−H、(H−Si−H)n またはH2 =Si−Hの結合
形態で存在する水素元素が含まれていることが判明し
た。上記(4)の非晶質シリコン膜では、吸収ピークが
認められなかったことから、非晶質シリコン膜中に水素
元素が実質的に含まれていないと考えられる。したがっ
て、非晶質シリコン膜中にH−Si−H、(H−Si−
H)n またはH2 =Si−Hの結合形態で存在する水素
元素が含まれている場合には、核発生密度が最大となる
昇温速度が上昇することが分かる。
【0076】また、図5中の(1)と(2)との対比か
ら、非晶質シリコン膜中に非結合水素を含む場合には、
核発生密度が最大となる昇温速度がさらに上昇すること
が分かる。これに対して、図5中の(3)と(4)の結
果から、非晶質シリコン膜中に水素元素が含まれていて
も、Si−Hの結合形態で存在する水素元素のみを含む
場合には、非晶質シリコン膜中に水素元素が含まれてい
ない場合と同様の昇温速度となることが分かる。
【0077】但し、非晶質シリコン膜中に含まれる結合
水素または非結合水素の濃度が高くなると、非晶質シリ
コン膜がポーラスとなり、膜はがれの発生、パーティク
ルの増加などの問題を生じ得る。これらの問題を回避す
るには、結合水素または非結合水素の濃度を0.5atom
%以上15atom%以下にするのが好ましい。なお、結合
水素または非結合水素の濃度は、FT−IR(フーリエ
変換−赤外吸収分光法)、昇温脱離ガス分析(TDS) 、X
線光電子分析装置(ESCA)などによって測定することがで
きる。
【0078】また、FT−IR(フーリエ変換−赤外吸
収分光法)法による非晶質シリコン膜の伸縮モードの吸
収ピーク波数または半値幅で規定するならば、伸縮モー
ドの吸収ピーク波数が2005cm-1以上2070cm
-1以下の範囲内、あるいは半値幅が40cm-1以上14
0cm-1以下の範囲内が好ましい。
【0079】非晶質シリコン膜中に結合水素または非結
合水素が含まれることによって、核発生密度が最大とな
る昇温速度が上昇する。したがって、高密度の結晶核を
短時間で発生させることができるので、製造効率が向上
する。
【0080】非晶質シリコン膜中に結合水素または非結
合水素が含まれることによって、核発生密度が最大とな
る昇温速度が上昇する理由は、完全には解明されていな
い。一般的には、非晶質シリコン膜中に結合水素または
非結合水素が存在すると、これら水素元素の周辺にはボ
イドやダングリングボンドが形成され易いことが判明し
ている。昇温速度が高いRTA(ラピッドサーマルアニ
ール)処理によって結晶核の形成および結晶成長を行う
場合、膜中にボイドや未結合手が存在することで、触媒
元素が低温(例えば400℃以下)でもシリサイドを形
成し、触媒元素の拡散が小さく、シリサイド化時の熱エ
ネルギーが小さいので、小さなシリサイドが高い密度で
発生する。このような発生密度の高い小さなシリサイド
を核として結晶成長した場合には、シリサイドに含まれ
る触媒元素の量が少ないので、発生する柱状結晶の束で
あるドメインの幅は非常に狭くなり、結晶核から棒状ド
メインとして結晶成長が進み、シリサイドの発生密度が
高くなる。これにより、核発生密度も高くなると考えら
れる。したがって、膜中に結合水素または非結合水素が
存在すると、核発生密度が最大となる昇温速度が上昇す
るので、昇温速度が高いRTA(ラピッドサーマルアニ
ール)処理によって結晶核の形成および結晶成長を行う
場合、高密度に棒状ドメインが形成される。
【0081】一方、膜中にSi−Hの結合形態で存在す
る水素元素のみを含むとき、または膜中に水素元素を含
まないときには、膜中に結合水素または非結合水素が存
在するときに比して、核発生密度が最大となる昇温速度
が相対的に低くなる。膜中にSi−Hの結合形態で存在
する水素元素のみを含むとき、または膜中に水素元素を
含まないときには、膜中のボイドや未結合手が少なくな
り、触媒元素の拡散が大きく、シリサイド形成が起き難
くなる。結果的に、触媒元素は高温(例えば500℃以
上)でシリサイド形成が起きるので、触媒元素の拡散が
大きく、シリサイド化時の熱エネルギーが大きくなり、
大きなシリサイドが低い密度で発生する。このような発
生密度の低い大きなシリサイドを核として結晶成長した
場合には、シリサイドに十分な量の触媒元素が含まれる
ので、発生する柱状結晶の束であるドメインの幅は非常
に広くなり、結晶核から粒状ドメインとして結晶成長が
進み、シリサイドの発生密度が低くなる。これにより、
核発生密度も低くなると考えられる。したがって、膜中
にSi−Hの結合形態で存在する水素元素のみを含むと
き、または膜中に水素元素を含まないときには、膜中に
結合水素または非結合水素が存在するときに比して、核
発生密度が最大となる昇温速度が相対的に低くなるの
で、昇温速度が高いRTA(ラピッドサーマルアニー
ル)処理によって結晶核の形成および結晶成長を行う場
合、低密度の核から粒状ドメインが形成される。
【0082】核発生密度が最大となる昇温速度以下での
加熱は、半導体と触媒元素との化合物の形成温度よりも
100℃低い温度から化合物の発生温度までの間、少な
くとも行われる。例えばシリコンの場合、化合物(シリ
サイド)の発生温度は約300℃以上約400℃以下の
範囲であるので、約200℃以上約300℃以下の範囲
の温度から化合物(シリサイド)の発生温度まで、核発
生密度が最大となる昇温速度以下の昇温速度で昇温させ
る。例えば上記(1)の非晶質シリコン膜の場合、16
0℃/分以下の昇温速度で昇温させる。半導体と触媒元
素との化合物の形成は、例えばTEM(Transmission E
lectron Microscope)によって確認することができる。
【0083】半導体と触媒元素との化合物が形成された
後は、昇温速度の制限はなく、核発生密度が最大となる
昇温速度以下またはこの昇温速度よりも大きい昇温速度
で加熱することができる。例えばシリコンの場合、結晶
核の発生温度は約500℃以上であり、化合物(シリサ
イド)の発生後、核発生密度が最大となる昇温速度より
も大きい昇温速度で約500℃まで昇温させても良い。
例えば上記(1)の非晶質シリコン膜の場合、180℃
/分の昇温速度で昇温させることができる。
【0084】(4)結晶成長工程 本工程は、シリコンと触媒元素との化合物(シリサイ
ド)から形成された結晶核を核として結晶を成長させる
工程である。
【0085】本工程では、結晶核の発生温度よりも高い
温度に昇温して、柱状結晶を成長させ、棒状ドメインを
形成させる。本工程では、半導体と触媒元素との化合物
を形成する際の昇温速度よりも大きい速度で昇温させる
ことができ、これにより処理時間を大幅に短縮すること
ができる。
【0086】図9A,9Bおよび9Cは、結晶核形成工
程および結晶成長工程における昇温速度を示すグラフで
ある。図9Aでは、結晶核形成工程および結晶成長工程
の各工程における昇温速度が同じである。例えば、昇温
速度10℃/分で370℃〜730℃の範囲内の温度
(図9A,BおよびC中ではT1 と表記する。)まで昇
温し、温度T1 で数時間程度加熱する。
【0087】図9Bでは、結晶核形成工程よりも結晶成
長工程の方が昇温速度が大きい。例えば、結晶核形成工
程では、化合物または結晶核の発生温度(330℃〜5
50℃の範囲内の温度であり、図9BおよびC中ではT
2 と表記する。)まで昇温速度10℃/分で昇温し、結
晶成長工程では、昇温速度100℃/分で温度T1 まで
昇温し、温度T1 で数時間程度加熱する。
【0088】図9Cでは、結晶核形成工程よりも結晶成
長工程の方が昇温速度が大きく、さらに結晶成長工程の
昇温速度が段階的に変化する。例えば、結晶核形成工程
では、温度T2 まで昇温速度10℃/分で昇温し、結晶
成長工程では、昇温速度100℃/分で温度T1 まで昇
温し、さらに昇温速度300℃/分で温度T1 よりも高
い温度(例えば、550℃〜730℃、図9C中ではT
3 と表記する。)まで昇温した後、室温まで約30分か
けて降温する。
【0089】図9A,9Bおよび9Cでは、結晶核形成
工程は同じ昇温速度で昇温させているが、半導体と触媒
元素との化合物が形成されるまでの昇温速度と、化合物
から結晶核が形成されるまでの昇温速度とが異なってい
ても良い。
【0090】結晶成長工程は、RTA(ラピッドサーマ
ルアニール)処理により行ってもよい。RTA処理は、
短時間の急激な昇温が可能であるので、ガラス基板を用
いる場合、ガラスの歪み点温度以上の温度でも、ガラス
基板に反りが発生しないように加熱することができる。
【0091】結晶成長工程によって結晶化された多結晶
半導体薄膜は、微小な非晶質領域を含むことが好まし
く、非晶質領域を含むことによって、後の強光照射の効
率を向上させることができる。非晶質領域は、膜表面の
面積の5%以上10%以下程度が好ましい。図10は、
昇温速度10℃/分で250℃から550℃まで昇温し
て、結晶成長させた多結晶シリコン膜表面の顕微鏡写真
である。図10から、膜表面は結晶性シリコンで略埋ま
っているが、微小な非晶質領域(図10では黒い粒状部
分)を含むことが分かる。
【0092】非晶質領域に対して強光照射を行うことに
よって、結晶中の欠陥が低減され、半導体装置の特性が
向上し、ばらつきの少ない安定した半導体装置が得られ
る。強光として波長400nm以下のエキシマレーザ光
を用い、多結晶半導体薄膜表面におけるエネルギー密度
が200mJ/cm2 以上450mJ/cm2 以下の範
囲内で照射を行なうことにより、結晶性改善効果を向上
させることができる。強光照射に際しては、200℃以
上450℃以下に基板を加熱することが好ましい。
【0093】また、結晶成長工程の後に、熱酸化処理を
行なうことによって、結晶中の欠陥が低減され、半導体
装置の特性が向上し、ばらつきの少ない安定した半導体
装置が得られる。具体的には、石英基板を用いた場合、
850℃以上1100℃以下の温度範囲で、0.1時間
以上5時間以下程度、常圧でドライ酸化(O2 酸化)を
行う。ガラス基板を用いた場合、550℃以上650℃
以下の温度範囲で、0.5時間以上5時間以下程度、5
気圧以上20気圧以下の雰囲気でスチーム酸化(H2
酸化)を行う。なお、熱酸化処理は、上記の強光照射の
有無に関わらず行うことができる。
【0094】本発明の製造方法により得られる多結晶半
導体薄膜を図面を参照しながら説明する。図11A,1
1Bは、本発明による多結晶半導体薄膜の結晶成長を説
明するための模式図であり、図11Aは成長途上の段階
を示し、図11Bは成長完了後の段階を示している。な
お、図11A,11Bにおいて、矢印は成長方向の軌跡
を示し、結晶核A,C,D,E,Fの各位置は結晶成長
開始前の位置を表している。
【0095】本発明による多結晶半導体薄膜は、それぞ
れが複数の柱状半導体結晶から構成され、同一面内にお
いて曲折または枝分かれした複数のドメインを含む。各
ドメインは、1つの結晶核から結晶成長した複数の柱状
結晶を有しており、複数の柱状結晶は実質的に結晶方位
が揃っている。したがって、各ドメイン内では、電子や
空孔のトラップサイトとなる結晶欠陥がほとんど存在し
ない。
【0096】図11Aに示すように、非晶質な半導体の
薄膜に発生した複数の結晶核A,C,D,E,Fからそ
れぞれランダムな方向に結晶化が開始する。結晶核は、
ケミカルポテンシャルの相違から、非晶質/結晶化領域
の境界に存在するのがエネルギー的に最も安定であるの
で、結晶化を伴いながら結晶核の周りの非晶質領域を移
動して、結晶方位が概ね揃った複数の柱状結晶CSを成
長させる。なお、厳密には、結晶核の一部が分離した断
片が非晶質領域を移動する。
【0097】結晶核が移動して結晶成長するとき、成長
方向が変化して、ドメインが同一面内において曲折また
は枝分かれする。成長方向の変化に伴って、成長先端の
柱状結晶CSの結晶方位が徐々に変化する。但し、この
ような結晶方位の変化は、薄膜内のストレスを緩和する
ために生じるので、侵入、積層欠陥などの大きな結晶欠
陥が発生せず、結晶欠陥が最も少なくなるように結晶方
位が変化する。また、徐々にねじれながら結晶方位が変
化するので、結晶格子は連続しており、原子レベルでつ
ながっている。このように、単一のドメイン内でも結晶
方位が異なる箇所を有しているが、単一のドメイン内の
柱状結晶CSは結晶格子が連続しており、結晶欠陥は殆
ど存在しない。以下、前述の粒状ドメイン(結晶粒)と
対比するために、結晶成長の方向が変化して曲折または
枝分かれしたドメインを棒状ドメインRCとも呼ぶ。
【0098】図3に、初期の結晶成長段階における棒状
ドメインの光学顕微鏡写真を示す。図3中の白い箇所が
棒状ドメインを示している。なお、柱状結晶CSの幅
(柱状結晶CSの成長方向に対して直角をなす方向にお
ける柱状結晶CSの最大距離をいい、図11A中のW1
で示す。)は、10nm以上100nm以下程度であ
り、棒状ドメインの幅(柱状結晶CSの成長方向に対し
て直角をなす方向におけるドメインの最大距離をいい、
図11A,11B中のW2で示す。)は、0.1μm以
上1.5μm以下である。棒状ドメインの幅が0.1μ
m未満の場合、結晶成長が不十分のまま結晶成長が終了
して、大きな非晶質領域が膜中に残るおそれがある。棒
状ドメインの幅が1.5μmを越えると、他の棒状ドメ
インと接触する領域が減少して、隣接する棒状ドメイン
間において結晶方位が実質的に同じ領域が少なくなるお
それがある。
【0099】棒状ドメインRCは、成長途上において、
成長方向が変化して、曲折または枝分かれしながら成長
を続ける。図11Aに示すように、非晶質な半導体の薄
膜に発生した複数の結晶核A,C,D,E,Fからそれ
ぞれランダムな方向に成長を開始し、成長方向を変化さ
せながら成長を続ける。その結果、図11Bに示すよう
に、同一面内において、一の結晶核(例えば図11A中
の結晶核D)から発生した棒状ドメインRCが、複数の
他の結晶核(例えば図11A中の結晶核A,B,C,
E,F)から発生した棒状ドメインRCと接触する。一
の結晶核から発生した棒状ドメインRCと別の結晶核か
ら発生した棒状ドメインRCとが接触する領域の一部
に、各棒状ドメインRC内に含まれる柱状結晶CSの結
晶方位の違いによって、結晶欠陥を有する境界が形成さ
れる。図11B中の実線部分が境界を示している。
【0100】しかし、上述の通り、各棒状ドメインRC
は、柱状結晶CSの結晶方位が徐々に変化しながら成長
する。また、各棒状ドメインRCが曲折または枝分かれ
しているので、複数の他の棒状ドメインRCと接触する
領域が長い。したがって、隣接する棒状ドメインRC間
において、柱状結晶CSの結晶方位が実質的に同じ領
域、言い換えれば結晶方位の角度の差異が殆どない領域
が形成される。例えば、図11A中の結晶核Dから発生
した棒状ドメインRCと、他の結晶核Bから発生した、
隣接する棒状ドメインRCとの間には、結晶欠陥を有す
る境界が形成されるとともに、柱状結晶CSの結晶方位
が実質的に同じ領域(境界のない領域)が形成されてい
る。この領域においては、実質的に結晶格子が連続し
て、原子レベルでつながっており、結晶欠陥が殆どな
い。このような結晶方位が実質的に同じ領域は、同一面
内の様々な箇所に形成される。
【0101】隣接する棒状ドメインRC間において、結
晶方位が実質的に同じ領域が形成されるのは、棒状ドメ
インRCが同一面内において曲折または枝分かれしてい
ることと、各棒状ドメインRCの結晶核から成長を開始
する方向がランダムであることに起因すると考えられ
る。その結果、異なる棒状ドメインRCが接触する領域
が長くなり、隣接する棒状ドメインRC間において、結
晶方位が実質的に同じ領域が形成される可能性が高くな
る。
【0102】ここで、「隣接するドメイン間において結
晶方位が実質的に同じ領域」とは、隣接するドメイン間
に電子または空孔のトラップサイトとなる結晶欠陥がほ
とんど存在しない程度に、隣接するドメイン間において
結晶方位の角度の差異が殆どないことを言う。具体的に
は、結晶方位の角度の差異が10°未満、好ましくは5
°未満である。また、結晶方位の角度の差異が3°以
下、さらに2°以下が好ましい。なお、結晶方位の角度
の差異は、EBSP法により測定することができる。
【0103】隣接するドメイン間において結晶方位が実
質的に同じ領域が存在すれば、電子または空孔はこの領
域を通過して、両ドメイン間を移動することができる。
本発明においては、結晶方位が実質的に同じ領域が同一
面内の様々な箇所に(ランダムに)形成されるので、T
FTのチャネル領域の方向に関わらず、ばらつきの少な
い、安定した特性を得ることができる。
【0104】図12A,12Bおよび図13A,13
B,13Cは、棒状ドメインで形成された多結晶半導体
薄膜を示す図である。図12Aは、セコ液(K2 CrO
4 ;0.06mol/L 、HF;25%、水;75%)を用
いて多結晶半導体薄膜を顕在化エッチング処理した後の
SEM(Scanning Electron Microscope)写真であり、
図12Bは、多結晶半導体薄膜における結晶方位の面内
分布をEBSP法により測定した結果をディスプレイ上
に表示した画像写真であり、結晶方位の差異を濃淡の差
で表している。図12Bから、各棒状ドメインは曲折ま
たは枝分かれしており、大略的に単一の結晶方位を有す
ることが分かる。また、各棒状ドメインは、互いに結晶
方位が異なることが分かる。
【0105】図13Aは、図12Bにおいて、隣接する
測定点間で結晶方位の角度差が2°以上の箇所をドット
で表した画像写真であり、結晶方位の角度差が2°未満
の箇所は空白となっている。図13Bは、図12Bと図
13Aとを重ねた画像写真である。図13Cは、図13
Bにおいて結晶方位の角度差が2°以上5°未満の箇所
を淡いドットで示し、結晶方位の角度差が5°以上の箇
所を濃いドットで表した画像写真である。図13Cか
ら、棒状ドメインで形成された多結晶半導体薄膜は、結
晶方位の角度差が5°未満の箇所が多く、結晶方位の角
度差が5°以上のドットによって棒状ドメインが包囲さ
れていないことが分かる。
【0106】結晶欠陥の多い領域と、結晶欠陥の少ない
領域とでは、エッチングレートが異なり、結晶欠陥の少
ない領域はエッチングレートが速く、結晶欠陥の多い領
域はエッチングレートが遅いので凹凸が形成される。図
12Aのエッチング処理後のSEM像では、黒く見える
領域が結晶欠陥の少ない領域であり、白く見える領域が
結晶欠陥の多い領域である。結晶欠陥の多い領域は、ミ
スオリエンテーション領域と対応し、ドメイン間に境界
が存在している。但し、各棒状ドメインは、境界に囲ま
れておらず、隣接する他の棒状ドメインと連続している
ことが分かる(図12Aおよび図13A参照)。したが
って、図13B中のA地点からB地点へ電子または空孔
が移動する場合、A地点とB地点とを結ぶ直線は境界
(ミスオリエンテーション領域)を横切るので、電子ま
たは空孔がA地点からB地点へ直線方向に移動し難い
(境界には多数の結晶欠陥が存在するので、電子または
空孔がトラップされる)。しかし、棒状ドメインは境界
に囲まれておらず、隣接する棒状ドメイン間において結
晶方位が実質的に同じ領域が存在するので、この領域を
逃げ道にして、境界を迂回して電子または空孔がAから
Bへ移動することができる。すなわち、電子または空孔
は、結晶方位が実質的に同じ領域を通って、隣接するド
メイン間を移動することができる。
【0107】これに対して、図21Bでは、各粒状ドメ
インは、粒界に囲まれて、隣接する他の粒状ドメインと
つながっていない。したがって、粒状ドメイン内の電子
または空孔は、粒界にトラップされるので、隣接する粒
状ドメインへ移動することが困難となる。
【0108】このように、本発明の製造方法により得ら
れた多結晶半導体薄膜は、電子または空孔が隣接する棒
状ドメイン間を移動することができるので、高移動度が
期待できる。本発明の半導体装置の製造方法は、本発明
の多結晶半導体薄膜の製造方法によって得られた多結晶
半導体薄膜から複数のスイッチング素子を形成する工程
を含み、これにより、移動度が大きく、ON特性が高い
高性能の半導体装置が得られる。
【0109】また、TFTのチャネル領域の幅が、棒状
ドメインの幅(短辺)よりも大きければ、チャネル領域
内に複数の棒状ドメインが存在することになるので、T
FT特性は平均化され、立上がりの特性のばらつきが少
ない半導体装置が得られる。TFTのチャネル領域の幅
は、ソース領域からドレイン領域へ向かう方向に対して
直角をなす方向におけるチャネル領域の最大の距離をい
う。チャネル領域の幅よりも棒状ドメインの幅(短辺)
を小さくするには、結晶核の発生密度を0.5×10-2
個/μm2 よりも大きくする必要がある。
【0110】本発明の液晶表示装置の製造方法は、本発
明により製造された半導体装置を備える基板を用意する
工程を含む。液晶表示装置は、上記半導体装置を有する
基板と、この基板に対向して配置され、対向電極を有す
る対向基板と、両基板間に介在する液晶層とを少なくと
も備える。本発明により製造された半導体装置をスイッ
チング素子に使用した液晶表示装置は、表示斑の発生が
抑えられた鮮明な画像が得られる。本発明による多結晶
半導体薄膜から駆動回路を製造することも可能であり、
ガラス基板上の多結晶半導体薄膜からスイッチング素子
および駆動回路を形成することによって、大幅なコスト
ダウン、コンパクト化、信頼性の向上が実現され得る。
【0111】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照しながら説明するが、本発明は以下の実施形態に限
定されるものではない。
【0112】(実施形態1)N型TFTを例にして本実
施形態を説明する。本実施形態のTFTは、アクティブ
マトリクス型のドライバー回路や画素部分は勿論、薄膜
集積回路を構成する素子としても利用可能である。本実
施形態では、それらの代表として、液晶表示装置用アク
ティブマトリクス基板上の画素用TFTを例にして説明
する。液晶表示装置用アクティブマトリクス基板上に
は、数十万から数百万のN型TFTを均一に作製するこ
とが要求される。
【0113】図14A,14B,14Cおよび14D
は、本実施形態の画素用TFTの製造工程を概略的に示
す平面図である。画素用TFTは、実際には、アクティ
ブマトリクス基板上に数十万個以上形成されるが、図1
4A〜14Dでは、3行×4列の12個のTFTに簡略
化して説明する。図15A,15B,15C,15Dお
よび15Eは、本実施形態の1個の画素用TFTの製造
工程を概略的に示す断面図である。
【0114】まず、図14Aおよび図15Aに示すよう
に、ガラス基板(コーニング1737など)101上に
プラズマCVD法によって基板温度430℃にて、ベー
スコート膜(BC膜)として、酸化シリコン膜102を
厚さ100nm〜400nm、例えば300nm成膜
し、引き続いて基板温度430℃にて真性(I型)の非
晶質シリコン膜(a−Si膜)103を厚さ25nm〜
80nm、例えば30nm成膜する。a−Si膜103
は、平行平板式のプラズマCVD法で、基板温度を30
0℃、RFパワーのパワー密度を80mW/cm2
し、SiH4 とH2との混合ガス(ガス比1/20)を
用いて成膜する。このa−Si膜103のFT−IR
(フーリエ変換−赤外吸収分光法)法による伸縮モード
の吸収ピーク波数は2010cm-1であり、その半値幅
は60cm-1であり、昇温脱離ガス分析スペクトルにお
いて400℃にH2 のピークが確認された。したがっ
て、このa−Si膜103は、結合水素および非結合水
素を有すると考えられる。核発生密度が最大となる昇温
速度は、このa−Si膜103では約120℃/分であ
った。
【0115】これを0.5%のフッ酸で30秒間処理し
て表面の自然酸化膜を除去し、さらにa−Si膜103
の表面を濡れ性向上のためにオゾン水で処理する。
【0116】図15Aに示すように、a−Si膜103
上にニッケル104を含有する溶液をスピンコート法に
より表面濃度が1×1012atoms/cm2 〜1×1
14atoms/cm2 、例えば5×1012atoms
/cm2 となるように添加する。なお、表面濃度は全反
射蛍光X線分析装置(TRXRF)にて測定を行なった
結果である。溶媒としては水を用い、溶質としては酢酸
ニッケルを用いる。酢酸ニッケルは、水に非常に溶けや
すいので、安定した濃度のニッケル溶液を作製すること
ができる。また、a−Si膜103上に均一に添加する
ことができる。添加するニッケル量は溶液の濃度により
コントロールすることができる(図15A)。a−Si
膜103中の触媒元素の濃度は、例えば5×1017at
oms/cm3 である。
【0117】次に、不活性雰囲気下で、核発生密度が最
大となる昇温速度(本実施形態では約120℃/分であ
る)以下の昇温速度で300℃〜550℃まで加熱し、
続いて核発生密度が最大となる昇温速度よりも大きい昇
温速度で550℃〜730℃まで昇温して加熱処理を行
なう。本実施形態では、昇温速度100℃/分で400
℃まで昇温し、続いて昇温速度150℃/分で570℃
まで昇温し、さらに700℃まで200℃/分で昇温す
る。その後、室温まで約5分かけて降温する。この場合
の昇温工程は、昇温速度を広い範囲で制御する必要があ
るので、RTA(ラピッドサーマルアニール)装置で処
理する。このRTA装置は、インライン式であり、複数
のIRヒーターによる加熱ゾーンと、ハロゲンランプや
キセノンランプ等によるランプ加熱による加熱ゾーンと
を有する。
【0118】昇温速度100℃/分で400℃まで昇温
し、続いて昇温速度150℃/分で570℃まで昇温す
る工程は、IRヒーターによる加熱ゾーンで行い、70
0℃まで200℃/分で昇温する工程は、ランプ加熱に
よる加熱ゾーンで行った。この加熱処理の昇温速度およ
び基板温度は、各ゾーン温度設定、基板搬送速度および
ランプのパワーにより制御することができる。この加熱
処理によって、a−Si膜103は結晶化され、多結晶
シリコン膜(p−Si膜)になる。なお、本実施形態で
は、700℃まで昇温するが、加熱時間が数十秒と短い
ので、耐熱温度の低い、安価なガラス基板であっても、
ガラス基板の歪み点以上の温度での処理が可能である。
【0119】400℃までの加熱処理によって、a−S
i膜表面に添加されたニッケル104のシリサイド化が
起こる。本実施形態では、核発生密度が最大となる昇温
速度以下で昇温させているので、シリサイドの発生密度
が高く、それぞれは非常に小さなシリサイドとなってい
る。これを570℃まで昇温することで、シリサイドか
ら結晶核が発生し、さらに700℃まで昇温することに
よって、結晶核から柱状結晶の成長が起きる。発生する
結晶核は非常に小さく、結晶核中のニッケル量が少ない
ので、各結晶核から面内のランダムな一方向に柱状結晶
が成長し、棒状ドメインが形成される。シリサイドの発
生密度が高いので、棒状ドメインの発生密度も高くな
る。
【0120】700℃で1分間加熱すると、棒状ドメイ
ンが曲折または枝分かれしながら成長し、結晶化が終了
する。また、このときの棒状ドメインの幅は0.1μm
以上1.5μm以下であり、例えば1μm以下である。
また、核発生密度は8×10 -2個/μm2 である。
【0121】この加熱工程で用いたニッケル量は、a−
Si膜103を全て結晶化するには不十分である。また
加熱時間が短いので、触媒元素なしには結晶核が発生せ
ず、結晶成長が及ばない未結晶化領域はa−Siのまま
残る。その結果、この加熱処理後では、微小な非晶質領
域と結晶化領域とが混在した状態となっている。具体的
には図10に示す状態となっており、このときのシリコ
ン膜全体に対するa−Si領域の面積比は10%程度で
ある。また個々のa−Si領域(図10中の黒い粒状領
域)の大きさは1μm程度である。なお、a−Si領域
の面積比および大きさは、光学顕微鏡により測定する。
【0122】図15Bに示すように、レーザー光105
を照射することでシリコン膜の結晶性を助長して結晶性
シリコン膜106を得る。レーザー光としては、XeC
lエキシマーレーザー(波長308nm、パルス幅40
nm)を用いる。レーザー光の照射条件は、照射時に基
板を200〜450℃、例えば400℃に加熱し、エネ
ルギー密度250〜450mJ/cm2 、例えば350
mJ/cm2 で照射する。ビームの形状は長尺形状であ
り、ビームサイズは基板101上で150mm×1mm
になるように成型されており、長尺方向に対して垂直方
向に0.05mmのステップ幅で順次走査を行なう。し
たがって、シリコン膜103の任意の一点において、計
20回の照射が行われることになる。
【0123】この照射によって、結晶性シリコン膜10
6中に残存している非晶質領域が優先的に溶融し、結晶
化領域の良好な結晶成分を反映して膜全体が結晶化され
る。レーザー照射は結晶改善が目的であり、基本的な結
晶性(結晶方位の面内分布)は変化しないようなエネル
ギー範囲で行われる。
【0124】不要な部分の多結晶シリコン膜106を除
去して素子間分離を行い、TFTの活性領域(チャネル
領域111、ソース112/ドレイン113領域)とな
る島状の結晶性シリコン膜106aを形成する(図14
B参照)。
【0125】次に、島状結晶性シリコン膜106aを覆
うようにゲイト絶縁膜として厚さ30nm〜150n
m、例えば100nmの酸化シリコン膜107をプラズ
マCVD法で形成する。さらに、スパッタリング法によ
って、厚さ50nm〜200nm、例えば100nmの
窒化タンタル膜を成膜し、連続してタングステン膜を厚
さ300nm〜500nm、例えば400nm成膜し、
パターニングしてゲイト電極108を形成する。
【0126】引き続いて、イオンドーピング法により、
ゲイト電極108をマスクとして低濃度の不純物(リ
ン)109を注入する(図15C参照)。ドーピングガ
スとしてホスフィン(PH3 )を用い、加速電圧を60
〜90kV、例えば80kV、ドーズ量を3×1013
-2〜3×1014cm-2、例えば1×1014cm-2とし
て行う。さらにゲート電極108よりも左右(図15D
参照)それぞれの幅が1μm広いパターンのフォトレジ
ストを介して、高濃度の不純物(リン)110を注入す
る。このドーピング工程では、ドーピングガスとしてホ
スフィン(PH3)を用い、加速電圧を60kV〜90
kV、例えば80kV、ドーズ量1×10 15cm-2〜1
×1016cm-2、例えば6×1015cm-2として行う。
この工程で、低濃度の不純物109のみが注入された領
域114および115は、後にTFTのLDD(Lightl
y Doped Drain )領域となる。低濃度不純物109およ
び高濃度の不純物110がそれぞれ注入された領域11
2および113はソース/ドレイン領域となる。ゲイト
電極108でマスクされ、不純物注入されていない領域
111は、後にTFTチャネル領域となる。この状態を
図14Cおよび図15Dに示す。
【0127】その後、450℃〜600℃、例えば55
0℃にて1〜10時間、例えば4時間の加熱処理によっ
て、イオン注入した不純物の活性化と、不純物導入によ
り劣化した結晶性の改善を行なう。リンはニッケルを引
き寄せる効果があるので、この加熱処理によって、リン
の注入されていない領域111(後のTFTチャネル領
域)中のニッケルは拡散して、リンが高濃度で注入され
ている領域114および115に集められる。ニッケ
ル、特にニッケルシリサイドがチャネル領域に存在する
と、リーク源となるのでTFTのオフ電流の上昇を招い
てしまうが、この加熱処理によってチャネル領域からニ
ッケルが拡散してソース/ドレイン領域に移動するの
で、チャネル領域からニッケルをゲッタリングすること
ができる。したがって、TFTのオフ電流の上昇を抑え
ることができる。N型不純物(リン)領域112および
113のシート抵抗は、200Ω/cm2 〜800Ω/
cm2である。
【0128】続いて、厚さ800nm程度の酸化シリコ
ン膜または窒化シリコン膜をプラズマCVD法で成膜
し、層間絶縁膜116を形成する。層間絶縁膜116に
コンタクトホールを形成し、金属材料膜、例えばチタン
とアルミニウムとチタンの三層膜によってTFTのソー
ス電極配線117を形成する。最後に、窒素雰囲気下で
400℃、60分のアニールを行う。
【0129】本実施形態のTFTは、画素電極をスイッ
チングする素子であるので、ドレイン配線には透明電極
(例えばITO)などの画素電極118を設ける。以上
の工程を経て、図14D、図15Eに示すTFT119
が完成する。なお、TFT119を保護するために、T
FT119上に窒化シリコン膜などからなる保護膜を必
要に応じて形成してもよい。
【0130】(実施形態2)本実施形態では、N型TF
TとP型TFTとを相補的に構成したCMOS構造の回
路をガラス基板上に作成する工程について説明する。こ
のCMOS構造の回路は、アクティブマトリクス型の液
晶周辺回路や一般の薄膜集積回路に用いられる。
【0131】図16は、本実施形態のTFTの平面図で
ある。図17A〜17Dおよび図18A,18Bは、図
16のA−A’線断面図であり、本実施形態のTFTの
製造工程を概略的に示している。図17A〜17D、図
18A、18Bの順で工程が進行する。
【0132】まず、図17Aに示すように、ガラス基板
(コーニング1737)201上にプラズマCVD法に
より基板温度430℃にて、ベースコート膜(BC膜)
として、酸化シリコン膜202を厚さ100nm〜40
0nm、例えば300nm成膜し、引き続いて基板温度
430℃にて真性(I型)のアモルファスシリコン膜
(a−Si膜)203を厚さ25nm〜80nm、例え
ば40nm成膜する。a−Si膜203は、平行平板式
のプラズマCVD法で、基板温度を250℃、RFパワ
ーのパワー密度を90mW/cm2 とし、SiH4 とH
2 との混合ガス(ガス比1/30)を用いて成膜する。
このa−Si膜103のFT−IR(フーリエ変換−赤
外吸収分光法)法による伸縮モードの吸収ピーク波数は
2025cm-1であり、その半値幅は65cm-1であ
り、昇温脱離ガス分析スペクトルにおいて390℃にH
2 のピークが確認された。したがって、このa−Si膜
103は、結合水素および非結合水素を有すると考えら
れる。このa−Si膜103の核発生密度が最大となる
昇温速度は、約150℃/分であった。
【0133】これを0.5%のフッ酸で30秒間処理し
て表面の自然酸化膜を除去し、さらにa−Si膜203
の表面を濡れ性向上のためにオゾン水で処理する。
【0134】図17Aに示すように、a−Si膜203
上にニッケル204を含有する溶液をスピンコート法に
より表面濃度が1×1012atoms/cm2 〜1×1
14atoms/cm2 、例えば5×1012atoms
/cm2 となるように添加する。なお、表面濃度は全反
射蛍光X線分析装置(TRXRF)にて測定を行なった
結果である。溶媒としては水を用い、溶質としては酢酸
ニッケルを用いる。酢酸ニッケルは、水に非常に溶けや
すいので、安定した濃度のニッケル溶液を作製すること
ができる。また、a−Si膜203上に均一に添加する
ことができる。添加するニッケル量は溶液の濃度により
コントロールすることができる(図17A)。a−Si
膜103中の触媒元素の濃度は、例えば5×1017at
oms/cm3 である。
【0135】次に、不活性雰囲気下で、核発生密度が最
大となる昇温速度(約150℃/分)以下の昇温速度で
300℃〜550℃まで加熱し、続いて550℃〜73
0℃まで昇温して加熱処理を行なう。本実施形態では、
昇温速度130℃/分で400℃まで昇温し、続いて昇
温速度200℃/分で650℃まで昇温して、8分間保
持する。その後、400℃まで4分かけて降温し、さら
に室温まで約5分かけて降温する。
【0136】この処理は、昇温速度を広い範囲で制御す
る必要があるので、RTA装置で処理する。RTA装置
は、枚葉式であり、昇温速度130℃/分で400℃ま
で昇温する工程は、チャンバーのロードポジションで行
い、続く昇温速度200℃/分で650℃まで昇温する
工程は、チャンバーのロードポジションから650℃の
均熱ゾーンに基板を一気に移動させることにより行う。
この加熱処理によって、a−Si膜203は結晶化さ
れ、多結晶シリコン膜(p−Si膜)になる。なお、本
実施形態では、650℃まで昇温するが、加熱時間が数
十秒と短いので、耐熱温度の低い、安価なガラス基板で
あっても、ガラス基板の歪み点以上の温度での処理が可
能である。
【0137】400℃までの加熱工程によって、a−S
i膜表面に添加されたニッケル204のシリサイド化が
起こる。本実施形態では、核発生密度が最大となる昇温
速度以下で昇温させているので、シリサイドの発生密度
が高く、それぞれは非常に小さなシリサイドとなってい
る。さらにこれを650℃まで昇温し、8分間保持する
ことで、シリサイドから結晶核が発生し、柱状結晶の成
長が起きる。発生する結晶核は非常に小さく、結晶核中
のニッケル量が少ないので、各結晶核から面内のランダ
ムな一方向に柱状結晶が成長し、棒状ドメインが形成さ
れる。シリサイドの発生密度が高いので、棒状ドメイン
の発生密度も高くなる。棒状ドメインは枝分かれしなが
ら成長し、結晶化が終了する。また、このときの棒状ド
メインの幅は0.1μm以上1.5μm以下であり、例
えば1μm以下である。また、核発生密度は9×10-2
個/μm2 である。
【0138】この加熱工程で用いたニッケル量は、a−
Si膜203を全て結晶化するには不十分である。また
加熱時間が短いので、触媒元素なしには結晶核が発生せ
ず、結晶成長が及ばない未結晶化領域はa−Siのまま
残る。その結果、この加熱処理後では、微小な非晶質領
域と結晶化領域とが混在した状態となっている。具体的
には図10に示す状態となっており、このときのシリコ
ン膜全体に対するa−Si領域の面積比は10%程度で
ある。また個々のa−Si領域(図10中の黒い粒状領
域)の大きさは1μm程度である。なお、a−Si領域
の面積比および大きさは、光学顕微鏡により測定する。
【0139】図17Bに示すように、レーザー光205
を照射することでシリコン膜の結晶性を助長して結晶性
シリコン膜206を得る。レーザー光としては、XeC
lエキシマーレーザー(波長308nm、パルス幅40
nm)を用いる。レーザー光の照射条件は、照射時に基
板を200℃〜450℃、例えば400℃に加熱し、エ
ネルギー密度250mJ/cm2 〜450mJ/c
2 、例えば350mJ/cm2 で照射する。ビームの
形状は長尺形状であり、ビームサイズは基板101上で
150mm×1mmになるように成型されており、長尺
方向に対して垂直方向に0.05mmのステップ幅で順
次走査を行なう。したがって、シリコン膜203の任意
の一点において、計20回の照射が行われることにな
る。
【0140】この照射によって、結晶性シリコン膜20
6中に残存している非晶質領域が優先的に溶融し、結晶
化領域の良好な結晶成分を反映して膜全体が結晶化され
る。レーザー照射は結晶改善が目的であり、基本的な結
晶性(結晶方位の面内分布)は変化しないようなエネル
ギー範囲で行われる。
【0141】不要な部分の多結晶シリコン膜206を除
去して素子間分離を行い、TFTの活性領域(チャネル
領域111、ソース112/ドレイン113領域)とな
る島状の結晶性シリコン膜206aを形成する。
【0142】次に、島状結晶性シリコン膜206aを覆
うようにゲイト絶縁膜として厚さ30nm〜150n
m、例えば100nmの酸化シリコン膜207をプラズ
マCVD法で形成する。さらに、図17Cに示すよう
に、後のチャネル領域となる領域の外形を有するフォト
レジストを介して、イオンドーピング法により、低濃度
の不純物(リン)208を注入する(図17C参照)。
ドーピングガスとしてホスフィン(PH3 )を用い、加
速電圧を60kV〜90kV、例えば80kV、ドーズ
量を3×1013cm-2〜3×1014cm-2、例えば1×
1014cm-2として行う。
【0143】さらに、図17Dに示すように、スパッタ
リング法によって、厚さ50nm〜200nm、例えば
100nmの窒化タンタル膜を成膜し、連続してタング
ステン膜を厚さ300nm〜500nm、例えば400
nm成膜する。前述の低濃度不純物が注入された領域よ
りも左右(図17C,D参照)それぞれの幅が1μm広
いパターンを用いてパターニングし、ゲイト電極209
を形成する。
【0144】ゲイト電極209をマスクにして、高濃度
の不純物(リン)210を注入する。このドーピング工
程では、ドーピングガスとしてホスフィン(PH3 )を
用い、加速電圧を60kV〜90kV、例えば80k
V、ドーズ量1×1015cm-2〜1×1016cm-2、例
えば6×1015cm-2として行う。この工程で、低濃度
の不純物210のみが注入された領域214および21
5は、後にTFTのLDD領域となる。領域214およ
び215は、ゲイト電極209とオーバーラップして位
置するので、後のTFTはGOLDD(Gate Overrappe
d Lightly DopedDrain )構造となる。
【0145】低濃度不純物208および高濃度の不純物
210がそれぞれ注入された領域212nおよび213
nは、ソース/ドレイン領域となる。ゲイト電極209
でマスクされ、不純物注入されていない領域211n
は、後にN型TFTのチャネル領域となる。
【0146】図18Aに示すように、フォトレジストを
パターニングして、イオンドーピング法により不純物
(ボロン)216を島状結晶性シリコン膜206aの所
定の領域214pおよび215pに注入する。ドーピン
グガスとしてジボラン(B2 6 )を用い、加速電圧を
60kV〜90kV、例えば80kV、ドーズ量を3×
1015cm-2〜2×1016cm-2、例えば1×1016
-2として行う。領域212pおよび213pには、リ
ンとボロンがそれぞれ注入されているが、ボロン注入量
の方が多いので、領域212pおよび213pはP型の
ソース/ドレイン領域となる。また、不純物(ボロン)
216が注入されていない領域211pは、後にP型T
FTのチャネル領域となる。
【0147】その後、450℃〜600℃の加熱処理に
よって、イオン注入した不純物の活性化と、不純物導入
により劣化した結晶性の改善を行なう。本実施形態で
は、600℃にて4時間の加熱処理を行う。リンはニッ
ケルを引き寄せる効果があるので、この加熱処理によっ
て、リンの注入されていない領域211(後のTFTチ
ャネル領域)中のニッケルは拡散して、リンが高濃度で
注入されている領域212n,212p,213nおよ
び213pに集められる。ニッケル、特にニッケルシリ
サイドがチャネル領域に存在すると、リーク源となるの
でTFTのオフ電流の上昇を招いてしまうが、この加熱
処理によってチャネル領域からニッケルが拡散してソー
ス/ドレイン領域に移動するので、チャネル領域からニ
ッケルをゲッタリングすることができる。したがって、
TFTのオフ電流の上昇を抑えることができる。N型T
FTのソース/ドレイン領域212nおよび213nの
シート抵抗は、200Ω/cm2 〜800Ω/cm2
あり、P型TFTのソース/ドレイン領域212pおよ
び213pのシート抵抗は、600Ω/cm2 〜150
0Ω/cm2 である。
【0148】続いて、厚さ600nm程度の酸化シリコ
ン膜または窒化シリコン膜をプラズマCVD法で成膜
し、層間絶縁膜217を形成する。層間絶縁膜217に
コンタクトホールを形成し、金属材料膜、例えばチタン
とアルミニウムとチタンの三層膜によってTFTのソー
ス電極配線218,219および220を形成する。最
後に、1気圧の窒素雰囲気下で400℃、60分のアニ
ールを行う。
【0149】以上の工程を経て、図16、図18Bに示
すNチャネル型TFT221およびPチャネル型TFT
222が完成する。なお、両TFT221、222を保
護するために、TFT221、222上に窒化シリコン
膜などからなる保護膜を必要に応じて形成してもよい。
【0150】実施形態1および2ではアモルファスシリ
コン膜上に触媒元素を添加しているが、ガラス基板上ま
たは下地膜上に触媒元素を導入し、その上にアモルファ
スシリコン膜を形成しても良い。この場合の結晶成長は
アモルファスシリコン膜の下面から発生する。
【0151】
【発明の効果】本発明の多結晶半導体薄膜の製造方法に
よれば、核発生密度が最大となる昇温速度を上昇させる
ことができるので、多結晶半導体薄膜を効率よく製造す
ることができる。本発明による多結晶半導体薄膜は、隣
接するドメインが連続しており、電子または空孔が隣接
するドメイン間を移動するので、ON特性が高く、特性
のばらつきも少なく、高移動度が期待できる。本発明の
多結晶半導体薄膜から複数のスイッチング素子を製造し
た場合、移動度が大きいので、ON特性が高く、集積度
の高い構成の半導体装置が得られる。
【図面の簡単な説明】
【図1】非晶質シリコン膜中における水素元素の結合形
態を模式的に示す図である。
【図2】結晶化アニール時の昇温速度と結晶核発生密度
との関係を示すグラフである。
【図3】初期の結晶成長段階における棒状ドメインの光
学顕微鏡写真である。
【図4】昇温速度が約50℃/分のときの結晶核発生状
態の光学顕微鏡写真(100倍)である。
【図5】膜質の異なる4種類の非晶質シリコン膜に対す
る昇温速度と核発生密度との関係を示すグラフである
【図6】3種類の非晶質シリコン膜に対する、H2 の昇
温脱離ガス分析スペクトルである。
【図7】核発生密度が最大となる昇温速度と、FT−I
R(フーリエ変換−赤外吸収分光法)法による非晶質シ
リコン膜の伸縮モードの吸収ピーク波数との関係を示す
グラフである。
【図8】核発生密度が最大となる昇温速度と、FT−I
R(フーリエ変換−赤外吸収分光法)法による非晶質シ
リコン膜の伸縮モードの半値幅との関係を示すグラフで
ある。
【図9】結晶核形成工程および結晶成長工程における昇
温速度を示すグラフである。
【図10】昇温速度10℃/分で550℃まで昇温し
て、結晶成長させた多結晶シリコン膜表面の顕微鏡写真
(1000倍)である。
【図11】多結晶半導体薄膜の結晶成長を説明するため
の模式図であり、図11Aは成長途上の段階を示し、図
11Bは成長完了後の段階を示している。
【図12A】多結晶半導体薄膜を顕在化エッチング処理
した後のSEM写真である。
【図12B】多結晶半導体薄膜における結晶方位の面内
分布をEBSP法により測定した結果をディスプレイ上
に表示した画像写真である。
【図13A】図12Bにおいて、隣接する測定点間で結
晶方位の角度が2°以上異なる箇所を線で表した画像写
真である。
【図13B】図12Bと図13Aとを重ねた画像写真で
ある。
【図13C】図13Bにおいて結晶方位の角度差が2°
以上5°未満の箇所を淡いドットで示し、結晶方位の角
度差が5°以上の箇所を濃いドットで表した画像写真で
ある。
【図14】実施形態1の画素用TFTの製造工程を概略
的に示す平面図である。
【図15】実施形態1の1個の画素用TFTの製造工程
を概略的に示す断面図である。
【図16】実施形態2のTFTの平面図である。
【図17】図16のA−A’線断面図であり、実施形態
2のTFTの製造工程を概略的に示している。
【図18】図16のA−A’線断面図であり、実施形態
2のTFTの製造工程を概略的に示している。
【図19】特開平9−312404号公報に開示された
方法による結晶成長を説明するための模式図であり、図
19Aは成長途上の段階を示し、図19Bは成長完了後
の段階を示している。
【図20】特開平9−312404号公報に開示された
方法で製造された結晶シリコン膜を顕在化エッチング処
理した後の光学顕微鏡写真である。
【図21A】結晶シリコン膜における結晶方位の面内分
布をEBSP法により測定した結果をディスプレイ上に
表示した画像写真である。
【図21B】図21Aにおいて、隣接する測定点間で結
晶方位の角度が10°以上異なる箇所を線で表した画像
写真である。
【図21C】図21Bにおいて結晶方位の角度の差が5
°以内の結晶を1つの結晶と見做した場合の結晶方位の
面内分布を示す画像写真である。
【符号の説明】
101、201 ガラス基板 102、202 ベースコート膜 103、203 アモルファスシリ
コン膜 104、204 ニッケル(触媒元
素) 105、205 レーザー光 106、206 多結晶シリコン膜 107、207 ゲイト絶縁膜 108、209 ゲイト電極 109、208 不純物(リン) 110、210 不純物(リン) 111、211n、211p チャネル領域 112、212n、212p ソース領域 113、213n、213p ドレイン領域 114、115、214、215 LDD領域 216 不純物(ボロン) 116、217 層間絶縁膜 117 ソース電極 118 画素電極 218、219、220 電極・配線 119 画素TFT 221 Nチャネル型TF
T 222 Pチャネル型TF
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/336 H01L 29/78 627G 29/786 Fターム(参考) 2H092 JA25 KA04 MA08 MA27 MA29 MA30 NA24 5C094 AA43 AA44 BA03 BA43 CA19 EA04 EA07 GB10 5F052 AA02 AA24 BB07 DA02 DB03 DB07 FA06 FA19 JA01 5F110 AA01 AA16 AA17 BB02 BB04 BB09 BB10 BB11 CC02 DD02 DD13 EE01 EE04 EE14 EE44 FF02 FF30 GG01 GG02 GG06 GG13 GG25 GG33 GG35 GG45 HJ01 HJ04 HJ12 HJ23 HL03 HL04 HL07 HL12 HM13 HM15 NN03 NN04 NN23 NN24 NN35 PP01 PP02 PP03 PP04 PP05 PP06 PP29 PP34 PP36 QQ11 QQ28 5G435 AA17 BB12 CC09 KK05 KK09 KK10

Claims (22)

    【特許請求の範囲】
  1. 【請求項1】 非晶質な半導体の薄膜を基板上に形成す
    る工程と、前記半導体の結晶化を助長する触媒元素を前
    記薄膜に導入する工程と、前記半導体と前記触媒元素と
    の化合物を形成し、前記化合物から結晶核を発生させる
    工程と、前記結晶核を核として結晶を成長させる工程
    と、を少なくとも有する多結晶半導体薄膜の製造方法で
    あって、 非晶質な前記半導体薄膜は、前記半導体の1元素に対し
    て2または3の水素元素が結合した結合水素を有する
    か、または前記半導体の格子間において前記半導体の元
    素と結合していない非結合水素を有する、多結晶半導体
    薄膜の製造方法。
  2. 【請求項2】 非晶質な前記半導体薄膜は、前記結合水
    素または非結合水素の濃度が、0.5atom%以上15at
    om%以下の範囲内にある、請求項1に記載の多結晶半導
    体薄膜の製造方法。
  3. 【請求項3】 非晶質な半導体の薄膜を基板上に形成す
    る工程と、前記半導体の結晶化を助長する触媒元素を前
    記薄膜に導入する工程と、前記半導体と前記触媒元素と
    の化合物を形成し、前記化合物から結晶核を発生させる
    工程と、前記結晶核を核として結晶を成長させる工程
    と、を少なくとも有する多結晶半導体薄膜の製造方法で
    あって、 非晶質な前記半導体薄膜は、FT−IR(フーリエ変換
    −赤外吸収分光法)スペクトルにおいて、前記半導体元
    素と水素元素との結合による伸縮モードのピーク波長が
    2005cm-1以上2070cm-1以下の範囲内にあ
    る、多結晶半導体薄膜の製造方法。
  4. 【請求項4】 非晶質な半導体の薄膜を基板上に形成す
    る工程と、前記半導体の結晶化を助長する触媒元素を前
    記薄膜に導入する工程と、前記半導体と前記触媒元素と
    の化合物を形成し、前記化合物から結晶核を発生させる
    工程と、前記結晶核を核として結晶を成長させる工程
    と、を少なくとも有する多結晶半導体薄膜の製造方法で
    あって、 非晶質な前記半導体薄膜は、FT−IR(フーリエ変換
    −赤外吸収分光法)スペクトルにおいて、前記半導体元
    素と水素元素との結合による伸縮モードのピークの半値
    幅が40cm-1以上140cm-1以下の範囲内にある、
    多結晶半導体薄膜の製造方法。
  5. 【請求項5】 非晶質な半導体の薄膜を基板上に形成す
    る工程と、前記半導体の結晶化を助長する触媒元素を前
    記薄膜に導入する工程と、前記半導体と前記触媒元素と
    の化合物を形成し、前記化合物から結晶核を発生させる
    工程と、前記結晶核を核として結晶を成長させる工程
    と、を少なくとも有する多結晶半導体薄膜の製造方法で
    あって、 非晶質な前記半導体薄膜は、昇温脱離ガス分析スペクト
    ルにおいて、330℃以上430℃以下の範囲内に水素
    ガスのピークが存在する、多結晶半導体薄膜の製造方
    法。
  6. 【請求項6】 前記結晶核の発生工程は、前記化合物の
    形成温度よりも100℃低い温度から前記化合物の発生
    温度までの間、前記結晶核の発生数が最大となる昇温速
    度以下の昇温速度で前記半導体および前記触媒元素を加
    熱する工程を少なくとも含む、請求項1から5のいずれ
    か1項に記載の多結晶半導体薄膜の製造方法。
  7. 【請求項7】 前記結晶成長工程は、前記結晶核から柱
    状半導体結晶を成長させて、複数の前記柱状半導体結晶
    から構成されたドメインを形成する工程を含み、 前記多結晶半導体薄膜は、それぞれが複数の柱状半導体
    結晶から構成され、同一面内において曲折または枝分か
    れした複数のドメインを含み、前記複数のドメインは、
    隣接するドメイン間において結晶方位が実質的に同じ領
    域を形成する、請求項1から6のいずれか1項に記載の
    多結晶半導体薄膜の製造方法。
  8. 【請求項8】 前記結晶核の発生密度が0.5×10-2
    個/μm2 よりも大きい、請求項1から7のいずれか1
    項に記載の多結晶半導体薄膜の製造方法。
  9. 【請求項9】 前記結晶成長工程は、RTA(ラピッド
    サーマルアニール)処理により行われる、請求項1から
    8のいずれか1項に記載の多結晶半導体薄膜の製造方
    法。
  10. 【請求項10】 前記触媒元素が、Ni、Co、Pd、
    Pt、Cu、Ag、Au、In、Sn、AlおよびSb
    からなる群から選ばれた一種または二種以上の元素であ
    る、請求項1から9のいずれか1項に記載の多結晶半導
    体薄膜の製造方法。
  11. 【請求項11】 前記触媒元素として少なくともNiを
    用いる、請求項10に記載の多結晶半導体薄膜の製造方
    法。
  12. 【請求項12】 前記触媒元素導入工程において、前記
    薄膜または前記基板の表面に、表面濃度が1×1012
    toms/cm2 以上1×1014atoms/cm2
    下の範囲内になるように前記触媒元素が導入される、請
    求項10に記載の多結晶半導体薄膜の製造方法。
  13. 【請求項13】 前記触媒元素導入工程は、前記触媒元
    素を含む溶液をスピンコート法により前記薄膜上に塗布
    する工程を含む、請求項10に記載の多結晶半導体薄膜
    の製造方法。
  14. 【請求項14】 前記触媒元素を含む溶液は、水、メタ
    ノール、エタノール、n−プロパノール、i−プロパノ
    ールおよびアセトンからなる群から選ばれた少なくとも
    一種を含む、請求項13に記載の多結晶半導体薄膜の製
    造方法。
  15. 【請求項15】 前記触媒元素がNiであって、前記触
    媒元素を含む溶液が酢酸ニッケルを含む、請求項14に
    記載の多結晶半導体薄膜の製造方法。
  16. 【請求項16】 前記触媒元素導入工程は、DCスパッ
    タリング法により行われる、請求項10に記載の多結晶
    半導体薄膜の製造方法。
  17. 【請求項17】 前記結晶成長工程によって結晶化され
    た多結晶半導体薄膜が微小な非晶質領域を含む、請求項
    1から16のいずれか1項に記載の多結晶半導体薄膜の
    製造方法。
  18. 【請求項18】 前記微小な非晶質領域に対して強光照
    射を行なう工程を含む、請求項17に記載の多結晶半導
    体薄膜の製造方法。
  19. 【請求項19】 前記強光として波長400nm以下の
    エキシマレーザ光を用い、前記薄膜表面におけるエネル
    ギー密度が200mJ/cm2 以上450mJ/cm2
    以下の範囲内で照射を行なう、請求項18に記載の多結
    晶半導体薄膜の製造方法。
  20. 【請求項20】 前記結晶成長工程の後に、熱酸化処理
    を行なう工程を含む、請求項1から19のいずれか1項
    に記載の多結晶半導体薄膜の製造方法。
  21. 【請求項21】 請求項1から20のいずれか1項に記
    載の多結晶半導体薄膜の製造方法によって得られた多結
    晶半導体薄膜から複数のスイッチング素子を形成する工
    程を含む、半導体装置の製造方法。
  22. 【請求項22】 請求項21に記載の半導体装置の製造
    方法によって得られた半導体装置を備える基板を用意す
    る工程を含む、液晶表示装置の製造方法。
JP2001263953A 2001-08-31 2001-08-31 多結晶半導体薄膜の製造方法 Pending JP2003077833A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001263953A JP2003077833A (ja) 2001-08-31 2001-08-31 多結晶半導体薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001263953A JP2003077833A (ja) 2001-08-31 2001-08-31 多結晶半導体薄膜の製造方法

Publications (2)

Publication Number Publication Date
JP2003077833A true JP2003077833A (ja) 2003-03-14
JP2003077833A5 JP2003077833A5 (ja) 2004-09-09

Family

ID=19090630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001263953A Pending JP2003077833A (ja) 2001-08-31 2001-08-31 多結晶半導体薄膜の製造方法

Country Status (1)

Country Link
JP (1) JP2003077833A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135488A (ja) * 2007-11-30 2009-06-18 Tera Semicon Corp シリコンの結晶化方法
WO2015060318A1 (en) * 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195793A (ja) * 1998-12-25 2000-07-14 Fujitsu Ltd 多結晶シリコン膜の作製方法
JP2001093835A (ja) * 1999-09-22 2001-04-06 Sharp Corp 半導体装置の製造方法
JP2001094109A (ja) * 1999-09-22 2001-04-06 Sharp Corp 半導体装置およびその製造方法
JP2002313720A (ja) * 2001-04-18 2002-10-25 Sharp Corp 多結晶半導体薄膜およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195793A (ja) * 1998-12-25 2000-07-14 Fujitsu Ltd 多結晶シリコン膜の作製方法
JP2001093835A (ja) * 1999-09-22 2001-04-06 Sharp Corp 半導体装置の製造方法
JP2001094109A (ja) * 1999-09-22 2001-04-06 Sharp Corp 半導体装置およびその製造方法
JP2002313720A (ja) * 2001-04-18 2002-10-25 Sharp Corp 多結晶半導体薄膜およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135488A (ja) * 2007-11-30 2009-06-18 Tera Semicon Corp シリコンの結晶化方法
WO2015060318A1 (en) * 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US9431435B2 (en) 2013-10-22 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US9780201B2 (en) 2013-10-22 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US10186604B2 (en) 2013-10-22 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same

Similar Documents

Publication Publication Date Title
KR100297878B1 (ko) 반도체장치제작방법
CN1058583C (zh) 半导体的制造方法
JP4307371B2 (ja) 薄膜トランジスタ製造方法
US8088676B2 (en) Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom
JP4291539B2 (ja) 半導体装置およびその製造方法
KR100666564B1 (ko) 박막트랜지스터의 제조 방법
JP3432187B2 (ja) 半導体装置の製造方法
KR100611761B1 (ko) 박막트랜지스터 제조 방법
JP4027052B2 (ja) 多結晶半導体薄膜およびその製造方法
JP3059337B2 (ja) 半導体装置およびその製造方法
US20120256185A1 (en) Semiconductor device and process for production thereof, and display device
JP2003077833A (ja) 多結晶半導体薄膜の製造方法
JP3981532B2 (ja) 半導体装置の製造方法
JP2003100629A (ja) 半導体装置及びその製造方法
JP3662479B2 (ja) 半導体装置の作製方法
TWI278916B (en) Semiconductor film and method of forming the same, and semiconductor device and display apparatus using the semiconductor film
JP2006108136A (ja) 結晶質半導体膜の製造方法および結晶質半導体膜
JP2003007716A (ja) 半導体装置およびその製造方法
JP3630917B2 (ja) 半導体装置の作製方法
JP3981517B2 (ja) 半導体装置の製造方法
JP3190518B2 (ja) 半導体装置作製方法
JP2002124469A (ja) 半導体装置の作製方法
JP2003197529A (ja) 半導体装置
JP3859516B2 (ja) 半導体装置の製造方法
JPH11289096A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Written amendment

Effective date: 20070606

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071120

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080116

A912 Removal of reconsideration by examiner before appeal (zenchi)

Effective date: 20080215

Free format text: JAPANESE INTERMEDIATE CODE: A912