JP2003197529A

JP2003197529A - 半導体装置

Info

Publication number: JP2003197529A
Application number: JP2002361812A
Authority: JP
Inventors: Naoki Makita; 直樹牧田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2002-12-13
Filing date: 2002-12-13
Publication date: 2003-07-11

Abstract

(57)【要約】【課題】触媒元素を用いて結晶化させたケイ素膜を半
導体装置の活性領域として利用し、結晶化後の素子領域
内の触媒元素を十分に低減でき、高性能で高信頼性の半
導体装置を提供する【解決手段】この半導体装置は、絶縁基板１０１上に
形成された非晶質ケイ素膜１０３にその結晶化を促進す
る触媒元素ニッケル１０４を導入し、加熱処理によって
結晶成長させた。その後、ケイ素膜１０３の―部に、選
択的に５族Ｂから選ばれた元素リン１０８を導入し、高
速熱アニール処理を行い、上記リン１０８が導入された
領域に、上記触媒元素ニッケル１０４を移動させる。そ
して、その５族Ｂから選ばれた元素が導入された領域以
外の領域のケイ素膜を用いて、半導体装置の能動(チャ
ネル)領域を形成する。このことで、半導体装置の能動
領域における残留触媒元素量を大きく低減できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置に関
し、さらに詳しく言えば、非晶質ケイ素膜を結晶化した
結晶性ケイ素膜を活性領域とする半導体装置に関する。
特に、本発明は、絶縁表面を有する基板上に設けられた
薄膜トランジスタ(ＴＦＴ)を用いた半導体装置に有効で
あり、アクティブマトリクス型の液晶表示装置、密着型
イメージセンサー、三次元ＩＣなどに利用できる。

【０００２】

【従来の技術】近年、大型で高解像度の液晶表示装置、
高速で高解像度の密着型イメージセンサー、三次元ＩＣ
などへの実現に向けて、ガラス等の絶縁基板上や、絶縁
膜上に高性能な半導体素子を形成する試みがなされてい
る。これらの装置に用いられる半導体素子には、薄膜状
のケイ素半導体を用いるのが一般的である。薄膜状のケ
イ素半導体としては、非晶質ケイ素半導体(ａ−Ｓｉ)か
らなるものと結晶性を有するケイ素半導体からなるもの
の２つに大別される。

【０００３】非晶質ケイ素半導体は、作製温度が低く、
気相法で比較的容易に作製することが可能で量産性が優
れているので、最も一般的に用いられているが、導電性
等の物性が結晶性を有するケイ素半導体に比べて劣る。
このため、今後、より高速特性を得るためには、結晶性
を有するケイ素半導体からなる半導体装置の作製方法の
確立が強く求められていた。尚、結晶性を有するケイ素
半導体としては、多結晶ケイ素、微結晶ケイ素等が知ら
れている。

【０００４】これら結晶性を有する薄膜状のケイ素半導
体を得る方法としては、 (１) 成膜時に結晶性を有する膜を直接成膜する。

【０００５】(２) 非晶質の半導体膜を成膜しておき、
レーザー光のエネルギーによって結晶性を有せしめる。

【０００６】(３) 非晶質の半導体膜を成膜しておき、
熱エネルギーを加えることによって、結晶性を有せしめ
る。

【０００７】といった方法が知られている。

【０００８】しかしながら、上記(１)の方法では、成膜
工程と同時に結晶化が進行するので、大粒径の結晶性ケ
イ素を得るにはケイ素膜の厚膜化が不可欠であり、良好
な半導体物性を有する膜を基板上に全面に渡って均一に
成膜することが技術上困難である。

【０００９】また、上記(２)の方法では、溶融固化過程
の結晶化現象を利用するので、小粒径ながら粒界が良好
に処理され、高品質な結晶性ケイ素膜が得られるが、現
在最も一般的に使用されているエキシマレーザーを例に
とると、未だ十分な安定性のものが得られていない。し
たがって、大面積基板の全面を均一に処理するのは困難
であり、ハード面でのさらなる技術向上が望まれる。

【００１０】一方、上記(３)の方法は、上記(１)、(２)
の方法と比較すると、基板内の均一性および安定性にお
いては有利であるが、６００℃で３０時間程の長時間に
わたる加熱処理が必要であり、処理時間が長く、スルー
プットが低いという問題点がある。また、この方法で
は、結晶構造が双晶構造となるので、一つの結晶粒は数
μｍと比較的大きいが、結晶粒内に多数の双晶欠陥を含
み、上記(２)の方法に比べて結晶性は劣る。この結晶性
を向上させる手段としては、さらに１０００℃程度で酸
素雰囲気にて加熱処理を施すような手法も用いられてい
るが、この場合には安価なガラス基板が使用できるプロ
セスでは無く、それでも素子特性としてもＴＦＴにおい
て電界効果移動度１００ｃｍ²/Ｖｓ程度の低い特性しか
得られていない。

【００１１】これらの方法に対して、上記(３)の方法を
改善し、高品質な結晶性ケイ素膜を得る方法が特開平１
０−２２３５３４公報および特開平１０−２２９０４８
公報で提案されている。これらの方法では、非晶質ケイ
素膜の結晶化を助長する触媒元素を利用することで、加
熱温度の低温化および処理時間の短縮と結晶性の向上を
図っている。具体的には、非晶質ケイ素膜の表面にニッ
ケルやパラジウム等の金属元素を微量に導入させ、しか
る後に加熱を行うものである。

【００１２】この低温結晶化のメカニズムは、まず金属
元素を核とした結晶核発生が早期に起こり、その後その
金属元素が触媒となって結晶成長を助長し、結晶化が急
激に進行することで理解される。そういった意味で以後
これらの金属元素を触媒元素と呼ぶ。これらの触媒元素
によって結晶化が助長されて結晶成長した結晶性ケイ素
膜は、通常の固相成長法(上記(３)の方法)で結晶化した
結晶性ケイ素膜の一つの粒内が双晶構造であり、多数の
結晶欠陥を有しているのに対して、その粒内は何本もの
柱状結晶ネットワークで構成されており、それぞれの柱
状結晶内部はほぼ理想的な単結晶状態となっている。

【００１３】さらに、上記公報では、非晶質ケイ素膜の
一部に選択的に触媒元素を導入して加熱することで、他
の部分を非晶質ケイ素膜の状態として残したまま、選択
的に触媒元素が導入された領域のみを結晶化する。そし
て、さらに、加熱時間を延長することで、その導入領域
から横方向(基板と平行な方向)に結晶成長を行わせる方
法も示している。この横方向結晶成長領域の内部では、
成長方向がほぼ一方向に揃った柱状結晶がひしめき合っ
ており、触媒元素が直接導入されてランダムに結晶核の
発生が起こった領域に比べて、結晶性がさらに良好な領
域となっている。よって、この横方向結晶成長領域の結
晶性ケイ素膜を半導体装置の活性領域に用いることによ
って、半導体装置のより高性能化が行える。

【００１４】ここで、上記特開平１０−２２３５３４公
報および特開平１０−２２９０４８公報では、触媒元素
によって結晶化されたケイ素に対して、その一部にリン
など５族Ｂの元素を選択的に導入して、加熱処理を行う
ことで、５族Ｂの元素が導入された領域に、触媒元素を
移動(ゲッタリング)させようとしている。さらに、これ
らの公報では、上記ゲッタリング工程の加熱処理を強光
照射によって行っている。そして、この強光照射の際の
光の加熱効率を高めるために、使用する強光に対して吸
収効率の高い膜を、さらに積層している。このときの強
光に対する吸収効率の高い膜を、特開平１０−２２３５
３４公報では、５族Ｂの元素を導入する際の導入マスク
と兼用して選択的に設けている。一方、特開平１０−２
２９０４８公報では、上記強光吸収効率の高い膜を、５
族Ｂの元素を導入後に新たに基板全面に対して設けてい
る。

【００１５】

【特許文献１】特開平１０−２２３５３４公報

【特許文献２】特開平１０−２２９０４８公報

【００１６】

【発明が解決しようとする課題】触媒元素を導入するこ
とによって非晶質ケイ素膜を結晶化する方法は、加熱温
度の低温化や加熱時間の短縮化を図れ、さらに、結晶化
後に得られるケイ素膜の結晶性が他の結晶化方法に比べ
て明らかに優れている。

【００１７】しかしながら、これらの金属類を主とする
触媒元素が半導体中に多量に存在していることは、これ
ら半導体を用いた装置の信頼性や電気的安定性を阻害す
るものであり、決して好ましいことでない。

【００１８】すなわち、上記のニッケル等の結晶化を助
長する触媒元素は、非晶質ケイ素を結晶化させる際には
必要であるが、結晶化したケイ素中には極力含まれない
ようにすることが望ましい。この目的を達成するために
は、第１に結晶化に必要な触媒元素の量を極力少なく
し、最低限の量で結晶化を行う必要がある。しかしなが
ら、触媒元素の導入量を少なくしていくと、成長状態が
非常に不安定化する。このような状態で作成した結晶性
ケイ素膜は、基板内での結晶性のばらつきが非常に大き
くなり、半導体装置の活性領域を構成する膜としては、
到底使用できない。

【００１９】そのため、上記公報のように、触媒元素を
用いて結晶成長させた後、触媒元素を移動(ゲッタリン
グ)させることによって、素子領域内の触媒元素を除去
あるいは低減するような方法が第２の方法として考えら
れる。しかし、本発明者らが実際に特開平１０−２２３
５３４公報および特開平１０−２２９０４８公報のよう
な方法を用いて実験を行い、薄膜トランジスタ(ＴＦＴ)
素子を試作したところ、十分な効果が得られていないこ
とがわかった。具体的には、ゲッタリングと称される工
程の後にも、触媒元素はまだ多量に存在しており、ＴＦ
Ｔ素子に明らかな悪影響を及ぼしていた。特に、ゲッタ
リング工程後、導入領域を除去して、さらに高温での熱
処理を行うと、素子領域内に残存している触媒元素が再
凝集してシリサイド状態となって現れる。これは、これ
らのゲッタリング方法ではまだ不十分であることの証明
である。そして、これらの触媒元素がＴＦＴの接合部に
存在すると、リーク源となり、オフ動作時のリーク電流
が非常に増大する。実際にＴＦＴを試作すると、上記の
特開平１０−２２３５３４公報および特開平１０−２２
９０４８公報の方法では、３％程度の確率でオフ時のリ
ーク電流が非常に大きい不良ＴＦＴが出現した。そし
て、その不良ＴＦＴにおける原因を解析すると、チャネ
ル部とドレイン部との接合部に、触媒元素によるシリサ
イドが存在していることが確認された。

【００２０】以上述べたように、上記２つの公報の方法
では、素子領域中の触媒元素量を十分に低減できない。
その結果、高性能な半導体装置は一部確率的に作製でき
ても、不良率が高く、また信頼性が非常に悪く、とても
量産できるような技術ではなかった。

【００２１】そこで、この発明の目的は、これらの問題
を解決することにある。つまり、この発明の目的は、触
媒元素を用いて結晶化したケイ素膜を半導体装置の活性
領域として利用し、結晶化後の素子領域内の触媒元素を
十分に低減でき、高性能で高信頼性の半導体装置を提供
することにある。

【００２２】

【課題を解決するための手段】本発明者らは、触媒元素
を用い結晶化された高品質な結晶性ケイ素膜に注目し、
それを現状の実験室レベルから何とか量産に耐え得るプ
ロセスヘと進化させられないかと考え、日夜研究を重ね
た。そして、上記問題点を解決する方法をついに見出し
た。

【００２３】この発明は、上述の問題点を全て解決し、
上記の目的を満足する手段を提供するものであり、ガラ
スなどの絶縁表面を有する基板上に、均一性よく安定し
た特性を有する高性能かつ高信頼性の半導体装置を、良
品率良く提供するものである。より具体的には、本発明
は以下の特徴を有する。

【００２４】すなわち、この発明の半導体装置は、絶縁
表面を有する基板上に、結晶化を促進する触媒元素を導
入して結晶化された活性領域を有する半導体装置であっ
て、上記活性領域に形成され、５族Ｂから選ばれた元素
が導入された５族Ｂ元素導入領域を有し、上記５族Ｂ元
素導入領域は、非晶質領域と結晶領域とのラマンピーク
比において上記非晶質領域のピークが現われていること
を特徴としている。

【００２５】この発明は、絶縁基板上に形成された非晶
質ケイ素膜にその結晶化を促進する触媒元素を導入し、
加熱処理によって結晶成長させた後、上記ケイ素膜の―
部に、選択的に５族Ｂから選ばれた元素を導入し、高速
熱アニール処理を行い、上記５族Ｂから選ばれた元素が
導入された領域に、上記触媒元素を移動させるものであ
る。そして、その５族Ｂから選ばれた元素が導入された
領域以外の領域のケイ素膜を用いて、半導体装置の能動
(チャネル)領域を形成する訳である。このようにするこ
とで、従来法に比べて、半導体装置の能動領域における
残留触媒元素量を大きく低減することが可能となる。

【００２６】また、一実施形態の半導体装置の製造方法
は、絶縁表面を有する基板上に非晶質ケイ素膜を形成
し、上記非晶質ケイ素膜の一部にその結晶化を促進する
触媒元素を選択的に導入する触媒元素導入工程と、加熱
処理を施し、上記触媒元素が選択的に導入された領域か
らその周辺領域へと、横方向(基板と平行)に上記非晶質
ケイ素膜の結晶成長を行わせる結晶成長工程と、上記結
晶成長させたケイ素膜の一部に、選択的に５族Ｂから選
ばれた元素を導入する５族元素導入工程と、高速熱アニ
ール処理を行い、上記５族Ｂから選ばれた元素が導入さ
れた領域に、上記触媒元素を移動させる触媒元素移動工
程と、上記５族Ｂから選ばれた元素が導入された領域外
の、横方向に結晶成長したケイ素膜を用いて、半導体装
置の能動(チャネル)領域を形成する能動領域形成工程と
を少なくとも有する。

【００２７】この実施形態では、さらに、絶縁基板上に
形成された非晶質ケイ素膜の一部分に、触媒元素を選択
的に導入し、加熱することで、触媒元素が選択的に導入
された領域からその周辺領域へと、横方向(基板と平行)
に上記非晶質ケイ素膜の結晶成長を行わせる。さらに、
結晶成長させたケイ素膜の一部に、選択的に５族Ｂから
選ばれた元素を導入して、高速熱アニール処理を行い、
上記５族Ｂから選ばれた元素が導入された領域に、上記
触媒元素を移動させる。この場合、上記５族Ｂから選ば
れた元素が導入された領域外の、横方向に結晶成長した
ケイ素膜を用いて、半導体装置の能動(チャネル)領域を
形成すると、より高い電流駆動能力をもつ高性能半導体
装置が得られる。勿論、半導体装置の能動領域における
残留触媒元素量も、従来法に比べて大きく低減できてお
り、問題となるオフ動作時のリーク電流の異常も見られ
ず、高い信頼性も同時に確保することができた。

【００２８】さて、この実施形態が上記特開平１０−２
２３５３４公報および特開平１０−２２９０４８公報と
異なるのは、上記公報では、強光を照射してケイ素膜を
選択的に加熱するような熱処理のため、強光を熱吸収す
るためのマスク膜を用いているのに対して、本実施形態
では、高速熱アニールによって、基板全体を均一にアニ
ールする。そのため、上記公報のような余分なマスク膜
は必要にはならない。この基板全体を均一に熱処理する
ことがポイントで、例えば、上記特開平１０−２２３５
３４公報では、強光吸収マスクに覆われた領域が集中的
にアニールされるが、５族Ｂ元素が導入された領域は、
十分に温度が上がらない。このような場合、十分なゲッ
タリングが得られないことが判明している。よって、上
記公報の発明者らは、引き続き、次の特開平１０−２２
９０４８公報のような発明を成している。この公報で
は、強光を熱吸収するための膜を基板全面に形成し、５
族Ｂ元素が導入された領域も含めて、基板全体を均一に
アニールしようとするものである。この方法の方がより
ゲッタリング効果は高いが、強光を熱吸収するためのマ
スク膜の形成が全く余分な工程となってしまう。また、
この方法だけでは、まだゲッタリング効果は十分ではな
く、さらにプラスαが必要である。この理由について
は、次に述べる。

【００２９】また、他の実施形態は、上記記載の半導体
装置の製造方法において、上記５族元素導入工程では、
５族Ｂから選ばれた元素が導入された領域のケイ素膜が
非晶質化され、上記触媒元素移動工程では、上記５族Ｂ
から選ばれた元素が導入され非晶質化された領域が少な
くとも結晶化しないような予熱温度から、高速熱アニー
ル処理を施す温度までの昇温期間中において、上記非晶
質化された領域が完全に結晶化されないような昇温速度
にて高速熱アニールが行われる。

【００３０】この実施形態の大きなポイントは、５族Ｂ
元素導入後におけるその導入領域の状態と、その後の高
速熱アニール処理におけるその昇温速度にある。すなわ
ち、この実施形態では、結晶成長させたケイ素膜に選択
的に５族Ｂから選ばれた元素を導入する工程において、
５族Ｂから選ばれた元素が導入された領域のケイ素膜は
非晶質化されることが重要である。

【００３１】さらには、引き続き行われる高速熱アニー
ル処理において、５族Ｂの元素が導入され、非晶質化さ
れた領域が少なくとも結晶化しないような予熱温度か
ら、高速熱アニール処理を施す温度までの昇温期間中に
おいて、上記非晶質化された領域が完全に結晶化されな
いような昇温速度にて行われることが非常に重要であ
る。これによって、得られる触媒元素を５族Ｂ元素の導
入領域へと移動させる(ゲッタリングする)効果は大きく
異なる。５族Ｂ元素導入後における熱処理の温度を上げ
ると、一般的にゲッタリング効果は向上する。これは、
ケイ素膜中における触媒元素の拡散速度が向上し、固溶
限は上がるためである。しかしながら、このときのゲッ
タリング効果は、６５０℃程度で頭打ちとなり、それ以
上温度を上げても効果が得られないことがわかってい
る。この実験結果を、図８に示す。縦軸が、５族Ｂ元素
を導入し熱処理を行う前後でのケイ素膜中における触媒
元素の残存率である。横軸は熱処理の温度を示す。図８
において、破線が、従来の方法でのデーターである。前
述のように、６５０℃程度で低減効果は頭打ちしてお
り、そのときの残存率は約０.２、すなわち、ケイ素膜
の結晶化後に存在していた触媒元素の内、約２割の触媒
元素が未だ残っており、これ以上温度を上げても除去で
きないでいた。

【００３２】本発明者らがこの理由を詳しく調べて行っ
たところ、この熱処理において、５族Ｂ元素の導入領域
が結晶化されているかどうかが、このゲッタリング効率
の面で大きなポイントになっていることがわかった。そ
して、５族Ｂ元素を導入した領域がその導入工程におい
て非晶質化され、その非晶質状態を保持したまま、より
高い温度に昇温し、熱処理を行うと、従来法での限界温
度６５０℃以上において、今まで見られなかった、より
高いゲッタリング効果が得られることがわかった。この
ときの本実施形態を用いた際のデーターを図８に実線で
示している。特に、６５０℃以上の温度で、従来法とは
明らかに差が見られ、触媒元素の残存率が大きく低下し
ている。したがって、従来のゲッタリング効果を制限し
ていた理由は、５族Ｂ元素が導入された領域が、ゲッタ
リングの熱処理の際に、再結晶化することにあると考え
られる。しかしながら、このとき、５族Ｂ元素が導入さ
れた領域も同様に均一に高温に保持しないと、ゲッタリ
ング効果は得られないため、その昇温過程において、ど
うしても結晶成長が起こってしまう。

【００３３】すなわち、従来法では、５族Ｂ元素が導入
された領域が、昇温過程において結晶化されてしまった
時点、その温度でゲッタリング効果が得られなくなって
しまうため、このときの熱処理温度に対して効果の限界
が生じていると考えられる。

【００３４】これに対して、この実施形態では、このと
きの熱処理として、高速熱アニール処理を用い、５族Ｂ
の元素が導入され非晶質化された領域が少なくとも結晶
化しないような予熱温度から、高速熱アニール処理を施
す温度までの昇温期間中において、上記非晶質化された
領域が完全に結晶化されないような昇温速度にて行うこ
とが、非常に重要なポイントとなる。このようにするこ
とで、初めて、意図したアニール温度で、５族Ｂ元素が
導入された領域を非晶質状態としてアニールを行うこと
ができ、本来、このときの熱処理の温度が持っている高
いゲッタリング効果を得ることができる。

【００３５】本実施形態によって、このようにして得ら
れた結晶性ケイ素膜は、従来、触媒元素の残留を簡易的
に確認する方法として用いている、フッ酸系のエッチャ
ントによるライトエッチング処理を行い、残留している
触媒元素を顕在化させる評価を行っても、従来見られて
いたエッチピットは全く見られない。また、よりシビア
な評価としては、さらに高温での熱処理を行うと、素子
領域内に残存している触媒元素が再凝集してシリサイド
状態となって現れるが、このような評価を行っても、特
開平１０−２２３５３４公報および特開平１０−２２９
０４８公報の技術で見られたような触媒元素の再凝集は
全く見られなかった。そして、実際に本実施形態を用い
て薄膜トランジスタ(ＴＦＴ)を作成したところ、上記公
報および従来技術で同様にＴＦＴを作成したときには３
％以上の確率で見られたＴＦＴオフ時のリーク電流の異
常な増大現象が、本実施形態の方法では全く見られず正
に０％であった。さらに、このＴＦＴを用い作成した液
晶表示装置では、従来法で頻発していた線状の表示むら
(ドライバー部のサンプリングＴＦＴ起因)やオフ時のリ
ーク電流による画素欠陥も全く無く、表示品位を大きく
向上できた上に、良品率を飛躍的に高めることができ
た。

【００３６】また、一実施形態は、上記記載の半導体装
置の製造方法において、上記触媒元素移動工程は、６０
０℃以下の予熱温度から、高速熱アニール温度まで、３
０℃/分を上回る昇温速度で昇温させる。

【００３７】また、他の実施形態は、上記記載の半導体
装置の製造方法において、上記触媒元素移動工程は、６
００℃以下の予熱温度から、高速熱アニール温度まで、
１００℃/分を上回る昇温速度で昇温させる。

【００３８】上記実施形態のように、５族Ｂの元素の導
入領域に触媒元素を移動させるための高速熱アニール処
理は、６００℃以下の予熱温度から、高速熱アニール温
度まで、少なくとも３０℃/分を上回る昇温速度で昇温
させることが望ましい。さらに好適には、１００℃/分
を上回る昇温速度で昇温させることがより望ましい。予
熱温度が６００℃以下であれば、５族Ｂの元素が導入さ
れ非晶質化された領域において、全く結晶成長は生じな
い。そして、このときの昇温速度が３０℃/分以上であ
れば、その昇温過程において、５族Ｂ元素が導入された
領域での結晶化は完全には終了せず、非晶質成分を残し
た状態で高速熱アニール処理に入ることができる。さら
に、このときの昇温速度が１００℃/分以上であれば、
その昇温過程において、５族Ｂ元素が導入された領域で
は結晶化がほとんど生じず、ほぼ非晶質状態のままで高
速熱アニール処理に入ることができる。本発明者らが行
った、このときの昇温速度に関する実験データーを図７
に示す。図７は、高速熱アニール温度を７２０℃として
行った実験結果である。図７(Ａ)は、高速熱アニール処
理前後でのケイ素膜中の触媒元素の残存率を表してい
る。測定は微小領域ＳＩＭＳ(二次イオン質量分析法)に
よって行った。図７(Ａ)から、昇温速度は、ほぼ３０℃
/分を境にして、この値以上になると、触媒元素の残存
率のさらなる低下が起こり出すことがわかる。すなわ
ち、この値以下では、高速熱アニール処理の温度を上げ
ても、その効果は見られず、３０℃/分という昇温速度
が、本実施形態の効果を得るためには最低減必要な昇温
速度であることがわかる。触媒元素の残存率は、３０℃
/分から昇温速度が上がるにしたがって、さらに低下
し、約１００℃/分以上で飽和する。よって、昇温速度
を１００℃/分以上とすることで、高速熱アニール処理
の温度における触媒元素のゲッタリング効果を最大限に
引き出すことができる。そして、このメカニズムを解明
するために行った実験結果が図７(Ｂ)である。図７(Ｂ)
は、５族Ｂ元素導入領域における、この昇温過程での非
晶質領域の割合を調べたものである。実験は、石英基板
を用い、アニール温度が７２０℃に達した地点で急冷
し、１μｍφのスポットのラマン分光法によって結晶シ
リコンと非晶質シリコンのラマンピーク比を調べること
によって行った。図７(Ｂ)からわかるように、触媒元素
の低減率に対して同様の結果が得られ、昇温速度が３０
℃/分から非晶質のピークが現れ始め、昇温速度に伴っ
てそのピーク比が大きくなり、約１００℃/分で飽和し
ている。よって、その原因としては、５族Ｂ元素導入領
域の結晶状態がポイントになっていることがはっきりと
わかる。

【００３９】また、一実施形態は、上記記載の半導体装
置の製造方法において、上記触媒元素移動工程は、６５
０〜８００℃の範囲の平均温度で、１秒〜１５分の持続
時間の高速熱アニールプロセスによって行われる。

【００４０】この実施形態では、５族Ｂの元素が導入さ
れた領域に触媒元素を移動させる工程において、その高
速熱アニール処理における処理中の平均温度は６５０〜
８００℃の範囲であり、１秒〜１５分の時間、行われ
る。すなわち、図７においてわかるように、６５０℃以
上において初めて、本実施形態による触媒元素濃度の大
きな低減効果が現れ出す。図８のデーターでは、昇温速
度を１２０℃/分として実験を行ったものである。図８
に破線で示す従来法では、前述のように、６５０℃程度
で低減効果は頭打ちしているが、本実施形態では、実線
で示してあるように、この温度以上で、今まで見られな
かった、より高いゲッタリング効果が得られる。しかし
ながら、このときのアニール温度は高ければ高いほど良
いという訳ではなく、上限が存在する。すなわち、より
高温になると、触媒元素のランダムな拡散が起こるよう
になり、５族元素の導入領域から外部へも触媒元素が動
くようになる。この結果、触媒元素の濃度は逆に上がり
出す。特に８００℃以上になると急激に触媒元素の残存
率が上昇し、また、このとき少しでも酸素が存在する
と、触媒元素のシリサイドが選択的に酸化され、ケイ素
膜に穴が空くようになってしまう。よって、上限はこの
２点で制約され、８００℃となっている。アニール時間
は、上記範囲で十分な効果が見られる。

【００４１】また、他の実施形態は、上記記載の半導体
装置の製造方法において、上記触媒元素移動工程は、７
００〜７５０℃の範囲の平均温度で、１分〜１０分の持
続時間の高速熱アニールプロセスによって行われる。

【００４２】この実施形態では、さらに好適に、この際
の高速熱アニール処理の平均処理温度として、７００〜
７５０℃の範囲であり、１分〜１０分の持続時間で処理
される。図８からわかるように、およそ７００℃で触媒
元素の低減効果はほぼ飽和し、それから約７５０℃にか
けてさらに緩やかに低下するが、７５０℃で極値をと
り、それ以上では逆に上がり出す。これは、前述の理由
による。よって、７００℃から７５０℃が、本実施形態
における最適な温度範囲である。さらに、このときの処
理時間としては、１分〜１０分の範囲であれば、本実施
形態における十分な触媒元素の低減効果が得られ、ま
た、基板としてガラスを用いた場合の熱的損傷(反りや
シュリンケージ)も最低減に抑えることができる。

【００４３】また、一実施形態は、上記記載の半導体装
置の製造方法において、上記触媒元素移動工程は、基板
としてガラス基板を用いる場合には、この工程前後での
上記ガラス基板のシュリンケージ(熱収縮率あるいは熱
膨張率)が２５ｐｐｍ以下となるように、高速熱アニー
ル温度からの降温速度を制御する。

【００４４】この実施形態では、５族Ｂ元素が導入され
た領域に触媒元素を移動させる工程において、高速熱ア
ニール処煙を行う。その高速熱アニール処理は、上記温
度範囲のような比較的高温で、均一に基板全体を加熱す
ることによって、本実施形態の効果を得ている。ここで
一つ問題が生じる。基板として石英基板のような耐熱基
板を用いた際には関係ないが、通常のガラス基板では、
この高速熱アニール工程において、基板自体の反りと、
シュリンケージ(熱収縮率あるいは熱膨張率)が問題とな
る。本実施形態では、この際の高速熱アニール処理温度
からの降温速度を制御することで、この問題を解決して
いる。この実施形態では、基板としてガラス基板を用い
る場合には、この工程前後での上記ガラス基板のシュリ
ンケージ(熱収縮率あるいは熱膨張率)が２５ｐｐｍ以下
となるように、高速熱アニール温度からの降温速度を制
御する。このようなシュリンケージ値以下であれば、実
際に基板の反りは発生せず、またフォトリソグラフィ工
程でのマスクアライメントも対応可能である。

【００４５】また、他の実施形態は、上記記載の半導体
装置の製造方法において、上記触媒元素移動工程では、
高速熱アニール温度から、少なくとも温度６００℃以下
までは、少なくとも２０℃/分以下の降温速度で降温さ
せる。

【００４６】この実施形態では、この高速熱アニール温
度からの降温速度を、少なくとも温度６００℃以下まで
は、少なくとも２０℃/分以下として、降温させること
で、２５ｐｐｍ以下のシュリンケージ値を実現できた。

【００４７】また、一実施形態では、上記記載の半導体
装置の製造方法において、上記５族元素導入工程は、イ
オンドーピング法によって行われる。

【００４８】この実施形態では、５族Ｂから選ばれた元
素を上記ケイ素膜に選択的に導入する工程としては、イ
オンドーピング法によって行われる。その他の方法でも
ある程度の効果は得られるが、イオンドーピング方を用
いたときの効果が特に顕著である。この理由は、イオン
ドーピングによって、５族Ｂ元素の導入領域においてケ
イ素膜の結晶が強く破壊され、非晶質化することが原因
と考えられる。本実施形態では、５族Ｂ元素の導入領域
を非晶質化させることが一つのポイントであり、その非
晶質化が強いほど、より効果的であるからである。触媒
元素は、その結晶成長過程から考えても、結晶性ケイ素
膜から非晶質ケイ素膜へと移動する傾向がある。すなわ
ち、触媒元素は、非晶質ケイ素中の方がエネルギー的に
存在し易いのだと考えられる。すなわち、イオンドーピ
ングによって非晶質化した成分が、相乗効果をもたら
し、５族Ｂ元素のゲッタリング効果をさらに高めている
と考えられる。

【００４９】また、他の実施形態は、上記記載の半導体
装置の製造方法において、上記触媒元素移動工程では、
タングステン−ハロゲンランプ、キセノンアークランプ、
あるいは抵抗性加熱炉を用いて、高速熱アニール処理が
行われる。

【００５０】この実施形態では、５族Ｂ元素が導入され
た領域に触媒元素を移動させるための高速熱アニール処
理の具体的な手法として、タングステン−ハロゲンラン
プ、キセノンアークランプ、あるいは抵抗性加熱炉を用い
ることが望ましい。タングステン−ハロゲンランプ、キ
セノンアークランプであれば、Ｓｉ層のみでなく、基板
全体を瞬時に加熱することが可能であり、本実施形態に
適している。また、抵抗性加熱炉を用いる場合は、炉内
に熱勾配を持たせ、基板の熱容量を小さくするために、
基板を一枚ずつ炉内に挿入する。その際の挿入速度をコ
ントロールすることで、昇温速度のコントロールを行え
ばよい。この場合には、基板全体をより均一に瞬時に加
熱することが可能であり、その昇温速度および降温速度
が精度良く制御可能となるので、本実施形態に適してい
る。

【００５１】また、一実施形態は、上記記載の半導体装
置の製造方法において、上記５族元素導入工程では、最
終的に形成される半導体装置の能動(チャネル)領域上を
少なくともマスクした状態で、上記能動(チャネル)領域
を取り囲むように、上記能動領域の周辺部に５族Ｂから
選ばれた元素を導入する。

【００５２】この実施形態は、ケイ素膜への５族Ｂ元素
選択導入工程での導入パターンに関し、パターン形成さ
れた導入マスクを用い、最終的に形成される半導体装置
の能動(チャネル)領域上を少なくともマスクした状態
で、上記能動(チャネル)領域を取り囲むように、その周
辺部に５族Ｂ元素を導入する。このとき、さらに、半導
体装置の活性(素子)領域全体をマスクした状態で、活性
領域を取り囲むように、その周辺部に５族Ｂ元素を導入
すると、チャネル領域だけでなく、活性領域(チャネル
＋ソース・ドレイン領域)全体に、触媒元素がほとんど
含まれない状態が得られる。このようにすることで、触
媒元素による後の工程汚染を防ぐことができる。このよ
うに、チャネル領域、さらには活性領域を取り囲むよう
に、５族Ｂ元素を導入すると、チャネルおよび活性領域
中の触媒元素は、回りの全方向に向かって四方八方に外
側に移動することができる。このため、活性領域内の触
媒元素を非常に効率的に外部へ移動させることができ、
優れたゲッタリング効果が得られる。

【００５３】また、他の実施形態は、上記記載の半導体
装置の製造方法において、上記５族元素導入工程では、
半導体装置の素子領域(チャネルおよびソース・ドレイ
ン領域)における不純物(ソース・ドレイン)領域に対し
て元素の導入が行われ、そのまま不純物(ソース・ドレ
イン)領域として使用する。

【００５４】この実施形態では、ケイ素膜へ５族Ｂ元素
を選択導入する工程の際の導入方法として、特に専用の
導入マスクを用いず、半導体装置の素子領域(チャネル
およびソース・ドレイン領域)における不純物(ソース・
ドレイン)領域に対して５族Ｂ元素を導入する。そし
て、そのまま、不純物(ソース・ドレイン)領域として使
用する。この場合には、専用の導入マスクを用いず、ゲ
ッタリングのための５族Ｂ元素導入工程と不純物(ソー
ス・ドレイン)領域の不純物導入工程とを兼ねる上に、
その高速熱アニール工程において、不純物(ソース・ド
レイン)領域の活性化も兼ね。これにより、工程を大巾
に簡略化でき、その結果、生産性を最も高めることがで
きる。

【００５５】また、一実施形態は、上記記載の半導体装
置の製造方法において、上記触媒元素導入工程と５族元
素導入工程は、同一の導入マスクを用いて行われる。

【００５６】この実施形態では、非晶質ケイ素膜の一部
に触媒元素を選択的に導入し横方向に結晶成長させる場
合において、その際の触媒元素の選択導入工程を、パタ
ーン形成された導入マスクを用いて行い、その後の５族
Ｂ元素の選択導入工程も同一の導入マスクを用いて行
う。このようにすることで、それぞれの導入工程に対し
て、導入マスクを別々に作成する必要が無く、プロセス
の簡略化が図れる。同時に、後の半導体装置のチャネル
領域を構成するケイ素膜領域は、上記触媒元素と５族Ｂ
元素との導入工程にわたって、常にマスク膜にカバーさ
れている状態を保つことができ、露出することが無くな
る。その結果、チャネル領域に対するプロセス起因の汚
染を最低限に抑えることができる。そして、これら２点
の作用によって、良品率の向上と低コスト化を達成でき
る。

【００５７】また、他の実施形態は、上記記載の半導体
装置の製造方法において、上記非晶質ケイ素膜の結晶化
を促進する触媒元素として、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐ
ｔ、Ｃｕ、Ａｕから選ばれた少なくとも一つの元素が用い
られる。

【００５８】この実施形態では、触媒元素の種類とし
て、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕを利用でき
る。これらから選ばれた一種または複数種類の元素であ
れば、微量で結晶化助長の効果がある。それらの中で
も、特に、Ｎｉを用いた場合に最も顕著な効果を得るこ
とができる。この理由については、次のようなモデルが
考えられる。触媒元素は単独では作用せず、ケイ素膜と
結合してシリサイド化することで結晶成長に作用する。
そのときの結晶構造が、非晶質ケイ素膜結晶化時に一種
の鋳型のように作用し、非晶質ケイ素膜の結晶化を促す
といったモデルである。Ｎｉは２つのＳｉと、ＮｉＳｉ
₂のシリサイドを形成する。ＮｉＳｉ₂は螢石型の結晶構
造を示し、その結晶構造は、単結晶ケイ素のダイヤモン
ド構造と非常に類似したものである。しかも、ＮｉＳｉ
₂はその格子定数が５.４０６Åであり、結晶シリコンの
ダイヤモンド構造での格子定数５.４３０Åに非常に近
い値をもつ。よって、ＮｉＳｉ₂は、非晶質ケイ素膜を
結晶化させるための鋳型としては最高のものであり、本
実施形態における触媒元素としては、特にＮｉを用いる
のが最も望ましい。

【００５９】また、一実施形態は、上記記載の半導体装
置の製造方法において、上記５族Ｂから選ばれた元素と
して、Ｐ、Ｎ、Ａｓ、Ｓｂ、Ｂｉから選ばれた少なくとも一
つの元素が用いられる。

【００６０】この実施形態では、５族Ｂから選ばれた元
素として、Ｐ、Ｎ、Ａｓ、Ｓｂ、Ｂｉから選ばれた少なくと
も一つの元素を用いる。これらから選ばれた一種または
複数種類の元素であれば、上記の触媒元素を効率的に移
動させることができ、十分なゲッタリング効果が得られ
る。このゲッタリングのメカニズムに関しては、未だ詳
しい知見は得られていないが、これらの元素の中でも、
最も効果が高いのはＰであることがわかっている。

【００６１】また、他の実施形態は、上記記載の半導体
装置の製造方法において、最終的に得られる半導体装置
の活性(素子)領域における触媒元素の濃度は、１×１０
¹⁶〜２×１０¹⁷ｃｍ⁻³の範囲内である。

【００６２】この実施形態では、半導体装置の活性領域
内に残留する触媒元素量をできる限り低減し、高性能で
高信頼性、高安定性の半導体装置を実現することを目的
としている。このためには、最終的に得られる半導体装
置の能動(チャネル)領域における触媒元素の濃度が、１
×１０¹⁶〜２×１０¹⁷ｃｍ⁻³の範囲内であれば良い。
チャネル領域中の触媒元素濃度を２×１０¹⁷ｃｍ⁻³以
下にすることで、触媒元素が半導体素子特性に及ぼす電
気的な悪影響は全く見られなくなる。そして、この発明
を用いた結果、このような低濃度を実現することができ
る。また、触媒元素を用いて結晶化を行う限り、最低限
１×１０¹⁶ｃｍ⁻³の濃度の触媒元素はチャネル領域内
に残り、これ以下に低減することは、現状考えられるど
のような方法をもってしても不可能である。したがっ
て、触媒元素によって結晶化を行った結果として、少な
くとも１×１０¹⁶ｃｍ⁻³以上の濃度の触媒元素がチャ
ネル領域内に残存する。

【００６３】なお、この発明において、触媒元素によっ
て結晶化されたケイ素膜の結晶性をより向上させ、半導
体装置の性能、特に、電流駆動能力をより向上させる方
法として、触媒元素によって結晶化されたケイ素膜に対
して、さらに高温の酸化雰囲気中にて熱処理を行う工程
や、レーザー光を照射する工程を追加することも有効で
ある。

【００６４】前者の高温で酸化雰囲気中にて熱処理を行
い、その結晶性をさらに向上させる方法では、触媒元素
によって結晶化されたケイ素膜に対して、さらに高温
(８００℃〜１１００℃)で酸化処理を行う。すると、酸
化作用によって生じる過飽和Ｓｉ原子がケイ素膜中へ供
給され、これらが、ケイ素膜中の結晶欠陥(特に不対結
合手；ダングリングボンド)に入り込み、欠陥を消滅さ
せることができる。これにより、触媒元素によって結晶
化されたケイ素膜中の欠陥密度は、大きく低減され、移
動度が大幅に向上する。その結果、半導体装置の性能が
飛躍的に向上する。

【００６５】また、後者のレーザー光を照射する工程に
おいては、結晶性ケイ素膜にレーザーなどの強光を照射
した場合、結晶性ケイ素膜と非晶質ケイ素膜との融点の
相違から、結晶粒界部や微小な残留非晶質領域(未結晶
化領域)が集中的に処理される。ここで、通常の固相成
長法で形成した結晶性ケイ素膜では、結晶構造が双晶状
態であるので、強光照射後も結晶粒内部は双晶欠陥とし
て残る。

【００６６】これに対して、触媒元素を導入し、結晶化
した結晶性ケイ素膜は、柱状結晶で形成されており、そ
の内部は単結晶状態であるから、強光の照射によって結
晶粒界部が処理されると基板全面にわたって単結晶状態
に近い良質の結晶性ケイ素膜が得られる。これは、結晶
性の観点から、その有効性が非常に高い。また、元々結
晶性を有するケイ素膜に対してレーザー照射を行うので
あるから、非晶質ケイ素膜に直接レーザー照射し結晶化
する方法とは異なり、レーザー照射のばらつきが大きく
緩和され、均一性上の問題も生じなくなる。

【００６７】

【発明の実施の形態】以下、この発明を図示の実施の形
態に基いて詳細に説明する。

【００６８】〔第１の実施の形態〕図１を参照して、こ
の発明の半導体装置の製造方法の第１実施形態を説明す
る。この第１実施形態は、ガラス基板上にＮ型ＴＦＴを
作製する際の工程に、本発明を採用した方法である。

【００６９】この第１実施形態で作製するＴＦＴは、ア
クティブマトリクス型の液晶表示装置のドライバー回路
や画素部分はもちろん、薄膜集積回路を構成する素子と
しても利用できる。この実施形態では、それらの代表と
して、基板上に数十万から数百万のＮ型ＴＦＴを、特に
均一に作製する必要がある液晶表示装置用アクティブマ
トリクス基板の画素駆動用ＴＦＴを例にとって説明を行
う。

【００７０】図１の平面図に、この実施形態として説明
するアクティブマトリクス基板上の画素ＴＦＴの作製工
程の概要を示す。前述のように、実際には、上記アクテ
ィブマトリクス基板は、数十万個以上のＴＦＴによって
構成されるが、この実施形態では、３行×３列の９個の
ＴＦＴに簡略化して説明する。

【００７１】図２は、図１における任意の一つのＴＦＴ
を、Ａ−Ａ'線で切った断面を示し、順次、図２(Ａ)→
図２(Ｂ)→図２(Ｃ)→図２(Ｄ)→図２(Ｅ)→図２(Ｆ)→
図２(Ｇ)の順にしたがって作製工程が進行する。

【００７２】まず、図２(Ａ)に示すように、ガラス基板
１０１上に、例えば、スパッタリング法によって、厚さ
３００〜５００ｎｍ程度の酸化ケイ素からなる下地膜１
０２を形成する。この酸化ケイ素膜１０２は、ガラス基
板１０１からの不純物の拡散を防ぐために設けられる。
次に、プラズマＣＶＤ法あるいは減圧ＣＶＤ法によっ
て、厚さ２０〜８０ｎｍ，例えば、厚さ４０ｎｍの真性
(Ｉ型)の非晶質ケイ素膜(ａ−Ｓｉ膜)１０３を成膜す
る。この実施形態では、平行平板式のプラズマＣＶＤ装
置を用い、加熱温度を３００℃とし、ＳｉＨ₄ガスとＨ₂
ガスを材料ガスに用いた。そして、ＲＦパワーのパワー
密度を１０〜２００ｍＷ/ｃｍ²、例えば、８０ｍＷ/ｃ
ｍ²とした。

【００７３】次に、ａ−Ｓｉ膜１０３表面上にニッケル
１０４を微量添加する。このニッケル１０４の微量添加
は、ニッケルを溶かした溶液を、ａ−Ｓｉ膜１０３上に
保持し、この溶液をスピナーによって基板１０１上に均
一に延ばして乾燥させることによって行った。この第１
実施形態では、溶質としては酢酸ニッケルを用い、溶媒
としてはエタノールを用い、溶液中のニッケル濃度は２
ｐｐｍとなるようにした。この状態を。図２(Ａ)に示
す。このようにして添加された図２(Ａ)の状態における
ａ−Ｓｉ膜１０３表面上のニッケル濃度を全反射蛍光Ｘ
線分析(ＴＲＸＲＦ)法によって測定すると、８×１０¹²
ａｔｏｍｓ/ｃｍ²程度であった。

【００７４】そして、これを不活性雰囲気下、例えば、
窒素雰囲気にて加熱処理を行う。この加熱処理において
は、昇温途中に、まず、ａ−Ｓｉ膜１０３中の水素離脱
処理を行い、その後さらに、高温で、ａ−Ｓｉ膜１０３
を結晶化した。具体的には、第１ステップの加熱処理と
して、４５０〜５２０℃で、１〜２時間のアニール処理
を行い、第２ステップの加熱処理として、５２０〜５７
０℃で２〜８時間のアニール処理を行う。この実施形態
では、一例として、５００℃にて１時間のアニール処理
を行った後、５５０℃で４時間の加熱処理を行った。こ
の加熱処理において、ａ−Ｓｉ膜１０３の表面に添加さ
れたニッケル１０４がａ−Ｓｉ膜１０３中に拡散すると
共に、シリサイド化が起こり、それを核として、ａ−Ｓ
ｉ膜１０３の結晶化が進行する。その結果、図２(Ｂ)に
示すように、ａ−Ｓｉ膜１０３が結晶化されて、結晶性
ケイ素膜１０３ａとなる。

【００７５】次に、図２(Ｃ)に示すように、結晶性ケイ
素膜１０３ａ上に酸化ケイ素膜または窒化ケイ素膜等の
絶縁性薄膜を堆積し、パターニングしてマスク１０６を
形成する。マスク１０６の形成は、この実施形態におい
ては、酸化ケイ素膜を用い、ＴＥＯＳ(Tetra Ethoxy Or
tho Silicate)を原料とし、酸素とともにＲＦプラズマ
ＣＶＤ法で分解・堆積した。マスクの厚さは、１００ｎ
ｍ〜４００ｎｍであることが望ましく、この実施形態で
は、この酸化ケイ素膜の厚さを１５０ｎｍとした。この
ときの状態を基板上方より見ると、図１(Ａ)に示すよう
に、結晶性ケイ素膜の一部１０３ａが、マスク１０６に
よって島状にマスクされた状態となっている。

【００７６】次に、この状態で、図２(Ｃ)に示すよう
に、ガラス基板１０１の上方からリン１０８を全面にイ
オンドーピングする。このときのリン１０８のドーピン
グ条件としては、加速電圧を５〜１０ｋＶとし、ドーズ
量を５×１０¹⁵〜１×１０¹⁶ｃｍ^-2とした。この工程に
よって、露呈している領域の結晶性ケイ素膜１０３ａに
リンが注入され、リンドープされた結晶性ケイ素領域１
０３ｄが形成される。マスク１０６によって覆われてい
る領域の結晶性ケイ素膜１０３ａには、リンはドーピン
グされない。このときの状態を、ガラス基板１０１の上
方より見ると、図１(Ａ)に示すような状態になってい
る。後に形成されるＴＦＴ活性(素子)領域は、この段階
ではマスク１０６に完全に覆われた状態となっている。

【００７７】そして、この状態で、これを不活性雰囲気
下、例えば、窒素雰囲気にて高速熱アニール処理を施
す。このときの高速熱アニール処理温度までの昇温速度
としては、６００℃以下の余熱温度から、少なくとも３
０℃/分以上、好ましくは１００℃/分以上で、昇温させ
ることが望ましい。

【００７８】また、このときのアニール温度および処理
時間としては、６５０〜８００℃の温度で１秒〜１５
分、より好ましくは７００〜７５０℃の温度で１分〜１
０分であることが望ましい。また、この第１実施形態で
は、ガラス基板１０１を用いているので、この高速熱ア
ニール処理温度から少なくとも６００℃までの降温速度
は、２０℃/分以下であることが望ましい。

【００７９】この第１実施形態では、上記熱処理におい
て、室温から、昇温速度１００℃/分で、高速熱アニー
ル処理温度７００℃まで昇温させ、８分の処理を行った
後、５８０℃まで１５℃/分で降温させ、さらに５８０
℃から１００℃までは８０℃/分で降温させた。このと
きの温度プロファイルを、図９(Ａ)に示す。この第１実
施形態においては、抵抗性加熱炉を用いて、炉内で温度
勾配を持たせ、基板１０１を炉内に挿入する速度をコン
トロールすることで、上記の温度プロファイルの高速熱
アニール処理を実現した。

【００８０】このとき、基板１０１は一枚ずつ処理し、
炉内に挿入する際の熱容量をできる限り小さくすること
がポイントである。このような温度勾配をもつ抵抗性加
熱炉を用いる一つのメリットとして、特に、降温速度を
制御よくコンロトールすることが可能であり、ガラス基
板を使用する場合に対して、他のランプ照射法に比べて
より適している。

【００８１】この高速熱アニール処理によって、領域１
０３ｄにドーピングされたリンがその領域１０３ｄに存
在するニッケルをまずトラップする。そして、図１(Ｂ)
および図２(Ｄ)に示すように、さらにマスク１０６下の
結晶性ケイ素膜１０３ａ中に存在しているニッケル１０
４を矢印１０９に示すような外方向に、すなわち、周囲
の領域１０３ｄの領域へと全方向に向かって引き出させ
る。その結果、マスク１０６下の結晶性ケイ素膜１０３
ａ領域におけるニッケル濃度は大幅に低減する。このと
きの結晶性ケイ素膜１０３ａ中の実際のニッケル濃度
を、二次イオン質量分析法(ＳＩＭＳ)によって測定した
ところ、５×１０¹⁶ａｔｏｍｓ/ｃｍ³程度にまで低減さ
れていた。ちなみに、本発明のような高速熱アニール処
理を用いない従来法の場合には、ニッケル濃度は、２×
１０¹⁷ａｔｏｍｓ/ｃｍ³程度である。

【００８２】この工程前の結晶性ケイ素膜１０３ａの膜
中ニッケル濃度は、１×１０¹⁸ａｔｏｍｓ/ｃｍ³程度で
あり、この第１実施形態での高速熱アニール処理によっ
て、約１/２０まで、残留ニッケル濃度を低減できた。
また、この第１実施形態において、上記高速熱アニール
処理後のガラス基板１０１のシュリンケージは約２０ｐ
ｐｍであり、反りも問題なく、後の工程におけるフォト
リソグラフィ工程でのマスクアライメントも問題なく行
えた。

【００８３】次に、マスクとして用いた酸化ケイ素膜１
０６をエッチング除去する。エッチャントとしては、下
層のケイ素膜１０３ａに対して十分に選択性のある１：
１０バッファードフッ酸(ＢＨＦ)を用い、ウェットエッ
チングを行った。

【００８４】その後、マスク１０６に覆われていた領域
のケイ素膜１０３ａを用い、その他の不要な部分のケイ
素膜を除去して素子間分離を行う。すなわち、この工程
によって、図１(Ｃ)に示すような配置で、少なくとも上
記領域のケイ素膜１０３ａを用いて、後に、ＴＦＴの活
性領域(ソース/ドレイン領域、チャネル領域)となる島状
の結晶性ケイ素膜１１０が形成され、図２(Ｅ)の状態が
得られる。

【００８５】次に、図２(Ｅ)に示すように、レーザー光
１０５を照射することで、活性領域の結晶性ケイ素膜１
１０の結晶性を助長する。このときのレーザー光として
は、ＸｅＣlエキシマレーザー(波長３０８ｎｍ、パルス
幅４０ｎ(ナノ)秒)を用いた。また、レーザー光の照射
条件は、照射時に、基板１０１を２００〜４５０℃、例
えば、４００℃に加熱し、エネルギー密度２５０〜４５
０ｍＪ/ｃｍ²、例えば、３５０ｍＪ/ｃｍ²で照射した。
また、ビームサイズは、基板１０１の表面で１５０ｍｍ
×１ｍｍの長尺形状となるように成型されており、長尺
方向に対して垂直方向に０.０５ｍｍのステップ幅で順
次走査を行った。すなわち、結晶性ケイ素膜１１０の任
意の一点において、計２０回のレーザー照射が行われる
ことになる。

【００８６】次に、上記の活性領域となる結晶性ケイ素
膜１１０を覆うように、厚さ２０〜１５０ｎｍ、ここで
は、１００ｎｍの酸化ケイ素膜をゲート絶縁膜１１１と
して成膜する。酸化ケイ素膜の形成には、ここでは、Ｔ
ＥＯＳ(Tetra Ethoxy OrthoSilicate)を原料とし、酸素
とともに基板温度１５０〜６００℃、好ましくは３００
〜４５０℃で、ＲＦプラズマＣＶＤ法で分解・堆積し
た。もしくは、ＴＥＯＳを原料として、オゾンガスとと
もに減圧ＣＶＤ法もしくは常圧ＣＶＤ法によって、基板
温度を３５０〜６００℃、好ましくは４００〜５５０℃
として形成してもよい。

【００８７】成膜後、ゲート絶縁膜１１１自身のバルク
特性および結晶性ケイ素膜/ゲート絶縁膜の界面特性を
向上させるために、不活性ガス雰囲気下で５００〜６０
０℃で１〜４時間のアニールを行った。

【００８８】引き続いて、スパッタリング法によって、
厚さ４００〜８００ｎｍ、例えば６００ｎｍのアルミニ
ウムを成膜する。そして、そのアルミニウム膜をパター
ニングして、ゲート電極１１３を形成する。さらに、こ
のアルミニウムの電極の表面を陽極酸化して、表面に酸
化物層１１４を形成する。この状態が図２(Ｆ)に相当す
る。ゲート電極１１３は、平面的にはゲートバスライン
を同時構成しており、この状態を平面的に見ると図１
(Ｄ)のような状態となっている。上記陽極酸化は、酒石
酸が１〜５％含まれたエチレングリコール溶液中で行
い、最初、一定電流で２２０Ｖまで電圧を上げ、その状
態で１時間保持して終了させる。得られた酸化物層１１
４の厚さは２００ｎｍである。なお、この酸化物層１１
４は、後のイオンドーピング工程において、オフセット
ゲート領域を形成する厚さとなるので、オフセットゲー
ト領域の長さを上記陽極酸化工程で決めることができ
る。

【００８９】次に、イオンドーピング法によって、ゲー
ト電極１１３とその周囲の酸化物層１１４をマスクとし
て、活性領域(結晶性ケイ素膜)１１０に不純物(リン)を
注入する。ドーピングガスとして、フォスフィン(ＰＨ
３)を用い、加速電圧を６０〜９０ｋＶ(例えば、８０ｋ
Ｖ)とし、ドーズ量を１×１０¹⁵〜８×１０¹⁵ｃｍ^-2(例
えば、２×１０¹⁵ｃｍ^-2)とする。

【００９０】この工程によって、不純物が注入された領
域１１６と１１７は、後にＴＦＴのソース/ドレイン領
域となり、ゲート電極１１３およびその周囲の酸化層１
１４にマスクされ不純物が注入されない領域１１５は、
後にＴＦＴのチャネル領域となる。

【００９１】その後、図２(Ｆ)に示すように、レーザー
光１２０の照射によって、アニールを行い、イオン注入
した不純物の活性化を行うと同時に、上記の不純物導入
工程で結晶性が劣化した部分の結晶性を改善させる。こ
の際、使用するレーザーとしては、ＸｅＣｌエキシマレ
ーザー(波長３０８ｎｍ、パルス幅４０ナノ秒)を用い、
エネルギー密度１５０〜４００ｍＪ/ｃｍ²(好ましくは
２００〜２５０ｍＪ/ｃｍ²)で照射を行った。こうして
形成されたＮ型不純物(リン)領域１１６、１１７のシー
ト抵抗は、２００〜８００Ω/□であった。

【００９２】続いて、図２(Ｇ)に示すように、厚さ６０
０ｎｍ程度の酸化ケイ素膜あるいは窒化ケイ素膜を層間
絶縁膜１２１として形成する。酸化ケイ素膜を用いる場
合には、ＴＥＯＳを原料として、これと酸素とのプラズ
マＣＶＤ法、もしくはオゾンとの減圧ＣＶＤ法あるいは
常圧ＣＶＤ法によって形成すれば、段差被覆性に優れた
良好な層間絶縁膜１２１が得られる。また、ＳｉＨ₄と
ＮＨ₃を原料ガスとしてプラズマＣＶＤ法で成膜された
窒化ケイ素膜を用いれば、活性領域/ゲート絶縁膜の界
面へ水素原子を供給し、ＴＦＴ特性を劣化させる不対結
合手を低減する効果がある。

【００９３】次に、層間絶縁膜１２１にコンタクトホー
ルを形成して、金属材料、例えば、窒化チタンとアルミ
ニウムの二層膜によってＴＦＴのソース電極配線(ソー
スバスライン)１２２を形成する。窒化チタン膜は、ア
ルミニウムが半導体層に拡散するのを防止する目的のバ
リア膜として設けられる。図１(Ｅ)、図２(Ｇ)に示すＴ
ＦＴ１２５は、画素電極をスイッチングする素子である
ので、もう一方のドレイン電極には、ＩＴＯなど透明導
電膜からなる画素電極１２３を設ける。すなわち、図１
(Ｅ)において、ソースバスライン１２２を介してビデオ
信号が供給され、ゲートバスライン(ゲート電極)１１３
のゲート信号に基づいて画素電極１２３に必要な電荷が
書き込まれる。そして最後に、１気圧の水素雰囲気で３
５０℃、１時間のアニールを行い、図１(Ｅ)，図２(Ｇ)
に示す画素ＴＦＴ１２５を完成させる。さらに、必要に
応じて、画素ＴＦＴ１２５を保護する目的で、画素ＴＦ
Ｔ１２５上に窒化ケイ素膜などからなる保護膜を設けて
もよい。

【００９４】この第１実施形態にしたがって作製したＴ
ＦＴ１２５は、電界効果移動度が１５０ｃｍ²/Ｖｓ程
度、閾値電圧が２Ｖ程度と非常に高性能であるにもかか
わらず、従来例で頻繁に見られたＴＦＴオフ動作時のリ
ーク電流の異常な増大が全く無く、単位Ｗ当たり１ｐＡ
以下と非常に低い値を安定して示した。この値は、触媒
元素を用いずに作成した従来のＴＦＴと比べても全く差
が無いものであり、製造歩留まりを大きく向上すること
ができた。また、繰り返し測定やバイアスや温度ストレ
スによる耐久性試験を行っても、ほとんど特性劣化は見
られず、従来のものと比べて非常に信頼性が高い。そし
て、この第１実施形態に基づいて作製された液晶表示用
アクティブマトリクス基板を実際に点灯評価したとこ
ろ、従来法によって作成したものに比べて表示むらが明
らかに少なく、ＴＦＴリークによる画素欠陥も極めて少
なく、コントラスト比の高い高表示品位の液晶パネルが
得られた。なお、この第１実施形態によるＴＦＴ製造工
程は、アクティブマトリクス基板の画素電極を対象にし
て説明を行ったが、この製造工程で作製されるＴＦＴ
は、薄膜集積回路などにも簡単に応用できる。その場合
には、ゲート電極１１３上にもコンタクトホールを形成
し、必要とする配線を施せばよい。

【００９５】〔第２の実施の形態〕次に、この発明の半
導体装置の製造方法の第２実施形態を説明する。この第
２実施形態では、アクティブマトリクス型の液晶表示装
置の周辺駆動回路や、一般の薄膜集積回路を形成するＮ
型ＴＦＴとＰ型ＴＦＴを相補型に構成したＣＭＯＳ構造
の回路をガラス基板上に作製する工程について、説明を
行う。

【００９６】図３(Ａ)〜(Ｇ)に、この第２実施形態で説
明するＴＦＴの作製工程を順に示す。図３(Ａ)〜(Ｇ)
は、上記作製工程の断面を順に示している。

【００９７】まず、図３(Ａ)に示すように、ガラス基板
２０１上に、例えばスパッタリング法によって、厚さ３
００〜５００ｎｍ程度の酸化ケイ素からなる下地膜２０
２を形成する。この酸化ケイ素膜２０２は、ガラス基板
２０１からの不純物の拡散を防ぐために設けられる。次
に、プラズマＣＶＤ法によって、厚さ２０〜８０ｎｍ、
例えば４０ｎｍの真性(Ｉ型)の非晶質ケイ素膜(ａ−Ｓ
ｉ膜)２０３を成膜する。この第２実施形態では、平行
平板式のプラズマＣＶＤ装置を用い、加熱温度を３００
℃とし、ＳｉＨ₄ガスとＨ₂ガスを材料ガスに用いた。そ
して、ＲＦパワーのパワー密度を１０〜２００ｍＷ/ｃ
ｍ²、例えば８０ｍＷ/ｃｍ²とした。

【００９８】次に、ａ−Ｓｉ膜２０３表面上に、ニッケ
ル２０４の微量添加を行う。このニッケル２０４の微量
添加は、ニッケルを溶かした溶液を、ａ−Ｓｉ膜２０３
上に保持し、スピナーによって溶液をガラス基板２０１
上に均一に延ばし、乾燥させることによって行った。こ
の第２実施形態では、溶質としては酢酸ニッケルを用
い、溶媒としてはエタノールを用い、溶液中のニッケル
濃度は１ｐｐｍとした。このようにして添加されたａ−
Ｓｉ膜２０３の表面上のニッケル濃度を全反射蛍光Ｘ線
分析(ＴＲＸＲＦ)法によって測定すると、５×１０¹²ａ
ｔｏｍｓ/ｃｍ²程度であった。そして、このａ−Ｓｉ膜
２０３に対し、不活性雰囲気下、例えば窒素雰囲気にて
加熱処理を行う。このときの加熱処理としては、５２０
〜５７０℃で２〜８時間のアニール処理を行うことが望
ましく、この第２実施形態では、一例として、５５０℃
で４時間の加熱処理を行った。この加熱処理において、
ａ−Ｓｉ膜２０３の表面に添加されたニッケル２０４の
シリサイド化が起こり、それを核としてａ−Ｓｉ膜２０
３の結晶化が進行する。しかし、上記ニッケルの添加量
では、ａ−Ｓｉ膜２０３を全て結晶化するためには、触
媒元素の量が不十分であり、一部微小な(数μｍ程度の)
非晶質領域が残存し、結晶成長が停止する。また、アニ
ール処理において、５７０℃以下の温度では、ケイ素膜
自体の結晶成長が起こらないので、結晶成長が及ばない
未結晶化領域はａ−Ｓｉのまま残る。その結果、この第
２実施形態による５５０℃，４時間の加熱処理の後に得
られるケイ素膜２０３は、結晶化領域の中に微小な非晶
質領域が混在した状態となっている。

【００９９】次に、図３(Ｂ)に示すように、レーザー光
２０５を照射することで、ケイ素膜２０３をさらに結晶
化させ、結晶性ケイ素膜２０３ａを得る。このときのレ
ーザー光としては、ＸｅＣｌエキシマレーザー(波長３
０８ｎｍ、パルス幅４０ナノ秒)を用いた。レーザー光の
照射条件は、照射時に、基板２０１を２００〜４５０
℃、例えば４００℃に加熱し、エネルギー密度２００〜
４５０ｍＪ/ｃｍ²、例えば３５０ｍＪ/ｃｍ²で照射し
た。ビームサイズは、基板２０１表面で１５０ｍｍ×１
ｍｍの長尺形状となるように成形されており、長尺方向
に対して垂直方向に０.０５ｍｍのステップ幅で順次走
査を行った。すなわち、ケイ素膜２０３の任意の一点に
おいて、計２０回のレーザー照射が行われることにな
る。このレーザー照射によって、ケイ素膜２０３中に残
存している非晶質領域が優先的に溶融し、結晶化領域の
良好な結晶成分のみを反映して膜全体が結晶化される。

【０１００】その後、図３(Ｃ)に示すように、全面的に
結晶化された結晶性ケイ素膜２０３ａを用いて、後にＴ
ＦＴの活性領域(素子領域)２１０ｎ、２１０ｐとなる領
域を残し、それ以外の領域をエッチング除去して素子間
分離を行う。

【０１０１】次に、上記の活性領域となる結晶性ケイ素
膜２１０ｎ、２１０ｐを覆うように、厚さ２０〜１５０
ｎｍ、ここでは１００ｎｍの酸化ケイ素膜をゲート絶縁
膜２１１として成膜する。ここでは、ＴＥＯＳ(Tetra E
thoxy Ortho Silicate)を原料とし、酸素とともに基板
温度１５０〜６００℃、好ましくは３００〜４５０℃
で、ＲＦプラズマＣＶＤ法で分解・堆積して、酸化ケイ
素膜を形成した。

【０１０２】引き続いて、図３(Ｄ)に示すように、スパ
ッタリング法によって高融点メタルを堆積し、これをパ
ターニング形成して、ゲート電極２１３ｎ、２１３ｐと
する。このときの高融点メタルとしては、タンタル(Ｔ
ａ)あるいはタングステン(Ｗ)が望ましい。この第２実
施形態では、窒素が微量に添加されたＴａを用い、厚さ
が３００〜６００ｎｍ、例えば４５０ｎｍとした。

【０１０３】次に、この状態で、図３(Ｄ)に示すよう
に、イオンドーピング法によって、活性領域２１０ｎ、
２１０ｐに、ゲート電極２１３ｎ、２１３ｐをマスクと
して、リン２０８を注入する。このときのドーピング
は、ゲート絶縁膜２１１越しに行う、いわゆるスルード
ーピングを適用した。ドーピングガスとしてフォスフィ
ン(ＰＨ₃)を用い、ドーピング条件としては、加速電圧
を６０〜９０ｋＶ、例えば８０ｋＶとし、ドーズ量を２
×１０¹⁵〜８×１０¹⁵ｃｍ^-2、例えば５×１０¹⁵ｃｍ ^-2
とした。このイオンドーピング工程によって、ゲート電
極２１３ｎ、２１３ｐにマスクされ、リンが注入されな
い領域は、後にＴＦＴのチャネル領域２１５ｎ、２１５
ｐとなる。また、このイオンドーピング工程によって、
Ｎチャネル型ＴＦＴにおけるＮ型の不純物領域２１６ｎ
と２１７ｎが形成される。しかし、Ｐチャネル型ＴＦＴ
においては、そのソース・ドレイン領域２１６ｐ'、２１
７ｐ'は、この段階では、リンがドーピングされた結
果、Ｎ型の不純物領域となっている。

【０１０４】次に、フォトリソグラフィ工程によって、
図３(Ｅ)に示すように、Ｎ型ＴＦＴ上に、フォトレジス
トによって、選択ドーピングのためのマスク２１８を形
成する。そして、この状態で、イオンドーピング法によ
って、Ｐ型ＴＦＴにおいてのみ選択的に、活性領域２１
０ｐにゲート電極２１３ｐをマスクとしてホウ素２１９
を注入する。このとき、ドーピングガスとして、ジボラ
ン(Ｂ₂Ｈ₆)を用い、４０ｋＶ〜８０ｋＶ、例えば６５ｋ
Ｖの加速電圧で、１×１０¹⁶〜５×１０¹⁶ｃｍ ^-2、例え
ば２×１０¹⁶ｃｍ^-2の高ドーズ量にて、ドーピングを行
った。この工程において、後のＰ型ＴＦＴのチャネル領
域２１５ｐは、ゲート電極２１３ｐにマスクされ、ホウ
素は注入されない。

【０１０５】ゲート絶縁膜２１１越しにホウ素２１９が
ドーピングされたソース・ドレイン領域２１６ｐ'、２１
７ｐ'は、この結果、先にドーピングされたＮ型不純物
であるリンをキャンセルし、過剰なホウ素によって反転
して、Ｐ型の不純物領域２１６ｐと２１７ｐが形成され
る。これは、いわゆるカウンタードーピングである。こ
のようして、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴ
とをそれぞれ形成することができる。

【０１０６】そして、選択ドーピングのためのマスクと
して用いたフォトレジストマスク２１８を除去した後、
これを不活性雰囲気下、例えば窒素雰囲気にて高速熱ア
ニール処理を施す。このときの高速熱アニール処理温度
までの昇温速度としては、６００℃以下の余熱温度か
ら、少なくとも３０℃/分以上、好ましくは１００℃/分
以上の昇温速度であることが望ましい。

【０１０７】また、このときのアニール温度および処理
時間としては、６５０〜８００℃の温度で１秒〜１５
分、より好ましくは７００〜７５０℃の温度で１分〜１
０分であることが望ましい。また、この第２実施形態で
は、ガラス基板を用いているので、この高速熱アニール
処理温度から少なくとも６００℃までの降温速度は２０
℃/分以下であることが望ましい。この第２実施形態で
は、第１実施形態と同様に、図９(Ａ)に示すような温度
プロファイルによって高速熱アニール処理を行った。具
体的には、室温から、昇温速度１００℃/分で高速熱ア
ニール処理温度７００℃まで昇温し、８分の熱処理を行
った後、５８０℃まで１５℃/分で降温し、さらに５８
０℃から１００℃まで８０℃/分で降温した。この第２
実施形態においては、抵抗性加熱炉を用いて炉内で温度
勾配を持たせ、基板を炉内に挿入する速度をコントロー
ルすることで、上記の温度プロファイルの高速熱アニー
ル処理を実現した。このとき、基板は一枚ずつ処理し、
炉内に挿入する際の熱容量をできる限り小さくすること
がポイントである。このような温度勾配をもつ抵抗性加
熱炉を用いる一つのメリットとして、特に降温速度を制
御よくコンロトールすることが可能であり、他のランプ
照射法に比べ、ガラス基板の使用に対してより適してい
る。

【０１０８】この高速熱アニール処理によって、ＴＦＴ
活性領域中において、ソース・ドレイン領域２１６ｎ、
２１７ｎ、２１６ｐ、２１７ｐにドーピングされているリ
ンがその領域に存在するニッケルをまずトラップする。
そして、図３(Ｆ)に示すように、チャネル領域２１５
ｎ、２１５ｐ中に存在しているニッケルを矢印２０９に
示すような方向に、すなわち隣接するソース・ドレイン
領域２１６ｎ、２１７ｎ、２１６ｐ、２１７ｐへと移動さ
せる。その結果、チャネル領域２１５ｎ、２１５ｐ中の
ニッケル濃度は大幅に低減する。このときのチャネル領
域２１５ｎ、２１５ｐ中のニッケル濃度を、二次イオン
質量分析法(ＳＩＭＳ)によって測定したところ、３×１
０¹⁶ａｔｏｍｓ/ｃｍ³程度にまで低減されていた。ま
た、この第２実施形態において、上記高速熱アニール処
理後のガラス基板２０１のシュリンケージは約２０ｐｐ
ｍであり、反りも問題なく、後の工程におけるフォトリ
ソグラフィ工程でのマスクアライメントも問題なく行え
た。また、この高速熱アニール処理によって、ソース・
ドレイン領域２１６ｎ、２１７ｎ、２１６ｐ、２１７ｐの
活性化も同時に行われる。この工程によって得られたＮ
型不純物領域２１６ｎ、２１７ｎのシート抵抗値は、０.
５〜１ｋΩ/□であり、Ｐ型不純物領域２１６ｐ、２１７
ｐのシート抵抗値は、２〜３ｋΩ/□であった。さらに
は、ゲート絶縁膜２１１の焼成処理も同時に行われ、ゲ
ート絶縁膜自身のバルク特性および結晶性ケイ素膜/ゲ
ート絶縁膜の界面特性の向上が図れる。

【０１０９】続いて、図３(Ｇ)に示すように、厚さ９０
０ｎｍの酸化ケイ素膜を層間絶縁膜２２１としてプラズ
マＣＶＤ法によって形成し、これにコンタクトホールを
形成して、金属材料、例えば、窒化チタンとアルミニウ
ムの二層膜によってＴＦＴの電極配線２２４を形成す
る。そして最後に、１気圧の水素雰囲気下で３５０℃，
１時間のアニールを行い、Ｎチャネル型ＴＦＴ２２６と
Ｐチャネル型ＴＦＴ２２７とを完成させる。さらに必要
に応じて、ＴＦＴ２２６，２２７のゲート電極２１３上
にもコンタクトホールを設け、配線２２４を施せばよ
い。また、これらのＴＦＴを保護する目的で、ＴＦＴ上
に窒化ケイ素膜などからなる保護膜を設けてもよい。

【０１１０】以上の第２実施形態にしたがって作製した
ＣＭＯＳ構造回路において、それぞれのＴＦＴの電界効
果移動度は、Ｎ型ＴＦＴで２００〜２５０ｃｍ²/Ｖｓ、
Ｐ型ＴＦＴで１００〜１３０ｃｍ²/Ｖｓと高く、閾値電
圧はＮ型ＴＦＴで１.５Ｖ程度、Ｐ型ＴＦＴで−２Ｖ程
度と非常に良好な特性を示す。しかも、従来例で頻繁に
見られたＴＦＴオフ動作時のリーク電流の異常な増大が
全く無く、リーク電流値自体も単位Ｗ当たり１ｐＡ以下
と非常に低い値を安定して示した。この値は、触媒元素
を用いずに作製した従来のＴＦＴと比べても全く差が無
いものであり、製造歩留まりを大きく向上させることが
できた。また、繰り返し測定やバイアスや温度ストレス
による耐久性試験を行っても、ほとんど特性劣化は見ら
れず、従来のものと比べて非常に信頼性が高く、安定し
た回路特性を示した。

【０１１１】〔第３の実施の形態〕次に、この発明の半
導体装置の製造方法の第３実施形態を説明する。この第
３実施形態は、アクティブマトリクス型の液晶表示装置
の周辺駆動回路や、一般の薄膜集積回路を形成するＮ型
ＴＦＴとＰ型ＴＦＴを相補型に構成したＣＭＯＳ構造の
回路を石英基板上に作製する工程である。

【０１１２】図４は、この第３実施形態で作製するＴＦ
Ｔの作製工程の概要を示す平面図である。図５、図６
は、図４のＢ−Ｂ'線で切った断面図であり、順次、図
５(Ａ)→図５(Ｂ)→図５(Ｃ)→図５(Ｄ)→図６(Ｅ)→図
６(Ｆ)→図６(Ｇ)→図６(Ｈ)の順にしたがって工程が進
行する。

【０１１３】まず、石英ガラス基板３０１の表面を低濃
度のフッ化水素酸で洗浄した後、石英ガラス基板３０１
上に、減圧ＣＶＤ法によって、厚さ４０〜１００ｎｍ
(例えば、５５ｎｍ)の真性(Ｉ型)の非晶質ケイ素膜(ａ−
Ｓｉ膜)３０３を成膜する。

【０１１４】次に、ａ−Ｓｉ膜３０３上に、酸化ケイ素
膜または窒化ケイ素膜等の絶縁性薄膜を堆積し、パター
ニングしてマスク３０６を形成する。この第３実施形態
では、マスク３０６を酸化ケイ素膜とし、ＴＥＯＳ(Tet
ra Ethoxy Ortho Silicate)を原料とし、酸素とともに
ＲＦプラズマＣＶＤ法で分解、堆積して形成した。この
マスク３０６の厚さは、１００ｎｍ〜４００ｎｍである
ことが望ましく、この第３実施形態では、この酸化ケイ
素膜の厚さを１５０ｎｍとした。マスク３０６のスルー
ホールによって、領域３００において、ａ−Ｓｉ膜３０
３がスリット状に露呈される。すなわち、図５(Ａ)の状
態を上面から見ると、図４のように領域３００で、ａ−
Ｓｉ膜３０３が露呈しており、他の部分は酸化ケイ素膜
３０６によってマスクされている状態となっている。こ
のときのライン状領域３００のライン幅は、２〜１５μ
ｍであることが望ましく、この第３実施形態では１０μ
ｍとした。

【０１１５】上記マスク３０６を設けた後、この上から
ニッケル３０４の微量添加を行う。このニッケル３０４
の微量添加は、純ニッケル(９９.９％以上)のターゲッ
トを用い、ＤＣスパッタリングによって行った。具体的
には、ＤＣパワーが５０Ｗ程度という極低パワーにて、
基板搬送速度を２０００ｍｍ/分にまで高めて、スパッ
タリング処理を行った。スパッタリングガスとしては、
アルゴンを用いて、純ニッケルターゲットに対して、ス
パッタリング時のガス圧力を１０Ｐａ以上に上げること
で、ニッケルの極低濃度スパッタリングが可能となる。
このようにしてスパッタリングされたニッケル３０４
は、図５(Ａ)では、薄膜のように表示してはいるが、実
際には単原子層程度かそれ以下の状態で、とても膜と呼
べる状態ではない。具体的にＤＣパワー６０Ｗ、アルゴ
ンガス圧１８Ｐａの条件でスパッタリングを行ったとこ
ろ、基板表面上(マスク３０６と領域３００で露呈して
いるａ−Ｓｉ膜３０３)のニッケル濃度は６×１０¹³ａ
ｔｏｍｓ/ｃｍ²程度(ＴＲＸＲＦ測定値)であった。

【０１１６】そして、この状態で、これを不活性雰囲気
下(例えば、窒素雰囲気下)で、加熱温度５３０〜６００
℃(例えば、５８０℃)で、１１時間アニールして結晶化
させる。この際、領域３００においては、ａ−Ｓｉ膜３
０３表面に存在する微量のニッケル３０４を核として、
ａ−Ｓｉ膜３０３の結晶化が起こり、結晶性ケイ素膜３
０３ａがまず形成される。そして、引き続いて、領域３
００の周辺領域では、図４、図５(Ｂ)において、矢印３
０７で示すように、領域３００から横方向(基板と平行
な方向)に結晶成長が行われ、マスク３０６下で、横方
向結晶成長した結晶性ケイ素膜３０３ｂが形成される。
それ以外の領域は、そのまま非晶質ケイ素膜領域として
残る訳であるが、実際には、ライン状の導入領域が隣接
しており、その領域からの別の横方向結晶成長が進行
し、それぞれの横方向結晶成長領域がぶつかり合って結
晶成長が終了する。その横方向結晶成長の成長境界部が
３０３ｃである。このとき、マスク３０６上に存在する
ニッケル３０４は、マスク膜３０６に阻まれ、下層のａ
−Ｓｉ膜３０３へは到達せず、領域３００において導入
されたニッケル３０４のみによってａ−Ｓｉ膜３０３の
結晶化が行われる。この横方向結晶成長した結晶性ケイ
素膜３０３ｂ中のニッケル濃度は、５×１０¹⁷〜１×１
０¹⁸ａｔｏｍｓ/ｃｍ³程度であり、直接、ニッケルを添
加して結晶成長した結晶性ケイ素膜３０３ａ中のニッケ
ル濃度は、１×１０¹⁹ａｔｏｍｓ/ｃｍ³程度であった。

【０１１７】なお、上記結晶成長に際し、矢印３０７で
示される基板と平行な方向の結晶成長の距離は、周囲が
全て非晶質領域で横方向の結晶成長のぶつかり合いが生
じない場合には、１３０μｍ程度になる。

【０１１８】次に、この状態で、図５(Ｃ)に示すよう
に、ニッケルの選択導入に使用したマスク３０６をその
まま用いて、リン３０８を基板３０１上方より全面にイ
オンドーピングする。このときのリン３０８のドーピン
グ条件としては、加速電圧を５〜１０ｋＶとし、ドーズ
量を５×１０¹⁵〜１×１０¹⁶ｃｍ²とした。この工程に
よって、露呈している領域の結晶性ケイ素膜３０３ａに
リンが注入され、リンドープされた結晶性ケイ素領域３
０３ｄが形成される。マスク３０６によって覆われてい
る領域の結晶性ケイ素膜３０３ｂには、リン３０８はド
ーピングされない。

【０１１９】そして、この結晶性ケイ素膜３０３ｂに、
不活性雰囲気下(例えば、窒素雰囲気)にて、高速熱アニ
ール処理を施す。このときの高速熱アニール処理温度ま
での昇温速度としては、６００℃以下の余熱温度から、
少なくとも３０℃/分以上(好ましくは、１００℃/分以
上)であることが望ましい。また、このときのアニール
温度および処理時間としては、６５０〜８００℃の温度
で１秒〜１５分(より好ましくは、７００〜７５０℃の温
度で１分〜１０分)であることが望ましい。

【０１２０】この第３実施形態では、耐熱性に優れる石
英基板３０１を用いているので、前述の第１および第２
実施形態のように、降温速度を特に気にする必要は無
い。この第３実施形態における高速熱アニール処理の温
度プロファイルの一例を、図９(Ｂ)に示す。具体的に、
室温より昇温速度１５０℃/分で高速熱アニール処理温
度７３０℃まで昇温して、５分間の熱処理を行った後、
１００℃まで１５０℃/分で降温した。この第３実施形
態においては、抵抗性加熱炉を用いて炉内で温度勾配を
持たせ、基板３０１を炉内に挿入する速度をコントロー
ルすることで、上記の温度プロファイルによる高速熱ア
ニール処理を実現した。

【０１２１】この高速熱アニール処理によって、ケイ素
膜３０３中において、領域３０３ｄにドーピングされて
いるリンがその領域に存在するニッケルをまずトラップ
する。そして、図４および図５(Ｄ)に示すように、横方
向に結晶成長した領域３０３ｂ中に存在しているニッケ
ルを矢印３０９に示すような方向に、すなわち結晶成長
の方向とは全く逆方向に、領域３０３ｄへと移動させ
る。その結果、横方向結晶成長領域３０３ｂ中のニッケ
ル濃度は大幅に低減する。このときの横方向結晶成長領
域３０３ｂ中のニッケル濃度を二次イオン質量分析法
(ＳＩＭＳ)によって測定したところ、３×１０¹⁶ａｔｏ
ｍｓ/ｃｍ³程度にまで低減されていた。

【０１２２】次に、マスクとして用いた酸化ケイ素膜３
０６をエッチング除去する。エッチャントとしては、下
層のケイ素膜３０３に対して十分に選択性のある１：１
０バッファードフッ酸(ＢＨＦ)を用い、ウェットエッチ
ングによってエッチング除去を行った。

【０１２３】その後、図６(Ｅ)に示すように、後にＴＦ
Ｔの活性領域(素子領域)３１０ｎ、３１０ｐとなる横方
向に結晶成長させたケイ素膜３０３ｂを残し、それ以外
の領域をエッチング除去して素子間分離を行う。このと
きのニッケルおよびリンの導入領域３００と活性領域３
１０ｎ、３１０ｐとの位置関係は、平面的には図４に示
すような状態となる。

【０１２４】次に、図６(Ｆ)に示すように、上記の活性
領域となる結晶性ケイ素膜３１０ｎおよび３１０ｐを覆
うように、厚さ６０ｎｍの酸化ケイ素膜をゲート絶縁膜
３１１として成膜する。この第３実施形態では、ゲート
絶縁膜３１１の成膜方法として、ＳｉＨ₄ガスとＮ₂Ｏガ
スを原料として８５０℃の温度において減圧ＣＶＤ法を
採用した。このゲート絶縁膜３１１は、いわゆる、ＨＴ
Ｏ膜(Ｈigh Ｔemperature Ｏxide)である。

【０１２５】次に、このような状態で、ケイ素膜からな
る活性領域３１０ｎ、３１０ｐに対して、酸化雰囲気中
での熱処理を行う。この酸化雰囲気は、酸素や水蒸気、
ＨＣｌなどの酸化雰囲気であり、この第３実施形態で
は、１気圧の酸素雰囲気中にて、熱処理を行った。この
熱処理の温度は、８５０〜１１００℃が好ましく、この
第３実施形態では、９５０℃で熱処理を行った。このよ
うな条件下、２時間３０分のアニールを行うことで、ゲ
ート絶縁膜３１１中を酸素が拡散移動し、下層の活性領
域３１０ｎ、３１０ｐの表面が酸化される。上記条件で
の酸化処理を行うことで、島状ケイ素膜からなる活性領
域３１０ｎ、３１０ｐの表面に、約５０ｎｍの酸化膜３
１２ｎ、３１２ｐが形成される。その結果、ケイ素膜か
らなる活性領域３１０ｎ、３１０ｐの膜厚は、初期の５
５ｎｍから３０ｎｍに減少する。また、ＴＦＴのゲート
絶縁膜は、ＣＶＤによって形成された酸化膜３１１とケ
イ素膜からなる活性領域３１０ｎ、３１０ｐの熱酸化に
よって形成された酸化膜３１２との二層で構成され、ト
ータル膜厚は１１０ｎｍになる。また、チャネル界面
は、ケイ素膜からなる活性領域３１０ｎ、３１０ｐとこ
のケイ素膜の酸化による酸化膜３１２ｎ、３１２ｐとで
構成され、良好な界面特性が得られる。さらに、この酸
化工程によって、島状ケイ素膜からなる活性領域３１０
ｎ、３１０ｐの膜中不対結合(ダングリングボンド)が大
幅に低減され、その結晶性が大きく改善される。その結
果、３０ｎｍに薄膜化された高品質結晶性ケイ素膜から
なる活性領域３１０ｎ'、３１０ｐ'が生成される。

【０１２６】引き続いて、図６(Ｇ)に示すように、スパ
ッタリング法によって厚さ４００〜８００ｎｍ(例えば、
５００ｎｍのアルミニウム(０.１〜２％のシリコンを含
む))を成膜し、アルミニウム膜をパターニングして、ゲ
ート電極３１３ｎ、３１３ｐを形成する。

【０１２７】次に、イオンドーピング法によって、活性
領域３１０ｎ'、３１０ｐ'に、ゲート電極３１３ｎ、３１
３ｐをマスクとして、不純物(リンおよびホウ素)を注入
する。ドーピングガスとして、フォスフィン(ＰＨ₃)お
よびジボラン(Ｂ₂Ｈ₆)を用い、前者の場合は、加速電庄
を６０〜９０ｋＶ(例えば、８０ｋＶ)、後者の場合は、
４０ｋＶ〜８０ｋＶ(例えば、６５ｋＶ)とし、ドーズ量
は１×１０¹⁵〜８×１０¹⁵ｃｍ^-2(例えば、リンを２×１
０¹⁵ｃｍ^-2，ホウ素を５×１０¹⁵ｃｍ^-2)とする。この
イオンドーピング工程で、ゲート電極３１３ｎ、３１３
ｐにマスクされ、不純物が注入されない領域は、後にＴ
ＦＴのチャネル領域３１５ｎ、３１５ｐとなる。

【０１２８】上記イオンドーピングに際しては、ドーピ
ングが不要な領域をフォトレジストで覆うことによっ
て、それぞれの元素を選択的にドーピングする。この結
果、Ｎ型の不純物領域３１６ｎと３１７ｎ、Ｐ型の不純
物領域３１６ｐと３１７ｐが形成され、図４に示すよう
に、Ｎチャネル型ＴＦＴ３２６とＰチャネル型ＴＦＴ３
２７とを形成できる。

【０１２９】その後、図６(Ｇ)に示すように、レーザー
３２０の照射によってアニールを行い、イオン注入した
不純物の活性化を行う。レーザー光としては、ＸｅＣｌ
エキシマレーザー(波長３０８ｎｍ、パルス幅４０ナノ
秒)を用い、レーザー光の照射条件としては、エネルギ
ー密度２５０ｍＪ/ｃｍ²で、一か所につき２０ショット
照射した。

【０１３０】続いて、図６(Ｈ)に示すように、厚さ９０
０ｎｍの酸化ケイ素膜を層間絶縁膜３２１としてプラズ
マＣＶＤ法によって形成し、これにコンタクトホールを
形成して、金属材料(例えば、窒化チタンとアルミニウム
の二層膜)によって、ＴＦＴの電極配線３２４を形成す
る。そして最後に、１気圧の水素雰囲気下で３５０℃、
１時間のアニールを行い、Ｎチャネル型ＴＦＴ３２６と
Ｐチャネル型ＴＦＴ３２７とを完成させる。

【０１３１】さらに必要に応じて、ゲート電極３１３ｎ
(ｐ)の上にもコンタクトホールを設けて、配線３２４に
よって必要な電極間を接続する。また、ＴＦＴ３２６、
３２７を保護する目的で、ＴＦＴ上に窒化ケイ素膜など
からなる保護膜を設けてもよい。

【０１３２】以上の第３実施形態にしたがって作製した
ＣＭＯＳ構造回路において、それぞれのＴＦＴの電界効
果移動度は、Ｎ型ＴＦＴで２５０〜３００ｃｍ²/Ｖｓ、
Ｐ型ＴＦＴで１２０〜１５０ｃｍ²/Ｖｓと高く、閾値電
圧はＮ型ＴＦＴで１Ｖ程度、Ｐ型ＴＦＴで−１.５Ｖ程
度と非常に良好な特性を示す。しかも、従来例で頻繁に
見られたＴＦＴオフ動作時のリーク電流の異常な増大が
全く無く、リーク電流値自体も単位Ｗ当たり１ｐＡ以下
と非常に低い値を安定して示した。この値は、触媒元素
を用いずに作成した従来のＴＦＴと比べても全く差が無
いものであり、製造歩留まりを大きく向上することがで
きた。また、繰り返し測定やバイアスや温度ストレスに
よる耐久性試験を行っても、ほとんど特性劣化は見られ
ず、従来のものと比べて非常に信頼性が高く、安定した
回路特性を示した。

【０１３３】以上、本発明に基づく第１〜第３の３例の
実施形態を、具体的に説明したが、本発明は上述の実施
形態に限定されるものではなく、本発明の技術的思想に
基づく各種の変形が可能である。

【０１３４】例えば、前述の３例の実施形態において
は、リンがドーピングされた領域へ、ニッケルを移動さ
せる際の高速熱アニール処理として、抵抗性加熱炉を用
いる方法を示したが、タングステン−ハロゲンランプあ
るいはキセノンアークランプによるランプアニール法で
も同様に処理が可能である。

【０１３５】また、上記実施形態では、ニッケルを導入
する方法として、非晶質ケイ素膜表面をニッケル塩を溶
かしたエタノール溶液を塗布する方法、あるいはスパッ
タリング法によってニッケル薄膜を形成する方法によっ
て、ニッケルの微量添加を行い、結晶成長を行わせる方
法を採用した。これに対して、非晶質ケイ素膜成膜前
に、下地膜表面にニッケルを導入し、非晶質ケイ素膜下
層からニッケルを拡散させて結晶成長させる方法を採用
してもよい。すなわち、結晶成長は、非晶質ケイ素膜の
上面側から行ってもよいし、下面側から行ってもよい。
また、ニッケルの導入方法としても、その他、様々な手
法を用いることができる。例えば、ニッケル塩を溶かす
溶媒として、単純に水を用いてもよいし、ＳＯＧ(スピ
ンオングラス)材料を溶媒としてＳｉＯ₂膜から拡散させ
る方法もある。また、蒸着法やメッキ法によって薄膜形
成する方法や、イオンドーピング法によって直接、ニッ
ケルを導入する方法なども利用できる。さらに、結晶化
を助長する不純物金属元素としては、ニッケル以外にコ
バルト、鉄、パラジウム、白金、銅、金を用いても同様の効
果が得られる。

【０１３６】また、上記実施形態では、ニッケルをゲッ
タリングするための５族Ｂ元素としてリンを用いたが、
リン以外に窒素、ヒ素、アンチモン、ビスマスを利用して
も良い。５族Ｂ元素を導入するパターンとしては、上記
３つの実施形態以外のパターンでも、ＴＦＴチャネル領
域内にリンがドーピングされた領域が含まれない限り、
特に問題なく採用できる。

【０１３７】また、第１および第２実施形態では、ニッ
ケルによって結晶化された結晶性ケイ素膜の結晶性をさ
らに助長する手段として、パルスレーザーであるエキシ
マレーザー照射による加熱法を用いたが、それ以外のレ
ーザー(例えば連続発振Ａｒレーザーなど)でも同様の処
理が可能である。

【０１３８】さらに、本発明の応用としては、液晶表示
用のアクティブマトリクス型基板以外に、例えば、密着
型イメージセンサー、ドライバー内蔵型のサーマルヘッ
ド、有機系ＥＬ等を発光素子としたドライバー内蔵型の
光書き込み素子や表示素子、三次元ＩＣ等が考えられ
る。本発明を用いることで、これらの素子の高速、高解
像度化等の高性能化が実現される。さらに本発明は、上
述の実施形態で説明したＭＯＳ型トランジスタに限ら
ず、結晶性半導体を素子材としたバイポーラトランジス
タや静電誘導トランジスタをはじめとして幅広く半導体
プロセス全般に応用することができる。

【０１３９】

【発明の効果】以上より明らかなように、この発明の半
導体装置によれば、触媒元素を用いて結晶化したケイ素
膜を半導体装置の活性領域として利用し、結晶化後の素
子領域内の触媒元素を十分に低減でき、高性能で高信頼
性の半導体装置を提供できる。したがって、本発明を用
いることによって、リーク電流の異常な増大など特性ば
らつきの少ない安定した特性の高性能半導体素子を実現
でき、さらに、集積度の高い高性能半導体装置を、簡便
な製造プロセスにて得られる。また、その製造工程にお
いて良品率を大きく向上でき、商品の低コスト化が図れ
る。特に、液晶表示装置においては、アクティブマトリ
クス基板に要求される画素スイッチングＴＦＴのスイッ
チング特性の向上、周辺駆動回路部を構成するＴＦＴに
要求される高性能化と高集積化を同時に満足し、同一基
板上にアクティブマトリクス部と周辺駆動回路部を構成
するドライバモノリシック型アクティブマトリクス基板
を実現でき、モジュールのコンパクト化、高性能化、低コ
スト化を図れる。

【図面の簡単な説明】

【図１】図１(Ａ)〜図１(Ｅ)は、この発明の半導体装
置の製造方法の第１実施形態の作製工程を順に示す平面
図である。

【図２】図２(Ａ)〜図２(Ｇ)は、上記第１実施形態の
作製工程を順に示す断面図である。

【図３】図３(Ａ)〜図３(Ｇ)は、この発明の半導体装
置の製造方法の第２実施形態の作製工程を順に示す断面
図である。

【図４】上記第２実施形態の作製工程を説明する平面
図である。

【図５】図５(Ａ)〜図５(Ｄ)は、この発明の第３実施
形態の工程の前半を順に示す断面図である。

【図６】図６(Ｅ)〜図６(Ｈ)は、上記第３実施形態の
工程の後半を順に示す断面図である。

【図７】図７(Ａ)、(Ｂ)は、本発明の実施形態での高
速熱アニール処理における昇温速度と触媒元素の残存
率、昇温速度とラマンピーク強度比の関係を示す実験デ
ーターによる特性図である。

【図８】本発明の実施形態での高速熱アニール処理に
おける処理温度に対する触媒元素残存率を示す実験デー
ターによる特性図である。

【図９】図９(Ａ)、(Ｂ)は、本発明の第２、第３実施形
態での高速熱アニール処理における温度プロファイルの
実例を示すグラフである。

【符号の説明】

１０１,２０１…ガラス基板、３０１…石英基板、１０
２,２０２…下地膜、１０３,２０３,３０３…非晶質ケ
イ素膜、１０３ａ,２０３ａ,３０３ａ…結晶性ケイ素
膜、１０４,２０４,３０４…ニッケル、１０５,２０５
…レーザー光、１０６,３０６…マスク、３０７…結晶
成長方向を示す矢印、１０８,２０８,３０８…リン、１
０９,２０９,３０９…ニッケルのゲッタリング方向を示
す矢印、１１０,２１０,３１０…ＴＦＴ活性領域となる
島状結晶性ケイ素膜、１１１,２１１,３１１…ゲート絶
縁膜、３１２…Ｓｉ酸化膜(ゲート絶縁膜)、１１３,２
１３,３１３…ゲート電極(ゲート電極バスライン)、１
１４…酸化物層、１１５,２１５,３１５…チャネルとな
る領域、１１６,２１６,３１６…ソースとなる領域、１
１７,２１７,３１７…ドレインとなる領域、２１８…フ
ォトレジストマスク、２１９…ホウ素、１２０,３２０
…レーザー光、１２１,２２１,３２１…層間絶縁膜、１
２２…ソース電極配線(ソースバスライン)、１２３…画
素電極、２２４,３２４…電極配線、１２５…画素ＴＦ
Ｔ、２２６,３２６…Ｎチャネル型ＴＦＴ、２２７,３２
７…Ｐチャネル型ＴＦＴ。

フロントページの続きＦターム(参考） 4M104 AA09 BB02 BB17 BB18 BB30 BB39 CC05 DD37 GG20 5F052 AA02 AA11 AA17 BA02 BA04 BB01 BB07 DA02 DB02 DB03 EA16 FA06 FA19 HA01 JA01 JA04 5F110 AA01 AA06 BB01 BB02 BB04 BB10 BB11 CC02 DD02 DD03 DD13 EE03 EE04 EE34 EE44 FF02 FF29 FF30 FF32 FF36 GG02 GG13 GG25 GG33 GG35 GG45 GG47 HJ01 HJ04 HJ12 HJ23 HL01 HL03 HL07 HL11 HM14 NN02 NN04 NN23 NN24 NN35 NN72 PP01 PP02 PP03 PP04 PP05 PP06 PP10 PP13 PP23 PP29 PP34 PP35 QQ11 QQ23 QQ24 QQ28

Claims

【特許請求の範囲】

【請求項１】絶縁表面を有する基板上に、結晶化を促
進する触媒元素を導入して結晶化された活性領域を有す
る半導体装置であって、上記活性領域に形成され、５族Ｂから選ばれた元素が導
入された５族Ｂ元素導入領域を有し、上記５族Ｂ元素導入領域は、非晶質領域と結晶領域との
ラマンピーク比において上記非晶質領域のピークが現わ
れていることを特徴とする半導体装置。
【請求項２】請求項１に記載の半導体装置において、上記結晶化を促進する触媒元素として、Ｎｉ、Ｃｏ、Ｆ
ｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選ばれた少なくとも一
つの元素が用いられていることを特徴とする半導体装
置。
【請求項３】請求項１に記載の半導体装置において、上記５族Ｂから選ばれた元素として、Ｐ、Ｎ、Ａｓ、Ｓ
ｂ、Ｂｉから選ばれたすくなくとも一つの元素が用いら
れていることを特徴とする半導体装置。
【請求項４】請求項１に記載の半導体装置において、上記活性領域における触媒元素の濃度は、１×１０^１６
〜２×１０^１７ｃｍ⁻ ^３の範囲内であることを特徴とす
る半導体装置。