JP2012060109A - 薄膜トランジスタ、その製造方法、及びこれを備えた表示装置 - Google Patents

薄膜トランジスタ、その製造方法、及びこれを備えた表示装置 Download PDF

Info

Publication number
JP2012060109A
JP2012060109A JP2011171657A JP2011171657A JP2012060109A JP 2012060109 A JP2012060109 A JP 2012060109A JP 2011171657 A JP2011171657 A JP 2011171657A JP 2011171657 A JP2011171657 A JP 2011171657A JP 2012060109 A JP2012060109 A JP 2012060109A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
metal catalyst
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011171657A
Other languages
English (en)
Inventor
Byoung-Keon Park
炳建 朴
Jin-Wook Seo
晉旭 徐
Gi-Yon Yi
基龍 李
Dong-Hyun Lee
東▲ヒョン▼ 李
Gil-Won Yi
吉遠 李
Chong-Ryok Park
鐘力 朴
Yun-Mo Jeong
胤謨 鄭
Tak-Yong Yi
卓泳 李
Byong-Soo Soh
炳洙 蘇
Min-Jie Jeong
▲ミン▼在 鄭
Seung-Kyu Park
承圭 朴
Yong-Duck Son
榕徳 孫
Jie-Won Jeong
在▲ワン▼ 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2012060109A publication Critical patent/JP2012060109A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】結晶化された半導体層内に残存する金属触媒の含有量を効果的に減少させた薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタ、その製造方法、及びこれを備えた表示装置において、本発明の実施形態に係る薄膜トランジスタは、基板と、前記基板上に位置し、金属触媒を利用して結晶化された半導体層と、前記半導体層の上に絶縁配置されたゲート電極と、前記半導体層と前記ゲート電極との間に配置され、前記半導体層内で前記金属触媒より拡散係数が低い酸化金属で形成されたゲッター層とを含む。
【選択図】図３

Description

本発明は、薄膜トランジスタ、その製造方法、及びこれを備えた表示装置に関する。
有機発光表示装置（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ ｄｉｓｐｌａｙ）及び液晶表示装置（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ）などのような大部分の平板型表示装置は、薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）を含む。特に、低温多結晶シリコン薄膜トランジスタ（ＬＴＰＳ ＴＦＴ）は、電子移動度（ｃａｒｒｉｅｒ ｍｏｂｉｌｉｔｙ）に優れて高速動作回路への適用が可能であり、ＣＭＯＳ回路構成も可能であるという長所があって、幅広く使用されている。
低温多結晶シリコン薄膜トランジスタは、非晶質シリコン膜を結晶化させて形成された多結晶シリコン膜を含む。非晶質シリコン膜を結晶化する方法は、固相結晶化法（ｓｏｌｉｄ ｐｈａｓｅ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、エキシマレーザー結晶化法（ｅｘｃｉｍｅｒ ｌａｓｅｒ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、及び金属触媒を利用した結晶化方法などがある。また、金属を利用した結晶化方法は、金属誘導結晶化（ｍｅｔａｌｉｎｄｕｃｅｄ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ、ＭＩＣ）方法、金属誘導側面結晶化（ｍｅｔａｌ ｉｎｄｕｃｅｄ ｌａｔｅｒａｌ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ、ＭＩＬＣ）方法、及びＳＧＳ結晶化（ｓｕｐｅｒ ｇｒａｉｎ ｓｉｌｉｃｏｎ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法などがある。このうちの金属触媒を利用した結晶化方法は、低い温度で、速い時間内に結晶化させることができるという長所がある。
韓国公開特許公報第１０−２００９−００２０２８７号
しかし、金属触媒を利用する結晶化方法は、半導体層内に残留する金属触媒によって、薄膜トランジスタの素子特性が低下するという問題点がある。このために、金属触媒を利用して非晶質シリコン層を結晶化した後には、金属触媒を除去するための効果的なゲッタリング（ｇｅｔｔｅｒｉｎｇ）工程が要求される。
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、結晶化された半導体層内に残存する金属触媒の含有量を効果的に減少させることが可能な、新規かつ改良された薄膜トランジスタ、これを備えた表示装置、及び、半導体層内に残存する金属触媒を効果的にゲッタリングすることが可能な、新規かつ改良された薄膜トランジスタの製造方法を提供することにある。
上記課題を解決するために、本発明のある観点によれば、基板と、前記基板上に位置し、金属触媒を利用して結晶化された半導体層と、前記半導体層の上に絶縁配置されたゲート電極と、前記半導体層と前記ゲート電極との間に配置され、前記半導体層内で前記金属触媒より拡散係数が低い酸化金属で形成されたゲッター層（ｇｅｔｔｅｒ ｌａｙｅｒ）とを含む薄膜トランジスタが提供される。
ここで、前記ゲッター層の拡散係数は、０より大きく前記金属触媒の拡散係数の１／１００以下とすることができる。
また、前記基板と前記半導体層との間に配置されたバッファ層をさらに含むことができる。前記金属触媒は、前記バッファ層と前記半導体層との間に１．０ｅ１２ａｔｏｍｓ／ｃｍ２〜１．０ｅ１５ａｔｏｍｓ／ｃｍ２範囲内の面密度で散布することができる。
また、前記金属触媒は、前記半導体層の上に１．０ｅ１２ａｔｏｍｓ／ｃｍ２〜１．０ｅ１５ａｔｏｍｓ／ｃｍ２範囲内の面密度で散布することができる。
また、前記金属触媒は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、チタニウム（Ｔｉ）、銀（Ａｇ）、金（Ａｕ）、錫（Ｓｎ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、テルビウム（Ｔｂ）、ルテニウム（Ｒｕ）、カドミウム（Ｃｄ）、及び白金（Ｐｔ）のうちの一つ以上を含むことができる。
また、ゲッター層は、スカンジウム（Ｓｃ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロミウム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、マンガニーズ（Ｍｎ）、レニウム（Ｒｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ゲルマニウム（Ｇｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、アルミニウム（Ａｌ）、窒化チタン（ＴｉＮ）、及び窒化タンタル（ＴａＮ）のうちの一つ以上の金属やこれらのシリサイドで形成することができる。
また、前記薄膜トランジスタは、前記ゲッター層と前記半導体層との間に配置されたゲート絶縁膜をさらに含むことができる。
また、前記ゲート電極を覆う層間絶縁膜と、前記層間絶縁膜の上に形成されたソース電極と、前記層間絶縁膜の上に形成され、前記ソース電極と離隔したドレイン電極とをさらに含むことができる。
また、前記層間絶縁膜、前記ゲッター層、及び前記ゲート絶縁膜は、共に前記半導体層の一部をそれぞれ露出する複数のコンタクトホールを有し、前記ソース電極及びドレイン電極は、前記複数のコンタクトホールを通じてそれぞれ前記半導体層と接触することができる。
また、前記薄膜トランジスタにおいて、前記ゲッター層と前記半導体層との間に前記半導体層と共にパターニングされたゲート絶縁膜をさらに含み、前記ゲッター層は前記半導体層の側面と接触することができる。
また、前記薄膜トランジスタにおいて、前記ゲッター層と前記ゲート電極との間に配置されたゲート絶縁膜をさらに含み、前記ゲッター層は、前記半導体層と同一のパターンに前記半導体層と接触するように形成することができる。
また、上記課題を解決するために、本発明の別の観点によれば、基板を用意する段階と、前記基板上に非晶質シリコン膜を形成する段階と、前記非晶質シリコン膜を金属触媒を利用して結晶化して多結晶シリコン膜を形成する段階と、前記多結晶シリコン膜をパターニングして半導体層を形成する段階と、前記半導体層の上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜の上に複数のゲッタリングホールを形成する段階と、前記複数のゲッタリングホールを通じて前記半導体層と接触するように前記ゲート絶縁膜の上にゲッタリング用金属膜を形成する段階と、熱処理工程により前記ゲッタリング用金属膜を酸化させてゲッター層を形成しながら、前記半導体層に含まれている前記金属触媒の密度を減少させる段階と、を含む薄膜トランジスタの製造方法が提供される。
ここで、前記ゲッター層の上に前記半導体層の一部と重畳するようにゲート電極を形成する段階と、前記ゲート電極を覆う層間絶縁膜を形成する段階と、前記層間絶縁膜、前記ゲッター層、及び前記ゲート絶縁膜を共に貫いて、前記半導体層の一部をそれぞれ露出する複数のコンタクトホールを形成する段階と、前記複数のコンタクトホールを通じてそれぞれ前記半導体層と接触するように前記層間絶縁膜の上にソース電極及びドレイン電極を形成する段階とをさらに含むことができる。
また、前記複数のコンタクトホールは、それぞれ前記複数のゲッタリングホールと重畳することができる。
また、前記複数のコンタクトホールを形成しながら、前記複数のゲッタリングホールを通じて前記半導体層と接触した前記ゲッター層の一部を除去することができる。
また、上記課題を解決するために、本発明のさらに別の観点によれば、基板を用意する段階と、前記基板上に非晶質シリコン膜を形成する段階と、前記非晶質シリコン膜を金属触媒を利用して結晶化して多結晶シリコン膜を形成する段階と、前記多結晶シリコン膜の上に絶縁物質を塗布する段階と、前記多結晶シリコン膜及び前記絶縁物質を共にパターニングして同一のパターンに形成された半導体層及びゲート絶縁膜を形成する段階と、前記半導体層の側面と接触するように前記ゲート絶縁膜の上にゲッタリング用金属膜を形成する段階と、熱処理工程により前記ゲッタリング用金属膜を酸化させてゲッター層を形成しながら、前記半導体層に含まれている前記金属触媒の密度を減少させる段階とを含む薄膜トランジスタの製造方法が提供される。
また、上記課題を解決するために、本発明のさらに別の観点によれば、基板を用意する段階と、前記基板上に非晶質シリコン膜を形成する段階と、前記非晶質シリコン膜を金属触媒を利用して結晶化して多結晶シリコン膜を形成する段階と、前記多結晶シリコン膜の上にゲッタリング用金属膜を形成する段階と、熱処理工程により前記ゲッタリング用金属膜を酸化させながら、前記半導体層に含まれている前記金属触媒の密度を減少させる段階と、前記多結晶シリコン膜と酸化された前記ゲッタリング用金属膜とを共にパターニングして同一のパターンに形成された半導体層及びゲッター層を形成する段階と、前記ゲッター層の上にゲート絶縁膜を形成する段階とを含む薄膜トランジスタの製造方法が提供される。
ここで、前記ゲッター層は、前記半導体層内で前記金属触媒より拡散係数が低い酸化金属で形成することができる。
また、前記ゲッター層の拡散係数は、０より大きく前記金属触媒の拡散係数の１／１００以下とすることができる。
また、前記基板と前記非晶質シリコン膜との間にバッファ層を形成する段階をさらに含み、前記金属触媒は、前記バッファ層と前記非晶質シリコン膜との間に１．０ｅ１２ａｔｏｍｓ／ｃｍ２〜１．０ｅ１５ａｔｏｍｓ／ｃｍ２範囲内の面密度で散布することができる。
また、前記金属触媒は、前記非晶質シリコン膜上に１．０ｅ１２ａｔｏｍｓ／ｃｍ２〜１．０ｅ１５ａｔｏｍｓ／ｃｍ２範囲内の面密度で散布することができる。
また、前記金属触媒は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、チタニウム（Ｔｉ）、銀（Ａｇ）、金（Ａｕ）、錫（Ｓｎ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、テルビウム（Ｔｂ）、ルテニウム（Ｒｕ）、カドミウム（Ｃｄ）、及び白金（Ｐｔ）のうちの一つ以上を含むことができる。
また、ゲッター層は、スカンジウム（Ｓｃ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロミウム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、マンガニーズ（Ｍｎ）、レニウム（Ｒｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ゲルマニウム（Ｇｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、アルミニウム（Ａｌ）、窒化チタン（ＴｉＮ）、及び窒化タンタル（ＴａＮ）のうちの一つ以上の金属やこれらのシリサイドで形成することができる。
また、前記熱処理工程は、摂氏４００度〜摂氏９９３度の範囲内の温度で行うことができる。
また、上記課題を解決するために、本発明のさらに別の観点によれば、基板と、前記基板上に位置し、金属触媒を利用して結晶化された半導体層と、前記半導体層の上に絶縁配置されたゲート電極と、前記半導体層と前記ゲート電極との間に配置され、前記半導体層内で前記金属触媒より拡散係数が低い酸化金属で形成されたゲッター層と、前記半導体層の一部と接触し、前記ゲート電極と離隔したソース電極と、前記半導体層の一部と接触し、前記ゲート電極及びドレイン電極と離隔したドレイン電極とを含む表示装置が提供される。
ここで、前記ゲッター層と前記半導体層との間に配置されたゲート絶縁膜をさらに含むことができる。
また、前記ゲート電極を覆う層間絶縁膜と、前記層間絶縁膜の上に形成されたソース電極と、前記層間絶縁膜の上に形成されて前記ソース電極と離隔したドレイン電極とをさらに含むことができる。
また、前記層間絶縁膜、前記ゲッター層、及び前記ゲート絶縁膜は、共に前記半導体層の一部をそれぞれ露出する複数のコンタクトホールを有し、前記ソース電極及びドレイン電極は、前記複数のコンタクトホールを通じてそれぞれ前記半導体層と接触することができる。
また、前記ゲッター層と前記半導体層との間に前記半導体層と同一のパターンに形成されたゲート絶縁膜をさらに含み、前記ゲッター層は前記半導体層の側面と接触することができる。
また、前記ゲッター層と前記ゲート電極との間に配置されたゲート絶縁膜をさらに含み、前記ゲッター層は前記半導体層と同一のパターンで前記半導体層と接触するように形成することができる。
また、前記表示装置は、前記ドレイン電極と接続された有機発光素子をさらに含むことができる。
また、前記表示装置は、前記ドレイン電極と接続された画素電極と、前記画素電極の上に形成された液晶層と、前記液晶層上に形成された共通電極とをさらに含むこともできる。
以上説明したように本発明に係る薄膜トランジスタ薄膜トランジスタは、残存する金属触媒の含有量が効果的に減少した半導体層を有することができる。また、薄膜トランジスタの製造方法は、半導体層内に残存する金属触媒を効果的にゲッタリングすることができる。さらに、表示装置は、金属触媒が効果的に減少した半導体層を有する薄膜トランジスタを備えることができる。
本発明の第１実施形態に係る薄膜トランジスタを備えた表示装置の構造を概略的に示す平面図である。 図１の表示装置が有する画素回路を示す回路図である。 本発明の第１実施形態に係る薄膜トランジスタを拡大図示した断面図である。 図３の薄膜トランジスタの製造過程を順次に示す断面図である。 図３の薄膜トランジスタの製造過程を順次に示す断面図である。 図３の薄膜トランジスタの製造過程を順次に示す断面図である。 図３の薄膜トランジスタの製造過程を順次に示す断面図である。 図３の薄膜トランジスタの製造過程を順次に示す断面図である。 本発明の第２実施形態に係る薄膜トランジスタを拡大図示した断面図である。 図９の薄膜トランジスタの製造過程を順次に示す断面図である。 図９の薄膜トランジスタの製造過程を順次に示す断面図である。 図９の薄膜トランジスタの製造過程を順次に示す断面図である。 本発明の第２実施形態の変形例に係る薄膜トランジスタを拡大図示した断面図である。 本発明の第３実施形態に係る薄膜トランジスタを拡大図示した断面図である。 図１４の薄膜トランジスタの製造過程を順次に示す断面図である。 図１４の薄膜トランジスタの製造過程を順次に示す断面図である。 本発明の第４実施形態に係る表示装置が有する画素回路を示す等価回路図である。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
また、図面における各構成の大きさ及び厚さは、説明の便宜のために任意で示したので、本発明が必ずしも示されたものに限られることではない。図面において、色々な層及び領域を明確に表現するために厚さを拡大して示した。また、図面において、説明の便宜のために、一部層及び領域の厚さを誇張して示した。層、膜、領域、板などの部分が他の部分「の上に」または「上に」あるという時、これは他の部分の「すぐ上に」ある場合だけでなく、その中間に他の部分がある場合も含む。
以下、図１〜図３を参照して、本発明の第１実施形態に係る薄膜トランジスタ１１、及びこれを備えた表示装置１０１について説明する。
図１に示したように、表示装置１０１は、表示領域（ＤＡ）と非表示領域（ＮＡ）に区分された基板本体１１１を含む。基板本体１１１の表示領域（ＤＡ）には、多数の画素領域（ＰＥ）が形成されて画像を表示し、非表示領域（ＮＡ）には、一つ以上の駆動回路９１０、９２０が形成される。ここで、画素領域（ＰＥ）とは、画像を表示する最小単位である画素が形成された領域をいう。しかし、前述のように、非表示領域（ＮＡ）に全ての駆動回路９１０、９２０を形成しなければならないことではなく、駆動回路９１０、９２０の一部または全部を省略することも可能である。
図２に示したように、表示装置１０１は、一つの画素領域（ＰＥ）ごとに有機発光素子（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）７０と、二つの薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）１１、２１と、一つのキャパシタ（ｃａｐａｃｉｔｏｒ）８０とが配置された２Ｔｒ−１Ｃａｐ構造を有する有機発光表示装置である。しかし、表示装置が前述した構造に限定されることではない。したがって、表示装置１０１は、一つの画素領域（ＰＥ）ごとに三つ以上の薄膜トランジスタと、二つ以上のキャパシタとが配置された構造を有する有機発光表示装置とすることもできる。また、表示装置１０１は、別途の配線がさらに形成されて、多様な構造を有するように形成することも可能である。このように、追加的に形成される薄膜トランジスタ及びキャパシタのうちの一つ以上は、補償回路の構成とすることができる。
補償回路は、各画素領域（ＰＥ）ごとに形成された有機発光素子７０の均一性を向上させて、画質に偏差が生じることを抑制する。一般に、補償回路は２個〜８個の薄膜トランジスタを含むことができる。
また、基板本体１１１の非表示領域（ＮＡ）上に形成された駆動回路９１０、９２０（図１に図示）も、追加的に複数の薄膜トランジスタを含むことができる。
有機発光素子７０は、正孔注入電極であるアノード（ａｎｏｄｅ）電極と、電子注入電極であるカソード（ｃａｔｈｏｄｅ）電極と、アノード電極とカソード電極との間に配置された有機発光層とを含む。
具体的に、表示装置１０１は、一つの画素領域（ＰＥ）ごとに第１薄膜トランジスタ１１及び第２薄膜トランジスタ２１を含むことができる。第１薄膜トランジスタ１１及び第２薄膜トランジスタ２１のそれぞれは、ゲート電極、アクティブ層、ソース電極、及びドレイン電極を含む。
図２には、ゲートライン（ＧＬ）、データライン（ＤＬ）、及び共通電源ライン（ＶＤＤ）と共にキャパシタライン（ＣＬ）が示されているが、前述した構造に限定されることではない。したがって、キャパシタライン（ＣＬ）は、場合により省略することも可能である。
データライン（ＤＬ）には、第２薄膜トランジスタ２１のソース電極が接続し、ゲートライン（ＧＬ）には第２薄膜トランジスタ２１のゲート電極が接続される。第２薄膜トランジスタ２１のドレイン電極はキャパシタ８０を通じてキャパシタライン（ＣＬ）に接続される。第２薄膜トランジスタ２１のドレイン電極とキャパシタ８０との間にノードが形成されて、第１薄膜トランジスタ１１のゲート電極が接続される。第１薄膜トランジスタ１１のドレイン電極には共通電源ライン（ＶＤＤ）が接続され、ソース電極には有機発光素子７０のアノード電極が接続される。
第２薄膜トランジスタ２１は、発光させようとする画素領域（ＰＥ）を選択するスイッチング素子として使用される。第２薄膜トランジスタ２１が瞬間的に導通すると、キャパシタ８０は蓄電され、この時に蓄電される電荷量はデータライン（ＤＬ）から印加される電圧の電位に比例する。第２薄膜トランジスタ２１が遮断された状態で、キャパシタライン（ＣＬ）に１フレーム周期で電圧が増加する信号が入力されると、第１薄膜トランジスタ１１のゲート電位は、キャパシタ８０に蓄電された電位を基準として印加される電圧のレベルが、キャパシタライン（ＣＬ）を通じて印加される電圧によって上昇する。第１薄膜トランジスタ１１は、ゲート電位がしきい電圧を超えると導通する。このことにより、共通電源ライン（ＶＤＤ）に印加された電圧が、第１薄膜トランジスタ１１を通じて有機発光素子７０に印加されて、有機発光素子７０は発光する。
このような画素領域（ＰＥ）の構成は前述したことに限定されず、当該技術分野の従事者が容易に変形実施できる範囲内で多様に変形可能である。
以下、図３を参照して、本発明の第１実施形態に係る薄膜トランジスタ１１の構造を積層順序に沿って詳細に説明する。ここで、薄膜トランジスタ１１は、図２に示された第１薄膜トランジスタをいう。図２に示された第２薄膜トランジスタ２１は、薄膜トランジスタ１１と同一の構造を有してもよく、互いに異なる構造を有してもよい。
基板１１１は、ガラス、石英、セラミック、及びプラスチックなどからなる透明な絶縁性基板で形成される。しかし、本発明の第１実施形態がこれに限定されることではなく、基板１１１をステンレス鋼などからなる金属性基板で形成することができる。また、基板１１１がプラスチックなどからなる場合、フレキシブル（ｆｌｅｘｉｂｌｅ）な基板に形成することも可能である。
基板１１１上にはバッファ層１２０が形成される。バッファ層１２０は、化学的気相蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法または物理的気相蒸着（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法を利用して、酸化シリコン膜及び窒化シリコン膜などのような絶縁膜を一つ以上含む単層または複層構造に形成される。
バッファ層１２０は、基板１１１から発生する水分または不純物の拡散を防止したり、結晶化時の熱の伝達速度を調節することによって、後述する非晶質シリコン膜の結晶化が円滑に行われるように助ける役割を果たす。
バッファ層１２０の上には金属触媒を利用して結晶化された半導体層１３１が形成される。半導体層１３１は、バッファ層１２０の上に形成された非晶質シリコン膜を結晶化して多結晶シリコン膜を形成した後、これをパターニングして形成される。金属触媒は、非晶質シリコン膜の結晶化に利用され、一部は結晶化された半導体層１３１の内部に残留する。
本発明の第１実施形態においては、金属触媒を利用した結晶化方法の中でＳＧＳ結晶化（ｓｕｐｅｒ ｇｒａｉｎ ｓｉｌｉｃｏｎ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法を用いる。ＳＧＳ結晶化方法は、非晶質シリコン膜に拡散する金属触媒の濃度を低濃度に調節して、結晶粒の大きさを数μｍ〜数百μｍまで調節可能な結晶化方法である。非晶質シリコン膜に拡散する金属触媒の濃度を低濃度に調節するために、金属触媒は低濃度に散布する。
ＳＧＳ結晶化方法は、非晶質シリコン膜を相対的に低温で比較的に短時間に結晶化させることができる。一例として、ニッケル（Ｎｉ）を金属触媒として用いて非晶質シリコン膜が結晶化される過程をみると、ニッケル（Ｎｉ）は非晶質シリコン膜のケイ素（Ｓｉ）と結合してニッケルダイシリサイド（ＮｉＳｉ２）となる。このニッケルダイシリサイド（ＮｉＳｉ２）はシード（ｓｅｅｄ）になって、これを中心に結晶が成長するようになる。
このように、金属触媒を通じて結晶化された多結晶シリコン膜は、グレーンの大きさが数十μｍ水準で、固状結晶化された多結晶シリコン膜のグレーンより大きく形成することができる。
また、ＳＧＳ結晶化方法により形成された多結晶シリコン膜の場合、一つのグレーンバウンダリ（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）内に多数のサブグレーンバウンダリが存在する。したがって、グレーンバウンダリによって均一性が低下することを最少化することができる。
また、ＳＧＳ結晶化方法により形成された多結晶シリコン膜を用いた薄膜トランジスタ１１は、電流駆動能力、つまり、電子移動度が相対的に高い。しかし、半導体層１３１に残留する金属触媒によって、相対的に高い漏洩電流を有する。しかし、本発明の第１実施形態に従う場合、半導体層１３１に残留する金属触媒の量を減少させて、漏洩電流を抑制することができる。
具体的に、金属触媒は、バッファ層１２０と非晶質シリコン膜との間、つまり、非晶質シリコン膜をバッファ層１２０の上に形成する前に、バッファ層１２０の上に最初に散布する。この時、金属触媒は１．０ｅ１２ａｔｏｍｓ／ｃｍ２〜１．０ｅ１５ａｔｏｍｓ／ｃｍ２範囲内の面密度で散布する。つまり、金属触媒は、最も小さくは分子単位でバッファ層１２０の上に微量散布する。金属触媒が１．０ｅ１２ａｔｏｍｓ／ｃｍ２の面密度より少なく形成された場合には、結晶化の核であるシードの量が少なくて、非晶質シリコン膜がＳＧＳ結晶化方法によって多結晶シリコン膜に十分に結晶化され難い。反面、金属触媒が１．０ｅ１５ａｔｏｍｓ／ｃｍ２の面密度より多く形成された場合には、非晶質シリコン膜に拡散する金属触媒の量が多くなって、多結晶シリコン膜の結晶粒が小さくなり、多結晶シリコン膜に残留する金属触媒の量が多くなる。したがって、多結晶シリコン膜をパターニングして形成される半導体層１３１の特性が低下する。
一方、本発明の第１実施形態が前述したものに限定されることではない。したがって、金属触媒を利用した結晶化方法として、金属誘導結晶化（ｍｅｔａｌ ｉｎｄｕｃｅｄ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ、ＭＩＣ）方法または金属誘導側面結晶化（ｍｅｔａｌ ｉｎｄｕｃｅｄ ｌａｔｅｒａｌ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ、ＭＩＬＣ）方法を用いることも可能である。
また、金属触媒は、バッファ層１２０と非晶質シリコン膜との間でない、非晶質シリコン膜の上に散布することもできる。しかし、金属触媒を非晶質シリコン膜の下に配置し、これによって結晶を成長する場合、金属触媒を非晶質シリコン膜の上に配置し、これによって結晶を成長させる場合より、グレーンバウンダリが薄くなり、グレーン内の欠陥（ｄｅｆｅｃｔ）がさらに減少する利点がある。
金属触媒は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、チタニウム（Ｔｉ）、銀（Ａｇ）、金（Ａｕ）、錫（Ｓｎ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、テルビウム（Ｔｂ）、ルテニウム（Ｒｕ）、カドミウム（Ｃｄ）、及び白金（Ｐｔ）のうちの一つ以上を含む。本発明の第１実施形態においては、一例として、ニッケル（Ｎｉ）を金属触媒として使用する。ニッケル（Ｎｉ）がケイ素（Ｓｉ）と結合されたニッケルダイシリサイド（ＮｉＳｉ２）は結晶成長を効果的に促進させる。
半導体層１３１の上にはゲート絶縁膜１４０が形成される。本発明の第１実施形態において、ゲート絶縁膜１４０はバッファ層１２０の上で半導体層１３１覆うように形成される。ゲート絶縁膜１４０は、テトラエトキシシラン（ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏ ｓｉｌｉｃａｔｅ、ＴＥＯＳ）、窒化ケイ素（ＳｉＮｘ）、及び酸化ケイ素（ＳｉＯ２）などのように、当該技術分野の従事者に公知された多様な絶縁物質のうちの一つ以上を含んで形成される。
ゲート絶縁膜１４０の上にはゲッター層（ｇｅｔｔｅｒ ｌａｙｅｒ）１３５が形成される。本発明の第１実施形態において、ゲッター層１３５は半導体層１３１内で金属触媒より拡散係数が低い酸化金属で形成される。具体的に、ゲッター層１３５の拡散係数は、０より大きく金属触媒の拡散係数の１／１００以下とすることができる。
ゲッター層１３５の拡散係数が金属触媒の１／１００以下の時、ゲッター層１３５が半導体層１３１内の金属触媒を効果的にゲッタリングすることができる。
ニッケルは、半導体層１３１内で約１０−５ｃｍ２／ｓ以下の拡散係数を有する。したがって、本発明の一実施形態において、金属触媒としてニッケル（Ｎｉ）を用いる場合、ゲッター層１３５は０より大きく１０−７ｃｍ２／ｓ以下の拡散係数を有するのが効果的である。このために、ゲッター層１３５として使用可能なゲッタリング用金属は、スカンジウム（Ｓｃ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロミウム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、マンガニーズ（Ｍｎ）、レニウム（Ｒｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ゲルマニウム（Ｇｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、アルミニウム（Ａｌ）、窒化チタン（ＴｉＮ）、及び窒化タンタル（ＴａＮ）のうちの一つ以上とすることができる。また、これら金属は、シリサイド化された状態で用いられることも可能である。
ゲッター層１３５は、ゲッタリング用金属でゲッタリング用金属膜を形成した後、これを熱処理して形成される。ゲッタリング用金属膜を熱処理すると、酸化されながらゲッター層１３５となる。また、熱処理過程で半導体層１３１内の金属触媒の少なくとも一部は、ゲッター層１３５によって除去される。
半導体層１３１内の金属触媒が除去される過程を具体的に見ると、熱処理工程により半導体層１３１に残留する金属触媒の少なくとも一部がゲッタリング用金属膜と接触する部分に拡散する。この時、金属触媒はゲッタリング用金属膜に沈殿して、それ以上拡散しない。これは、金属触媒が半導体層１３１の内部にあることより、ゲッタリング用金属膜と接触する部分にあることが、熱力学的に安定するためである。これにより、半導体層１３１の内部に残留した金属触媒の少なくとも一部を除去することができる。
一方、図３には、ゲッター層１３５と半導体層１３１とが接触する部分が示されていない。これは、後述するコンタクトホール１６６、１６７を形成する過程で、ゲッター層１３５と半導体層１３１とが互いに接触した部分が除去されるためである。このように、半導体層１３１と接触したゲッター層１３５の一部分が除去されることにより、金属触媒の残留によって薄膜トランジスタ１１の特性が低下することをさらに安定的に抑制することができる。
また、酸化金属で形成されたゲッター層１３５は、数ｎｍ〜数十ｎｍ範囲内の厚さに形成することができる。このために、ゲッター層１３５は絶縁体として、ゲート絶縁膜１４０を補助する役割を果たすことができる。ゲッター層１３５が数ｎｍ未満の厚さであれば、金属触媒を効果的に除去することが困難である。一方、ゲッター層１３５が数十ｎｍ超過の厚さであれば、熱処理工程の過程で熱応力を発生させ得る。
ゲッター層１３５上にはゲート電極１５１が形成される。ゲート電極１５１は半導体層１３１の一部と重畳するように配置される。ゲート電極１５１は、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銀（Ａｇ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、及びタングステン（Ｗ）のうちの一つ以上を含むことができる。
ゲート電極１５１上には層間絶縁膜１６０が形成される。つまり、層間絶縁膜１６０はゲッター層１３５の上でゲート電極１５１を覆う。層間絶縁膜１６０は、ゲート絶縁膜１４０と同様に、テトラエトキシシラン（ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏ ｓｉｌｉｃａｔｅ、ＴＥＯＳ）、窒化ケイ素（ＳｉＮｘ）、または酸化ケイ素（ＳｉＯｘ）などで形成することができるが、これに限定されることではない。
一方、層間絶縁膜１６０、ゲッター層１３５、及びゲート絶縁膜１４０は、共に半導体層１３１の一部を露出する複数のコンタクトホール１６６、１６７を有する。
層間絶縁膜１６０上にはコンタクトホール１６６、１６７を通じてそれぞれ半導体層１３１と接触したソース電極１７６及びドレイン電極１７７が形成される。ソース電極１７６及びドレイン電極１７７は互いに離隔する。ソース電極１７６及びドレイン電極１７７は、ゲート電極１５１と同様に、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銀（Ａｇ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、及びタングステン（Ｗ）のうちの一つ以上を含むことができる。
このような構成により、本発明の第１実施形態に係る薄膜トランジスタ１１は、金属触媒を利用して、低い温度で、速い時間内に結晶化されながらも、残存する金属触媒の含有量が効果的に減少した半導体層１３１を有することができる。
また、表示装置１０１は、金属触媒が効果的に減少した半導体層１３１を有する薄膜トランジスタ１１を備えることができる。
以下、図４〜図１０を参照して、本発明の第１実施形態に係る薄膜トランジスタ１１の製造方法について説明する。
まず、図４に示したように、基板１１１上にバッファ層１２０を形成する。バッファ層１２０は化学的気相蒸着法または物理的気相蒸着法を利用して、酸化シリコン膜及び窒化シリコン膜などのような絶縁膜を一つ以上含む単層または複層構造に形成される。
次に、バッファ層１２０の上に金属触媒を散布する。金属触媒は１．０ｅ１２ａｔｏｍｓ／ｃｍ２〜１．０ｅ１５ａｔｏｍｓ／ｃｍ２範囲内の面密度で散布する。つまり、金属触媒は、最も小さくは分子単位でバッファ層１２０の上に微量散布する。この時、金属触媒としては、ニッケルが一例として用いられる。
次に、バッファ層１２０の上に非晶質シリコン膜を形成する。また、非晶質シリコン膜を形成する時、または形成した後に、脱水素処理して、水素の濃度を低くする工程を行うことができる。次に、非晶質シリコン膜を結晶化させて多結晶シリコン膜を形成する。具体的に、非晶質シリコン膜を熱処理すると、バッファ層１２０の上に散布した金属触媒（ＭＣ）が作用して、結晶が成長する。この時、金属触媒は、非晶質シリコン膜を相対的に低温で、比較的に短時間に結晶化されるようにする。
しかし、本発明の第１実施形態が前述したものに限定されることではない。したがって、金属触媒は、バッファ層１２０でない、非晶質シリコン膜の上に散布することも可能である。
次に、結晶化された多結晶シリコン膜をパターニングして半導体層１３１を形成する。この時、半導体層１３１の内には結晶化に利用された金属触媒が残存する。
次に、図５に示したように、半導体層１３１の上にゲート絶縁膜１４０を形成する。そしてゲート絶縁膜１４０をパターニングして、半導体層１３１の一部を露出する複数のゲッタリングホール１４６を形成する。
次に、図６に示したように、ゲート絶縁膜１４０の上にゲッタリング用金属膜を形成する。ゲッタリング用金属膜は複数のゲッタリングホール１４６を通じて半導体層１３１と接触する。
ゲッタリング用金属膜は、半導体層１３１の内で金属触媒より拡散係数が低い金属で形成される。具体的に、ゲッタリング用金属膜の拡散係数が金属触媒の拡散係数の１／１００以下である時、半導体層１３１内の金属触媒は効果的に除去されることができる。
次に、熱処理工程によりゲッタリング用金属膜を酸化させてゲッター層１３５を形成する。つまり、ゲッター層１３５は、半導体層１３１内で金属触媒より拡散係数が低い酸化金属で形成される。
また、熱処理工程によってゲッター層１３５が形成される過程で、半導体層１３１に含まれている金属触媒の密度が減少する。つまり、半導体層１３１の内に残存した金属触媒の少なくとも一部が除去される。具体的に、熱処理工程によって、半導体層１３１に残存した金属触媒の少なくとも一部はゲッタリング用金属膜と接触する部分に拡散する。そしてゲッタリング用金属膜に拡散した金属触媒はゲッタリング用金属膜に沈殿して、それ以上拡散しない。これは、金属触媒が半導体層１３１の内部にあることより、ゲッタリング用金属膜と接触する部分にあることが熱力学的に安定するためである。これにより、半導体層１３１の内に含まれている金属触媒の量が減少できる。
また、ゲッター層１３５は数ｎｍ〜数十ｎｍ範囲内の厚さに形成される。
次に、図７に示したように、ゲッター層１３５の上にゲート電極１５１を形成する。ゲッター層１３５は酸化金属で形成されるので、絶縁体として機能することができる。つまり、ゲッター層１３５はゲート絶縁膜１４０を補助する役割を果たすことができる。
次に、図８に示したように、ゲート電極１５１を覆う層間絶縁膜１６０を形成する。そして層間絶縁膜１６０、ゲッター層１３５、及びゲート絶縁膜１４０を共に貫いて、半導体層１３１の一部をそれぞれ露出する複数のコンタクトホール１６６、１６７を形成する。
この時、複数のコンタクトホール１６６、１６７は、ゲート絶縁膜１４０に形成されたゲッタリングホール１４６（図６に図示）と重畳する。また、ゲッタリングホール１４６を通じて半導体層１３１と接触したゲッター層１３５の一部分は、コンタクトホール１６６、１６７を形成する過程で除去される。
次に、先に図３に示したように、ソース電極１７６及びドレイン電極１７７を形成する。この時、ソース電極１７６及びドレイン電極１７７は互いに離隔するように形成される。
以上のような製造方法を通じて、本発明の第１実施形態に係る薄膜トランジスタ１１を製造することができる。つまり、半導体層１３１の内に含まれている金属触媒を効果的にゲッタリングすることができる。
以下、図９を参照して、本発明の第２実施形態に係る薄膜トランジスタ１２について説明する。
図９に示したように、基板１１１上にバッファ層１２０が形成され、バッファ層１２０の上には金属触媒を利用して結晶化された半導体層１３１が形成される。金属触媒は、半導体層１３１の結晶化に利用され、結晶化された半導体層の内部に一部残留する。
半導体層１３１の上には半導体層１３１と共にパターニングされたゲート絶縁膜２４０が形成される。ゲート絶縁膜２４０は、後述するコンタクトホール１６６、１６７を除けば、半導体層１３１と同一のパターンに形成される。つまり、本発明の第２実施形態において、ゲート絶縁膜２４０はバッファ層１２０のすぐ上には形成されない。
ゲート絶縁膜２４０の上にはゲッター層２３５が形成される。ゲッター層２３５は、半導体層１３１の内で金属触媒より拡散係数が低い酸化金属で形成される。本発明の第２実施形態において、ゲッター層２３５はバッファ層１２０の上で半導体層１３１及びゲート絶縁膜２４０を覆うように形成される。この時、ゲッター層２３５は半導体層１３１の側面と接触するように形成される。ゲッター層２３５と半導体層１３１とが接触した部分を通じて、半導体層１３１の内に残存する金属触媒が除去される。
また、酸化金属で形成されたゲッター層２３５は数ｎｍ〜数十ｎｍ範囲内の厚さを有し、絶縁体としてゲート絶縁膜２４０を補助する役割を果たすこともできる。
ゲッター層２３５上にはゲート電極１５１が形成される。ゲート電極１５１は半導体層１３１の一部と重畳するように配置される。
ゲート電極１５１上には層間絶縁膜１６０が形成される。つまり、層間絶縁膜１６０はゲッター層２３５の上でゲート電極１５１を覆う。
層間絶縁膜１６０、ゲッター層２３５、及びゲート絶縁膜２４０は、共に半導体層１３１の一部をそれぞれ露出する複数のコンタクトホール１６６、１６７を有する。
層間絶縁膜１６０上にはコンタクトホール１６６、１６７を通じてそれぞれ半導体層１３１と接触したソース電極１７６及びドレイン電極１７７が形成される。ソース電極１７６及びドレイン電極１７７は互いに離隔する。
以上のような構成により、本発明の第２実施形態に係る薄膜トランジスタ１２は、金属触媒を利用して、低い温度で、速い時間内に結晶化されながらも、残存する金属触媒の含有量が効果的に減少した半導体層１３１を有することができる。
以下、図１０〜図１２を参照して、本発明の第２実施形態に係る薄膜トランジスタ１２の製造方法について説明する。
最初に、基板１１１上にバッファ層１２０を形成し、バッファ層１２０の上に金属触媒を散布する。この時、金属触媒は１．０ｅ１２ａｔｏｍｓ／ｃｍ２〜１．０ｅ１５ａｔｏｍｓ／ｃｍ２範囲内の面密度で散布する。この時、金属触媒としては、ニッケルが一例として用いられる。
次に、バッファ層１２０の上に非晶質シリコン膜を形成し、非晶質シリコン膜を金属触媒を利用して結晶化して多結晶シリコン膜を形成する。次に、多結晶シリコン膜の上に絶縁物質を蒸着した後、図１０に示したように、多結晶シリコン膜と絶縁物質を共にパターニングして、半導体層１３１とゲート絶縁膜２４０を形成する。つまり、半導体層１３１とゲート絶縁膜２４０は同一のパターンに形成される。また、半導体層１３１の内には結晶化に利用された金属触媒が残存する。
しかし、本発明の第２実施形態に係る薄膜トランジスタ１２の製造方法が前述したものに限定されることではない。非晶質シリコン膜の上に絶縁物質を連続して蒸着した後、絶縁物質が蒸着された状態で非晶質シリコン膜を結晶化することも可能である。この場合、金属触媒が絶縁物質にも拡散して、半導体層１３１の内に残存する金属触媒の量が減少されることもある。
次に、図１１に示したように、バッファ層１２０の上からゲート絶縁膜２４０の上にわたってゲッタリング用金属膜を形成する。この時、ゲッタリング用金属膜は半導体層１３１の側面と接触する。ゲッタリング用金属膜は、半導体層１３１内で金属触媒より拡散係数が低い金属で形成される。
次に、熱処理工程によりゲッタリング用金属膜を酸化させてゲッター層２３５を形成する。つまり、ゲッター層２３５は、半導体層１３１内で金属触媒より拡散係数が低い酸化金属で形成される。
また、熱処理工程によってゲッター層２３５が形成される過程で、半導体層１３１に含まれている金属触媒の密度が減少する。つまり、半導体層１３１内の金属触媒の少なくとも一部が除去される。熱処理工程によって、半導体層１３１２に残留する金属触媒の少なくとも一部はゲッタリング用金属膜と接触する部分に拡散する。そしてゲッタリング用金属膜に拡散した金属触媒はゲッタリング用金属膜に沈殿して、それ以上拡散しない。これにより、半導体層１３１の内部に残留する金属触媒の少なくとも一部を除去することができる。
また、ゲッター層２３５は数ｎｍ〜数十ｎｍ範囲内の厚さに形成される。
次に、図１２に示したように、ゲッター層２３５の上にゲート電極１５１を形成する。ゲッター層２３５は酸化金属で形成されるので、絶縁体の役割を果たすことができる。つまり、ゲッター層２３５はゲート絶縁膜２４０を補助する役割をすることができる。
次に、先に図９に示したように、ゲート電極１５１を覆う層間絶縁膜１６０を形成する。次に、層間絶縁膜１６０の上にソース電極１７６及びドレイン電極１７７を形成する。ソース電極１７６及びドレイン電極１７７は互いに離隔し、コンタクトホール１６６、１６７を通じてそれぞれ半導体層１３１と接触する。
以上のような製造方法を通じて、本発明の第２実施形態に係る薄膜トランジスタ１２を製造することができる。つまり、半導体層１３１内に含まれている金属触媒を効果的にゲッタリングすることができる。
図１３は、本発明の第２実施形態の変形例に係る薄膜トランジスタ１２を示す。
図１３に示したように、変形例はゲッター層２３５とゲート電極１５１との間に形成された追加のゲート絶縁膜２４５をさらに含む。これにより、ゲッター層２３５は酸化された金属で形成されるので、金属が十分に酸化されないためゲッター層２３５が導電性を有する時に生じうる不良を、追加のゲート絶縁膜２４５によって予防することができる。
以下、図１４を参照して、本発明の第３実施形態に係る薄膜トランジスタ１３について説明する。
図１４に示したように、基板１１１上にバッファ層１２０が形成され、バッファ層１２０の上には金属触媒を利用して結晶化された半導体層１３１が形成される。金属触媒は半導体層１３１の結晶化に利用され、結晶化された半導体層１３１の内部に一部が残留する。
半導体層１３１の上には半導体層１３１と共にパターニングされたゲッター層３３５が形成される。ゲッター層３３５は、後述するコンタクトホール１６６、１６７を除けば、半導体層１３１と同一のパターンに形成される。つまり、ゲッター層３３５はバッファ層１２０のすぐ上には形成されない。また、ゲッター層３３５は全面にわたって半導体層１３１と接触する。
ゲッター層３３５は、半導体層１３１内で金属触媒より拡散係数が低い酸化金属で形成される。ゲッター層３３５は、半導体層１３１内に残存する金属触媒の少なくとも一部を除去する。また、酸化金属で形成されたゲッター層３３５は数ｎｍ〜数十ｎｍ範囲内の厚さに形成し、絶縁体として後述するゲート絶縁膜３４０を補助する役割を果たすことができる。
ゲッター層３３５の上にはゲート絶縁膜３４０が形成される。本発明の第３実施形態において、ゲート絶縁膜３４０はバッファ層１２０の上で半導体層１３１及びゲッター層３３５を覆うように形成される。
ゲート絶縁膜２４０上にはゲート電極１５１が形成される。ゲート電極１５１は半導体層１３１の一部と重畳するように配置される。
ゲート電極１５１上には層間絶縁膜１６０が形成される。つまり、層間絶縁膜１６０はゲッター層３３５の上でゲート電極１５１を覆う。
層間絶縁膜１６０、ゲッター層３３５、及びゲート絶縁膜３４０は、共に半導体層１３１の一部をそれぞれ露出する複数のコンタクトホール１６６、１６７を有する。
層間絶縁膜１６０上にはコンタクトホール１６６、１６７を通じてそれぞれ半導体層１３１と接触したソース電極１７６及びドレイン電極１７７が形成される。ソース電極１７６及びドレイン電極１７７は互いに離隔する。
以上のような構成により、本発明の第３実施形態に係る薄膜トランジスタ１３は、金属触媒を利用して、低い温度で、速い時間内に結晶化されながらも、残存する金属触媒の含有量がさらに効果的に減少した半導体層１３１を有することができる。
以下、図１５及び図１６を参照して、本発明の第３実施形態に係る薄膜トランジスタ１３の製造方法について説明する。
最初に、基板１１１上にバッファ層１２０を形成し、バッファ層１２０の上に金属触媒を散布する。この時、金属触媒は１．０ｅ１２ａｔｏｍｓ／ｃｍ２〜１．０ｅ１５ａｔｏｍｓ／ｃｍ２範囲内の面密度で散布する。この時、金属触媒としては、ニッケルが一例として用いられる。
次に、バッファ層１２０の上に非晶質シリコン膜を形成し、非晶質シリコン膜を金属触媒を利用して結晶化して、多結晶シリコン膜を形成する。結晶化された多結晶シリコン膜内には、結晶化に利用された金属触媒が残存する。
次に、多結晶シリコン膜の上にゲッタリング用金属膜を形成する。つまり、ゲッタリング用金属膜は多結晶シリコン膜の全面にわたって接触する。ゲッタリング用金属膜は、多結晶シリコン膜内で金属触媒より拡散係数が低い金属で形成される。
次に、熱処理工程によりゲッタリング用金属膜を酸化させる。また、熱処理工程によりゲッタリング金属膜が酸化されながら、多結晶シリコン膜に含まれている金属触媒の密度が減少する。つまり、多結晶シリコン膜内の金属触媒の少なくとも一部が除去される。熱処理工程によって、多結晶シリコン膜に残留する金属触媒の少なくとも一部は、ゲッタリング用金属膜と接触する部分に拡散する。そして、ゲッタリング用金属膜に拡散した金属触媒はゲッタリング用金属膜に沈殿して、それ以上拡散しない。これにより、多結晶シリコン膜内に残留した金属触媒をゲッタリングすることができる。
また、ゲッタリング用金属膜は数ｎｍ〜数十ｎｍ範囲内の厚さに形成される。ゲッタリング用金属膜が数ｎｍ未満の厚さであれば、金属触媒を効果的に除去することが困難である。一方、ゲッタリング用金属膜が数十ｎｍ超過の厚さであれば、熱処理工程の過程で熱応力を発生させ得る。
次に、図１５に図示したように、多結晶シリコン膜と酸化されたゲッタリング用金属膜を共にパターニングして、半導体層１３１とゲッター層２３５を形成する。この時、半導体層とゲッター層は同一のパターンに形成される。
次に、図１６に示したように、ゲッター層３３５の上にゲート絶縁膜３４０を形成する。つまり、ゲート絶縁膜３４０はバッファ層１２０の上で半導体層１３１及びゲッター層３３５を覆うように形成される。次に、ゲート絶縁膜３４０の上にゲート電極１５１を形成する。
次に、先の図１４に示したように、ゲート電極１５１を覆う層間絶縁膜１６０を形成する。次に、層間絶縁膜１６０の上にソース電極１７６及びドレイン電極１７７を形成する。ソース電極１７６及びドレイン電極１７７は互いに離隔し、コンタクトホール１６６、１６７を通じてそれぞれ半導体層１３１と接触する。
以上のような製造方法を通じて、本発明の第３実施形態に係る薄膜トランジスタ１３を製造することができる。つまり、半導体層１３１内に含まれている金属触媒をさらに効果的にゲッタリングすることができる。
以下、図１７を参照して、本発明の第４実施形態について説明する。
図１７に示したように、本発明の第４実施形態において、表示装置１０２は、有機発光素子７０（図２に図示）の代わりに液晶層３００を含む。具体的に、表示装置１０２は、薄膜トランジスタ１１のドレイン電極と接続された画素電極３１０と、画素電極３１０の上に形成された液晶層３００と、液晶層３００の上に形成された共通電極３２０とを含む。
薄膜トランジスタは、前述した第１実施形態〜第３実施形態に係る薄膜トランジスタ１１、１２、１３のうちの一つ以上と同一の構造を有することができる。
液晶層３００は、当該技術分野の従事者に公知された多様な液晶を含むことができる。
また、表示装置１０２は、液晶層３００を介在して、基板１１１と対向配置された対向基板２１１をさらに含む。共通電極３２０は対向基板２１１に形成される。
また、表示装置１０２は、基板本体１１１及び対向基板２１１にそれぞれ付着された偏光板（図示せず）をさらに含むことができる。
また、液晶層３００及び対向基板２１１が図１７に示した構造に限定されることではない。液晶層３００及び対向基板２１１は、当該技術分野の従事者が容易に変更可能な範囲内で多様な構造を有することができる。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
１１、１２、１３ 薄膜トランジスタ
７０ 有機発光素子
８０ キャパシタ
１０１、１０２ 表示装置
１１１ 基板本体
１２０ バッファ層
１３１ 半導体層
１３５、２３５、３３５ ゲッター層
１４０、２４０、３４０ ゲート絶縁膜
１４６ ゲッタリングホール
１５１ ゲート電極
１６０ 層間絶縁膜
１６６、１６７ コンタクトホール
１７６ ソース電極
１７７ ドレイン電極
９１０、９２０ 駆動回路
ＣＬ キャパシタライン
ＤＡ 表示領域
ＤＬ データライン
ＧＬ ゲートライン
ＮＡ 非表示領域
ＰＥ 画素領域
ＶＤＤ 共通電源ライン

Claims (32)

  1. 基板と、
    前記基板上に位置し、金属触媒を利用して結晶化された半導体層と、
    前記半導体層の上に絶縁配置されたゲート電極と、
    前記半導体層と前記ゲート電極との間に配置され、前記半導体層内で前記金属触媒より拡散係数が低い酸化金属で形成されたゲッター層（ｇｅｔｔｅｒ ｌａｙｅｒ）とを含む薄膜トランジスタ。
  2. 前記ゲッター層の拡散係数は、０より大きく前記金属触媒の拡散係数の１／１００以下である、請求項１に記載の薄膜トランジスタ。
  3. 前記基板と前記半導体層との間に配置されたバッファ層をさらに含み、
    前記金属触媒は、前記バッファ層と前記半導体層との間に１．０ｅ１２ａｔｏｍｓ／ｃｍ２〜１．０ｅ１５ａｔｏｍｓ／ｃｍ２範囲内の面密度で散布する、請求項１または２に記載の薄膜トランジスタ。
  4. 前記金属触媒は、前記半導体層の上に１．０ｅ１２ａｔｏｍｓ／ｃｍ２〜１．０ｅ１５ａｔｏｍｓ／ｃｍ２範囲内の面密度で散布する、請求項１〜３のいずれか１項に記載の薄膜トランジスタ。
  5. 前記金属触媒は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、チタニウム（Ｔｉ）、銀（Ａｇ）、金（Ａｕ）、錫（Ｓｎ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、テルビウム（Ｔｂ）、ルテニウム（Ｒｕ）、カドミウム（Ｃｄ）、及び白金（Ｐｔ）のうちの一つ以上を含む、請求項１〜４のいずれか１項に記載の薄膜トランジスタ。
  6. 前記ゲッター層は、スカンジウム（Ｓｃ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロミウム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、マンガニーズ（Ｍｎ）、レニウム（Ｒｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ゲルマニウム（Ｇｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、アルミニウム（Ａｌ）、窒化チタン（ＴｉＮ）、及び窒化タンタル（ＴａＮ）のうちの一つ以上の金属やこれらのシリサイドで形成される、請求項１〜５のいずれか１項に記載の薄膜トランジスタ。
  7. 前記ゲッター層と前記半導体層との間に配置されたゲート絶縁膜をさらに含む、請求項１〜６のうちのいずれか一項に記載の薄膜トランジスタ。
  8. 前記ゲート電極を覆う層間絶縁膜と、前記層間絶縁膜の上に形成されたソース電極と、前記層間絶縁膜の上に形成されて、前記ソース電極と離隔したドレイン電極とをさらに含む、請求項７に記載の薄膜トランジスタ。
  9. 前記層間絶縁膜、前記ゲッター層、及び前記ゲート絶縁膜は、共に前記半導体層の一部をそれぞれ露出する複数のコンタクトホールを有し、
    前記ソース電極及びドレイン電極は、前記複数のコンタクトホールを通じてそれぞれ前記半導体層と接触した、請求項８に記載の薄膜トランジスタ。
  10. 前記ゲッター層と前記半導体層との間に前記半導体層と共にパターニングされたゲート絶縁膜をさらに含み、
    前記ゲッター層は前記半導体層の側面と接触する、請求項１〜６のうちのいずれか一項に記載の薄膜トランジスタ。
  11. 前記ゲッター層と前記ゲート電極との間に配置されたゲート絶縁膜をさらに含み、
    前記ゲッター層は前記半導体層と同一のパターンで前記半導体層と接触するように形成された、請求項１〜６のうちのいずれか一項に記載の薄膜トランジスタ。
  12. 基板を用意する段階と、
    前記基板上に非晶質シリコン膜を形成する段階と、
    前記非晶質シリコン膜を金属触媒を利用して結晶化して多結晶シリコン膜を形成する段階と、
    前記多結晶シリコン膜をパターニングして半導体層を形成する段階と、
    前記半導体層の上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜の上に複数のゲッタリングホールを形成する段階と、
    前記複数のゲッタリングホールを通じて前記半導体層と接触するように前記ゲート絶縁膜の上にゲッタリング用金属膜を形成する段階と、
    熱処理工程を通じて前記ゲッタリング用金属膜を酸化させてゲッター層を形成しながら、前記半導体層に含まれている前記金属触媒の密度を減少させる段階と、
    を含む薄膜トランジスタ製造方法。
  13. 前記ゲッター層の上に前記半導体層の一部と重畳するようにゲート電極を形成する段階と、
    前記ゲート電極を覆う層間絶縁膜を形成する段階と、
    前記層間絶縁膜、前記ゲッター層、及び前記ゲート絶縁膜を共に貫いて、前記半導体層の一部をそれぞれ露出する複数のコンタクトホールを形成する段階と、
    前記複数のコンタクトホールを通じてそれぞれ前記半導体層と接触するように、前記層間絶縁膜の上にソース電極及びドレイン電極を形成する段階と、
    をさらに含む、請求項１２に記載の薄膜トランジスタ製造方法。
  14. 前記複数のコンタクトホールはそれぞれ前記複数のゲッタリングホールと重畳する、請求項１３に記載の薄膜トランジスタ製造方法。
  15. 前記複数のコンタクトホールが形成されながら、前記複数のゲッタリングホールを通じて前記半導体層と接触した前記ゲッター層の一部が除去される、請求項１４に記載の薄膜トランジスタ製造方法。
  16. 基板を用意する段階と、
    前記基板上に非晶質シリコン膜を形成する段階と、
    前記非晶質シリコン膜を金属触媒を利用して結晶化して多結晶シリコン膜を形成する段階と、
    前記多結晶シリコン膜の上に絶縁物質を塗布する段階と、
    前記多結晶シリコン膜及び前記絶縁物質を共にパターニングして、同一のパターンに形成された半導体層及びゲート絶縁膜を形成する段階と、
    前記半導体層の側面と接触するように前記ゲート絶縁膜の上にゲッタリング用金属膜を形成する段階と、
    熱処理工程により前記ゲッタリング用金属膜を酸化させてゲッター層を形成しながら、前記半導体層に含まれている前記金属触媒の密度を減少させる段階と、
    を含む薄膜トランジスタ製造方法。
  17. 基板を用意する段階と、
    前記基板上に非晶質シリコン膜を形成する段階と、
    前記非晶質シリコン膜を金属触媒を利用して結晶化して多結晶シリコン膜を形成する段階と、
    前記多結晶シリコン膜の上にゲッタリング用金属膜を形成する段階と、
    熱処理工程により前記ゲッタリング用金属膜を酸化させながら、前記半導体層に含まれている前記金属触媒の密度を減少させる段階と、
    前記多結晶シリコン膜と酸化された前記ゲッタリング用金属膜とを共にパターニングして、同一のパターンに形成された半導体層及びゲッター層を形成する段階と、
    前記ゲッター層の上にゲート絶縁膜を形成する段階と、
    を含む薄膜トランジスタ製造方法。
  18. 前記ゲッター層は、前記半導体層内で前記金属触媒より拡散係数が低い酸化金属で形成される、請求項１２〜１７のうちのいずれか一項に記載の薄膜トランジスタ製造方法。
  19. 前記ゲッター層の拡散係数は、０より大きく前記金属触媒の拡散係数の１／１００以下である、請求項１２〜１８のいずれか１項に記載の薄膜トランジスタ製造方法。
  20. 前記基板と前記非晶質シリコン膜との間にバッファ層を形成する段階をさらに含み、
    前記金属触媒は、前記バッファ層と前記非晶質シリコン膜との間に１．０ｅ１２ａｔｏｍｓ／ｃｍ２〜１．０ｅ１５ａｔｏｍｓ／ｃｍ２範囲内の面密度で散布する、請求項１２〜１９のいずれか１項に記載の薄膜トランジスタ製造方法。
  21. 前記金属触媒は、前記非晶質シリコン膜の上に１．０ｅ１２ａｔｏｍｓ／ｃｍ２〜１．０ｅ１５ａｔｏｍｓ／ｃｍ２範囲内の面密度で散布する、請求項１２〜１９のいずれか１項に記載の薄膜トランジスタ製造方法。
  22. 前記金属触媒は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、チタニウム（Ｔｉ）、銀（Ａｇ）、金（Ａｕ）、錫（Ｓｎ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、テルビウム（Ｔｂ）、ルテニウム（Ｒｕ）、カドミウム（Ｃｄ）、及び白金（Ｐｔ）のうちの一つ以上を含む、請求項１２〜２１のいずれか１項に記載の薄膜トランジスタ製造方法。
  23. 前記ゲッター層は、スカンジウム（Ｓｃ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロミウム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、マンガニーズ（Ｍｎ）、レニウム（Ｒｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ゲルマニウム（Ｇｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、アルミニウム（Ａｌ）、窒化チタン（ＴｉＮ）、及び窒化タンタル（ＴａＮ）のうちの一つ以上の金属やこれらのシリサイドで形成される、請求項１２〜２２のいずれか１項に記載の薄膜トランジスタ製造方法。
  24. 前記熱処理工程は、摂氏４００度〜摂氏９９３度の範囲内の温度で行われる、請求項１２〜２３のいずれか１項に記載の薄膜トランジスタ製造方法。
  25. 基板と、
    前記基板上に位置し、金属触媒を利用して結晶化された半導体層と、
    前記半導体層の上に絶縁配置されたゲート電極と、
    前記半導体層と前記ゲート電極との間に配置され、前記半導体層内で前記金属触媒より拡散係数が低い酸化金属で形成されたゲッター層と、
    前記半導体層の一部と接触し、前記ゲート電極と離隔したソース電極と、
    前記半導体層の一部と接触し、前記ゲート電極及びドレイン電極と離隔したドレイン電極と、
    を含む表示装置。
  26. 前記ゲッター層と前記半導体層との間に配置されたゲート絶縁膜をさらに含む、請求項２５に記載の表示装置。
  27. 前記ゲート電極を覆う層間絶縁膜と、前記層間絶縁膜の上に形成されたソース電極と、前記層間絶縁膜の上に形成され、前記ソース電極と離隔したドレイン電極とをさらに含む、請求項２６に記載の表示装置。
  28. 前記層間絶縁膜、前記ゲッター層、及び前記ゲート絶縁膜は、共に前記半導体層の一部をそれぞれ露出する複数のコンタクトホールを有し、
    前記ソース電極及びドレイン電極は、前記複数のコンタクトホールを通じてそれぞれ前記半導体層と接触する、請求項２７に記載の表示装置。
  29. 前記ゲッター層と前記半導体層との間に、前記半導体層と同一のパターンに形成されたゲート絶縁膜をさらに含み、
    前記ゲッター層は前記半導体層の側面と接触する、請求項２５に記載の表示装置。
  30. 前記ゲッター層と前記ゲート電極との間に配置されたゲート絶縁膜をさらに含み、
    前記ゲッター層は、前記半導体層と同一のパターンで前記半導体層と接触するように形成される、請求項２５に記載の表示装置。
  31. 前記ドレイン電極と接続された有機発光素子をさらに含む、請求項２５〜３０のうちのいずれか一項に記載の表示装置。
  32. 前記ドレイン電極と接続された画素電極と、前記画素電極の上に形成された液晶層と、前記液晶層の上に形成された共通電極とをさらに含む、請求項２５〜３０のうちのいずれか一項に記載の表示装置。
JP2011171657A 2010-09-03 2011-08-05 薄膜トランジスタ、その製造方法、及びこれを備えた表示装置 Pending JP2012060109A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0086577 2010-09-03
KR1020100086577A KR101733196B1 (ko) 2010-09-03 2010-09-03 박막 트랜지스터, 이의 제조 방법, 및 이를 구비한 표시 장치

Publications (1)

Publication Number Publication Date
JP2012060109A true JP2012060109A (ja) 2012-03-22

Family

ID=45770033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011171657A Pending JP2012060109A (ja) 2010-09-03 2011-08-05 薄膜トランジスタ、その製造方法、及びこれを備えた表示装置

Country Status (4)

Country Link
US (1) US8507917B2 (ja)
JP (1) JP2012060109A (ja)
KR (1) KR101733196B1 (ja)
TW (1) TWI567993B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101961427B1 (ko) * 2012-10-29 2019-03-25 삼성디스플레이 주식회사 액정 표시 장치 및 이를 제조하는 방법
CN103123910B (zh) * 2012-10-31 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR102089313B1 (ko) * 2013-04-30 2020-03-16 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 이의 제조 방법
JP6098017B2 (ja) * 2014-02-17 2017-03-22 エバーディスプレイ オプトロニクス（シャンハイ） リミテッド 薄膜トランジスタアレイ基板及びその製造方法
KR102049081B1 (ko) * 2016-08-19 2019-11-26 한양대학교 산학협력단 박막 트랜지스터 및 이의 제조 방법
TWI699892B (zh) * 2018-09-21 2020-07-21 友達光電股份有限公司 電子裝置及其製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183352A (ja) * 1998-12-11 2000-06-30 Sony Corp シリコン層を有する基板とその製造方法、および半導体装置とその製造方法
JP2001024200A (ja) * 1999-07-12 2001-01-26 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
JP2001326364A (ja) * 2000-03-10 2001-11-22 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2003197529A (ja) * 2002-12-13 2003-07-11 Sharp Corp 半導体装置
JP2004327677A (ja) * 2003-04-24 2004-11-18 Sharp Corp 半導体膜およびその製造方法
JP2007173412A (ja) * 2005-12-20 2007-07-05 Toshiba Corp 半導体装置
JP2008270664A (ja) * 2007-04-24 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009049419A (ja) * 2007-08-22 2009-03-05 Samsung Sdi Co Ltd 薄膜トランジスタ、これを具備した有機電界発光表示装置、およびこれらの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3041177B2 (ja) 1993-12-27 2000-05-15 シャープ株式会社 半導体装置の製造方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
JP3425392B2 (ja) 1999-05-27 2003-07-14 シャープ株式会社 半導体装置の製造方法
JP2001135573A (ja) * 1999-11-02 2001-05-18 Sharp Corp 半導体装置の製造方法およびその半導体装置
KR100488959B1 (ko) 2002-03-08 2005-05-11 비오이 하이디스 테크놀로지 주식회사 다결정 실리콘 박막트랜지스터의 제조 방법
US7250356B2 (en) * 2002-09-17 2007-07-31 Agere Systems Inc. Method for forming metal silicide regions in an integrated circuit
KR100666564B1 (ko) 2004-08-04 2007-01-09 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
JP2010508676A (ja) * 2006-11-02 2010-03-18 アイメック 半導体デバイス層からの不純物の除去
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR20080111693A (ko) 2007-06-19 2008-12-24 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
US7875878B2 (en) * 2007-11-29 2011-01-25 Xerox Corporation Thin film transistors
JP5540517B2 (ja) * 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183352A (ja) * 1998-12-11 2000-06-30 Sony Corp シリコン層を有する基板とその製造方法、および半導体装置とその製造方法
JP2001024200A (ja) * 1999-07-12 2001-01-26 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
JP2001326364A (ja) * 2000-03-10 2001-11-22 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2003197529A (ja) * 2002-12-13 2003-07-11 Sharp Corp 半導体装置
JP2004327677A (ja) * 2003-04-24 2004-11-18 Sharp Corp 半導体膜およびその製造方法
JP2007173412A (ja) * 2005-12-20 2007-07-05 Toshiba Corp 半導体装置
JP2008270664A (ja) * 2007-04-24 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009049419A (ja) * 2007-08-22 2009-03-05 Samsung Sdi Co Ltd 薄膜トランジスタ、これを具備した有機電界発光表示装置、およびこれらの製造方法

Also Published As

Publication number Publication date
TW201220506A (en) 2012-05-16
US20120056189A1 (en) 2012-03-08
KR101733196B1 (ko) 2017-05-25
KR20120024025A (ko) 2012-03-14
CN102386235A (zh) 2012-03-21
TWI567993B (zh) 2017-01-21
US8507917B2 (en) 2013-08-13

Similar Documents

Publication Publication Date Title
JP5399298B2 (ja) 有機電界発光表示装置及びその製造方法
TWI382471B (zh) 多晶矽製造方法、以之製造之ｔｆｔ、ｔｆｔ製造方法及含該ｔｆｔ之有機發光二極體顯示裝置
JP5090253B2 (ja) 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
KR101015849B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
JP5497324B2 (ja) 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
JP2012060109A (ja) 薄膜トランジスタ、その製造方法、及びこれを備えた表示装置
JP5527874B2 (ja) 薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
JP5230699B2 (ja) 薄膜トランジスタ、薄膜トランジスタのアクティブ層の製造方法、および表示装置
US20110312135A1 (en) Method of forming a polycrystalline silicon layer and method of manufacturing thin film transistor
KR101084242B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100761082B1 (ko) 박막트랜지스터 및 그의 제조 방법
TWI531072B (zh) 薄膜電晶體、製造其之方法、具有薄膜電晶體之有機發光二極體顯示裝置及製造其之方法
JP2013016779A (ja) 薄膜トランジスタ、これを備えた表示装置、およびその製造方法
JP5274341B2 (ja) 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
JPWO2013008360A1 (ja) 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法
CN102386235B (zh) 薄膜晶体管及其制造方法和利用该薄膜晶体管的显示设备
JP2009135530A (ja) 液晶表示装置及び電子機器

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120921

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161206