TWI531072B - 薄膜電晶體、製造其之方法、具有薄膜電晶體之有機發光二極體顯示裝置及製造其之方法 - Google Patents

薄膜電晶體、製造其之方法、具有薄膜電晶體之有機發光二極體顯示裝置及製造其之方法 Download PDF

Info

Publication number
TWI531072B
TWI531072B TW099131171A TW99131171A TWI531072B TW I531072 B TWI531072 B TW I531072B TW 099131171 A TW099131171 A TW 099131171A TW 99131171 A TW99131171 A TW 99131171A TW I531072 B TWI531072 B TW I531072B
Authority
TW
Taiwan
Prior art keywords
layer
forming
substrate
metal catalyst
amorphous germanium
Prior art date
Application number
TW099131171A
Other languages
English (en)
Other versions
TW201117385A (en
Inventor
朴容佑
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201117385A publication Critical patent/TW201117385A/zh
Application granted granted Critical
Publication of TWI531072B publication Critical patent/TWI531072B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Description

薄膜電晶體、製造其之方法、具有薄膜電晶體之有機發 光二極體顯示裝置及製造其之方法
本發明的概念涉及一種薄膜電晶體、一種製造其之方法、一種有機發光二極體(organic light emitting diode，OLED)顯示裝置以及一種製造該有機發光二極體顯示裝置之方法，更具體地，涉及一種形成具有改進的特性的半導體層之方法，其藉由輕易控制包含矽層結晶的金屬催化劑，該結晶使用具有洞的覆蓋層並且形成在基板上。
在一般情況下，多晶矽層被廣泛用於薄膜電晶體(thin film transistor，TFT)的半導體層，因為它適用於具有較高的場效應遷移率和高運算速度的電路，而且可構成CMOS電路。使用這樣的多晶矽層的薄膜電晶體主要用在主動矩陣液晶顯示器(active matrix liquid crystal display，AMLCD)裝置的主動裝置和有機發光二極體(OLED)顯示裝置的開關和驅動裝置。
將非晶矽層結晶成多晶矽層的方法包括固相結晶(solid phase crystallization，SPC)、準分子雷射結晶(excimer laser crystallization，ELC)和 金屬誘導結晶(metal-induced crystallization，MIC)和金屬誘發側向結晶(metal-induced lateral crystallization，MILC)。SPC是一種在幾到幾十小時將非晶矽層退火的方法，在材料的玻璃轉變溫度(glass transition temperature)，使用約700℃或更低的TFT來形成顯示裝置的基板。ELC是一種將非晶矽層結晶的方法藉由準分子雷射照射非晶矽層以在很短的時間內加熱局部區域到很高的溫度，以及MIC是一種接觸或注射金屬到用於金屬的非晶矽層的方法，該金屬如鎳(Ni)、鈀(Pd)、金(Au)或鋁(Al)，以誘導非晶矽層的相變成多晶矽層。 MILC是一種誘導非晶矽層連續結晶的方法，由於矽化物的連續橫向傳播，藉由所產生與矽反應的金屬。
然而，因為退火長時間執行在高溫下，SPC具有長處理時間和基板易變形的缺點；由於生成在多晶化表面的突起，ELC具有需要昂貴的雷射裝置和在半導體層和閘極絕緣層之間一粗劣的界面特性的缺點；並且由於大量的金屬催化劑剩餘在多晶矽層中，MIC和MILC具有增加TFT的半導體層的漏電流的缺點。
目前，使用金屬結晶非晶矽層的方法正在研究，因為他們可以比SPC還短的時間和還低的溫度來將非晶矽層結晶。使用金屬的結晶方法包括MIC、MILC和超級粒狀矽(super grain silicon，SGS)結晶。然而，在這些使用金屬催化劑的方法中，難以控制金屬矽化物的晶種形成以參與形成晶粒，並且因由金屬催化劑造成的半導體層污染，TFT的裝置特性可降解。
本發明的概念提供一種具有半導體層的薄膜電晶體，其特性是改善的，因為藉由控制誘導結晶的金屬催化劑，多晶矽層的晶粒可控制並且存在於半導體層的金屬催化劑的數量可減少，其使用具有洞的覆蓋層。本發明的概念也提供一種製作其之方法、具有其之OLED顯示裝置以及製造該OLED顯示裝置之方法。
根據本發明的概念，薄膜電晶體包含：一基板；一緩衝層，配置在該基板上；一半導體層，配置在該緩衝層上；一閘極絕緣層，配置在該半導體層上；一閘極電極，配置在該閘極絕緣層上並且對應於該半導體層；以及將源極和汲極電極與該閘極電極絕緣，並且電氣連接到該半導體層。再者，該半導體層包括多個晶種區域，並且該些晶種區域之間的距離是50μm或以上。
根據本發明的另一概念，OLED顯示裝置包含：一基板；一緩衝層，配置在該基板上；一半導體層，配置在該緩衝層上；一閘極絕緣層，配置在該半導體層上；一閘極電極，配置在該閘極絕緣層上並且對應於該半導體層；源極和漏極電極，其與該閘極電極絕緣並且電氣連接到該半導體層；一絕緣層，配置在該基板上；以及一第一電極，電氣連接到該些源極和汲極電極、一有機層和一第二電極的其中之一。再者，該半導體層包括多個藉由50μm或以上的距離相互分離的種子區域。
本發明的其他概念和/或利益將被列於如下說明的一部分，並且部分將從描述中為明顯的，也可以藉由實踐本發明來學到。
10‧‧‧金屬催化劑溶液
100‧‧‧基板
110‧‧‧緩衝層
120‧‧‧半導體層
120A‧‧‧非晶矽層
120B‧‧‧矽層
120S‧‧‧晶種區域
125‧‧‧覆蓋層
130‧‧‧閘極絕緣層
140‧‧‧閘極電極
150‧‧‧層間絕緣層
160a‧‧‧源極電極
160b‧‧‧汲極電極
175‧‧‧絕緣層
180‧‧‧第一電極
185‧‧‧像素界定層
190‧‧‧有機層
195‧‧‧第二電極
A‧‧‧孔洞
P‧‧‧電漿
D‧‧‧距離
本發明的這些和/或其他概念和優勢將變得明顯，並且採取聯結其中的附圖更容易從以上描述的實施例中察覺： 圖1A到1F顯示根據本發明的實施例的薄膜電晶體；以及圖2顯示根據本發明的另一實施例的OLED顯示裝置。
本發明現在將參照附圖來更加充分地說明，其中顯示本發明的示範性實施例。整個說明書中類似的數字分別表示類似的構件，當一部分是“連接”到另一部分，這些部分可能是彼此“直接連接”或是具有第三裝置於其間的彼此“電氣連接”。此外，在圖式上，層和區域的厚度是誇張以為清晰的目的。現在將參考以詳細對本發明的實施例說明，其中的例子說明在所附圖式中，其中類似的數字參考整篇類似的構件。藉由提到的圖，實施例介紹如下以說明本發明。
此外，這是可以理解的，這裡所述的一層是“形成”或“配置”在另一個層上，可直接形成或配置一層在其他層上或者可能有層間層在這一層和其他層之間。此外，由於這裡使用的用語“形成…上”和相同含義的“位於…上”或“配置…上”的使用並不意味著要限制任何特定製造過程。此外，一些沒有必要的構件為了清晰完全了解本發明的目的而省略。
圖1A至1F根據本發明的實施例以顯示薄膜電晶體(TFT)。首先，如圖1A所示，緩衝層110是形成在由玻璃或塑料形成的基板100上。緩衝層110提供防止從基材100產生的水分或雜質對外擴散，並且是藉由化學氣相沉積(chemical vapor deposition，CVD)或物理氣相沉積(physical vapor deposition，PVD)來形成在採用絕緣層的單層或多層結構，例如氧化矽層和氮化矽層。
此後，非晶矽層120A形成在緩衝層110上。非晶矽層120A可藉由CVD或PVD來形成。此外，在形成非晶矽層120A的期間或之後，藉由脫氫可減少氫的濃度。
後來，參考圖1B，覆蓋層125形成在非晶矽層120A上。在這裡，覆蓋層125可藉由CVD或PVD並採用絕緣層(例如氧化矽層和氮化矽層)的單一層或多層結構來形成，以及具有暴露出部分非晶矽層120A的多個孔洞A。
透過孔洞A暴露的非晶矽層的大小為2至10μm並且孔洞A之間的距離為50μm或以上。這是因為藉由光微影所形成的孔洞的直徑大小至少為2μm，當它超過10μm，大量的金屬催化劑溶液填充這個孔洞，所以形成少量的催化劑是沒有任何好處的。此外，當在孔洞A之間的距離小於50μm，晶粒尺寸相對較小，以及擴散到非晶矽層的金屬催化劑的數量相對較大。因此，當在結晶之後，非晶矽層是用於半導體層，可降低TFT的特性。
然後，以電漿處理基板以藉由電漿處理孔洞A的壁表面。電漿(plasma，P)處理是使用氮基或氨基的電漿來執行。此後，基板維持在30至70℃。由於電漿處理和低溫處理，金屬催化劑溶液可以輕鬆地沿區分滲透孔洞。
參考圖1C，提供金屬催化劑溶液10以與藉由電漿處理的孔洞A來暴露的非晶矽層120A接觸。提供金屬催化劑溶液10在藉由注射方法的孔洞A中，包括誘導非晶矽層120A的結晶的金屬催化劑。金屬催化劑包括選自由Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr和Cd組成的群組中的一個。透過控制剩餘金屬催化劑的數量為介於1011至1015原子/平方公分(atoms/cm2)的區域密度(areal density)，金屬催化劑溶液10可以防止TFT特性的退化。
之後，基板100以35至40℃的低溫燒結以移除溶劑，並且以90到110℃退火5分鐘或更長時間以移除剩餘的溶劑，使金屬催化劑可以具有天生的金屬特性。
這是因為如果不進行退火，金屬催化劑含有有礙結晶的溶劑。
當基板100退火時，非晶矽層120A是由金屬催化劑溶液10所結晶。在這裡，在金屬催化劑溶液10中的金屬催化劑擴散到底層非晶矽層120A，從而形成由金屬矽化物形成的晶種。晶體是由晶種所生長，使得非晶矽層120A結晶成圖1D的多晶矽層120B。
參考圖1D，晶種形成於非晶矽層120B的晶種區域120S，其對應在覆蓋層125中的多個孔洞A的下部分，並且晶種區域120S的大小是2至10毫米，這是與孔洞的大小相同。在晶種區域120S之間的距離D為50毫米或以上，其與在覆蓋層125中的孔洞A之間的距離相同。
後來，參考圖1E中，經結晶的多晶矽層被圖案化以形成半導體層120，並且閘極絕緣層130形成在基板100的整個表面上。在這裡，半導體層120可被圖案化以包括晶種區域120S，或者可被圖案化以不包括晶種區域120S。閘極絕緣層130可能是氧化矽層、氮化矽層或兩者的組合。
參考圖1F，形成閘極電極140以對應於在閘極絕緣層130上的半導體層120，並且層間絕緣層150形成在基板100的整個表面上。閘極電極140形成在鋁(Al)或是諸如鋁釹(Al-Nd)的鋁合金的單層結構或在多層結構中，其中多層結構是鋁合金堆積在鉻(Cr)或鉬(Mo)合金上。
之後，電連接至半導體層120的源極和汲極電極160a和160b形成在層間絕緣層150上，因此，根據本發明的示範性實施例的薄膜電晶體完成。
圖2顯示根據本發明的實施例的OLED顯示裝置，其具有已描述如上實施例中的薄膜電晶體。為了避免重複，重複的描述將被忽略。
參考圖2，絕緣層175形成在具有上述薄膜電晶體的基板100的整個表面上。絕緣層175可能是無機層，其選擇自氧化矽層、氮化矽層和矽酸鹽玻 璃或者有機層，其選自由聚醯亞胺、苯環丁烯系列樹脂和丙烯酸酯形成的層。 另外，絕緣層175可以無機層和有機層的堆積結構而形成。
然後，電連接到源極和汲極電極160a和160b的其中一個的第一電極180形成在絕緣層175上。第一電極180可作為陽極或陰極來形成。當第一電極180是陽極，陽極可能使用由ITO、IZO和ITZO形成的透明導電層來形成，當第一電極180是陰極，陰極可以Mg、Ca、Al、Ag、Ba或及其合金來形成。
之後，暴露部分第一電極180並定義像素的像素定義層185形成，並且包括有機發光層的有機層190形成在經暴露的第一電極180上。有機層190可進一步包括至少一個選自由電洞注入層、電洞傳輸層、電洞阻擋層、電子阻擋層、電子注入層和電子傳輸層的群組。
接著，第二電極195形成在基板100的整個表面上，因此根據本發明的實施例的OLED的顯示裝置完成。
誘導結晶的金屬催化劑可以使用具有孔洞的覆蓋層來控制，從而控制多晶矽層的晶粒，並降低目前在半導體層中金屬催化劑的數量。因此，本發明的實施例可以提供具有半導體層的薄膜電晶體，其特性藉由簡單的方法來提高，製造其之方法，具有其之OLED顯示裝置，以及製造該OLED顯示裝置之方法。
雖然本發明的實施例已參照預定的示範性實施例來描述，該領域中技術人士將了解可對本發明做任何修改和變化，但不偏離在所附申請專利範圍和它的等效物中定義的本發明的精神或範疇。
10‧‧‧金屬催化劑溶液
100‧‧‧基板
110‧‧‧緩衝層
120A‧‧‧非晶矽層
120S‧‧‧晶種區域
125‧‧‧覆蓋層

Claims (16)

  1. 一種製造薄膜電晶體的方法，包括：提供一基板；形成一緩衝層在該基板上；形成一非晶矽層在該緩衝層上；形成一覆蓋層在該非晶矽層上，該覆蓋層具有一個或多個的孔洞，該孔洞暴露該非晶矽層；以電漿處理該基板；提供一金屬催化劑溶液到該孔洞；形成該金屬催化劑溶液之後，燒結和退火該基板；將該基板退火以將非晶矽層結晶成一多晶矽層；移除該覆蓋層；藉由將該多晶矽層結晶來形成一半導體層；形成一閘極絕緣層在該基板上；形成一閘極電極在該閘極絕緣層上；以及形成與該閘極電極絕緣並連接到該半導體層的源極和漏極的電極。
  2. 根據申請專利範圍第1項之方法，其中，該電漿處理是使用氮基或氨基電漿來執行。
  3. 根據申請專利範圍第1項之方法，其中，該燒結執行在約30至45℃。
  4. 根據申請專利範圍第1項之方法，其中，該退火執行在約90 至110℃。
  5. 根據申請專利範圍第1項之方法，其中該金屬催化劑溶液包括選自由Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr和Cd組成的群組中的一個。
  6. 一種製造有機發光二極體(OLED)顯示裝置的方法，包括：提供一基板；形成一緩衝層在該基板上；形成一非晶矽層在該緩衝層上；形成一覆蓋層在該非晶矽層上，該覆蓋層具有一個或多個孔洞，該孔洞暴露該非晶矽層；以電漿處理該基板；提供一金屬催化劑溶液至該孔洞；形成該金屬催化劑溶液之後，燒結和退火該基板；將該基板退火以將該非晶矽層結晶成一多晶矽層；移除該覆蓋層；藉由將該多晶矽層結晶以形成一半導體層；形成一閘極絕緣層在該基板上；形成一閘極電極在該閘極絕緣層上；形成與該閘極電極絕緣並連接到該半導體層的源極和漏極電極；形成一絕緣層在該基板的整面上；以及形成電氣連接到該些源極和汲極電極、一有機層和一第二電極 其中之一的一第一電極。
  7. 根據申請專利範圍第6項之方法，其中，該電漿處理使用氮基或氨基的電漿來執行。
  8. 根據申請專利範圍第6項之方法，其中，該燒結執行在約30至45℃。
  9. 根據申請專利範圍第6項之方法，其中，該退火執行在約90至110℃。
  10. 根據申請專利範圍第6項之方法，其中該金屬催化劑溶液包括選自由Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr和Cd組成的群組中的一個。
  11. 根據申請專利範圍第1項之方法，其中的每一個直徑的孔，通過它非晶矽層暴露出來，是一個介於2到10μm。
  12. 根據申請專利範圍第6項之方法，其中通過該非晶矽層暴露出來的每個孔洞的直徑是介於2到10μm之間的範圍。
  13. 根據申請專利範圍第1項之方法，其中該金屬催化劑溶液控制在一個或多個孔洞上的金屬催化劑的剩餘數量。
  14. 根據申請專利範圍第13項之方法，其中剩餘的金屬催化劑的區域密度(areal density)是介於1011至1015原子/平方公分(atoms/cm2)。
  15. 根據申請專利範圍第6項之方法，其中該金屬催化劑溶液控制在一個或多個孔洞上的金屬催化劑的剩餘數量對一個或更多的洞。
  16. 根據申請專利範圍第15項之方法，其中剩餘的金屬催化劑的 區域密度(areal density)是介於1011至1015原子/平方公分(atoms/cm2)。
TW099131171A 2009-11-06 2010-09-15 薄膜電晶體、製造其之方法、具有薄膜電晶體之有機發光二極體顯示裝置及製造其之方法 TWI531072B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090107174A KR101041142B1 (ko) 2009-11-06 2009-11-06 박막트랜지스터 및 그의 제조방법, 그를 포함하는 유기전계발광표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
TW201117385A TW201117385A (en) 2011-05-16
TWI531072B true TWI531072B (zh) 2016-04-21

Family

ID=43973499

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099131171A TWI531072B (zh) 2009-11-06 2010-09-15 薄膜電晶體、製造其之方法、具有薄膜電晶體之有機發光二極體顯示裝置及製造其之方法

Country Status (3)

Country Link
US (1) US20110108847A1 (zh)
KR (1) KR101041142B1 (zh)
TW (1) TWI531072B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130007283A (ko) * 2011-06-30 2013-01-18 삼성디스플레이 주식회사 박막 트랜지스터, 이를 구비한 표시 장치, 및 그 제조 방법
KR102441558B1 (ko) 2015-04-07 2022-09-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346437B1 (en) 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
US20020124867A1 (en) * 2001-01-08 2002-09-12 Apl Co., Ltd. Apparatus and method for surface cleaning using plasma
KR100579179B1 (ko) * 2004-06-09 2006-05-11 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100611764B1 (ko) * 2004-08-20 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100683777B1 (ko) * 2005-05-24 2007-02-20 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치
KR101138869B1 (ko) * 2006-12-22 2012-05-14 삼성전자주식회사 유기발광 디스플레이의 단위 화소부 구동소자의 제조방법

Also Published As

Publication number Publication date
KR20110050267A (ko) 2011-05-13
US20110108847A1 (en) 2011-05-12
TW201117385A (en) 2011-05-16
KR101041142B1 (ko) 2011-06-13

Similar Documents

Publication Publication Date Title
KR100875432B1 (ko) 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100864884B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
JP5399298B2 (ja) 有機電界発光表示装置及びその製造方法
TWI382471B (zh) 多晶矽製造方法、以之製造之ｔｆｔ、ｔｆｔ製造方法及含該ｔｆｔ之有機發光二極體顯示裝置
KR100889626B1 (ko) 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
JP5497324B2 (ja) 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
JP5527874B2 (ja) 薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
KR20100007609A (ko) 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101030027B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR101049808B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
TWI531072B (zh) 薄膜電晶體、製造其之方法、具有薄膜電晶體之有機發光二極體顯示裝置及製造其之方法
JP5274341B2 (ja) 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
KR101049810B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치