JP3981532B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3981532B2 JP3981532B2 JP2001085152A JP2001085152A JP3981532B2 JP 3981532 B2 JP3981532 B2 JP 3981532B2 JP 2001085152 A JP2001085152 A JP 2001085152A JP 2001085152 A JP2001085152 A JP 2001085152A JP 3981532 B2 JP3981532 B2 JP 3981532B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- amorphous silicon
- semiconductor device
- manufacturing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。さらに詳しく言えば、非晶質ケイ素膜を結晶化した結晶性ケイ素膜を用いて半導体素子形成領域を形成する半導体装置の製造方法に関する。特に、本発明は、絶縁表面を有する基板上に設けられた薄膜トランジスタ（以下、ＴＦＴと言う）を用いた半導体装置に有効であり、例えばアクティブマトリクス型の液晶表示装置、密着型イメージセンサーおよび三次元ＩＣなどに利用できる。
【０００２】
【従来の技術】
近年、大型で高解像度の液晶表示装置、高速で高解像度の密着型イメージセンサー、三次元ＩＣなどを実現するために、ガラスなどの絶縁基板上や、絶縁膜上に高性能な半導体素子を形成する試みがなされている。それらの装置に用いられる半導体素子には、薄膜状のケイ素半導体を用いるのが一般的である。薄膜状のケイ素半導体としては、非晶質ケイ素半導体（ａ―Ｓｉ）からなるものと、結晶性を有するケイ素半導体からなるものとの２つに大別される。
【０００３】
非晶質ケイ素半導体は作製温度が低く、気相法で比較的容易に作製することが可能で量産性に富むため、最も一般的に用いられているが、導電性などの物性が結晶性を有するケイ素半導体に比べて劣るため、今後より高速特性を得るためには、結晶性を有するケイ素半導体を用いて半導体素子形成領域を形成する半導体装置の製造方法の確立が強く求められていた。
【０００４】
結晶性を有する薄膜状のケイ素半導体を得る方法としては、次の（１），（２）の方法が知られている。
【０００５】
（１）非晶質のケイ素半導体膜を成膜した後、それにレーザ光などのエネルギビームを照射することにより結晶成長を行わせる。
【０００６】
（２）非晶質のケイ素半導体膜を成膜した後、加熱処理により固相状態で結晶成長を行わせる。
【０００７】
一般的には（１）の方法がよく用いられている。この方法では、溶融固化過程の結晶化現象を利用するため、小粒径ながらも、結晶粒内の結晶欠陥は少なく、比較的高品質な結晶性ケイ素膜が得られる。しかしながら、その結晶性ケイ素膜は、粒界部での欠陥密度が高く、その粒界部がキャリアに対して大きなトラップとして働くため、半導体装置の性能面から見ると十分とは言えない。また、光源としても、現在最も一般的に使用されているエキシマレーザを例にとると、未だ十分な安定性のものが得られておらず、半導体素子間の特性ばらつきが欠点となっている。
【０００８】
（２）の方法の加熱処理は、（１）の方法と比較すると、均一性、安定性においては有利であるが、６００℃で３０時間程の長時間にわたる加熱処理が必要であるため、処理時間が長く、スループットが低いという問題点がある。また、（２）の方法では、得られる結晶粒の構造が双晶構造となるため、一つの結晶粒は数μｍと比較的大きいが、結晶粒内に多数の双晶欠陥を含み、（１）の方法に比べて結晶性は劣る。
【０００９】
しかしながら、最近、これら（１），（２）の方法における改善策として、非晶質ケイ素膜の結晶化を助長する触媒元素を利用することで、加熱温度の低温化、結晶化処理時間の短縮、そして結晶性の向上を図る方法が注目されている。具体的には、非晶質ケイ素膜の表面にニッケル（Ｎｉ）などの金属元素を微量に導入し、しかる後に加熱処理を行うものである。このような方法では、金属元素を核とした結晶核発生が早期に起こり、その後その金属元素が触媒となって結晶成長を助長し、結晶化が急激に進行する。さらにこのような方法で結晶成長した結晶性ケイ素膜は、通常の固相成長法（上記（２）の方法）とは異なり、一つの粒内が結晶欠陥の多い双晶構造ではなく、何本もの柱状結晶ネットワークで構成されており、小さいながらもそれぞれの柱状結晶内部はほぼ単結晶状態となっている。
【００１０】
特開平１０−２２３５３４号公報および特開平１０−２２９０４８号公報では、触媒元素により結晶化されたケイ素膜の一部にリンなどの５族Ｂの元素を選択的に導入した後、そのケイ素膜に対して加熱処理を行うことで、５族Ｂの元素が導入された領域に、触媒元素を移動（ゲッタリング）させようとしている。さらに、これらの公報では、上記触媒元素を移動させる工程、つまりゲッタリング工程の加熱処理を強光照射により行っている。そして、この強光照射の際の光の加熱効率を高めるために、使用する強光に対して吸収効率の高い膜をケイ素膜上に積層している。このときの強光に対する吸収効率の高い膜を、特開平１０−２２３５３４号公報では、５族Ｂの元素を導入する際の導入マスクと兼用して選択的に、また、特開平１０−２２９０４８号公報では、５族Ｂの元素を導入後に新たに基板全面に対して、それぞれ設けている。
【００１１】
また、特開１１−３１６６０号公報では、触媒元素により結晶化されたケイ素膜の表面に熱酸化膜を形成し、その熱酸化膜上にリンを高濃度に含有するケイ素膜を設けた状態で、加熱処理を行うことにより、上層のケイ素膜へと触媒元素を移動させ、下層の結晶性ケイ素膜の触媒元素濃度の低減を図っている。そして、リンを含む上層のケイ素膜を除去して、下層の結晶性ケイ素膜を半導体素子形成領域として用いている。
【００１２】
【発明が解決しようとする課題】
触媒元素を導入した非晶質ケイ素膜を加熱処理して結晶化する方法は、加熱温度の低温化や加熱時間の短縮化が図れ、さらに結晶化後に得られるケイ素膜の結晶性は他の結晶化方法に比べ明らかに優れている。しかしながら、これらの金属類を主とする触媒元素がケイ素膜中に多量に存在していることは、そのケイ素膜を用いた半導体装置の信頼性や電気的安定性を阻害するものであり、決して好ましいことでない。すなわち、ニッケルなどの結晶化を助長する触媒元素は、非晶質ケイ素膜を結晶化させる際には必要であるが、結晶化したケイ素膜中には極力含まれないようにすることが望ましい。
【００１３】
このような目的を達成する第１の方法としては、結晶化に必要な触媒元素の量を極力少なくし、最低限の量で結晶化を行う方法が考えられる。しかしながら、触媒元素の導入量を少なくしていくと、成長状態が非常に不安定化する。このような状態で作成した結晶性ケイ素膜は、膜内での結晶性のばらつきが非常に大きくなり、半導体素子形成領域を構成する膜としては、到底使用できない。そのため、上記特開平１０−２２３５３４号公報、特開平１０−２２９０４８号公報および特開１１−３１６６０号公報のように、触媒元素を用いて結晶成長させた後、触媒元素を移動（ゲッタリング）させることにより、半導体素子形成領域にすべき領域内の触媒元素を除去あるいは低減するような方法が第２の方法として考えられる。
【００１４】
しかし、本発明者らが実際に特開平１０−２２３５３４号公報および特開平１０−２２９０４８号公報のような方法を用いて実験を行い、ＴＦＴを試作したところ、十分な効果が得られていないことがわかった。具体的には、ゲッタリングと称される工程の後にも、まだ多量の触媒元素が、半導体素子形成領域にすべき領域中に存在しており、ＴＦＴ素子に明らかな悪影響を及ぼしていた。特に、ゲッタリング工程後、触媒元素導入領域を除去して半導体素子形成領域を形成し、この半導体素子形成領域に対してさらに高温での熱処理を行うと、半導体素子形成領域内に残存している触媒元素が再凝集してシリサイド状態となって現れる。これは、特開平１０−２２３５３４号公報および特開平１０−２２９０４８号公報の方法では、ゲッタリングがまだ不十分であることの証明である。そして、上記触媒元素がＴＦＴの接合部に存在すると、リーク源となり、オフ動作時のリーク電流が非常に増大する。実際にＴＦＴを試作すると、特開平１０−２２３５３４号公報および特開平１０−２２９０４８号公報の方法では、３％程度の確率でオフ時のリーク電流が非常に大きい不良ＴＦＴが出現した。そして、その不良ＴＦＴにおける原因を解析すると、チャネル部とドレイン部との接合部に、触媒元素によるシリサイドが存在していることが確認された。
【００１５】
特開平１１−３１６６０号公報は、半導体素子形成領域を形成するための結晶性ケイ素膜の上に、全面的にリンを高濃度に含有するケイ素膜を設けた後、熱処理を行うことで、下層の結晶性ケイ素膜から上層のケイ素膜へと縦方向（膜厚方向）に触媒元素を移動させるユニークな方法である。したがって、上記触媒のゲッタリング距離（触媒元素の移動すべき距離）は、結晶性ケイ素膜の膜厚程度のみであるため、特開平１０−２２３５３４号公報および特開平１０−２２９０４８号公報の方法に比べて、つまり横方向へのゲッタリングに比べて、距離が短くて済み、高いゲッタリング効果が期待できる。しかしながら、この方法をもって実験しＴＦＴを試作したところ、決してゲッタリング能力は高くはなく、触媒元素濃度の低減についても全く十分とは言えないものであった。この結果は、特開平１０−２２３５３４号公報および特開平１０−２２９０４８号公報と比べても、同レベルか、むしろやや劣る結果であった。
【００１６】
以上述べたように、特開平１０−２２３５３４号公報、特開平１０−２２９０４８号公報および特開平１１−３１６６０号公報の方法では、結晶性ケイ素膜中を用いて形成された素子領城中の触媒元素量を十分に低減できない。その結果、高性能な半導体素子は一部確率的に作製できても、不良率が高く、また信頼性が非常に悪く、とても量産できるような技術ではなかった。
【００１７】
そこで、本発明の課題は、結晶性ケイ素膜の触媒元素を十分に低減して、半導体装置の性能および信頼性を高めることができる半導体装置の製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
本発明者は、上記課題を解決するため、触媒元素を用いて結晶化された高品質な結晶性ケイ素膜に注目し、それを現状の実験室レベルから何とか量産に耐え得るプロセスへと進化させられないかと考え、日夜研究を重ねた。そして、上記問題点を解決する方法をついに見出した。
【００１９】
上記課題を解決するため、本発明の半導体装置の製造方法は、
絶縁表面を有する基板上に第１の非晶質ケイ素膜を形成し、上記第１の非晶質ケイ素膜に、ケイ素の結晶化を促進させる触媒元素を導入する工程と、
上記第１の非晶質ケイ素膜に加熱処理を施すことにより、上記第１の非晶質ケイ素膜を結晶化させて、結晶性ケイ素膜を形成する工程と、
上記結晶性ケイ素膜上に第２の非晶質ケイ素膜を設ける工程と、
上記結晶性ケイ素膜および上記第２の非晶質ケイ素膜に高速熱アニール処理を施すことにより、上記結晶性ケイ素膜中の上記触媒元素を上記第２の非晶質ケイ素膜へ移動させる工程と、
上記第２の非晶質ケイ素膜を除去して、上記結晶性ケイ素膜を半導体素子形成領域とする工程とを有し、
上記高速熱アニール処理では、上記第２の非晶質ケイ素膜の少なくとも一部を非晶質の状態に維持し得る予熱温度から昇温が始まり、上記第２の非晶質ケイ素膜の少なくとも一部を非晶質の状態に維持し得る昇温速度で上記昇温を行われた後、上記結晶性ケイ素膜中の上記触媒元素を上記第２の非晶質ケイ素膜へ移動させるためのメイン加熱が６００℃〜７５０℃の範囲の平均温度で１秒〜１５分間行われ、
上記予熱温度は５５０℃以下であり、上記昇温速度は３０℃／分を上回り、
上記高速熱アニール処理には、不活性ガスを加熱して上記結晶性ケイ素膜および上記第２の非晶質ケイ素膜に吹き付ける高温ガス加熱を併用する枚葉式の抵抗性加熱炉を用いることを特徴としている。
【００２０】
上記構成の半導体装置の製造方法によれば、絶縁表面を有する基板上に形成された第１の非晶質ケイ素膜にその結晶化を促進する触媒元素を導入し、加熱処理により第１の非晶質ケイ素膜を結晶成長させる。その後、上記結晶性ケイ素膜上に、第２の非晶質ケイ素膜を設けて高速熱アニール処理を行うことにより、結晶性ケイ素膜中の触媒元素を第２の非晶質ケイ素膜へと移動させる。そして、上記第２の非晶質ケイ素膜を除去して、結晶性ケイ素膜を半導体素子形成領域とする訳である。このように、上記高速熱アニール処理を行って、結晶性ケイ素膜中の触媒元素を第２の非晶質ケイ素膜へと移動させることで、特開平１０−２２３５３４号公報、特開平１０−２２９０４８号公報および特開平１１−３１６６０号公報の方法に比べて、半導体素子形成領域における残留触媒元素量を大きく低減することができる。
【００２１】
また、上記半導体素子形成領域における残留触媒元素量を大きく低減しているから、半導体素子形成領域を用いて作製した半導体素子ではオフ動作時のリーク電流の異常も見られない。したがって、半導体装置の性能および信頼性を高めることができる。すなわち、特開平１０−２２３５３４号公報、特開平１０−２２９０４８号公報および特開平１１−３１６６０号公報の方法に比べて、より高い電流駆動能力をもつ高性能半導体装置を得ることができる。
【００２２】
以下、上記高速熱アニール処理を用いたゲッタリングのメカニズムについてより詳しく説明する。
【００２３】
上記結晶性ケイ素膜中の触媒元素をある領域へと移動させる、すなわちゲッタリングするためのメカニズムの１つとしては、ある領域での触媒元素に対する固溶度を他の領域より上げて、そこへ触媒元素を移動させる方法がある。また、その他に方法として、触媒元素をトラップするような欠陥あるいは偏析サイトを形成し、そこに触媒元素を移動させトラップさせる方法がある。本発明では、高速熱アニールを行うことで、後者の方法における利点を最大限に引き出すことができる。すなわち、上記第２の非晶質ケイ素膜の欠陥が触媒元素に対する偏析サイトとなり、触媒元素を結晶性ケイ素膜より移動させ、第２の非晶質ケイ素膜でトラップする訳である。その結果、上記半導体素子形成領域となる結晶性ケイ素膜中の触媒元素濃度は大きく低減し、半導体素子形成領域を用いて作製した半導体素子におけるオフ動作時のリーク電流の異常が無くなり、高い信頼性を得ることができる。
【００２４】
【００２５】
また、本発明の大きなポイントは、ゲッタリングシンクとなる第２の非晶質ケイ素膜の状態と、高速熱アニール処理におけるその昇温速度にある。具体的に説明すると、上記結晶性ケイ素膜上に設けるケイ素膜は非晶質化していることが重要で、さらには、引き続き行われる高速熱アニール処理において、ゲッタリングシンクとなるケイ素膜の少なくとも一部を非晶質の状態に維持し得る予熱温度から昇温を始めると共に、ゲッタリングシンクとなるケイ素膜の少なくとも一部を非晶質の状態に維持し得る昇温速度で昇温が行われることが重要である。このようにすることにより、上記第２の晶質ケイ素膜中に存在する多量の結晶欠陥を偏析サイトとして、結晶性ケイ素膜中の触媒元素が、第２の非晶質ケイ素膜へと移動し、第２の非晶質ケイ素膜でトラップされて、所謂前述の欠陥誘起型のゲッタリング作用を最大に引き出すことができる。
【００２６】
また、上記結晶性ケイ素膜中の触媒元素を、ゲッタリングシンクである第２の非晶質ケイ素膜へと移動させる（ゲッタリングする）効果は、高速熱アニール処理の昇温レートにより大きく異なる。このときの熱処理の温度を上げると、一般的にゲッタリング効果は向上する。これは、上記結晶性ケイ素膜中における触媒元素の拡散速度が向上し、固溶限が上がるためである。しかし、このときのゲッタリング効果は、図６中の×で示すように、アニール処理の処理温度を上げていくと、その処理温度が６００℃程度で頭打ちとなり、それ以上温度を上げても効果が得られない。ノンドープの非晶質ケイ素膜をゲッタリングシンクとして用いても、ゲッタリング効果は得られるが、図６中の×で示す結果は、５族Ｂ元素のリンを含有させた非晶質ケイ素膜をゲッタリングシンクとして用いた場合の結果である。図６において、縦軸は、アニール処理を行う前後での結晶性ケイ素膜中における触媒元素の残存率を示し、横軸は、アニール処理における処理温度を示している。そして、図６中の点線が従来の方法で行ったデータである。前述したように、処理温度が６００℃程度で触媒元素の低減効果は頭打ちしており、このときの触媒元素の残存率は約０．２、すなわち結晶性ケイ素膜に存在していた触媒元素のうちの約２割が未だ残っており、これ以上温度を上げても除去できないでいる。
【００２７】
本発明者らがこの理由を詳しく調べてみたところ、この熱処理において、ゲッタリングシンクとなる非晶質ケイ素膜が結晶化されるかどうかが、このゲッタリング効率の面で大きなポイントになっていることが判った。そして、上記第２の非晶質ケイ素膜の非晶質状態を保持したまま、第２の非晶質ケイ素膜をより高い温度に昇温して加熱すると、従来法での限界温度６００℃以上においても、今まで見られなかった、より高いゲッタリング効果が得られることが判った。このときの本発明を用いた際のデータを図６の実線で示してある。特に６００℃以上の温度では、従来法とは明らかに差が見られ、触媒元素の残存率が大きく低下している。したがって、従来のゲッタリング効果を制限していた理由は、５族Ｂ元素を含有している非晶質ケイ素膜が、ゲッタリングの熱処理の際に、再結晶化することにあると考えられる。しかし、ゲッタリングシンクとなる第２の非晶質ケイ素膜も同様に均一に高温に保持しないと、ゲッタリング効果は得られないため、その昇温過程において、どうしても結晶成長が起こってしまう。すなわち、従来法では、ゲッタリングシンクとなる第２の非晶質ケイ素膜が、昇温過程において結晶化されてしまった地点、その段階の温度でゲッタリング効果が小さくなってしまうため、このときの処理温度に対して効果の限界が生じていると考えられる。このときに小さくなるゲッタリング効果は、主に非晶質状態の欠陥をトラップとする欠陥誘起型のゲッタリング効果であり、このゲッタリング効果は、第２の非晶質ケイ素膜が昇温過程において結晶化されてしまった段階で、ゲッタリング効果が全く得られなくなってしまう。図６に結果を示す実験では、リンを導入した非晶質ケイ素膜を用いているが、本発明のような高速熱アニール処理を用いることで、高温で欠陥誘起型のゲッタリング作用を引き出すことができるようになり、ノンドープの非晶質ケイ素膜でもゲッタリングシンクとして作用させることができる。
【００２８】
また、上記高速熱アニールのメカニズムは、従来法の横方向（基板の表面と平行な方向）に触媒元素を移動させる（ゲッタリングする）場合にも適用できる。しかしながら、膜厚方向にゲッタリングする本発明の方法は、そのゲッタリング距離が膜厚分だけと非常に短くて済むため、短時間のアニール処理でゲッタリングが終了できる。すなわち、ゲッタリングシンクである第２の非晶質ケイ素膜が結晶化する前にゲッタリング処理を終わらせることも可能で、そのような場合、アニール処理の全域にわたって大きなゲッタリング効果を引き出すことができる。なぜなら、上記第２の非晶質ケイ素膜が完全に結晶化した段階で、欠陥誘起型のゲッタリング効果は無くなるからである。
【００２９】
以上から、ゲッタリングの熱処理として高速熱アニール処理を用い、かつ、上記高速熱アニール処理では、第２の非晶質ケイ素膜の少なくとも一部を非晶質の状態に維持し得る予熱温度から昇温を始めると共に、第２の非晶質ケイ素膜の少なくとも一部を非晶質の状態に維持し得る昇温速度で昇温が行われることが、非常に重要なポイントとなる。このようにすることで、初めて、意図したアニール温度で、ゲッタリングシンクである第２の非晶質ケイ素膜を非晶質状態としてアニールを行うことができ、本来、このときの熱処理の温度が持っている高いゲッタリング効果を得ることができる。
【００３０】
このようにして得られた結晶性ケイ素膜に対して、触媒元素の残留を簡易的に確認する方法として用いている、フッ酸系のエッチャントによるライトエッチング処理を行った。その結果、残留している触媒元素を顕在化させる評価において、従来見られていたエッチピットは全く見られない。
【００３１】
また、よりシビアな評価として、さらに高温での熱処理を行った。もし、上記半導体素子形成領域内の触媒元素を大きく低減できていなければ、その触媒元素が熱処理により再凝集してシリサイド状態となって現れるが、このような評価を行っても、特開平１１−３１６６０号公報、特開平１０−２２３５３４号公報および特開平１０−２２９０４８号公報の技術で見られたような触媒元素の再凝集は全く見られなかった。そして、実際に上記半導体素子形成領域を用いてＴＦＴを作成したところ、上記３つの公報および従来技術で同様にＴＦＴを作成したときには３％以上の確率で見られたＴＦＴオフ時のリーク電流の異常な増大現象が、本発明の方法では全く見られず正に０％であった。さらに、そのようにして得られたＴＦＴを用いて作製した液晶表示装置では、従来法で頻発していた線状の表示むら（ドライバー部のサンプリングＴＦＴ起因）やオフ時のリーク電流による画素欠陥も全く無く、表示品位を大きく向上できた上に、良品率を飛躍的に高めることができた。
【００３２】
【００３３】
また、上記高速熱アニール処理は、５５０℃以下の予熱温度から昇温を始め、その昇温速度は少なくとも３０℃／分を上回る昇温速度で昇温することが望ましい。さらに好適には、上記昇温速度は１００℃／分を上回ることがより望ましい。
【００３４】
仮に、上記予熱温度が５５０℃以下であると、第２の非晶質ケイ素膜において全く結晶成長が生じないで、ゲッタリング効果を大きくすることができる。一方、上記予熱温度が５５０℃を越えると、第２の非晶質ケイ素膜において結晶成長が生じてしまって、ゲッタリング効果が小さくなってしまう。
【００３５】
そして、上記昇温速度が３０℃／分以上であれば、その昇温過程において、第２の非晶質ケイ素膜の結晶化は完全には終了せず、非晶質成分を残した状態で、結晶性ケイ素膜の触媒元素をゲッタリングするためのメイン加熱処理に入ることができる。また、上記昇温速度が１００℃／分以上であれば、その昇温過程において、第２の非晶質ケイ素膜で結晶化がほとんど生じず、第２の非晶質ケイ素膜のほぼ全部が非晶質状態のままで、メイン加熱処理に入ることができる。
【００３６】
図５（ａ），（ｂ）に、本発明者らが行った、このときの昇温速度に関する実験データを示す。図５（ａ），（ｂ）は、高速熱アニール温度を６７５℃として行った実験結果である。そして、図５（ａ）は、高速熱アニール処理前後でのケイ素膜中の触媒元素の残存率を表している。なお、上記触媒元素の残存率の測定は微小領域ＳＩＭＳにより行っている。
【００３７】
図５（ａ）から判るように、上記高速熱アニール処理の昇温速度のほぼ３０℃／分を境にして、触媒元素の残存率が大きく変化しており、昇温速度が３０℃／分以上になると、触媒元素の残存率のさらなる低下が起こり出す。一方、上記昇温速度が３０℃／分未満では、高速熱アニール処理の温度を上げても、触媒元素が低下する効果は見られず、３０℃／分という昇温速度が、本発明の効果を得るためには最低限必要な昇温速度であることが判る。そして、上記触媒元素の残存率は、３０℃／分から昇温速度が上がるにしたがって、さらに低下し、約１００℃／分以上で飽和状態となる。したがって、上記昇温速度を１００℃／分以上とすることで、高速熱アニール処理の温度における触媒元素のゲッタリング効果を最大限に引き出すことができる。
【００３８】
また、図５（ｂ）に、上記ゲッタリング効果を最大限に引き出すメカニズムを解明するために行った実験の結果を示している。具体的には、図５（ｂ）は、上記第２の非晶質ケイ素膜における非晶質領域の割合と、高速熱アニール処理における昇温速度との関係を調べたグラフである。上記実験では、石英基板を用い、アニール温度が６７５℃に達した地点で急冷し、１μｍφのスポットのラマン分光法により結晶シリコンと非晶質シリコンのラマンピーク比を調べることにより行った。図５（ｂ）から判るように、触媒元素の低減率に対して同様の結果が得られ、昇温速度が３０℃／分から非晶質のピークが現れ始め、昇温速度に伴ってそのラマンピーク比が大きくなり、約１００℃／分で飽和状態となっている。よって、その原因としては、ゲッタリングシンクとなる第２の非晶質ケイ素膜の結晶状態がポイントになっていることがはっきりと判る。
【００３９】
【００４０】
また、上記高速熱アニール処理において昇温後に行われ、結晶性ケイ素膜中の上記触媒元素を第２の非晶質ケイ素膜へ移動させるためのメイン加熱は、６００℃〜７５０℃の範囲の平均温度で１秒〜１５分間行われることが望ましい。これは、図６のグラフから判るように、メイン加熱の温度に相当する処理温度が６００℃以上において初めて、本発明による触媒元素濃度の大きな低減効果が現れ出すからである。なお、図５のデータは、昇温速度を１２０℃／分に設定して得られたものである。図５中の点線で示す従来法では、前述のように、触媒元素を低減する効果は６００℃程度で頭打ちしているが、本発明では、図５中の実線で示してあるように、６００℃以上で、今まで見られなかった、より高いゲッタリング効果が得られる。しかしながら、このときの処理温度は高ければ高いほど良いという訳ではなく、上限が存在する。この理由を以下に説明する。
【００４１】
上記処理温度がより高温になると、触媒元素のランダムな拡散が起こるようになり、第２の非晶質ケイ素膜から外部へも触媒元素が動くようになる。その結果、上記結晶性ケイ素膜中の触媒元素の濃度は逆に上がり出す。特に上記処理温度が７５０℃以上になると急激に触媒元素の残存率が上昇し、また、このとき少しでも酸素が存在すると、触媒元素のシリサイドが選択的に酸化され、ケイ素膜に穴が空くようになってしまう。したがって、上記処理温度の上限は、その２点で制約され、７５０℃となっている。また、アニール時間（メイン加熱が行われる時間）は、１秒〜１５分間の範囲で、十分な効果が見られる。したがって、上記結晶性ケイ素膜中の上記触媒元素を第２の非晶質ケイ素膜へ移動させるためのメイン加熱は、６００℃〜７５０℃の範囲の平均温度で１秒〜１５分間行われることが望ましい。
【００４２】
一実施形態の半導体装置の製造方法は、上記メイン加熱は、６５０℃〜７００℃の範囲の平均温度で１分〜１０分間行われる。
【００４３】
上記実施形態の半導体装置の製造方法によれば、さらに好適には、上記メイン加熱は、６５０℃〜７００℃の範囲の平均温度で１分〜１０分間行われることがより望ましい。図５から判るように、メイン加熱の温度に相当する処理温度が約６５０℃になると、触媒元素の低減効果はほぼ飽和状態となり、それから約７００℃にかけてさらに緩やかに低下するが、７００℃で触媒元素の残存率は極値となり、７００℃以上では触媒元素の残存率が逆に上がり出す。これは、前述の理由による。したがって、６５０℃〜７００℃の範囲の平均温度が、メイン加熱における最適な温度範囲である。また、上記メイン加熱が行われる時間としては、１分〜１０分の範囲内であれば、触媒元素の低減効果を十分に得ることができる。また、上記メイン加熱の時間が１分〜１０分の範囲内であれば、基板として例えばガラスを用いた場合の熱的損傷（反りやシュリンケージ）も最低減に抑えることができる。
【００４４】
【００４５】
また、上記高速熱アニール処理の具体的な手法としては、抵抗性加熱炉および高温ガス加熱を用いるのが望ましい。上記抵抗性加熱炉を用いる場合は、炉内に温度勾配を持たせ、基板の熱容量を小さくするため一枚ずつ炉内に挿入する。その際の挿入速度をコントロールすることで、昇温速度のコントロールを行えばよい。さらに、このとき高温に加熱された窒素などの不活性ガスを基板に吹き付けるような高温ガス加熱も併用すると、より早い昇温レートで基板の昇温が可能となる。この場合には、より均一に基板全体を瞬時に加熱することが可能であり、その昇温速度および降温速度が精度良く制御可能となるため、タングステン−ハロゲンランプやキセノンアークランプのランプ加熱方法に比べて、より本発明に適している。
【００４６】
一実施形態の半導体装置の製造方法は、上記触媒元素は、Ｎｉ（ニッケル）、Ｃｏ（コバルト）、Ｆｅ（鉄）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｃｕ（銅）およびＡｕ（金）のうちから選ばれた１種類または複数種類の元素である。
【００４７】
上記実施形態の半導体装置の製造方法によれば、上記触媒元素として、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、ＣｕおよびＡｕのうちから選ばれた１種類または複数種類の元素を利用することができる。Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、ＣｕおよびＡｕのうちから選ばれた１種類または複数種類の元素であれば、微量であっても非晶質ケイ素膜の結晶化を助長する効果がある。それらの中でも、特にＮｉを触媒元素として用いた場合に最も顕著な効果を得ることができる。この理由については、次のようなモデルが考えられる。上記触媒元素は単独では作用せず、Ｓｉと結合してシリサイド化することで結晶成長に作用する。そのときの結晶構造が、非晶質ケイ素膜の結晶化時に一種の鋳型のように作用し、非晶質ケイ素膜の結晶化を促すといったモデルである。具体的には、Ｎｉは２つのＳｉとでＮｉＳｉ２のシリサイドを形成する。上記ＮｉＳｉ２は螢石型の結晶構造を示し、その結晶構造は、単結晶ケイ素のダイヤモンド構造と非常に類似したものである。しかも、上記ＮｉＳｉ２はその格子定数が５．４０６Åであり、結晶シリコンのダイヤモンド構造での格子定数５．４３０Åに非常に近い値をもつ。したがって、上記ＮｉＳｉ２は、非晶質ケイ素膜を結晶化させるための鋳型としては最高のものであるので、触媒元素としては特にＮｉを用いるのが最も望ましい。
【００４８】
一実施形態の半導体装置の製造方法は、上記第２の非晶質ケイ素膜は５族Ｂから選ばれた元素を含む。
【００４９】
上記実施形態の半導体装置の製造方法によれば、第２の非晶質ケイ素膜が５族Ｂから選ばれた元素を含むから、結晶性ケイ素膜中の触媒元素が第２の非晶質ケイ素膜へ効率的よく移動して、ゲッタリング効果を向上させることができる。つまり、上記触媒元素のゲッタリング効果を上げるには、第２の非晶質ケイ素膜に５族Ｂから選ばれた元素を含有させることが非常に有効である。これは、上記第２の非晶質ケイ素膜が５族Ｂから選ばれた元素を含んでいると、第２の非晶質ケイ素膜における触媒元素の固溶度が飛躍的に上がり、固溶度の差により触媒元素の移動も同時に行われるようになるからである。すなわち、上記触媒元素のゲッタリングの２つのメカニズム・効果を双方とも同時に得ることができ、半導体素子形成領域となる結晶性ケイ素膜において大きく触媒元素の膜中濃度をより低減することができる。
【００５０】
また、本発明は、特開平１１−３１６６０号公報のように、半導体素子形成領域となる結晶性ケイ素膜の上に形成された第２の非晶質ケイ素膜へと縦方向（膜厚方向）に触媒元素を移動ゲッタリングするものであるが、ポイントは全く異なる。本発明では、高速熱アニールを用いることで、ゲッタリングシンクとなる第２の非晶質ケイ素膜に例えばリンのような５族Ｂ元素を含ませなくてもゲッタリングが可能となる。なぜなら、前述のように欠陥誘起型の偏析ゲッタリング効果を有するからである。また、このような膜厚方向へのゲッタリングは、そのゲッタリング距離（触媒元素の移動すべき距離）は、膜厚分のみであるため、特開平１０−２２３５３４号公報および特開平１０−２２９０４８号公報のような一般的な横方向（基板の表面と平行な方向）へのゲッタリングに比べて、その距離が短くて済む。その結果、短時間の処理でゲッタリングでき、高速熱アニール処理とのマッチングが非常によい。長時間のアニール処理では、安価なガラス基板を用いた場合に反りやたわみが発生する。
【００５１】
また、本発明が上記特開平１０−２２３５３４号公報および特開平１０−２２９０４８号公報と異なるのは、それらの公報では、強光を照射してケイ素膜を選択的に加熱するような熱処理のため、強光を熱吸収するためのマスク膜を用いているのに対して、本発明では、高速熱アニールにより、基板全体を均一にアニールする。したがって、本発明では、上記公報のような余分なマスク膜は不要である。また、上記基板の全体を均一に熱処理することは重要なポイントであり、例えば、上記特開平１０−２２３５３４号公報では、強光吸収マスクに覆われた領域が集中的にアニールされるが、５族Ｂ元素が導入された領域は十分に温度が上がらない。このような場合、十分なゲッタリングが得られないことが判明している。そのため、特開平１０−２２３５３４号公報の発明者らは、引き続き、次の特開平１０−２２９０４８号公報の発明を成している。特開平１０−２２９０４８号公報では、強光を熱吸収するための膜を全面に形成し、５族Ｂ元素が導入された領域も含めて、基板の全体を均一にアニールしようとするものである。この方法の方がよりゲッタリング効果は高いが、強光を熱吸収するためのマスク膜の形成が全く余分な工程となってしまう。また、この方法だけでは、まだゲッタリング効果は十分ではなく、さらにプラスαが必要である。
【００５２】
一実施形態の半導体装置の製造方法は、上記５族Ｂから選ばれた元素は、Ｐ（リン）、Ａｓ（ヒ素）およびＳｂ（アンチモン）から選ばれた１種類または複数種類の元素である。
【００５３】
上記実施形態の半導体装置の製造方法によれば、上記５族Ｂから選ばれた元素として、Ｐ、ＡｓおよびＳｂのなかから選ばれた少なくとも１つの元素を用いることができる。Ｐ、ＡｓおよびＳｂのなかから選ばれた少なくとも１つの元素であれば、結晶性ケイ素膜中の触媒元素を効率的に移動させることができ、十分なゲッタリング効果が得られる。このゲッタリングのメカニズムに関しては、未だ詳しい知見は得られていないが、Ｐ、ＡｓおよびＳｂの元素の中でも、最も効果が高いのはＰであることがわかっている。
【００５４】
一実施形態の半導体装置の製造方法は、上記第２の非晶質ケイ素膜は、ＰとＢ（ホウ素）との２種類の元素を含む。
【００５５】
上記実施形態の半導体装置の製造方法によれば、上記第２の非晶質ケイ素膜に、５族Ｂから選ばれた元素としてＰに加え、さらにＢも含有させた場合、より大きなゲッタリング効果が得られる。ゲッタリングシンクとなる第２の非晶質ケイ素膜に、ＰだけでなくＢもドープすると、そのゲッタリングのメカニズムが変わることがわかっている。すなわち、上記第２の非晶質ケイ素膜がＰのみを含んでる場合には、ノンドープの非ゲッタリング領域との触媒元素の固溶度の差を利用した拡散移動型のゲッタリングであるが、加えてＢを含ませることで、逆にゲッタリングシンクで触媒元素が析出し易くなり、欠陥あるいは偏析誘起型のゲッタリング作用が優勢になる。この欠陥あるいは偏析誘起型のゲッタリングの方が、よりゲッタリング能力は高いが、欠陥・偏析誘起型であるためにアニール温度に対してよりシビアになる。上記高速熱アニール処理は、欠陥のようなゲッタリングサイトを残したまま、高温でのアニール処理を行うため、前述のように欠陥・偏析誘起型のゲッタリング作用に対して非常に有効である。よって、このように第２の非晶質ケイ素膜にＰ，Ｂを含有させることで、より大きな触媒元素のゲッタリング効果を得ることができ、半導体素子形成領域となる結晶性ケイ素膜の触媒元素濃度の低減が図れる。
【００５６】
一実施形態の半導体装置の製造方法は、上記第２の非晶質ケイ素膜は、少なくともＳｉＨ４（シラン）ガスとＰＨ３（ホスフィン）ガスとを材料ガスに用いて、成膜温度４００℃以下でのプラズマＣＶＤ法により形成する。
【００５７】
上記実施形態の半導体装置の製造方法によれば、上記第２の非晶質ケイ素膜を形成する工程としては、少なくともＳｉＨ４ガスとＰＨ３ガスとを材料ガスとして、成膜温度４００℃以下でのプラズマＣＶＤ法により形成することが望ましい。上記第２の非晶質ケイ素膜にリンを含有させる場合には、通常イオンドーピング法が用いられるが、イオンドーピング時に基板が高温となり、第２の非晶質ケイ素膜がマイクロクリスタル化する場合が多い。このような微結晶化が行われると、本発明の効果は小さくなる。また、ＳｉＨ４ガスとＰＨ３ガスとを材料ガスとした成膜温度４００℃以下でのプラズマＣＶＤ法では、ほぼ完全な非晶質状態の非晶質ケイ素膜が得られ、またリンの膜中濃度も非常に高濃度にすることができる。しかも、ＳｉＨ４ガスとＰＨ３ガスとを材料ガスとした成膜温度４００℃以下でのプラズマＣＶＤ法は、処理能力が高く、量産においても適している。
【００５８】
一実施形態の半導体装置の製造方法は、上記第２の非晶質ケイ素膜は、少なくともＳｉＨ４ガスとＰＨ３ガスとＢ２Ｈ６（ジボラン）ガスとを材料ガスに用いて、成膜温度４００℃以下でのプラズマＣＶＤ法により形成する。
【００５９】
上記実施形態の半導体装置の製造方法によれば、上記第２の非晶質ケイ素膜を形成する方法としても、少なくともＳｉＨ４ガスとＰＨ３ガスとＢ２Ｈ６ガスとを材料ガスに用いて、成膜温度４００℃以下でのプラズマＣＶＤ法により形成することが望ましい。このようにすることで、ほぼ完全な非晶質状態のケイ素膜が得られ、またリンとホウ素の膜中濃度も非常に高濃度とすることができる。しかも、上記ＳｉＨ４ガスとＰＨ３ガスとＢ２Ｈ６ガスとを材料ガスとした成膜温度４００℃以下でのプラズマＣＶＤ法は、処理能力が高く、量産においても適している。
【００６０】
一実施形態の半導体装置の製造方法は、上記第２の非晶質ケイ素膜は、Ａｒ（アルゴン）、Ｋｒ（クリプトン）およびＸｅ（キセノン）のうちから選ばれた１種類または複数種類の希ガス元素を含む。
【００６１】
上記実施形態の半導体装置の製造方法によれば、上記第２の非晶質ケイ素膜を用いたゲッタリングの効果を高める方法の１つとして、Ａｒ、Ｋｒ、Ｘｅから選ばれた１種類または複数種類の希ガス元素を、ゲッタリングシンクとなる第２の非晶質ケイ素膜に含有させることも非常に有効である。上記ゲッタリングシンクとなる第２の非晶質ケイ素膜においてＡｒ、Ｋｒ、Ｘｅから選ばれた１種類または複数種類の希ガス元素が存在すると、その存在箇所で大きな格子間歪みが生じ、もともと本発明の特徴である高速熱アニール処理による欠陥・偏析誘起型のゲッタリング作用が非常に強力に働く。このことは、一般的にＳｉウエハーを用いるＩＣの分野でもよく知られた技術である。上記希ガス元素は第２の非晶質ケイ素膜中に存在することによって、第２の非晶質ケイ素膜の結晶成長が阻害され、結晶成長（結晶核発生）までの潜伏期間が長くなり、第２の非晶質ケイ素膜の結晶成長速度を遅らせる効果を奏する。これにより、上記高速熱アニール処理時、ゲッタリングシンクとなる第２の非晶質ケイ素膜を、より長く非晶質状態のままで保つことができて、より大きな欠陥誘起型のゲッタリング作用を得ることができる。したがって、Ａｒ、Ｋｒ、Ｘｅから選ばれた１種類または複数種類の希ガス元素を第２の非晶質ケイ素膜に含有させることは、本発明のコンセプト・目的に一致した、非常に有効な手段である。また、上記希ガス元素の中で、最も効果が高いのはＡｒであり、Ａｒを用いた時に、最も大きな効果を得ることができる。つまり、上記第２の非晶質ケイ素膜によるゲッタリング効果を極めて高めることができる。
【００６２】
また、上記希ガス元素を含む第２の非晶質ケイ素膜を形成する方法としては、プラズマＣＶＤ法により形成した非晶質ケイ素膜に、Ａｒ、Ｋｒ、Ｘｅから選ばれた１種類または複数種類の希ガス元素をイオンドーピング法でドーピングして、第２の非晶質ケイ素膜を形成する方法が望ましい。上記非晶質ケイ素膜を先に形成した後、ドーピングして希ガス元素を導入することで得られる第２の非晶質ケイ素膜では、格子間歪みをより大きくなる。こりにより、上記第２の非晶質ケイ素膜を用いてより高いゲッタリング効果が得られる。また、このときのドーピングの材料ガスは希ガスであり、純度１００％であるので、ドーピングの処理能力（スループット）も非常に高い。
【００６３】
一実施形態の半導体装置の製造方法は、上記結晶性ケイ素膜と上記第２の非晶質ケイ素膜との間に、上記第２の非晶質ケイ素膜を除去する際のエッチングストッパーとなるバリア薄膜を設ける。
【００６４】
上記実施形態の半導体装置の製造方法によれば、上記結晶性ケイ素膜上に第２の非晶質ケイ素膜を設け、第２の非晶質ケイ素膜へと触媒元素を移動させるものであるが、このゲッタリングシンクとなる第２の非晶質ケイ素膜は、触媒元素をゲッタリングした後は、半導体装置にとって不必要なものである。よって、この第２の非晶質ケイ素膜は除去する必要があるが、その際に、第２の非晶質ケイ素膜に対して下層の結晶性ケイ素膜を残すように、第２の非晶質ケイ素膜のみを除去する必要がある。このためには、上記結晶性ケイ素膜と第２の非晶質ケイ素膜との間で１００％近いエッチング選択比をもったエッチング処理が望まれるが、実際には、同様のケイ素膜系材料であるので、その選択エッチングは不可能である。よって、上記結晶性ケイ素膜と第２の非晶質ケイ素膜との間に、第２の非晶質ケイ素膜を除去する際のエッチングストッパーとなるバリア薄膜を設けることが有効である。このときのバリア薄膜としては、第２の非晶質ケイ素膜を除去する際のエッチングストッパーとして、十分なエッチング選択比を有している必要があるのは勿論であるが、結晶性ケイ素膜からバリア薄膜を通過して第２の非晶質ケイ素膜へと触媒元素の移動が行われる必要がある。このときの移動をバリア薄膜が阻害するようであれば、ゲッタリングシンクとなる第２の非晶質ケイ素膜への触媒元素の十分な移動は行われず、十分なゲッタリング効果は得られない。そのため、上記結晶性ケイ素膜と第２の非晶質ケイ素膜との間に設けられるバリア薄膜としては、膜厚５０Å以下の酸化ケイ素膜を用いることが望ましい。このようなバリア薄膜であれば、そのバリア薄膜は、選択エッチグを可能にし、触媒元素の移動を阻害しない。また、上記バリア薄膜の膜厚が５０Åより厚ければ、結晶性ケイ素膜と第２の非晶質ケイ素膜との間で触媒元素の十分な移動は行われず、高いゲッタリング効果を得ることはできない。
【００６５】
一実施形態の半導体装置の製造方法は、レーザ光の照射により結晶性が高められた上記結晶性ケイ素膜上に、上記第２の非晶質ケイ素膜を設けている。
【００６６】
上記実施形態の半導体装置の製造方法によれば、上記触媒元素により結晶化された結晶性ケイ素膜の結晶性をより向上させ、半導体装置の性能、特に電流駆動能力をより向上させる方法としては、触媒元素により結晶化された結晶性ケイ素膜に対してさらに高温の酸化雰囲気中にて熱処理を行うか、あるいは、その結晶性ケイ素膜に対してレーザ光を照射することが有効である。前者の高温で酸化雰囲気中にて熱処理を行うことにより、結晶性ケイ素膜の結晶性をさらに向上する方法では、触媒元素により結晶化された結晶性ケイ素膜に対して、さらに高温（８００℃〜１１００℃）で酸化処理を行うと、酸化作用により生じる過飽和Ｓｉ原子が、結晶性ケイ素膜中へ供給されて、結晶性ケイ素膜中の結晶欠陥（特に不対結合手：ダングリングボンド）に入り込むことによって、その結晶欠陥を消滅させることができる。しかし、このような方法では、安価なガラス基板を基板として使用できない。その観点から、後者のレーザ光を照射する方法がより有効である。
【００６７】
また、上記触媒元素により結晶化された結晶性ケイ素膜にレーザ光を照射した場合、結晶性ケイ素膜と非晶質ケイ素膜との融点の相違から結晶粒界部や微小な残留非晶質領域（未結晶化領域）が集中的に処理される訳であるが、通常の固相成長法で形成した結晶性ケイ素膜では、結晶構造が双晶状態であるため、強光照射後も結晶粒内部で双晶欠陥として残る。それに比べ、上記触媒元素により結晶化した結晶性ケイ素膜は、柱状結晶で形成されており、その内部は単結晶状態であるため、強光の照射により結晶粒界部が処理されると基板全面にわたって単結晶状態に近い良質の結晶性ケイ素膜が得られ、結晶性の観点から、その有効性は非常に高い。また、元々結晶性を有する結晶性ケイ素膜に対してレーザ照射を行うのであるから、非晶質ケイ素膜に直接レーザ照射して、その非晶質ケイ素膜を結晶化する方法とは異なり、レーザ照射のばらつきは大きく緩和され、均一性上の問題も生じない。但し、このようなレーザ光照射処理を行う工程は、半導体素子形成領域となる結晶性ケイ素膜上に第２の非晶質ケイ素膜を設ける工程の前に、すなわち、触媒元素を第２の非晶質ケイ素膜へゲッタリングする前に、行うことが望ましい。なぜなら、上記触媒元素による固相結晶化で得られた結晶性ケイ素膜にレーザ光を照射すると、触媒元素の存在形態に変化が生じる。具体的に述べると、シリサイドとしての凝集・再凝集が起こる訳である。上記結晶性ケイ素膜より触媒元素を取り除くゲッタリング工程としては、結晶性ケイ素膜の結晶状態が完全に固まってから行うのが望ましく、そうすることにより理想的なゲッタリングが行える。逆に言うと、ゲッタリング後に結晶性ケイ素膜の結晶性を助長するような処理を行った場合、ゲッタリング後に残留し固溶していた触媒元素が再凝集してシリサイド化してしまう。このようにシリサイド化した触媒元素が含まれる半導体素子形成領域を用いて半導体素子を形成した場合は、半導体素子に電気的悪影響を与える可能性がある。
【００６８】
一実施形態の半導体装置の製造方法は、上記半導体素子形成領域における上記触媒元素の濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３〜２×１０１７ａｔｏｍｓ／ｃｍ３の範囲内である。
【００６９】
上記実施形態の半導体装置の製造方法によれば、上記半導体素子形成領域内に残留する触媒元素量を出来る限り低減し、高性能で高信頼性、高安定性の半導体装置を実現することを目的としている。このためには、最終的に得られる半導体装置の半導体素子形成領域における触媒元素の濃度が、１×１０１６ａｔｏｍｓ／ｃｍ３〜２×１０１７ａｔｏｍｓ／ｃｍ３の範囲内であれば良い。上記半導体素子形成領域中の触媒元素濃度を２×１０１７ａｔｏｍｓ／ｃｍ３以下にすることで、触媒元素が半導体素子特性に及ぼす電気的な悪影響は全く見られなくなる。そして、本発明の半導体装置の製造方法を用いた結果、このような低濃度を実現することができる。また、上記触媒元素を用い結晶化を行う限りは、最低限１×１０１６ａｔｏｍｓ／ｃｍ３の濃度の触媒元素は半導体素子形成領域内に残り、これ以下に低減することは、現状考えられるどのような方法をもってしても不可能である。そのため、上記触媒元素により結晶化を行った結果として、少なくとも１×１０１６ａｔｏｍｓ／ｃｍ３以上の濃度の触媒元素が半導体素子形成領域内に残存する。
【００７０】
【発明の実施の形態】
（実施の形態１）
図１（ａ）〜（ｇ）は、本発明の実施の形態１の半導体装置の製造方法を示す工程断面図であり、本実施の形態１では、ガラス基板上にＮ型ＴＦＴを作製する際の工程に対して本発明を利用した場合についての説明を行う。上記Ｎ型ＴＦＴは、アクティブマトリクス型の液晶表示装置のドライバー回路や画素部分は勿論、薄膜集積回路を構成する素子としても利用することができる。なお、上記半導体装置の製造方法によれば、図１（ａ），（ｂ），…，（ｇ）の順に工程が順次進行する。
【００７１】
以下、上記半導体装置の製造方法について説明する。
【００７２】
まず、図１（ａ）に示すように、絶縁表面を有する基板としてのガラス基板１０１上に例えばプラズマＣＶＤ法によって厚さ３００ｎｍ〜５００ｎｍ程度の酸化ケイ素からなる下地膜１０２を形成する。この下地膜１０２は、ガラス基板１０１上に積層される層へガラス基板１０１の不純物が拡散するのを防ぐために設けられる。
【００７３】
引き続いて、プラズマＣＶＤ法によって、厚さ２０ｎｍ〜８０ｎｍ、例えば厚さ４０ｎｍの真性（Ｉ型）の第１の非晶質ケイ素膜（ａ−Ｓｉ膜）１０３を下地膜１０２上に成膜する。本実施の形態１では、平行平板式のプラズマＣＶＤ装置を用い、加熱温度を３００℃とし、シラン（ＳｉＨ４）ガスと水素（Ｈ２）ガスを材料ガスに用いている。そして、ＲＦパワーのパワー密度を１０ｍＷ／ｃｍ２〜２００ｍＷ／ｃｍ２、例えば８０ｍＷ／ｃｍ２にして、第１の非晶質ケイ素膜１０３の形成を行っている。
【００７４】
そして、上記第１の非晶質ケイ素膜１０３の表面に、触媒元素としてのニッケル１０４の微量添加を行う。このニッケル１０４の微量添加は、ニッケルが溶かされた溶液を第１の非晶質ケイ素膜１０３上に保持し、その溶液をスピナーにより第１の非晶質ケイ素膜１０３上に均一に延ばし乾燥させることにより行っている。本実施の形態１では、上記溶液の溶質として酢酸ニッケルを用い、上記溶液の溶媒として水を用いており、上記溶液中のニッケル濃度は１０ｐｐｍとなるように調節されている。また、上記第１の非晶質ケイ素膜１０３の表面上のニッケル濃度を全反射蛍光Ｘ線分析（ＴＲＸＲＦ）法により測定すると、そのニッケル濃度は７×１０１２ａｔｏｍｓ／ｃｍ２程度であった。
【００７５】
次に、不活性雰囲気下、例えば窒素雰囲気にて加熱処理を行う。この加熱処理においては、昇温途中にまず第１の非晶質ケイ素膜１０３中の水素離脱処理を行った後、さらに高温で第１の非晶質ケイ素膜１０３の結晶化を行っている。具体的には、第１ステップの加熱処理として４５０℃〜５２０℃で１時間〜２時間のアニール処理を行い、第２ステップの加熱処理としては５２０℃〜５７０℃で２時間〜８時間のアニール処理を行う。本実施の形態１では、一例として、５００℃にて１時間の処理を行った後、５５０℃で４時間の加熱処理を行っている。これにより、上記第１の非晶質ケイ素膜１０３の表面に添加されたニッケル１０４が第１の非晶質ケイ素膜１０３中に拡散すると共に、非晶質ケイ素膜１０３内でシリサイドが生じ、そのシリサイドを核として第１の非晶質ケイ素膜１０３の結晶化が進行する。そうすると、図１（ｂ）に示すように、上記非晶質ケイ素膜１０３は結晶化され、結晶性ケイ素膜１０３ａとなる。
【００７６】
次に、上記結晶性ケイ素膜１０３ａにレーザ光１０５を照射することにより、結晶性ケイ素膜１０３ａを再結晶化し、その結晶性ケイ素膜１０３ａの結晶性を向上させる。そのレーザ光１０５は、波長３０８ｎｍ、パルス幅４０ｎｓｅｃのＸｅＣｌ（キセノン塩素）エキシマレーザ装置を用いて照射される。また、上記レーザ光１０５の照射条件は、照射時にガラス基板１０１を２００℃〜４５０℃、例えば４００℃に加熱し、エネルギ密度が２５０ｍＪ／ｃｍ２〜４５０ｍＪ／ｃｍ２、例えば３５０ｍＪ／ｃｍ２で照射することである。そのレーザ光１０５のビームサイズは、ガラス基板１０１の表面で１５０ｍｍ×１ｍｍの長尺形状となるように設定されており、長尺方向に対して垂直方向に０．０５ｍｍのステップ幅で順次走査を行った。すなわち、上記結晶性ケイ素膜１０３ａの任意の一点において、計２０回のレーザ照射が行われることになる。このようにして、固相結晶化により得られた結晶性ケイ素膜１０３ａは、レーザ照射の溶融固化過程により結晶欠陥が低減され、より高品質な結晶性ケイ素膜１０３ｂとなる。
【００７７】
次に、上記結晶性ケイ素膜１０３ｂの表面層を薄膜酸化することで、図１（ｃ）に示すように、エッチングストッパーとなるバリア薄膜としての酸化ケイ素膜１０６を形成する。上記酸化ケイ素膜１０６の形成は、結晶性ケイ素膜１０３ｂの表面にオゾン水を保持することで行っている。このときのオゾン水中のオゾン濃度は、５ｍｇ／ｌ以上であることが望ましく、本実施の形態１では、上記オゾン水中のオゾン濃度は例えば８ｍｇ／ｌとしている。また、上記結晶性ケイ素膜１０３ｂの表面におけるオゾン水の保持時間は例えば１分としている。より緻密な酸化ケイ素膜１０６を形成するには、オゾン水処理の前に、結晶性ケイ素膜１０３ｂの表面の自然酸化膜を取っておくことが望ましく、本実施の形態１でもオゾン水処理の前にフッ酸洗浄を行って、活性なケイ素膜表面を露出させてから、オゾン水による処理を行っている。このようにして形成された酸化ケイ素膜１０６の膜厚を分光エリプソで測定したところ、その膜厚は約３０Åであった。
【００７８】
次に、上記酸化ケイ素膜１０６上に第２の非晶質ケイ素膜を、成膜温度４００℃以下でのプラズマＣＶＤにより形成する。この第２の非晶質ケイ素膜は、ノンドープの（イントリンシックな）非晶質ケイ素膜１０７と、この非晶質ケイ素膜１０７上に形成され、リン（Ｐ）を含有する非晶質ケイ素膜１０８とからなる。そのノンドープの非晶質ケイ素膜１０７は、酸化ケイ素膜１０６を覆うように、プラズマＣＶＤ法により形成されている。そして、上記非晶質ケイ素膜１０７上に、リンを含む非晶質ケイ素膜１０８をプラズマＣＶＤ法を用いて積層している。本実施の形態１では、マルチチャンバーのプラズマＣＶＤ装置を用いて、大気中に出すことなく、非晶質ケイ素膜１０７および非晶質ケイ素膜１０８を連続で形成している。非晶質ケイ素膜１０７は、ニッケルに対するゲッタリングシンクであり、非晶質ケイ素膜１０８から結晶性ケイ素膜１０３ｂへのリンの拡散・汚染を防止するためのバッファ層の役割も担っている。このときの非晶質ケイ素膜１０７の成膜には、基板加熱温度を３５０℃とし、シランガスと水素ガスを材料ガスとして用いている。また、上記非晶質ケイ素膜１０８の形成では、シランガスとホスフィン（ＰＨ３）ガスを材料ガスとして用いている。この際、上記非晶質ケイ素膜１０８中のリンの濃度は、ホスフィンガスの流量比で任意に変更することが可能である。本実施の形態１では、ＰＨ３／ＳｉＨ４流量比を３／１００としている。このときの非晶質ケイ素膜１０８中のリン濃度は１％程度である。
【００７９】
次に、不活性雰囲気下、例えば窒素雰囲気にて高速熱アニール処理を施す。
このときの高速熱アニール処理では、５５０℃以下の予熱温度から昇温が始めると共に、少なくとも３０℃／分以上、好ましくは１００℃／分以上の昇温速度で昇温が行われることが望ましい。そして、上記高速熱アニール処理において昇温後に行うべきメイン加熱は、６００℃〜７５０℃の温度で１秒〜１５分で行われるのが望ましく、６５０℃〜７００℃の温度で１分〜１０分であることがより望ましい。また、本実施の形態１では、ガラス基板１０１を用いているので、ガラス基板１０１の反りとシュリンケージ（熱収縮率あるいは熱膨張率）の対策から、メイン加熱の温度から少なくとも５５０℃までの降温速度は１００℃／分以下であることが望ましい。このようにすることで、ガラス基板１０１の反りも発生せず、シュリンケージ値も実用範囲内の２５ｐｐｍ以下に抑えることができる。実際に本実施の形態１では、図７（ａ）に示すように、ガラス基板１０１を４００℃に余熱した状態から、昇温速度１３８℃／分，約２分間の昇温を行うことにより、メイン加熱の温度６７５℃まで上げる。そして、その６７５℃のメイン加熱を３分間行った後、降温速度６９℃／分，約４分間の降温を行って４００℃まで降温し、さらに２００℃／分，１分間の降温を行って４００℃から基板取り出し温度の２００℃まで下げる。本実施の形態１では、図示しないが、抵抗性加熱炉を用いている。この抵抗性加熱炉内で温度勾配をつくり、ガラス基板１０１を抵抗性加熱炉内に挿入する速度をコントロールすることで、図７（ａ）に示す温度プロファイルの高速熱アニール処理を実現した。このとき、上記ガラス基板１０１は１枚ずつ処理し、抵抗性過熱炉内に挿入する際の熱容量を出来る限り小さくすることがポイントである。また、上記高速熱アニール処理は、ガラス基板１０１の表面に高温加熱されたＮ２ガスを均一に吹き付けることで、熱輻射のみでは得られない高速の昇温速度と、昇温途中でのガラス基板１０１の表面内の均熱性とを得ている。このような高温ガス加熱を併用した枚葉式の抵抗性加熱炉を用いるメリットとして、ガラス基板１０１の各部の温度を均一に保ったまま、昇温・降温が行えるため、ガラス基板１０１における歪みが生じにくい。また、昇温・降温速度を非常に制御よくコンロトールすることが可能であり、他のランプ照射法に比べ、ガラス基板１０１の使用に対してより適している。
【００８０】
上記高速熱アニール処理により、非晶質ケイ素膜１０７と、リンを含む非晶質ケイ素膜１０８とは完全には結晶化されず、非晶質ケイ素膜１０７，１０８の欠陥がニッケルに対する偏析トラップとなって、結晶性ケイ素膜１０３ｂ中のニッケル１０４が、図１（ｄ）の矢印１０９で示す方向に引き出される。このとき、リンを含非晶質ケイ素膜１０８においては、リンによるニッケルのゲッタリング効果も加わり、より強烈なゲッタリングシンクとして作用する。このときニッケルは薄膜の酸化ケイ素膜１０６を通過して移動するが、膜厚が約３０Åの酸化ケイ素膜１０６はその移動の妨げとはならない。これにより、上記結晶性ケイ素膜１０３ｂ中のニッケルのほとんどは、非晶質ケイ素膜１０７と、リンを含む非晶質ケイ素膜１０８とへと移動し、非晶質ケイ素膜１０７，１０８のニッケル濃度が高くなる。逆に、上記結晶性ケイ素膜１０３ｂのニッケル濃度は大幅に低くなり、ニッケル濃度の低い高品質な結晶性ケイ素膜１０３ｃが得られる。このときの実際の結晶性ケイ素膜１０３ｃ中のニッケル濃度は、二次イオン質量分析法（ＳＩＭＳ）により測定したところ５×１０１６ａｔｏｍｓ／ｃｍ３程度にまで低減されていた。ちなみに、本発明のような高速熱アニール処理を用いない従来法の場合には、２×１０１７ａｔｏｍｓ／ｃｍ３程度である。上記結晶性ケイ素膜１０３ｂの膜中のニッケル濃度は１×１０１８ａｔｏｍｓ／ｃｍ３程度であり、高速熱アニール処理により約１／２０まで残留ニッケル濃度を低減することができた。この段階で結晶性ケイ素膜１０３ｃに残っているニッケルは、シリサイド状態では無く、固溶した状態で存在しているため、ＴＦＴの電気特性上問題とならない。
【００８１】
次に、上記ニッケルをゲッタリングし、ニッケル濃度が高くなった非晶質ケイ素膜１０７，１０８を全面的にエッチング除去する。このときのエッチングでは、酸化ケイ素膜１０６がエッチングストッパーとして十分作用するように、酸化ケイ素膜１０６と十分エッチング選択比のあるエッチャントが求められる。本実施の形態１では、現像液のような強アルカリ溶液を用いた。上記非晶質ケイ素膜１０７，１０８を除去した後、酸化ケイ素膜１０６をエッチング除去する。このとき、十分に下層の結晶性ケイ素膜１０３ｃと選択性のある１：１００バッファードフッ酸（ＢＨＦ）をエッチャントとして用い、ウェットエッチングを行っている。
【００８２】
その後、上記結晶性ケイ素膜１０３ｃの不要な部分を除去して素子間分離を行と、図１（ｅ）に示すように、ＴＦＴを形成するための島状の半導体素子形成領域（ソース領域，ドレイン領域，チャネル領域）１１０が形成される。
【００８３】
次に、上記半導体素子形成領域１１０を覆うために、図１（ｆ）に示すように、酸化ケイ素からなり、厚さ２０ｎｍ〜１５０ｎｍ、例えば１００ｎｍのゲート絶縁膜１１１を成膜する。上記ゲート絶縁膜１１１を成膜した後、ゲート絶縁膜１１１自身のバルク特性、および、半導体素子形成領域１１０とゲート絶縁膜１１１との界面特性を向上させるために、不活性ガス雰囲気下で５００℃〜６００℃で１時間〜４時間のアニールを行った。本実施の形態１のゲート絶縁膜１１１の形成では、ＴＥＯＳ（Tetra Ethoxy Ortho Silicate）を原料とし、それを酸素と共に基板温度１５０℃〜６００℃、好ましくは３００℃〜４５０℃で、ＲＦプラズマＣＶＤ法で分解・堆積している。また、上記ゲート絶縁膜１１１の形成は、ＴＥＯＳを原料とし、それをオゾンガスと共に基板温度を３５０℃〜６００℃、好ましくは４００℃〜５５０℃で、減圧ＣＶＤ法もしくは常圧ＣＶＤ法で形成してもよい。
【００８４】
引き続いて、スパッタリング法によって、厚さ４００ｎｍ〜８００ｎｍ、例えば６００ｎｍのアルミニウム膜をゲート絶縁膜１１１上に成膜する。そして、上記アルミニウム膜を所望の形状にパターニングすることより、ゲート電極１１２を形成する。さらに、上記ゲート電極１１２の表面層を陽極酸化して、酸化物層１１３を形成する。このゲート電極１１２を例えばアクティブマトリクス基板の画素ＴＦＴのゲート電極とする場合には、平面的にはゲート電極１１２がゲートバスラインも構成することになる。また、上記陽極酸化は、酒石酸が１％〜５％含まれたエチレングリコール溶液中で行い、最初一定電流で２２０Ｖまで電圧を上げ、その状態で１時間保持して終了させる。このようにして得られた酸化物層１１３の厚さは２００ｎｍである。なお、上記酸化物層１１３は、後のイオンドーピング工程において、オフセットゲート領域を形成する厚さとなるので、オフセットゲート領域の長さを上記陽極酸化工程で決めることができる。
【００８５】
次に、イオンドーピング法によって、ゲート電極１１２とその周囲の酸化物層１１３をマスクとして、不純物であるリンを注入する。これにより、上記リンが注入されたＮ型の不純物拡散領域１１５，１１６は、ＴＦＴのソース領域，ドレイン領域にすべき領域であり、ゲート電極１１２およびその周囲の酸化層１１３にマスクされ不純物が注入されない領域１１４は、ＴＦＴのチャネル領域にすべき領域である。本実施の形態１では、ドーピングガスとしてホスフィンを用い、加速電圧を６０ｋＶ〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０１５ｃｍ−２〜８×１０１５ｃｍ−２、例えば２×１０１５ｃｍ−２としている。
【００８６】
その後、レーザ光１２０の照射によってアニール処理を行い、イオン注入した不純物のリンを活性化を行うと同時に、上記不純物導入工程で結晶性が劣化した部分の結晶性を改善させる。この際に使用するレーザ装置は、波長３０８ｎｍ、パルス幅４０ｎｓｅｃのＸｅＣｌエキシマレーザ装置であり、レーザ光１２０のエネルギ密度は１５０ｍＪ／ｃｍ２〜４００ｍＪ／ｃｍ２、好ましくは２００ｍＪ／ｃｍ２〜２５０ｍＪ／ｃｍ２である。こうして形成されたＮ型の不純物拡散領域１１５，１１６のシート抵抗は、２００Ω／□〜５００Ω／□であった。
【００８７】
引き続いて、図１（ｇ）に示す層間絶縁膜１２１を形成するために、厚さ６００ｎｍ程度の酸化ケイ素膜あるいは窒化ケイ素膜を積層する。上記酸化ケイ素膜を積層する場合には、ＴＥＯＳを原料とし、これと酸素とのプラズマＣＶＤ法、もしくはオゾンとの減圧ＣＶＤ法あるいは常圧ＣＶＤ法によって形成すれば、段差被覆性に優れた良好な層間絶縁膜１２１が得られる。また、シランガスとアンモニア（ＮＨ３）ガスを原料ガスとしてプラズマＣＶＤ法で成膜された窒化ケイ素膜を用いれば、半導体素子形成領域１１０とゲート絶縁膜１１１との界面に水素原子が供給されて、ＴＦＴ特性を劣化させる不対結合手を低減する効果がある。
【００８８】
次に、上記酸化ケイ素膜あるいは窒化ケイ素膜にコンタクホールを形成して、層間絶縁膜１２１を得る。そして、上記コンタクトホールを埋めるように、金属材料、例えば窒化チタン膜とアルミニウム膜とを積層して、ＴＦＴ１２３の電極・配線１２２，１２２を形成する。上記窒化チタン膜は、アルミニウムが半導体層に拡散するのを防止する目的のバリア膜として設けられる。また、上記ＴＦＴ１２３を画素ＴＦＴとして用いる場合、ＴＦＴ１２３は画素電極をスイッチングする素子であるので、ドレイン電極となる一方の電極・配線１２２には、ＩＴＯなど透明導電膜からなる画素電極を設ける。この場合、他方の電極・配線１２２は、ソースバスラインを構成することになり、ソースバスラインを介してビデオ信号が供給され、ゲートバスラインを兼ねるゲート電極１１２のゲート信号に基づいて画素電極に必要な電荷が書き込まれる。
【００８９】
最後に、１気圧の水素雰囲気で３５０℃、１時間のアニール処理を行って、ＴＦＴ１２３を完成させる。さらに必要に応じて、ＴＦＴ１２３を保護する目的で、ＴＦＴ１２３上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【００９０】
このように作製したＴＦＴ１２３は、電界効果移動度が２５０ｃｍ２／Ｖｓ程度、閾値電圧が１．５Ｖ程度と非常に高性能であるのにもかかわらず、従来の方法で作製されたＴＦＴで頻繁に見られたＴＦＴオフ動作時のリーク電流の異常な増大が全く無く、単位Ｗ当たり１ｐＡ以下と非常に低い値を安定して示した。この値は、触媒元素を用いずに作成した従来のＴＦＴと比べても全く差が無いものであり、製造歩留まりを大きく向上することができた。また、繰り返し測定やバイアスや温度ストレスによる耐久性試験を行っても、ほとんど特性劣化は見られず、従来のものと比べて非常に信頼性が高い。
【００９１】
そして、本実施の形態１に基づいて作製された液晶表示用アクティブマトリクス基板を実際に点灯評価したところ、従来の方法により作成したものに比べて表示むらが明らかに少なく、ＴＦＴリークによる画素欠陥も極めて少なく、コントラスト比の高い高表示品位の液晶パネルが得られた。
【００９２】
また、上記ＴＦＴ１２３は薄膜集積回路などにも簡単に応用でき、その場合にはゲート電極１１２上にもコンタクトホールを形成し、必要とする配線を施せばよい。
【００９３】
（実施の形態２）
図２（ａ）〜（ｄ）および図３（ｅ）〜（ｇ）は、本発明の実施の形態２の半導体装置の製造方法を示す工程断面図であり、本実施の形態２では、アクティブマトリクス型の液晶表示装置の周辺駆動回路や、一般の薄膜集積回路を形成するＮ型ＴＦＴとＰ型ＴＦＴを相補型に構成したＣＭＯＳ構造の回路をガラス基板上に作製する。なお、上記半導体装置の製造方法は、図２（ａ），…，（ｄ）、図３（ｅ），…，（ｇ）の順に工程が順次進行する。
【００９４】
まず、図２（ａ）に示すように、絶縁表面を有する基板としてのガラス基板２０１上に例えばスパッタリング法によって厚さ３００ｎｍ〜５００ｎｍ程度の酸化ケイ素からなる下地膜２０２を形成する。この下地膜２０２は、ガラス基板２０１上に積層される層へガラス基板２０１の不純物が拡散するのを防ぐために設けられる。
【００９５】
次に、プラズマＣＶＤ法によって、厚さ２０ｎｍ〜８０ｎｍ、例えば４０ｎｍの真性（Ｉ型）の第１の非晶質ケイ素膜２０３を成膜する。本実施の形態２では、平行平板式のプラズマＣＶＤ装置を用い、加熱温度を３００℃とし、シランガスと水素ガスを材料ガスに用いている。そして、ＲＦパワーのパワー密度を１０ｍＷ／ｃｍ２〜２００ｍＷ／ｃｍ２、例えば８０ｍＷ／ｃｍ２として行っている。
【００９６】
次に、上記第１の非晶質ケイ素膜２０３の表面上に、触媒元素としてのニッケル２０４の微量添加を行う。このニッケル２０４の微量添加は、ニッケルを溶かせた溶液を第１の非晶質ケイ素膜２０３上に保持し、その溶液をスピナーにより第１の非晶質ケイ素膜２０３上に均一に延ばし乾燥させることにより行っている。本実施の形態２では、上記溶液の溶質として酢酸ニッケルを用い、上記溶液の溶媒としてエタノールを用いており、上記溶液中のニッケル濃度は１ｐｐｍとなるように調節されている。また、上記第１の非晶質ケイ素膜２０３の表面上のニッケル濃度を全反射蛍光Ｘ線分析法により測定すると、５×１０１２ａｔｏｍｓ／ｃｍ２程度であった。
【００９７】
そして、不活性雰囲気下、例えば窒素雰囲気にて加熱処理を行う。この加熱処理としては、５２０℃〜５７０℃で２時間〜８時間のアニール処理を行うことが望ましく、本実施の形態２では、一例として、５５０℃で４時間の加熱処理を行っている。これにより、上記第１の非晶質ケイ素膜２０３の表面上に添加されたニッケル２０４のシリサイド化が起こり、シリサイド化したニッケルを核として第１の非晶質ケイ素膜２０３の結晶化が進行し、図２（ｂ）に示すように、結晶性ケイ素膜２０３ａとなる。しかし、上記ニッケル２０４の添加量は、非晶質ケイ素膜２０３を全て結晶化するためには、触媒元素の量が不十分であり、結晶性ケイ素膜２０３ａの一部において微小な（数μｍ程度の）非晶質領域が残存し、結晶成長が停止している。５７０℃以下の温度では、ケイ素膜自体の結晶成長は起こらないため、結晶成長が及ばない未結晶化領域はそのまま残る。要するに、本実施の形態２における５５０℃、４時間の加熱処理の後に得られる結晶性ケイ素膜２０３ａは、結晶化領域の中に微小な非晶質領域が混在した状態となっている。
【００９８】
次に、上記結晶性ケイ素膜２０３ａにレーザ光２０５を照射することにより、結晶性ケイ素膜２０３ａをさらに結晶化させ、結晶性ケイ素膜２０３ｂを得る。そのレーザ光２０５は、波長３０８ｎｍ、パルス幅４０ｎｓｅｃのＸｅＣｌエキシマレーザ装置を用いて照射される。また、上記レーザ光２０５の照射条件は、照射時にガラス基板２０１を２００℃〜４５０℃、例えば４００℃に加熱し、エネルギ密度２００ｍＪ／ｃｍ２〜４５０ｍＪ／ｃｍ２、例えば３５０ｍＪ／ｃｍ２ですることである。そのレーザ光２０５のビームサイズは、ガラス基板２０１の表面で１５０ｍｍ×１ｍｍの長尺形状となるように設定されており、長尺方向に対して垂直方向に０．０５ｍｍのステップ幅で順次走査を行った。すなわち、上記結晶性ケイ素膜２０３ａの任意の一点において、計２０回のレーザ照射が行われることになる。このレーザ照射により、結晶性ケイ素膜２０３ａ中に残存している非晶質領域が優先的に溶融し、結晶化領域の良好な結晶成分のみを反映して膜全体が結晶化される。
【００９９】
次に、上記結晶性ケイ素膜２０３ｂの表面層を薄膜酸化することで、エッチングストッパーとなるバリア薄膜としての酸化ケイ素膜２０６を形成する。この酸化ケイ素膜２０６の形成は、結晶性ケイ素膜２０３ｂの表面にエキシマＵＶ（紫外線）光を照射することにより行っている。上記エキシマＵＶ光の照射時間は１分であり、酸化ケイ素膜２０６の膜厚を分光エリプソで測定したところ、その膜厚は約３０Åであった。
【０１００】
次に、成膜温度４００℃以下でのプラズマＣＶＤ法によって、図２（ｃ）に示すように、酸化ケイ素膜２０６を覆うように、リンとホウ素（Ｂ）とを含む第２の非晶質ケイ素膜２０８を形成する。本実施の形態２では、平行平板式のプラズマＣＶＤ装置を用いて、基板加熱温度を３５０℃とし、シランガスとホスフィンガス、ジボラン（Ｂ２Ｈ６）ガスを材料ガスとして、第２の非晶質ケイ素膜２０８の成膜を行っている。この際、上記第２の非晶質ケイ素膜２０８中のリンおよびホウ素の濃度は、これらの３種のガスの流量比で任意に変更することが可能である。本実施の形態２では、ＰＨ３／Ｂ２Ｈ６／ＳｉＨ４流量比を３／１／１００として行っている。このときの第２の非晶質ケイ素膜２０８中のリン濃度は１．０％程度であり、ホウ素の濃度は０．５％程度であった。
【０１０１】
次に、不活性雰囲気下、例えば窒素雰囲気にて高速熱アニール処理を施す。このときの高速熱アニール処理では、５５０℃以下の予熱温度から昇温が始めると共に、少なくとも３０℃／分以上、好ましくは１００℃／分以上の昇温速度で昇温を行われることが望ましい。そして、上記高速熱アニール処理において昇温後に行うべきメイン加熱は、６００℃〜７５０℃の温度で１秒〜１５分で行われるのが望ましく、６５０℃〜７００℃の温度で１分〜１０分で行われることがより望ましい。本実施の形態２では、ガラス基板２０１を用いているので、ガラス基板２０１の反りとシュリンケージ（熱収縮率あるいは熱膨張率）の対策から、メイン加熱の温度から少なくとも５５０℃までの降温速度は１００℃／分以下であることが望ましい。このようにすることで、上記ガラス基板２０１の反りも発生せず、シュリンケージ値も実用範囲内の２５ｐｐｍ以下に抑えることができる。実際に本実施の形態２では、図７（ｂ）に示すように、ガラス基板２０１を５００℃に余熱した状態から、昇温速度２００℃／分，１分間の昇温を行うことにより、メイン加熱の温度７００℃まで上げる。そして、７００℃のメイン加熱を１分間行った後、降温速度５０℃／分，４分間の降温を行って５００℃まで下げる。さらに、２００℃／分，１分間の降温を行って、５００℃から基板取り出し温度の３００℃まで下げる。本実施の形態２では、抵抗性加熱炉を用いて抵抗性加熱炉内で温度勾配をつくり、ガラス基板２０１を抵抗性加熱炉内に挿入する速度をコントロールすることで、図７（ｂ）に示す温度プロファイルの高速熱アニール処理を実現している。このとき、上記ガラス基板２０１は１枚ずつ処理し、抵抗性加熱炉内に挿入する際の熱容量を出来る限り小さくすることがポイントである。また、上記高速熱アニール処理は、ガラス基板２０１の表面に高温加熱された窒素（Ｎ２）ガスを均一に吹き付けることで、熱輻射のみでは得られない高速の昇温速度と昇温途中でのガラス基板２０１の表面内の均熱性を得ている。このような高温ガス加熱を併用した枚葉式の抵抗性加熱炉を用いるメリットとして、ガラス基板２１の各部の温度を均一に保ったまま、昇温降温が行えるため、ガラス基板２０１における歪みが生じにくい。また、昇温・降温速度を非常に制御よくコンロトールすることが可能であり、他のランプ照射法に比べ、ガラス基板２０１の使用に対してより適している。
【０１０２】
上記高速熱アニール処理により、第２の非晶質ケイ素膜２０８は完全には結晶化されず、その欠陥がニッケルに対する偏析トラップとなって下層の結晶性ケイ素膜２０３ｂ中のニッケル２０４が、図２（ｃ）の矢印２０９で示す方向に向かって引き出される。このとき、リンとホウ素との作用により、このゲッタリング効果は非常に高められ、より強烈なゲッタリングシンクとして作用する。このときニッケルは薄膜の酸化ケイ素膜２０６を通過して移動するが、膜厚が約３０Åの酸化ケイ素膜２０６はその移動の妨げとはならない。これにより、上記結晶性ケイ素膜２０３ｂ中のニッケルのほとんどは、第２の非晶質ケイ素膜２０８へと移動し、第２の非晶質ケイ素膜２０８でのニッケル濃度が高くなる。逆に、上記結晶性ケイ素膜２０３ｂのニッケル濃度は大幅に低くなり、ニッケル濃度の低い高品質な結晶性ケイ素膜２０３ｃが得られる。このときの実際の結晶性ケイ素膜２０３ｃ中のニッケル濃度は、二次イオン質量分析法により測定したところ４×１０１６ａｔｏｍｓ／ｃｍ３程度にまで低減されていた。ちなみに、本発明のような高速熱アニール処理を用いない従来法の場合には、２×１０１７ａｔｏｍｓ／ｃｍ３程度である。そして、上記結晶性ケイ素膜２０３ｂの膜中ニッケル濃度は１×１０１８ａｔｏｍｓ／ｃｍ３程度であり、本発明により約１／２０まで残留ニッケル濃度を低減することができた。この段階で結晶性ケイ素膜２０３ｃに残っているニッケルは、シリサイド状態では無く、固溶した状態で存在しているため、ＴＦＴの電気特性上問題とならない。
【０１０３】
次に、上記ニッケルをゲッタリングし、ニッケル濃度が高くなった第２の非晶質ケイ素膜２０８を全面的にエッチング除去する。このときのエッチングとしては、酸化ケイ素膜２０６がエッチングストッパーとして十分作用するように、酸化ケイ素膜２０６と十分エッチング選択比のあるエッチャントが求められる。本実施の形態２では、現像液のような強アルカリ液を用いている。上記第２の非晶質ケイ素膜２０８を除去した後、酸化ケイ素膜２０６をエッチング除去する。このとき、十分に下層の結晶性ケイ素膜２０３ｃと選択性のある１：１００バッファードフッ酸をエッチャントとして用い、ウェットエッチングにより行っている。
【０１０４】
その後、上記結晶性ケイ素膜２０３ｃを所望の形状にパターニングすることにより、図２（ｄ）に示すように、ＴＦＴを形成するための半導体素子形成領域２１０ｎ，２１０ｐを残し、それ以外の領域をエッチング除去して素子間分離を行う。
【０１０５】
次に、上記半導体素子形成領域２１０ｎ，２１０ｐを覆うために、図３（ｅ）に示すように、酸化ケイ素からなり、厚さ２０ｎｍ〜１５０ｎｍ、例えば１００ｎｍのゲート絶縁膜２１１として成膜する。本実施の形態２のゲート絶縁膜２１１の形成は、ＴＥＯＳを原料とし、それを酸素と共に基板温度１５０℃〜６００℃、好ましくは３００℃〜４５０℃で、ＲＦプラズマＣＶＤ法で分解・堆積している。
【０１０６】
引き続いて、上記ゲート絶縁膜２１１上にスパッタリング法によって高融点メタルを堆積し、これを所望の形状にパターニング形成して、ゲート電極２１２ｎ，２１２ｐとする。このときの高融点メタルとしては、タンタル（Ｔａ）あるいはタングステン（Ｗ）が望ましい。本実施の形態２では、微量の窒素が添加されたＴａを用いて、厚さが３００ｎｍ〜６００ｎｍ、例えば４５０ｎｍのゲート電極２１２ｎ，２１２ｐを形成している。
【０１０７】
次に、イオンドーピング法によって、ゲート電極２１２ｎ，２１２ｐをマスクとして、不純物であるリン２１７を注入する。このときのドーピングは、ゲート絶縁膜２１１越しに行う、所謂スルードーピングを適用した。また、ドーピングガスとしてはホスフィンを用い、ドーピング条件としては、加速電圧を６０ｋＶ〜９０ｋＶ、例えば８０ｋＶとし、ドーズ量を２×１０１５ｃｍ−２〜８×１０１５ｃｍ−２、例えば５×１０１５ｃｍ−２としている。上記リン２１７の注入により、ゲート電極２１２ｎ，２１２ｐでマスクされてリンが注入されない領域２１４ｎ，２１５ｐは、ＴＦＴのチャネル領域にすべき領域である。また、リンが注入されたＮ型の不純物拡散領域２１５ｎ，２１６ｎ，２１５ｎ´，２１６ｎ´のうち不純物拡散領域２１５ｎ，２１６はＮ型ＴＦＴのソース領域，ドレイン領域にすべき領域である。また、上記不純物拡散領域２１５ｎ´，２１６ｎ´は、Ｐ型ＴＦＴのソース領域，ドレイン領域にすべき領域であるが、リンがイオン注入されていることによりＮ型になっている。そのため、上記不純物拡散領域２１５ｎ´，２１６ｎ´は後の工程の処理でＰ型にしなければならない。
【０１０８】
次に、フォトリソグラフィ工程を行って、図３（ｆ）に示すように、領域２１４ｎおよび不純物拡散領域２１５ｎ，２１６ｎの上方に、フォトレジストにより、選択ドーピングのためのマスク２１９を形成する。その後、上記マスク２１９，ゲート電極２１２ｐをマスクとして用いてホウ素２１８のイオン注入を行うと、ホウ素２１８が注入された不純物拡散領域２１５ｐ，２１６ｐが得られる。このとき、ドーピングガスとして、ジボラン（Ｂ２Ｈ６）を用い、４０ｋＶ〜８０ｋＶ、例えば６５ｋＶの加速電圧で、１×１０１６ｃｍ−２〜５×１０１６ｃｍ−２、例えば２×１０１６ｃｍ−２の高ドーズ量でドーピングを行っている。これにより、先にドーピングされたＮ型不純物であるリンがキャンセルされ、過剰なホウ素により反転してＰ型の不純物拡散領域２１５ｐ，２１６ｐが形成されている。所謂カウンタードーピングを行ったのである。このようにホウ素２１８をイオン注入する工程では、ゲート電極２１２ｐでマスクされているから、領域２１４ｎにはホウ素が注入されない。
【０１０９】
そして、上記選択ドーピングのためのマスク２１９を除去した後、不活性雰囲気下、例えば窒素雰囲気にて熱処理を行う。本実施の形態２では、窒素雰囲気中にて、６００℃、４時間の処理を行った。この熱処理により、Ｎ型の不純物拡散領域２１５ｎ，２１６ｎおよびＰ型の不純物拡散領域２１５ｐ，２１５ｐの活性化が行われる。その活性化後にシート抵抗値を測定すると、Ｎ型の不純物拡散領域２１５ｎ，２１６ｎが０．４ｋΩ／□〜０．８ｋΩ／□であり、Ｐ型の不純物拡散領域２１５ｐ，２１６ｐが１．０ｋΩ／□〜２．０ｋΩ／□であった。また、上記ゲート絶縁膜２１１の焼成処理も同時に行われ、ゲート絶縁膜２１１自身のバルク特性、および、半導体素子形成領域２１０ｎ，２１０ｐとゲート絶縁膜２１１との界面特性の向上が図れる。さらには、その熱処理が行われることにより、不純物拡散領域２１５ｎ，２１６ｎ，２１５ｐ，２１６ｐにドーピングされているリンが、チャネル領域にすべき領域２１４ｎ，２１４ｐ中に残存しているニッケルを不純物拡散領域２１５ｎ，２１６ｎ，２１５ｐ，２１６ｐへと移動させる。すなわち、再度、チャネル領域にすべき領域２１４ｎ，２１４ｐに絞ってのゲッタリングを追加することができ、先のゲッタリングと合わせて２段階の完全なゲッタリングが行える。また、その熱処理の工程を高速熱アニール処理により行うことも可能であり、その場合には、不純物拡散領域２１５ｎ，２１６ｎ，２１５ｐ，２１６ｐの活性化、および、チャネル領域にすべき領域２１４ｎ，２１４ｐのゲッタリング効果において、より優れた結果が得られる。
【０１１０】
引き続いて、図３（ｇ）に示すような層間絶縁膜２２１を形成するために、プラズマＣＶＤ法によって例えば厚さ９００ｎｍの酸化ケイ素膜を積層する。
【０１１１】
そして、上記酸化ケイ素膜にコンタクトホールを形成して、そのコンタクホールを埋めるように、金属材料、例えば窒化チタン膜とアルミニウム膜と積層して、Ｎ型ＴＦＴ２２３，Ｐ型ＴＦＴ２２４の電極・配線２２２を形成する。最後に、１気圧の水素雰囲気下で３５０℃、１時間のアニール処理を行い、Ｎ型ＴＦＴ２２３とＰ型ＴＦＴ２２４とを完成させる。さらに必要に応じて、上記ゲート電極２１２ｎ，２１２ｐ上にもコンタクトホールを設け、ゲート電極２１２ｎ，２１２ｐと配線を接続してもよい。また、上記Ｎ型ＴＦＴ２２３，Ｐ型ＴＦＴ２２４を保護する目的で、Ｎ型ＴＦＴ２２３，Ｐ型ＴＦＴ２２４上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【０１１２】
以上の実施例にしたがって作製したＣＭＯＳ構造回路において、電界効果移動度はＮ型ＴＦＴ２２３で２００ｃｍ２／Ｖｓ〜２５０ｃｍ２／Ｖｓ、Ｐ型ＴＦＴ２２４で１００ｃｍ２／Ｖｓ〜１３０ｃｍ２／Ｖｓと高く、閾値電圧はＮ型ＴＦＴ２２３で１．５Ｖ程度、Ｐ型ＴＦＴ２２４で−２Ｖ程度と非常に良好な特性を示す。しかも、従来例で頻繁に見られたＴＦＴオフ動作時のリーク電流の異常な増大が全く無く、リーク電流値自体も単位Ｗ当たり１ｐＡ以下と非常に低い値を安定して示した。この値は、触媒元素を用いずに作成した従来のＴＦＴと比べても全く差が無いものであり、製造歩留まりを大きく向上することができた。また、繰り返し測定やバイアスや温度ストレスによる耐久性試験を行っても、ほとんど特性劣化は見られず、従来のものと比べて非常に信頼性が高く、安定した回路特性を示した。
【０１１３】
（実施の形態３）
図４（ａ）〜（ｇ）は、本発明の実施の形態３の半導体装置の製造方法を示す工程断面図であり、本実施の形態３では、実施の形態１と同様に、ガラス基板上にＮ型ＴＦＴを作製する際の工程に対して本発明を利用した場合についての説明を行う。上記Ｎ型ＴＦＴは、アクティブマトリクス型の液晶表示装置のドライバー回路や画素部分は勿論、薄膜集積回路を構成する素子としても利用することができる。なお、上記半導体装置の製造方法によれば、図４（ａ），（ｂ），…，（ｇ）の順に工程が順次進行する。
【０１１４】
以下、上記半導体装置の製造方法について説明する。
【０１１５】
まず、図４（ａ）に示すように、絶縁表面を有する基板としてのガラス基板３０１上に例えばプラズマＣＶＤ法によって厚さ３００ｎｍ〜５００ｎｍ程度の酸化ケイ素からなる下地膜３０２を形成する。
【０１１６】
次に、プラズマＣＶＤ法によって、厚さ２０ｎｍ〜８０ｎｍ、例えば４０ｎｍの真性（Ｉ型）の第１の非晶質ケイ素膜３０３を成膜する。
【０１１７】
次に、上記第１の非晶質ケイ素膜３０３の表面上に、触媒元素としてのニッケル３０４の微量添加を行う。このニッケル３０４の微量添加は、ニッケルを溶かせた溶液を第１の非晶質ケイ素膜３０３上に保持し、その溶液をスピナーにより第１の非晶質ケイ素膜３０３上に均一に延ばし乾燥させることにより行った。本実施の形態３では、上記溶液の溶質としては酢酸ニッケルを用い、上記溶液の溶媒としては水を用い、上記溶液中のニッケル濃度は１０ｐｐｍとなるように調節されている。また、上記第１の非晶質ケイ素膜３０３の表面上のニッケル濃度を全反射蛍光Ｘ線分析法により測定すると、そのニッケル濃度は７×１０１２ａｔｏｍｓ／ｃｍ２程度であった。
【０１１８】
引き続いて、不活性雰囲気下、例えば窒素雰囲気にて加熱処理を行う。この加熱処理では、５２０℃〜５７０℃、例えば５５０℃で、２時間〜８時間、例えば４時間のアニール処理が行われている。これにより、上記非晶質ケイ素膜３０３の表面に添加されたニッケル３０４で非晶質ケイ素膜３０３が結晶化され、図４（ｂ）に示す結晶性ケイ素膜３０３ａとなる。
【０１１９】
さらに、上記結晶性ケイ素膜３０３ａにレーザ光３０５を照射することにより、この結晶性ケイ素膜３０３ａを再結晶化し、その結晶性を向上させる。そのレーザ光３０５は、波長３０８ｎｍ、パルス幅４０ｎｓｅｃのＸｅＣｌエキシマレーザ装置を用いて照射される。また、上記レーザ光３０５の照射条件は、照射時にガラス基板３０１を２００℃〜４５０℃、例えば４００℃に加熱し、エネルギ密度２５０ｍＪ／ｃｍ２〜４５０ｍＪ／ｃｍ２、例えば３５０ｍＪ／ｃｍ２で照射することである。このようにして、固相結晶化により得られた結晶性ケイ素膜３０３ａは、レーザ照射による溶融固化過程により結晶欠陥が低減され、より高品質な結晶性ケイ素膜３０３ｂとなる。
【０１２０】
次に、図４（ｃ）に示すように、上記結晶性ケイ素膜３０３ｂの表面層を薄膜酸化することで、エッチングストッパーとなるバリア薄膜としての酸化ケイ素膜３０６を形成する。この酸化ケイ素膜３０６の形成は、結晶性ケイ素膜３０３ｂの表面にオゾン水を保持することで行っている。このようにして得られた酸化ケイ素膜３０６の膜厚を分光エリプソで測定したところ、その膜厚は約３０Åであった。
【０１２１】
そして、上記酸化膜３０６を覆うように、プラズマＣＶＤ法により、ノンドープの第２の非晶質ケイ素膜３０７を形成する（イントリンシックな第２の非晶質ケイ素膜３０７を形成する）。さらに、上記第２の非晶質ケイ素膜３０７に対して、アルゴン（Ａｒ）３０８をイオンドーピング法によって導入する。このとき、ドーピングガスとしては１００％のアルゴンガスを用い、加速電圧を例えば３０ｋＶとし、ドーズ量は１×１０１５ｃｍ−２〜１×１０１６ｃｍ−２、例えば３×１０１５ｃｍ−２としている。
【０１２２】
そして、不活性雰囲気下、例えば窒素雰囲気にて高速熱アニール処理を施す。このときの高速熱アニール処理では、５５０℃以下の予熱温度から昇温を始めると共に、少なくとも３０℃／分以上、好ましくは１００℃／分以上の昇温速度で昇温を行われることが望ましい。そして、上記高速熱アニール処理において昇温後に行うべきメイン加熱は、６００℃〜７５０℃の温度で１秒〜１５分で行われるのが望ましく、６５０℃〜７００℃の温度で１分〜１０分で行われることがより望ましい。本実施の形態３では、実施の形態１と同様の温度プロファイルで、高速熱アニール処理を行っている。すなわち、図７（ａ）に示すように、ガラス基板３０１を４００℃に余熱した状態から、昇温速度１３８℃／分，約２分間の昇温を行うことにより、メイン加熱の温度６７５℃まで昇温する。そして、その６７５℃のメイン加熱を３分間行った後、降温速度６９℃／分，４分間の降温を行って４００℃まで降温し、さらに２００℃／分，１分間の降温を行って４００℃から基板取り出し温度の２００℃まで下げる。なお、上記高速熱アニール処理を行うための装置としても、図示しないが、実施の形態１と同様の装置を用いている。
【０１２３】
上記高速熱アニール処理により、第２の非晶質ケイ素膜３０７は完全に結晶化されず、その第２の非晶質ケイ素膜３０７の欠陥がニッケルに対する偏析トラップとなって結晶性ケイ素膜３０３ｂ中のニッケル３０４を、図４（ｄ）の矢印３０９に示すように上方向に向かって引き出す。このとき、上記第２の非晶質ケイ素膜３０７ではドーピングされたアルゴン３０８が、より大きな格子間歪みをもたらすことによって、第２の非晶質ケイ素膜３０７はより強烈なゲッタリングシンクとして作用する。このとき、上記ニッケルは薄膜の酸化ケイ素膜３０６を通過して移動するが、酸化ケイ素膜３０６は、膜厚が約３０Åなので、その移動の妨げとはならない。これにより、上記結晶性ケイ素膜３０３ｂ中のニッケルのほとんどは、第２の非晶質ケイ素膜３０７へと移動し、第２の非晶質ケイ素膜３０７におけるニッケル濃度が高くなる。逆に、上記結晶性ケイ素膜３０３ｂのニッケル濃度は大幅に低くなり、ニッケル濃度の低い高品質な結晶性ケイ素膜３０３ｃが得られる。このときの実際の結晶性ケイ素膜３０３ｃ中のニッケル濃度は、二次イオン質量分析法により測定したところ５×１０１６ａｔｏｍｓ／ｃｍ３程度にまで低減されていた。
【０１２４】
次に、上記ニッケルをゲッタリングし、ニッケル濃度が高くなった第２の非晶質ケイ素膜３０７を全面的にエッチング除去する。このときのエッチングとしては、酸化ケイ素膜３０６がエッチングストッパーとして十分作用するように、酸化ケイ素膜と十分エッチング選択比のあるエッチャントが求められる。本実施の形態３では、現像液のような強アルカリ溶液を用いた。上記第２の非晶質ケイ素膜を除去した後、酸化ケイ素膜３０６をエッチング除去する。このときのエッチャントとしては、十分に下層の結晶性ケイ素膜３０３ｃと選択性のある１：１００バッファードフッ酸を用い、ウェットエッチングにより行っている。
【０１２５】
その後、上記結晶性ケイ素膜３０３ｃの不要な部分を除去して素子間分離を行って、図４（ｅ）に示すように、ＴＦＴを形成するための半導体素子形成領域（ソース領域，ドレイン領域，チャネル領域）３１０を形成する。
【０１２６】
次に、上記半導体素子形成領域３１０を覆うために、図４（ｆ）に示すように、酸化ケイ素からなり、厚さ２０ｎｍ〜１５０ｎｍ、例えば１００ｎｍのゲート絶縁膜３１１を成膜する。そして、上記ゲート絶縁膜３１１を成膜した後、ゲート絶縁膜１１１自身のバルク特性、および、半導体素子形成領域３１０とゲート絶縁膜１１１との界面特性を向上させるために、不活性ガス雰囲気下で５００℃〜６００℃で１時間〜４時間のアニール処理を行った。
【０１２７】
引き続いて、スパッタリング法によって、厚さ４００ｎｍ〜８００ｎｍ、例えば６００ｎｍのアルミニウム膜をゲート絶縁膜３１１上に成膜する。そして、上記アルミニウム膜をパターニングすることより、ゲート電極３１２を形成する。さらに、上記ゲート電極３１２の表面層を陽極酸化して、酸化物層３１３を形成する。
【０１２８】
次に、イオンドーピング法によって、ゲート電極３１２とその周囲の酸化物層３１３をマスクとして、不純物であるリンを注入する。これにより、上記リンが注入されたＮ型の不純物拡散領域３１５，３１６は、ＴＦＴのソース領域，ドレイン領域にすべき領域であり、ゲート電極３１２およびその周囲の酸化層３１３にマスクされ不純物が注入されない領域３１４は、ＴＦＴのチャネル領域にすべき領域である。
【０１２９】
その後、レーザ光３２０の照射によってアニール処理を行い、イオン注入した不純物のリンを活性化を行うと同時に、上記不純物導入工程で結晶性が劣化した部分の結晶性を改善させる。この際に使用するレーザ装置は、波長３０８ｎｍ、パルス幅４０ｎｓｅｃのＸｅＣｌエキシマレーザ装置であり、レーザ光３２０のエネルギ密度は１５０ｍＪ／ｃｍ２〜４００ｍＪ／ｃｍ２、好ましくは２００ｍＪ／ｃｍ２〜２５０ｍＪ／ｃｍ２である。
【０１３０】
引き続いて、図４（ｇ）に示すような層間絶縁膜３２１を形成するために、厚さ６００ｎｍ程度の酸化ケイ素膜あるいは窒化ケイ素膜を積層する。上記酸化ケイ素膜を積層する場合には、ＴＥＯＳを原料とし、これと酸素とのプラズマＣＶＤ法、もしくはオゾンとの減圧ＣＶＤ法あるいは常圧ＣＶＤ法によって形成すれば、段差被覆性に優れた良好な層間絶縁膜１２１が得られる。また、シランガスとアンモニアガスを原料ガスとしてプラズマＣＶＤ法で成膜された窒化ケイ素膜を用いれば、素子形成量領域３１０とゲート絶縁膜３１１との界面に水素原子が供給されて、ＴＦＴ特性を劣化させる不対結合手を低減する効果がある。
【０１３１】
次に、上記酸化ケイ素膜あるいは窒化ケイ素膜にコンタクホールを形成して、層間絶縁膜３２１を得る。そして、上記コンタクトホールを埋めるように、金属材料、例えば窒化チタン膜とアルミニウム膜を積層して、ＴＦＴ３２３の電極・配線３２２，３２２を形成する。
【０１３２】
最後に、１気圧の水素雰囲気で３５０℃、１時間のアニール処理を行い、ＴＦＴ１２３を完成させる。さらに必要に応じて、ＴＦＴ１２３を保護する目的で、ＴＦＴ１２３上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【０１３３】
このように、上記高速熱アニール処理を行って、結晶性ケイ素膜３０３ｂ中の触媒元素を第２の非晶質ケイ素膜３０７へと移動させることで、特開平１０−２２３５３４号公報、特開平１０−２２９０４８号公報および特開平１１−３１６６０号公報の方法に比べて、半導体素子形成領域３１０における残留触媒元素量を大きく低減することができる。
【０１３４】
また、上記半導体素子形成領域３１０における残留触媒元素量を大きく低減しているから、半導体素子形成領域３１０を用いて作製したＴＦＴ１２３ではオフ動作時のリーク電流の異常も見られない。したがって、半導体装置の性能および信頼性を高めることができる。すなわち、特開平１０−２２３５３４号公報、特開平１０−２２９０４８号公報および特開平１１−３１６６０号公報の方法に比べて、より高い電流駆動能力をもつ高性能半導体装置を得ることができる。
【０１３５】
以上、本発明の実施の形態１，２，３につき具体的に説明したが、本発明は上述の実施の形態１，２，３に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
【０１３６】
例えば、上記実施の形態３においては、ニッケルをゲッタリングシンクの第２の非晶質ケイ素膜へと移動させる際の高速熱アニール処理として、高温ガス吹き付けによる抵抗性加熱炉を用いる方法を示したが、タングステン−ハロゲンランプあるいはキセノンアークランプによるランプアニール法でも同様に処理が可能である。
【０１３７】
また、上記実施の形態１，２，３では、上記触媒元素としてのニッケルを導入する方法として、第１の非晶質ケイ素膜の表面をニッケル塩を溶かせた溶液を塗布する方法を採用したが、第１の非晶質ケイ素膜の成膜前に下地膜の表面にニッケルを導入し、下地膜より第１の非晶質ケイ素膜にニッケルを拡散させ結晶成長を行わせる方法を採用してもよい。すなわち、結晶成長は非晶質ケイ素膜の上面側（ガラス基板と反対側）から行ってもよいし、下面側（ガラス基板側）から行ってもよい。また、上記ニッケルの導入方法としても、その他、様々な手法を用いることができる。例えば、ニッケル塩を溶かせる溶媒としてＳＯＧ（スピンオングラス）材料を用い、酸化ケイ素膜より拡散させる方法もある。また、例えば、スパッタリング法、蒸着法およびメッキ法等により薄膜形成する方法や、イオンドーピング法により直接導入する方法なども利用できる。さらに、ケイ素の結晶化を促進する触媒元素としては、ニッケル以外にコバルト、鉄、パラジウム、白金、銅、金を用いても同様の効果が得られる。したがって、上記触媒元素は、ニッケル、コバルト、鉄、パラジウム、白金、銅および金のうちから選ばれた１種類または複数種類の元素であればよい。
【０１３８】
また、上記実施の形態１，２では、結晶性ケイ素膜のニッケルをゲッタリングする効果を高めるために、第２の非晶質ケイ素膜に５族Ｂ元素のリンを含ませていたが、第２の非晶質ケイ素膜にリン以外の５族Ｂ元素を含ませてもよい。例えば、窒素、ヒ素、アンチモンおよびビスマスから選ばれた１種類または複数種類の元素を、第２の非晶質ケイ素膜に含ませてもよい。要するに、窒素、リン、ヒ素、アンチモンおよびビスマスから選ばれた１種類または複数種類の元素を、第２の非晶質ケイ素膜に含ませてもよい。勿論、本発明の特徴でもあるが、ノンドープの第２の非晶質ケイ素膜を用いてもよく、第２の非晶質ケイ素膜がノンドープであってもゲッタリング効果を得ることができる。
【０１３９】
また、上記実施の形態３では、ゲッタリングシンクとなる第２の非晶質ケイ素膜にアルゴンをドーピングしていたが、クリプトンやキセノンをドーピングしてもよい。要するに、第２の非晶質ケイ素膜は、アルゴン、クリプトンおよびキセノンのうちから選ばれた１種類または複数種類の希ガス元素を含んでもよい。この場合も、結晶性ケイ素膜の触媒元素を第２の非晶質ケイ素膜へゲッタリングすることができる。また、アルゴンはイオンドーピング法により第２の非晶質ケイ素膜に導入したが、シリコンターゲットを用いて、アルゴンをスパッタリングガスとしてスパッタで、アルゴンを含有する第２の非晶質ケイ素膜を形成してもよい。この方法でも、多量のアルゴンが第２の非晶質ケイ素膜中に含ませることができる。また、ＣＶＤ法を用いても、材料ガスとしてＡｒを追加して処理を行うことにより、アルゴンを含有する第２の非晶質ケイ素膜を形成することができる。
【０１４０】
また、ゲッタリングシンクとなる第２の非晶質ケイ素膜を除去する際のエッチングストッパーとなるバリア薄膜も、上記実施の形態１，２，３で述べた酸化ケイ素膜以外に窒化ケイ素膜など、その他様々な膜が使用可能である。また、この酸化ケイ素膜の形成方法に関しても、上記実施の形態１，２，３で説明したようなオゾン水処理やエキシマＵＶ処理などによる薄膜酸化法以外の方法、例えばＣＶＤでの薄膜形成や酸素プラズマ処理、熱酸化法や硫酸酸化などを用いても問題ない。
【０１４１】
また、実施の形態１，２では、ニッケルにより結晶化された結晶性ケイ素膜の結晶性をさらに助長する手段として、パルスレーザであるエキシマレーザ照射による加熱法を用いたが、それ以外のレーザ、例えば連続発振Ａｒレーザなどによる加熱法を用いてもよい。この場合も、エキシマレーザ照射と同様の処理が可能である。
【０１４２】
また、上記半導体素子形成領域における触媒元素の濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３〜２×１０１７ａｔｏｍｓ／ｃｍ３の範囲内であればよい。
【０１４３】
さらに、本発明の半導体装置の製造方法の応用としては、液晶表示用のアクティブマトリクス型基板以外に、例えば、密着型イメージセンサー、ドライバー内蔵型のサーマルヘッド、有機系ＥＬ等を発光素子としたドライバー内蔵型の光書き込み素子や表示素子、三次元ＩＣ等が考えられる。本発明を用いることで、これらの素子の高速、高解像度化等の高性能化が実現される。さらに本発明は、上述の実施例で説明したＭＯＳ型トランジスタに限らず、結晶性半導体を素子材としたバイポーラトランジスタや静電誘導トランジスタをはじめとして幅広く半導体プロセス全般に応用することができる。
【０１４４】
また、上記実施の形態１，２，３では、結晶性ケイ素膜の一部を半体素子形成領域としていたが、結晶性ケイ素膜の全部を半導体素子形成領域としてもよい。
【０１４５】
【発明の効果】
以上より明らかなように、本発明の半導体装置の製造方法は、高速熱アニール処理を行って、結晶性ケイ素膜中の触媒元素を第２の非晶質ケイ素膜へと移動させるので、その結晶性ケイ素膜からなる半導体素子形成領域における残留触媒元素量を極めて少なくすることができる。
【０１４６】
また、上記半導体素子形成領域における残留触媒元素量が極めて少ないので、半導体素子形成領域を用いて作製した半導体素子におけるオフ動作時のリーク電流の発生を阻止することができて、半導体装置の性能および信頼性を高めることができる。
【０１４７】
すなわち、リーク電流の異常な増大など特性ばらつきの少ない安定した特性の高性能半導体素子の作製をすることができ、さらに、集積度の高い高性能半導体装置が、簡便な製造プロセスにて得られる。また、その製造プロセスにおいて、良品率を大きく向上でき、商品の低コスト化が図れる。特に液晶表示装置においては、アクティブマトリクス基板に要求される画素スイッチングＴＦＴのスイッチング特性の向上、周辺駆動回路部を構成するＴＦＴに要求される高性能化・高集積化を同時に満足し、同一基板上にアクティブマトリクス部と周辺駆動回路部を構成するドライバモノリシック型アクティブマトリクス基板を実現でき、モジュールのコンパクト化、高性能化、低コスト化がはかれる。
【図面の簡単な説明】
【図１】 図１（ａ）〜（ｇ）は、本発明の実施の形態１の半導体装置の製造方法を示す工程断面図である。
【図２】 図２（ａ）〜（ｄ）は、本発明の実施の形態２の半導体装置の製造方法を示す工程断面図である。
【図３】 図３（ｅ）〜（ｇ）は、上記実施の形態２の半導体装置の製造方法を示す工程断面図である。
【図４】 図４（ａ）〜（ｇ）は、本発明の本実施の形態３の半導体装置の製造方法を示す工程断面図である。
【図５】 図５（ａ）は、高速熱アニール処理前後でのケイ素膜中の触媒元素の残存率を表すグラフであり、図５（ｂ）は、第２の非晶質ケイ素膜における非晶質領域の割合と、高速熱アニール処理における昇温速度との関係を示すグラフである。
【図６】 図６は、アニール処理を行う前後での結晶性ケイ素膜中における触媒元素の残存率と、アニール処理における処理温度との関係を示すグラフである。
【図７】 図７（ａ）は実施の形態１，３の高速熱アニール処理における温度プロファイルを示すグラフであり、図７（ｂ）は実施の形態２の高速熱アニール処理における温度プロファイルを示すグラフである。
【符号の説明】
１０１，２０１，３０１ ガラス基板
１０３，２０３，３０３ 第１の非晶質ケイ素膜
１０４，２０４，３０４ ニッケル
１０３ａ，１０３ｂ，１０３ｃ 結晶性ケイ素膜
２０３ａ，２０３ｂ，２０３ｃ 結晶性ケイ素膜
３０３ａ，３０３ｂ，３０３ｃ 結晶性ケイ素膜
１０７，１０８ 非晶質ケイ素膜
２０８，３０７ 第２の非晶質ケイ素膜
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。さらに詳しく言えば、非晶質ケイ素膜を結晶化した結晶性ケイ素膜を用いて半導体素子形成領域を形成する半導体装置の製造方法に関する。特に、本発明は、絶縁表面を有する基板上に設けられた薄膜トランジスタ（以下、ＴＦＴと言う）を用いた半導体装置に有効であり、例えばアクティブマトリクス型の液晶表示装置、密着型イメージセンサーおよび三次元ＩＣなどに利用できる。
【０００２】
【従来の技術】
近年、大型で高解像度の液晶表示装置、高速で高解像度の密着型イメージセンサー、三次元ＩＣなどを実現するために、ガラスなどの絶縁基板上や、絶縁膜上に高性能な半導体素子を形成する試みがなされている。それらの装置に用いられる半導体素子には、薄膜状のケイ素半導体を用いるのが一般的である。薄膜状のケイ素半導体としては、非晶質ケイ素半導体（ａ―Ｓｉ）からなるものと、結晶性を有するケイ素半導体からなるものとの２つに大別される。
【０００３】
非晶質ケイ素半導体は作製温度が低く、気相法で比較的容易に作製することが可能で量産性に富むため、最も一般的に用いられているが、導電性などの物性が結晶性を有するケイ素半導体に比べて劣るため、今後より高速特性を得るためには、結晶性を有するケイ素半導体を用いて半導体素子形成領域を形成する半導体装置の製造方法の確立が強く求められていた。
【０００４】
結晶性を有する薄膜状のケイ素半導体を得る方法としては、次の（１），（２）の方法が知られている。
【０００５】
（１）非晶質のケイ素半導体膜を成膜した後、それにレーザ光などのエネルギビームを照射することにより結晶成長を行わせる。
【０００６】
（２）非晶質のケイ素半導体膜を成膜した後、加熱処理により固相状態で結晶成長を行わせる。
【０００７】
一般的には（１）の方法がよく用いられている。この方法では、溶融固化過程の結晶化現象を利用するため、小粒径ながらも、結晶粒内の結晶欠陥は少なく、比較的高品質な結晶性ケイ素膜が得られる。しかしながら、その結晶性ケイ素膜は、粒界部での欠陥密度が高く、その粒界部がキャリアに対して大きなトラップとして働くため、半導体装置の性能面から見ると十分とは言えない。また、光源としても、現在最も一般的に使用されているエキシマレーザを例にとると、未だ十分な安定性のものが得られておらず、半導体素子間の特性ばらつきが欠点となっている。
【０００８】
（２）の方法の加熱処理は、（１）の方法と比較すると、均一性、安定性においては有利であるが、６００℃で３０時間程の長時間にわたる加熱処理が必要であるため、処理時間が長く、スループットが低いという問題点がある。また、（２）の方法では、得られる結晶粒の構造が双晶構造となるため、一つの結晶粒は数μｍと比較的大きいが、結晶粒内に多数の双晶欠陥を含み、（１）の方法に比べて結晶性は劣る。
【０００９】
しかしながら、最近、これら（１），（２）の方法における改善策として、非晶質ケイ素膜の結晶化を助長する触媒元素を利用することで、加熱温度の低温化、結晶化処理時間の短縮、そして結晶性の向上を図る方法が注目されている。具体的には、非晶質ケイ素膜の表面にニッケル（Ｎｉ）などの金属元素を微量に導入し、しかる後に加熱処理を行うものである。このような方法では、金属元素を核とした結晶核発生が早期に起こり、その後その金属元素が触媒となって結晶成長を助長し、結晶化が急激に進行する。さらにこのような方法で結晶成長した結晶性ケイ素膜は、通常の固相成長法（上記（２）の方法）とは異なり、一つの粒内が結晶欠陥の多い双晶構造ではなく、何本もの柱状結晶ネットワークで構成されており、小さいながらもそれぞれの柱状結晶内部はほぼ単結晶状態となっている。
【００１０】
特開平１０−２２３５３４号公報および特開平１０−２２９０４８号公報では、触媒元素により結晶化されたケイ素膜の一部にリンなどの５族Ｂの元素を選択的に導入した後、そのケイ素膜に対して加熱処理を行うことで、５族Ｂの元素が導入された領域に、触媒元素を移動（ゲッタリング）させようとしている。さらに、これらの公報では、上記触媒元素を移動させる工程、つまりゲッタリング工程の加熱処理を強光照射により行っている。そして、この強光照射の際の光の加熱効率を高めるために、使用する強光に対して吸収効率の高い膜をケイ素膜上に積層している。このときの強光に対する吸収効率の高い膜を、特開平１０−２２３５３４号公報では、５族Ｂの元素を導入する際の導入マスクと兼用して選択的に、また、特開平１０−２２９０４８号公報では、５族Ｂの元素を導入後に新たに基板全面に対して、それぞれ設けている。
【００１１】
また、特開１１−３１６６０号公報では、触媒元素により結晶化されたケイ素膜の表面に熱酸化膜を形成し、その熱酸化膜上にリンを高濃度に含有するケイ素膜を設けた状態で、加熱処理を行うことにより、上層のケイ素膜へと触媒元素を移動させ、下層の結晶性ケイ素膜の触媒元素濃度の低減を図っている。そして、リンを含む上層のケイ素膜を除去して、下層の結晶性ケイ素膜を半導体素子形成領域として用いている。
【００１２】
【発明が解決しようとする課題】
触媒元素を導入した非晶質ケイ素膜を加熱処理して結晶化する方法は、加熱温度の低温化や加熱時間の短縮化が図れ、さらに結晶化後に得られるケイ素膜の結晶性は他の結晶化方法に比べ明らかに優れている。しかしながら、これらの金属類を主とする触媒元素がケイ素膜中に多量に存在していることは、そのケイ素膜を用いた半導体装置の信頼性や電気的安定性を阻害するものであり、決して好ましいことでない。すなわち、ニッケルなどの結晶化を助長する触媒元素は、非晶質ケイ素膜を結晶化させる際には必要であるが、結晶化したケイ素膜中には極力含まれないようにすることが望ましい。
【００１３】
このような目的を達成する第１の方法としては、結晶化に必要な触媒元素の量を極力少なくし、最低限の量で結晶化を行う方法が考えられる。しかしながら、触媒元素の導入量を少なくしていくと、成長状態が非常に不安定化する。このような状態で作成した結晶性ケイ素膜は、膜内での結晶性のばらつきが非常に大きくなり、半導体素子形成領域を構成する膜としては、到底使用できない。そのため、上記特開平１０−２２３５３４号公報、特開平１０−２２９０４８号公報および特開１１−３１６６０号公報のように、触媒元素を用いて結晶成長させた後、触媒元素を移動（ゲッタリング）させることにより、半導体素子形成領域にすべき領域内の触媒元素を除去あるいは低減するような方法が第２の方法として考えられる。
【００１４】
しかし、本発明者らが実際に特開平１０−２２３５３４号公報および特開平１０−２２９０４８号公報のような方法を用いて実験を行い、ＴＦＴを試作したところ、十分な効果が得られていないことがわかった。具体的には、ゲッタリングと称される工程の後にも、まだ多量の触媒元素が、半導体素子形成領域にすべき領域中に存在しており、ＴＦＴ素子に明らかな悪影響を及ぼしていた。特に、ゲッタリング工程後、触媒元素導入領域を除去して半導体素子形成領域を形成し、この半導体素子形成領域に対してさらに高温での熱処理を行うと、半導体素子形成領域内に残存している触媒元素が再凝集してシリサイド状態となって現れる。これは、特開平１０−２２３５３４号公報および特開平１０−２２９０４８号公報の方法では、ゲッタリングがまだ不十分であることの証明である。そして、上記触媒元素がＴＦＴの接合部に存在すると、リーク源となり、オフ動作時のリーク電流が非常に増大する。実際にＴＦＴを試作すると、特開平１０−２２３５３４号公報および特開平１０−２２９０４８号公報の方法では、３％程度の確率でオフ時のリーク電流が非常に大きい不良ＴＦＴが出現した。そして、その不良ＴＦＴにおける原因を解析すると、チャネル部とドレイン部との接合部に、触媒元素によるシリサイドが存在していることが確認された。
【００１５】
特開平１１−３１６６０号公報は、半導体素子形成領域を形成するための結晶性ケイ素膜の上に、全面的にリンを高濃度に含有するケイ素膜を設けた後、熱処理を行うことで、下層の結晶性ケイ素膜から上層のケイ素膜へと縦方向（膜厚方向）に触媒元素を移動させるユニークな方法である。したがって、上記触媒のゲッタリング距離（触媒元素の移動すべき距離）は、結晶性ケイ素膜の膜厚程度のみであるため、特開平１０−２２３５３４号公報および特開平１０−２２９０４８号公報の方法に比べて、つまり横方向へのゲッタリングに比べて、距離が短くて済み、高いゲッタリング効果が期待できる。しかしながら、この方法をもって実験しＴＦＴを試作したところ、決してゲッタリング能力は高くはなく、触媒元素濃度の低減についても全く十分とは言えないものであった。この結果は、特開平１０−２２３５３４号公報および特開平１０−２２９０４８号公報と比べても、同レベルか、むしろやや劣る結果であった。
【００１６】
以上述べたように、特開平１０−２２３５３４号公報、特開平１０−２２９０４８号公報および特開平１１−３１６６０号公報の方法では、結晶性ケイ素膜中を用いて形成された素子領城中の触媒元素量を十分に低減できない。その結果、高性能な半導体素子は一部確率的に作製できても、不良率が高く、また信頼性が非常に悪く、とても量産できるような技術ではなかった。
【００１７】
そこで、本発明の課題は、結晶性ケイ素膜の触媒元素を十分に低減して、半導体装置の性能および信頼性を高めることができる半導体装置の製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
本発明者は、上記課題を解決するため、触媒元素を用いて結晶化された高品質な結晶性ケイ素膜に注目し、それを現状の実験室レベルから何とか量産に耐え得るプロセスへと進化させられないかと考え、日夜研究を重ねた。そして、上記問題点を解決する方法をついに見出した。
【００１９】
上記課題を解決するため、本発明の半導体装置の製造方法は、
絶縁表面を有する基板上に第１の非晶質ケイ素膜を形成し、上記第１の非晶質ケイ素膜に、ケイ素の結晶化を促進させる触媒元素を導入する工程と、
上記第１の非晶質ケイ素膜に加熱処理を施すことにより、上記第１の非晶質ケイ素膜を結晶化させて、結晶性ケイ素膜を形成する工程と、
上記結晶性ケイ素膜上に第２の非晶質ケイ素膜を設ける工程と、
上記結晶性ケイ素膜および上記第２の非晶質ケイ素膜に高速熱アニール処理を施すことにより、上記結晶性ケイ素膜中の上記触媒元素を上記第２の非晶質ケイ素膜へ移動させる工程と、
上記第２の非晶質ケイ素膜を除去して、上記結晶性ケイ素膜を半導体素子形成領域とする工程とを有し、
上記高速熱アニール処理では、上記第２の非晶質ケイ素膜の少なくとも一部を非晶質の状態に維持し得る予熱温度から昇温が始まり、上記第２の非晶質ケイ素膜の少なくとも一部を非晶質の状態に維持し得る昇温速度で上記昇温を行われた後、上記結晶性ケイ素膜中の上記触媒元素を上記第２の非晶質ケイ素膜へ移動させるためのメイン加熱が６００℃〜７５０℃の範囲の平均温度で１秒〜１５分間行われ、
上記予熱温度は５５０℃以下であり、上記昇温速度は３０℃／分を上回り、
上記高速熱アニール処理には、不活性ガスを加熱して上記結晶性ケイ素膜および上記第２の非晶質ケイ素膜に吹き付ける高温ガス加熱を併用する枚葉式の抵抗性加熱炉を用いることを特徴としている。
【００２０】
上記構成の半導体装置の製造方法によれば、絶縁表面を有する基板上に形成された第１の非晶質ケイ素膜にその結晶化を促進する触媒元素を導入し、加熱処理により第１の非晶質ケイ素膜を結晶成長させる。その後、上記結晶性ケイ素膜上に、第２の非晶質ケイ素膜を設けて高速熱アニール処理を行うことにより、結晶性ケイ素膜中の触媒元素を第２の非晶質ケイ素膜へと移動させる。そして、上記第２の非晶質ケイ素膜を除去して、結晶性ケイ素膜を半導体素子形成領域とする訳である。このように、上記高速熱アニール処理を行って、結晶性ケイ素膜中の触媒元素を第２の非晶質ケイ素膜へと移動させることで、特開平１０−２２３５３４号公報、特開平１０−２２９０４８号公報および特開平１１−３１６６０号公報の方法に比べて、半導体素子形成領域における残留触媒元素量を大きく低減することができる。
【００２１】
また、上記半導体素子形成領域における残留触媒元素量を大きく低減しているから、半導体素子形成領域を用いて作製した半導体素子ではオフ動作時のリーク電流の異常も見られない。したがって、半導体装置の性能および信頼性を高めることができる。すなわち、特開平１０−２２３５３４号公報、特開平１０−２２９０４８号公報および特開平１１−３１６６０号公報の方法に比べて、より高い電流駆動能力をもつ高性能半導体装置を得ることができる。
【００２２】
以下、上記高速熱アニール処理を用いたゲッタリングのメカニズムについてより詳しく説明する。
【００２３】
上記結晶性ケイ素膜中の触媒元素をある領域へと移動させる、すなわちゲッタリングするためのメカニズムの１つとしては、ある領域での触媒元素に対する固溶度を他の領域より上げて、そこへ触媒元素を移動させる方法がある。また、その他に方法として、触媒元素をトラップするような欠陥あるいは偏析サイトを形成し、そこに触媒元素を移動させトラップさせる方法がある。本発明では、高速熱アニールを行うことで、後者の方法における利点を最大限に引き出すことができる。すなわち、上記第２の非晶質ケイ素膜の欠陥が触媒元素に対する偏析サイトとなり、触媒元素を結晶性ケイ素膜より移動させ、第２の非晶質ケイ素膜でトラップする訳である。その結果、上記半導体素子形成領域となる結晶性ケイ素膜中の触媒元素濃度は大きく低減し、半導体素子形成領域を用いて作製した半導体素子におけるオフ動作時のリーク電流の異常が無くなり、高い信頼性を得ることができる。
【００２４】
【００２５】
また、本発明の大きなポイントは、ゲッタリングシンクとなる第２の非晶質ケイ素膜の状態と、高速熱アニール処理におけるその昇温速度にある。具体的に説明すると、上記結晶性ケイ素膜上に設けるケイ素膜は非晶質化していることが重要で、さらには、引き続き行われる高速熱アニール処理において、ゲッタリングシンクとなるケイ素膜の少なくとも一部を非晶質の状態に維持し得る予熱温度から昇温を始めると共に、ゲッタリングシンクとなるケイ素膜の少なくとも一部を非晶質の状態に維持し得る昇温速度で昇温が行われることが重要である。このようにすることにより、上記第２の晶質ケイ素膜中に存在する多量の結晶欠陥を偏析サイトとして、結晶性ケイ素膜中の触媒元素が、第２の非晶質ケイ素膜へと移動し、第２の非晶質ケイ素膜でトラップされて、所謂前述の欠陥誘起型のゲッタリング作用を最大に引き出すことができる。
【００２６】
また、上記結晶性ケイ素膜中の触媒元素を、ゲッタリングシンクである第２の非晶質ケイ素膜へと移動させる（ゲッタリングする）効果は、高速熱アニール処理の昇温レートにより大きく異なる。このときの熱処理の温度を上げると、一般的にゲッタリング効果は向上する。これは、上記結晶性ケイ素膜中における触媒元素の拡散速度が向上し、固溶限が上がるためである。しかし、このときのゲッタリング効果は、図６中の×で示すように、アニール処理の処理温度を上げていくと、その処理温度が６００℃程度で頭打ちとなり、それ以上温度を上げても効果が得られない。ノンドープの非晶質ケイ素膜をゲッタリングシンクとして用いても、ゲッタリング効果は得られるが、図６中の×で示す結果は、５族Ｂ元素のリンを含有させた非晶質ケイ素膜をゲッタリングシンクとして用いた場合の結果である。図６において、縦軸は、アニール処理を行う前後での結晶性ケイ素膜中における触媒元素の残存率を示し、横軸は、アニール処理における処理温度を示している。そして、図６中の点線が従来の方法で行ったデータである。前述したように、処理温度が６００℃程度で触媒元素の低減効果は頭打ちしており、このときの触媒元素の残存率は約０．２、すなわち結晶性ケイ素膜に存在していた触媒元素のうちの約２割が未だ残っており、これ以上温度を上げても除去できないでいる。
【００２７】
本発明者らがこの理由を詳しく調べてみたところ、この熱処理において、ゲッタリングシンクとなる非晶質ケイ素膜が結晶化されるかどうかが、このゲッタリング効率の面で大きなポイントになっていることが判った。そして、上記第２の非晶質ケイ素膜の非晶質状態を保持したまま、第２の非晶質ケイ素膜をより高い温度に昇温して加熱すると、従来法での限界温度６００℃以上においても、今まで見られなかった、より高いゲッタリング効果が得られることが判った。このときの本発明を用いた際のデータを図６の実線で示してある。特に６００℃以上の温度では、従来法とは明らかに差が見られ、触媒元素の残存率が大きく低下している。したがって、従来のゲッタリング効果を制限していた理由は、５族Ｂ元素を含有している非晶質ケイ素膜が、ゲッタリングの熱処理の際に、再結晶化することにあると考えられる。しかし、ゲッタリングシンクとなる第２の非晶質ケイ素膜も同様に均一に高温に保持しないと、ゲッタリング効果は得られないため、その昇温過程において、どうしても結晶成長が起こってしまう。すなわち、従来法では、ゲッタリングシンクとなる第２の非晶質ケイ素膜が、昇温過程において結晶化されてしまった地点、その段階の温度でゲッタリング効果が小さくなってしまうため、このときの処理温度に対して効果の限界が生じていると考えられる。このときに小さくなるゲッタリング効果は、主に非晶質状態の欠陥をトラップとする欠陥誘起型のゲッタリング効果であり、このゲッタリング効果は、第２の非晶質ケイ素膜が昇温過程において結晶化されてしまった段階で、ゲッタリング効果が全く得られなくなってしまう。図６に結果を示す実験では、リンを導入した非晶質ケイ素膜を用いているが、本発明のような高速熱アニール処理を用いることで、高温で欠陥誘起型のゲッタリング作用を引き出すことができるようになり、ノンドープの非晶質ケイ素膜でもゲッタリングシンクとして作用させることができる。
【００２８】
また、上記高速熱アニールのメカニズムは、従来法の横方向（基板の表面と平行な方向）に触媒元素を移動させる（ゲッタリングする）場合にも適用できる。しかしながら、膜厚方向にゲッタリングする本発明の方法は、そのゲッタリング距離が膜厚分だけと非常に短くて済むため、短時間のアニール処理でゲッタリングが終了できる。すなわち、ゲッタリングシンクである第２の非晶質ケイ素膜が結晶化する前にゲッタリング処理を終わらせることも可能で、そのような場合、アニール処理の全域にわたって大きなゲッタリング効果を引き出すことができる。なぜなら、上記第２の非晶質ケイ素膜が完全に結晶化した段階で、欠陥誘起型のゲッタリング効果は無くなるからである。
【００２９】
以上から、ゲッタリングの熱処理として高速熱アニール処理を用い、かつ、上記高速熱アニール処理では、第２の非晶質ケイ素膜の少なくとも一部を非晶質の状態に維持し得る予熱温度から昇温を始めると共に、第２の非晶質ケイ素膜の少なくとも一部を非晶質の状態に維持し得る昇温速度で昇温が行われることが、非常に重要なポイントとなる。このようにすることで、初めて、意図したアニール温度で、ゲッタリングシンクである第２の非晶質ケイ素膜を非晶質状態としてアニールを行うことができ、本来、このときの熱処理の温度が持っている高いゲッタリング効果を得ることができる。
【００３０】
このようにして得られた結晶性ケイ素膜に対して、触媒元素の残留を簡易的に確認する方法として用いている、フッ酸系のエッチャントによるライトエッチング処理を行った。その結果、残留している触媒元素を顕在化させる評価において、従来見られていたエッチピットは全く見られない。
【００３１】
また、よりシビアな評価として、さらに高温での熱処理を行った。もし、上記半導体素子形成領域内の触媒元素を大きく低減できていなければ、その触媒元素が熱処理により再凝集してシリサイド状態となって現れるが、このような評価を行っても、特開平１１−３１６６０号公報、特開平１０−２２３５３４号公報および特開平１０−２２９０４８号公報の技術で見られたような触媒元素の再凝集は全く見られなかった。そして、実際に上記半導体素子形成領域を用いてＴＦＴを作成したところ、上記３つの公報および従来技術で同様にＴＦＴを作成したときには３％以上の確率で見られたＴＦＴオフ時のリーク電流の異常な増大現象が、本発明の方法では全く見られず正に０％であった。さらに、そのようにして得られたＴＦＴを用いて作製した液晶表示装置では、従来法で頻発していた線状の表示むら（ドライバー部のサンプリングＴＦＴ起因）やオフ時のリーク電流による画素欠陥も全く無く、表示品位を大きく向上できた上に、良品率を飛躍的に高めることができた。
【００３２】
【００３３】
また、上記高速熱アニール処理は、５５０℃以下の予熱温度から昇温を始め、その昇温速度は少なくとも３０℃／分を上回る昇温速度で昇温することが望ましい。さらに好適には、上記昇温速度は１００℃／分を上回ることがより望ましい。
【００３４】
仮に、上記予熱温度が５５０℃以下であると、第２の非晶質ケイ素膜において全く結晶成長が生じないで、ゲッタリング効果を大きくすることができる。一方、上記予熱温度が５５０℃を越えると、第２の非晶質ケイ素膜において結晶成長が生じてしまって、ゲッタリング効果が小さくなってしまう。
【００３５】
そして、上記昇温速度が３０℃／分以上であれば、その昇温過程において、第２の非晶質ケイ素膜の結晶化は完全には終了せず、非晶質成分を残した状態で、結晶性ケイ素膜の触媒元素をゲッタリングするためのメイン加熱処理に入ることができる。また、上記昇温速度が１００℃／分以上であれば、その昇温過程において、第２の非晶質ケイ素膜で結晶化がほとんど生じず、第２の非晶質ケイ素膜のほぼ全部が非晶質状態のままで、メイン加熱処理に入ることができる。
【００３６】
図５（ａ），（ｂ）に、本発明者らが行った、このときの昇温速度に関する実験データを示す。図５（ａ），（ｂ）は、高速熱アニール温度を６７５℃として行った実験結果である。そして、図５（ａ）は、高速熱アニール処理前後でのケイ素膜中の触媒元素の残存率を表している。なお、上記触媒元素の残存率の測定は微小領域ＳＩＭＳにより行っている。
【００３７】
図５（ａ）から判るように、上記高速熱アニール処理の昇温速度のほぼ３０℃／分を境にして、触媒元素の残存率が大きく変化しており、昇温速度が３０℃／分以上になると、触媒元素の残存率のさらなる低下が起こり出す。一方、上記昇温速度が３０℃／分未満では、高速熱アニール処理の温度を上げても、触媒元素が低下する効果は見られず、３０℃／分という昇温速度が、本発明の効果を得るためには最低限必要な昇温速度であることが判る。そして、上記触媒元素の残存率は、３０℃／分から昇温速度が上がるにしたがって、さらに低下し、約１００℃／分以上で飽和状態となる。したがって、上記昇温速度を１００℃／分以上とすることで、高速熱アニール処理の温度における触媒元素のゲッタリング効果を最大限に引き出すことができる。
【００３８】
また、図５（ｂ）に、上記ゲッタリング効果を最大限に引き出すメカニズムを解明するために行った実験の結果を示している。具体的には、図５（ｂ）は、上記第２の非晶質ケイ素膜における非晶質領域の割合と、高速熱アニール処理における昇温速度との関係を調べたグラフである。上記実験では、石英基板を用い、アニール温度が６７５℃に達した地点で急冷し、１μｍφのスポットのラマン分光法により結晶シリコンと非晶質シリコンのラマンピーク比を調べることにより行った。図５（ｂ）から判るように、触媒元素の低減率に対して同様の結果が得られ、昇温速度が３０℃／分から非晶質のピークが現れ始め、昇温速度に伴ってそのラマンピーク比が大きくなり、約１００℃／分で飽和状態となっている。よって、その原因としては、ゲッタリングシンクとなる第２の非晶質ケイ素膜の結晶状態がポイントになっていることがはっきりと判る。
【００３９】
【００４０】
また、上記高速熱アニール処理において昇温後に行われ、結晶性ケイ素膜中の上記触媒元素を第２の非晶質ケイ素膜へ移動させるためのメイン加熱は、６００℃〜７５０℃の範囲の平均温度で１秒〜１５分間行われることが望ましい。これは、図６のグラフから判るように、メイン加熱の温度に相当する処理温度が６００℃以上において初めて、本発明による触媒元素濃度の大きな低減効果が現れ出すからである。なお、図５のデータは、昇温速度を１２０℃／分に設定して得られたものである。図５中の点線で示す従来法では、前述のように、触媒元素を低減する効果は６００℃程度で頭打ちしているが、本発明では、図５中の実線で示してあるように、６００℃以上で、今まで見られなかった、より高いゲッタリング効果が得られる。しかしながら、このときの処理温度は高ければ高いほど良いという訳ではなく、上限が存在する。この理由を以下に説明する。
【００４１】
上記処理温度がより高温になると、触媒元素のランダムな拡散が起こるようになり、第２の非晶質ケイ素膜から外部へも触媒元素が動くようになる。その結果、上記結晶性ケイ素膜中の触媒元素の濃度は逆に上がり出す。特に上記処理温度が７５０℃以上になると急激に触媒元素の残存率が上昇し、また、このとき少しでも酸素が存在すると、触媒元素のシリサイドが選択的に酸化され、ケイ素膜に穴が空くようになってしまう。したがって、上記処理温度の上限は、その２点で制約され、７５０℃となっている。また、アニール時間（メイン加熱が行われる時間）は、１秒〜１５分間の範囲で、十分な効果が見られる。したがって、上記結晶性ケイ素膜中の上記触媒元素を第２の非晶質ケイ素膜へ移動させるためのメイン加熱は、６００℃〜７５０℃の範囲の平均温度で１秒〜１５分間行われることが望ましい。
【００４２】
一実施形態の半導体装置の製造方法は、上記メイン加熱は、６５０℃〜７００℃の範囲の平均温度で１分〜１０分間行われる。
【００４３】
上記実施形態の半導体装置の製造方法によれば、さらに好適には、上記メイン加熱は、６５０℃〜７００℃の範囲の平均温度で１分〜１０分間行われることがより望ましい。図５から判るように、メイン加熱の温度に相当する処理温度が約６５０℃になると、触媒元素の低減効果はほぼ飽和状態となり、それから約７００℃にかけてさらに緩やかに低下するが、７００℃で触媒元素の残存率は極値となり、７００℃以上では触媒元素の残存率が逆に上がり出す。これは、前述の理由による。したがって、６５０℃〜７００℃の範囲の平均温度が、メイン加熱における最適な温度範囲である。また、上記メイン加熱が行われる時間としては、１分〜１０分の範囲内であれば、触媒元素の低減効果を十分に得ることができる。また、上記メイン加熱の時間が１分〜１０分の範囲内であれば、基板として例えばガラスを用いた場合の熱的損傷（反りやシュリンケージ）も最低減に抑えることができる。
【００４４】
【００４５】
また、上記高速熱アニール処理の具体的な手法としては、抵抗性加熱炉および高温ガス加熱を用いるのが望ましい。上記抵抗性加熱炉を用いる場合は、炉内に温度勾配を持たせ、基板の熱容量を小さくするため一枚ずつ炉内に挿入する。その際の挿入速度をコントロールすることで、昇温速度のコントロールを行えばよい。さらに、このとき高温に加熱された窒素などの不活性ガスを基板に吹き付けるような高温ガス加熱も併用すると、より早い昇温レートで基板の昇温が可能となる。この場合には、より均一に基板全体を瞬時に加熱することが可能であり、その昇温速度および降温速度が精度良く制御可能となるため、タングステン−ハロゲンランプやキセノンアークランプのランプ加熱方法に比べて、より本発明に適している。
【００４６】
一実施形態の半導体装置の製造方法は、上記触媒元素は、Ｎｉ（ニッケル）、Ｃｏ（コバルト）、Ｆｅ（鉄）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｃｕ（銅）およびＡｕ（金）のうちから選ばれた１種類または複数種類の元素である。
【００４７】
上記実施形態の半導体装置の製造方法によれば、上記触媒元素として、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、ＣｕおよびＡｕのうちから選ばれた１種類または複数種類の元素を利用することができる。Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、ＣｕおよびＡｕのうちから選ばれた１種類または複数種類の元素であれば、微量であっても非晶質ケイ素膜の結晶化を助長する効果がある。それらの中でも、特にＮｉを触媒元素として用いた場合に最も顕著な効果を得ることができる。この理由については、次のようなモデルが考えられる。上記触媒元素は単独では作用せず、Ｓｉと結合してシリサイド化することで結晶成長に作用する。そのときの結晶構造が、非晶質ケイ素膜の結晶化時に一種の鋳型のように作用し、非晶質ケイ素膜の結晶化を促すといったモデルである。具体的には、Ｎｉは２つのＳｉとでＮｉＳｉ２のシリサイドを形成する。上記ＮｉＳｉ２は螢石型の結晶構造を示し、その結晶構造は、単結晶ケイ素のダイヤモンド構造と非常に類似したものである。しかも、上記ＮｉＳｉ２はその格子定数が５．４０６Åであり、結晶シリコンのダイヤモンド構造での格子定数５．４３０Åに非常に近い値をもつ。したがって、上記ＮｉＳｉ２は、非晶質ケイ素膜を結晶化させるための鋳型としては最高のものであるので、触媒元素としては特にＮｉを用いるのが最も望ましい。
【００４８】
一実施形態の半導体装置の製造方法は、上記第２の非晶質ケイ素膜は５族Ｂから選ばれた元素を含む。
【００４９】
上記実施形態の半導体装置の製造方法によれば、第２の非晶質ケイ素膜が５族Ｂから選ばれた元素を含むから、結晶性ケイ素膜中の触媒元素が第２の非晶質ケイ素膜へ効率的よく移動して、ゲッタリング効果を向上させることができる。つまり、上記触媒元素のゲッタリング効果を上げるには、第２の非晶質ケイ素膜に５族Ｂから選ばれた元素を含有させることが非常に有効である。これは、上記第２の非晶質ケイ素膜が５族Ｂから選ばれた元素を含んでいると、第２の非晶質ケイ素膜における触媒元素の固溶度が飛躍的に上がり、固溶度の差により触媒元素の移動も同時に行われるようになるからである。すなわち、上記触媒元素のゲッタリングの２つのメカニズム・効果を双方とも同時に得ることができ、半導体素子形成領域となる結晶性ケイ素膜において大きく触媒元素の膜中濃度をより低減することができる。
【００５０】
また、本発明は、特開平１１−３１６６０号公報のように、半導体素子形成領域となる結晶性ケイ素膜の上に形成された第２の非晶質ケイ素膜へと縦方向（膜厚方向）に触媒元素を移動ゲッタリングするものであるが、ポイントは全く異なる。本発明では、高速熱アニールを用いることで、ゲッタリングシンクとなる第２の非晶質ケイ素膜に例えばリンのような５族Ｂ元素を含ませなくてもゲッタリングが可能となる。なぜなら、前述のように欠陥誘起型の偏析ゲッタリング効果を有するからである。また、このような膜厚方向へのゲッタリングは、そのゲッタリング距離（触媒元素の移動すべき距離）は、膜厚分のみであるため、特開平１０−２２３５３４号公報および特開平１０−２２９０４８号公報のような一般的な横方向（基板の表面と平行な方向）へのゲッタリングに比べて、その距離が短くて済む。その結果、短時間の処理でゲッタリングでき、高速熱アニール処理とのマッチングが非常によい。長時間のアニール処理では、安価なガラス基板を用いた場合に反りやたわみが発生する。
【００５１】
また、本発明が上記特開平１０−２２３５３４号公報および特開平１０−２２９０４８号公報と異なるのは、それらの公報では、強光を照射してケイ素膜を選択的に加熱するような熱処理のため、強光を熱吸収するためのマスク膜を用いているのに対して、本発明では、高速熱アニールにより、基板全体を均一にアニールする。したがって、本発明では、上記公報のような余分なマスク膜は不要である。また、上記基板の全体を均一に熱処理することは重要なポイントであり、例えば、上記特開平１０−２２３５３４号公報では、強光吸収マスクに覆われた領域が集中的にアニールされるが、５族Ｂ元素が導入された領域は十分に温度が上がらない。このような場合、十分なゲッタリングが得られないことが判明している。そのため、特開平１０−２２３５３４号公報の発明者らは、引き続き、次の特開平１０−２２９０４８号公報の発明を成している。特開平１０−２２９０４８号公報では、強光を熱吸収するための膜を全面に形成し、５族Ｂ元素が導入された領域も含めて、基板の全体を均一にアニールしようとするものである。この方法の方がよりゲッタリング効果は高いが、強光を熱吸収するためのマスク膜の形成が全く余分な工程となってしまう。また、この方法だけでは、まだゲッタリング効果は十分ではなく、さらにプラスαが必要である。
【００５２】
一実施形態の半導体装置の製造方法は、上記５族Ｂから選ばれた元素は、Ｐ（リン）、Ａｓ（ヒ素）およびＳｂ（アンチモン）から選ばれた１種類または複数種類の元素である。
【００５３】
上記実施形態の半導体装置の製造方法によれば、上記５族Ｂから選ばれた元素として、Ｐ、ＡｓおよびＳｂのなかから選ばれた少なくとも１つの元素を用いることができる。Ｐ、ＡｓおよびＳｂのなかから選ばれた少なくとも１つの元素であれば、結晶性ケイ素膜中の触媒元素を効率的に移動させることができ、十分なゲッタリング効果が得られる。このゲッタリングのメカニズムに関しては、未だ詳しい知見は得られていないが、Ｐ、ＡｓおよびＳｂの元素の中でも、最も効果が高いのはＰであることがわかっている。
【００５４】
一実施形態の半導体装置の製造方法は、上記第２の非晶質ケイ素膜は、ＰとＢ（ホウ素）との２種類の元素を含む。
【００５５】
上記実施形態の半導体装置の製造方法によれば、上記第２の非晶質ケイ素膜に、５族Ｂから選ばれた元素としてＰに加え、さらにＢも含有させた場合、より大きなゲッタリング効果が得られる。ゲッタリングシンクとなる第２の非晶質ケイ素膜に、ＰだけでなくＢもドープすると、そのゲッタリングのメカニズムが変わることがわかっている。すなわち、上記第２の非晶質ケイ素膜がＰのみを含んでる場合には、ノンドープの非ゲッタリング領域との触媒元素の固溶度の差を利用した拡散移動型のゲッタリングであるが、加えてＢを含ませることで、逆にゲッタリングシンクで触媒元素が析出し易くなり、欠陥あるいは偏析誘起型のゲッタリング作用が優勢になる。この欠陥あるいは偏析誘起型のゲッタリングの方が、よりゲッタリング能力は高いが、欠陥・偏析誘起型であるためにアニール温度に対してよりシビアになる。上記高速熱アニール処理は、欠陥のようなゲッタリングサイトを残したまま、高温でのアニール処理を行うため、前述のように欠陥・偏析誘起型のゲッタリング作用に対して非常に有効である。よって、このように第２の非晶質ケイ素膜にＰ，Ｂを含有させることで、より大きな触媒元素のゲッタリング効果を得ることができ、半導体素子形成領域となる結晶性ケイ素膜の触媒元素濃度の低減が図れる。
【００５６】
一実施形態の半導体装置の製造方法は、上記第２の非晶質ケイ素膜は、少なくともＳｉＨ４（シラン）ガスとＰＨ３（ホスフィン）ガスとを材料ガスに用いて、成膜温度４００℃以下でのプラズマＣＶＤ法により形成する。
【００５７】
上記実施形態の半導体装置の製造方法によれば、上記第２の非晶質ケイ素膜を形成する工程としては、少なくともＳｉＨ４ガスとＰＨ３ガスとを材料ガスとして、成膜温度４００℃以下でのプラズマＣＶＤ法により形成することが望ましい。上記第２の非晶質ケイ素膜にリンを含有させる場合には、通常イオンドーピング法が用いられるが、イオンドーピング時に基板が高温となり、第２の非晶質ケイ素膜がマイクロクリスタル化する場合が多い。このような微結晶化が行われると、本発明の効果は小さくなる。また、ＳｉＨ４ガスとＰＨ３ガスとを材料ガスとした成膜温度４００℃以下でのプラズマＣＶＤ法では、ほぼ完全な非晶質状態の非晶質ケイ素膜が得られ、またリンの膜中濃度も非常に高濃度にすることができる。しかも、ＳｉＨ４ガスとＰＨ３ガスとを材料ガスとした成膜温度４００℃以下でのプラズマＣＶＤ法は、処理能力が高く、量産においても適している。
【００５８】
一実施形態の半導体装置の製造方法は、上記第２の非晶質ケイ素膜は、少なくともＳｉＨ４ガスとＰＨ３ガスとＢ２Ｈ６（ジボラン）ガスとを材料ガスに用いて、成膜温度４００℃以下でのプラズマＣＶＤ法により形成する。
【００５９】
上記実施形態の半導体装置の製造方法によれば、上記第２の非晶質ケイ素膜を形成する方法としても、少なくともＳｉＨ４ガスとＰＨ３ガスとＢ２Ｈ６ガスとを材料ガスに用いて、成膜温度４００℃以下でのプラズマＣＶＤ法により形成することが望ましい。このようにすることで、ほぼ完全な非晶質状態のケイ素膜が得られ、またリンとホウ素の膜中濃度も非常に高濃度とすることができる。しかも、上記ＳｉＨ４ガスとＰＨ３ガスとＢ２Ｈ６ガスとを材料ガスとした成膜温度４００℃以下でのプラズマＣＶＤ法は、処理能力が高く、量産においても適している。
【００６０】
一実施形態の半導体装置の製造方法は、上記第２の非晶質ケイ素膜は、Ａｒ（アルゴン）、Ｋｒ（クリプトン）およびＸｅ（キセノン）のうちから選ばれた１種類または複数種類の希ガス元素を含む。
【００６１】
上記実施形態の半導体装置の製造方法によれば、上記第２の非晶質ケイ素膜を用いたゲッタリングの効果を高める方法の１つとして、Ａｒ、Ｋｒ、Ｘｅから選ばれた１種類または複数種類の希ガス元素を、ゲッタリングシンクとなる第２の非晶質ケイ素膜に含有させることも非常に有効である。上記ゲッタリングシンクとなる第２の非晶質ケイ素膜においてＡｒ、Ｋｒ、Ｘｅから選ばれた１種類または複数種類の希ガス元素が存在すると、その存在箇所で大きな格子間歪みが生じ、もともと本発明の特徴である高速熱アニール処理による欠陥・偏析誘起型のゲッタリング作用が非常に強力に働く。このことは、一般的にＳｉウエハーを用いるＩＣの分野でもよく知られた技術である。上記希ガス元素は第２の非晶質ケイ素膜中に存在することによって、第２の非晶質ケイ素膜の結晶成長が阻害され、結晶成長（結晶核発生）までの潜伏期間が長くなり、第２の非晶質ケイ素膜の結晶成長速度を遅らせる効果を奏する。これにより、上記高速熱アニール処理時、ゲッタリングシンクとなる第２の非晶質ケイ素膜を、より長く非晶質状態のままで保つことができて、より大きな欠陥誘起型のゲッタリング作用を得ることができる。したがって、Ａｒ、Ｋｒ、Ｘｅから選ばれた１種類または複数種類の希ガス元素を第２の非晶質ケイ素膜に含有させることは、本発明のコンセプト・目的に一致した、非常に有効な手段である。また、上記希ガス元素の中で、最も効果が高いのはＡｒであり、Ａｒを用いた時に、最も大きな効果を得ることができる。つまり、上記第２の非晶質ケイ素膜によるゲッタリング効果を極めて高めることができる。
【００６２】
また、上記希ガス元素を含む第２の非晶質ケイ素膜を形成する方法としては、プラズマＣＶＤ法により形成した非晶質ケイ素膜に、Ａｒ、Ｋｒ、Ｘｅから選ばれた１種類または複数種類の希ガス元素をイオンドーピング法でドーピングして、第２の非晶質ケイ素膜を形成する方法が望ましい。上記非晶質ケイ素膜を先に形成した後、ドーピングして希ガス元素を導入することで得られる第２の非晶質ケイ素膜では、格子間歪みをより大きくなる。こりにより、上記第２の非晶質ケイ素膜を用いてより高いゲッタリング効果が得られる。また、このときのドーピングの材料ガスは希ガスであり、純度１００％であるので、ドーピングの処理能力（スループット）も非常に高い。
【００６３】
一実施形態の半導体装置の製造方法は、上記結晶性ケイ素膜と上記第２の非晶質ケイ素膜との間に、上記第２の非晶質ケイ素膜を除去する際のエッチングストッパーとなるバリア薄膜を設ける。
【００６４】
上記実施形態の半導体装置の製造方法によれば、上記結晶性ケイ素膜上に第２の非晶質ケイ素膜を設け、第２の非晶質ケイ素膜へと触媒元素を移動させるものであるが、このゲッタリングシンクとなる第２の非晶質ケイ素膜は、触媒元素をゲッタリングした後は、半導体装置にとって不必要なものである。よって、この第２の非晶質ケイ素膜は除去する必要があるが、その際に、第２の非晶質ケイ素膜に対して下層の結晶性ケイ素膜を残すように、第２の非晶質ケイ素膜のみを除去する必要がある。このためには、上記結晶性ケイ素膜と第２の非晶質ケイ素膜との間で１００％近いエッチング選択比をもったエッチング処理が望まれるが、実際には、同様のケイ素膜系材料であるので、その選択エッチングは不可能である。よって、上記結晶性ケイ素膜と第２の非晶質ケイ素膜との間に、第２の非晶質ケイ素膜を除去する際のエッチングストッパーとなるバリア薄膜を設けることが有効である。このときのバリア薄膜としては、第２の非晶質ケイ素膜を除去する際のエッチングストッパーとして、十分なエッチング選択比を有している必要があるのは勿論であるが、結晶性ケイ素膜からバリア薄膜を通過して第２の非晶質ケイ素膜へと触媒元素の移動が行われる必要がある。このときの移動をバリア薄膜が阻害するようであれば、ゲッタリングシンクとなる第２の非晶質ケイ素膜への触媒元素の十分な移動は行われず、十分なゲッタリング効果は得られない。そのため、上記結晶性ケイ素膜と第２の非晶質ケイ素膜との間に設けられるバリア薄膜としては、膜厚５０Å以下の酸化ケイ素膜を用いることが望ましい。このようなバリア薄膜であれば、そのバリア薄膜は、選択エッチグを可能にし、触媒元素の移動を阻害しない。また、上記バリア薄膜の膜厚が５０Åより厚ければ、結晶性ケイ素膜と第２の非晶質ケイ素膜との間で触媒元素の十分な移動は行われず、高いゲッタリング効果を得ることはできない。
【００６５】
一実施形態の半導体装置の製造方法は、レーザ光の照射により結晶性が高められた上記結晶性ケイ素膜上に、上記第２の非晶質ケイ素膜を設けている。
【００６６】
上記実施形態の半導体装置の製造方法によれば、上記触媒元素により結晶化された結晶性ケイ素膜の結晶性をより向上させ、半導体装置の性能、特に電流駆動能力をより向上させる方法としては、触媒元素により結晶化された結晶性ケイ素膜に対してさらに高温の酸化雰囲気中にて熱処理を行うか、あるいは、その結晶性ケイ素膜に対してレーザ光を照射することが有効である。前者の高温で酸化雰囲気中にて熱処理を行うことにより、結晶性ケイ素膜の結晶性をさらに向上する方法では、触媒元素により結晶化された結晶性ケイ素膜に対して、さらに高温（８００℃〜１１００℃）で酸化処理を行うと、酸化作用により生じる過飽和Ｓｉ原子が、結晶性ケイ素膜中へ供給されて、結晶性ケイ素膜中の結晶欠陥（特に不対結合手：ダングリングボンド）に入り込むことによって、その結晶欠陥を消滅させることができる。しかし、このような方法では、安価なガラス基板を基板として使用できない。その観点から、後者のレーザ光を照射する方法がより有効である。
【００６７】
また、上記触媒元素により結晶化された結晶性ケイ素膜にレーザ光を照射した場合、結晶性ケイ素膜と非晶質ケイ素膜との融点の相違から結晶粒界部や微小な残留非晶質領域（未結晶化領域）が集中的に処理される訳であるが、通常の固相成長法で形成した結晶性ケイ素膜では、結晶構造が双晶状態であるため、強光照射後も結晶粒内部で双晶欠陥として残る。それに比べ、上記触媒元素により結晶化した結晶性ケイ素膜は、柱状結晶で形成されており、その内部は単結晶状態であるため、強光の照射により結晶粒界部が処理されると基板全面にわたって単結晶状態に近い良質の結晶性ケイ素膜が得られ、結晶性の観点から、その有効性は非常に高い。また、元々結晶性を有する結晶性ケイ素膜に対してレーザ照射を行うのであるから、非晶質ケイ素膜に直接レーザ照射して、その非晶質ケイ素膜を結晶化する方法とは異なり、レーザ照射のばらつきは大きく緩和され、均一性上の問題も生じない。但し、このようなレーザ光照射処理を行う工程は、半導体素子形成領域となる結晶性ケイ素膜上に第２の非晶質ケイ素膜を設ける工程の前に、すなわち、触媒元素を第２の非晶質ケイ素膜へゲッタリングする前に、行うことが望ましい。なぜなら、上記触媒元素による固相結晶化で得られた結晶性ケイ素膜にレーザ光を照射すると、触媒元素の存在形態に変化が生じる。具体的に述べると、シリサイドとしての凝集・再凝集が起こる訳である。上記結晶性ケイ素膜より触媒元素を取り除くゲッタリング工程としては、結晶性ケイ素膜の結晶状態が完全に固まってから行うのが望ましく、そうすることにより理想的なゲッタリングが行える。逆に言うと、ゲッタリング後に結晶性ケイ素膜の結晶性を助長するような処理を行った場合、ゲッタリング後に残留し固溶していた触媒元素が再凝集してシリサイド化してしまう。このようにシリサイド化した触媒元素が含まれる半導体素子形成領域を用いて半導体素子を形成した場合は、半導体素子に電気的悪影響を与える可能性がある。
【００６８】
一実施形態の半導体装置の製造方法は、上記半導体素子形成領域における上記触媒元素の濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３〜２×１０１７ａｔｏｍｓ／ｃｍ３の範囲内である。
【００６９】
上記実施形態の半導体装置の製造方法によれば、上記半導体素子形成領域内に残留する触媒元素量を出来る限り低減し、高性能で高信頼性、高安定性の半導体装置を実現することを目的としている。このためには、最終的に得られる半導体装置の半導体素子形成領域における触媒元素の濃度が、１×１０１６ａｔｏｍｓ／ｃｍ３〜２×１０１７ａｔｏｍｓ／ｃｍ３の範囲内であれば良い。上記半導体素子形成領域中の触媒元素濃度を２×１０１７ａｔｏｍｓ／ｃｍ３以下にすることで、触媒元素が半導体素子特性に及ぼす電気的な悪影響は全く見られなくなる。そして、本発明の半導体装置の製造方法を用いた結果、このような低濃度を実現することができる。また、上記触媒元素を用い結晶化を行う限りは、最低限１×１０１６ａｔｏｍｓ／ｃｍ３の濃度の触媒元素は半導体素子形成領域内に残り、これ以下に低減することは、現状考えられるどのような方法をもってしても不可能である。そのため、上記触媒元素により結晶化を行った結果として、少なくとも１×１０１６ａｔｏｍｓ／ｃｍ３以上の濃度の触媒元素が半導体素子形成領域内に残存する。
【００７０】
【発明の実施の形態】
（実施の形態１）
図１（ａ）〜（ｇ）は、本発明の実施の形態１の半導体装置の製造方法を示す工程断面図であり、本実施の形態１では、ガラス基板上にＮ型ＴＦＴを作製する際の工程に対して本発明を利用した場合についての説明を行う。上記Ｎ型ＴＦＴは、アクティブマトリクス型の液晶表示装置のドライバー回路や画素部分は勿論、薄膜集積回路を構成する素子としても利用することができる。なお、上記半導体装置の製造方法によれば、図１（ａ），（ｂ），…，（ｇ）の順に工程が順次進行する。
【００７１】
以下、上記半導体装置の製造方法について説明する。
【００７２】
まず、図１（ａ）に示すように、絶縁表面を有する基板としてのガラス基板１０１上に例えばプラズマＣＶＤ法によって厚さ３００ｎｍ〜５００ｎｍ程度の酸化ケイ素からなる下地膜１０２を形成する。この下地膜１０２は、ガラス基板１０１上に積層される層へガラス基板１０１の不純物が拡散するのを防ぐために設けられる。
【００７３】
引き続いて、プラズマＣＶＤ法によって、厚さ２０ｎｍ〜８０ｎｍ、例えば厚さ４０ｎｍの真性（Ｉ型）の第１の非晶質ケイ素膜（ａ−Ｓｉ膜）１０３を下地膜１０２上に成膜する。本実施の形態１では、平行平板式のプラズマＣＶＤ装置を用い、加熱温度を３００℃とし、シラン（ＳｉＨ４）ガスと水素（Ｈ２）ガスを材料ガスに用いている。そして、ＲＦパワーのパワー密度を１０ｍＷ／ｃｍ２〜２００ｍＷ／ｃｍ２、例えば８０ｍＷ／ｃｍ２にして、第１の非晶質ケイ素膜１０３の形成を行っている。
【００７４】
そして、上記第１の非晶質ケイ素膜１０３の表面に、触媒元素としてのニッケル１０４の微量添加を行う。このニッケル１０４の微量添加は、ニッケルが溶かされた溶液を第１の非晶質ケイ素膜１０３上に保持し、その溶液をスピナーにより第１の非晶質ケイ素膜１０３上に均一に延ばし乾燥させることにより行っている。本実施の形態１では、上記溶液の溶質として酢酸ニッケルを用い、上記溶液の溶媒として水を用いており、上記溶液中のニッケル濃度は１０ｐｐｍとなるように調節されている。また、上記第１の非晶質ケイ素膜１０３の表面上のニッケル濃度を全反射蛍光Ｘ線分析（ＴＲＸＲＦ）法により測定すると、そのニッケル濃度は７×１０１２ａｔｏｍｓ／ｃｍ２程度であった。
【００７５】
次に、不活性雰囲気下、例えば窒素雰囲気にて加熱処理を行う。この加熱処理においては、昇温途中にまず第１の非晶質ケイ素膜１０３中の水素離脱処理を行った後、さらに高温で第１の非晶質ケイ素膜１０３の結晶化を行っている。具体的には、第１ステップの加熱処理として４５０℃〜５２０℃で１時間〜２時間のアニール処理を行い、第２ステップの加熱処理としては５２０℃〜５７０℃で２時間〜８時間のアニール処理を行う。本実施の形態１では、一例として、５００℃にて１時間の処理を行った後、５５０℃で４時間の加熱処理を行っている。これにより、上記第１の非晶質ケイ素膜１０３の表面に添加されたニッケル１０４が第１の非晶質ケイ素膜１０３中に拡散すると共に、非晶質ケイ素膜１０３内でシリサイドが生じ、そのシリサイドを核として第１の非晶質ケイ素膜１０３の結晶化が進行する。そうすると、図１（ｂ）に示すように、上記非晶質ケイ素膜１０３は結晶化され、結晶性ケイ素膜１０３ａとなる。
【００７６】
次に、上記結晶性ケイ素膜１０３ａにレーザ光１０５を照射することにより、結晶性ケイ素膜１０３ａを再結晶化し、その結晶性ケイ素膜１０３ａの結晶性を向上させる。そのレーザ光１０５は、波長３０８ｎｍ、パルス幅４０ｎｓｅｃのＸｅＣｌ（キセノン塩素）エキシマレーザ装置を用いて照射される。また、上記レーザ光１０５の照射条件は、照射時にガラス基板１０１を２００℃〜４５０℃、例えば４００℃に加熱し、エネルギ密度が２５０ｍＪ／ｃｍ２〜４５０ｍＪ／ｃｍ２、例えば３５０ｍＪ／ｃｍ２で照射することである。そのレーザ光１０５のビームサイズは、ガラス基板１０１の表面で１５０ｍｍ×１ｍｍの長尺形状となるように設定されており、長尺方向に対して垂直方向に０．０５ｍｍのステップ幅で順次走査を行った。すなわち、上記結晶性ケイ素膜１０３ａの任意の一点において、計２０回のレーザ照射が行われることになる。このようにして、固相結晶化により得られた結晶性ケイ素膜１０３ａは、レーザ照射の溶融固化過程により結晶欠陥が低減され、より高品質な結晶性ケイ素膜１０３ｂとなる。
【００７７】
次に、上記結晶性ケイ素膜１０３ｂの表面層を薄膜酸化することで、図１（ｃ）に示すように、エッチングストッパーとなるバリア薄膜としての酸化ケイ素膜１０６を形成する。上記酸化ケイ素膜１０６の形成は、結晶性ケイ素膜１０３ｂの表面にオゾン水を保持することで行っている。このときのオゾン水中のオゾン濃度は、５ｍｇ／ｌ以上であることが望ましく、本実施の形態１では、上記オゾン水中のオゾン濃度は例えば８ｍｇ／ｌとしている。また、上記結晶性ケイ素膜１０３ｂの表面におけるオゾン水の保持時間は例えば１分としている。より緻密な酸化ケイ素膜１０６を形成するには、オゾン水処理の前に、結晶性ケイ素膜１０３ｂの表面の自然酸化膜を取っておくことが望ましく、本実施の形態１でもオゾン水処理の前にフッ酸洗浄を行って、活性なケイ素膜表面を露出させてから、オゾン水による処理を行っている。このようにして形成された酸化ケイ素膜１０６の膜厚を分光エリプソで測定したところ、その膜厚は約３０Åであった。
【００７８】
次に、上記酸化ケイ素膜１０６上に第２の非晶質ケイ素膜を、成膜温度４００℃以下でのプラズマＣＶＤにより形成する。この第２の非晶質ケイ素膜は、ノンドープの（イントリンシックな）非晶質ケイ素膜１０７と、この非晶質ケイ素膜１０７上に形成され、リン（Ｐ）を含有する非晶質ケイ素膜１０８とからなる。そのノンドープの非晶質ケイ素膜１０７は、酸化ケイ素膜１０６を覆うように、プラズマＣＶＤ法により形成されている。そして、上記非晶質ケイ素膜１０７上に、リンを含む非晶質ケイ素膜１０８をプラズマＣＶＤ法を用いて積層している。本実施の形態１では、マルチチャンバーのプラズマＣＶＤ装置を用いて、大気中に出すことなく、非晶質ケイ素膜１０７および非晶質ケイ素膜１０８を連続で形成している。非晶質ケイ素膜１０７は、ニッケルに対するゲッタリングシンクであり、非晶質ケイ素膜１０８から結晶性ケイ素膜１０３ｂへのリンの拡散・汚染を防止するためのバッファ層の役割も担っている。このときの非晶質ケイ素膜１０７の成膜には、基板加熱温度を３５０℃とし、シランガスと水素ガスを材料ガスとして用いている。また、上記非晶質ケイ素膜１０８の形成では、シランガスとホスフィン（ＰＨ３）ガスを材料ガスとして用いている。この際、上記非晶質ケイ素膜１０８中のリンの濃度は、ホスフィンガスの流量比で任意に変更することが可能である。本実施の形態１では、ＰＨ３／ＳｉＨ４流量比を３／１００としている。このときの非晶質ケイ素膜１０８中のリン濃度は１％程度である。
【００７９】
次に、不活性雰囲気下、例えば窒素雰囲気にて高速熱アニール処理を施す。
このときの高速熱アニール処理では、５５０℃以下の予熱温度から昇温が始めると共に、少なくとも３０℃／分以上、好ましくは１００℃／分以上の昇温速度で昇温が行われることが望ましい。そして、上記高速熱アニール処理において昇温後に行うべきメイン加熱は、６００℃〜７５０℃の温度で１秒〜１５分で行われるのが望ましく、６５０℃〜７００℃の温度で１分〜１０分であることがより望ましい。また、本実施の形態１では、ガラス基板１０１を用いているので、ガラス基板１０１の反りとシュリンケージ（熱収縮率あるいは熱膨張率）の対策から、メイン加熱の温度から少なくとも５５０℃までの降温速度は１００℃／分以下であることが望ましい。このようにすることで、ガラス基板１０１の反りも発生せず、シュリンケージ値も実用範囲内の２５ｐｐｍ以下に抑えることができる。実際に本実施の形態１では、図７（ａ）に示すように、ガラス基板１０１を４００℃に余熱した状態から、昇温速度１３８℃／分，約２分間の昇温を行うことにより、メイン加熱の温度６７５℃まで上げる。そして、その６７５℃のメイン加熱を３分間行った後、降温速度６９℃／分，約４分間の降温を行って４００℃まで降温し、さらに２００℃／分，１分間の降温を行って４００℃から基板取り出し温度の２００℃まで下げる。本実施の形態１では、図示しないが、抵抗性加熱炉を用いている。この抵抗性加熱炉内で温度勾配をつくり、ガラス基板１０１を抵抗性加熱炉内に挿入する速度をコントロールすることで、図７（ａ）に示す温度プロファイルの高速熱アニール処理を実現した。このとき、上記ガラス基板１０１は１枚ずつ処理し、抵抗性過熱炉内に挿入する際の熱容量を出来る限り小さくすることがポイントである。また、上記高速熱アニール処理は、ガラス基板１０１の表面に高温加熱されたＮ２ガスを均一に吹き付けることで、熱輻射のみでは得られない高速の昇温速度と、昇温途中でのガラス基板１０１の表面内の均熱性とを得ている。このような高温ガス加熱を併用した枚葉式の抵抗性加熱炉を用いるメリットとして、ガラス基板１０１の各部の温度を均一に保ったまま、昇温・降温が行えるため、ガラス基板１０１における歪みが生じにくい。また、昇温・降温速度を非常に制御よくコンロトールすることが可能であり、他のランプ照射法に比べ、ガラス基板１０１の使用に対してより適している。
【００８０】
上記高速熱アニール処理により、非晶質ケイ素膜１０７と、リンを含む非晶質ケイ素膜１０８とは完全には結晶化されず、非晶質ケイ素膜１０７，１０８の欠陥がニッケルに対する偏析トラップとなって、結晶性ケイ素膜１０３ｂ中のニッケル１０４が、図１（ｄ）の矢印１０９で示す方向に引き出される。このとき、リンを含非晶質ケイ素膜１０８においては、リンによるニッケルのゲッタリング効果も加わり、より強烈なゲッタリングシンクとして作用する。このときニッケルは薄膜の酸化ケイ素膜１０６を通過して移動するが、膜厚が約３０Åの酸化ケイ素膜１０６はその移動の妨げとはならない。これにより、上記結晶性ケイ素膜１０３ｂ中のニッケルのほとんどは、非晶質ケイ素膜１０７と、リンを含む非晶質ケイ素膜１０８とへと移動し、非晶質ケイ素膜１０７，１０８のニッケル濃度が高くなる。逆に、上記結晶性ケイ素膜１０３ｂのニッケル濃度は大幅に低くなり、ニッケル濃度の低い高品質な結晶性ケイ素膜１０３ｃが得られる。このときの実際の結晶性ケイ素膜１０３ｃ中のニッケル濃度は、二次イオン質量分析法（ＳＩＭＳ）により測定したところ５×１０１６ａｔｏｍｓ／ｃｍ３程度にまで低減されていた。ちなみに、本発明のような高速熱アニール処理を用いない従来法の場合には、２×１０１７ａｔｏｍｓ／ｃｍ３程度である。上記結晶性ケイ素膜１０３ｂの膜中のニッケル濃度は１×１０１８ａｔｏｍｓ／ｃｍ３程度であり、高速熱アニール処理により約１／２０まで残留ニッケル濃度を低減することができた。この段階で結晶性ケイ素膜１０３ｃに残っているニッケルは、シリサイド状態では無く、固溶した状態で存在しているため、ＴＦＴの電気特性上問題とならない。
【００８１】
次に、上記ニッケルをゲッタリングし、ニッケル濃度が高くなった非晶質ケイ素膜１０７，１０８を全面的にエッチング除去する。このときのエッチングでは、酸化ケイ素膜１０６がエッチングストッパーとして十分作用するように、酸化ケイ素膜１０６と十分エッチング選択比のあるエッチャントが求められる。本実施の形態１では、現像液のような強アルカリ溶液を用いた。上記非晶質ケイ素膜１０７，１０８を除去した後、酸化ケイ素膜１０６をエッチング除去する。このとき、十分に下層の結晶性ケイ素膜１０３ｃと選択性のある１：１００バッファードフッ酸（ＢＨＦ）をエッチャントとして用い、ウェットエッチングを行っている。
【００８２】
その後、上記結晶性ケイ素膜１０３ｃの不要な部分を除去して素子間分離を行と、図１（ｅ）に示すように、ＴＦＴを形成するための島状の半導体素子形成領域（ソース領域，ドレイン領域，チャネル領域）１１０が形成される。
【００８３】
次に、上記半導体素子形成領域１１０を覆うために、図１（ｆ）に示すように、酸化ケイ素からなり、厚さ２０ｎｍ〜１５０ｎｍ、例えば１００ｎｍのゲート絶縁膜１１１を成膜する。上記ゲート絶縁膜１１１を成膜した後、ゲート絶縁膜１１１自身のバルク特性、および、半導体素子形成領域１１０とゲート絶縁膜１１１との界面特性を向上させるために、不活性ガス雰囲気下で５００℃〜６００℃で１時間〜４時間のアニールを行った。本実施の形態１のゲート絶縁膜１１１の形成では、ＴＥＯＳ（Tetra Ethoxy Ortho Silicate）を原料とし、それを酸素と共に基板温度１５０℃〜６００℃、好ましくは３００℃〜４５０℃で、ＲＦプラズマＣＶＤ法で分解・堆積している。また、上記ゲート絶縁膜１１１の形成は、ＴＥＯＳを原料とし、それをオゾンガスと共に基板温度を３５０℃〜６００℃、好ましくは４００℃〜５５０℃で、減圧ＣＶＤ法もしくは常圧ＣＶＤ法で形成してもよい。
【００８４】
引き続いて、スパッタリング法によって、厚さ４００ｎｍ〜８００ｎｍ、例えば６００ｎｍのアルミニウム膜をゲート絶縁膜１１１上に成膜する。そして、上記アルミニウム膜を所望の形状にパターニングすることより、ゲート電極１１２を形成する。さらに、上記ゲート電極１１２の表面層を陽極酸化して、酸化物層１１３を形成する。このゲート電極１１２を例えばアクティブマトリクス基板の画素ＴＦＴのゲート電極とする場合には、平面的にはゲート電極１１２がゲートバスラインも構成することになる。また、上記陽極酸化は、酒石酸が１％〜５％含まれたエチレングリコール溶液中で行い、最初一定電流で２２０Ｖまで電圧を上げ、その状態で１時間保持して終了させる。このようにして得られた酸化物層１１３の厚さは２００ｎｍである。なお、上記酸化物層１１３は、後のイオンドーピング工程において、オフセットゲート領域を形成する厚さとなるので、オフセットゲート領域の長さを上記陽極酸化工程で決めることができる。
【００８５】
次に、イオンドーピング法によって、ゲート電極１１２とその周囲の酸化物層１１３をマスクとして、不純物であるリンを注入する。これにより、上記リンが注入されたＮ型の不純物拡散領域１１５，１１６は、ＴＦＴのソース領域，ドレイン領域にすべき領域であり、ゲート電極１１２およびその周囲の酸化層１１３にマスクされ不純物が注入されない領域１１４は、ＴＦＴのチャネル領域にすべき領域である。本実施の形態１では、ドーピングガスとしてホスフィンを用い、加速電圧を６０ｋＶ〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０１５ｃｍ−２〜８×１０１５ｃｍ−２、例えば２×１０１５ｃｍ−２としている。
【００８６】
その後、レーザ光１２０の照射によってアニール処理を行い、イオン注入した不純物のリンを活性化を行うと同時に、上記不純物導入工程で結晶性が劣化した部分の結晶性を改善させる。この際に使用するレーザ装置は、波長３０８ｎｍ、パルス幅４０ｎｓｅｃのＸｅＣｌエキシマレーザ装置であり、レーザ光１２０のエネルギ密度は１５０ｍＪ／ｃｍ２〜４００ｍＪ／ｃｍ２、好ましくは２００ｍＪ／ｃｍ２〜２５０ｍＪ／ｃｍ２である。こうして形成されたＮ型の不純物拡散領域１１５，１１６のシート抵抗は、２００Ω／□〜５００Ω／□であった。
【００８７】
引き続いて、図１（ｇ）に示す層間絶縁膜１２１を形成するために、厚さ６００ｎｍ程度の酸化ケイ素膜あるいは窒化ケイ素膜を積層する。上記酸化ケイ素膜を積層する場合には、ＴＥＯＳを原料とし、これと酸素とのプラズマＣＶＤ法、もしくはオゾンとの減圧ＣＶＤ法あるいは常圧ＣＶＤ法によって形成すれば、段差被覆性に優れた良好な層間絶縁膜１２１が得られる。また、シランガスとアンモニア（ＮＨ３）ガスを原料ガスとしてプラズマＣＶＤ法で成膜された窒化ケイ素膜を用いれば、半導体素子形成領域１１０とゲート絶縁膜１１１との界面に水素原子が供給されて、ＴＦＴ特性を劣化させる不対結合手を低減する効果がある。
【００８８】
次に、上記酸化ケイ素膜あるいは窒化ケイ素膜にコンタクホールを形成して、層間絶縁膜１２１を得る。そして、上記コンタクトホールを埋めるように、金属材料、例えば窒化チタン膜とアルミニウム膜とを積層して、ＴＦＴ１２３の電極・配線１２２，１２２を形成する。上記窒化チタン膜は、アルミニウムが半導体層に拡散するのを防止する目的のバリア膜として設けられる。また、上記ＴＦＴ１２３を画素ＴＦＴとして用いる場合、ＴＦＴ１２３は画素電極をスイッチングする素子であるので、ドレイン電極となる一方の電極・配線１２２には、ＩＴＯなど透明導電膜からなる画素電極を設ける。この場合、他方の電極・配線１２２は、ソースバスラインを構成することになり、ソースバスラインを介してビデオ信号が供給され、ゲートバスラインを兼ねるゲート電極１１２のゲート信号に基づいて画素電極に必要な電荷が書き込まれる。
【００８９】
最後に、１気圧の水素雰囲気で３５０℃、１時間のアニール処理を行って、ＴＦＴ１２３を完成させる。さらに必要に応じて、ＴＦＴ１２３を保護する目的で、ＴＦＴ１２３上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【００９０】
このように作製したＴＦＴ１２３は、電界効果移動度が２５０ｃｍ２／Ｖｓ程度、閾値電圧が１．５Ｖ程度と非常に高性能であるのにもかかわらず、従来の方法で作製されたＴＦＴで頻繁に見られたＴＦＴオフ動作時のリーク電流の異常な増大が全く無く、単位Ｗ当たり１ｐＡ以下と非常に低い値を安定して示した。この値は、触媒元素を用いずに作成した従来のＴＦＴと比べても全く差が無いものであり、製造歩留まりを大きく向上することができた。また、繰り返し測定やバイアスや温度ストレスによる耐久性試験を行っても、ほとんど特性劣化は見られず、従来のものと比べて非常に信頼性が高い。
【００９１】
そして、本実施の形態１に基づいて作製された液晶表示用アクティブマトリクス基板を実際に点灯評価したところ、従来の方法により作成したものに比べて表示むらが明らかに少なく、ＴＦＴリークによる画素欠陥も極めて少なく、コントラスト比の高い高表示品位の液晶パネルが得られた。
【００９２】
また、上記ＴＦＴ１２３は薄膜集積回路などにも簡単に応用でき、その場合にはゲート電極１１２上にもコンタクトホールを形成し、必要とする配線を施せばよい。
【００９３】
（実施の形態２）
図２（ａ）〜（ｄ）および図３（ｅ）〜（ｇ）は、本発明の実施の形態２の半導体装置の製造方法を示す工程断面図であり、本実施の形態２では、アクティブマトリクス型の液晶表示装置の周辺駆動回路や、一般の薄膜集積回路を形成するＮ型ＴＦＴとＰ型ＴＦＴを相補型に構成したＣＭＯＳ構造の回路をガラス基板上に作製する。なお、上記半導体装置の製造方法は、図２（ａ），…，（ｄ）、図３（ｅ），…，（ｇ）の順に工程が順次進行する。
【００９４】
まず、図２（ａ）に示すように、絶縁表面を有する基板としてのガラス基板２０１上に例えばスパッタリング法によって厚さ３００ｎｍ〜５００ｎｍ程度の酸化ケイ素からなる下地膜２０２を形成する。この下地膜２０２は、ガラス基板２０１上に積層される層へガラス基板２０１の不純物が拡散するのを防ぐために設けられる。
【００９５】
次に、プラズマＣＶＤ法によって、厚さ２０ｎｍ〜８０ｎｍ、例えば４０ｎｍの真性（Ｉ型）の第１の非晶質ケイ素膜２０３を成膜する。本実施の形態２では、平行平板式のプラズマＣＶＤ装置を用い、加熱温度を３００℃とし、シランガスと水素ガスを材料ガスに用いている。そして、ＲＦパワーのパワー密度を１０ｍＷ／ｃｍ２〜２００ｍＷ／ｃｍ２、例えば８０ｍＷ／ｃｍ２として行っている。
【００９６】
次に、上記第１の非晶質ケイ素膜２０３の表面上に、触媒元素としてのニッケル２０４の微量添加を行う。このニッケル２０４の微量添加は、ニッケルを溶かせた溶液を第１の非晶質ケイ素膜２０３上に保持し、その溶液をスピナーにより第１の非晶質ケイ素膜２０３上に均一に延ばし乾燥させることにより行っている。本実施の形態２では、上記溶液の溶質として酢酸ニッケルを用い、上記溶液の溶媒としてエタノールを用いており、上記溶液中のニッケル濃度は１ｐｐｍとなるように調節されている。また、上記第１の非晶質ケイ素膜２０３の表面上のニッケル濃度を全反射蛍光Ｘ線分析法により測定すると、５×１０１２ａｔｏｍｓ／ｃｍ２程度であった。
【００９７】
そして、不活性雰囲気下、例えば窒素雰囲気にて加熱処理を行う。この加熱処理としては、５２０℃〜５７０℃で２時間〜８時間のアニール処理を行うことが望ましく、本実施の形態２では、一例として、５５０℃で４時間の加熱処理を行っている。これにより、上記第１の非晶質ケイ素膜２０３の表面上に添加されたニッケル２０４のシリサイド化が起こり、シリサイド化したニッケルを核として第１の非晶質ケイ素膜２０３の結晶化が進行し、図２（ｂ）に示すように、結晶性ケイ素膜２０３ａとなる。しかし、上記ニッケル２０４の添加量は、非晶質ケイ素膜２０３を全て結晶化するためには、触媒元素の量が不十分であり、結晶性ケイ素膜２０３ａの一部において微小な（数μｍ程度の）非晶質領域が残存し、結晶成長が停止している。５７０℃以下の温度では、ケイ素膜自体の結晶成長は起こらないため、結晶成長が及ばない未結晶化領域はそのまま残る。要するに、本実施の形態２における５５０℃、４時間の加熱処理の後に得られる結晶性ケイ素膜２０３ａは、結晶化領域の中に微小な非晶質領域が混在した状態となっている。
【００９８】
次に、上記結晶性ケイ素膜２０３ａにレーザ光２０５を照射することにより、結晶性ケイ素膜２０３ａをさらに結晶化させ、結晶性ケイ素膜２０３ｂを得る。そのレーザ光２０５は、波長３０８ｎｍ、パルス幅４０ｎｓｅｃのＸｅＣｌエキシマレーザ装置を用いて照射される。また、上記レーザ光２０５の照射条件は、照射時にガラス基板２０１を２００℃〜４５０℃、例えば４００℃に加熱し、エネルギ密度２００ｍＪ／ｃｍ２〜４５０ｍＪ／ｃｍ２、例えば３５０ｍＪ／ｃｍ２ですることである。そのレーザ光２０５のビームサイズは、ガラス基板２０１の表面で１５０ｍｍ×１ｍｍの長尺形状となるように設定されており、長尺方向に対して垂直方向に０．０５ｍｍのステップ幅で順次走査を行った。すなわち、上記結晶性ケイ素膜２０３ａの任意の一点において、計２０回のレーザ照射が行われることになる。このレーザ照射により、結晶性ケイ素膜２０３ａ中に残存している非晶質領域が優先的に溶融し、結晶化領域の良好な結晶成分のみを反映して膜全体が結晶化される。
【００９９】
次に、上記結晶性ケイ素膜２０３ｂの表面層を薄膜酸化することで、エッチングストッパーとなるバリア薄膜としての酸化ケイ素膜２０６を形成する。この酸化ケイ素膜２０６の形成は、結晶性ケイ素膜２０３ｂの表面にエキシマＵＶ（紫外線）光を照射することにより行っている。上記エキシマＵＶ光の照射時間は１分であり、酸化ケイ素膜２０６の膜厚を分光エリプソで測定したところ、その膜厚は約３０Åであった。
【０１００】
次に、成膜温度４００℃以下でのプラズマＣＶＤ法によって、図２（ｃ）に示すように、酸化ケイ素膜２０６を覆うように、リンとホウ素（Ｂ）とを含む第２の非晶質ケイ素膜２０８を形成する。本実施の形態２では、平行平板式のプラズマＣＶＤ装置を用いて、基板加熱温度を３５０℃とし、シランガスとホスフィンガス、ジボラン（Ｂ２Ｈ６）ガスを材料ガスとして、第２の非晶質ケイ素膜２０８の成膜を行っている。この際、上記第２の非晶質ケイ素膜２０８中のリンおよびホウ素の濃度は、これらの３種のガスの流量比で任意に変更することが可能である。本実施の形態２では、ＰＨ３／Ｂ２Ｈ６／ＳｉＨ４流量比を３／１／１００として行っている。このときの第２の非晶質ケイ素膜２０８中のリン濃度は１．０％程度であり、ホウ素の濃度は０．５％程度であった。
【０１０１】
次に、不活性雰囲気下、例えば窒素雰囲気にて高速熱アニール処理を施す。このときの高速熱アニール処理では、５５０℃以下の予熱温度から昇温が始めると共に、少なくとも３０℃／分以上、好ましくは１００℃／分以上の昇温速度で昇温を行われることが望ましい。そして、上記高速熱アニール処理において昇温後に行うべきメイン加熱は、６００℃〜７５０℃の温度で１秒〜１５分で行われるのが望ましく、６５０℃〜７００℃の温度で１分〜１０分で行われることがより望ましい。本実施の形態２では、ガラス基板２０１を用いているので、ガラス基板２０１の反りとシュリンケージ（熱収縮率あるいは熱膨張率）の対策から、メイン加熱の温度から少なくとも５５０℃までの降温速度は１００℃／分以下であることが望ましい。このようにすることで、上記ガラス基板２０１の反りも発生せず、シュリンケージ値も実用範囲内の２５ｐｐｍ以下に抑えることができる。実際に本実施の形態２では、図７（ｂ）に示すように、ガラス基板２０１を５００℃に余熱した状態から、昇温速度２００℃／分，１分間の昇温を行うことにより、メイン加熱の温度７００℃まで上げる。そして、７００℃のメイン加熱を１分間行った後、降温速度５０℃／分，４分間の降温を行って５００℃まで下げる。さらに、２００℃／分，１分間の降温を行って、５００℃から基板取り出し温度の３００℃まで下げる。本実施の形態２では、抵抗性加熱炉を用いて抵抗性加熱炉内で温度勾配をつくり、ガラス基板２０１を抵抗性加熱炉内に挿入する速度をコントロールすることで、図７（ｂ）に示す温度プロファイルの高速熱アニール処理を実現している。このとき、上記ガラス基板２０１は１枚ずつ処理し、抵抗性加熱炉内に挿入する際の熱容量を出来る限り小さくすることがポイントである。また、上記高速熱アニール処理は、ガラス基板２０１の表面に高温加熱された窒素（Ｎ２）ガスを均一に吹き付けることで、熱輻射のみでは得られない高速の昇温速度と昇温途中でのガラス基板２０１の表面内の均熱性を得ている。このような高温ガス加熱を併用した枚葉式の抵抗性加熱炉を用いるメリットとして、ガラス基板２１の各部の温度を均一に保ったまま、昇温降温が行えるため、ガラス基板２０１における歪みが生じにくい。また、昇温・降温速度を非常に制御よくコンロトールすることが可能であり、他のランプ照射法に比べ、ガラス基板２０１の使用に対してより適している。
【０１０２】
上記高速熱アニール処理により、第２の非晶質ケイ素膜２０８は完全には結晶化されず、その欠陥がニッケルに対する偏析トラップとなって下層の結晶性ケイ素膜２０３ｂ中のニッケル２０４が、図２（ｃ）の矢印２０９で示す方向に向かって引き出される。このとき、リンとホウ素との作用により、このゲッタリング効果は非常に高められ、より強烈なゲッタリングシンクとして作用する。このときニッケルは薄膜の酸化ケイ素膜２０６を通過して移動するが、膜厚が約３０Åの酸化ケイ素膜２０６はその移動の妨げとはならない。これにより、上記結晶性ケイ素膜２０３ｂ中のニッケルのほとんどは、第２の非晶質ケイ素膜２０８へと移動し、第２の非晶質ケイ素膜２０８でのニッケル濃度が高くなる。逆に、上記結晶性ケイ素膜２０３ｂのニッケル濃度は大幅に低くなり、ニッケル濃度の低い高品質な結晶性ケイ素膜２０３ｃが得られる。このときの実際の結晶性ケイ素膜２０３ｃ中のニッケル濃度は、二次イオン質量分析法により測定したところ４×１０１６ａｔｏｍｓ／ｃｍ３程度にまで低減されていた。ちなみに、本発明のような高速熱アニール処理を用いない従来法の場合には、２×１０１７ａｔｏｍｓ／ｃｍ３程度である。そして、上記結晶性ケイ素膜２０３ｂの膜中ニッケル濃度は１×１０１８ａｔｏｍｓ／ｃｍ３程度であり、本発明により約１／２０まで残留ニッケル濃度を低減することができた。この段階で結晶性ケイ素膜２０３ｃに残っているニッケルは、シリサイド状態では無く、固溶した状態で存在しているため、ＴＦＴの電気特性上問題とならない。
【０１０３】
次に、上記ニッケルをゲッタリングし、ニッケル濃度が高くなった第２の非晶質ケイ素膜２０８を全面的にエッチング除去する。このときのエッチングとしては、酸化ケイ素膜２０６がエッチングストッパーとして十分作用するように、酸化ケイ素膜２０６と十分エッチング選択比のあるエッチャントが求められる。本実施の形態２では、現像液のような強アルカリ液を用いている。上記第２の非晶質ケイ素膜２０８を除去した後、酸化ケイ素膜２０６をエッチング除去する。このとき、十分に下層の結晶性ケイ素膜２０３ｃと選択性のある１：１００バッファードフッ酸をエッチャントとして用い、ウェットエッチングにより行っている。
【０１０４】
その後、上記結晶性ケイ素膜２０３ｃを所望の形状にパターニングすることにより、図２（ｄ）に示すように、ＴＦＴを形成するための半導体素子形成領域２１０ｎ，２１０ｐを残し、それ以外の領域をエッチング除去して素子間分離を行う。
【０１０５】
次に、上記半導体素子形成領域２１０ｎ，２１０ｐを覆うために、図３（ｅ）に示すように、酸化ケイ素からなり、厚さ２０ｎｍ〜１５０ｎｍ、例えば１００ｎｍのゲート絶縁膜２１１として成膜する。本実施の形態２のゲート絶縁膜２１１の形成は、ＴＥＯＳを原料とし、それを酸素と共に基板温度１５０℃〜６００℃、好ましくは３００℃〜４５０℃で、ＲＦプラズマＣＶＤ法で分解・堆積している。
【０１０６】
引き続いて、上記ゲート絶縁膜２１１上にスパッタリング法によって高融点メタルを堆積し、これを所望の形状にパターニング形成して、ゲート電極２１２ｎ，２１２ｐとする。このときの高融点メタルとしては、タンタル（Ｔａ）あるいはタングステン（Ｗ）が望ましい。本実施の形態２では、微量の窒素が添加されたＴａを用いて、厚さが３００ｎｍ〜６００ｎｍ、例えば４５０ｎｍのゲート電極２１２ｎ，２１２ｐを形成している。
【０１０７】
次に、イオンドーピング法によって、ゲート電極２１２ｎ，２１２ｐをマスクとして、不純物であるリン２１７を注入する。このときのドーピングは、ゲート絶縁膜２１１越しに行う、所謂スルードーピングを適用した。また、ドーピングガスとしてはホスフィンを用い、ドーピング条件としては、加速電圧を６０ｋＶ〜９０ｋＶ、例えば８０ｋＶとし、ドーズ量を２×１０１５ｃｍ−２〜８×１０１５ｃｍ−２、例えば５×１０１５ｃｍ−２としている。上記リン２１７の注入により、ゲート電極２１２ｎ，２１２ｐでマスクされてリンが注入されない領域２１４ｎ，２１５ｐは、ＴＦＴのチャネル領域にすべき領域である。また、リンが注入されたＮ型の不純物拡散領域２１５ｎ，２１６ｎ，２１５ｎ´，２１６ｎ´のうち不純物拡散領域２１５ｎ，２１６はＮ型ＴＦＴのソース領域，ドレイン領域にすべき領域である。また、上記不純物拡散領域２１５ｎ´，２１６ｎ´は、Ｐ型ＴＦＴのソース領域，ドレイン領域にすべき領域であるが、リンがイオン注入されていることによりＮ型になっている。そのため、上記不純物拡散領域２１５ｎ´，２１６ｎ´は後の工程の処理でＰ型にしなければならない。
【０１０８】
次に、フォトリソグラフィ工程を行って、図３（ｆ）に示すように、領域２１４ｎおよび不純物拡散領域２１５ｎ，２１６ｎの上方に、フォトレジストにより、選択ドーピングのためのマスク２１９を形成する。その後、上記マスク２１９，ゲート電極２１２ｐをマスクとして用いてホウ素２１８のイオン注入を行うと、ホウ素２１８が注入された不純物拡散領域２１５ｐ，２１６ｐが得られる。このとき、ドーピングガスとして、ジボラン（Ｂ２Ｈ６）を用い、４０ｋＶ〜８０ｋＶ、例えば６５ｋＶの加速電圧で、１×１０１６ｃｍ−２〜５×１０１６ｃｍ−２、例えば２×１０１６ｃｍ−２の高ドーズ量でドーピングを行っている。これにより、先にドーピングされたＮ型不純物であるリンがキャンセルされ、過剰なホウ素により反転してＰ型の不純物拡散領域２１５ｐ，２１６ｐが形成されている。所謂カウンタードーピングを行ったのである。このようにホウ素２１８をイオン注入する工程では、ゲート電極２１２ｐでマスクされているから、領域２１４ｎにはホウ素が注入されない。
【０１０９】
そして、上記選択ドーピングのためのマスク２１９を除去した後、不活性雰囲気下、例えば窒素雰囲気にて熱処理を行う。本実施の形態２では、窒素雰囲気中にて、６００℃、４時間の処理を行った。この熱処理により、Ｎ型の不純物拡散領域２１５ｎ，２１６ｎおよびＰ型の不純物拡散領域２１５ｐ，２１５ｐの活性化が行われる。その活性化後にシート抵抗値を測定すると、Ｎ型の不純物拡散領域２１５ｎ，２１６ｎが０．４ｋΩ／□〜０．８ｋΩ／□であり、Ｐ型の不純物拡散領域２１５ｐ，２１６ｐが１．０ｋΩ／□〜２．０ｋΩ／□であった。また、上記ゲート絶縁膜２１１の焼成処理も同時に行われ、ゲート絶縁膜２１１自身のバルク特性、および、半導体素子形成領域２１０ｎ，２１０ｐとゲート絶縁膜２１１との界面特性の向上が図れる。さらには、その熱処理が行われることにより、不純物拡散領域２１５ｎ，２１６ｎ，２１５ｐ，２１６ｐにドーピングされているリンが、チャネル領域にすべき領域２１４ｎ，２１４ｐ中に残存しているニッケルを不純物拡散領域２１５ｎ，２１６ｎ，２１５ｐ，２１６ｐへと移動させる。すなわち、再度、チャネル領域にすべき領域２１４ｎ，２１４ｐに絞ってのゲッタリングを追加することができ、先のゲッタリングと合わせて２段階の完全なゲッタリングが行える。また、その熱処理の工程を高速熱アニール処理により行うことも可能であり、その場合には、不純物拡散領域２１５ｎ，２１６ｎ，２１５ｐ，２１６ｐの活性化、および、チャネル領域にすべき領域２１４ｎ，２１４ｐのゲッタリング効果において、より優れた結果が得られる。
【０１１０】
引き続いて、図３（ｇ）に示すような層間絶縁膜２２１を形成するために、プラズマＣＶＤ法によって例えば厚さ９００ｎｍの酸化ケイ素膜を積層する。
【０１１１】
そして、上記酸化ケイ素膜にコンタクトホールを形成して、そのコンタクホールを埋めるように、金属材料、例えば窒化チタン膜とアルミニウム膜と積層して、Ｎ型ＴＦＴ２２３，Ｐ型ＴＦＴ２２４の電極・配線２２２を形成する。最後に、１気圧の水素雰囲気下で３５０℃、１時間のアニール処理を行い、Ｎ型ＴＦＴ２２３とＰ型ＴＦＴ２２４とを完成させる。さらに必要に応じて、上記ゲート電極２１２ｎ，２１２ｐ上にもコンタクトホールを設け、ゲート電極２１２ｎ，２１２ｐと配線を接続してもよい。また、上記Ｎ型ＴＦＴ２２３，Ｐ型ＴＦＴ２２４を保護する目的で、Ｎ型ＴＦＴ２２３，Ｐ型ＴＦＴ２２４上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【０１１２】
以上の実施例にしたがって作製したＣＭＯＳ構造回路において、電界効果移動度はＮ型ＴＦＴ２２３で２００ｃｍ２／Ｖｓ〜２５０ｃｍ２／Ｖｓ、Ｐ型ＴＦＴ２２４で１００ｃｍ２／Ｖｓ〜１３０ｃｍ２／Ｖｓと高く、閾値電圧はＮ型ＴＦＴ２２３で１．５Ｖ程度、Ｐ型ＴＦＴ２２４で−２Ｖ程度と非常に良好な特性を示す。しかも、従来例で頻繁に見られたＴＦＴオフ動作時のリーク電流の異常な増大が全く無く、リーク電流値自体も単位Ｗ当たり１ｐＡ以下と非常に低い値を安定して示した。この値は、触媒元素を用いずに作成した従来のＴＦＴと比べても全く差が無いものであり、製造歩留まりを大きく向上することができた。また、繰り返し測定やバイアスや温度ストレスによる耐久性試験を行っても、ほとんど特性劣化は見られず、従来のものと比べて非常に信頼性が高く、安定した回路特性を示した。
【０１１３】
（実施の形態３）
図４（ａ）〜（ｇ）は、本発明の実施の形態３の半導体装置の製造方法を示す工程断面図であり、本実施の形態３では、実施の形態１と同様に、ガラス基板上にＮ型ＴＦＴを作製する際の工程に対して本発明を利用した場合についての説明を行う。上記Ｎ型ＴＦＴは、アクティブマトリクス型の液晶表示装置のドライバー回路や画素部分は勿論、薄膜集積回路を構成する素子としても利用することができる。なお、上記半導体装置の製造方法によれば、図４（ａ），（ｂ），…，（ｇ）の順に工程が順次進行する。
【０１１４】
以下、上記半導体装置の製造方法について説明する。
【０１１５】
まず、図４（ａ）に示すように、絶縁表面を有する基板としてのガラス基板３０１上に例えばプラズマＣＶＤ法によって厚さ３００ｎｍ〜５００ｎｍ程度の酸化ケイ素からなる下地膜３０２を形成する。
【０１１６】
次に、プラズマＣＶＤ法によって、厚さ２０ｎｍ〜８０ｎｍ、例えば４０ｎｍの真性（Ｉ型）の第１の非晶質ケイ素膜３０３を成膜する。
【０１１７】
次に、上記第１の非晶質ケイ素膜３０３の表面上に、触媒元素としてのニッケル３０４の微量添加を行う。このニッケル３０４の微量添加は、ニッケルを溶かせた溶液を第１の非晶質ケイ素膜３０３上に保持し、その溶液をスピナーにより第１の非晶質ケイ素膜３０３上に均一に延ばし乾燥させることにより行った。本実施の形態３では、上記溶液の溶質としては酢酸ニッケルを用い、上記溶液の溶媒としては水を用い、上記溶液中のニッケル濃度は１０ｐｐｍとなるように調節されている。また、上記第１の非晶質ケイ素膜３０３の表面上のニッケル濃度を全反射蛍光Ｘ線分析法により測定すると、そのニッケル濃度は７×１０１２ａｔｏｍｓ／ｃｍ２程度であった。
【０１１８】
引き続いて、不活性雰囲気下、例えば窒素雰囲気にて加熱処理を行う。この加熱処理では、５２０℃〜５７０℃、例えば５５０℃で、２時間〜８時間、例えば４時間のアニール処理が行われている。これにより、上記非晶質ケイ素膜３０３の表面に添加されたニッケル３０４で非晶質ケイ素膜３０３が結晶化され、図４（ｂ）に示す結晶性ケイ素膜３０３ａとなる。
【０１１９】
さらに、上記結晶性ケイ素膜３０３ａにレーザ光３０５を照射することにより、この結晶性ケイ素膜３０３ａを再結晶化し、その結晶性を向上させる。そのレーザ光３０５は、波長３０８ｎｍ、パルス幅４０ｎｓｅｃのＸｅＣｌエキシマレーザ装置を用いて照射される。また、上記レーザ光３０５の照射条件は、照射時にガラス基板３０１を２００℃〜４５０℃、例えば４００℃に加熱し、エネルギ密度２５０ｍＪ／ｃｍ２〜４５０ｍＪ／ｃｍ２、例えば３５０ｍＪ／ｃｍ２で照射することである。このようにして、固相結晶化により得られた結晶性ケイ素膜３０３ａは、レーザ照射による溶融固化過程により結晶欠陥が低減され、より高品質な結晶性ケイ素膜３０３ｂとなる。
【０１２０】
次に、図４（ｃ）に示すように、上記結晶性ケイ素膜３０３ｂの表面層を薄膜酸化することで、エッチングストッパーとなるバリア薄膜としての酸化ケイ素膜３０６を形成する。この酸化ケイ素膜３０６の形成は、結晶性ケイ素膜３０３ｂの表面にオゾン水を保持することで行っている。このようにして得られた酸化ケイ素膜３０６の膜厚を分光エリプソで測定したところ、その膜厚は約３０Åであった。
【０１２１】
そして、上記酸化膜３０６を覆うように、プラズマＣＶＤ法により、ノンドープの第２の非晶質ケイ素膜３０７を形成する（イントリンシックな第２の非晶質ケイ素膜３０７を形成する）。さらに、上記第２の非晶質ケイ素膜３０７に対して、アルゴン（Ａｒ）３０８をイオンドーピング法によって導入する。このとき、ドーピングガスとしては１００％のアルゴンガスを用い、加速電圧を例えば３０ｋＶとし、ドーズ量は１×１０１５ｃｍ−２〜１×１０１６ｃｍ−２、例えば３×１０１５ｃｍ−２としている。
【０１２２】
そして、不活性雰囲気下、例えば窒素雰囲気にて高速熱アニール処理を施す。このときの高速熱アニール処理では、５５０℃以下の予熱温度から昇温を始めると共に、少なくとも３０℃／分以上、好ましくは１００℃／分以上の昇温速度で昇温を行われることが望ましい。そして、上記高速熱アニール処理において昇温後に行うべきメイン加熱は、６００℃〜７５０℃の温度で１秒〜１５分で行われるのが望ましく、６５０℃〜７００℃の温度で１分〜１０分で行われることがより望ましい。本実施の形態３では、実施の形態１と同様の温度プロファイルで、高速熱アニール処理を行っている。すなわち、図７（ａ）に示すように、ガラス基板３０１を４００℃に余熱した状態から、昇温速度１３８℃／分，約２分間の昇温を行うことにより、メイン加熱の温度６７５℃まで昇温する。そして、その６７５℃のメイン加熱を３分間行った後、降温速度６９℃／分，４分間の降温を行って４００℃まで降温し、さらに２００℃／分，１分間の降温を行って４００℃から基板取り出し温度の２００℃まで下げる。なお、上記高速熱アニール処理を行うための装置としても、図示しないが、実施の形態１と同様の装置を用いている。
【０１２３】
上記高速熱アニール処理により、第２の非晶質ケイ素膜３０７は完全に結晶化されず、その第２の非晶質ケイ素膜３０７の欠陥がニッケルに対する偏析トラップとなって結晶性ケイ素膜３０３ｂ中のニッケル３０４を、図４（ｄ）の矢印３０９に示すように上方向に向かって引き出す。このとき、上記第２の非晶質ケイ素膜３０７ではドーピングされたアルゴン３０８が、より大きな格子間歪みをもたらすことによって、第２の非晶質ケイ素膜３０７はより強烈なゲッタリングシンクとして作用する。このとき、上記ニッケルは薄膜の酸化ケイ素膜３０６を通過して移動するが、酸化ケイ素膜３０６は、膜厚が約３０Åなので、その移動の妨げとはならない。これにより、上記結晶性ケイ素膜３０３ｂ中のニッケルのほとんどは、第２の非晶質ケイ素膜３０７へと移動し、第２の非晶質ケイ素膜３０７におけるニッケル濃度が高くなる。逆に、上記結晶性ケイ素膜３０３ｂのニッケル濃度は大幅に低くなり、ニッケル濃度の低い高品質な結晶性ケイ素膜３０３ｃが得られる。このときの実際の結晶性ケイ素膜３０３ｃ中のニッケル濃度は、二次イオン質量分析法により測定したところ５×１０１６ａｔｏｍｓ／ｃｍ３程度にまで低減されていた。
【０１２４】
次に、上記ニッケルをゲッタリングし、ニッケル濃度が高くなった第２の非晶質ケイ素膜３０７を全面的にエッチング除去する。このときのエッチングとしては、酸化ケイ素膜３０６がエッチングストッパーとして十分作用するように、酸化ケイ素膜と十分エッチング選択比のあるエッチャントが求められる。本実施の形態３では、現像液のような強アルカリ溶液を用いた。上記第２の非晶質ケイ素膜を除去した後、酸化ケイ素膜３０６をエッチング除去する。このときのエッチャントとしては、十分に下層の結晶性ケイ素膜３０３ｃと選択性のある１：１００バッファードフッ酸を用い、ウェットエッチングにより行っている。
【０１２５】
その後、上記結晶性ケイ素膜３０３ｃの不要な部分を除去して素子間分離を行って、図４（ｅ）に示すように、ＴＦＴを形成するための半導体素子形成領域（ソース領域，ドレイン領域，チャネル領域）３１０を形成する。
【０１２６】
次に、上記半導体素子形成領域３１０を覆うために、図４（ｆ）に示すように、酸化ケイ素からなり、厚さ２０ｎｍ〜１５０ｎｍ、例えば１００ｎｍのゲート絶縁膜３１１を成膜する。そして、上記ゲート絶縁膜３１１を成膜した後、ゲート絶縁膜１１１自身のバルク特性、および、半導体素子形成領域３１０とゲート絶縁膜１１１との界面特性を向上させるために、不活性ガス雰囲気下で５００℃〜６００℃で１時間〜４時間のアニール処理を行った。
【０１２７】
引き続いて、スパッタリング法によって、厚さ４００ｎｍ〜８００ｎｍ、例えば６００ｎｍのアルミニウム膜をゲート絶縁膜３１１上に成膜する。そして、上記アルミニウム膜をパターニングすることより、ゲート電極３１２を形成する。さらに、上記ゲート電極３１２の表面層を陽極酸化して、酸化物層３１３を形成する。
【０１２８】
次に、イオンドーピング法によって、ゲート電極３１２とその周囲の酸化物層３１３をマスクとして、不純物であるリンを注入する。これにより、上記リンが注入されたＮ型の不純物拡散領域３１５，３１６は、ＴＦＴのソース領域，ドレイン領域にすべき領域であり、ゲート電極３１２およびその周囲の酸化層３１３にマスクされ不純物が注入されない領域３１４は、ＴＦＴのチャネル領域にすべき領域である。
【０１２９】
その後、レーザ光３２０の照射によってアニール処理を行い、イオン注入した不純物のリンを活性化を行うと同時に、上記不純物導入工程で結晶性が劣化した部分の結晶性を改善させる。この際に使用するレーザ装置は、波長３０８ｎｍ、パルス幅４０ｎｓｅｃのＸｅＣｌエキシマレーザ装置であり、レーザ光３２０のエネルギ密度は１５０ｍＪ／ｃｍ２〜４００ｍＪ／ｃｍ２、好ましくは２００ｍＪ／ｃｍ２〜２５０ｍＪ／ｃｍ２である。
【０１３０】
引き続いて、図４（ｇ）に示すような層間絶縁膜３２１を形成するために、厚さ６００ｎｍ程度の酸化ケイ素膜あるいは窒化ケイ素膜を積層する。上記酸化ケイ素膜を積層する場合には、ＴＥＯＳを原料とし、これと酸素とのプラズマＣＶＤ法、もしくはオゾンとの減圧ＣＶＤ法あるいは常圧ＣＶＤ法によって形成すれば、段差被覆性に優れた良好な層間絶縁膜１２１が得られる。また、シランガスとアンモニアガスを原料ガスとしてプラズマＣＶＤ法で成膜された窒化ケイ素膜を用いれば、素子形成量領域３１０とゲート絶縁膜３１１との界面に水素原子が供給されて、ＴＦＴ特性を劣化させる不対結合手を低減する効果がある。
【０１３１】
次に、上記酸化ケイ素膜あるいは窒化ケイ素膜にコンタクホールを形成して、層間絶縁膜３２１を得る。そして、上記コンタクトホールを埋めるように、金属材料、例えば窒化チタン膜とアルミニウム膜を積層して、ＴＦＴ３２３の電極・配線３２２，３２２を形成する。
【０１３２】
最後に、１気圧の水素雰囲気で３５０℃、１時間のアニール処理を行い、ＴＦＴ１２３を完成させる。さらに必要に応じて、ＴＦＴ１２３を保護する目的で、ＴＦＴ１２３上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【０１３３】
このように、上記高速熱アニール処理を行って、結晶性ケイ素膜３０３ｂ中の触媒元素を第２の非晶質ケイ素膜３０７へと移動させることで、特開平１０−２２３５３４号公報、特開平１０−２２９０４８号公報および特開平１１−３１６６０号公報の方法に比べて、半導体素子形成領域３１０における残留触媒元素量を大きく低減することができる。
【０１３４】
また、上記半導体素子形成領域３１０における残留触媒元素量を大きく低減しているから、半導体素子形成領域３１０を用いて作製したＴＦＴ１２３ではオフ動作時のリーク電流の異常も見られない。したがって、半導体装置の性能および信頼性を高めることができる。すなわち、特開平１０−２２３５３４号公報、特開平１０−２２９０４８号公報および特開平１１−３１６６０号公報の方法に比べて、より高い電流駆動能力をもつ高性能半導体装置を得ることができる。
【０１３５】
以上、本発明の実施の形態１，２，３につき具体的に説明したが、本発明は上述の実施の形態１，２，３に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
【０１３６】
例えば、上記実施の形態３においては、ニッケルをゲッタリングシンクの第２の非晶質ケイ素膜へと移動させる際の高速熱アニール処理として、高温ガス吹き付けによる抵抗性加熱炉を用いる方法を示したが、タングステン−ハロゲンランプあるいはキセノンアークランプによるランプアニール法でも同様に処理が可能である。
【０１３７】
また、上記実施の形態１，２，３では、上記触媒元素としてのニッケルを導入する方法として、第１の非晶質ケイ素膜の表面をニッケル塩を溶かせた溶液を塗布する方法を採用したが、第１の非晶質ケイ素膜の成膜前に下地膜の表面にニッケルを導入し、下地膜より第１の非晶質ケイ素膜にニッケルを拡散させ結晶成長を行わせる方法を採用してもよい。すなわち、結晶成長は非晶質ケイ素膜の上面側（ガラス基板と反対側）から行ってもよいし、下面側（ガラス基板側）から行ってもよい。また、上記ニッケルの導入方法としても、その他、様々な手法を用いることができる。例えば、ニッケル塩を溶かせる溶媒としてＳＯＧ（スピンオングラス）材料を用い、酸化ケイ素膜より拡散させる方法もある。また、例えば、スパッタリング法、蒸着法およびメッキ法等により薄膜形成する方法や、イオンドーピング法により直接導入する方法なども利用できる。さらに、ケイ素の結晶化を促進する触媒元素としては、ニッケル以外にコバルト、鉄、パラジウム、白金、銅、金を用いても同様の効果が得られる。したがって、上記触媒元素は、ニッケル、コバルト、鉄、パラジウム、白金、銅および金のうちから選ばれた１種類または複数種類の元素であればよい。
【０１３８】
また、上記実施の形態１，２では、結晶性ケイ素膜のニッケルをゲッタリングする効果を高めるために、第２の非晶質ケイ素膜に５族Ｂ元素のリンを含ませていたが、第２の非晶質ケイ素膜にリン以外の５族Ｂ元素を含ませてもよい。例えば、窒素、ヒ素、アンチモンおよびビスマスから選ばれた１種類または複数種類の元素を、第２の非晶質ケイ素膜に含ませてもよい。要するに、窒素、リン、ヒ素、アンチモンおよびビスマスから選ばれた１種類または複数種類の元素を、第２の非晶質ケイ素膜に含ませてもよい。勿論、本発明の特徴でもあるが、ノンドープの第２の非晶質ケイ素膜を用いてもよく、第２の非晶質ケイ素膜がノンドープであってもゲッタリング効果を得ることができる。
【０１３９】
また、上記実施の形態３では、ゲッタリングシンクとなる第２の非晶質ケイ素膜にアルゴンをドーピングしていたが、クリプトンやキセノンをドーピングしてもよい。要するに、第２の非晶質ケイ素膜は、アルゴン、クリプトンおよびキセノンのうちから選ばれた１種類または複数種類の希ガス元素を含んでもよい。この場合も、結晶性ケイ素膜の触媒元素を第２の非晶質ケイ素膜へゲッタリングすることができる。また、アルゴンはイオンドーピング法により第２の非晶質ケイ素膜に導入したが、シリコンターゲットを用いて、アルゴンをスパッタリングガスとしてスパッタで、アルゴンを含有する第２の非晶質ケイ素膜を形成してもよい。この方法でも、多量のアルゴンが第２の非晶質ケイ素膜中に含ませることができる。また、ＣＶＤ法を用いても、材料ガスとしてＡｒを追加して処理を行うことにより、アルゴンを含有する第２の非晶質ケイ素膜を形成することができる。
【０１４０】
また、ゲッタリングシンクとなる第２の非晶質ケイ素膜を除去する際のエッチングストッパーとなるバリア薄膜も、上記実施の形態１，２，３で述べた酸化ケイ素膜以外に窒化ケイ素膜など、その他様々な膜が使用可能である。また、この酸化ケイ素膜の形成方法に関しても、上記実施の形態１，２，３で説明したようなオゾン水処理やエキシマＵＶ処理などによる薄膜酸化法以外の方法、例えばＣＶＤでの薄膜形成や酸素プラズマ処理、熱酸化法や硫酸酸化などを用いても問題ない。
【０１４１】
また、実施の形態１，２では、ニッケルにより結晶化された結晶性ケイ素膜の結晶性をさらに助長する手段として、パルスレーザであるエキシマレーザ照射による加熱法を用いたが、それ以外のレーザ、例えば連続発振Ａｒレーザなどによる加熱法を用いてもよい。この場合も、エキシマレーザ照射と同様の処理が可能である。
【０１４２】
また、上記半導体素子形成領域における触媒元素の濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３〜２×１０１７ａｔｏｍｓ／ｃｍ３の範囲内であればよい。
【０１４３】
さらに、本発明の半導体装置の製造方法の応用としては、液晶表示用のアクティブマトリクス型基板以外に、例えば、密着型イメージセンサー、ドライバー内蔵型のサーマルヘッド、有機系ＥＬ等を発光素子としたドライバー内蔵型の光書き込み素子や表示素子、三次元ＩＣ等が考えられる。本発明を用いることで、これらの素子の高速、高解像度化等の高性能化が実現される。さらに本発明は、上述の実施例で説明したＭＯＳ型トランジスタに限らず、結晶性半導体を素子材としたバイポーラトランジスタや静電誘導トランジスタをはじめとして幅広く半導体プロセス全般に応用することができる。
【０１４４】
また、上記実施の形態１，２，３では、結晶性ケイ素膜の一部を半体素子形成領域としていたが、結晶性ケイ素膜の全部を半導体素子形成領域としてもよい。
【０１４５】
【発明の効果】
以上より明らかなように、本発明の半導体装置の製造方法は、高速熱アニール処理を行って、結晶性ケイ素膜中の触媒元素を第２の非晶質ケイ素膜へと移動させるので、その結晶性ケイ素膜からなる半導体素子形成領域における残留触媒元素量を極めて少なくすることができる。
【０１４６】
また、上記半導体素子形成領域における残留触媒元素量が極めて少ないので、半導体素子形成領域を用いて作製した半導体素子におけるオフ動作時のリーク電流の発生を阻止することができて、半導体装置の性能および信頼性を高めることができる。
【０１４７】
すなわち、リーク電流の異常な増大など特性ばらつきの少ない安定した特性の高性能半導体素子の作製をすることができ、さらに、集積度の高い高性能半導体装置が、簡便な製造プロセスにて得られる。また、その製造プロセスにおいて、良品率を大きく向上でき、商品の低コスト化が図れる。特に液晶表示装置においては、アクティブマトリクス基板に要求される画素スイッチングＴＦＴのスイッチング特性の向上、周辺駆動回路部を構成するＴＦＴに要求される高性能化・高集積化を同時に満足し、同一基板上にアクティブマトリクス部と周辺駆動回路部を構成するドライバモノリシック型アクティブマトリクス基板を実現でき、モジュールのコンパクト化、高性能化、低コスト化がはかれる。
【図面の簡単な説明】
【図１】 図１（ａ）〜（ｇ）は、本発明の実施の形態１の半導体装置の製造方法を示す工程断面図である。
【図２】 図２（ａ）〜（ｄ）は、本発明の実施の形態２の半導体装置の製造方法を示す工程断面図である。
【図３】 図３（ｅ）〜（ｇ）は、上記実施の形態２の半導体装置の製造方法を示す工程断面図である。
【図４】 図４（ａ）〜（ｇ）は、本発明の本実施の形態３の半導体装置の製造方法を示す工程断面図である。
【図５】 図５（ａ）は、高速熱アニール処理前後でのケイ素膜中の触媒元素の残存率を表すグラフであり、図５（ｂ）は、第２の非晶質ケイ素膜における非晶質領域の割合と、高速熱アニール処理における昇温速度との関係を示すグラフである。
【図６】 図６は、アニール処理を行う前後での結晶性ケイ素膜中における触媒元素の残存率と、アニール処理における処理温度との関係を示すグラフである。
【図７】 図７（ａ）は実施の形態１，３の高速熱アニール処理における温度プロファイルを示すグラフであり、図７（ｂ）は実施の形態２の高速熱アニール処理における温度プロファイルを示すグラフである。
【符号の説明】
１０１，２０１，３０１ ガラス基板
１０３，２０３，３０３ 第１の非晶質ケイ素膜
１０４，２０４，３０４ ニッケル
１０３ａ，１０３ｂ，１０３ｃ 結晶性ケイ素膜
２０３ａ，２０３ｂ，２０３ｃ 結晶性ケイ素膜
３０３ａ，３０３ｂ，３０３ｃ 結晶性ケイ素膜
１０７，１０８ 非晶質ケイ素膜
２０８，３０７ 第２の非晶質ケイ素膜
Claims (15)
- 絶縁表面を有する基板上に第１の非晶質ケイ素膜を形成し、上記第１の非晶質ケイ素膜に、ケイ素の結晶化を促進させる触媒元素を導入する工程と、
上記第１の非晶質ケイ素膜に加熱処理を施すことにより、上記第１の非晶質ケイ素膜を結晶化させて、結晶性ケイ素膜を形成する工程と、
上記結晶性ケイ素膜上に第２の非晶質ケイ素膜を設ける工程と、
上記結晶性ケイ素膜および上記第２の非晶質ケイ素膜に高速熱アニール処理を施すことにより、上記結晶性ケイ素膜中の上記触媒元素を上記第２の非晶質ケイ素膜へ移動させる工程と、
上記第２の非晶質ケイ素膜を除去して、上記結晶性ケイ素膜を半導体素子形成領域とする工程とを有し、
上記高速熱アニール処理では、上記第２の非晶質ケイ素膜の少なくとも一部を非晶質の状態に維持し得る予熱温度から昇温が始まり、上記第２の非晶質ケイ素膜の少なくとも一部を非晶質の状態に維持し得る昇温速度で上記昇温が行われた後、上記結晶性ケイ素膜中の上記触媒元素を上記第２の非晶質ケイ素膜へ移動させるためのメイン加熱が６００℃〜７５０℃の範囲の平均温度で１秒〜１５分間行われ、
上記予熱温度は５５０℃以下であり、上記昇温速度は３０℃／分を上回り、
上記高速熱アニール処理には、不活性ガスを加熱して上記結晶性ケイ素膜および上記第２の非晶質ケイ素膜に吹き付ける高温ガス加熱を併用する枚葉式の抵抗性加熱炉を用いることを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
上記昇温速度は１００℃／分を上回ることを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
上記メイン加熱は、６５０℃〜７００℃の範囲の平均温度で１分〜１０分間行われることを特徴とする半導体装置の製造方法。 - 請求項１乃至３のいずれか１つに記載の半導体装置の製造方法において、
上記触媒元素は、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、ＣｕおよびＡｕのうちから選ばれた１種類または複数種類の元素であることを特徴とする半導体装置の製造方法。 - 請求項１乃至４のいずれか１つに記載の半導体装置の製造方法において、
上記第２の非晶質ケイ素膜は５族Ｂから選ばれた元素を含むことを特徴とする半導体装置の製造方法。 - 請求項５に記載の半導体装置の製造方法において、
上記５族Ｂから選ばれた元素は、Ｐ、ＡｓおよびＳｂから選ばれた１種類または複数種類の元素であることを特徴とする半導体装置の製造方法。 - 請求項１乃至４のいずれか１つに記載の半導体装置の製造方法において、
上記第２の非晶質ケイ素膜は、ＰとＢとの２種類の元素を含むことを特徴とする半導体装置の製造方法。 - 請求項１乃至７のいずれか１つに記載の半導体装置の製造方法において、
上記第２の非晶質ケイ素膜は、少なくともＳｉＨ４ガスとＰＨ３ガスとを材料ガスに用いて、成膜温度４００℃以下でのプラズマＣＶＤ法により形成することを特徴とする半導体装置の製造方法。 - 請求項７に記載の半導体装置の製造方法において、
上記第２の非晶質ケイ素膜は、少なくともＳｉＨ４ガスとＰＨ３ガスとＢ２Ｈ６ガスとを材料ガスに用いて、成膜温度４００℃以下でのプラズマＣＶＤ法により形成することを特徴とする半導体装置の製造方法。 - 請求項１乃至４のいずれか１つに記載の半導体装置の製造方法において、
上記第２の非晶質ケイ素膜は、Ａｒ、ＫｒおよびＸｅのうちから選ばれた１種類または複数種類の希ガス元素を含むことを特徴とする半導体装置の製造方法。 - 請求項１０に記載の半導体装置の製造方法において、
上記第２の非晶質ケイ素膜は、プラズマＣＶＤ法により形成した非晶質ケイ素膜に、上記希ガス元素をイオンドーピング法でドーピングして形成していることを特徴とする半導体装置の製造方法。 - 請求項１乃至１１のいずれか１つに記載の半導体装置の製造方法において、
上記結晶性ケイ素膜と上記第２の非晶質ケイ素膜との間に、上記第２の非晶質ケイ素膜を除去する際のエッチングストッパーとなるバリア薄膜を設けることを特徴とする半導体装置の製造方法。 - 請求項１２に記載の半導体装置の製造方法において、
上記バリア薄膜は、膜厚５０Å以下の酸化ケイ素膜であることを特徴とする半導体装置の製造方法。 - 請求項１乃至１３のいずれか１つに記載の半導体装置の製造方法において、
レーザ光の照射により結晶性が高められた上記結晶性ケイ素膜上に、上記第２の非晶質ケイ素膜を設けていることを特徴とする半導体装置の製造方法。 - 請求項１乃至１４のいずれか１つに記載の半導体装置の製造方法において、
上記半導体素子形成領域における上記触媒元素の濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３〜２×１０１７ａｔｏｍｓ／ｃｍ３の範囲内であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001085152A JP3981532B2 (ja) | 2001-03-23 | 2001-03-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001085152A JP3981532B2 (ja) | 2001-03-23 | 2001-03-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002289518A JP2002289518A (ja) | 2002-10-04 |
| JP3981532B2 true JP3981532B2 (ja) | 2007-09-26 |
Family
ID=18940711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001085152A Expired - Fee Related JP3981532B2 (ja) | 2001-03-23 | 2001-03-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3981532B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9985136B2 (en) | 2015-09-10 | 2018-05-29 | Toshiba Memory Corporation | Semiconductor device |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7118780B2 (en) | 2001-03-16 | 2006-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Heat treatment method |
| JP4498982B2 (ja) * | 2001-06-01 | 2010-07-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100876927B1 (ko) | 2001-06-01 | 2009-01-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 열처리장치 및 열처리방법 |
| JP4683898B2 (ja) * | 2003-10-21 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI529939B (zh) * | 2012-02-08 | 2016-04-11 | Sony Corp | High frequency semiconductor device and its manufacturing method |
| CN113299548A (zh) * | 2021-04-23 | 2021-08-24 | 上海华力集成电路制造有限公司 | 栅极电介质层制备方法 |
-
2001
- 2001-03-23 JP JP2001085152A patent/JP3981532B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9985136B2 (en) | 2015-09-10 | 2018-05-29 | Toshiba Memory Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002289518A (ja) | 2002-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3138169B2 (ja) | 半導体装置の製造方法 | |
| JP4291539B2 (ja) | 半導体装置およびその製造方法 | |
| JP3389022B2 (ja) | 半導体装置 | |
| JP3432187B2 (ja) | 半導体装置の製造方法 | |
| JP3981532B2 (ja) | 半導体装置の製造方法 | |
| JP4360826B2 (ja) | 半導体膜およびその製造方法 | |
| JP4106204B2 (ja) | 半導体装置の製造方法 | |
| WO2011078005A1 (ja) | 半導体装置およびその製造方法ならびに表示装置 | |
| JPH10173196A (ja) | 半導体装置およびその製造方法 | |
| JP3927756B2 (ja) | 半導体装置の製造方法 | |
| JP3587292B2 (ja) | 半導体装置の製造方法 | |
| JPH0832074A (ja) | 半導体装置およびその製造方法 | |
| JP3202687B2 (ja) | 半導体装置の作製方法 | |
| JP2002280560A (ja) | 半導体素子の製造方法、その製造方法によって製造される半導体素子及び半導体装置 | |
| JP3999923B2 (ja) | 半導体装置およびその製造方法 | |
| JP3582768B2 (ja) | 半導体装置の製造方法 | |
| JP3460962B2 (ja) | 半導体装置の製造方法 | |
| JP2002353140A (ja) | 半導体装置及びその製造方法 | |
| JP3981517B2 (ja) | 半導体装置の製造方法 | |
| JP2003197529A (ja) | 半導体装置 | |
| JP4121109B2 (ja) | 半導体装置の製造方法 | |
| JP3973192B2 (ja) | 半導体装置およびその製造方法 | |
| JP3859516B2 (ja) | 半導体装置の製造方法 | |
| JP2003007716A (ja) | 半導体装置およびその製造方法 | |
| JPH0831737A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070509 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070702 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |