JP3587292B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3587292B2 JP3587292B2 JP36584798A JP36584798A JP3587292B2 JP 3587292 B2 JP3587292 B2 JP 3587292B2 JP 36584798 A JP36584798 A JP 36584798A JP 36584798 A JP36584798 A JP 36584798A JP 3587292 B2 JP3587292 B2 JP 3587292B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- film
- region
- amorphous silicon
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、さらに詳しく言えば、非晶質ケイ素膜を結晶化した結晶性ケイ素膜を活性領域とする半導体装置の製造方法に関する。特に、本発明は、絶縁表面を有する基板上に設けられた薄膜トランジスタ(TFT)を用いた半導体装置に有効であり、アクティブマトリクス型の液晶表示装置、密着型イメージセンサー、三次元ICなどに利用できる。
【0002】
【従来の技術】
近年、大型で高解像度の液晶表示装置、高速で高解像度の密着型イメージセンサー、三次元ICなどへの実現に向けて、ガラスなどの絶縁基板上や、絶縁膜上に高性能な半導体素子を形成する試みがなされている。これらの装置に用いられる半導体素子には、薄膜状のケイ素半導体を用いるのが一般的である。薄膜状のケイ素半導体としては、非晶質ケイ素(a−Si)半導体からなるものと結晶性を有するケイ素半導体からなるものの2つに大別される。
【0003】
非晶質ケイ素半導体は作製温度が低く、気相法で比較的容易に作製することが可能で量産性に富むため、最も一般的に用いられているが、導電性などの物性が結晶性を有するケイ素半導体に比べて劣るため、今後より高速特性を得るためには、結晶性を有するケイ素半導体からなる半導体装置の作製方法の確立が強く求められていた。なお、結晶性を有するケイ素半導体としては、多結晶ケイ素、微結晶ケイ素などが知られている。
【0004】
これら結晶性を有する薄膜状のケイ素半導体を得る方法としては、
(1)成膜時に結晶性を有する膜を直接成膜する。
【0005】
(2)非晶質の半導体膜を成膜しておき、強光を照射し、そのエネルギーにより結晶性を有せしめる。
【0006】
(3)非晶質の半導体膜を成膜しておき、熱エネルギーを加えることにより結晶性を有せしめる。
【0007】
といった方法が知られている。しかしながら、(1)の方法では、成膜工程と同時に結晶化が進行するので、大粒径の結晶性ケイ素を得るにはケイ素膜の厚膜化が不可欠であり、良好な半導体物性を有する膜を基板上に全面に渡って均一に成膜することが技術上困難である。また成膜温度が600℃以上と高いので、安価なガラス基板が使用できないというコストの問題があった。
【0008】
また、(2)の方法では、溶融固化過程の結晶化現象を利用するため、小粒径ながら粒界が良好に処理され、高品質な結晶性ケイ素膜が得られるが、現在最も一般的に使用されているエキシマレーザーを例にとると、レーザー光の照射面積が小さくスループットが低いという問題がまず有る。そして、最大の問題点として、大面積基板の全面を均一に処理するにはレーザーの安定性が充分ではないため、均一な結晶性を有するケイ素膜を得ることが難しく、すなわち同一基板上に均一な特性の複数の半導体素子を形成するのが困難という問題点がある。
【0009】
(3)の方法は、(1)、(2)の方法と比較すると大面積に対応できるという利点はあるが、結晶化に際し600℃以上の高温にて数十時間にわたる加熱処理が必要である。すなわち、安価なガラス基板の使用とスループットの向上を考えると、加熱温度を下げ、さらに短時間で結晶化させるという相反する問題点を同時に解決する必要がある。また、(3)の方法では、固相結晶化現象を利用するため、結晶粒は基板面に平行に拡がり数μmの粒径を持つものさえ現れるが、成長した結晶粒同士がぶつかり合って粒界が形成されるため、その粒界はキャリアに対するトラップ準位として働き、TFTの移動度を低下させる大きな原因となっている。
【0010】
上記の(3)の方法を応用して、より低温かつ短時間の加熱処理で、高品質で均一な結晶性を有するケイ素膜を作製する方法が、特開平9−205213号公報、および特願平10−135774号公報で開示されている。これらの公報では、非晶質ケイ素膜の表面にニッケルなどの金属元素を微量に導入させ、しかる後に加熱することで、600℃以下の低温において、数時間程度の処理時間で結晶化を行っている。このメカニズムは、まず金属元素を核とした結晶核発生が早期に起こり、その後その金属元素が触媒となって結晶成長を促し、結晶化が急激に進行することで理解される。そういった意味で以後これらの金属元素を触媒元素と呼ぶ。これらの触媒元素により結晶化が助長されて結晶成長した結晶性ケイ素膜は、通常の固相成長法で結晶化した非晶質ケイ素膜が双晶構造であるのに対して、何本もの柱状結晶で構成されており、それぞれの柱状結晶内部は単結晶に近い状態となっている。
【0011】
さらに、このような触媒元素を非晶質ケイ素膜の一部に選択的に導入し加熱することで、他の部分を非晶質ケイ素膜の状態として残したまま、選択的に触媒元素が導入された領域のみを結晶化し、そして、さらに加熱時間を延長することで、その導入領域から横方向(基板と平行な方向)に結晶成長を行わせている。すなわち、選択的な触媒元素導入により結晶成長方向、結晶粒界を制御している訳であり、この横方向結晶成長領域の内部では、成長方向がほぼ一方向に揃った柱状結晶がひしめき合っており、触媒元素が直接導入されランダムに結晶核の発生が起こった領域に比べて、結晶性が良好な領域となっている。そして、その良好な結晶性を有する横方向結晶成長領域のケイ素膜を活性領域として、高性能な半導体素子を得ている。
【0012】
ここで、上記2公報では、非晶質ケイ素膜の結晶化のために用いた触媒元素を、結晶化工程後にゲッタリング除去する方法について注目している。特開平9−205213号公報では、触媒元素を用いて結晶化されたケイ素膜上に全面的に酸化ケイ素膜を設け、さらにその上にリンなどの不純物を含む新たな非晶質ケイ素膜を設けて加熱処理を行い、酸化ケイ素膜を介して上層のリンを含有する非晶質ケイ素膜へと触媒元素を移動させようとしている。また、特願平10−135774号公報では、非晶質ケイ素に選択的に触媒元素を導入して、導入領域から横方向に結晶成長させる手法を用い、結晶成長後、ケイ素膜における触媒元素の導入領域に、さらにリンをイオンドーピングし、加熱処理を行うことで横方向結晶成長に用いられた触媒元素を元の導入領域に引き戻し、その他の横方向結晶成長領域を用いて半導体素子領域を作製している。
【0013】
【発明が解決しようとする課題】
触媒元素を用いたケイ素膜の結晶化方法は、非常に有効なものであるが、その膜質と不純物の2点において問題点が残されている。
【0014】
膜質に関しては、本発明者らが行った実験から、個々の柱状結晶の結晶性は良好であるが、全体としてはかなり高密度の結晶欠陥(転位)を含んでいることがわかっている。したがって、半導体装置の活性領域がおおよそ一つの結晶方位で形成されるために、比較的高い移動度が得られる一方、欠陥密度が高いため閾値電圧やリーク電流は下がりにくい結果となる。実際に、触媒元素を使用して結晶化した結晶性ケイ素膜を用い、Nチャネル型TFTを作製した場合には電界効果移動度で80〜100cm2/Vs程度のものが得られており、この値は、従来の触媒元素を用いない固相成長によるケイ素膜に比べて2倍程度は向上しているが、薄膜集積回路などへの応用を考えると未だ十分な値でない。
【0015】
もう一方の問題点、不純物に関しては、触媒元素そのものが問題となる。すなわち、上記のような触媒元素は、非晶質ケイ素膜の結晶化には大きく貢献するが、その後、主に結晶粒界に偏在し結晶性ケイ素膜中に残留する。半導体装置の活性領域(素子領域)を構成する結晶性ケイ素膜中にこれら触媒元素が多量に存在していることは、これら半導体を用いた装置の信頼性や電気的安定性を阻害するものであり、もちろん好ましいことでない。
【0016】
特に、ニッケルやコバルト、白金など、非晶質ケイ素膜の結晶化を促す触媒として効率よく作用する元素は、ケイ素中においてバンドギャップ中央付近に不純物準位を形成する。したがって、これら触媒元素により結晶化したケイ素膜を用いTFTを作製すると、その影響として、主にTFTオフ動作時におけるリーク電流の増大、信頼性の低下などの現象が現れる。すなわち、触媒元素は、そのTFT素子において、チャネル領域の結晶性を向上させるため、電界効果移動度やオン電流、オン電流の立ち上がり係数(S係数)などの電流駆動能力は向上させるが、その代償として、オフ特性および信頼性を悪化させるわけである。
【0017】
これらの問題点を解決する方法として、特開平9−205213号公報、および特願平10−135774号公報が提案されている。第1の問題点に関して、特開平9−205213号公報、特願平10−135774号公報共に、触媒元素を用いて結晶化された結晶性ケイ素膜に対して、レーザー光などの強光を照射することにより、その結晶性をさらに向上させて、上記膜質が十分でないという第一の問題点の解決を図っている。結晶性ケイ素膜にレーザー光を照射した場合、結晶性ケイ素膜と非晶質ケイ素膜との融点の相違から結晶粒界部が集中的に処理される訳であるが、通常の固相成長法で形成した結晶性ケイ素膜では、結晶構造が双晶状態であるため、レーザー光照射後も結晶粒内部は双晶欠陥として残る。それに比べ、触媒元素を導入し結晶化した結晶性ケイ素膜は、柱状結晶で形成されており、その内部は単結晶状態であるため、レーザー光あるいは強光の照射により結晶粒界部が処理されると基板全面にわたって単結晶状態に近い良質の結晶性ケイ素膜が得られ、結晶性の観点からは、その有効性は高い。
【0018】
また、触媒元素を用いて結晶化された結晶性ケイ素膜に対するその他の結晶性向上策として、酸化雰囲気での熱処理がある。この方法は、一般的に石英基板を用いた高温プロセスでの多結晶ケイ素半導体プロセスに使用されているが、上記レーザー照射法と同様、触媒元素を用い結晶化されたケイ素膜に対する相性が良い。該方法によっても、結晶粒内および粒界部の欠陥が大きく低減できる。
【0019】
第2の問題点であるケイ素膜中の残存触媒元素の低減については、2公報では、リン原子による強制的なゲッタリング除去工程を用い、触媒元素を素子領域外へ除去しようとしている。すなわち、結晶化のために利用した触媒元素を、不要になったところでケイ素膜から除去してしまおうという発想である。この際、特開平9−205213号公報では、触媒元素により結晶化されたケイ素膜とリンを含む非晶質ケイ素膜の間に酸化ケイ素膜を介して配置され、リンを含む非晶質ケイ素膜の方へ触媒元素を移動させようとしているが、本発明者らが行った実験では、酸化ケイ素膜を介して触媒元素を移動させ、ゲッタリングすることは不可能であった。ここで、酸化ケイ素膜は、上層のリンを含んだ非晶質ケイ素膜をエッチングする際のエッチングストッパーのために設けられているが、代表的な触媒元素であるニッケルを例にとると、酸化ケイ素膜中での拡散係数は、ケイ素膜中に比べてはるかに小さく(5桁小さい)、実際に酸化ケイ素膜を介してのゲッタリング除去は不可能と考えられる。しかしながら、特願平10−135774号公報のように、触媒元素により結晶化されたケイ素膜の一部にリンをドーピングするような方法では、リンドーピング領域への触媒元素の移動が確認でき、目的とするゲッタリング効果が得られている。但し、イオンドーピングによりケイ素膜に導入することのできるリンの濃度は限られており、非常に高濃度とすることは難しい。そのため、多量の触媒元素が用いられた場合などは、十分にゲッタリングできず、プロセスマージンが十分に広い安定したプロセスとは言い難い。
【0020】
ここで、特願平10−135774号公報のような技術に、第1の問題点を解決する結晶性向上のための手段を組み合わせるとなると、新たな問題点が生じてくる。なぜなら、触媒元素により結晶化されたケイ素膜の一部の領域に触媒元素およびリンが多量に存在しており、この状態で結晶性向上策であるレーザー照射工程や、酸化雰囲気での熱処理を行うと、触媒元素やリンの再拡散、オートドープ、あるいは触媒元素の析出や、触媒元素偏析領域での異常酸化などが起こり、素子領域として用いるはずの領域が汚染され、使用できなくなる。したがって、特願平10−135774号公報では、触媒元素およびリンが多量に存在している領域を除去する工程を兼ねて、ケイ素膜を素子領域に島状分離した後に、レーザー照射による結晶性改善工程を行っている。しかしながら、島状分離されたアイランド状態のケイ素膜にレーザー照射を行うと、アイランド形状、サイズによる結晶性の差異が生じると共に、アイランドのエッジ部分での膜剥がれや膜飛びなどが発生して形状が崩れ易い。また、アイランド内でも周辺部と中央部とで結晶性が異なり、半導体素子として用いた場合、エッジ部でリーク電流が発生し易くなり、信頼性も低下する。また、特願平10−135774号公報には述べられていないが、この状態(Siアイランド状態)で酸化雰囲気での熱処理を行った場合には、周辺部で酸化作用が異常に進み、アイランドエッジ部で基板からの浮き上がりが見られるようになる。このような状態では到底半導体素子として使用することはできない。
【0021】
【課題を解決するための手段】
本発明は、触媒元素を用いケイ素膜を結晶化したときに生ずる上記問題点を解決するために成されたものであり、絶縁表面を有する基板上に、非常に高性能で高信頼性を有する半導体装置を歩留まりよく作製する製造方法を提供するものである。
【0022】
本発明の主旨は、ガラスなどの絶縁基板上に形成した第1の非晶質ケイ素薄膜に、その結晶化を助長する触媒元素を導入し、第1の加熱処理により第1の非晶質ケイ素膜を結晶成長させる。その後、第1のケイ素膜上に、一部接するようにして不純物を含んだ第2の非晶質ケイ素膜を形成し、第2の加熱処理を行って、第1のケイ素膜中に存在する触媒元素を第2の非晶質ケイ素膜へと移動させる。そして、第2の非晶質ケイ素膜を除去し、第1のケイ素膜を島状に分離して、半導体装置の活性領域(素子領域)を形成するものである。すなわち、本発明では、結晶化に用いられた触媒元素の濃度低減策として、特願平10−135774号公報のように、後に半導体装置の活性領域となる第1のケイ素膜の一部の領域に触媒元素を移動させるのではなく、上層に存在する第2の非晶質ケイ素膜中へと触媒元素の移動を行わせる訳である。この点が特願平10−135774号公報と全く異なる点である。また、上層の第2の非晶質ケイ素膜へと触媒元素をゲッタリングする方法という意味では、特開平9−205213号公報と同じであるが、本発明では、第2の非晶質ケイ素膜を一部、触媒元素により結晶化された第1のケイ素膜に接触させ、そのパスを通って触媒元素を移動させている。したがって、酸化ケイ素膜を介して上層の第2の非晶質ケイ素膜へと触媒元素を移動させる方法に比べて、はるかに効率的に触媒元素の移動が行われ、活性領域となる第1のケイ素膜中の触媒元素濃度が大幅に低減される。
【0023】
触媒元素の効率的なゲッタリング(ゲッタリング領域への移動)という点では、第1のケイ素膜中の一部の領域に触媒元素を移動させる特願平10−135774号公報も同様の効果が見られるが、第1のケイ素膜の一部にリンをイオンドーピングするような方法では、リンの濃度が制限され、高濃度の触媒元素に対しては対応できない。本発明では、第2の非晶質ケイ素膜を堆積する際にリンなどの不純物を直接同時に導入できるため、非常に高濃度な不純物濃度の非晶質ケイ素膜が作製できる。また、触媒元素は結晶性ケイ素領域から非晶質ケイ素領域へと移動しようとする性質をもっているため、これらの相乗効果により、第1のケイ素膜中の触媒元素濃度がより高い場合にもゲッタリング可能であり、該工程におけるプロセスマージンが大幅に向上する。
【0024】
そして、本発明の最大のメリットとしては、上層の第2の非晶質ケイ素膜へと触媒元素を移動させるため、その後、第2の非晶質ケイ素膜を除去することで、べた状態(島状分離されていない基板全面にわたって膜が存在している状態)にて、触媒元素およびリンを含まない、触媒元素により結晶成長した高品質結晶性ケイ素膜(第1のケイ素膜)が得られることである。これは、非常に大きなポイントで、さらに結晶性を高めるための手段が、問題なく行えるようになる。その結果、活性領域を形成する結晶性ケイ素膜の結晶性はさらに高められ、非常に高性能な半導体が高い歩留まりで得られるようになる。
【0025】
さらに本発明においては、第1の非晶質ケイ素膜の所定の領域に、その結晶化を助長する触媒元素を選択的に導入し、第1の加熱処理を行い、前記第1の非晶質ケイ素膜を触媒元素が導入された領域からその周辺領域へと、横方向(基板表面に対して平行な方向)に結晶成長を行わせる後、第1のケイ素膜上に、一部接するようにして不純物を含んだ第2の非晶質ケイ素膜を形成し、第2の加熱処理を行い、第1のケイ素膜中に存在する触媒元素を第2の非晶質ケイ素膜へと移動させる方法がより有効である。そして、その後、第2の非晶質ケイ素膜を除去し、横方向に結晶成長させた領域の第1のケイ素膜を島状に分離して、半導体装置の活性領域(素子領域)を形成する。この方法では、結晶成長方向を制御し、横方向に一次元的に結晶成長させた、より高品質な結晶性ケイ素膜が得られ、半導体装置の一層の高性能化が図れる。特に半導体装置におけるキャリアの移動方向と該ケイ素膜の結晶成長方向を概略平行と配置することで、特に電流駆動能力が大きく向上する。
【0026】
また、該方法においては、不純物を含んだ第2の非晶質ケイ素膜が、第1のケイ素膜と接する領域は、第1のケイ素膜に選択的に触媒元素が導入された領域であるようにすることが望ましい。このようにすることで、最も触媒元素濃度が高い触媒元素の導入領域においては、垂直方向に上層の第2の非晶質ケイ素膜へと触媒元素の移動が行われるため効率が良い。また、後に活性領域として形成する高品質な横方向結晶成長ケイ素膜には、不純物を含んだ第2の非晶質ケイ素膜が直接接触しないため、第2の非晶質ケイ素膜からの不純物汚染も抑えることができる。さらに、このような触媒元素の選択導入方法では、選択的に触媒元素を導入するためにマスクが必要となるが、このマスクを第2の非晶質ケイ素膜においても適用でき、第1のケイ素膜の結晶化工程後、触媒元素導入領域で第2の非晶質ケイ素膜と接するように構成することで、マスク形成工程を1回分削減することができ、プロセスの簡略化が図れる。
【0027】
ここで、本発明の効果を十分に得るためには、第1の非晶質ケイ素膜の所定の領域に触媒元素を選択的に導入する工程において、複数(少なくとも2個以上)の触媒元素の導入領域を設けて行い、第1の加熱処理にて、非晶質ケイ素膜を触媒元素が導入された領域からその周辺領域へと、横方向に結晶成長を行わせ、異なる触媒元素導入領域から進行してきた横方向の結晶成長を、互いにぶつからせるようようにし、互いにぶつかり合うように横方向結晶成長した領域のケイ素膜を用いて、半導体装置の活性領域(素子領域)を形成することが望ましい。なぜなら、本発明は触媒元素の導入領域にさらにリンを導入し、一旦成長のために拡散した触媒元素を元の位置に引き戻すものである。触媒元素は、ケミカルポテンシャルの相違から、非晶質ケイ素領域/結晶化領域の境界に存在するのが最もエネルギーが得な状態であり、ここに存在しようとする。すなわち、横方向の結晶成長後、成長先端部が非晶質ケイ素領域/結晶化領域の境界で形成されてる場合には、導入領域にリンをドープし、引き戻そうとしても触媒元素は戻ってはくれず、さらに非晶質領域へと拡散する。したがって、横方向の結晶成長後の成長先端部は、異なる導入領域から成長してきた横成長結晶化領域とぶつかり合って、結晶化領域/結晶化領域の境界で形成されるのが最も望ましく、この際に本発明において最も大きな触媒元素のゲッタリング効果が得られる。
【0028】
さて、本発明においては、上層の第2の非晶質ケイ素膜へと触媒元素を移動させるため、その後、第2の非晶質ケイ素膜を除去することで、べた状態(島状分離されていない基板全面にわたって膜が存在している状態)にて、触媒元素およびリンを含まない、触媒元素により結晶成長した高品質結晶性ケイ素膜(第1のケイ素膜)が得られる。したがって、第2の非晶質ケイ素膜を除去する工程の後、第1のケイ素膜を島状に分離する前に、結晶化された第1のケイ素膜に対し、強光照射を行い、その結晶性をさらに高める工程を行うことが望ましい。従来、島状分離されたケイ素膜に対して、強光照射を行うと、サイズや形状による結晶性の差異やエッジ部での膜剥がれなどが見られていたが、これらの問題を全く起こさずに最適な条件での強光照射工程が行える。また、このときの第1のケイ素膜中には触媒元素あるいはリンが多量に存在している領域がないため、このときの強光照射工程における触媒元素やリンの再拡散や汚染、析出などを抑えることができる。したがって、本発明においては、ケイ素膜の島状分離工程前に、その結晶性を高める手段として強光照射工程を行っても全く問題が生じず、この組み合わせとして非常に相性がよい。該強照射工程により、第1のケイ素膜において、結晶粒内および結晶粒界の欠陥が低減され、より良質の結晶性ケイ素膜が得られる。
【0029】
ここで、強光照射工程は、結晶化された第1のケイ素膜において、初期の結晶成分が完全に失われない(リセットされない)状態にて行われる必要がある。すなわち、触媒元素により結晶成長した第1のケイ素膜は、柱状結晶で構成されており、個々の柱状結晶内部は単結晶に近い結晶状態となっていると共に、膜全体としての結晶方位は極めて良好でよく揃っている。強光照射工程は、このベースとなる結晶状態をさらに高める、具体的には結晶欠陥を低減することが目的であるから、少なくとも初期の結晶状態が失われない、すなわりリセットされないように行われる必要がある。
【0030】
このためには、強光としては、波長400nm以下のレーザー光を用いることが望ましい。なぜなら、波長400nm以下の強光を用いれば、ケイ素膜に対する吸収係数が極めて高く、ガラス基板に熱的ダメージを与えることなく、ケイ素膜のみを瞬時に加熱することができる。また、レーザー光を用いることで、ケイ素膜を瞬時に、融点1414℃に加熱するだけの高出力化が可能となる。さらに、波長400nm以下のレーザー光の中でも、特に波長308nmのXeClエキシマレーザー光は出力が大きいため、基板照射時のビームサイズを大きくでき、大面積基板に対応しやすく、また出力も比較的安定しており、量産装置に適用する上で最も望ましい。そして、該レーザー光を用いて、ケイ素膜表面に対して、該レーザー光の表面エネルギー密度が250〜450mJ/cm2となるようにして、照射工程を行うことで、触媒元素により結晶化されたケイ素膜の結晶性が失われることなく、助長され、非常に高品質な結晶性ケイ素膜が得られる。ここでレーザー光の表面エネルギー密度が250mJ/cm2より小さければ、ケイ素膜はほとんど溶融されず、十分な結晶性助長が図れない。また、450mJ/cm2よりも大きければ、触媒元素により得られた結晶性が完全に失われ、すなわち、リセットされてしまい、従来のレーザー結晶化における不均一性の問題点が発生する。
【0031】
また、本発明において、強光方法以外の触媒元素により結晶化された第1のケイ素膜の結晶性をさらに高める手段としては、第2の非晶質ケイ素膜を除去する工程の後、第1のケイ素膜を島状に分離する前に、第3の加熱処理を施し、結晶化された第1のケイ素膜の結晶性をさらに高める方法が望ましい。この第3の熱処理は、第1および第2の熱処理よりもより高い温度で処理することが必要であり、触媒元素によって結晶化されたケイ素膜中における微小な結晶欠陥を低減できる。また、強光照射方法に比べて、初期の結晶状態が失われることはないので、プロセスマージンが広い。
【0032】
さらに、第3の加熱処理をより有効とするためには、該熱処理は酸化雰囲気中にて行われ、第1のケイ素膜の表面が酸化された状態となることがより望ましい。ケイ素膜の酸化工程においては、酸化により生じるSi\SiO2界面で過剰なSi原子が放出され、これらがケイ素膜中へと移動し、Siの不対結合手(ダングリングボンド)をターミネートし、消滅させる効果をもつ。その結果、不活性ガス雰囲気下の熱処理に比べて、結晶欠陥の改善効果がより大きくなる。しかしながら、従来、島状分離されたケイ素膜に対して、酸化雰囲気での熱処理を行うと、アイランドのエッジ部で異常に酸化が進み、エッジ部が基板上より浮き上がるような状態の膜剥がれが発生していた。また、ケイ素膜中に触媒元素やリンが存在していると、触媒元素やリンが再拡散しケイ素膜全体を汚染すると共に、触媒元素が局在している領域で異常に酸化が進み、ケイ素膜にピンホールが生じる。しかし、本発明では、このときの第1のケイ素膜中には触媒元素あるいはリンが多量に存在している領域がなく、かつ、島状分離前のべた状態であるため、このような問題は一切起こらず、十分な酸化雰囲気での熱処理を行うことができ、ケイ素膜中の欠陥を大きく低減できる。その結果、非常に高品質な結晶性ケイ素膜が得られ、高性能で信頼性の高い半導体装置が実現できる。具体的な第3の熱処理工程としては、酸素雰囲気では850〜1100℃、水蒸気雰囲気では600〜700℃での熱処理が望ましい。
【0033】
第1の加熱処理は、ケイ素膜中を触媒元素が拡散するが、ケイ素膜に自然核発生が生じないような温度および時間で行われることが望ましい。なぜなら、触媒元素がシリサイドとなり拡散することによって十分な結晶成長が生じる訳であるが、その時の温度があまり高いと、ケイ素膜自身の自然核が発生する。触媒元素により導入領域から成長してきた横成長は柱状結晶で構成されているが、自然核発生が生じると、成長してきた柱状結晶がぶつかり、成長が阻害され、曲がりや分岐が生じて結晶性が悪化する。また、触媒元素がその市で深くトラップされてしまい、後の工程において十分なゲッタリングができなくなる。具体的な第1の加熱処理の温度としては、540℃〜620℃の範囲内であることが望ましく、この温度範囲内なら上記目的を達することができる。
【0034】
続いて、第2の加熱処理は、ケイ素膜中を触媒元素が拡散するが、リンは拡散しないような温度および時間で行われることが望ましい。なぜなら、触媒元素がケイ素膜中を拡散移動することにより十分なゲッタリング効果が生じる訳であるが、その時の温度があまり高いと、ケイ素膜中において同時にリンの拡散が生じる。リンがケイ素膜中に拡散すると、触媒元素がリン注入領域に十分に集められないだけでなく、ケイ素膜に対して大きな悪影響を及ぼす。すなわち、リンは言わずと知れたドナー元素であり、TFT素子のチャネル領域などに存在すると閾値電圧がシフトし不安定となる。具体的な第2の加熱処理の温度としては、580℃〜700℃の範囲内であることが望ましく、この温度範囲内なら上記目的を達することができる。
【0035】
次に、本発明における第1の非晶質ケイ素薄膜の厚さであるが、25〜80nmの範囲内であることが望ましい。25nmよりも薄いと、十分な結晶成長が生じず、残存非晶質領域が生じる。また、触媒元素による結晶性ケイ素膜を構成する柱状結晶は、ストレスフリーの状態で約80nm×80nmの断面構造をもつ。ケイ素膜の膜厚がこれより厚いと、柱状結晶が2層構造となってしまい、結晶性が悪化すると共に、触媒元素の残留量も増え、ゲッタリングが困難となる。また、TFT素子におけるリーク電流の観点や、膜厚が増えるとその分必要な触媒元素量も増えることから、ケイ素膜の厚さは、十分な結晶成長が得られ、その他のプロセス的にも問題がなければ薄いほどよい。以上の理由から、本発明におけるケイ素膜の厚さの上限は80nmである。
【0036】
さて、本発明において、第1のケイ素膜を島状に分離して、半導体装置の活性領域(素子領域)を形成する工程の際、第2の非晶質ケイ素膜と接していた領域以外の第1のケイ素膜の領域を用いて、活性領域が形成することが望ましい。なぜなら、不純物を含んだ第2の非晶質ケイ素膜と接していた第1のケイ素膜の領域においては、若干ながらも、第2のケイ素膜中の不純物が逆拡散している可能性があり、触媒元素もまた、この領域を介して上層へと移動して行くため、他の領域に比べて残存触媒元素濃度が若干高い。さらに上層第2のケイ素膜を除去するエッチング工程の際に、どうしても同組成の物質であるため、第2のケイ素膜とダイレクトに接している領域の第1のケイ素膜も若干表面が削られ、他の領域に比べて膜厚が小さくなる傾向にある。これらの事情を考慮して、半導体素子となる活性領域としては、第1のケイ素膜において全く問題のない領域を用いることが最善であり、第2の非晶質ケイ素膜と接していた領域以外の第1のケイ素膜の領域を用いて、活性領域が形成することが望ましい。
【0037】
しかしながら、第1のケイ素膜において、第2の非晶質ケイ素膜と接していた領域は素子領域として用いないとなると、スペースユーティリティー面で不利であり、レイアウト上も大きな制限を受ける。さらには素子間隔を狭くして集積度を上げることが困難となる。したがって、半導体装置として絶縁ゲート型の薄膜トランジスタを作製する場合に限っては、少なくとも第2の非晶質ケイ素膜と接していた領域以外の第1のケイ素膜の領域を用いて、活性領域における能動(チャネル)領域を形成し、第2の非晶質ケイ素膜と接していた領域の第1のケイ素膜の領域も含めて、残りの領域で活性領域中のコンタクト(ソース・ドレイン)領域を形成することが望ましい。コンタクト領域は、主にリンやホウ素などがドーピングされたN型あるいはP型のケイ素膜で形成されるため、この領域にリンがあっても問題とはならない。また、触媒元素が、素子特性に主に影響を与えるのはチャネル領域であり、コンタクト領域に微量で存在する触媒元素の影響は、ほとんど無視できるレベルである。したがって、絶縁ゲート型の薄膜トランジスタを作製する場合にはこのように構成することで、第2のケイ素膜との接触領域も素子領域の一部として使用できるため、レイアウトの制限を受けることなく、また集積度を犠牲にすることなく、本発明の優れた効果を同様に享受できる。
【0038】
本発明において、第1のケイ素膜上に、一部接するようにして不純物を含んだ第2の非晶質ケイ素膜を形成する工程は、第1のケイ素膜上に酸化ケイ素膜を形成し、該酸化ケイ素膜を一部開口して、その上に不純物を含んだ第2の非晶質ケイ素膜を形成することによって行われ、酸化ケイ素膜が開口された領域で、第1のケイ素膜と不純物を含んだ第2の非晶質ケイ素膜とが接してなる状態で、第2の加熱処理が行われることが望ましい。このようにすることで、結晶化された第1のケイ素膜において、活性領域として後に使用しようとしている領域は、酸化ケイ素膜に覆われ、上層の第2の非晶質ケイ素膜からの不純物拡散を完全に防止でき、結晶化工程全体にわたってクリーンな状態を保つことができる。また、触媒元素を第1の非晶質ケイ素膜に選択導入し横方向に結晶成長させる方法では、酸化ケイ素膜からなる同一のマスク膜を用いて、触媒元素の選択導入と第2の非晶質ケイ素膜との接触が行え、ゲッタリングのための余分なフォト工程が全くなくなり、プロセスを簡略化することができる。酸化ケイ素膜は、リンや触媒元素の拡散に対して十分なバリアとなると共に、半導体であるケイ素膜に与える影響も最も少なくて済む。
【0039】
さて、本発明の目的の一つは、半導体装置活性領域における触媒元素濃度の大幅な低減を図ることであり、上記手段により、最終的な半導体装置活性領域中の触媒元素の濃度は、1×1016atoms/cm3以下となるように管理されることが望ましい。従来法により作製した活性領域中の触媒元素濃度は、1×1017〜1×1018atoms/cm3程度であり、実際にTFT素子においてリーク電流増大や特性劣化などの影響が確認される。本発明者らが、代表的な触媒元素であるニッケルを用い、実際にTFT活性領域の濃度を強制的に変化させ、その影響の確認実験を行ったところ、活性領域中の触媒元素の濃度が、1×1016atoms/cm3以下の場合には、その影響が見られず、リーク電流や信頼性は、触媒元素を導入しないものと同程度であった。したがって、本発明において得られる最終的な半導体装置活性領域中の触媒元素の濃度は、1×1016atoms/cm3以下である必要があり、本発明の製造方法により十分にその値を達成することができる。
【0040】
本発明における第2の非晶質ケイ素膜に含有される不純物としては、リンを用いられることが最も望ましい。第2の非晶質ケイ素膜に含有される不純物としては、第2の加熱処理に際し、第1のケイ素膜の結晶成長に用いられた触媒元素を引き集める効果が要求される。このメカニズムについては、未だ詳しくはわかっていないが、このような効果をもつ元素として、リン、硫黄、ヒ素、セレンなどが使用可能である。それらの元素の中でも、特にリンが最も触媒元素を集める効果が大きく、より低濃度で効率的に触媒元素を引き戻すことができるため、触媒元素を集める効果のある元素として、リンを用いるのが最も望ましい。
【0041】
本発明に利用できる触媒元素の種類としては、Ni、Co、Pd、Pt、Cu、Ag、Au、In、Sn、Al、Sbを利用することができる。これらから選ばれた一種または複数種類の元素であれば、微量で結晶化助長の効果がある。
【0042】
それらの中でも、特にNiを用いた場合に最も顕著な効果を得ることができる。この理由については、次のようなモデルを考えられる。触媒元素は単独では作用せず、ケイ素膜と結合しシリサイド化することで結晶成長に作用する。そのときの結晶構造が、非晶質ケイ素膜結晶化時に一種の鋳型のように作用し、非晶質ケイ素膜の結晶化を促すといったモデルである。Niは2つのSiとNiSi2のシリサイドを形成する。NiSi2は螢石型の結晶構造を示し、その結晶構造は、単結晶ケイ素のダイヤモンド構造と非常に類似したものである。しかも、NiSi2はその格子定数が5.406Åであり、結晶シリコンのダイヤモンド構造での格子定数5.430Åに非常に近い値をもつ。よって、NiSi2は、非晶質ケイ素膜を結晶化させるための鋳型としては最高のものであり、本発明における触媒元素としては、特にNiを用いるのが最も望ましい。
【0043】
【発明の実施の形態】
(実施の形態1)
本発明の第1の実施の形態について説明する。本実施の形態では、ガラス基板上にN型TFTを作製する際の工程において、本発明を利用した場合についての説明を行う。本実施の形態のTFTはアクティブマトリクス型の液晶表示装置のドライバー回路や画素部分は勿論、薄膜集積回路を構成する素子としても利用することができる。しかし、本実施の形態では、それらの代表として、基板上に数十万から数百万のN型TFTを特に均一に作製する必要がある液晶表示装置用アクティブマトリクス基板の画素駆動用TFTを例にとって説明を行う。
【0044】
図1は、本実施の形態で説明するアクティブマトリクス基板上の画素TFTの作製工程の概要を示す平面図である。実際には前述のように数十万個以上のTFTによる構成されるが、本実施の形態では3行×4列の12個のTFTに簡略して説明を行う。図2は、図1における任意のTFTの断面図であり、(A)から(F)の順にしたがって作製工程が順次進行する。
【0045】
まず、図2(A)に示すように、ガラス基板1上に例えばスパッタリング法によって厚さ300nm程度の酸化ケイ素からなる下地膜2を形成する。この酸化ケイ素膜は、ガラス基板からの不純物の拡散を防ぐために設けられる。次に、減圧CVD法あるいはプラズマCVD法によって、厚さ25〜80nm、例えば40nmの真性(I型)の非晶質ケイ素膜(a−Si膜)3を成膜する。
【0046】
次に、さらにa−Si膜3表面上に触媒元素(ニッケル)5の微量添加を行う。このニッケル5の微量添加は、ニッケルを溶かせた水溶液をa−Si膜3上に保持し、スピナーにより溶液をガラス基板1上に均一に延ばし乾燥させることにより行った。本実施の形態では、溶質としては酢酸ニッケルを用い、水溶液中のニッケル濃度は10ppmとなるようにした。このようにして添加されたa−Si膜3表面上のニッケル濃度を全反射蛍光X線分析(TRXRF)法により測定すると、2〜8×1017atoms/cm2程度であった。そして、これを不活性雰囲気下、例えば窒素雰囲気にて520〜620℃の温度で数時間から数十時間の加熱処理を施す。本実施の形態では、一例として550℃にて4時間の処理を行った。この加熱処理において、a−Si膜表面に添加されたニッケル5のシリサイド化が起こり、それを核としてa−Si膜3の結晶化が行われ、結晶性ケイ素膜3aが形成される。
【0047】
次に、図2(B)に示すように、結晶性ケイ素膜3a上に酸化ケイ素膜または窒化ケイ素膜などの絶縁性薄膜を堆積し、パターニングしてマスク4を形成する。マスク4の形成は、本実施の形態においては、酸化ケイ素膜を用い、TEOS(Tetra Ethoxy Ortho Silicate)を原料とし、酸素とともにRFプラズマCVD法で分解・堆積した。マスクの厚さは、50nm〜250nmであることが望ましく、本実施の形態では、酸化ケイ素膜の厚さを150nmとした。このときの状態を基板上方より見ると、図1(A)のように、結晶性ケイ素膜3aの一部がマスク4により島状にマスクされた状態となっている。
【0048】
次に、結晶性ケイ素膜3aおよびマスク4を覆うようにリンを含んだ非晶質ケイ素膜7を堆積する。リンを含んだa−Si膜の形成は、シラン(SiH4)とフォスフィン(PH3)を材料ガスとしてプラズマCVD法によって行った。この際、a−Si膜7中のリンの濃度は、フォスフィンガスの流量比で任意に変更することが可能である。本実施の形態では、PH3/SiH4流量比を3/100として行った。このときのa−Si7膜中のリン濃度は1%程度であった。このときの状態を基板上方より見ると、図1(B)のような状態となっており、全面がリンを含むa−Si膜7で覆われている。なお、図1(B)では、後のTFT素子領域とマスク4との関係を明確にするために、後のTFT活性領域11を示してある。後に形成されるTFT活性領域11は、この段階ではマスク4に完全に覆われた状態となっている。
【0049】
そして、この状態で、これを不活性雰囲気下、例えば窒素雰囲気にて580〜700℃の温度で数時間から数十時間の加熱処理を施す。本実施の形態では、一例として600℃にて12時間の処理を行った。この加熱処理において、a−Si膜7中のリンが結晶性ケイ素膜3a中に拡散したニッケル5を引き寄せる。すなわち、図1(B)および図2(B)に示すように、矢印8で示すような方向にニッケルが移動し、上層のリンを含むSi膜7へとゲッタリングされる。その結果、下層の結晶性ケイ素膜3aのニッケル濃度は大幅に低減する。このときの実際の結晶性ケイ素膜3a中のニッケル濃度を二次イオン質量分析法(SIMS)により測定したところ1〜5×1016atoms/cm3程度にまで低減されていた。ちなみにこの工程前の結晶性ケイ素膜3aの膜中ニッケル濃度は1×1018atoms/cm3以上であった。
【0050】
次に、リンを含むSi膜7の全面除去を行う。このとき、マスク4のない領域で接している下層の結晶性ケイ素膜3aと、十分に選択性をもったエッチング方法により行うのが望ましいが、実際には同じような材料であるため難しい。本実施の形態では、CF4と酸素を用いたドライエッチング法によりこの工程を行った。下層のマスクである酸化ケイ素膜4との選択性は十分にあるため、プラズマの発光スペクトルを用いて終点を検出し、オーバーエッチングの時間を極力抑えた。その結果、マスク4のない領域における下層の結晶性ケイ素膜3aでは10nm程度の膜減りが見られたが、実際にTFTの活性領域を形成するのはマスク4に覆われた領域であるため、大きな問題とはならない。後に行われるレーザー照射工程において問題とならない程度の膜減り量であればよい。
【0051】
次にマスクとして用いた酸化ケイ素膜4をエッチング除去する。エッチャントとしては、十分に下層のケイ素膜3と選択性のある1:10バッファードフッ酸(BHF)を用い、ウェットエッチングにより行った。
【0052】
そして、引き続いて、図2(C)に示すように、レーザー光9を照射することで結晶性ケイ素膜3aの結晶性を助長する。このとき、結晶性ケイ素膜3aの膜中にはほとんどニッケルが存在しない状態となっているため、従来法でレーザー照射時に発生していたニッケルの析出や、再拡散やオートドープを完全に防ぐことができる。また、従来法では、ニッケルの偏在した領域を結晶性ケイ素膜3a中に作り、この領域を除去した後、すなわちケイ素膜3aをパターニングした後にこの工程を行っていた。したがって、パターニングに伴うレーザー照射時のパターン崩れや膜飛び、パターンサイズによる結晶性の違いなどの問題点が生じていたが、本実施の形態では上層のケイ素膜へとニッケルを除去したため、結晶性ケイ素膜3aは全面的にニッケルのないような状態で存在でき、上記の問題点を全て解決できた。このときのレーザー光としては、XeClエキシマレーザー(波長308nm、パルス幅40nsec)を用いた。レーザー光の照射条件は、照射時に基板を200〜450℃、例えば400℃に加熱し、エネルギー密度250〜450mJ/cm2、例えば350mJ/cm2で照射した。ビームサイズは、基板1表面で150mm×1mmの長尺形状となるように成型されており、長尺方向に対して垂直方向に0.1mmのステップ幅で順次走査を行った。すなわち、島状結晶性ケイ素膜3aの任意の一点において、計10回のレーザー照射が行われることになる。
【0053】
その後、不要な部分のケイ素膜3aを除去して素子間分離を行う。すなわち、この工程により、図1(C)に示すような配置で、後にTFTの活性領域(ソース/ドレイン領域、チャネル領域)となる島状の結晶性ケイ素膜11が形成され、図1(C)および図2(D)の状態が得られる。
【0054】
次に、上記の活性領域となる結晶性ケイ素膜11を覆うように厚さ20〜150nm、ここでは100nmの酸化ケイ素膜をゲート絶縁膜12として成膜する。酸化ケイ素膜の形成には、ここではTEOS(Tetra Ethoxy Ortho Silicate)を原料とし、酸素とともに基板温度150〜600℃、好ましくは300〜450℃で、RFプラズマCVD法で分解・堆積した。あるいはTEOSを原料としてオゾンガスとともに減圧CVD法もしくは常圧CVD法によって、基板温度を350〜600℃、好ましくは400〜550℃として形成してもよい。成膜後、ゲート絶縁膜自身のバルク特性および結晶性ケイ素膜/ゲート絶縁膜の界面特性を向上するために、不活性ガス雰囲気下で400〜600℃で30〜60分アニールを行った。
【0055】
引き続いて、スパッタリング法によって、厚さ400〜800nm、例えば600nmのアルミニウムを成膜する。そして、アルミニウム膜をパターニングして、ゲート電極13を形成する。さらに、このアルミニウムの電極の表面を陽極酸化して、表面に酸化物層14を形成する。この状態が図2(E)に相当する。ゲート電極13は、平面的にはゲートバスラインを同時構成しており、この状態を平面的に見ると図1(D)のような状態となっている。陽極酸化は、酒石酸が1〜5%含まれたエチレングリコール溶液中で行い、最初一定電流で120Vまで電圧を上げ、その状態で1時間保持して終了させる。得られた酸化物層14の厚さは200nmである。なお、この酸化物層14は、後のイオンドーピング工程において、オフセットゲート領域を形成する厚さとなるので、オフセットゲート領域の長さを上記陽極酸化工程で決めることができる。
【0056】
次に、イオンドーピング法によって、ゲート電極13とその周囲の酸化物層14をマスクとして活性領域に不純物(リン)を注入する。ドーピングガスとして、フォスフィン(PH3)を用い、加速電圧を60〜90kV、例えば80kV、ドーズ量を1×1015〜8×1015cm−2、例えば2×1015cm−2とする。この工程により、不純物が注入された領域16と17は後にTFTのソース/ドレイン領域となり、ゲート電極13およびその周囲の酸化層14にマスクされ不純物が注入されない領域15は、後にTFTのチャネル領域となる。
【0057】
その後、図2(E)に示すように、レーザー光18の照射によってアニールを行い、イオン注入した不純物の活性化を行うと同時に、上記の不純物導入工程で結晶性が劣化した部分の結晶性を改善させる。この際、使用するレーザーとしてはXeClエキシマレーザー(波長308nm、パルス幅40nsec)を用い、エネルギー密度150〜400mJ/cm2、好ましくは200〜250mJ/cm2で照射を行った。こうして形成されたN型不純物(リン)領域16、17のシート抵抗は、200〜800Ω/□であった。
【0058】
続いて、厚さ600nm程度の酸化ケイ素膜あるいは窒化ケイ素膜を層間絶縁膜19として形成する。酸化ケイ素膜を用いる場合には、TEOSを原料として、これと酸素とのプラズマCVD法、もしくはオゾンとの減圧CVD法あるいは常圧CVD法によって形成すれば、段差被覆性に優れた良好な層間絶縁膜が得られる。また、SiH4とNH3を原料ガスとしてプラズマCVD法で成膜された窒化ケイ素膜を用いれば、活性領域/ゲート絶縁膜の界面へ水素原子を供給し、TFT特性を劣化させる不対結合手を低減する効果がある。
【0059】
次に、層間絶縁膜19にコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの二層膜によってTFTのソース電極・配線20を形成する。窒化チタン膜は、アルミニウムが半導体層に拡散するのを防止する目的のバリア膜として設けられる。本TFTは、画素電極をスイッチングする素子であるので、もう一方のドレイン電極には、ITOなど透明導電膜からなる画素電極21を設ける。すなわち、図1(E)において、ソースバスライン20を介してビデオ信号が供給され、ゲートバスライン13のゲート信号に基づいて画素電極21に必要な電荷が書き込まれる。そして最後に、1気圧の水素雰囲気で350℃、30分のアニールを行い、図2(F)に示すTFTを完成させる。さらに必要に応じて、TFTを保護する目的で、TFT上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【0060】
以上の実施の形態にしたがって作製したTFTは、電界効果移動度が150cm2/Vs程度、閾値電圧が2V程度と非常に高性能であるにもかかわらず、繰り返し測定やバイアスや温度ストレスによる耐久性試験を行っても、ほとんど特性劣化は見られず、従来のものと比べて非常に信頼性が高い。また、触媒元素が特に問題となるTFTオフ領域でのリーク電流は、従来の10〜15pAに比べ、触媒元素を用いない場合と同などの数pA程度にまで低減でき、製造歩留まりを大きく向上することができた。そして、本実施の形態に基づいて作製された液晶表示用アクティブマトリクス基板を実際に点灯評価したところ、TFTリークによる画素欠陥も極めて少なく、コントラスト比の高い高表示品位の液晶パネルが得られた。なお、本実施の形態によるTFT工程は、アクティブマトリクス基板の画素電極を対象に説明を行ったが、本TFTは薄膜集積回路などにも簡単に応用でき、その場合にはゲート電極13上にもコンタクトホールを形成し、必要とする配線を施せばよい。
【0061】
(実施の形態2)
本発の第2の実施の形態について説明する。本実施の形態では、ガラス基板上にN型TFTを作製する際の工程において、本発明を利用した場合についての説明を行う。本実施の形態のTFTはアクティブマトリクス型の液晶表示装置のドライバー回路や画素部分は勿論、薄膜集積回路を構成する素子としても利用することができる。しかし、本実施の形態においても、それらの代表として、基板上に数十万から数百万のN型TFTを特に均一に作製する必要がある液晶表示装置用アクティブマトリクス基板の画素駆動用TFTを例にとって説明を行う。
【0062】
また、図3は本実施の形態で説明するアクティブマトリクス基板上の画素TFTの作製工程の概要を示す平面図である。実際には前述のように数十万個以上のTFTによる構成されるが、本実施の形態では3行×4列の12個のTFTに簡略して説明を行う。図4は、図3における任意の一TFTの断面図であり、(A)から(G)の順にしたがって作製工程が順次進行する。図4において、触媒元素導入部100とTFTのチャネルおよびソース・ドレイン方向の配置が図3のTFT配置と比べて90゜異なっているが、これは説明を行いやすくするためであり、実際にTFTの方向が90゜異なっていても、本発明の効果を損なうことはない。
【0063】
まず、図4(A)に示すように、ガラス基板101上に例えばCVD法によって厚さ300nm程度の酸化ケイ素からなる下地膜102を形成する。この酸化ケイ素膜は、ガラス基板からの不純物の拡散を防ぐために設けられる。次に減圧CVD法あるいはプラズマCVD法によって、厚さ25〜80nm、例えば35nmの真性(I型)の非晶質ケイ素膜(a−Si膜)103を成膜する。そして、さらにその上に酸化ケイ素膜または窒化ケイ素膜などの絶縁性薄膜104を堆積する。絶縁性薄膜104は、後の触媒元素導入時のマスク膜となるものであり、本実施の形態においては、酸化ケイ素膜を用い、TEOS(Tetra Ethoxy Ortho Silicate)を原料とし、酸素とともにRFプラズマCVD法で分解・堆積した。マスク酸化ケイ素膜104の厚さは、50nm〜250nmであることが望ましく、本実施の形態では、酸化ケイ素膜の厚さを150nmとした。
【0064】
次に、a−Si膜103上の酸化ケイ素膜をパターニングすることでマスク104を形成する。ここで、マスク104のスルーホールを介して、スリット状にa−Si膜103が露呈される。図4(A)は、任意のTFTの状態を示しているが、その状態を上面から見ると、図3のようにa−Si膜103が複数本にわたり、領域100でマスク膜104のスルーホールによりスリット状に露呈しており、他の部分はマスクされている状態となっている。
【0065】
その後、図4(A)に示すように、a−Si膜103表面が露呈している領域100にニッケル105を溶かせたエタノール溶液が接するように基板101を保持する。本実施の形態では、溶質としては酢酸ニッケルを用い、エタノール溶液中のニッケル濃度は10ppmとなるようにした。その後、スピナーにより溶液を基板101上に均一に延ばし乾燥させることで、基板101表面(酸化ケイ素膜104と領域100のa−Si膜103表面)にニッケル105を微量添加する。この工程により領域100で露呈している部分のa−Si膜103に選択的にニッケル105が導入されたことになる。そして、これを不活性雰囲気下、例えば窒素雰囲気にて540〜620℃の温度で数時間から数十時間の加熱処理を施す。本実施の形態では、一例として580℃にて6時間の処理を行った。
【0066】
この加熱処理において、図4(B)に示すように、領域100においては、a−Si膜表面に添加されたニッケル105のシリサイド化が起こり、それを核としたケイ素膜103の選択的結晶化が行われ、シード領域とも言える結晶化領域103aがまず形成される。続いて、その周辺領域から、図4(B)において、矢印106で示すように、領域100から横方向(基板と平行な方向)に結晶成長が行われる。ここで、図3(A)において、ニッケルが選択導入された領域100に挟まれた間の領域では、横方向結晶成長した結晶性ケイ素膜103bが形成され、最終的には、別々の導入領域より成長してきた横成長結晶性ケイ素膜103b同士がぶつかり合い、結晶粒界103eを形成する。最も外側に存在する線状導入領域100の外側の領域においても、横方向結晶成長が起こり、結晶性ケイ素膜103bが形成され、その成長が到達しない外側の領域は、そのまま非晶質ケイ素膜領域103dとして残る。ここで、従来ならば、横成長した領域103bは区別されないのであるが、本発明では、少なくとも2つの導入領域に挟まれ、成長先端がぶつかり合って形成された内側の領域と、成長端がa−Si領域との境界で形成される外側の領域103cとで、後に行われるゲッタリングの効果が大きく異なるため、ここで区別しておく必要がある。本実施の形態による加熱処理で得られた結晶成長距離(矢印6で示される基板と平行な方向の結晶成長の距離)は、70μm程度である。
【0067】
次に、この状態で図4(C)に示すように、領域100で露呈している結晶性ケイ素膜103aおよびマスク104を覆うようにリンを含んだ非晶質ケイ素膜107を堆積する。リンを含んだa−Si膜の形成は、シラン(SiH4)とフォスフィン(PH3)を材料ガスとしてプラズマCVD法によって行った。この際、a−Si膜107中のリンの濃度は、フォスフィンガスの流量比で任意に変更することが可能である。本実施の形態では、PH3/SiH4流量比を3/100として行った。このときの状態を基板上方より見ると、図3(B)のような状態となっており、全面がリンを含むa−Si膜107で覆われている。なお、図2(B)では、後のTFT素子領域とマスク104との関係を明確にするために、後のTFT活性領域111を示してある。後にTFT活性領域111となる横方向に結晶成長したケイ素膜領域103bは、この段階ではマスク104に完全に覆われ、上層のリンを含むa−Si膜107とは接触していない状態となっている。そして、これを不活性雰囲気下、例えば窒素雰囲気にて580〜700℃の温度で数時間から数十時間の加熱処理を施す。本実施の形態では、一例として600℃にて12時間の処理を行った。
【0068】
この加熱処理において、図4(C)に示すように、領域100において、下層の結晶性ケイ素膜103aと接触しているリンを含むa−Si膜107で、膜中のリンが下層の結晶性ケイ素膜103中に拡散したニッケルを引き寄せる。すなわち、横成長領域103bにおいて、図4(C)に矢印108で示すような方向、すなわち結晶成長時とは逆方向にニッケルが移動し、さらにシード領域103aから上層のリンを含むa−Si膜107へと移動してリンにトラップされる。このようにして、結晶成長時に横成長領域103bに残留していた触媒元素のほとんどはシード領域103aから上層のリンを含むSi膜107へと移動し、除去される。ところが、外側の横成長領域103cにおいては、熱処理により、さらに結晶化がa−Si領域103dへと進行する。すなわち、ニッケルは導入領域103aの方向に引き戻されるだけでなく、一部は外側のa−Si領域103dへとさらに拡散する。よって、図3(A)および図4(C)における外側の横成長領域103cでは、ニッケルが十分にゲッタリングできないことになる。したがって、横成長領域に挟まれた領域の横成長領域103bを用いて素子領域を作製することがより望ましい。
【0069】
次に、リンを含むSi膜107の全面除去を行う。このとき、領域100で接している下層の結晶性ケイ素膜103aと、十分に選択性をもったエッチング方法により行うのが望ましいが、実際には同じような材料であるため難しい。本実施の形態では、CF4と酸素を用いたドライエッチング法によりこの工程を行った。下層のマスクである酸化ケイ素膜104との選択性は十分にあるため、プラズマの発光スペクトルを用いて終点を検出し、オーバーエッチングの時間を極力抑えた。その結果、領域100における下層の結晶性ケイ素膜103aでは10nm程度の膜減りが見られたが、実際にTFTの活性領域を形成する横成長領域103bであるため、大きな問題とはならない。後に行われるレーザー照射工程において問題とならない程度の膜減り量であればよい。
【0070】
次にマスクとして用いた酸化ケイ素膜104をエッチング除去する。エッチャントとしては、十分に下層のケイ素膜103と選択性のある1:10バッファードフッ酸(BHF)を用い、ウェットエッチングにより行った。この段階で、後の活性領域となる横成長領域103b中のニッケル濃度を二次イオン質量分析法(SIMS)により測定すると、その測定下限である1×1016atoms/cm3以下であった。
【0071】
そして、引き続いて、図4(D)に示すように、レーザー光109を照射することで後にTFTの活性領域となる横方向結晶成長領域のケイ素膜103bの結晶性を助長する。このとき、基板上にはニッケルがほぼ存在しない状態となっているため、従来法でレーザー照射時に発生していたニッケルの析出や、再拡散やオートドープを完全に防ぐことができる。また、従来法では、領域103a中にリンを直接導入していたため、領域103aにはニッケルとリンが存在し、この領域を除去した後、すなわちケイ素膜103をパターニングした後にこの工程を行っていた。したがって、パターニングに伴うレーザー照射時のパターン崩れや膜飛び、パターンサイズによる結晶性の違いなどの問題点が生じていたが、本実施の形態では上層のケイ素膜へとニッケルを除去したため、結晶性ケイ素膜103aは全面的にニッケルのないような状態で存在でき、上記の問題点を全て解決できた。このときのレーザー光としては、XeClエキシマレーザー(波長308nm、パルス幅40nsec)を用いた。レーザー光の照射条件は、照射時に基板を200〜450℃、例えば400℃に加熱し、エネルギー密度250〜450mJ/cm2、例えば350mJ/cm2で照射した。ビームサイズは、基板101表面で150mm×1mmの長尺形状となるように成型されており、長尺方向に対して垂直方向に0.1mmのステップ幅で順次走査を行った。すなわち、結晶性ケイ素膜103bの任意の一点において、計10回のレーザー照射が行われることになる。
【0072】
その後、不要な部分のケイ素膜103を除去して素子間分離を行う。すなわち、この工程により、図3(B)に示すような配置で、横方向結晶化領域103bを用いて、後にTFTの活性領域(ソース/ドレイン領域、チャネル領域)となる島状の結晶性ケイ素膜111が形成され、図3(C)および図4(E)の状態が得られる。
【0073】
次に、上記の活性領域となる結晶性ケイ素膜111を覆うように厚さ20〜150nm、ここでは100nmの酸化ケイ素膜をゲート絶縁膜112として成膜する。酸化ケイ素膜の形成には、ここではTEOS(Tetra EthoxyOrtho Silicate)を原料とし、酸素とともに基板温度150〜600℃、好ましくは300〜450℃で、RFプラズマCVD法で分解・堆積した。あるいはTEOSを原料としてオゾンガスとともに減圧CVD法もしくは常圧CVD法によって、基板温度を350〜600℃、好ましくは400〜550℃として形成してもよい。成膜後、ゲート絶縁膜自身のバルク特性および結晶性ケイ素膜/ゲート絶縁膜の界面特性を向上するために、不活性ガス雰囲気下で400〜600℃で30〜60分アニールを行った。
【0074】
引き続いて、スパッタリング法によって、厚さ400〜800nm、例えば600nmのアルミニウムを成膜する。そして、アルミニウム膜をパターニングして、ゲート電極113を形成する。さらに、このアルミニウムの電極の表面を陽極酸化して、表面に酸化物層114を形成する。この状態が図4(F)に相当する。ゲート電極113は、平面的にはゲートバスラインを同時構成しており、この状態を平面的に見ると図3(D)のような状態となっている。陽極酸化は、酒石酸が1〜5%含まれたエチレングリコール溶液中で行い、最初一定電流で220Vまで電圧を上げ、その状態で1時間保持して終了させる。得られた酸化物層12の厚さは200nmである。なお、この酸化物層114は、後のイオンドーピング工程において、オフセットゲート領域を形成する厚さとなるので、オフセットゲート領域の長さを上記陽極酸化工程で決めることができる。
【0075】
次に、イオンドーピング法によって、ゲート電極113とその周囲の酸化物層114をマスクとして活性領域に不純物(リン)を注入する。ドーピングガスとして、フォスフィン(PH3)を用い、加速電圧を60〜90kV、例えば80kV、ドーズ量を1×1015〜8×1015cm−2、例えば2×1015cm−2とする。この工程により、不純物が注入された領域116と117は後にTFTのソース/ドレイン領域となり、ゲート電極113およびその周囲の酸化層114にマスクされ不純物が注入されない領域115は、後にTFTのチャネル領域となる。
【0076】
その後、図4(F)に示すように、レーザー光118の照射によってアニールを行い、イオン注入した不純物の活性化を行うと同時に、上記の不純物導入工程で結晶性が劣化した部分の結晶性を改善させる。この際、使用するレーザーとしてはXeClエキシマレーザー(波長308nm、パルス幅40nsec)を用い、エネルギー密度150〜400mJ/cm2、好ましくは200〜250mJ/cm2で照射を行った。こうして形成されたN型不純物(リン)領域116、117のシート抵抗は、200〜800Ω/□であった。
【0077】
続いて、厚さ600nm程度の酸化ケイ素膜あるいは窒化ケイ素膜を層間絶縁膜119として形成する。酸化ケイ素膜を用いる場合には、TEOSを原料として、これと酸素とのプラズマCVD法、もしくはオゾンとの減圧CVD法あるいは常圧CVD法によって形成すれば、段差被覆性に優れた良好な層間絶縁膜が得られる。また、SiH4とNH3を原料ガスとしてプラズマCVD法で成膜された窒化ケイ素膜を用いれば、活性領域/ゲート絶縁膜の界面へ水素原子を供給し、TFT特性を劣化させる不対結合手を低減する効果がある。
【0078】
次に、層間絶縁膜119にコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの二層膜によってTFTのソース電極・配線120を形成する。窒化チタン膜は、アルミニウムが半導体層に拡散するのを防止する目的のバリア膜として設けられる。本TFTは、画素電極をスイッチングする素子であるので、もう一方のドレイン電極には、ITOなど透明導電膜からなる画素電極121を設ける。すなわち、図3(E)において、ソースバスライン120を介してビデオ信号が供給され、ゲートバスライン113のゲート信号に基づいて画素電極121に必要な電荷が書き込まれる訳である。そして最後に、1気圧の水素雰囲気で350℃、30分のアニールを行い、図4(G)に示すTFTを完成させる。さらに必要に応じて、TFTを保護する目的で、TFT上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【0079】
以上の実施の形態にしたがって作製したTFTは、電界効果移動度が150cm2/Vs程度、閾値電圧が2V程度と非常に高性能であるにもかかわらず、繰り返し測定やバイアスや温度ストレスによる耐久性試験を行っても、ほとんど特性劣化は見られず、従来のものと比べて非常に信頼性が高い。また、触媒元素が特に問題となるTFTオフ領域でのリーク電流は、従来の10〜15pAに比べ、触媒元素を用いない場合と同などの5pA程度にまで低減でき、製造歩留まりを大きく向上することができた。そして、本実施の形態に基づいて作製された液晶表示用アクティブマトリクス基板を実際に点灯評価したところ、TFTリークによる画素欠陥も極めて少なく、コントラスト比の高い高表示品位の液晶パネルが得られた。なお、本実施の形態によるTFT工程は、アクティブマトリクス基板の画素電極を対象に説明を行ったが、本TFTは薄膜集積回路などにも簡単に応用でき、その場合にはゲート電極113上にもコンタクトホールを形成し、必要とする配線を施せばよい。
【0080】
(実施の形態3)
本発明を用いた第3の実施の形態について説明する。本実施の形態では、アクティブマトリクス型の液晶表示装置の周辺駆動回路や、一般の薄膜集積回路を形成するNTFTとPTFTを相補型に構成したCMOS構造の回路を石英ガラス基板上に作製する工程について、説明を行う。
【0081】
図5は、本実施の形態で説明するTFTの作製工程の概要を示す平面図である。図6は、図5のA−Bで切った断面図であり、(A)から(G)の順にしたがって工程が順次進行する。
【0082】
まず、石英ガラス基板201の表面を低濃度のフッ化水素酸で洗浄した後、減圧CVD法あるいはプラズマCVD法によって、厚さ40〜100nm、例えば70nmの真性(I型)の非晶質ケイ素膜(a−Si膜)203を成膜する。そして、さらにその上に酸化ケイ素膜または窒化ケイ素膜などの絶縁性薄膜を堆積する。絶縁性薄膜は、後の触媒元素導入時のマスク膜となるものであり、本実施の形態においては、厚さ150nmの酸化ケイ素膜を用い、TEOSを原料とし、酸素とともにRFプラズマCVD法で分解・堆積した。
【0083】
次に、酸化ケイ素膜上に感光性樹脂(フォトレジスト)を塗布し、パターニングすることでスルーホールを開口し、マスク204を形成する。ここで、マスク204のスルーホールにより、領域200においてスリット状にa−Si膜203が露呈される。即ち、図6(A)の状態を上面から見ると、図5のように領域300でa−Si膜203が露呈しており、他の部分は酸化ケイ素膜によりマスクされている状態となっている。
【0084】
上記マスク204を設けた後、図6(A)に示すように、基板201表面にニッケル205を薄膜蒸着する。本実施の形態では、蒸着ソースと基板間の距離を通常より大きくして、蒸着レートを低下させることで、ニッケルの薄膜205の厚さが1nmとなるように制御した。このときの基板201上におけるニッケル205の面密度を実際に測定すると、4×1013atoms/cm2程度であった。そして、これを不活性雰囲気下、例えば加熱温度580℃で6時間アニールして結晶化させる。
【0085】
この際、領域200においては、a−Si膜203表面に添加されたニッケルを核として基板201に対して垂直方向にケイ素膜203の結晶化が起こり、結晶性ケイ素膜203aが形成される。そして、領域200の周辺領域では、図5および図6(B)において、矢印206で示すように、領域200から横方向(基板と平行な方向)に結晶成長が行われ、横方向結晶成長した結晶性ケイ素膜203bが形成される。成長が到達しない外側の領域は、そのまま非晶質ケイ素膜領域103dとして残る。本実施の形態による加熱処理で得られた結晶成長距離(矢印106で示される基板と平行な方向の結晶成長の距離)は、70μm程度である。
【0086】
次に、この状態で図6(C)に示すように、領域200で露呈している結晶性ケイ素膜203aおよびマスク204を覆うようにリンを含んだ非晶質ケイ素膜207を堆積する。リンを含んだa−Si膜の形成は、シラン(SiH4)とフォスフィン(PH3)を材料ガスとしてプラズマCVD法によって行った。この際、a−Si膜207中のリンの濃度は、フォスフィンガスの流量比で任意に変更することが可能である。本実施の形態では、PH3/SiH4流量比を3/100として行った。後にTFT活性領域211となる横方向に結晶成長したケイ素膜領域203bは、この段階ではマスク204に完全に覆われ、上層のリンを含むa−Si膜207とは接触していない状態となっている。そして、これを不活性雰囲気下、例えば窒素雰囲気にて580〜700℃の温度で数時間から数十時間の加熱処理を施す。本実施の形態では、一例として600℃にて12時間の処理を行った。
【0087】
この加熱処理において、図6(C)に示すように、領域200において、下層の結晶性ケイ素膜203aと接触しているリンを含むa−Si膜207で、膜中のリンが下層の結晶性ケイ素膜203中に拡散したニッケルを引き寄せる。すなわち、横成長領域203bにおいて、図6(C)に矢印208で示すような方向、すなわち結晶成長時とは逆方向にニッケルが移動し、さらにシード領域203aから上層のリンを含むa−Si膜207へと移動してリンにトラップされる。このようにして、結晶成長時に横成長領域203bに残留していた触媒元素のほとんどはシード領域203aから上層のリンを含むSi膜207へと移動し、除去される。
【0088】
次に、リンを含むSi膜207の全面除去を行う。このとき、領域200で接している下層の結晶性ケイ素膜203aと、十分に選択性をもったエッチング方法により行うのが望ましいが、実際には同じような材料であるため難しい。本実施の形態では、CF4と酸素を用いたドライエッチング法によりこの工程を行った。下層のマスクである酸化ケイ素膜204との選択性は十分にあるため、プラズマの発光スペクトルを用いて終点を検出し、オーバーエッチングの時間を極力抑えた。その結果、領域200における下層の結晶性ケイ素膜203aでは10nm程度の膜減りが見られた。
【0089】
次にマスクとして用いた酸化ケイ素膜204をエッチング除去する。エッチャントとしては、十分に下層のケイ素膜203と選択性のある1:10バッファードフッ酸(BHF)を用い、ウェットエッチングにより行った。この段階で、後の活性領域となる横成長領域203b中のニッケル濃度を二次イオン質量分析法(SIMS)により測定すると、その測定下限である1×1016atoms/cm3以下であった。この状態において図6(D)に示すように、ケイ素膜203中にニッケルがほぼ存在しない状態をケイ素膜203がパターニングされる(島状化する)ことなく得ることができ、ケイ素膜表面が大気中にさらされた状態となる。
【0090】
次に、このような状態で、ケイ素膜203に対して酸化雰囲気中での熱処理を行う。雰囲気としては、酸素や水蒸気、HClなどの酸化雰囲気であり、本実施の形態では、1気圧の酸素雰囲気中にて行った。温度は850〜100℃が好ましく、本実施の形態では950℃にて処理を行った。このような条件下、100分のアニールを行うことで、ケイ素膜203表面に約50nmの酸化膜210が形成される。その結果、ケイ素膜203の横成長領域203bは初期の70nmから45nmに膜厚が減少する。203aの領域は、エッチング工程により10nm程膜厚が減少しているが、この酸化工程後も35nmの膜厚があり、膜が消失することはない。従来は、ニッケルが局在した領域のケイ素膜203aを取り除いた(ケイ素膜を島状化した)後に、酸化工程を行っていたが、この場合には、パターンエッジ部での異常酸化が進行する。本発明では、基板全面にケイ素膜203が存在する状態で行うため、このような問題は全く生じない。
【0091】
その後、酸化膜210を除去した後、不要な部分のケイ素膜203を除去して素子間分離を行う。酸化工程において、ケイ素膜203中の結晶欠陥は大幅に低減され、より高品質な結晶性ケイ素膜となっている。この素子間分離の工程において、本実施の形態では、図5に示すような配置で、横方向結晶化領域203bとシード領域203aの一部を用いて、後にTFTの活性領域(ソース/ドレイン領域、チャネル領域)となる島状の結晶性ケイ素膜211n、211pが形成され、図5および図6(E)の状態が得られる。ここで、重要なことは、活性領域の島状ケイ素膜211n、211pにおいて、後のTFTのチャネル領域215は横成長領域203bで形成し、コンタクト領域であるソース・ドレイン領域216、217の一部にシード領域203aを用いることである。従来、シード領域203aはニッケルの導入部でもあるため、TFTの素子領域内には全く利用できなかったが、本発明ではシード領域203aのニッケルも大幅に除去されており、10nm程度の膜厚の減少はあるが、ソース・ドレイン領域としては十分に利用できる。よって、レイアウトの自由度が増し、従来法に比べ回路の集積化が図れる。
【0092】
次に、上記の活性領域となる結晶性ケイ素膜211nおよび211pを覆うように厚さ100nmの酸化ケイ素膜をゲート絶縁膜212として成膜する。本実施の形態では、ゲート絶縁膜212の成膜方法として、SiH4ガスとN2Oガスを原料として850℃の温度において減圧CVD法により成膜を行った。所謂、HTO膜である。
【0093】
引き続いて、図6(F)に示すように、スパッタリング法によって厚さ400〜800nm、例えば500nmのアルミニウム(0.1〜2%のシリコンを含む)を成膜し、アルミニウム膜をパターニングして、ゲート電極213n、213pを形成する。
【0094】
次に、イオンドーピング法によって、活性領域211n、211pにゲート電極213n、213pをマスクとして不純物(リン、およびホウ素)を注入する。ドーピングガスとして、フォスフィン(PH3)およびジボラン(B2H6)を用い、前者の場合は、加速電圧を60〜90kV、例えば80kV、後者の場合は、40kV〜80kV、例えば65kVとし、ドーズ量は1×1015〜8×1015cm−2、例えばリンを2×1015cm−2、ホウ素を5×1015cm−2とする。この工程により、ゲート電極213n、213pにマスクされ不純物が注入されない領域は後にTFTのチャネル領域215n、215pとなる。ドーピングに際しては、ドーピングが不要な領域をフォトレジストで覆うことによって、それぞれの元素を選択的にドーピングを行う。この結果、N型の不純物領域216nと217n、P型の不純物領域216pと217pが形成され、図6に示すようにNチャネル型TFTとPチャネル型TFTとを形成することができる。
【0095】
その後、図6(F)に示すように、レーザー光218の照射によってアニールを行い、イオン注入した不純物の活性化を行う。レーザー光としては、XeClエキシマレーザー(波長308nm、パルス幅40nsec)を用い、レーザー光の照射条件としては、エネルギー密度250mJ/cm2で一か所につき10ショット照射した。
【0096】
続いて、図4(G)に示すように、厚さ600nmの酸化ケイ素膜を層間絶縁膜219としてプラズマCVD法によって形成し、これにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの二層膜によってTFTの電極・配線222、223、224を形成する。そして最後に、1気圧の水素雰囲気下で350℃、30分のアニールを行い、Nチャネル型TFT225とPチャネル型TFT226とを完成させる。さらに必要に応じて、TFT225、226を保護する目的で、TFT上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【0097】
以上の実施の形態にしたがって作製したCMOS構造回路において、それぞれのTFTの電界効果移動度はN型TFTで250〜300cm2/Vs、P型TFTで150〜180cm2/Vsと高く、閾値電圧はN型TFTで0.5〜1V、P型TFTで−1〜−1.5Vと非常に良好な特性を示す。さらに、バイアスや温度ストレスによる耐久性試験を行っても、ほとんど特性劣化は見られず、従来のものと比べて非常に信頼性が高い。また、TFTオフ領域でのリーク電流もN型TFTで5pA、P型TFTで3pA程度と従来法に比べ低い値に抑えられ、製造歩留まりを大きく向上できた。
【0098】
以上、本発明に基づく実施の形態3例につき具体的に説明したが、本発明は上述の実施の形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
【0099】
例えば、前述の2例の実施の形態においては、ニッケルを導入する方法として、非晶質ケイ素膜表面をニッケル塩を溶かせた水溶液を塗布する方法、あるいは蒸着法によりニッケル薄膜を形成する方法により、ニッケル微量添加を行い、結晶成長を行わす方法を採用した。しかし、非晶質ケイ素膜成膜前に、下地膜表面を選択的にニッケルを導入し、非晶質ケイ素膜下層よりニッケルを拡散させ結晶成長を行わせる方法でもよい。即ち、結晶成長は非晶質ケイ素膜の上面側から行ってもよいし、下面側から行ってもよい。また、ニッケルの導入方法としても、その他、様々な手法を用いることができる。例えば、ニッケル塩を溶かせる溶媒として、SOG(スピンオングラス)材料を溶媒としてSiO2膜より拡散させる方法もあるし、スパッタリング法やメッキ法により薄膜形成する方法や、イオンドーピング法により直接導入する方法なども利用できる。さらに、結晶化を助長する不純物金属元素としては、ニッケル以外にコバルト、パラジウム、白金、銅、銀、金、インジウム、スズ、アルミニウム、アンチモンを用いても同様の効果が得られる。
【0100】
また、結晶性ケイ素膜の結晶性を助長する手段として、パルスレーザーであるエキシマレーザー照射による加熱法を用いたが、それ以外のレーザー(例えば連続発振Arレーザーなど)でも同様の処理が可能である。また、レーザー光の代わりに赤外光、フラッシュランプを使用して短時間に1000〜200℃(シリコンモニターの温度)まで上昇させ試料を加熱する、いわゆるRTA(ラピッド・サーマル・アニール)(RTP、ラピッド・サーマル・プロセスともいう)などのいわゆるレーザー光と同などの強光を用いてもよい。
【0101】
さらに、本発明の応用としては、液晶表示用のアクティブマトリクス型基板以外に、例えば、密着型イメージセンサー、ドライバー内蔵型のサーマルヘッド、有機系ELなどを発光素子としたドライバー内蔵型の光書き込み素子や表示素子、三次元ICなどが考えられる。本発明を用いることで、これらの素子の高速、高解像度化などの高性能化が実現される。さらに本発明は、上述の実施の形態で説明したMOS型トランジスタに限らず、結晶性半導体を素子材としたバイポーラトランジスタや静電誘導トランジスタをはじめとして幅広く半導体プロセス全般に応用することができる。
【0102】
【発明の効果】
以上説明したように、本発明を用いることにより、リーク電流の少ない安定した特性の高性能半導体素子が実現でき、さらに、集積度の高い高性能半導体装置が、簡便な製造プロセスにて得られる。また、その製造工程において良品率を大きく向上でき、商品の低コスト化が図れる。特に液晶表示装置においては、アクティブマトリクス基板に要求される画素スィッチングTFTのスィッチング特性の向上、周辺駆動回路部を構成するTFTに要求される高性能化・高集積化を同時に満足し、同一基板上にアクティブマトリクス部と周辺駆動回路部を構成するドライバモノリシック型アクティブマトリクス基板を実現でき、モジュールのコンパクト化、高性能化、低コスト化が図れる。
【図面の簡単な説明】
【図1】第1の実施の形態のTFTの作製工程を示す平面図である。
【図2】第1の実施の形態のTFTの作製工程を示す断面図である。
【図3】第2の実施の形態のTFTの作製工程を示す平面図である。
【図4】第2の実施の形態のTFTの作製工程を示す断面図である。
【図5】第3の実施の形態のTFTの作製工程を示す平面図である。
【図6】第3の実施の形態のTFTの作製工程を示す断面図である。
【符号の説明】
1、101、201 ガラス基板
2、102 下地膜
3、103、203 ケイ素膜
4、104、204 マスク膜
5、105、205 触媒元素
106、206 結晶成長方向
7、107、207 不純物(リン)を含む非晶質ケイ素膜
8、108、208 ゲッタリング方向
9、109 レーザー光
210 Si表面酸化膜
11、111、211 TFT活性領域(素子領域)
12、112、212 ゲート絶縁膜
13、113、213 ゲート電極/バスライン
14、114 陽極酸化層
15、115、215 チャネル領域
16、116、216 ソース領域
17、117、217 ドレイン領域
18、118、218 レーザー光
19、119、219 層間絶縁膜
20、120 ソース電極/バスライン
21、121 画素電極
222、223、224 電極・配線
225 Nチャネル型TFT
226 Pチャネル型TFT
Claims (7)
- 絶縁表面を有する基板上に第1の非晶質ケイ素薄膜を形成する工程と、
その後に、前記第1の非晶質ケイ素膜に、その結晶化を助長する触媒元素を導入する工程と、
その後に、第1の加熱処理を行い、前記第1の非晶質ケイ素膜を結晶成長させて、第1のケイ素膜を形成する工程と、
その後に、前記第1のケイ素膜上に、該第1のケイ素膜と一部接するようにして不純物を含んだ第2の非晶質ケイ素膜を形成する工程と、
その後に、第2の加熱処理を行い、前記第1のケイ素膜中に存在する触媒元素を前記第2の非晶質ケイ素膜へと移動させる工程と、
その後に、前記第2の非晶質ケイ素膜を除去した後、結晶化された前記第1のケイ素膜に対し、強光照射を行い、その結晶性をさらに高める工程と、
その後に、前記第1のケイ素膜を島状に分離して、半導体装置の活性領域(素子領域)を形成する工程と、を少なくとも有し、
該活性領域を形成する工程において、前記半導体装置の活性領域におけるソースまたはドレイン領域であるコンタクト領域の一部が、前記第2の非晶質ケイ素膜と接していた前記第1のケイ素膜の領域を含むように形成されることを特徴とする半導体装置の製造方法。 - 絶縁表面を有する基板上に第1の非晶質ケイ素薄膜を形成する工程と、
その後に、前記第1の非晶質ケイ素膜に、その結晶化を助長する触媒元素を導入する工程と、
その後に、第1の加熱処理を行い、前記第1の非晶質ケイ素膜を結晶成長させて、第1のケイ素膜を形成する工程と、
その後に、前記第1のケイ素膜上に、該第1のケイ素膜と一部接するようにして不純物を含んだ第2の非晶質ケイ素膜を形成する工程と、
その後に、前記第2の加熱処理を行い、前記第1のケイ素膜中に存在する触媒元素を前記第2の非晶質ケイ素膜へと移動させる工程と、
その後に、第2の非晶質ケイ素膜を除去した後、第3の加熱処理を施し、結晶化された前記第1のケイ素膜の結晶性をさらに高める工程と、
その後に、前記第1のケイ素膜を島状に分離して、半導体装置の活性領域(素子領域)を形成する工程と、を少なくとも有し、
該活性領域を形成する工程において、前記半導体装置の活性領域におけるソースまたはドレイン領域であるコンタクト領域の一部が、前記第2の非晶質ケイ素膜と接していた前記第1のケイ素膜の領域を含むように形成されることを特徴とする半導体装置の製造方法。 - 前記第3の加熱処理を施す工程は、酸化雰囲気中にて行われ、前記第1のケイ素膜表面が酸化されることを特徴とする請求項2記載の半導体装置の製造方法。
- 前記第1のケイ素膜を島状に分離して、前記半導体装置の活性領域(素子領域)を形成する工程の際、前記第2の非晶質ケイ素膜と接していた領域以外の前記第1のケイ素膜の領域を用いて、前記活性領域における能動領域が形成されることを特徴とする請求項1、2のいずれかに記載の半導体装置の製造方法。
- 前記第1のケイ素膜上に、該第1のケイ素膜と一部接するようにして不純物を含んだ第2の非晶質ケイ素膜を形成する工程は、前記第1のケイ素膜上に酸化ケイ素膜を形成し、該酸化ケイ素膜を一部開口して、その上に不純物を含んだ第2の非晶質ケイ素膜を形成することによって行われ、前記酸化ケイ素膜が開口された領域で、前記第1のケイ素膜と不純物を含んだ第2の非晶質ケイ素膜とが接してなる状態で、第2の加熱処理が行われることを特徴とする請求項1、2のいずれかに記載の半導体装置の製造方法。
- 前記第2の非晶質ケイ素膜に含有される不純物として、リンが用いられることを特徴とする請求項1乃至5のいずれかに記載の半導体装置の製造方法。
- 前記第1の非晶質ケイ素膜の結晶化を助長する触媒元素として、Ni、Co、Pd、Pt、Cu、Ag、Au、In、Sn、Al、Sbから選ばれた一種または複数種類の元素が用いられることを特徴とする請求項1乃至6のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36584798A JP3587292B2 (ja) | 1998-12-24 | 1998-12-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36584798A JP3587292B2 (ja) | 1998-12-24 | 1998-12-24 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000188256A JP2000188256A (ja) | 2000-07-04 |
JP3587292B2 true JP3587292B2 (ja) | 2004-11-10 |
Family
ID=18485271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36584798A Expired - Fee Related JP3587292B2 (ja) | 1998-12-24 | 1998-12-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3587292B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4127466B2 (ja) * | 2000-07-31 | 2008-07-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6613620B2 (en) | 2000-07-31 | 2003-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US6737302B2 (en) | 2001-10-31 | 2004-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for field-effect transistor |
JP2005129559A (ja) * | 2003-10-21 | 2005-05-19 | Oki Electric Ind Co Ltd | 半導体ウェーハの不純物除去方法及び半導体装置 |
CN100437070C (zh) * | 2004-12-30 | 2008-11-26 | 清华大学 | 一种标准漏孔的制作方法 |
-
1998
- 1998-12-24 JP JP36584798A patent/JP3587292B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000188256A (ja) | 2000-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3138169B2 (ja) | 半導体装置の製造方法 | |
JP3072005B2 (ja) | 半導体装置及びその製造方法 | |
JP4291539B2 (ja) | 半導体装置およびその製造方法 | |
JP3389022B2 (ja) | 半導体装置 | |
JP3432187B2 (ja) | 半導体装置の製造方法 | |
JP3715848B2 (ja) | 半導体装置の製造方法 | |
JP3269738B2 (ja) | 半導体装置およびその製造方法 | |
JP3587292B2 (ja) | 半導体装置の製造方法 | |
JP3927756B2 (ja) | 半導体装置の製造方法 | |
JP3981532B2 (ja) | 半導体装置の製造方法 | |
JP3107345B2 (ja) | 半導体装置の製造方法 | |
JP4106204B2 (ja) | 半導体装置の製造方法 | |
JP3582766B2 (ja) | 半導体装置の製造方法 | |
JP3582768B2 (ja) | 半導体装置の製造方法 | |
JP3547353B2 (ja) | 半導体装置の製造方法 | |
JP4289816B2 (ja) | 半導体装置及びその製造方法 | |
JP3192555B2 (ja) | 半導体装置の製造方法 | |
JP3999923B2 (ja) | 半導体装置およびその製造方法 | |
JP2002280560A (ja) | 半導体素子の製造方法、その製造方法によって製造される半導体素子及び半導体装置 | |
JP3227392B2 (ja) | 半導体装置およびその製造方法 | |
JP3981517B2 (ja) | 半導体装置の製造方法 | |
JP3859516B2 (ja) | 半導体装置の製造方法 | |
JP3433903B2 (ja) | 半導体装置の製造方法 | |
JP3973192B2 (ja) | 半導体装置およびその製造方法 | |
JP2000216089A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040325 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040804 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070820 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |