JP4127466B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4127466B2 JP4127466B2 JP2001227219A JP2001227219A JP4127466B2 JP 4127466 B2 JP4127466 B2 JP 4127466B2 JP 2001227219 A JP2001227219 A JP 2001227219A JP 2001227219 A JP2001227219 A JP 2001227219A JP 4127466 B2 JP4127466 B2 JP 4127466B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- insulating film
- semiconductor
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、基板上に形成された結晶質半導体膜を用いた薄膜トランジスタ（Thin Film Transistor :TFT）で構成された回路を有する半導体装置（特に、液晶表示装置）およびその作製方法に関する。また、特に本発明により作製される半導体装置は画素部と、その周辺に駆動回路とを同一基板上に設けたアクティブマトリクス型液晶表示装置に代表される液晶表示装置、またその表示装置を表示部に用いた電気器具に関する。
【０００２】
【従来の技術】
現在、絶縁表面上に設けられた結晶質半導体膜（代表的には、ポリシリコン膜）を半導体素子として、ＴＦＴが各集積回路に用いられており、特に表示装置のスイッチング素子として用いられている。更に、非晶質半導体膜よりも移動度の高い結晶質半導体膜を活性層（チャネル形成領域、ソース領域およびドレイン領域を含めた半導体層）に用いたＴＦＴは、駆動能力が高く、駆動回路の素子としても用いられている。そのため、例えば、アクティブマトリクス型液晶表示装置では、画像表示を行う画像回路や、画像回路を制御するための駆動回路が一枚の基板上に形成されている。
【０００３】
例えば、アクティブマトリクス型液晶表示装置には、機能ブロック毎に画像表示を行う画素回路や、ＣＭＯＳ回路を基本としたシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などの集積回路が一枚の基板上に形成される。このような液晶表示装置は、薄型、小型、軽量、低消費電力等の優れた特徴を有しており、例えば、パーソナルコンピュータの表示部に用いて省スペース化をしたり、携帯用情報機器の表示部に用い、いつでもどこでも最新の情報が得ることができたり、と様々な場面で使用されるようになってきた。
【０００４】
液晶表示装置の中で、スイッチ素子として機能する画素部に形成されたＴＦＴ（画素ＴＦＴともいう）と保持容量を有する画素部は、液晶に電圧を印加して駆動させている。液晶は交流で駆動させる必要があり、フレーム反転駆動と呼ばれる方式が多く採用されている。要求されるＴＦＴの特性はオフ電流（Ｉoff：ＴＦＴがオフ動作時に流れるドレイン電流値）が十分低いというものである。しかし、ポリシリコン膜を用いたＴＦＴは、オフ電流が高くなりやすいという問題があった。そこで、この問題を解決するための手段として低濃度不純物領域（LDD：Lightly Doped Drain）を設けるＬＤＤ構造（チャネル形成領域と高濃度に不純物元素が添加されたソース領域またはドレイン領域との間に低濃度の不純物領域を設けた構造）が知られている。
【０００５】
逆に、バッファ回路は、高い駆動電圧が印加されるため、高電圧がかかっても壊れない程度にまで耐圧を高める必要があり、さらに電流駆動能力を高めるためにオン電流値（Ｉon：ＴＦＴがオン動作時に流れるドレイン電流値）を十分確保する必要がある。ホットキャリアによるオン電流値の劣化を防ぐのに有効である構造として、ゲート電極が（ゲート絶縁膜を介して）ＬＤＤ領域の一部分に重なるように形成されたＧＯＬＤ構造（Gate-drain Over lapped LDD）が知られている。
【０００６】
【発明が解決しようとする課題】
要求される性能を満たす半導体装置を得るためには、それぞれの回路においてＴＦＴを作りわける必要がある。しかし、ＬＤＤ構造ＴＦＴやＧＯＬＤ構造ＴＦＴを作製しようとすると、マスク枚数を増やさなければならなかった。使用するマスク枚数の増加は、製造工程数の増加、複雑化、歩留まりの低下を招いてしまっていた。そこで、本発明は、アクティブマトリクス型液晶表示装置に代表される半導体装置において、画素部のＴＦＴのオフ電流を下げ、駆動回路のＴＦＴの信頼性の向上（ホットキャリアによる劣化が少ない）をマスク数を増やさずに実現することを目的とする。
【０００７】
また、液晶表示装置は、光の有効利用率が低いため、視認性をあげるために、フロントライトやバックライトを用いて表示を行う場合も多い。液晶表示装置自体は消費電力が低いにもかかわらず、フロントライトやバックライトを用いるために、表示部での消費電力が上がってしまうという問題もあった。そこで、作製工程を増やさずに、視認性のよい表示装置を実現することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、画素部に形成されたＴＦＴと、該画素部周辺に形成された駆動回路にｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴを同一基板上に備えた半導体装置であって、前記ｎチャネル型ＴＦＴの第２の濃度の不純物領域は、一部がゲート電極と重なり、前記ｐチャネル型ＴＦＴおよび前記画素部に形成されたＴＦＴの第２の濃度の不純物領域は、ゲート電極と重ならないことを特徴とする半導体装置である。
【０００９】
また、本発明は、画素部に形成されたＴＦＴと、該画素部周辺に形成された駆動回路にｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴを同一基板上に備えた半導体装置であって、前記ｎチャネル型ＴＦＴのゲート電極は、ゲート絶縁膜上に接した第１の導電膜と、前記第１の導電膜上に接した第２の導電膜からなり、且つ、前記第１の導電膜のチャネル長方向の長さは、前記第２の導電膜のチャネル長方向の長さより長く、第２の濃度の不純物領域は、一部が前記第１の導電膜と重なり、前記ｐチャネル型ＴＦＴおよび前記画素部に形成されたＴＦＴのゲート電極は、前記ゲート絶縁膜上に接した前記第１の導電膜と前記第１の導電膜上に接した前記第２の導電膜からなり、且つ、前記第１の導電膜のチャネル長方向の長さは、前記第２の導電膜のチャネル長方向の長さと同じであって、第２の濃度の不純物領域は、ゲート電極と重ならないことを特徴とする半導体装置である。
【００１０】
また、本発明は、ｎチャネル型ＴＦＴ、第１のｐチャネル型ＴＦＴおよび第２のｐチャネル型ＴＦＴを有する駆動回路を含む半導体装置において、前記ｎチャネル型ＴＦＴは、チャネル形成領域、ソース領域、ドレイン領域および第２の濃度の不純物領域を含む半導体層、該半導体層上のゲート絶縁膜および該ゲート絶縁膜上のゲート電極を有し、該ゲート電極は、前記ゲート絶縁膜上に接した第１の導電膜と、前記第１の導電膜上に接した第２の導電膜からなり、前記第２の濃度の不純物領域は、前記ゲート絶縁膜を介して前記第１の導電膜と重なっており、 前記第１のｐチャネル型ＴＦＴは、チャネル形成領域、ソース領域、ドレイン領域および第５の濃度の不純物領域を含む半導体層、該半導体層上のゲート絶縁膜および該ゲート絶縁膜上のゲート電極を有し、前記チャネル形成領域と前記ゲート電極とはチャネル長方向の長さが概略一致しており、前記第２のｐチャネル型ＴＦＴは、チャネル形成領域、ソース領域、ドレイン領域および第５の濃度の不純物領域を含む半導体層、該半導体層上のゲート絶縁膜および該ゲート絶縁膜上のゲート電極を有し、該ゲート電極は、前記ゲート絶縁膜上に接した第１の導電膜と、前記第１の導電膜上に接した第２の導電膜からなり、前記第５の濃度の不純物領域は、前記ゲート絶縁膜を介して前記第１の導電膜と重なっていることを特徴とする半導体装置である。
【００１１】
また、本発明は、ｎチャネル型ＴＦＴ、第１のｐチャネル型ＴＦＴおよび第２のｐチャネル型ＴＦＴを有する駆動回路を含む半導体装置において、前記ｎチャネル型ＴＦＴは、チャネル形成領域、ソース領域、ドレイン領域および第２の濃度の不純物領域を含む半導体層、該半導体層上のゲート絶縁膜および該ゲート絶縁膜上のゲート電極を有し、前記ゲート電極は、前記ゲート絶縁膜上に接した第１の導電膜と、前記第１の導電膜上に接した第２の導電膜からなり、前記第２の濃度の不純物領域は、前記ゲート絶縁膜を介して前記第１の導電膜と重なっており、前記第１のｐチャネル型ＴＦＴは、チャネル形成領域、ソース領域、ドレイン領域、第５の濃度の不純物領域およびオフセット領域を含む半導体層を有し、前記第２のｐチャネル型ＴＦＴは、チャネル形成領域、ソース領域、ドレイン領域および第５の濃度の不純物領域を含む半導体層、該半導体層上のゲート絶縁膜および該ゲート絶縁膜上のゲート電極を有し、該ゲート電極は、前記ゲート絶縁膜上に接した第１の導電膜と、前記第１の導電膜上に接した第２の導電膜からなり、前記第５の濃度の不純物領域は、ゲート絶縁膜を介して前記第１の導電膜と重なっていることを特徴とする半導体装置である。
【００１２】
また、本発明は、ｎチャネル型ＴＦＴ、第１のｐチャネル型ＴＦＴおよび第２のｐチャネル型ＴＦＴを有する駆動回路ならびにＴＦＴおよび保持容量を有する画素部を含む半導体装置において、前記ｎチャネル型ＴＦＴは、チャネル形成領域、ソース領域、ドレイン領域および第２の濃度の不純物領域を含む半導体層、該半導体層上のゲート絶縁膜および該ゲート絶縁膜上のゲート電極を有し、該ゲート電極は、前記ゲート絶縁膜上に接した第１の導電膜と、前記第１の導電膜上に接した第２の導電膜からなり、前記第２の濃度の不純物領域は、ゲート絶縁膜を介して前記第１の導電膜と重なっており、前記第１のｐチャネル型ＴＦＴは、チャネル形成領域、ソース領域、ドレイン領域、第５の濃度の不純物領域およびオフセット領域を含む半導体層、該半導体層上のゲート絶縁膜および該ゲート絶縁膜上のゲート電極を有し、前記第２のｐチャネル型ＴＦＴは、チャネル形成領域、ソース領域、ドレイン領域および第５の濃度の不純物領域を含む半導体層、該半導体層上のゲート絶縁膜および該ゲート絶縁膜上のゲート電極を有し、該ゲート電極は、前記ゲート絶縁膜上に接した第１の導電膜と、前記第１の導電膜上に接した第２の導電膜からなり、前記第５の濃度の不純物領域は、ゲート絶縁膜を介して前記第１の導電膜と重なっており、前記画素部に形成されたＴＦＴは、チャネル形成領域、ソース領域、ドレイン領域、第２の濃度の不純物領域およびオフセット領域を含む半導体層を有していることを特徴とする半導体装置である。
【００１３】
また、本発明は、ｎチャネル型ＴＦＴ、第１のｐチャネル型ＴＦＴおよび第２のｐチャネル型ＴＦＴを有する駆動回路を含む半導体装置において、前記ｎチャネル型ＴＦＴは、チャネル形成領域、ソース領域、ドレイン領域および第２の濃度の不純物領域を含む半導体層、該半導体層上のゲート絶縁膜および該ゲート絶縁膜上にゲート電極を有し、該ゲート電極は、前記ゲート絶縁膜上に接した第１の導電膜と、前記第１の導電膜上に接した第２の導電膜からなり、前記第２の濃度の不純物領域は、ゲート絶縁膜を介して前記第１の導電膜と重なる領域（Ｌov領域）と重ならない領域（Ｌoff領域）を有しており、前記第１のｐチャネル型ＴＦＴおよび前記第２のｐチャネル型ＴＦＴは、チャネル形成領域、ソース領域、ドレイン領域および第５の濃度の不純物領域を含む半導体層を有していることを特徴とする半導体装置である。
【００１４】
上記発明において、前記ｎチャネル型ＴＦＴ、前記ｐチャネル型ＴＦＴまたは前記画素ＴＦＴのゲート電極は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、前記元素を主成分とする合金材料もしくは化合物材料からなることを特徴とする半導体装置である。
【００１５】
上記発明において、画素部には、複数の凸部が形成されており、前記画素部に形成されたＴＦＴと電気的に接続されている画素電極は、凹凸であり、前記画素電極の凹凸の曲率半径は、０．１〜０．４μｍであり、前記画素電極の凹凸の高さは、０．３〜３μｍであることを特徴とする半導体装置である。
【００１６】
【発明の実施の形態】
（実施形態１）
本発明の実施の形態について、以下に図１及び図２を用いて説明する。
【００１７】
基板１０上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等の絶縁膜から成る下地絶縁膜１１を形成する。本実施形態では下地絶縁膜１１として２層構造１１ａ、１１ｂを用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。
【００１８】
次いで、下地絶縁膜１１上に非晶質半導体膜を３０〜６０ｎｍの厚さで形成する。非晶質半導体膜の材料に限定はないが、好ましくは、シリコンまたはシリコンゲルマニウム（ＳｉxＧｅ1-x；０＜ｘ＜１、代表的には、ｘ＝０．００１〜０．０５）合金などで形成すると良い。次いで、前記非晶質半導体膜に公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングし、半導体層１２〜１４を形成する。
【００１９】
また、半導体層１２〜１４を形成した後、ｎチャネル型ＴＦＴのしきい値（Ｖｔｈ）を制御するためにｐ型を付与する不純物元素を添加してもよい。半導体に対してｐ型を付与する不純物元素には、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期表の１３族に属する元素が知られている。
【００２０】
次いで、島状半導体層１２〜１４を覆うゲート絶縁膜１５を形成する。ゲート絶縁膜１５は、プラズマＣＶＤ法やスパッタ法で形成し、その厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。勿論、このゲート絶縁膜は、シリコンを含む絶縁膜を単層或いは積層構造として用いることができる。
【００２１】
次いで、ゲート絶縁膜１５上に膜厚２０〜１００ｎｍの第１の導電膜（ＴａＮ）１６ａと、膜厚１００〜４００ｎｍの第２の導電膜（Ｗ）１６ｂとを積層形成する。導電膜１６は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。
【００２２】
次に、フォトリソグラフィ法を用いてレジストからなるマスク１７〜１９を形成し、電極及び配線を形成するため、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法等を用いて第１のエッチング処理を行う。まず、第１のエッチング条件によりＷ膜２０ｂ〜２２ｂをエッチングして第１の導電膜を端部にテーパーを有する形状とし、続けて第２のエッチング条件によりＷ膜とＴａＮ膜２０ａ〜２２ａを同時にエッチングし、第１の形状の導電層２０〜２２を形成する。２６はゲート絶縁膜で、第１の形状の導電層２０〜２２に覆われていない領域も同時にエッチングされて薄くなっている。
【００２３】
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を添加する。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。この場合、第１の形状の導電層２０〜２２がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の濃度の不純物領域２３〜２５が形成される。
【００２４】
次に、レジストからなるマスクを除去せずに図１（Ｃ）に示すように第２のエッチング処理を行う。このエッチング条件により異方性エッチングし、第２の形状の第２の導電膜２７ｂ〜２９ｂを形成する。ここで、第１の導電層やゲート絶縁膜もわずかにエッチングされて、第２の形状の第１の導電膜２７ａ〜２９ａが形成され、第２の形状の導電層２７〜２９（第１の導電膜２７ａ〜２９ａ、第２の導電膜２７ｂ〜２９ｂ）とゲート絶縁膜３９が形成される。
【００２５】
次いで、レジストからなるマスクを除去せずに第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてｎ型を付与する不純物元素をドーピングし、図１（Ｂ）で形成された第１の濃度の不純物領域より内側の半導体層に新たな第２の濃度の不純物領域３３〜３５、３６〜３８を形成する。ドーピングは、第２の形状の導電層２７〜２９を不純物元素に対するマスクとして用い、第２の形状の第１の導電膜２７ａ〜２９ａの下部における半導体層にも不純物元素が添加されるようにドーピングする。
【００２６】
こうして、第２の形状の第１の導電膜２７ａ〜２９ａと重なる第３の濃度の不純物領域３６〜３８と、第１の濃度の不純物領域３０〜３２と第３の濃度の不純物領域との間の第２の濃度の不純物領域３３〜３５とを形成する。
【００２７】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク４０を駆動回路部のｎチャネル型ＴＦＴを覆うように形成して、図２（Ａ）に示すように、第３のエッチング処理を行う。これによりｐチャネル型ＴＦＴ及び画素部のＴＦＴの第１の導電層をエッチングして第３の形状の導電層４１、４２を形成する。ここで、マスク４０に覆われていないゲート絶縁膜４３は、わずかにエッチングされ薄くなっている。
【００２８】
このゲート絶縁膜の膜厚差によるばらつきをなくすために、レジストからなるマスクを除去した後、図２（Ｂ）に示すように、ゲート絶縁膜のエッチングを行う。導電層がマスクとなってエッチングされない領域が残り、ゲート絶縁層４４〜４６が形成される。
【００２９】
次いで、新たにレジストからなるマスク４７、４８を形成して図２（Ｂ）に示すように、第３のドーピング処理を行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層にｐ型を付与する不純物元素を添加して、第３の形状の導電層４１を不純物元素に対するマスクとして用い、自己整合的に第４の濃度の不純物領域４９〜５１を形成する。
【００３０】
このようにして、図２（Ｃ）に示すようなＴＦＴを作製することができる。駆動回路７３のｎチャネル型ＴＦＴ７１は、ゲート電極を形成する第２の形状の導電層２７と重なる第３の濃度の不純物領域３６（本明細書中ではＧＯＬＤ領域と呼ぶ）、ゲート電極の外側に形成される第２の濃度の不純物領域３３（本明細書中ではＬＤＤ領域ともいう）とソース領域またはドレイン領域として機能する第１の濃度の不純物領域３０を有している。また、画素部の画素ＴＦＴ７４には、ゲート電極の外側に形成される第３の濃度の不純物領域３８と第２の濃度の不純物領域３５（本明細書中では共にＬＤＤ領域と呼ぶ）とソース領域またはドレイン領域として機能する第１の濃度の不純物領域３２を有している。
【００３１】
（実施形態２）
本実施形態では、画素部にＴＦＴを作製する工程と同一の工程で凸部を形成し、凹凸を有する画素電極を形成する方法について説明する。
【００３２】
ガラス基板、石英基板、シリコン基板、金属基板、ステンレス基板の表面に絶縁膜を形成したもの、または本実施例の処理温度に耐えうる耐熱性を有したプラスチック基板のうちのいずれかの基板上に、下地絶縁膜を形成しその上に半導体層を形成する。
【００３３】
凸部は、フォトマスクを用いて作製すると再現性の高いものが得られるため、画素ＴＦＴ１２０３の作製工程にしたがって作製すればよい。画素ＴＦＴ１２０３の作製と同様に積層される半導体層、ゲート絶縁膜および導電膜を積層して凸部を形成している例を図３〜図５で示している。
【００３４】
凸部の作製方法は特に限定されることなく、上記の膜の単層、またはいずれかの組み合わせの積層を用いることもできる。例えば、半導体層および絶縁膜の積層からなる凸部や導電膜の単層からなる凸部を形成することもできる。すなわち、半導体装置作製のための工程数を増加させることなく、複数の凸部を形成することができる。
【００３５】
こうして形成された凸部および同一工程で形成された画素ＴＦＴ、駆動回路に含まれるＴＦＴを覆うように層間絶縁膜を形成する。絶縁膜の材料によって画素電極の凹凸の曲率を調節することは可能であり、この画素電極の凹凸の曲率半径は、０．１〜０．４μm（好ましくは０．２〜２μm）である。また、有機樹脂膜からなる絶縁膜を形成する場合は、粘度が１０〜１０００ｃｐ（好ましくは４０〜２００ｃｐ）の有機樹脂膜（例えば、ポリイミド、アクリル樹脂といった材料）を用い、十分に凹凸領域の影響をうけて表面に凹凸があらわれる有機樹脂材料を用いる。
【００３６】
凹凸を有する層間絶縁膜が形成されたら、その上に画素電極を形成する。画素電極の表面も絶縁膜の凹凸の影響を受け表面が凹凸化する。この凹凸の高さは０．３〜３μmである。この画素電極の表面に形成された凹凸によって、図６に示すように入射光が反射される際に効果的に光を散乱させることができる。
【００３７】
本発明の実施形態では、画素ＴＦＴが作製される工程に準じて半導体層、ゲート絶縁膜、第１の導電膜および第２の導電膜を積層した凸部を示しているが、特に限定されることはなく、いずれかの層、膜の単層または、組み合わせの積層を用いればよい。工程数を増やさずに、必要な高さを有する凸部を形成することができる。なお、相互に近接する凸部はそれぞれ０．１μm以上、好ましくは１μm隔離されている。
【００３８】
特に限定されることはないが、凸部の大きさはランダムである方がより反射光を散乱させるためには望ましい。また、凸部の形状および配置は不規則であっても規則的であってもよい。さらに、凸部は、画素部の表示領域となる画素電極の下方にあたる領域であれば特に限定されることはない。
上面から観察したときの凸部の大きさは、１００〜４００μm2の範囲内、好ましくは２５〜１００μm2であるとよい。
【００３９】
以上のようにして、作製工程を増やすことなく、凹凸形状の画素電極を作製することができる。
【００４０】
【実施例】
（実施例１）
本発明の実施例を図７〜図１１により説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について詳細に説明する。
【００４１】
基板１００は、ガラス基板、石英基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【００４２】
次いで、図７（Ａ）に示すように、基板１００上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等の絶縁膜から成る下地絶縁膜１０１を形成する。本実施例では下地絶縁膜１０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地絶縁膜１０１の一層目１０１ａとしては、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜１０１ａを５０〜１００ｎｍ形成する。次いで、下地絶縁膜１０１のニ層目１０１ｂとしては、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜１０１ｂを１００〜１５０ｎｍの厚さに積層形成する。
【００４３】
次いで、下地絶縁膜１０１上に非晶質半導体膜を形成する。非晶質半導体膜は、３０〜６０ｎｍの厚さで形成する。非晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉxＧｅ1-x；０＜ｘ＜１、代表的には、ｘ＝０．００１〜０．０５）合金などで形成すると良い。本実施例では、プラズマＣＶＤ法により、ＳｉＨ4ガスを用いて、非晶質シリコン膜を形成する。
【００４４】
また、下地絶縁膜と非晶質半導体膜とは同じ成膜方法で形成可能であるため、下地絶縁膜１０１と非晶質半導体膜を連続形成することも可能である。
【００４５】
次いで、非晶質半導体膜に公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングする。本実施例では、ニッケルを含有する溶液を非晶質シリコン膜上に保持させた後、脱水素化（５００℃、１時間）続けて熱結晶化（５５０℃、４時間）を行い、更に結晶化を改善するためのレーザーアニール処理を行って、結晶質シリコン膜を形成する。そして、この結晶質シリコン膜にフォトリソグラフィ法を用いたパターニング処理を行い、半導体層１０２〜１０６を形成する。
【００４６】
また、半導体層１０２〜１０６を形成した後、ｎチャネル型ＴＦＴのしきい値（Ｖｔｈ）を制御するためにｐ型を付与する不純物元素を添加してもよい。半導体に対してｐ型を付与する不純物元素には、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律第１３族元素が知られている。本実施例では、ボロン（Ｂ）を添加する。
【００４７】
また、レーザー結晶化法で結晶質半導体膜を作成する場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放出されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は、実施者が適宜選択すればよい。
【００４８】
次いで、島状半導体層１０２〜１０６を覆うゲート絶縁膜１０７を形成する。ゲート絶縁膜１０７は、プラズマＣＶＤ法やスパッタ法で形成し、その厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。勿論、このゲート絶縁膜は、シリコンを含む絶縁膜を単層或いは積層構造として用いることができる。
【００４９】
酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho Silicate）とＯ2を混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、形成後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００５０】
次いで、ゲート絶縁膜１０７上に膜厚２０〜１００ｎｍの第１の導電膜（ＴａＮ）１０８と、膜厚１００〜４００ｎｍの第２の導電膜（Ｗ）１０９とを積層形成する。ゲート電極を形成する導電膜は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００５１】
次に、フォトリソグラフィ法を用いてレジストからなるマスク１１０〜１１５を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）にも１５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして端部にテーパーを有する第１の形状の第１の導電膜を形成する。
【００５２】
この後、レジストからなるマスク１１０〜１１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００５３】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により端部がテーパー形状の第１の形状の導電層が形成される。このテーパー部の角度は１５〜４５°となる。こうして、第１のエッチング処理により第１の形状の導電層１１７〜１２２（第１の導電層１１７ａ〜１２２ａと第２の導電層１１７ｂ〜１２２ｂ）を形成する。１１６はゲート絶縁膜であり、第１の形状の導電層１１７〜１２２で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなった領域が形成される。
【００５４】
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を添加する（図７（Ｂ））。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１．５×１０15／cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素として周期表の１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。この場合、導電層１１７〜１２１がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の濃度の不純物領域１２３〜１２７が形成される。第１の濃度の不純物領域１２３〜１２７には１×１０20〜１×１０21／cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００５５】
次に、レジストからなるマスクを除去せずに図７（Ｃ）に示すように第２のエッチング処理を行う。エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２０／２０／２０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）には２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。この第３のエッチング条件によりＷ膜をエッチングする。こうして、上記第３のエッチング条件によりＷ膜を異方性エッチングして第２の形状の導電層１２９〜１３４を形成する。
【００５６】
Ｗ膜やＴａＮ膜に対するＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することができる。ＷとＴａＮのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴａＮ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａＮはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａＮはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａＮの表面が多少酸化される。ＴａＮの酸化物はフッ素や塩素と反応しないため、さらにＴａＮ膜のエッチング速度は低下する。従って、Ｗ膜とＴａＮ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａＮ膜よりも大きくすることが可能となる。
【００５７】
次いで、レジストからなるマスクを除去せずに図８（Ａ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶ、本実施例では９０ｋｅＶの加速電圧とし、１．５×１０14atoms/cm2のドーズ量で行い、図８（Ｂ）で形成された第１の濃度の不純物領域より内側の半導体層に新たな不純物領域を形成する。ドーピングは、第２の形状の導電層１２９〜１３３を不純物元素に対するマスクとして用い、第２の形状の第１の導電層１２９ａ〜１３３ａの下部における半導体層にも不純物元素が添加されるようにドーピングする。
【００５８】
こうして、第２の形状の第１の導電層１２９ａ〜１３３ａと重なる第３の濃度の不純物領域１４０〜１４４と、第１の濃度の不純物領域１４５〜１４９と第３の濃度の不純物領域との間の第２の濃度の不純物領域１３５〜１３９とを形成する。
【００５９】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク１５０、１５１を形成して、図８（Ｂ）に示すように、第３のエッチング処理を行う。エッチング用ガスにＳＦ6とＣｌ2とを用い、それぞれのガス流量比を５０／１０（ｓｃｃｍ）とし、１．３Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約３０秒のエッチングを行う。基板側（試料ステージ）には１０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。こうして、前記第３のエッチング条件により後のｐチャネル型ＴＦＴ及び後の画素部のＴＦＴのＴａＮ膜をエッチングして第３の形状の導電層１５２〜１５５を形成する。
【００６０】
なお、本明細書において、例えば後のｐチャネル型ＴＦＴとは、作製工程中のＴＦＴであって完成後にｐチャネル型ＴＦＴとして機能するＴＦＴのことを指す。いずれのＴＦＴにも適応する。
【００６１】
そして、レジストからなるマスクを除去した後、図８（Ｃ）に示すように、ゲート絶縁膜のエッチングを行う。エッチング用ガスとしてＣＨＦ3を用い、ガス流量を３５ｓｃｃｍ、８００ＷのＲＦ電力を投入してプラズマを生成してエッチングを行った。ここでは、第２の形状の導電層１２９、１３１と第３の形状の導電層１５２〜１５５がマスクの役割をし、ＴＦＴ毎にゲート絶縁膜は切断される（１５７〜１６２）。
【００６２】
次いで、新たにレジストからなるマスク１６４〜１６６を形成して図９（Ａ）に示すように、第３のドーピング処理を行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された第４の濃度の不純物領域１６７〜１７２を形成する。第３の形状の導電層１５２、１５４を不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に第４の濃度の不純物領域を形成する。本実施例では、第４の濃度の不純物領域１６７〜１７２はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。この第３のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク１６４〜１６６で覆われている。第１のドーピング処理及び第２のドーピング処理によって、第４の濃度の不純物領域１６７〜１７２にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度の方が高くなるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【００６３】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。本実施例において、全ての不純物領域が、導電層をマスクとして自己整合的に形成された。半導体層と重なる第３の形状の導電層１２９、１３０、１５２及び１５３がゲート電極として機能する。また、１５５はソース配線、１５４は保持容量の一方の電極となる容量配線として機能する。
【００６４】
次いで、レジストからなるマスク１６４〜１６６を除去し、全面を覆う第１層間絶縁膜１７３を形成する。この第１層間絶縁膜１７３としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化シリコン膜を形成した。勿論、第１層間絶縁膜１７３は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００６５】
次いで、図９（Ｂ）に示すように、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１００ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよい。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００６６】
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが、高濃度にリンを含む領域１４５〜１４９、１６７、１７０にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００６７】
次いで、第１の層間絶縁膜１７３上に有機絶縁物材料から成る第２の層間絶縁膜１７４を形成する。次いで、ソース配線１５５に達するコンタクトホールと各不純物領域１４５、１４７、１４８ａ、１６７、１７０に達するコンタクトホールを形成するためのパターニングを行う。
【００６８】
そして、駆動回路１４０６において、第１の濃度の不純物領域または第４の濃度の不純物領域とそれぞれ電気的に接続する配線１７５〜１８０を形成する。なお、これらの配線は、膜厚５０〜２５０ｎｍのＴｉ膜と、膜厚３００〜５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。
【００６９】
また、画素部１４０７においては、画素電極１８３、ゲート線１８２、接続電極１８１を形成する（図９（Ｃ））。この接続電極１８１によりソース線１５５は、画素ＴＦＴ１４０４と電気的な接続が形成される。また、ゲート線１８２は、第３の形状の導電層（画素ＴＦＴのゲート電極）１５３と電気的な接続が形成される。また、画素電極１８３は、画素ＴＦＴのドレイン領域と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層と電気的な接続が形成される。また、画素電極１８３としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等、反射性の優れた材料を用いることが望ましい。
【００７０】
以上の様にして、ｎチャネル型ＴＦＴ１４０１、ｐチャネル型ＴＦＴ１４０２、ｎチャネル型ＴＦＴ１４０３を有する駆動回路１４０６と、画素ＴＦＴ１４０４、保持容量１４０５とを有する画素部１４０７を同一基板上に形成することができる。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【００７１】
駆動回路１４０６のｎチャネル型ＴＦＴ１４０１はチャネル形成領域１８４、ゲート電極を形成する第３の形状の導電層１２９と重なる第３の濃度の不純物領域１４０（ＧＯＬＤ領域）、ゲート電極の外側に形成される第２の濃度の不純物領域１３５（ＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の濃度の不純物領域１４５を有している。ｐチャネル型ＴＦＴ１４０２にはチャネル形成領域１８５、ゲート電極の外側に形成される第４の濃度の不純物領域１６８、１６９、ソース領域またはドレイン領域として機能する第４の濃度の不純物領域１６７を有している。ｎチャネル型ＴＦＴ１４０３にはチャネル形成領域１８６、ゲート電極を形成する第３の形状の導電層１３１と重なる第３の濃度の不純物領域１４２（ＧＯＬＤ領域）、ゲート電極の外側に形成される第２の濃度の不純物領域１３７（ＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の濃度の不純物領域１４７を有している。
【００７２】
画素部の画素ＴＦＴ１４０４にはチャネル形成領域１８７、ゲート電極の外側に形成される第３の濃度の不純物領域１４３と第２の濃度の不純物領域１３８（共にＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の濃度の不純物領域１４８ａを有している。また、保持容量１４０５の一方の電極として機能する半導体層１７０〜１７２には第４の濃度の不純物領域と同じ濃度で、それぞれｐ型を付与する不純物元素が添加されている。保持容量１４０５は、絶縁膜（ゲート絶縁膜と同一膜）を誘電体として、容量配線１５４と、半導体層１７０〜１７２とで形成している。
【００７３】
本実施例では、画素部及び駆動回路が要求する回路仕様に応じて各回路を形成するＴＦＴの構造を最適化し、半導体装置の動作性能及び信頼性を向上させることができる。具体的には、ｎチャネル型ＴＦＴは回路仕様に応じてＬＤＤ構造或いはＧＯＬＤ構造を使い分けることによって、同一基板上に高速動作またはホットキャリア対策を重視したＴＦＴ構造と、低オフ電流動作を重視したＴＦＴ構造とを実現できる。
【００７４】
例えば、アクティブマトリクス型液晶表示装置の場合、ｎチャネル型ＴＦＴ１４０１、１４０３は高速動作を重視するシフトレジスタ、分周波回路、信号分割回路、レベルシフタ、バッファなどの駆動回路に適している。すなわち、ＧＯＬＤ領域を形成することで、ホットキャリア対策を重視した構造となっている。
【００７５】
また、画素ＴＦＴ１４０４は、ｎチャネル型ＴＦＴであり、低オフ電流動作を重視した構造になっている。そのため、画素部の他にサンプリング回路にも適している。すなわち、オフ電流値を増加させる要因となりうるＧＯＬＤ領域を配置せず、ＬＤＤ領域とオフセット領域を配置することで低オフ電流動作を実現している。また、第１の濃度の不純物領域１４８ｂはオフ電流値を低減する上で非常に有効であることが確認されている。
【００７６】
本実施例で作製するアクティブマトリクス基板の画素部の上面図を図１０に示す。なお、図７〜図９に対応する部分には同じ符号を用いている。図１０中の鎖線Ａ−Ａ’は図９中の鎖線Ａ―Ａ’で切断した断面図に対応している。また、図１０中の鎖線Ｂ−Ｂ’は図９中の鎖線Ｂ―Ｂ’で切断した断面図に対応している。
【００７７】
このように、本実施例の画素構造を有するアクティブマトリクス基板は、一部が画素ＴＦＴのゲート電極１５３とゲート線１８２とを異なる層に形成し、ゲート線１８２で半導体層を遮光することを特徴としている。
【００７８】
また、本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。
【００７９】
また、本実施例の画素電極の表面を公知の方法、例えばサンドブラスト法やエッチング法等により凹凸化させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させることが望ましい。
【００８０】
上述の画素構造とすることにより大きな面積を有する画素電極を配置でき、開口率を向上させることができる。
【００８１】
また、本実施例で示す工程に従えば、アクティブマトリクス基板の作製に必要なフォトマスクの数を６枚（半導体層パターンマスク、第１配線パターンマスク（画素ＴＦＴのゲート電極１５３、容量配線１５４、ソース線１５５を含む）、ｐチャネル型ＴＦＴ及び画素部ＴＦＴの導電層形成のパターンマスク、ｐチャネル型ＴＦＴのソース領域及びドレイン領域形成のパターンマスク、コンタクトホール形成のパターンマスク、第２配線パターンマスク（画素電極１８３、接続電極１８１、ゲート線１８２を含む））とすることができる。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することができる。
【００８２】
図１１には透過型の液晶表示装置に適したアクティブマトリクス基板の断面図を示す。第２の層間膜形成までは、上記の反射型のものと同じである。第２の層間膜上に透明導電膜を形成する。そして、透明導電膜層１９１を形成するためにパターニングを行う。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができる。
【００８３】
そして、駆動回路１４０６において第１の濃度の不純物領域又は第４の濃度の不純物領域とそれぞれで電気的に接続する配線１７５〜１８０を形成する。なお、これらの配線は、膜厚５０〜２５０ｎｍのＴｉ膜と、膜厚３００〜５００ｎｍの合金（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。また、画素部１４０７においては、画素電極１９１、ゲート線１８２、接続電極１９２、１９３を形成する。接続電極１９２、１９３は、画素電極１９１に重なるように形成する。このように、マスク枚数を１枚増やして透過型の液晶表示装置に適したアクティブマトリクス基板を作製することができる。
【００８４】
また、本実施例により得られたＴＦＴの特性は、良好な値を示した。そのうち、画素ＴＦＴのＴＦＴ特性（Ｖ−Ｉ特性）を図３７に示す。なお、ゲートリークも図中に示したが、十分に抑えられている。特に本発明の画素ＴＦＴ構造は、オフ電流を抑える構造であり、移動度も優れた値を示している。オフ電流とは、ＴＦＴがオフ状態にある時、流れるドレイン電流である。
【００８５】
また、図３７はサンプル１〜８のＶ−Ｉ特性グラフを示したものであるが、そのうち、サンプル３のＴＦＴ特性を図３８に示す。
【００８６】
本発明の構造とすることによって、Ｖ−Ｉ特性グラフにおける立ち上がり点での電圧値を示すしきい値（Ｖｔｈ）は、０．２６３Ｖとなっており、非常に小さく良好な値を示している。この差が小さければ小さいほど短チャネル効果が抑えられていると言える。また、キャリアの移動しやすさを示すパラメータである移動度（μFE）は、１１９．２（ｃｍ2／Ｖｓ）と優れたものとなっている。また、Ｉ―Ｖカーブの立ち上がり部分における最大傾きの逆数を示すＳ値（サブスレッシュルド係数）は、０．１９６（Ｖ／decade）となった。また、ＶＤ＝５Ｖの時のオフ電流（ＩOFF2）は、０．３９ｐＡであり、オン電流（ＩON2）は、７０μＡを示している。オン電流とは、ＴＦＴがオン状態にある時、流れるドレイン電流である。なお、Shift-1は、Ｉ―Ｖカーブの立ち上がりの電圧値を示している。
以上に示すように、本発明を用いることにより、良好な特性を有する半導体装置を実現することができる。
【００８７】
（実施例２）
図３９は本発明を用いて作製されるインバーター回路のｐチャネル型ＴＦＴ２１００とｎチャネル型ＴＦＴ２２００を示している。これらのＴＦＴは下地絶縁膜２００２が形成された基板２００１上に形成されている。
【００８８】
ｐチャネル型ＴＦＴ２１００は、半導体層２００３、ゲート絶縁膜２０２１、第１の導電層２００５aと第２の導電層２００５ｂから成るゲート電極を有している。半導体層２００３にはチャネル形成領域２０１２、ソース領域２０１３、ドレイン領域２０１４、及び該ドレイン領域とチャネル形成領域との間のＬＤＤ領域２０１５が形成されている。
【００８９】
ゲート電極は、ソース領域側において第１の導電膜２００５aと第２の導電膜２００５ｂが接する端部は概略一致しているが、ドレイン領域側では第１の導電層２００５aの端部が外側に形成されている。このような構造は図８（Ｂ）の第３のエッチング処理において形成するレジストによるマスクをゲート電極の片側のみを覆うように形成することで実現することができる。
【００９０】
ｐチャネル型ＴＦＴでは、その後、ｐ型の不純物元素がイオンドーピング法などで添加され、半導体層２００３に不純物領域が形成される。ＬＤＤ領域２０１５は第１の導電層２００５aをマスクとして形成することが可能である。これは、イオンドーピング法において、加速電圧の制御により１回のドーピング処理でソース領域及びドレイン領域と、ＬＤＤ領域の両方を形成することも可能であるが、加速電圧を最適化して、２回のドーピング処理で形成しても良い。
【００９１】
一方、ｎチャネル型ＴＦＴ２２００には、半導体層２００４、ゲート絶縁膜２０２２、第１の導電膜２００６aと第２の導電膜２００６ｂから成るゲート電極を有している。半導体層２００４にはチャネル形成領域２０１６、ソース領域２０１７、ドレイン領域２０１８、及びＬＤＤ領域２０１９、２０２０が形成されている。
【００９２】
ｎチャネル型ＴＦＴ２２００のゲート電極も同様に、ソース領域側において第１の導電膜２００６aと第２の導電膜２００６ｂが接する端部は概略一致し、ドレイン領域側では第１の導電膜２００６aの端部が外側に形成されている。ソース領域側のＬＤＤ領域２０１９はゲート電極とオーバーラップしないＬＤＤであり、ドレイン側のＬＤＤ領域２０２０はゲート電極とオーバーラップしている。
【００９３】
このように、ｐチャネル型ＴＦＴとｎチャネル型ＴＦＴにおいてゲート電極とオーバーラップするＬＤＤをドレイン側に形成することにより、ドレイン近傍の電界強度を緩和して、ホットキャリア効果によるＴＦＴの劣化を防ぐことができる。特に、チャネル長がサブミクロンサイズになるとその効果はｐチャネル型ＴＦＴにも要求されてくる。
【００９４】
しかし、ゲート電極とオーバーラップするLDD領域はゲート電極にかかる寄生容量を増大させるので、電界を緩和する必要にないソース側に設ける必要は必ずしもない。
【００９５】
本発明によれば、図３９に示すように、ＬＤＤ領域をドレイン側にのみ形成することが可能である。また、これらソース領域及びドレイン領域、ＬＤＤ領域は全て自己整合的に形成することが可能であるので、デザインルールの微細化にも容易に対応することができる。
【００９６】
本実施例で示すＴＦＴの構成は、インバーター回路のようにドレイン領域の位置が予め決定されているＴＦＴに対して特に効果的に活用することができる。また、このようなＴＦＴの構成は、レジストによるマスクパターンの変更のみで、実施例１に示す工程に自由に組み入れることができる。
【００９７】
（実施例３）
実施例２で示すインバーター回路のｐチャネル型ＴＦＴとｎチャネル型ＴＦＴにおいて、駆動電圧が１０Ｖ以下である場合には、ホットキャリア効果による劣化が顕著に現れないため、ゲート電極とオーバーラップするＬＤＤ領域を必ずしも形成しなくても良い。その場合、ｐチャネル型ＴＦＴは図１１で示すｐチャネル型ＴＦＴ４０２と同じ構成となる。また、ｎチャネル型ＴＦＴは図１１で示すｎチャネル型ＴＦＴ４０４と同じ構成となり、シングルゲート構造で形成すれば良い。
【００９８】
（実施例４）
実施例１に記載のアクティブマトリクス基板において、チャネル長を０．６μm以下とする場合には、ｐチャネル型ＴＦＴにもゲート電極とオーバーラップするＬＤＤ領域を形成することが望ましい。その場合、当該ＬＤＤ領域は、図１１で示すｎチャネル型ＴＦＴ１４０１と同様にして作製し、添加する不純物元素にｐ型の不純物を適用すれば同様な構造で形成することができる。また、当該ＬＤＤ領域は、シフトレジスタ回路やバッファ回路のように予めソース及びドレインの方向が確定している場合には実施例２で示すように、ドレイン側の片側に設ければ良い。
【００９９】
（実施例５）
本実施例では実施例１と異なる工程順序でＴＦＴを作製する場合について図１２を用いて説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様であるので、同じ工程については同一の符号を用いることとする。また、添加する不純物元素も実施例１と同じ不純物元素を用いる。
【０１００】
まず、実施例１に示す作製工程に従い、第１のエッチング処理および第１のドーピング処理を行って、図７（Ｂ）の状態まで形成する。
【０１０１】
この後、レジストからなるマスク１１０〜１１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4およびＣｌ2を用い、それぞれのガス流量比を３０／３０（SCCM）とし、１Paの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4およびＣｌ2を混合した第２のエッチング条件では、導電膜（Ａ）ＴａＮ膜および導電膜（Ｂ）Ｗ膜が同程度にエッチングされ、第１の形状の第１の導電膜２１７ａ〜２２３ａおよび第１の形状の第２の導電膜２１７ｂ〜２２３ｂからなる第１の形状のゲート電極および配線２１７〜２２３が形成される。
【０１０２】
レジストからなるマスク１１０〜１１５を除去せずに第２のドーピング処理を行う。半導体層１０２〜１０６に、ｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加する。ドーピング処理は、イオンドープ法、もしくはイオン注入法で行えばよい。ｎ型不純物元素としては、周期律表の第１５族に属する元素、典型的にはリン（Ｐ）またはヒ素（Ａｓ）といった元素を用いる。この場合、第１の形状のゲート電極および容量配線２１７〜２２１がマスクとなって自己整合的に第１の濃度の不純物領域２２４ａ〜２２４ｅが形成される（図１２（Ａ））。
【０１０３】
次に、レジストからなるマスク１１０〜１１５をそのままに第３のエッチング処理を行う。エッチングガスにＣＦ4、Ｃｌ2およびＯ2を用い、それぞれのガス流量比を２０／２０／２０（SCCM）とし、１．０Paの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）には、２０ＷのＲＦ（１３．５６MHz）電力を投入して約８０秒のエッチング処理を行う。これにより第２の形状の第１の導電膜２２５ａ〜２３１ａおよび第２の形状の第２の導電膜２２５ｂ〜２３１ｂからなる第２の形状のゲート電極および配線２２５〜２３１が形成される。
【０１０４】
次いで、レジストからなるマスク１１０〜１１５をそのままに、第２の形状の導電層および容量配線２２５〜２２９をマスクとして用い、第２の形状の第１の導電膜（ＴａＮ膜）の下部にもｎ型不純物元素が添加されるように第３のドーピング処理を行う。この処理により、第１の濃度の不純物領域とチャネル形成領域との間にｎ型不純物元素濃度が１×１０18〜１×１０19atoms/cm3の第２の濃度の不純物領域２３２ａ〜２３２ｅが形成される。また、第１の濃度の不純物領域２２４ａ〜２２４ｅのｎ型不純物元素濃度は１×１０20〜１×１０21atoms/cm3となる（図１２（Ｂ））。
【０１０５】
次いで、レジストからなるマスク１１０〜１１５を除去し、後のｎチャネル型ＴＦＴおよび後の画素ＴＦＴを覆うレジストからなるマスク２３３、２３４を形成し、第４のドーピング処理を行う。第２の形状の導電層２２６、２２７、容量配線２２９をマスクにして後の第１のｐチャネル型ＴＦＴおよび後の第２のｐチャネル型ＴＦＴの半導体層にｐ型不純物元素を添加して、自己整合的に第４の濃度の不純物領域２３５ａ〜２３５ｃおよび第５の濃度の不純物領域２３５ｄ〜２３５ｆを形成する。本実施形態では、ｐ型不純物領域はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。第４の濃度の不純物領域（ｐ+）２３５ａ〜２３５ｃのｐ型不純物元素濃度は、２×１０20〜２×１０21 atoms/cm3、第５の濃度の不純物領域２３５ｄ〜２３５ｆのｐ型不純物元素濃度は、２×１０17〜２×１０19 atoms/cm3となる。なお、あらかじめｐチャネル型ＴＦＴの半導体層には、ｎ型不純物元素が添加されているが、第４のドーピング処理の際に添加されるｐ型不純物元素の濃度の方が高くなるようにドーピング処理することにより、後のｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない（図１３（Ａ））。
【０１０６】
次いで、レジストからなるマスク２３６、２３７で駆動回路のｎチャネル型ＴＦＴおよび第１のｐチャネル型ＴＦＴを覆い、第４のエッチング処理を行う。エッチングガスには、Ｃｌ2を用い、ガスの流量は８０（SCCM）とし、１．２Paの圧力でコイル型の電極に３５０ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約３０秒エッチングを行う。基板側（試料ステージ）、には５０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。こうして駆動回路の第２のｐチャネル型ＴＦＴおよび画素部の画素ＴＦＴに第３の形状の導電層（第３の形状の第１の導電膜２３８ａ〜２３９ａおよび第３の形状の第２の導電膜２３８ｂ〜２３９ｂからなる）２３８、２３９、容量配線２４０、配線２４１、２４２が形成される（図１３（Ｂ））。なお、ここまでの処理により、ゲ−ト絶縁膜の第３の形状の導電層が形成されていない露出された領域は、画素部が３０ｎｍ程度、駆動回路が４０ｎｍ程度の膜厚となる。
【０１０７】
以上までの工程で、それぞれの半導体層に不純物領域が形成される。この後は、実施例１で開示された無機層間絶縁膜を形成する工程以降にしたがってアクティブマトリクス基板の作製を行えばよい。
【０１０８】
本実施例は、実施例１で開示した作製工程にしたがってＴＦＴを作製することによって、容易に実現することができる。また、本実施例では画素ＴＦＴと制御回路の構成のみ示しているが、実施例１の作製工程にしたがえば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ回路、オペアンプ回路、γ補正回路、さらには、メモリ回路やマイクロプロセッサ回路などの信号処理回路（論理回路といってもよい）を同一基板上に設けることもできる。
【０１０９】
（実施例６）
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について図１４を用いて説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様であるので、同じ工程については同一の符号を用いることとする。また、添加する不純物元素も実施例１と同じ不純物元素を用いる。
【０１１０】
まず、実施例１に示す作製工程にしたがい、第１のエッチング処理および第１のドーピング処理を行って、図７（Ｂ）の状態まで形成する。次いで、第２のエッチング処理を行う。エッチング用ガスにＣＦ4、Ｃｌ2およびＯ2を用い、それぞれのガス流量比を２０／２０／２０（SCCM）とし、１．０Paの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約６０秒程度のエッチングを行う。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアスを印加する。第２のエッチング処理により、図１４（Ａ）に示すような第２の形状の導電層３０１〜３０４および配線３０５〜３０７が形成される。
【０１１１】
次いで、第２の形状の第２の導電膜をマスクとして自己整合的に、第２の形状の第１の導電膜を介して半導体層にｎ型不純物元素を添加する。これによりチャネル形成領域と第１の濃度の不純物領域３０８ａ〜３０８ｅとの間にｎ型不純物元素の濃度が１×１０18〜１×１０19atoms/cm3の第２の濃度の不純物領域３０８ｆ〜３０８ｊが形成される。このとき、第１の濃度の不純物領域３０８ａ〜ｅのｎ型不純物元素の濃度は、１×１０20〜１×１０21atoms/cm3となる。
【０１１２】
次に、レジストからなるマスク１１０〜１１６を除去し、新たにｎチャネル型ＴＦＴおよび画素ＴＦＴを覆うレジストからなるマスク３０９、３１０を形成して第３のドーピング処理を行う。この第３のドーピング処理により、第２の形状の導電層をマスクとして自己整合的にｐチャネル型ＴＦＴの半導体層にｐ型不純物元素が添加され、第４の濃度の不純物領域３１１ａ〜３１１ｃおよび第５の濃度の不純物領域３１１ｄ〜３１１ｆが形成される（図１４（Ｂ））。
【０１１３】
次いで、レジストからなるマスク３０９、３１０を除去し、新たにレジストからなるマスク３１２、３１３を形成して、ｎチャネル型ＴＦＴおよび第２のｐチャネル型ＴＦＴを覆う。エッチング用ガスとして、Ｃｌ2を用い、ガスの流量を８０（SCCM）とし、１．２Paの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入して、プラズマを生成して約４０秒のエッチングを行う。基板側（試料ステージ）には１０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。こうして、第１のｐチャネル型ＴＦＴおよび画素ＴＦＴにおいて第３の形状の導電層（第３の形状の第１の導電膜３１４ａ〜３１５ａおよび第３の形状の第２の導電膜３１４ｂ〜３１５ｂからなる）３１４、３１５および配線３１６〜３１８が形成される（図１４（Ｃ））。
【０１１４】
第３のエッチング処理により、第１のｐチャネル型ＴＦＴおよび画素ＴＦＴの半導体層にオフセット領域３１１ｇ、３１１ｈが形成される。なお、本明細書において、オフセット領域とは、チャネル形成領域と同一組成の半導体層（含まれる不純物元素がチャネル形成領域と同一であるという意味）で、ゲート電極と重ならない領域を指す。このオフセット領域３１１ｇ、３１１ｈは単なる抵抗として機能し、オフ電流値を低減する上で非常に効果がある。
【０１１５】
この後は、実施例１で開示された無機層間絶縁膜を形成する工程以降にしたがってアクティブマトリクス基板の作製を行えばよい。
【０１１６】
本実施例は、実施例１で開示した作製工程にしたがってＴＦＴを作製することによって、容易に実現することができる。また、本実施例では画素ＴＦＴと制御回路の構成のみ示しているが、実施例１の作製工程にしたがえば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ回路、オペアンプ回路、γ補正回路、さらには、メモリ回路やマイクロプロセッサ回路などの信号処理回路（論理回路といってもよい）を同一基板上に設けることもできる。
【０１１７】
（実施例７）
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について図１５を用いて説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様であるので、同じ工程については同一の符号を用いることとする。
【０１１８】
まず、実施例１に示す作製工程にしたがって、第１のエッチング処理および第１のドーピング処理を行って、図７（Ｂ）の状態まで形成する。次いで、第２のエッチング処理を行う。第２のエッチング処理は、エッチング用ガスにＣＦ4、Ｃｌ2およびＯ2を用いてそれぞれのガス流量比は２０／２０／２０（SCCM）とし、１．０Paの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約８０秒のエッチングを行う。基板側（試料ステージ）には２０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアスを印加する。こうして第２の形状の導電層および配線が形成される。
【０１１９】
次いで、ｎチャネル型ＴＦＴおよび画素ＴＦＴをレジストからなるマスク４０１、４０２で覆って第２のドーピング処理を行う。この第２のドーピング処理により、ｐ型不純物元素がｐチャネル型ＴＦＴの半導体層に添加される。第２の形状の第２の導電膜をマスクとして自己整合的に、第２の形状の第１の導電膜を介してｐ型不純物元素を添加し、第４の濃度の不純物領域４０３ａ〜ｃおよび第５の濃度の不純物領域４０３ｄ〜ｆが形成される（図１５（Ａ））。
【０１２０】
次いで、レジストからなるマスク４０４、４０５でｎチャネル型ＴＦＴおよび第２のｐチャネル型ＴＦＴを覆って、第３のエッチング処理を行う。エッチング用ガスにＣｌ2を用い、ガスの流量を８０（SCCM）とし、１．２Paの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約４０秒エッチング処理を行った。基板側（試料ステージ）には２０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアスを印加する。こうして第３の形状の導電層４０６、４０７および配線４０８〜４１０が形成される（図１５（Ｂ））。
【０１２１】
続いて、レジストからなるマスク４０４、４０５を除去し、第３のドーピング処理を行う。第３のドーピング処理では、ｎ型不純物元素を添加する。なお、ｐチャネル型ＴＦＴの半導体層にはｐ型不純物元素が、ｎ型不純物元素の濃度より高い濃度で添加されているため、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するのになんら問題は生じない（図１５（Ｃ））。
【０１２２】
ここまでの工程が終了したら、実施例１で開示された無機層間絶縁膜を形成する工程以降にしたがってアクティブマトリクス基板の作製を行えばよい。
【０１２３】
本実施例は、実施例１で開示した作製工程にしたがってＴＦＴを作製することによって、容易に実現することができる。また、本実施例では画素ＴＦＴと制御回路の構成のみ示しているが、実施例１の作製工程にしたがえば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ回路、オペアンプ回路、γ補正回路、さらには、メモリ回路やマイクロプロセッサ回路などの信号処理回路（論理回路といってもよい）を同一基板上に設けることもできる。
【０１２４】
（実施例８）
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について図１６を用いて説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様であるので、同じ工程については同一の符号を用いることとする。
【０１２５】
まず、実施例１に示す作製工程にしたがって、第２のエッチング処理および第２のドーピング処理を行って、図７（Ｃ）の状態まで形成する。
【０１２６】
次いで、レジストからなるマスク５０１を形成し、ｎチャネル型ＴＦＴを覆い、第３のエッチング処理を行う。第３のエッチング処理は、エッチング用ガスとしてＣｌ2を用い、ガスの流量は８０（SCCM）とし、１．２Paの圧力でコイル型の電極に３５０ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約４０秒のエッチングを行う。基板側（試料ステージ）には５０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。こうして第３の形状の導電層および配線５０２〜５０７が形成される（図１６（Ｂ））。
【０１２７】
レジストからなるマスクを除去した後、ゲート絶縁膜のエッチングを行う。エッチング用ガスＣＨＦ3を用い、ガスの流量を３５（SCCM）とし８００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成してエッチングを行う。ここでは、ｎチャネル型ＴＦＴは第２の形状のゲート電極、その他は第３の形状の導電層および容量配線がマスクとなっており、ＴＦＴ毎にゲート絶縁膜は切断されゲート絶縁膜５０８〜５１４が形成される（図１６（Ｃ））。
【０１２８】
次いで、新たにレジストからなるマスク５１５、５１６を形成して第３のドーピング処理を行う。第３のドーピング処理により、ｐチャネル型ＴＦＴの半導体層にｐ型不純物元素を添加して、第３の形状のゲート電極および容量配線をマスクとして、自己整合的に第４の濃度の不純物領域５１７ａ〜５１７ｃおよび第５の濃度の不純物領域５１７ｄ〜５１７ｆが形成される（図１７）。
【０１２９】
ここまでの工程が終了したら、実施例１で開示された無機層間絶縁膜を形成する工程以降にしたがってアクティブマトリクス基板の作製を行えばよい。
本実施例は、実施例１で開示した作製工程にしたがってＴＦＴを作製することによって、容易に実現することができる。また、本実施例では画素ＴＦＴと制御回路の構成のみ示しているが、実施例１の作製工程にしたがえば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ回路、オペアンプ回路、γ補正回路、さらには、メモリ回路やマイクロプロセッサ回路などの信号処理回路（論理回路といってもよい）を同一基板上に設けることもできる。
【０１３０】
（実施例９）
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について図１８を用いて説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様であるので、同じ工程については同一の符号を用いることとする。
【０１３１】
まず、実施例１で示す作製工程にしたがって、第２のエッチング処理および第２のドーピング処理を行って、図７（Ｃ）の第２の形状の導電層および配線が形成される工程まで行う。
【０１３２】
次いで、レジストからなるマスク６０１でｎチャネル型ＴＦＴを覆い、第３のエッチング処理を行う。エッチング用ガスとしてＣｌ2を用い、ガスの流量は８０（SCCM）とし、１．２Paの圧力でコイル型の電極に３５０ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約４０秒のエッチングを行う。基板側（試料ステージ）には５０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。こうして第３の形状の導電層および配線６０２〜６０７が形成される（図１８（Ｂ））。
【０１３３】
次いで、レジストからなるマスク６０１を除去し、新たにレジストからなるマスク６０８、６０９を形成してｎチャネル型ＴＦＴおよび画素ＴＦＴを覆い、第３のドーピング処理を行う。ｐ型不純物元素を添加し、第４の濃度のｐ型不純物領域６１０ａ〜６１０ｃ、第５の濃度の不純物領域６１０ｄ〜６１０ｆを形成する（図１８（Ｃ））。
【０１３４】
ここまでの工程が終了したら、実施例１で開示された無機層間絶縁膜を形成する工程以降にしたがってアクティブマトリクス基板の作製を行えばよい。
【０１３５】
本実施例は、実施例１で開示した作製工程に従って、ＴＦＴを作製することによって、容易に実現することができる。また、本実施例では画素ＴＦＴと制御回路の構成のみ示しているが、実施例１の作製工程にしたがえば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ回路、オペアンプ回路、γ補正回路、さらには、メモリ回路やマイクロプロセッサ回路などの信号処理回路（論理回路といってもよい）を同一基板上に設けることもできる。
【０１３６】
（実施例１０）
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について図１９を用いて説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様であるので、同じ工程については同一の符号を用いることとする。
【０１３７】
まず、実施例１に示す作製工程にしたがって、第１のエッチング処理および第１のドーピング処理を行って、図７（Ｂ）の状態まで形成する。次いで、第２のエッチング処理を行う。第２のエッチング処理は、第１のエッチング条件として、エッチング用ガスにＣＦ4、Ｃｌ2を用い、それぞれのガスの流量比を３０／３０（SCCM）とし、１．０Paの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約３０秒のエッチングを行う。基板側（試料ステージ）には２０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアスを印加する（図１９（Ｂ））。続いて、第２のエッチング条件としてエッチング用ガスにＣＦ4、Ｃｌ2およびＯ2を用い、それぞれのガスの流量比を２０／２０／２０（SCCM）とし、１．０Paの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約６０秒のエッチングを行う。基板側（試料ステージ）には２０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアスを印加する。こうして第２の形状の導電層および配線７０１〜７０７が形成される（図１９（Ｃ））。
【０１３８】
次いで、第２のドーピング処理を行う。ｎ型不純物元素を添加して、第２の形状のゲート電極および容量配線をマスクとして用い、ｎ型不純物元素濃度が１×１０18〜１×１０19atoms/cm3の第２の濃度の不純物領域７０８ａ〜７０８ｅを自己整合的に形成する。また、このとき、第１の濃度の不純物領域のｎ型不純物元素濃度は１×１０20〜１×１０21atoms/cm3となる（図２０（Ａ））。
【０１３９】
本実施例では、第２のエッチング処理で、２段階に導電膜をエッチングしており、第１の導電膜が第１の条件のエッチング処理において後退するため、ゲート電極がゲート絶縁膜を介して第２の濃度の不純物領域と重なるＬov領域および第２の濃度の不純物領域と重ならないＬoff領域７１９が形成されている。
【０１４０】
次いで、レジストからなるマスク７０９を形成し、ｎチャネル型ＴＦＴを覆い、第３のエッチング処理を行う。第３のエッチング処理は、エッチング用ガスとしてＣｌ2を用い、ガスの流量は８０（SCCM）とし、１．２Paの圧力でコイル型の電極に３５０ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約４０秒のエッチングを行う。基板側（試料ステージ）には５０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。こうして第３の形状の導電層および配線７１０〜７１５が形成される（図２０（Ｂ））。
【０１４１】
次いで、新たにレジストからなるマスク７１６、７１７を形成してｎチャネル型ＴＦＴおよび画素ＴＦＴを覆い、第３のドーピング処理を行う。第３のドーピング処理により、ｐチャネル型ＴＦＴの半導体層にｐ型不純物元素を添加して、第３の形状の導電層および容量配線をマスクとして、自己整合的に第４の濃度の不純物領域７１８ａ〜７１８ｃおよび第５の濃度の不純物領域７１８ｄ〜７１８ｆが形成される（図２０（Ｃ））。
【０１４２】
ここまでの工程が終了したら、実施例１で開示する無機層間絶縁膜を形成する工程以降にしたがってアクティブマトリクス基板の作製を行えばよい。
【０１４３】
本実施例は、実施例１で開示する作製工程に従って、ＴＦＴを作製することによって、容易に実現することができる。また、本実施例では画素ＴＦＴと制御回路の構成のみ示しているが、実施例１の作製工程にしたがえば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ回路、オペアンプ回路、γ補正回路、さらには、メモリ回路やマイクロプロセッサ回路などの信号処理回路（論理回路といってもよい）を同一基板上に設けることもできる。
【０１４４】
（実施例１１）
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について図２１を用いて説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様であるので、同じ工程については同一の符号を用いることとする。
【０１４５】
まず、実施例１に示す作製工程にしたがって、第２のエッチング処理および第２のドーピング処理を行って、図７（Ｃ）の第２の形状の導電層および配線が形成された状態にする。
【０１４６】
次いで、レジストからなるマスク８０１、８０２を形成し、後のｎチャネル型ＴＦＴおよび後の第２のｐチャネル型ＴＦＴを覆い、第３のエッチング処理を行う。第３のエッチング処理は、エッチング用ガスとしてＣｌ2を用い、ガスの流量は８０（SCCM）とし、１．２Paの圧力でコイル型の電極に３５０ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約４０秒のエッチングを行う。基板側（試料ステージ）には５０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。こうして第３の形状の導電層および配線８０３〜８０７が形成される（図２１（Ｂ））。
【０１４７】
レジストからなるマスク８０１、８０２を除去したら、新たにレジストからなるマスク８０８、８０９を形成してｎチャネル型ＴＦＴおよび画素ＴＦＴを覆い、第３のドーピング処理を行う。第３のドーピング処理により、ｐチャネル型ＴＦＴの半導体層にｐ型不純物元素を添加して、第３の形状の導電層および容量配線をマスクとして、自己整合的に第４の濃度の不純物領域８１０ａ〜ｃおよび第５の濃度の不純物領域８１０ｄ〜ｆが形成される（図２１（Ｃ））。
【０１４８】
ここまでの工程が終了したら、実施例１で開示された無機層間絶縁膜を形成する工程以降にしたがってアクティブマトリクス基板の作製を行えばよい。
【０１４９】
（実施例１２）
本実施形態では、本明細書において開示した作製方法にしたがって作製されたＴＦＴの特性を測定した結果を示す。
【０１５０】
まず、実施例５に記載された作製方法にしたがって作製された画素ＴＦＴ（ｎチャネル型ＴＦＴ）のドレイン電流（Ｉd）とゲート電圧（Ｖg）との関係を示すグラフ（以下、Ｉd−Ｖg曲線という）を図４０に示す。測定は、ソース電圧（Ｖs）は０Ｖ、ドレイン電圧（Ｖd）は、１Ｖまたは１４Ｖとした。実測値は、チャネル長（Ｌ）が６μｍ、チャネル幅（Ｗ）が４μｍである。
【０１５１】
Ｖd＝１４Ｖ時のオフ電流（Ｉoff）は、０．５pAであった。
【０１５２】
次に、実施例８で示した作製方法により得られた画素ＴＦＴおよび駆動回路の第１のｐチャネル型ＴＦＴのＩd−Ｖg曲線を図４１に示す。
測定は、ソース電圧（Ｖs）は０Ｖ、ドレイン電圧（Ｖd）は、１Ｖまたは１４Ｖとした。実測値は、画素ＴＦＴはチャネル長（Ｌ）が６μｍ、チャネル幅（Ｗ）が４μｍ、第１のｐチャネル型ＴＦＴはチャネル長（Ｌ）が７μｍ、チャネル幅（Ｗ）が８μｍである。
【０１５３】
画素ＴＦＴは、Ｖd＝１４Ｖ時のオフ電流（Ｉoff）は０．３pAで、第１のｐチャネル型ＴＦＴは、２pAであった。オフセット領域がないｐチャネル型ＴＦＴと比較すると、Ｖgが高い時のＩoffの跳ね上がりが抑えられていた。
【０１５４】
なお、その他の実施形態にしたがって作製されたｎチャネル型ＴＦＴについて、Ｉoff＝１０〜３０（pA）、電界効果移動度１３０〜１８０（cm2/Vs）、Ｓ値０．１９〜０．２６（Ｖ/dec）、ｐチャネル型ＴＦＴについて、Ｉoff＝２〜１０（pA）、電界効果移動度７０〜１１０（cm2/Vs）、Ｓ値０．１９〜０．２５（Ｖ/dec）、画素ＴＦＴについて、Ｉoff＝２〜１０（pA）、電界効果移動度７０〜１５０（cm2/Vs）、Ｓ値０．１６〜０．２４（Ｖ/dec）という良好な特性が得られた。
【０１５５】
次に、信頼性に関する測定を行った結果を示す。
【０１５６】
信頼性の評価は、１０年保証電圧を調べることで評価している。なお、１０年保証電圧とは、ＴＦＴの移動度の最大値（μFE(max)）が１０％変動するまでの時間を寿命としたとき、ストレス電圧の逆数を片対数グラフにプロットして、得られる直線的な関係より、寿命が１０年であるストレス電圧を推定して求めている。実施形態１の作製方法にしたがって作製されたＴＦＴ（駆動回路）に関して測定を行ったところ、図４２で示すように、１０年保証電圧は２０Ｖ以上と非常に高い信頼性を示した。
【０１５７】
次に、オンストレスによる１０００時間寿命温度を調べるため、Ｖg＝＋２０Ｖ（ｐチャネル型ＴＦＴは逆の符号）、Ｖd＝０Ｖにおいて、ＴＦＴ特性（Shift#1）が０．１Ｖ変動するまでの時間を１０００／Ｔ（Ｔ：絶対温度（Ｋ））に対してプロットし、１０００時間で０．１Ｖ変動する温度（寿命温度）の推定を行った。図４３で示すように、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴともに１０００時間での寿命温度は８０℃以上が得られた。
【０１５８】
次いで、オフストレスによる１０００時間寿命温度を調べるため、Ｖg＝０Ｖ、Ｖd＝＋２０Ｖ（ｐチャネル型ＴＦＴは逆の符号）において、ＴＦＴ特性（Shift#1）が０．１Ｖ変動するまでの時間を１０００／Ｔ（Ｔ：絶対温度（Ｋ））に対してプロットし、１０００時間で０．１Ｖ変動する温度（寿命温度）の推定を行った。図４４で示すように、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴともに１０００時間での寿命温度は８０℃以上が得られた。
【０１５９】
次いで、トランジェントストレスによるｎチャネル型ＴＦＴの特性変動およびｐチャネル型ＴＦＴの特性変動を調べるため、Ｖd＝＋２０Ｖ（ｐチャネル型ＴＦＴは逆の符号）、Ｖg＝２〜６Ｖ（ｐチャネル型ＴＦＴは逆の符号）において、２０時間（室温）後のオン特性変動を見ている。（ここで、トランジェントストレスとは、ドレイン電圧をある値に設定し、ゲート電圧をある値にし、ストレスをかけたときのこのストレスのことを指している。）
図４５（Ａ）、（Ｂ）より、２０時間後の電界効果移動度最大値の変動は、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴともに１０％以下に抑えられていることが確認された。
【０１６０】
これらの結果により、本発明で開示した作製方法によれば、作製工程を増やさずに、信頼性が高く、求められる性能が得られるＴＦＴを工程数を増やさずに作りわけることができることがわかった。
【０１６１】
（実施例１３）
本実施例では、実施例１、５〜１１に示す工程のいずれかにしたがって作製されたアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を図２２を用いて説明する。
【０１６２】
まず、実施例１〜８のいずれかの工程を用いて、図９（Ｃ）に示すようなアクティブマトリクス基板を得た後、アクティブマトリクス基板上に配向膜１１８１を形成し、ラビング処理を行う。なお、本実施例では、配向膜１１８１を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ１１８０を所望の位置に形成した。また、柱状のスペーサにかえて、球状のスペーサを基板全面に散布してもよい。
【０１６３】
次いで、対向基板１１８２を用意する。対向基板１１８２上に着色層１１８３および１１８４、平坦化膜１１８５を形成する。赤色の着色層１１８３および青色の着色層１１８４を一部重ねて第２遮光部を形成する。なお、図２２では図示しないが、赤色の着色層および緑色の着色層を一部重ねて、第１遮光部を形成する。
【０１６４】
次いで、対向電極１１８６を画素部に形成し、対向基板１１８２の全面に配向膜１１８７を形成し、ラビング処理を施した。
【０１６５】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材で貼り合わせる。シール材には、フィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を保って２枚の基板が貼り合わされる。その後、両基板の間に液晶材料１１８８を注入し、封止剤（図示せず）によって完全に封止する。液晶材料１１８８には公知の液晶材料を用いればよく、このようにして図２２に示すアクティブマトリクス型液晶表示装置が完成する。
【０１６６】
本実施例で開示するように着色層を設けることにより、ブラックマスクを形成することなく、各画素間の隙間を第１遮光部もしくは第２遮光部で遮光することによって工程数の低減を可能とした。
【０１６７】
（実施例１４）
本発明を用いて作製された半導体装置におけるブロック図を図２３に示す。本実施例は、ソース側駆動回路９０、画素部９１およびゲート側駆動回路９２を有している半導体装置について示している。なお、本明細書中において、駆動回路とはソース側駆動回路およびゲート側駆動回路を含めた総称を指している。
【０１６８】
ソース側駆動回路９０は、シフトレジスタ９０ａ、バッファ９０ｂ、サンプリング回路（トランスファゲート）９０ｃを設けている。また、ゲート側駆動回路９２は、シフトレジスタ９２ａ、レベルシフタ９２ｂ、バッファ９２ｃを設けている。また、必要であればサンプリング回路とシフトレジスタとの間にレベルシフタ回路を設けてもよい。
【０１６９】
また、本実施例において、画素部９１は複数の画素からなり、その複数の画素各々がＴＦＴ素子を含んでいる。
【０１７０】
なお、図示していないが、画素部９１を挟んでゲート側駆動回路９２の反対側にさらにゲート側駆動回路を設けても良い。
【０１７１】
また、デジタル駆動させる場合は、図２４に示すように、サンプリング回路の代わりにラッチ（Ａ）９３ｂ、ラッチ（Ｂ）９３ｃを設ければよい。ソース側駆動回路９３は、シフトレジスタ９３ａ、ラッチ（Ａ）９３ｂ、ラッチ（Ｂ）９３ｃ、Ｄ／Ａコンバータ９３ｄ、バッファ９３ｅを設けている。また、ゲート側駆動回路９５は、シフトレジスタ９５ａ、レベルシフタ９５ｂ、バッファ９５ｃを設けている。また、必要であればラッチ（Ｂ）９３ｃとＤ／Ａコンバータ９３ｄとの間にレベルシフタ回路を設けてもよい。９４は画素部である。
【０１７２】
なお、上記構成は、実施例１〜８に示した製造工程を用いることで実現することができる。また、本実施例では画素部と駆動回路の構成のみ示しているが、本発明の製造工程に従えば、メモリやマイクロプロセッサをも形成しうる。
【０１７３】
（実施例１５）
本実施例ではＴＦＴの活性層となる半導体膜を形成する工程について図２５を用いて説明する。なお、本実施例の結晶化手段は特開平７−１３０６５２号公報の実施形態１に記載された技術である。
【０１７４】
まず、基板（本実施例ではガラス基板）１４０１上に２００ｎｍ厚の窒化酸化シリコン膜でなる下地絶縁膜１４０２と２００ｎｍ厚の非晶質半導体膜（本実施例では非晶質シリコン膜）１４０３を形成する。この工程は下地絶縁膜と非晶質半導体膜を大気解放しないで連続的に形成しても構わない。
【０１７５】
次に、重量換算で１０ｐｐｍの触媒元素（本実施例ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布して、触媒元素含有層１４０４を非晶質半導体膜１４０３の全面に形成する。ここで使用可能な触媒元素は、ニッケル（Ｎｉ）以外にも、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、といった元素がある（図２５（Ａ））。
【０１７６】
また、本実施例ではスピンコート法でニッケルを添加する方法を用いたが、蒸着法やスパッタ法などにより触媒元素でなる薄膜（本実施例の場合はニッケル膜）を非晶質半導体膜上に形成する手段をとっても良い。
【０１７７】
次に、結晶化の工程に先立って４００〜５００℃で１時間程度の加熱処理工程を行い、水素を膜中から脱離させた後、５００〜６５０℃（好ましくは５５０〜５７０℃）で４〜１２時間（好ましくは４〜６時間）の加熱処理を行う。本実施形態では、５５０℃で４時間の加熱処理を行い、結晶質半導体膜（本実施例では結晶質シリコン膜）１４０５を形成する (図２５（Ｂ）) 。
【０１７８】
なお、ここでレーザ光照射工程を行って、結晶質半導体膜１４０５の結晶性を改善しても良い。
【０１７９】
次に、結晶化の工程で用いたニッケルを結晶質シリコン膜から除去するゲッタリング工程を行う。まず、結晶質半導体膜１４０５の表面にマスク絶縁膜１４０６を１５０ｎｍの厚さに形成し、パターニングにより開口部１４０７を形成する。そして、露出した結晶質半導体膜に対して１５族に属する元素（本実施形態ではリン）を添加する工程を行う。この工程により１×１０19〜１×１０ 20atoms/cm 3の濃度でリンを含むゲッタリング領域１４０８が形成される（図２５（Ｃ））。
【０１８０】
次に、窒素雰囲気中で４５０〜６５０℃（好ましくは５００〜５５０℃）、４〜２４時間（好ましくは６〜１２時間）の加熱処理工程を行う。この加熱処理工程により結晶質半導体膜中のニッケルは矢印の方向に移動し、リンのゲッタリング作用によってゲッタリング領域１４０８に捕獲される。即ち、結晶質半導体膜中からニッケルが除去されるため、結晶質半導体膜１４０９に含まれるニッケル濃度は、１×１０17atoms/cm3以下、好ましくは１×１０16atoms/cm3にまで低減する
【０１８１】
以上のようにして形成された結晶質半導体膜１４０９は、結晶化を助長する触媒元素を用いることにより、非常に結晶性のよい半導体膜が形成されている。また、結晶化のあとに触媒元素をゲッタリング作用により除去しており、結晶質半導体膜１４０９中（ゲッタリング領域以外）に残存する触媒元素濃度は１×１０17atoms/cm3以下、好ましくは１×１０16atoms/cm3になっている。
【０１８２】
なお、実施例１で示す作製工程において無機層間絶縁膜を形成してから、半導体膜に添加された不純物元素を活性化する工程において、ｎ型不純物元素としてソース領域またはドレイン領域に添加されたリン（P）を用いて触媒元素をゲッタリングすることもできる。
【０１８３】
本実施例の構成は、実施形態１、実施例１〜８に示したいずれの構成とも自由に組み合わせることが可能である。
【０１８４】
（実施例１６）
本実施例ではＴＦＴの活性層となる半導体膜を形成する工程について図２６を用いて説明する。具体的には特開平１０−２４７７３５号公報（ＵＳＰ６１６５８２４）に記載された技術を用いる。
【０１８５】
まず、基板（本実施例ではガラス基板）１５０１上に２００ｎｍ厚の窒化酸化シリコン膜でなる下地絶縁膜１５０２と２００ｎｍ厚の非晶質半導体膜（本実施例では非晶質シリコン膜）１５０３を形成する。この工程は下地絶縁膜と非晶質半導体膜を大気解放しないで連続的に形成しても構わない。
【０１８６】
次に、酸化シリコン膜でなるマスク絶縁膜１５０４を２００ｎｍの厚さに形成し、開口部１５０５を形成する。
【０１８７】
次に、重量換算で１００ｐｐｍの触媒元素（本実施形態ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布して、触媒元素含有層１５０６を形成する。この時、触媒元素含有層１５０６は、開口部１５０５が形成された領域において、選択的に非晶質半導体膜１５０３に接触する。ここで使用可能な触媒元素は、ニッケル（Ｎｉ）以外にも、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、といった元素がある（図２６（Ａ））。
【０１８８】
また、本実施例ではスピンコート法でニッケルを添加する方法を用いたが、蒸着法やスパッタ法などにより触媒元素でなる薄膜（本実施例の場合はニッケル膜）を非晶質半導体膜上に形成する手段をとっても良い。
【０１８９】
次に、結晶化の工程に先立って４００〜５００℃で１時間程度の加熱処理工程を行い、水素を膜中から脱離させた後、５００〜６５０℃（好ましくは５５０〜６００℃）で６〜１６時間（好ましくは８〜１４時間）の加熱処理を行う。本実施例では、５７０℃で１４時間の加熱処理を行う。その結果、開口部１５０５を起点として概略基板と平行な方向（矢印で示した方向）に結晶化が進行し、巨視的な結晶成長方向が揃った結晶質半導体膜（本実施例では結晶質シリコン膜）１５０７が形成される(図２６（Ｂ）)。
【０１９０】
次に、結晶化の工程で用いたニッケルを結晶質シリコン膜から除去するゲッタリング工程を行う。本実施例では、先ほど形成したマスク絶縁膜１５０４をそのままマスクとして１５族に属する元素（本実施例ではリン）を添加する工程を行い、開口部１５０５で露出した結晶質半導体膜に１×１０19〜１×１０20atoms/cm3の濃度でリンを含むゲッタリング領域１５０８を形成する（図２６（Ｃ））。
【０１９１】
次に、窒素雰囲気中で４５０〜６５０℃（好ましくは５００〜５５０℃）、４〜２４時間（好ましくは６〜１２時間）の加熱処理工程を行う。この加熱処理工程により結晶質半導体膜中のニッケルは矢印の方向に移動し、リンのゲッタリング作用によってゲッタリング領域１５０８に捕獲される。即ち、結晶質半導体膜中からニッケルが除去されるため、結晶質半導体膜１５０９に含まれるニッケル濃度は、１×１０17atoms/cm3以下、好ましくは１×１０16atoms/cm3にまで低減することができる（図２６（Ｄ））。
【０１９２】
以上のようにして形成された結晶質半導体膜１５０９は、結晶化を助長する触媒元素（ここではニッケル）を選択的に添加して結晶化することによって、非常に結晶性の良い結晶質半導体膜で形成されている。具体的には、棒状または柱状の結晶が、特定の方向性を持って並んだ結晶構造を有している。
【０１９３】
なお、実施例１で示す作製工程において無機層間絶縁膜を形成してから、半導体膜に添加された不純物元素を活性化する工程において、ｎ型不純物元素としてソース領域またはドレイン領域に添加されたリン（P）を用いて触媒元素をゲッタリングすることもできる。
【０１９４】
本実施例の構成は、実施形態１、実施例１〜８に示したいずれの構成とも自由に組み合わせることが可能である。
【０１９５】
（実施例１７）
同一基板上に画素部と画素部の周辺に駆動回路のＴＦＴが設けられ、ＴＦＴの作製工程と同一の工程で画素部に凹凸領域を形成し、該凹凸領域の影響により凹凸形状の画素電極を有する半導体装置の作製方法について説明する。
【０１９６】
本実施例では、コーニング社＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板２１００を用いる。なお、基板２１００としては石英基板、シリコン基板、金属基板、ステンレス基板の表面に絶縁膜を形成したもの、または本実施例の処理温度に耐えうる耐熱性を有したプラスチック基板を用いてもよい。
【０１９７】
ついで、基板２１００表面に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜からなる下地絶縁膜２１０１を形成する。下地絶縁膜２１０１の１層目として本実施例では、ＳｉＨ4、ＮＨ3、およびＮ2Ｏを反応ガスとして、プラズマＣＶＤ法にて酸化窒化シリコン膜（組成比：Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）２１０１ａを１０〜２００ｎｍ（好ましくは５０〜１００ｎｍ）形成する。さらにその上に、２層目の下地絶縁膜としてＳｉＨ4およびＮ2Ｏを反応ガスとして、プラズマＣＶＤ法にて酸化窒化シリコン膜（組成比：Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）２１０１ｂを１０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さに積層形成する。
【０１９８】
次いで、下地絶縁膜上に非晶質半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法またはプラズマＣＶＤ法など）により形成する。その後、公知の結晶化処理（レーザー結晶化、熱結晶化法、またはＮｉ等の触媒元素を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングして島状の半導体層２１０２〜２１０５および画素部における凸部を形成する島状の半導体層２３０１（図３（Ａ）参照）を形成する。なお、本実施例では、以下の工程において、凸部は画素ＴＦＴを作製する工程にしたがって形成していく。
【０１９９】
結晶質半導体膜の材料に限定はないが、シリコンまたはシリコンゲルマニウム（ＳｉxＧｅ1-x；０＜x＜１、代表的には、x＝０．００１〜０．０５）合金などで形成するのが好ましい。
【０２００】
本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質シリコン膜を成膜した後、シリコン膜にレーザー照射を行い、結晶性シリコン膜を形成する。レーザー処理による結晶化処理を行う場合は、結晶化の工程に先立ち、４００〜５００℃で１時間程度の熱処理を行い、半導体膜の含有水素量を５atom％以下にしてから結晶化させることが望ましい。
【０２０１】
また、結晶化の方法として、Ｎｉを含む溶液を非晶質シリコン膜上に塗布し、熱結晶化処理（５５０℃、４時間）を行い、さらに結晶化を改善するためのレーザーアニール処理を行って結晶質シリコン膜を形成する方法を採用してもよい。なお、この時使用するレーザーとしては、パルス発信型または連続発光型のＫｒＦエキシマレーザー、ＸｅＣｌエキシマレーザー、ＹＡＧレーザーまたはＹＶＯ4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発信器から放出されたレーザー光を光学系で線状に集光し、半導体膜に照射する方法を用いるとよい。結晶化の条件は、実施者が適宜選択すればよい。
【０２０２】
触媒元素を添加して加熱し結晶化を行う以外にも、触媒元素を添加せずに加熱して結晶化を行ってもよい。また、加熱をＲＴＡ（Rapid Thermal Anneal）法で行ってもよい（結晶化の温度は、５００〜７００℃程度になる）。ＲＴＡ法による結晶化の後、レーザーアニール処理を行えば、さらに半導体膜の結晶性を高めることができる。
【０２０３】
半導体層にＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン：本実施例ではボロン）のドーピングを行ってもよい。
【０２０４】
次いで、半導体層２１０２〜２１０５および凸部を形成する島状の半導体層２３０１を覆うゲート絶縁膜２１０６を形成する。ゲート絶縁膜２１０６はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化シリコン膜（組成比：Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。無論、ゲート絶縁膜は酸化窒化シリコン膜に限定されるものではなく、他のシリコンを含む単層または積層構造として用いてもよい。
【０２０５】
また、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合して、反応圧力４０Ｐａ、基板温度３００〜４００℃として高周波（１３．５６ＭＨｚ）、電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性が得られる。
【０２０６】
次いで、ゲート絶縁膜２１０６上に膜厚２０〜１００ｎｍの第１の導電膜２１０７と膜厚１００〜４００ｎｍの第２の導電膜２１０８とを成膜する。本実施例では、膜厚３０ｎｍのＴａＮ膜２１０７と膜厚３７０ｎｍのＷ膜２１０８を成膜した。ＴａＮ膜は、Ｔａのターゲットを用い、窒素を含む雰囲気下でスパッタ法で成膜した。Ｗ膜は、Ｗのターゲットを用いてスパッタ法で成膜した。その他、６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で成膜してもよい。
【０２０７】
いずれにしても、ゲート電極として使用するために低抵抗化である必要があり、Ｗ膜の抵抗率は２０μΩcm以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を測ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化してしまう。そこで、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法によって、また成膜中に気相からの不純物の混入がないように十分配慮してＷ膜を成膜していることにより、抵抗率９〜２０μΩcmを実現することができた。
【０２０８】
なお、本実施例では第１の導電膜：ＴａＮ膜２１０７、第２の導電膜：Ｗ膜２１０８としているが、特に限定されることはなく、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、第１の導電膜２１０７をＴａ膜、第２の導電膜２１０８をＷ膜とする組み合わせ、第１の導電膜２１０７をＴａＮ膜、第２の導電膜２１０８をＡｌ膜とする組み合わせ、または第１の導電膜２１０７をＴａＮ膜、第２の導電膜２１０８をＣｕ膜とする組み合わせなど様々な導電膜による組み合わせを考えることができる（図２７（Ａ））。
【０２０９】
次に、フォトリソグラフィー法を用いてレジストからなるマスク２１０９〜２１１３および凸部を形成するためのマスク２３０２を形成し、電極および容量配線を形成するための第１のエッチング処理を行う。本実施例では、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチングガスにＣＦ4、Ｃｌ2およびＯ2を用い、それぞれのガス流量比が２５／２５／１０（SCCM）となるようにし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成しエッチングを行った。基板側（試料ステージ）にも１５０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。
【０２１０】
この後、レジストからなるマスク２１０９〜２１１３を除去せずに第２のエッチング条件にかえ、エッチング用ガスにＣＦ4およびＣｌ2を用い、それぞれのガス流量比を３０／３０（SCCM）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4およびＣｌ2を混合した本エッチング条件では、Ｗ膜およびＴａＮ膜とも同程度にエッチングされる。ここまでで、第１の形状の導電層２１１４〜２１１８、また凸部を形成する導電膜２３０３が形成される。
【０２１１】
次いで、レジストからなるマスク２１０９〜２１１３をそのまま除去せずに第１のドーピング処理を行う。第１のドーピング処理では、第１の形状の導電層をマスクとして用いて自己整合的に、半導体層にｎ型を付与する不純物元素（以下、ｎ型不純物元素という）をイオンドープ法もしくはイオン注入法により、半導体層に添加する。なお、ｎ型不純物元素として１５族に属する元素、典型的にはリン（Ｐ）またはヒ素（Ａｓ）を用いる。不純物領域には、１×１０20〜１×１０21atoms/cm3の濃度範囲で第１の濃度の不純物領域２１２０が形成される（図３（Ｂ）、図２７（Ｂ））。
【０２１２】
次に、レジストからなるマスク２１０９〜２１１３をそのまま除去せずに第２のエッチング処理を行う。エッチング用ガスにＣＦ4、Ｃｌ2およびＯ2を用い、それぞれのガス流量比を２０／２０／２０（SCCM）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）には２０ＷのＲＦ（１３．５６MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。この第２のエッチング条件によりＷ膜がエッチングされる。こうして第２の形状の導電層２１２１〜２１２５、凸部を形成する導電膜２３０４が形成される（図３（Ｃ））。
【０２１３】
次いで、第２のドーピング処理を行う。第１のドーピング処理によって形成された第２の形状の第１の導電膜をマスクとしてｎ型不純物領域より内側（チャネル形成領域側）に、不純物濃度が１×１０18〜１×１０19atoms/cm3の濃度範囲の第２の濃度の不純物領域２１２６ｂ〜２１２９ｂを形成する。
【０２１４】
次に、レジストからなるマスク２１０９〜２１１３を除去した後、新たにレジストからなるマスク２１３０を形成し、第３のエッチング処理を行う。エッチング用ガスとしてＣｌ2を用い、それぞれのガス流量比を８０（SCCM）とし、１．２Ｐａの圧力でコイル型の電極に３５０ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約４０秒のエッチングを行う。基板側（試料ステージ）には５０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアスを印加する。こうして、後の駆動回路のｐチャネル型ＴＦＴおよび後の画素ＴＦＴの第２の形状のゲート電極をエッチングして、後の第３の形状のｐチャネル型ＴＦＴおよび後の画素ＴＦＴのゲート電極２１３１、２１３２、凸部を形成する導電膜２３０５が形成される（図４（Ｂ）、図２８（Ｂ））。なお、本明細書において、後の画素ＴＦＴとは、作製工程途中にある画素ＴＦＴのことを指す。いずれのＴＦＴにおいても適応する。
【０２１５】
新たにレジストからなるマスク２１３３を形成し、後の画素ＴＦＴおよび凹凸領域を覆う。後の駆動回路のｎチャネル型ＴＦＴは、マスク２１３０で覆われている。そして、ｐチャネル型ＴＦＴおよび保持容量の半導体層にｐ型を付与する不純物（以下、ｐ型不純物元素という）を添加する第３のドーピング処理を行う。本実施例では、第３の形状の導電層をマスクにして自己整合的にｐ型不純物元素を添加し、第４の濃度の不純物領域を形成する。本実施例では、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で第４の濃度の不純物領域２１３４〜２１３７を形成した。
【０２１６】
第４の濃度の不純物領域にはそれぞれ異なる濃度でｎ型不純物元素（本実施例ではリン（Ｐ））が添加されているが、そのいずれの領域にもｐ型不純物元素の濃度の方がｎ型不純物元素の濃度より高くなるようにドーピング処理の際に不純物が添加されるため、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するためになんら問題は生じない。
【０２１７】
以上までの工程で、それぞれの半導体層にそれぞれの導電型を付与するための不純物元素が添加された。また、すべての不純物領域がゲート電極をマスクにして自己整合的に形成された。
【０２１８】
なお、画素部に設けられた複数の凸部は、画素ＴＦＴを形成する工程と同じ工程で形成すればよい。
【０２１９】
次いで、レジストからなるマスク２１３０、２１３３、２１３４を除去し、全面を覆う第１層間絶縁膜２１３８を形成する。画素部に形成された凹凸領域１２０７の影響をうけた絶縁膜にするため、第１の層間絶縁膜２１３８は、シリコンを含む絶縁膜でプラズマＣＶＤ法またはスパッタ法を用いて厚さ２００〜４００ｎｍで形成すればよい。なお、本実施例ではプラズマＣＶＤ法により膜厚４００ｎｍの酸化窒化シリコン膜を形成した。絶縁膜の材料は、酸化窒化シリコン膜に限定されるものではなく、他のシリコンを含む絶縁膜を単層または積層で用いてもよい。
【０２２０】
次いで、それぞれの半導体層に添加された不純物元素を活性化処理するための熱処理工程を行う。この活性化のための熱処理工程は、炉を用いる熱処理（ファーネスアニール法）で行う。熱処理の条件は、酸素濃度が１ppm以下、好ましくは０．１ppm以下の窒素雰囲気中で３００〜５００℃、代表的には４００〜４５０℃で行えばよく、本実施例では４５０℃、４時間の熱処理で活性化を行った。なお、ファーネスアニール法の他に、レーザーアニール法、ＲＴＡ法または熱アニール法を適応することもできる。
【０２２１】
なお、結晶化の際に触媒元素を使用した場合には、触媒として使用したＮｉのチャネル形成領域における濃度を低減させる必要があるので、活性化のための熱処理と同時に高濃度のリン（Ｐ）を含むｎ型不純物領域にゲッタリングさせる。この時の熱処理温度は、３００〜７００℃、代表的には５００〜５５０℃で行えばよい。主にチャネル形成領域となる半導体層中のニッケル濃度を低減することができる。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性がよいことから高い電界効果移動度が得られ良好な特性を達成することができる。
【０２２２】
本実施例では、第１層間絶縁膜２１３８を形成した後に活性化のための熱処理を行ったが、熱処理を行ってから第１層間絶縁膜２１３８を形成してもよいが、導電膜に用いられている材料が熱に弱い場合には、本実施例のように導電膜を保護するための層間絶縁膜を形成した後に熱処理工程を行うのが好ましい。
【０２２３】
さらに、３〜１００％の水素を含む雰囲気中で３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。本実施例では、水素を約３％含む窒素雰囲気中で４１０℃、１時間の熱処理を行った。この工程は層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行ってもよい。
【０２２４】
また、活性化処理をレーザーアニール法で行う場合には、上記水素化を行った後、エキシマレーザー、ＹＡＧレーザ−等のレーザーを照射することが望ましい。
【０２２５】
第１層間絶縁膜２１３８を５０〜１００ｎｍの厚さで酸化窒化シリコン膜を成膜して、半導体膜に添加された不純物元素の活性化処理として３００〜７００℃（代表的には５５０℃）で、４時間程度の熱処理を行った後、１００〜３００ｎｍの厚さで窒化シリコン膜を成膜して水素を含む窒素雰囲気中で３００〜５５０℃、１〜１２時間の熱処理を行ってもよい。
【０２２６】
次いで、第１層間絶縁膜２１３８上に第２層間絶縁膜２１３９を形成する。本実施例では、膜厚０．８〜１．２μmのアクリル樹脂膜を形成した。画素部に形成された凹凸領域の影響が表面にあらわれ、表面に凹凸を有する第２層間絶縁膜２１３９が形成される。なお、凸部の影響をはっきりさせるために、凸部を形成する際に用いられたレジストからなるマスクを除去せずに層間絶縁膜を形成してもよい。
【０２２７】
次いで、ソース線および各ＴＦＴの半導体層（不純物領域）に達するコンタクトホールを第１層間絶縁膜２１３８および第２層間絶縁膜２１３９に形成した。
【０２２８】
そして、各ＴＦＴを電気的に接続する配線２１４０〜２１４５を形成する。これらの配線２１４１〜２１４５は、膜厚５０〜２５０ｎｍのＴｉ膜と、膜厚３００〜５００の合金膜（ＡｌおよびＴｉの合金膜）との積層膜をパターニングして形成する。
また、画素部においては、画素電極２１４４を形成する。画素電極２１４４としては、ＡｌまたはＡｇを主成分とする膜、またはそれらを積層した膜など反射性に優れた材料を用いることが望ましい。画素部１２０６に形成された複数の凹凸領域１２０７の影響をうけて、凹凸な画素電極が形成される。
【０２２９】
また、本実施例では、画素電極２１４４の端部がソース線と第１層間絶縁膜２１３８および第２層間絶縁膜２１３９を介して重なるように形成されているため、ブラックマトリクスを用いることなく画素電極間の隙間が遮光されるようになっている。
【０２３０】
以上のようにして、ｎチャネル型ＴＦＴ１２０１およびｐチャネル型ＴＦＴ１２０２を有する駆動回路１２０５、画素ＴＦＴ１２０３、保持容量１２０４および凹凸領域１２０７を有する画素部１２０６が同一基板上に形成される。本明細書中では、このような基板をアクティブマトリクス基板という。
【０２３１】
図３０に、本実施例により作製されたアクティブマトリクス基板の上面図を示す。本実施例では、ソース線２１２５とゲート電極とを同一の導電膜を用いて、同一の層（ゲート絶縁膜２１１９）に形成した例を示している。また、画素部には、凹凸領域１２０７が設けられた様子を示している。
【０２３２】
本実施例に示す工程に従えば、アクティブマトリクス基板の作製に必要なフォトマスクの数を６枚（半導体層パターンマスク、ゲート電極形成のためのマスク、不要なＬOV領域をエッチングするためのマスク、Ｐチャネル型ＴＦＴのソース領域およびドレイン領域形成のためのマスク、コンタクトホール形成のためのマスク、配線および画素電極形成のためのマスク）とすることができる。その結果、画素部に複数の凸部からなる凹凸領域が形成され凹凸な画素電極を有する反射型アクティブマトリクス基板を作製工程を複雑化することなく作製することができ、製造コストの低減および歩留まりの向上に寄与することができる。
【０２３３】
（実施例１８）
本発明を用いて作製された電気光学装置と光源、リフレクタおよび導光板を組み合わせた反射型液晶表示装置について説明する。
【０２３４】
光源には、ＬＥＤまたは冷陰極管が用いられる。光源は、導光板の側面に沿って配置され、光源の背後にはリフレクタが設けられている。なお、本明細書中で導光板の上面とは、使用者に対面する側の平面を指し、導光板の下面とは上面の対面側の面を指す。
【０２３５】
図４６に示すように、光源から照射された光はリフレクタによって効率よく導光板の側面から内部に入射すると、表面に設けられたプリズム加工面にて反射され、半導体装置に入射および透過し、半導体装置の下面に設けられた反射膜で反射した後、再び電気光学装置と導光板とを透過した光が使用者の眼に達している。
【０２３６】
導光板の材料としては、石英やホウケイ酸ガラス等の無機ガラス（屈折率１．４２〜１．７、透明率８０〜９１％）や、プラスチック材料（樹脂材料）を用いることができる。プラスチックとしては、メタクリル樹脂、代表的にはアクリルで知られるポリメチルメタクリレート（屈折率１．４９、透過率９２〜９３％）、ポリカーボネート（屈折率１．５９、透過率８８〜９０％）、ポリアリレート（屈折率１．６１、透過率８５％）、ポリー４−メチルベンテン−１（屈折率１．４６、透過率９０％）、ＡＳ樹脂［アクリロニトリル・スチレン重合体］（屈折率１．５７、透過率９０％）、ＭＳ樹脂［メチルメタクリレート・スチレン重合体］（屈折率１．５６、透過率９０％）といった樹脂を混合した材料を用いることができる。
【０２３７】
本実施例には、実施例１〜１１のいずれかを用いて作製された半導体装置を適応することができる。
【０２３８】
（実施例１９）
図４７（Ａ）で示す上面図は、画素部、駆動回路、ＦＰＣ（フレキシブルプリント配線板：Flexible Printed Circuit）を貼り付ける外部入力端子２２１０、外部入力端子と各回路の入力部までを接続する接続配線２２１１などが形成されたアクティブマトリクス基板と、カラーフィルタなどが設けられた対向基板２１５１とがシール材を介して貼り合わされている。
【０２３９】
また、外部入力端子にはベースフィルム２２１３と配線２２１４から成るＦＰＣが異方性導電性樹脂２２１５で貼り合わされている。さらに補強板で機械的強度を高めている。
【０２４０】
図４７（Ｂ）は図４７（Ａ）で示す外部入力端子２２１０のｅ−ｅ'線に対する断面図を示している。２２１７は、画素電極２１４４を形成するために成膜した導電膜からなる配線である。導電性粒子２２１６の外径は配線２２１７のピッチよりも小さいので、接着剤２２１５中に分散する量を適当なものとすると隣接する配線と短絡することなく対応するＦＰＣ側の配線と電気的な接続を形成することができる。
【０２４１】
以上のようにして作製される液晶表示パネルは各種電気器具の表示部として用いることができる。
【０２４２】
（実施例２０）
本実施例では、図３１に示すように、本実施例で開示する半導体装置は、画素部に用いる画素ＴＦＴおよび駆動回路に用いるＴＦＴをすべて一導電型ＴＦＴ（ここでは、ｐチャネル型ＴＦＴもしくはｎチャネル型ＴＦＴのいずれか一方を指す。）からなる例を示す。
【０２４３】
一般的な駆動回路は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路を基本に設計されるが、本実施例では一導電型のＴＦＴ（ｐチャネル型ＴＦＴ）だけで駆動回路を形成しているため、ＴＦＴの製造工程において、導電型を制御する不純物をドーピングするときに用いるマスク数を１枚減らすことができる。その結果、製造工程の短縮と製造コストの削減が可能となる。
【０２４４】
また、ＰＭＯＳ回路において、エンハンスメント型ＴＦＴで形成するＥＥＭＯＳ回路と、エンハンスメント型とデプレッション型とを組み合わせて形成するＥＤＭＯＳ回路がある。
【０２４５】
ここでＥＥＭＯＳ回路の例を図３１（Ａ）に、ＥＤＭＯＳ回路の例を図３１（Ｂ）に示す。図３１（Ａ）において、１８０１、１８０２はどちらもエンハンスメント型のｐチャネル型ＴＦＴ（以下、Ｅ型ＰＴＦＴという）である。また、図３１（Ｂ）において、１８０３はＥ型ＰＴＦＴ、１８０４はデプレッション型のｐチャネル型ＴＦＴ（以下、Ｄ型ＰＴＦＴという）である。
【０２４６】
なお、図３１（Ａ）、（Ｂ）において、ＶDHは正の電圧が印加される電源線（正電源線）であり、ＶDLは負の電圧が印加される電源線（負電源線）である。負電源線は接地電位の電源線（接地電源線）としても良い。
【０２４７】
以上のように、全てのＴＦＴをｐチャネル型ＴＦＴとすることによりｎチャネル型ＴＦＴを形成する工程が削減されるため、アクティブマトリクス型表示装置の製造工程を簡略化することができる。また、それに伴って製造工程の歩留まりが向上し、アクティブマトリクス型表示装置の製造コストを下げることができる。
【０２４８】
また、回路毎にＴＦＴに要求される特性が異なるが、実施例１〜８と組み合わせて用いることにより、作製工程を増やさずに回路毎に異なる構造のＴＦＴを作りわけることができる。
【０２４９】
（実施例２１）
実施例１〜８を適応して作製された半導体装置は、駆動回路のＴＦＴにおいて、信頼性を確保するため、ホットキャリアによるオン電流値の劣化を防ぐのに有効とされるＧＯＬＤ構造を採用している。
【０２５０】
本発明者らは、このＧＯＬＤ構造において、ゲート電極と低濃度不純物領域との重なる領域のチャネル長方向の長さ（以下、Ｌov領域の長さという。）の最適値を求めるため、３種類のＬov長条件を設け、信頼性に関する試験を行った。
【０２５１】
トランジェントストレスによるｎチャネル型ＴＦＴの特性変動を調べるため、Ｖd＝＋２０Ｖ、Ｖg＝２〜６において、２０時間（室温）後のオン特性変動を測定した。ここで、トランジェントストレスとは、ドレイン電圧をある値に設定し、ゲート電圧をある値にし、ストレスをかけたときのこのストレスのことを指し、本発明者らはＴＦＴの信頼性を評価する際にこの値を用いている。
【０２５２】
異なるＬov長を有する試料に対して、トランジェントストレスを測定した結果を図３２に示す。図３２の結果より、Ｌov長が１μｍ以上のとき、２０時間後の電界効果移動度最大値の変動が１０％以下に抑えられていることが確認された。
【０２５３】
続いて、電流劣化率が１０％になる時間をドレイン電圧の逆数に対しプロットした。１０年保証電圧とは、ＴＦＴの移動度の最大値（μFE(max)）が１０％変動するまでの時間を寿命としたとき、ストレス電圧の逆数を片対数グラフにプロットして、得られる直線的な関係より、寿命が１０年であるストレス電圧を推定して求めている値であり、本発明者らはＴＦＴの信頼性を評価する際にこの値を用いている。
【０２５４】
Ｌov領域の長さを変えたときの１０年保証電圧を求めた結果を図３３に示す。図３３の結果から、Ｌov領域の長さを１μｍ以上、好ましくは１．５μｍとすれば信頼性の高い半導体装置を実現することができることがわかる。
【０２５５】
（実施例２２）
本発明を実施して形成されたＣＭＯＳ回路や画素部はアクティブマトリクス型液晶表示装置に用いることができる。即ち、それら半導体装置（液晶表示装置）を表示部に組み込んだ電気器具全てに本発明を実施できる。
【０２５６】
その様な電気器具としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図３４、図３５及び図３６に示す。
【０２５７】
図３４（Ａ）はパーソナルコンピュータであり、本体５００１、画像入力部５００２、表示部５００３、キーボード５００４等を含む。本発明を画像入力部５００２、表示部５００３やその他の信号制御回路に適用することができる。
【０２５８】
図３４（Ｂ）はビデオカメラであり、本体５１０１、表示部５１０２、音声入力部５１０３、操作スイッチ５１０４、バッテリー５１０５、受像部５１０６等を含む。本発明を表示部５１０２やその他の信号制御回路に適用することができる。
【０２５９】
図３４（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体５２０１、カメラ部５２０２、受像部５２０３、操作スイッチ５２０４、表示部５２０５等を含む。本発明は表示部５２０５やその他の信号制御回路に適用できる。
【０２６０】
図３４（Ｄ）はゴーグル型ディスプレイであり、本体５３０１、表示部５３０２、アーム部５３０３等を含む。本発明は表示部５３０２やその他の信号制御回路に適用することができる。
【０２６１】
図３４（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体５４０１、表示部５４０２、スピーカ部５４０３、記録媒体５４０４、操作スイッチ５４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部５４０２やその他の信号制御回路に適用することができる。
【０２６２】
図３４（Ｆ）はデジタルカメラであり、本体５５０１、表示部５５０２、接眼部５５０３、操作スイッチ５５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２やその他の信号制御回路に適用することができる。
【０２６３】
図３５（Ａ）はフロント型プロジェクターであり、投射装置５６０１、スクリーン５６０２等を含む。本発明は投射装置５６０１の一部を構成する液晶表示装置５８０８やその他の信号制御回路に適用することができる。
【０２６４】
図３５（Ｂ）はリア型プロジェクターであり、本体５７０１、投射装置５７０２、ミラー５７０３、スクリーン５７０４等を含む。本発明は投射装置５７０２の一部を構成する液晶表示装置５８０８やその他の信号制御回路に適用することができる。
【０２６５】
なお、図３５（Ｃ）は、図３５（Ａ）及び図３５（Ｂ）中における投射装置５６０１、５７０２の構造の一例を示した図である。投射装置５６０１、５７０２は、光源光学系５８０１、ミラー５８０２、５８０４〜５８０６、ダイクロイックミラー５８０３、プリズム５８０７、液晶表示装置５８０８、位相差板５８０９、投射光学系５８１０で構成される。投射光学系５８１０は、投射レンズを含む光学系で構成される。本実施形態は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図３５（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０２６６】
また、図３５（Ｄ）は、図３５（Ｃ）中における光源光学系５８０１の構造の一例を示した図である。本実施形態では、光源光学系５８０１は、リフレクター５８１１、光源５８１２、レンズアレイ５８１３、５８１４、偏光変換素子５８１５、集光レンズ５８１６で構成される。なお、図３５（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０２６７】
ただし、図３５に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬ表示装置での適用例は図示していない。
【０２６８】
図３６（Ａ）は携帯電話であり、３００１は表示用パネル、３００２は操作用パネルである。表示用パネル３００１と操作用パネル３００２とは接続部３００３において接続されている。接続部３００３における、表示用パネル３００１の表示部３００４が設けられている面と操作用パネル３００２の操作キー３００６が設けられている面との角度θは、任意に変えることができる。
さらに、音声出力部３００５、操作キー３００６、電源スイッチ３００７、音声入力部３００８を有している。本発明は、表示部３００４に適用することができる。
【０２６９】
図３６（Ｂ）は携帯書籍（電子書籍）であり、本体３１０１、表示部３１０２、３１０３、記憶媒体３１０４、操作スイッチ３１０５、アンテナ３１０６等を含む。本発明は表示部３１０２、３１０３やその他の信号回路に適用することができる。
【０２７０】
図３６（Ｃ）はディスプレイであり、本体３２０１、支持台３２０２、表示部３２０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０２７１】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に適用することが可能である。また、本実施形態の電気器具は実施例１〜１４のいずれかを組み合わせて作製された半導体装置を用いても実現することができる。
【０２７２】
【発明の効果】
本発明を用いることにより、工程数を増加させずに同一基板上に、要求される特性を有するＴＦＴを作りわけて作製することができる。作製工程を増加させないため、製造コストや歩留まりの低下を抑えることができる。また信頼性の高い半導体装置を実現することができる。
【０２７３】
さらに、凹凸を有する画素電極を形成することにより、視認性のよい半導体装置を実現することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態を示す図。
【図２】 本発明の実施の形態を示す図。
【図３】 本発明の半導体装置の作製工程を示す図。
【図４】 本発明の半導体装置の作製工程を示す図。
【図５】 本発明の半導体装置の作製工程を示す図。
【図６】 本発明の半導体装置の構造を示す図。
【図７】 本発明の半導体装置の作製工程を示す図。
【図８】 本発明の半導体装置の作製工程を示す図。
【図９】 本発明の半導体装置の作製工程を示す図。
【図１０】 本発明の半導体装置の上面を示す図。
【図１１】 本発明の半導体装置の断面を示す図。
【図１２】 本発明の半導体装置の作製工程を示す図。
【図１３】 本発明の半導体装置の作製工程を示す図。
【図１４】 本発明の半導体装置の作製工程を示す図。
【図１５】 本発明の半導体装置の作製工程を示す図。
【図１６】 本発明の半導体装置の作製工程を示す図。
【図１７】 本発明の半導体装置の作製工程を示す図。
【図１８】 本発明の半導体装置の作製工程を示す図。
【図１９】 本発明の半導体装置の作製工程を示す図。
【図２０】 本発明の半導体装置の作製工程を示す図。
【図２１】 本発明の半導体装置の作製工程を示す図。
【図２２】 本発明の半導体装置の断面を示す図。
【図２３】 アクティブマトリクス型液晶表示装置の回路ブロック図。
【図２４】 アクティブマトリクス型液晶表示装置の回路ブロック図。
【図２５】 半導体膜の結晶化方法の一例を示す図。
【図２６】 半導体膜の結晶化方法の一例を示す図。
【図２７】 本発明の半導体装置の作製工程を示す図。
【図２８】 本発明の半導体装置の作製工程を示す図。
【図２９】 本発明の半導体装置の作製工程を示す図。
【図３０】 本発明の半導体装置の上面図。
【図３１】 ＥＥＭＯＳ回路およびＥＤＭＯＳ回路の構成を示す図。
【図３２】 本発明を用いて作製されたＴＦＴの信頼性の測定結果を示す図。
【図３３】 本発明を用いて作製されたＴＦＴの信頼性の測定結果を示す図。
【図３４】 電気器具の一例を示す図。
【図３５】 電気器具の一例を示す図。
【図３６】 電気器具の一例を示す図。
【図３７】 本発明を用いて作製されたＴＦＴのＩｄ−Ｖｇ曲線を示す図。
【図３８】 本発明を用いて作製されたＴＦＴのＩｄ−Ｖｇ曲線を示す図。
【図３９】 本発明を用いて作製されたインバータ回路の断面図。
【図４０】 本発明を用いて作製されたＴＦＴのＩｄ−Ｖｇ曲線を示す図。
【図４１】 本発明を用いて作製されたＴＦＴのＩｄ−Ｖｇ曲線を示す図。
【図４２】 本発明を用いて作製されたＴＦＴの信頼性の測定結果を示す図。
【図４３】 本発明を用いて作製されたＴＦＴの信頼性の測定結果を示す図。
【図４４】 本発明を用いて作製されたＴＦＴの信頼性の測定結果を示す図。
【図４５】 本発明を用いて作製されたＴＦＴの信頼性の測定結果を示す図。
【図４６】 本発明の実施の一例を示す図。
【図４７】 本発明の実施の一例を示す図。
【発明の属する技術分野】
本発明は、基板上に形成された結晶質半導体膜を用いた薄膜トランジスタ（Thin Film Transistor :TFT）で構成された回路を有する半導体装置（特に、液晶表示装置）およびその作製方法に関する。また、特に本発明により作製される半導体装置は画素部と、その周辺に駆動回路とを同一基板上に設けたアクティブマトリクス型液晶表示装置に代表される液晶表示装置、またその表示装置を表示部に用いた電気器具に関する。
【０００２】
【従来の技術】
現在、絶縁表面上に設けられた結晶質半導体膜（代表的には、ポリシリコン膜）を半導体素子として、ＴＦＴが各集積回路に用いられており、特に表示装置のスイッチング素子として用いられている。更に、非晶質半導体膜よりも移動度の高い結晶質半導体膜を活性層（チャネル形成領域、ソース領域およびドレイン領域を含めた半導体層）に用いたＴＦＴは、駆動能力が高く、駆動回路の素子としても用いられている。そのため、例えば、アクティブマトリクス型液晶表示装置では、画像表示を行う画像回路や、画像回路を制御するための駆動回路が一枚の基板上に形成されている。
【０００３】
例えば、アクティブマトリクス型液晶表示装置には、機能ブロック毎に画像表示を行う画素回路や、ＣＭＯＳ回路を基本としたシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などの集積回路が一枚の基板上に形成される。このような液晶表示装置は、薄型、小型、軽量、低消費電力等の優れた特徴を有しており、例えば、パーソナルコンピュータの表示部に用いて省スペース化をしたり、携帯用情報機器の表示部に用い、いつでもどこでも最新の情報が得ることができたり、と様々な場面で使用されるようになってきた。
【０００４】
液晶表示装置の中で、スイッチ素子として機能する画素部に形成されたＴＦＴ（画素ＴＦＴともいう）と保持容量を有する画素部は、液晶に電圧を印加して駆動させている。液晶は交流で駆動させる必要があり、フレーム反転駆動と呼ばれる方式が多く採用されている。要求されるＴＦＴの特性はオフ電流（Ｉoff：ＴＦＴがオフ動作時に流れるドレイン電流値）が十分低いというものである。しかし、ポリシリコン膜を用いたＴＦＴは、オフ電流が高くなりやすいという問題があった。そこで、この問題を解決するための手段として低濃度不純物領域（LDD：Lightly Doped Drain）を設けるＬＤＤ構造（チャネル形成領域と高濃度に不純物元素が添加されたソース領域またはドレイン領域との間に低濃度の不純物領域を設けた構造）が知られている。
【０００５】
逆に、バッファ回路は、高い駆動電圧が印加されるため、高電圧がかかっても壊れない程度にまで耐圧を高める必要があり、さらに電流駆動能力を高めるためにオン電流値（Ｉon：ＴＦＴがオン動作時に流れるドレイン電流値）を十分確保する必要がある。ホットキャリアによるオン電流値の劣化を防ぐのに有効である構造として、ゲート電極が（ゲート絶縁膜を介して）ＬＤＤ領域の一部分に重なるように形成されたＧＯＬＤ構造（Gate-drain Over lapped LDD）が知られている。
【０００６】
【発明が解決しようとする課題】
要求される性能を満たす半導体装置を得るためには、それぞれの回路においてＴＦＴを作りわける必要がある。しかし、ＬＤＤ構造ＴＦＴやＧＯＬＤ構造ＴＦＴを作製しようとすると、マスク枚数を増やさなければならなかった。使用するマスク枚数の増加は、製造工程数の増加、複雑化、歩留まりの低下を招いてしまっていた。そこで、本発明は、アクティブマトリクス型液晶表示装置に代表される半導体装置において、画素部のＴＦＴのオフ電流を下げ、駆動回路のＴＦＴの信頼性の向上（ホットキャリアによる劣化が少ない）をマスク数を増やさずに実現することを目的とする。
【０００７】
また、液晶表示装置は、光の有効利用率が低いため、視認性をあげるために、フロントライトやバックライトを用いて表示を行う場合も多い。液晶表示装置自体は消費電力が低いにもかかわらず、フロントライトやバックライトを用いるために、表示部での消費電力が上がってしまうという問題もあった。そこで、作製工程を増やさずに、視認性のよい表示装置を実現することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、画素部に形成されたＴＦＴと、該画素部周辺に形成された駆動回路にｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴを同一基板上に備えた半導体装置であって、前記ｎチャネル型ＴＦＴの第２の濃度の不純物領域は、一部がゲート電極と重なり、前記ｐチャネル型ＴＦＴおよび前記画素部に形成されたＴＦＴの第２の濃度の不純物領域は、ゲート電極と重ならないことを特徴とする半導体装置である。
【０００９】
また、本発明は、画素部に形成されたＴＦＴと、該画素部周辺に形成された駆動回路にｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴを同一基板上に備えた半導体装置であって、前記ｎチャネル型ＴＦＴのゲート電極は、ゲート絶縁膜上に接した第１の導電膜と、前記第１の導電膜上に接した第２の導電膜からなり、且つ、前記第１の導電膜のチャネル長方向の長さは、前記第２の導電膜のチャネル長方向の長さより長く、第２の濃度の不純物領域は、一部が前記第１の導電膜と重なり、前記ｐチャネル型ＴＦＴおよび前記画素部に形成されたＴＦＴのゲート電極は、前記ゲート絶縁膜上に接した前記第１の導電膜と前記第１の導電膜上に接した前記第２の導電膜からなり、且つ、前記第１の導電膜のチャネル長方向の長さは、前記第２の導電膜のチャネル長方向の長さと同じであって、第２の濃度の不純物領域は、ゲート電極と重ならないことを特徴とする半導体装置である。
【００１０】
また、本発明は、ｎチャネル型ＴＦＴ、第１のｐチャネル型ＴＦＴおよび第２のｐチャネル型ＴＦＴを有する駆動回路を含む半導体装置において、前記ｎチャネル型ＴＦＴは、チャネル形成領域、ソース領域、ドレイン領域および第２の濃度の不純物領域を含む半導体層、該半導体層上のゲート絶縁膜および該ゲート絶縁膜上のゲート電極を有し、該ゲート電極は、前記ゲート絶縁膜上に接した第１の導電膜と、前記第１の導電膜上に接した第２の導電膜からなり、前記第２の濃度の不純物領域は、前記ゲート絶縁膜を介して前記第１の導電膜と重なっており、 前記第１のｐチャネル型ＴＦＴは、チャネル形成領域、ソース領域、ドレイン領域および第５の濃度の不純物領域を含む半導体層、該半導体層上のゲート絶縁膜および該ゲート絶縁膜上のゲート電極を有し、前記チャネル形成領域と前記ゲート電極とはチャネル長方向の長さが概略一致しており、前記第２のｐチャネル型ＴＦＴは、チャネル形成領域、ソース領域、ドレイン領域および第５の濃度の不純物領域を含む半導体層、該半導体層上のゲート絶縁膜および該ゲート絶縁膜上のゲート電極を有し、該ゲート電極は、前記ゲート絶縁膜上に接した第１の導電膜と、前記第１の導電膜上に接した第２の導電膜からなり、前記第５の濃度の不純物領域は、前記ゲート絶縁膜を介して前記第１の導電膜と重なっていることを特徴とする半導体装置である。
【００１１】
また、本発明は、ｎチャネル型ＴＦＴ、第１のｐチャネル型ＴＦＴおよび第２のｐチャネル型ＴＦＴを有する駆動回路を含む半導体装置において、前記ｎチャネル型ＴＦＴは、チャネル形成領域、ソース領域、ドレイン領域および第２の濃度の不純物領域を含む半導体層、該半導体層上のゲート絶縁膜および該ゲート絶縁膜上のゲート電極を有し、前記ゲート電極は、前記ゲート絶縁膜上に接した第１の導電膜と、前記第１の導電膜上に接した第２の導電膜からなり、前記第２の濃度の不純物領域は、前記ゲート絶縁膜を介して前記第１の導電膜と重なっており、前記第１のｐチャネル型ＴＦＴは、チャネル形成領域、ソース領域、ドレイン領域、第５の濃度の不純物領域およびオフセット領域を含む半導体層を有し、前記第２のｐチャネル型ＴＦＴは、チャネル形成領域、ソース領域、ドレイン領域および第５の濃度の不純物領域を含む半導体層、該半導体層上のゲート絶縁膜および該ゲート絶縁膜上のゲート電極を有し、該ゲート電極は、前記ゲート絶縁膜上に接した第１の導電膜と、前記第１の導電膜上に接した第２の導電膜からなり、前記第５の濃度の不純物領域は、ゲート絶縁膜を介して前記第１の導電膜と重なっていることを特徴とする半導体装置である。
【００１２】
また、本発明は、ｎチャネル型ＴＦＴ、第１のｐチャネル型ＴＦＴおよび第２のｐチャネル型ＴＦＴを有する駆動回路ならびにＴＦＴおよび保持容量を有する画素部を含む半導体装置において、前記ｎチャネル型ＴＦＴは、チャネル形成領域、ソース領域、ドレイン領域および第２の濃度の不純物領域を含む半導体層、該半導体層上のゲート絶縁膜および該ゲート絶縁膜上のゲート電極を有し、該ゲート電極は、前記ゲート絶縁膜上に接した第１の導電膜と、前記第１の導電膜上に接した第２の導電膜からなり、前記第２の濃度の不純物領域は、ゲート絶縁膜を介して前記第１の導電膜と重なっており、前記第１のｐチャネル型ＴＦＴは、チャネル形成領域、ソース領域、ドレイン領域、第５の濃度の不純物領域およびオフセット領域を含む半導体層、該半導体層上のゲート絶縁膜および該ゲート絶縁膜上のゲート電極を有し、前記第２のｐチャネル型ＴＦＴは、チャネル形成領域、ソース領域、ドレイン領域および第５の濃度の不純物領域を含む半導体層、該半導体層上のゲート絶縁膜および該ゲート絶縁膜上のゲート電極を有し、該ゲート電極は、前記ゲート絶縁膜上に接した第１の導電膜と、前記第１の導電膜上に接した第２の導電膜からなり、前記第５の濃度の不純物領域は、ゲート絶縁膜を介して前記第１の導電膜と重なっており、前記画素部に形成されたＴＦＴは、チャネル形成領域、ソース領域、ドレイン領域、第２の濃度の不純物領域およびオフセット領域を含む半導体層を有していることを特徴とする半導体装置である。
【００１３】
また、本発明は、ｎチャネル型ＴＦＴ、第１のｐチャネル型ＴＦＴおよび第２のｐチャネル型ＴＦＴを有する駆動回路を含む半導体装置において、前記ｎチャネル型ＴＦＴは、チャネル形成領域、ソース領域、ドレイン領域および第２の濃度の不純物領域を含む半導体層、該半導体層上のゲート絶縁膜および該ゲート絶縁膜上にゲート電極を有し、該ゲート電極は、前記ゲート絶縁膜上に接した第１の導電膜と、前記第１の導電膜上に接した第２の導電膜からなり、前記第２の濃度の不純物領域は、ゲート絶縁膜を介して前記第１の導電膜と重なる領域（Ｌov領域）と重ならない領域（Ｌoff領域）を有しており、前記第１のｐチャネル型ＴＦＴおよび前記第２のｐチャネル型ＴＦＴは、チャネル形成領域、ソース領域、ドレイン領域および第５の濃度の不純物領域を含む半導体層を有していることを特徴とする半導体装置である。
【００１４】
上記発明において、前記ｎチャネル型ＴＦＴ、前記ｐチャネル型ＴＦＴまたは前記画素ＴＦＴのゲート電極は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、前記元素を主成分とする合金材料もしくは化合物材料からなることを特徴とする半導体装置である。
【００１５】
上記発明において、画素部には、複数の凸部が形成されており、前記画素部に形成されたＴＦＴと電気的に接続されている画素電極は、凹凸であり、前記画素電極の凹凸の曲率半径は、０．１〜０．４μｍであり、前記画素電極の凹凸の高さは、０．３〜３μｍであることを特徴とする半導体装置である。
【００１６】
【発明の実施の形態】
（実施形態１）
本発明の実施の形態について、以下に図１及び図２を用いて説明する。
【００１７】
基板１０上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等の絶縁膜から成る下地絶縁膜１１を形成する。本実施形態では下地絶縁膜１１として２層構造１１ａ、１１ｂを用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。
【００１８】
次いで、下地絶縁膜１１上に非晶質半導体膜を３０〜６０ｎｍの厚さで形成する。非晶質半導体膜の材料に限定はないが、好ましくは、シリコンまたはシリコンゲルマニウム（ＳｉxＧｅ1-x；０＜ｘ＜１、代表的には、ｘ＝０．００１〜０．０５）合金などで形成すると良い。次いで、前記非晶質半導体膜に公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングし、半導体層１２〜１４を形成する。
【００１９】
また、半導体層１２〜１４を形成した後、ｎチャネル型ＴＦＴのしきい値（Ｖｔｈ）を制御するためにｐ型を付与する不純物元素を添加してもよい。半導体に対してｐ型を付与する不純物元素には、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期表の１３族に属する元素が知られている。
【００２０】
次いで、島状半導体層１２〜１４を覆うゲート絶縁膜１５を形成する。ゲート絶縁膜１５は、プラズマＣＶＤ法やスパッタ法で形成し、その厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。勿論、このゲート絶縁膜は、シリコンを含む絶縁膜を単層或いは積層構造として用いることができる。
【００２１】
次いで、ゲート絶縁膜１５上に膜厚２０〜１００ｎｍの第１の導電膜（ＴａＮ）１６ａと、膜厚１００〜４００ｎｍの第２の導電膜（Ｗ）１６ｂとを積層形成する。導電膜１６は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。
【００２２】
次に、フォトリソグラフィ法を用いてレジストからなるマスク１７〜１９を形成し、電極及び配線を形成するため、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法等を用いて第１のエッチング処理を行う。まず、第１のエッチング条件によりＷ膜２０ｂ〜２２ｂをエッチングして第１の導電膜を端部にテーパーを有する形状とし、続けて第２のエッチング条件によりＷ膜とＴａＮ膜２０ａ〜２２ａを同時にエッチングし、第１の形状の導電層２０〜２２を形成する。２６はゲート絶縁膜で、第１の形状の導電層２０〜２２に覆われていない領域も同時にエッチングされて薄くなっている。
【００２３】
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を添加する。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。この場合、第１の形状の導電層２０〜２２がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の濃度の不純物領域２３〜２５が形成される。
【００２４】
次に、レジストからなるマスクを除去せずに図１（Ｃ）に示すように第２のエッチング処理を行う。このエッチング条件により異方性エッチングし、第２の形状の第２の導電膜２７ｂ〜２９ｂを形成する。ここで、第１の導電層やゲート絶縁膜もわずかにエッチングされて、第２の形状の第１の導電膜２７ａ〜２９ａが形成され、第２の形状の導電層２７〜２９（第１の導電膜２７ａ〜２９ａ、第２の導電膜２７ｂ〜２９ｂ）とゲート絶縁膜３９が形成される。
【００２５】
次いで、レジストからなるマスクを除去せずに第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてｎ型を付与する不純物元素をドーピングし、図１（Ｂ）で形成された第１の濃度の不純物領域より内側の半導体層に新たな第２の濃度の不純物領域３３〜３５、３６〜３８を形成する。ドーピングは、第２の形状の導電層２７〜２９を不純物元素に対するマスクとして用い、第２の形状の第１の導電膜２７ａ〜２９ａの下部における半導体層にも不純物元素が添加されるようにドーピングする。
【００２６】
こうして、第２の形状の第１の導電膜２７ａ〜２９ａと重なる第３の濃度の不純物領域３６〜３８と、第１の濃度の不純物領域３０〜３２と第３の濃度の不純物領域との間の第２の濃度の不純物領域３３〜３５とを形成する。
【００２７】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク４０を駆動回路部のｎチャネル型ＴＦＴを覆うように形成して、図２（Ａ）に示すように、第３のエッチング処理を行う。これによりｐチャネル型ＴＦＴ及び画素部のＴＦＴの第１の導電層をエッチングして第３の形状の導電層４１、４２を形成する。ここで、マスク４０に覆われていないゲート絶縁膜４３は、わずかにエッチングされ薄くなっている。
【００２８】
このゲート絶縁膜の膜厚差によるばらつきをなくすために、レジストからなるマスクを除去した後、図２（Ｂ）に示すように、ゲート絶縁膜のエッチングを行う。導電層がマスクとなってエッチングされない領域が残り、ゲート絶縁層４４〜４６が形成される。
【００２９】
次いで、新たにレジストからなるマスク４７、４８を形成して図２（Ｂ）に示すように、第３のドーピング処理を行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層にｐ型を付与する不純物元素を添加して、第３の形状の導電層４１を不純物元素に対するマスクとして用い、自己整合的に第４の濃度の不純物領域４９〜５１を形成する。
【００３０】
このようにして、図２（Ｃ）に示すようなＴＦＴを作製することができる。駆動回路７３のｎチャネル型ＴＦＴ７１は、ゲート電極を形成する第２の形状の導電層２７と重なる第３の濃度の不純物領域３６（本明細書中ではＧＯＬＤ領域と呼ぶ）、ゲート電極の外側に形成される第２の濃度の不純物領域３３（本明細書中ではＬＤＤ領域ともいう）とソース領域またはドレイン領域として機能する第１の濃度の不純物領域３０を有している。また、画素部の画素ＴＦＴ７４には、ゲート電極の外側に形成される第３の濃度の不純物領域３８と第２の濃度の不純物領域３５（本明細書中では共にＬＤＤ領域と呼ぶ）とソース領域またはドレイン領域として機能する第１の濃度の不純物領域３２を有している。
【００３１】
（実施形態２）
本実施形態では、画素部にＴＦＴを作製する工程と同一の工程で凸部を形成し、凹凸を有する画素電極を形成する方法について説明する。
【００３２】
ガラス基板、石英基板、シリコン基板、金属基板、ステンレス基板の表面に絶縁膜を形成したもの、または本実施例の処理温度に耐えうる耐熱性を有したプラスチック基板のうちのいずれかの基板上に、下地絶縁膜を形成しその上に半導体層を形成する。
【００３３】
凸部は、フォトマスクを用いて作製すると再現性の高いものが得られるため、画素ＴＦＴ１２０３の作製工程にしたがって作製すればよい。画素ＴＦＴ１２０３の作製と同様に積層される半導体層、ゲート絶縁膜および導電膜を積層して凸部を形成している例を図３〜図５で示している。
【００３４】
凸部の作製方法は特に限定されることなく、上記の膜の単層、またはいずれかの組み合わせの積層を用いることもできる。例えば、半導体層および絶縁膜の積層からなる凸部や導電膜の単層からなる凸部を形成することもできる。すなわち、半導体装置作製のための工程数を増加させることなく、複数の凸部を形成することができる。
【００３５】
こうして形成された凸部および同一工程で形成された画素ＴＦＴ、駆動回路に含まれるＴＦＴを覆うように層間絶縁膜を形成する。絶縁膜の材料によって画素電極の凹凸の曲率を調節することは可能であり、この画素電極の凹凸の曲率半径は、０．１〜０．４μm（好ましくは０．２〜２μm）である。また、有機樹脂膜からなる絶縁膜を形成する場合は、粘度が１０〜１０００ｃｐ（好ましくは４０〜２００ｃｐ）の有機樹脂膜（例えば、ポリイミド、アクリル樹脂といった材料）を用い、十分に凹凸領域の影響をうけて表面に凹凸があらわれる有機樹脂材料を用いる。
【００３６】
凹凸を有する層間絶縁膜が形成されたら、その上に画素電極を形成する。画素電極の表面も絶縁膜の凹凸の影響を受け表面が凹凸化する。この凹凸の高さは０．３〜３μmである。この画素電極の表面に形成された凹凸によって、図６に示すように入射光が反射される際に効果的に光を散乱させることができる。
【００３７】
本発明の実施形態では、画素ＴＦＴが作製される工程に準じて半導体層、ゲート絶縁膜、第１の導電膜および第２の導電膜を積層した凸部を示しているが、特に限定されることはなく、いずれかの層、膜の単層または、組み合わせの積層を用いればよい。工程数を増やさずに、必要な高さを有する凸部を形成することができる。なお、相互に近接する凸部はそれぞれ０．１μm以上、好ましくは１μm隔離されている。
【００３８】
特に限定されることはないが、凸部の大きさはランダムである方がより反射光を散乱させるためには望ましい。また、凸部の形状および配置は不規則であっても規則的であってもよい。さらに、凸部は、画素部の表示領域となる画素電極の下方にあたる領域であれば特に限定されることはない。
上面から観察したときの凸部の大きさは、１００〜４００μm2の範囲内、好ましくは２５〜１００μm2であるとよい。
【００３９】
以上のようにして、作製工程を増やすことなく、凹凸形状の画素電極を作製することができる。
【００４０】
【実施例】
（実施例１）
本発明の実施例を図７〜図１１により説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について詳細に説明する。
【００４１】
基板１００は、ガラス基板、石英基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【００４２】
次いで、図７（Ａ）に示すように、基板１００上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等の絶縁膜から成る下地絶縁膜１０１を形成する。本実施例では下地絶縁膜１０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地絶縁膜１０１の一層目１０１ａとしては、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜１０１ａを５０〜１００ｎｍ形成する。次いで、下地絶縁膜１０１のニ層目１０１ｂとしては、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜１０１ｂを１００〜１５０ｎｍの厚さに積層形成する。
【００４３】
次いで、下地絶縁膜１０１上に非晶質半導体膜を形成する。非晶質半導体膜は、３０〜６０ｎｍの厚さで形成する。非晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉxＧｅ1-x；０＜ｘ＜１、代表的には、ｘ＝０．００１〜０．０５）合金などで形成すると良い。本実施例では、プラズマＣＶＤ法により、ＳｉＨ4ガスを用いて、非晶質シリコン膜を形成する。
【００４４】
また、下地絶縁膜と非晶質半導体膜とは同じ成膜方法で形成可能であるため、下地絶縁膜１０１と非晶質半導体膜を連続形成することも可能である。
【００４５】
次いで、非晶質半導体膜に公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングする。本実施例では、ニッケルを含有する溶液を非晶質シリコン膜上に保持させた後、脱水素化（５００℃、１時間）続けて熱結晶化（５５０℃、４時間）を行い、更に結晶化を改善するためのレーザーアニール処理を行って、結晶質シリコン膜を形成する。そして、この結晶質シリコン膜にフォトリソグラフィ法を用いたパターニング処理を行い、半導体層１０２〜１０６を形成する。
【００４６】
また、半導体層１０２〜１０６を形成した後、ｎチャネル型ＴＦＴのしきい値（Ｖｔｈ）を制御するためにｐ型を付与する不純物元素を添加してもよい。半導体に対してｐ型を付与する不純物元素には、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律第１３族元素が知られている。本実施例では、ボロン（Ｂ）を添加する。
【００４７】
また、レーザー結晶化法で結晶質半導体膜を作成する場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放出されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は、実施者が適宜選択すればよい。
【００４８】
次いで、島状半導体層１０２〜１０６を覆うゲート絶縁膜１０７を形成する。ゲート絶縁膜１０７は、プラズマＣＶＤ法やスパッタ法で形成し、その厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。勿論、このゲート絶縁膜は、シリコンを含む絶縁膜を単層或いは積層構造として用いることができる。
【００４９】
酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho Silicate）とＯ2を混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、形成後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００５０】
次いで、ゲート絶縁膜１０７上に膜厚２０〜１００ｎｍの第１の導電膜（ＴａＮ）１０８と、膜厚１００〜４００ｎｍの第２の導電膜（Ｗ）１０９とを積層形成する。ゲート電極を形成する導電膜は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００５１】
次に、フォトリソグラフィ法を用いてレジストからなるマスク１１０〜１１５を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）にも１５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして端部にテーパーを有する第１の形状の第１の導電膜を形成する。
【００５２】
この後、レジストからなるマスク１１０〜１１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００５３】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により端部がテーパー形状の第１の形状の導電層が形成される。このテーパー部の角度は１５〜４５°となる。こうして、第１のエッチング処理により第１の形状の導電層１１７〜１２２（第１の導電層１１７ａ〜１２２ａと第２の導電層１１７ｂ〜１２２ｂ）を形成する。１１６はゲート絶縁膜であり、第１の形状の導電層１１７〜１２２で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなった領域が形成される。
【００５４】
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を添加する（図７（Ｂ））。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１．５×１０15／cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素として周期表の１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。この場合、導電層１１７〜１２１がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の濃度の不純物領域１２３〜１２７が形成される。第１の濃度の不純物領域１２３〜１２７には１×１０20〜１×１０21／cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００５５】
次に、レジストからなるマスクを除去せずに図７（Ｃ）に示すように第２のエッチング処理を行う。エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２０／２０／２０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）には２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。この第３のエッチング条件によりＷ膜をエッチングする。こうして、上記第３のエッチング条件によりＷ膜を異方性エッチングして第２の形状の導電層１２９〜１３４を形成する。
【００５６】
Ｗ膜やＴａＮ膜に対するＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することができる。ＷとＴａＮのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴａＮ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａＮはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａＮはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａＮの表面が多少酸化される。ＴａＮの酸化物はフッ素や塩素と反応しないため、さらにＴａＮ膜のエッチング速度は低下する。従って、Ｗ膜とＴａＮ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａＮ膜よりも大きくすることが可能となる。
【００５７】
次いで、レジストからなるマスクを除去せずに図８（Ａ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶ、本実施例では９０ｋｅＶの加速電圧とし、１．５×１０14atoms/cm2のドーズ量で行い、図８（Ｂ）で形成された第１の濃度の不純物領域より内側の半導体層に新たな不純物領域を形成する。ドーピングは、第２の形状の導電層１２９〜１３３を不純物元素に対するマスクとして用い、第２の形状の第１の導電層１２９ａ〜１３３ａの下部における半導体層にも不純物元素が添加されるようにドーピングする。
【００５８】
こうして、第２の形状の第１の導電層１２９ａ〜１３３ａと重なる第３の濃度の不純物領域１４０〜１４４と、第１の濃度の不純物領域１４５〜１４９と第３の濃度の不純物領域との間の第２の濃度の不純物領域１３５〜１３９とを形成する。
【００５９】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク１５０、１５１を形成して、図８（Ｂ）に示すように、第３のエッチング処理を行う。エッチング用ガスにＳＦ6とＣｌ2とを用い、それぞれのガス流量比を５０／１０（ｓｃｃｍ）とし、１．３Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約３０秒のエッチングを行う。基板側（試料ステージ）には１０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。こうして、前記第３のエッチング条件により後のｐチャネル型ＴＦＴ及び後の画素部のＴＦＴのＴａＮ膜をエッチングして第３の形状の導電層１５２〜１５５を形成する。
【００６０】
なお、本明細書において、例えば後のｐチャネル型ＴＦＴとは、作製工程中のＴＦＴであって完成後にｐチャネル型ＴＦＴとして機能するＴＦＴのことを指す。いずれのＴＦＴにも適応する。
【００６１】
そして、レジストからなるマスクを除去した後、図８（Ｃ）に示すように、ゲート絶縁膜のエッチングを行う。エッチング用ガスとしてＣＨＦ3を用い、ガス流量を３５ｓｃｃｍ、８００ＷのＲＦ電力を投入してプラズマを生成してエッチングを行った。ここでは、第２の形状の導電層１２９、１３１と第３の形状の導電層１５２〜１５５がマスクの役割をし、ＴＦＴ毎にゲート絶縁膜は切断される（１５７〜１６２）。
【００６２】
次いで、新たにレジストからなるマスク１６４〜１６６を形成して図９（Ａ）に示すように、第３のドーピング処理を行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された第４の濃度の不純物領域１６７〜１７２を形成する。第３の形状の導電層１５２、１５４を不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に第４の濃度の不純物領域を形成する。本実施例では、第４の濃度の不純物領域１６７〜１７２はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。この第３のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク１６４〜１６６で覆われている。第１のドーピング処理及び第２のドーピング処理によって、第４の濃度の不純物領域１６７〜１７２にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度の方が高くなるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【００６３】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。本実施例において、全ての不純物領域が、導電層をマスクとして自己整合的に形成された。半導体層と重なる第３の形状の導電層１２９、１３０、１５２及び１５３がゲート電極として機能する。また、１５５はソース配線、１５４は保持容量の一方の電極となる容量配線として機能する。
【００６４】
次いで、レジストからなるマスク１６４〜１６６を除去し、全面を覆う第１層間絶縁膜１７３を形成する。この第１層間絶縁膜１７３としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化シリコン膜を形成した。勿論、第１層間絶縁膜１７３は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００６５】
次いで、図９（Ｂ）に示すように、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１００ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよい。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００６６】
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが、高濃度にリンを含む領域１４５〜１４９、１６７、１７０にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００６７】
次いで、第１の層間絶縁膜１７３上に有機絶縁物材料から成る第２の層間絶縁膜１７４を形成する。次いで、ソース配線１５５に達するコンタクトホールと各不純物領域１４５、１４７、１４８ａ、１６７、１７０に達するコンタクトホールを形成するためのパターニングを行う。
【００６８】
そして、駆動回路１４０６において、第１の濃度の不純物領域または第４の濃度の不純物領域とそれぞれ電気的に接続する配線１７５〜１８０を形成する。なお、これらの配線は、膜厚５０〜２５０ｎｍのＴｉ膜と、膜厚３００〜５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。
【００６９】
また、画素部１４０７においては、画素電極１８３、ゲート線１８２、接続電極１８１を形成する（図９（Ｃ））。この接続電極１８１によりソース線１５５は、画素ＴＦＴ１４０４と電気的な接続が形成される。また、ゲート線１８２は、第３の形状の導電層（画素ＴＦＴのゲート電極）１５３と電気的な接続が形成される。また、画素電極１８３は、画素ＴＦＴのドレイン領域と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層と電気的な接続が形成される。また、画素電極１８３としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等、反射性の優れた材料を用いることが望ましい。
【００７０】
以上の様にして、ｎチャネル型ＴＦＴ１４０１、ｐチャネル型ＴＦＴ１４０２、ｎチャネル型ＴＦＴ１４０３を有する駆動回路１４０６と、画素ＴＦＴ１４０４、保持容量１４０５とを有する画素部１４０７を同一基板上に形成することができる。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【００７１】
駆動回路１４０６のｎチャネル型ＴＦＴ１４０１はチャネル形成領域１８４、ゲート電極を形成する第３の形状の導電層１２９と重なる第３の濃度の不純物領域１４０（ＧＯＬＤ領域）、ゲート電極の外側に形成される第２の濃度の不純物領域１３５（ＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の濃度の不純物領域１４５を有している。ｐチャネル型ＴＦＴ１４０２にはチャネル形成領域１８５、ゲート電極の外側に形成される第４の濃度の不純物領域１６８、１６９、ソース領域またはドレイン領域として機能する第４の濃度の不純物領域１６７を有している。ｎチャネル型ＴＦＴ１４０３にはチャネル形成領域１８６、ゲート電極を形成する第３の形状の導電層１３１と重なる第３の濃度の不純物領域１４２（ＧＯＬＤ領域）、ゲート電極の外側に形成される第２の濃度の不純物領域１３７（ＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の濃度の不純物領域１４７を有している。
【００７２】
画素部の画素ＴＦＴ１４０４にはチャネル形成領域１８７、ゲート電極の外側に形成される第３の濃度の不純物領域１４３と第２の濃度の不純物領域１３８（共にＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の濃度の不純物領域１４８ａを有している。また、保持容量１４０５の一方の電極として機能する半導体層１７０〜１７２には第４の濃度の不純物領域と同じ濃度で、それぞれｐ型を付与する不純物元素が添加されている。保持容量１４０５は、絶縁膜（ゲート絶縁膜と同一膜）を誘電体として、容量配線１５４と、半導体層１７０〜１７２とで形成している。
【００７３】
本実施例では、画素部及び駆動回路が要求する回路仕様に応じて各回路を形成するＴＦＴの構造を最適化し、半導体装置の動作性能及び信頼性を向上させることができる。具体的には、ｎチャネル型ＴＦＴは回路仕様に応じてＬＤＤ構造或いはＧＯＬＤ構造を使い分けることによって、同一基板上に高速動作またはホットキャリア対策を重視したＴＦＴ構造と、低オフ電流動作を重視したＴＦＴ構造とを実現できる。
【００７４】
例えば、アクティブマトリクス型液晶表示装置の場合、ｎチャネル型ＴＦＴ１４０１、１４０３は高速動作を重視するシフトレジスタ、分周波回路、信号分割回路、レベルシフタ、バッファなどの駆動回路に適している。すなわち、ＧＯＬＤ領域を形成することで、ホットキャリア対策を重視した構造となっている。
【００７５】
また、画素ＴＦＴ１４０４は、ｎチャネル型ＴＦＴであり、低オフ電流動作を重視した構造になっている。そのため、画素部の他にサンプリング回路にも適している。すなわち、オフ電流値を増加させる要因となりうるＧＯＬＤ領域を配置せず、ＬＤＤ領域とオフセット領域を配置することで低オフ電流動作を実現している。また、第１の濃度の不純物領域１４８ｂはオフ電流値を低減する上で非常に有効であることが確認されている。
【００７６】
本実施例で作製するアクティブマトリクス基板の画素部の上面図を図１０に示す。なお、図７〜図９に対応する部分には同じ符号を用いている。図１０中の鎖線Ａ−Ａ’は図９中の鎖線Ａ―Ａ’で切断した断面図に対応している。また、図１０中の鎖線Ｂ−Ｂ’は図９中の鎖線Ｂ―Ｂ’で切断した断面図に対応している。
【００７７】
このように、本実施例の画素構造を有するアクティブマトリクス基板は、一部が画素ＴＦＴのゲート電極１５３とゲート線１８２とを異なる層に形成し、ゲート線１８２で半導体層を遮光することを特徴としている。
【００７８】
また、本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。
【００７９】
また、本実施例の画素電極の表面を公知の方法、例えばサンドブラスト法やエッチング法等により凹凸化させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させることが望ましい。
【００８０】
上述の画素構造とすることにより大きな面積を有する画素電極を配置でき、開口率を向上させることができる。
【００８１】
また、本実施例で示す工程に従えば、アクティブマトリクス基板の作製に必要なフォトマスクの数を６枚（半導体層パターンマスク、第１配線パターンマスク（画素ＴＦＴのゲート電極１５３、容量配線１５４、ソース線１５５を含む）、ｐチャネル型ＴＦＴ及び画素部ＴＦＴの導電層形成のパターンマスク、ｐチャネル型ＴＦＴのソース領域及びドレイン領域形成のパターンマスク、コンタクトホール形成のパターンマスク、第２配線パターンマスク（画素電極１８３、接続電極１８１、ゲート線１８２を含む））とすることができる。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することができる。
【００８２】
図１１には透過型の液晶表示装置に適したアクティブマトリクス基板の断面図を示す。第２の層間膜形成までは、上記の反射型のものと同じである。第２の層間膜上に透明導電膜を形成する。そして、透明導電膜層１９１を形成するためにパターニングを行う。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができる。
【００８３】
そして、駆動回路１４０６において第１の濃度の不純物領域又は第４の濃度の不純物領域とそれぞれで電気的に接続する配線１７５〜１８０を形成する。なお、これらの配線は、膜厚５０〜２５０ｎｍのＴｉ膜と、膜厚３００〜５００ｎｍの合金（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。また、画素部１４０７においては、画素電極１９１、ゲート線１８２、接続電極１９２、１９３を形成する。接続電極１９２、１９３は、画素電極１９１に重なるように形成する。このように、マスク枚数を１枚増やして透過型の液晶表示装置に適したアクティブマトリクス基板を作製することができる。
【００８４】
また、本実施例により得られたＴＦＴの特性は、良好な値を示した。そのうち、画素ＴＦＴのＴＦＴ特性（Ｖ−Ｉ特性）を図３７に示す。なお、ゲートリークも図中に示したが、十分に抑えられている。特に本発明の画素ＴＦＴ構造は、オフ電流を抑える構造であり、移動度も優れた値を示している。オフ電流とは、ＴＦＴがオフ状態にある時、流れるドレイン電流である。
【００８５】
また、図３７はサンプル１〜８のＶ−Ｉ特性グラフを示したものであるが、そのうち、サンプル３のＴＦＴ特性を図３８に示す。
【００８６】
本発明の構造とすることによって、Ｖ−Ｉ特性グラフにおける立ち上がり点での電圧値を示すしきい値（Ｖｔｈ）は、０．２６３Ｖとなっており、非常に小さく良好な値を示している。この差が小さければ小さいほど短チャネル効果が抑えられていると言える。また、キャリアの移動しやすさを示すパラメータである移動度（μFE）は、１１９．２（ｃｍ2／Ｖｓ）と優れたものとなっている。また、Ｉ―Ｖカーブの立ち上がり部分における最大傾きの逆数を示すＳ値（サブスレッシュルド係数）は、０．１９６（Ｖ／decade）となった。また、ＶＤ＝５Ｖの時のオフ電流（ＩOFF2）は、０．３９ｐＡであり、オン電流（ＩON2）は、７０μＡを示している。オン電流とは、ＴＦＴがオン状態にある時、流れるドレイン電流である。なお、Shift-1は、Ｉ―Ｖカーブの立ち上がりの電圧値を示している。
以上に示すように、本発明を用いることにより、良好な特性を有する半導体装置を実現することができる。
【００８７】
（実施例２）
図３９は本発明を用いて作製されるインバーター回路のｐチャネル型ＴＦＴ２１００とｎチャネル型ＴＦＴ２２００を示している。これらのＴＦＴは下地絶縁膜２００２が形成された基板２００１上に形成されている。
【００８８】
ｐチャネル型ＴＦＴ２１００は、半導体層２００３、ゲート絶縁膜２０２１、第１の導電層２００５aと第２の導電層２００５ｂから成るゲート電極を有している。半導体層２００３にはチャネル形成領域２０１２、ソース領域２０１３、ドレイン領域２０１４、及び該ドレイン領域とチャネル形成領域との間のＬＤＤ領域２０１５が形成されている。
【００８９】
ゲート電極は、ソース領域側において第１の導電膜２００５aと第２の導電膜２００５ｂが接する端部は概略一致しているが、ドレイン領域側では第１の導電層２００５aの端部が外側に形成されている。このような構造は図８（Ｂ）の第３のエッチング処理において形成するレジストによるマスクをゲート電極の片側のみを覆うように形成することで実現することができる。
【００９０】
ｐチャネル型ＴＦＴでは、その後、ｐ型の不純物元素がイオンドーピング法などで添加され、半導体層２００３に不純物領域が形成される。ＬＤＤ領域２０１５は第１の導電層２００５aをマスクとして形成することが可能である。これは、イオンドーピング法において、加速電圧の制御により１回のドーピング処理でソース領域及びドレイン領域と、ＬＤＤ領域の両方を形成することも可能であるが、加速電圧を最適化して、２回のドーピング処理で形成しても良い。
【００９１】
一方、ｎチャネル型ＴＦＴ２２００には、半導体層２００４、ゲート絶縁膜２０２２、第１の導電膜２００６aと第２の導電膜２００６ｂから成るゲート電極を有している。半導体層２００４にはチャネル形成領域２０１６、ソース領域２０１７、ドレイン領域２０１８、及びＬＤＤ領域２０１９、２０２０が形成されている。
【００９２】
ｎチャネル型ＴＦＴ２２００のゲート電極も同様に、ソース領域側において第１の導電膜２００６aと第２の導電膜２００６ｂが接する端部は概略一致し、ドレイン領域側では第１の導電膜２００６aの端部が外側に形成されている。ソース領域側のＬＤＤ領域２０１９はゲート電極とオーバーラップしないＬＤＤであり、ドレイン側のＬＤＤ領域２０２０はゲート電極とオーバーラップしている。
【００９３】
このように、ｐチャネル型ＴＦＴとｎチャネル型ＴＦＴにおいてゲート電極とオーバーラップするＬＤＤをドレイン側に形成することにより、ドレイン近傍の電界強度を緩和して、ホットキャリア効果によるＴＦＴの劣化を防ぐことができる。特に、チャネル長がサブミクロンサイズになるとその効果はｐチャネル型ＴＦＴにも要求されてくる。
【００９４】
しかし、ゲート電極とオーバーラップするLDD領域はゲート電極にかかる寄生容量を増大させるので、電界を緩和する必要にないソース側に設ける必要は必ずしもない。
【００９５】
本発明によれば、図３９に示すように、ＬＤＤ領域をドレイン側にのみ形成することが可能である。また、これらソース領域及びドレイン領域、ＬＤＤ領域は全て自己整合的に形成することが可能であるので、デザインルールの微細化にも容易に対応することができる。
【００９６】
本実施例で示すＴＦＴの構成は、インバーター回路のようにドレイン領域の位置が予め決定されているＴＦＴに対して特に効果的に活用することができる。また、このようなＴＦＴの構成は、レジストによるマスクパターンの変更のみで、実施例１に示す工程に自由に組み入れることができる。
【００９７】
（実施例３）
実施例２で示すインバーター回路のｐチャネル型ＴＦＴとｎチャネル型ＴＦＴにおいて、駆動電圧が１０Ｖ以下である場合には、ホットキャリア効果による劣化が顕著に現れないため、ゲート電極とオーバーラップするＬＤＤ領域を必ずしも形成しなくても良い。その場合、ｐチャネル型ＴＦＴは図１１で示すｐチャネル型ＴＦＴ４０２と同じ構成となる。また、ｎチャネル型ＴＦＴは図１１で示すｎチャネル型ＴＦＴ４０４と同じ構成となり、シングルゲート構造で形成すれば良い。
【００９８】
（実施例４）
実施例１に記載のアクティブマトリクス基板において、チャネル長を０．６μm以下とする場合には、ｐチャネル型ＴＦＴにもゲート電極とオーバーラップするＬＤＤ領域を形成することが望ましい。その場合、当該ＬＤＤ領域は、図１１で示すｎチャネル型ＴＦＴ１４０１と同様にして作製し、添加する不純物元素にｐ型の不純物を適用すれば同様な構造で形成することができる。また、当該ＬＤＤ領域は、シフトレジスタ回路やバッファ回路のように予めソース及びドレインの方向が確定している場合には実施例２で示すように、ドレイン側の片側に設ければ良い。
【００９９】
（実施例５）
本実施例では実施例１と異なる工程順序でＴＦＴを作製する場合について図１２を用いて説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様であるので、同じ工程については同一の符号を用いることとする。また、添加する不純物元素も実施例１と同じ不純物元素を用いる。
【０１００】
まず、実施例１に示す作製工程に従い、第１のエッチング処理および第１のドーピング処理を行って、図７（Ｂ）の状態まで形成する。
【０１０１】
この後、レジストからなるマスク１１０〜１１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4およびＣｌ2を用い、それぞれのガス流量比を３０／３０（SCCM）とし、１Paの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4およびＣｌ2を混合した第２のエッチング条件では、導電膜（Ａ）ＴａＮ膜および導電膜（Ｂ）Ｗ膜が同程度にエッチングされ、第１の形状の第１の導電膜２１７ａ〜２２３ａおよび第１の形状の第２の導電膜２１７ｂ〜２２３ｂからなる第１の形状のゲート電極および配線２１７〜２２３が形成される。
【０１０２】
レジストからなるマスク１１０〜１１５を除去せずに第２のドーピング処理を行う。半導体層１０２〜１０６に、ｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加する。ドーピング処理は、イオンドープ法、もしくはイオン注入法で行えばよい。ｎ型不純物元素としては、周期律表の第１５族に属する元素、典型的にはリン（Ｐ）またはヒ素（Ａｓ）といった元素を用いる。この場合、第１の形状のゲート電極および容量配線２１７〜２２１がマスクとなって自己整合的に第１の濃度の不純物領域２２４ａ〜２２４ｅが形成される（図１２（Ａ））。
【０１０３】
次に、レジストからなるマスク１１０〜１１５をそのままに第３のエッチング処理を行う。エッチングガスにＣＦ4、Ｃｌ2およびＯ2を用い、それぞれのガス流量比を２０／２０／２０（SCCM）とし、１．０Paの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）には、２０ＷのＲＦ（１３．５６MHz）電力を投入して約８０秒のエッチング処理を行う。これにより第２の形状の第１の導電膜２２５ａ〜２３１ａおよび第２の形状の第２の導電膜２２５ｂ〜２３１ｂからなる第２の形状のゲート電極および配線２２５〜２３１が形成される。
【０１０４】
次いで、レジストからなるマスク１１０〜１１５をそのままに、第２の形状の導電層および容量配線２２５〜２２９をマスクとして用い、第２の形状の第１の導電膜（ＴａＮ膜）の下部にもｎ型不純物元素が添加されるように第３のドーピング処理を行う。この処理により、第１の濃度の不純物領域とチャネル形成領域との間にｎ型不純物元素濃度が１×１０18〜１×１０19atoms/cm3の第２の濃度の不純物領域２３２ａ〜２３２ｅが形成される。また、第１の濃度の不純物領域２２４ａ〜２２４ｅのｎ型不純物元素濃度は１×１０20〜１×１０21atoms/cm3となる（図１２（Ｂ））。
【０１０５】
次いで、レジストからなるマスク１１０〜１１５を除去し、後のｎチャネル型ＴＦＴおよび後の画素ＴＦＴを覆うレジストからなるマスク２３３、２３４を形成し、第４のドーピング処理を行う。第２の形状の導電層２２６、２２７、容量配線２２９をマスクにして後の第１のｐチャネル型ＴＦＴおよび後の第２のｐチャネル型ＴＦＴの半導体層にｐ型不純物元素を添加して、自己整合的に第４の濃度の不純物領域２３５ａ〜２３５ｃおよび第５の濃度の不純物領域２３５ｄ〜２３５ｆを形成する。本実施形態では、ｐ型不純物領域はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。第４の濃度の不純物領域（ｐ+）２３５ａ〜２３５ｃのｐ型不純物元素濃度は、２×１０20〜２×１０21 atoms/cm3、第５の濃度の不純物領域２３５ｄ〜２３５ｆのｐ型不純物元素濃度は、２×１０17〜２×１０19 atoms/cm3となる。なお、あらかじめｐチャネル型ＴＦＴの半導体層には、ｎ型不純物元素が添加されているが、第４のドーピング処理の際に添加されるｐ型不純物元素の濃度の方が高くなるようにドーピング処理することにより、後のｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない（図１３（Ａ））。
【０１０６】
次いで、レジストからなるマスク２３６、２３７で駆動回路のｎチャネル型ＴＦＴおよび第１のｐチャネル型ＴＦＴを覆い、第４のエッチング処理を行う。エッチングガスには、Ｃｌ2を用い、ガスの流量は８０（SCCM）とし、１．２Paの圧力でコイル型の電極に３５０ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約３０秒エッチングを行う。基板側（試料ステージ）、には５０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。こうして駆動回路の第２のｐチャネル型ＴＦＴおよび画素部の画素ＴＦＴに第３の形状の導電層（第３の形状の第１の導電膜２３８ａ〜２３９ａおよび第３の形状の第２の導電膜２３８ｂ〜２３９ｂからなる）２３８、２３９、容量配線２４０、配線２４１、２４２が形成される（図１３（Ｂ））。なお、ここまでの処理により、ゲ−ト絶縁膜の第３の形状の導電層が形成されていない露出された領域は、画素部が３０ｎｍ程度、駆動回路が４０ｎｍ程度の膜厚となる。
【０１０７】
以上までの工程で、それぞれの半導体層に不純物領域が形成される。この後は、実施例１で開示された無機層間絶縁膜を形成する工程以降にしたがってアクティブマトリクス基板の作製を行えばよい。
【０１０８】
本実施例は、実施例１で開示した作製工程にしたがってＴＦＴを作製することによって、容易に実現することができる。また、本実施例では画素ＴＦＴと制御回路の構成のみ示しているが、実施例１の作製工程にしたがえば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ回路、オペアンプ回路、γ補正回路、さらには、メモリ回路やマイクロプロセッサ回路などの信号処理回路（論理回路といってもよい）を同一基板上に設けることもできる。
【０１０９】
（実施例６）
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について図１４を用いて説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様であるので、同じ工程については同一の符号を用いることとする。また、添加する不純物元素も実施例１と同じ不純物元素を用いる。
【０１１０】
まず、実施例１に示す作製工程にしたがい、第１のエッチング処理および第１のドーピング処理を行って、図７（Ｂ）の状態まで形成する。次いで、第２のエッチング処理を行う。エッチング用ガスにＣＦ4、Ｃｌ2およびＯ2を用い、それぞれのガス流量比を２０／２０／２０（SCCM）とし、１．０Paの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約６０秒程度のエッチングを行う。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアスを印加する。第２のエッチング処理により、図１４（Ａ）に示すような第２の形状の導電層３０１〜３０４および配線３０５〜３０７が形成される。
【０１１１】
次いで、第２の形状の第２の導電膜をマスクとして自己整合的に、第２の形状の第１の導電膜を介して半導体層にｎ型不純物元素を添加する。これによりチャネル形成領域と第１の濃度の不純物領域３０８ａ〜３０８ｅとの間にｎ型不純物元素の濃度が１×１０18〜１×１０19atoms/cm3の第２の濃度の不純物領域３０８ｆ〜３０８ｊが形成される。このとき、第１の濃度の不純物領域３０８ａ〜ｅのｎ型不純物元素の濃度は、１×１０20〜１×１０21atoms/cm3となる。
【０１１２】
次に、レジストからなるマスク１１０〜１１６を除去し、新たにｎチャネル型ＴＦＴおよび画素ＴＦＴを覆うレジストからなるマスク３０９、３１０を形成して第３のドーピング処理を行う。この第３のドーピング処理により、第２の形状の導電層をマスクとして自己整合的にｐチャネル型ＴＦＴの半導体層にｐ型不純物元素が添加され、第４の濃度の不純物領域３１１ａ〜３１１ｃおよび第５の濃度の不純物領域３１１ｄ〜３１１ｆが形成される（図１４（Ｂ））。
【０１１３】
次いで、レジストからなるマスク３０９、３１０を除去し、新たにレジストからなるマスク３１２、３１３を形成して、ｎチャネル型ＴＦＴおよび第２のｐチャネル型ＴＦＴを覆う。エッチング用ガスとして、Ｃｌ2を用い、ガスの流量を８０（SCCM）とし、１．２Paの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入して、プラズマを生成して約４０秒のエッチングを行う。基板側（試料ステージ）には１０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。こうして、第１のｐチャネル型ＴＦＴおよび画素ＴＦＴにおいて第３の形状の導電層（第３の形状の第１の導電膜３１４ａ〜３１５ａおよび第３の形状の第２の導電膜３１４ｂ〜３１５ｂからなる）３１４、３１５および配線３１６〜３１８が形成される（図１４（Ｃ））。
【０１１４】
第３のエッチング処理により、第１のｐチャネル型ＴＦＴおよび画素ＴＦＴの半導体層にオフセット領域３１１ｇ、３１１ｈが形成される。なお、本明細書において、オフセット領域とは、チャネル形成領域と同一組成の半導体層（含まれる不純物元素がチャネル形成領域と同一であるという意味）で、ゲート電極と重ならない領域を指す。このオフセット領域３１１ｇ、３１１ｈは単なる抵抗として機能し、オフ電流値を低減する上で非常に効果がある。
【０１１５】
この後は、実施例１で開示された無機層間絶縁膜を形成する工程以降にしたがってアクティブマトリクス基板の作製を行えばよい。
【０１１６】
本実施例は、実施例１で開示した作製工程にしたがってＴＦＴを作製することによって、容易に実現することができる。また、本実施例では画素ＴＦＴと制御回路の構成のみ示しているが、実施例１の作製工程にしたがえば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ回路、オペアンプ回路、γ補正回路、さらには、メモリ回路やマイクロプロセッサ回路などの信号処理回路（論理回路といってもよい）を同一基板上に設けることもできる。
【０１１７】
（実施例７）
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について図１５を用いて説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様であるので、同じ工程については同一の符号を用いることとする。
【０１１８】
まず、実施例１に示す作製工程にしたがって、第１のエッチング処理および第１のドーピング処理を行って、図７（Ｂ）の状態まで形成する。次いで、第２のエッチング処理を行う。第２のエッチング処理は、エッチング用ガスにＣＦ4、Ｃｌ2およびＯ2を用いてそれぞれのガス流量比は２０／２０／２０（SCCM）とし、１．０Paの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約８０秒のエッチングを行う。基板側（試料ステージ）には２０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアスを印加する。こうして第２の形状の導電層および配線が形成される。
【０１１９】
次いで、ｎチャネル型ＴＦＴおよび画素ＴＦＴをレジストからなるマスク４０１、４０２で覆って第２のドーピング処理を行う。この第２のドーピング処理により、ｐ型不純物元素がｐチャネル型ＴＦＴの半導体層に添加される。第２の形状の第２の導電膜をマスクとして自己整合的に、第２の形状の第１の導電膜を介してｐ型不純物元素を添加し、第４の濃度の不純物領域４０３ａ〜ｃおよび第５の濃度の不純物領域４０３ｄ〜ｆが形成される（図１５（Ａ））。
【０１２０】
次いで、レジストからなるマスク４０４、４０５でｎチャネル型ＴＦＴおよび第２のｐチャネル型ＴＦＴを覆って、第３のエッチング処理を行う。エッチング用ガスにＣｌ2を用い、ガスの流量を８０（SCCM）とし、１．２Paの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約４０秒エッチング処理を行った。基板側（試料ステージ）には２０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアスを印加する。こうして第３の形状の導電層４０６、４０７および配線４０８〜４１０が形成される（図１５（Ｂ））。
【０１２１】
続いて、レジストからなるマスク４０４、４０５を除去し、第３のドーピング処理を行う。第３のドーピング処理では、ｎ型不純物元素を添加する。なお、ｐチャネル型ＴＦＴの半導体層にはｐ型不純物元素が、ｎ型不純物元素の濃度より高い濃度で添加されているため、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するのになんら問題は生じない（図１５（Ｃ））。
【０１２２】
ここまでの工程が終了したら、実施例１で開示された無機層間絶縁膜を形成する工程以降にしたがってアクティブマトリクス基板の作製を行えばよい。
【０１２３】
本実施例は、実施例１で開示した作製工程にしたがってＴＦＴを作製することによって、容易に実現することができる。また、本実施例では画素ＴＦＴと制御回路の構成のみ示しているが、実施例１の作製工程にしたがえば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ回路、オペアンプ回路、γ補正回路、さらには、メモリ回路やマイクロプロセッサ回路などの信号処理回路（論理回路といってもよい）を同一基板上に設けることもできる。
【０１２４】
（実施例８）
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について図１６を用いて説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様であるので、同じ工程については同一の符号を用いることとする。
【０１２５】
まず、実施例１に示す作製工程にしたがって、第２のエッチング処理および第２のドーピング処理を行って、図７（Ｃ）の状態まで形成する。
【０１２６】
次いで、レジストからなるマスク５０１を形成し、ｎチャネル型ＴＦＴを覆い、第３のエッチング処理を行う。第３のエッチング処理は、エッチング用ガスとしてＣｌ2を用い、ガスの流量は８０（SCCM）とし、１．２Paの圧力でコイル型の電極に３５０ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約４０秒のエッチングを行う。基板側（試料ステージ）には５０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。こうして第３の形状の導電層および配線５０２〜５０７が形成される（図１６（Ｂ））。
【０１２７】
レジストからなるマスクを除去した後、ゲート絶縁膜のエッチングを行う。エッチング用ガスＣＨＦ3を用い、ガスの流量を３５（SCCM）とし８００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成してエッチングを行う。ここでは、ｎチャネル型ＴＦＴは第２の形状のゲート電極、その他は第３の形状の導電層および容量配線がマスクとなっており、ＴＦＴ毎にゲート絶縁膜は切断されゲート絶縁膜５０８〜５１４が形成される（図１６（Ｃ））。
【０１２８】
次いで、新たにレジストからなるマスク５１５、５１６を形成して第３のドーピング処理を行う。第３のドーピング処理により、ｐチャネル型ＴＦＴの半導体層にｐ型不純物元素を添加して、第３の形状のゲート電極および容量配線をマスクとして、自己整合的に第４の濃度の不純物領域５１７ａ〜５１７ｃおよび第５の濃度の不純物領域５１７ｄ〜５１７ｆが形成される（図１７）。
【０１２９】
ここまでの工程が終了したら、実施例１で開示された無機層間絶縁膜を形成する工程以降にしたがってアクティブマトリクス基板の作製を行えばよい。
本実施例は、実施例１で開示した作製工程にしたがってＴＦＴを作製することによって、容易に実現することができる。また、本実施例では画素ＴＦＴと制御回路の構成のみ示しているが、実施例１の作製工程にしたがえば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ回路、オペアンプ回路、γ補正回路、さらには、メモリ回路やマイクロプロセッサ回路などの信号処理回路（論理回路といってもよい）を同一基板上に設けることもできる。
【０１３０】
（実施例９）
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について図１８を用いて説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様であるので、同じ工程については同一の符号を用いることとする。
【０１３１】
まず、実施例１で示す作製工程にしたがって、第２のエッチング処理および第２のドーピング処理を行って、図７（Ｃ）の第２の形状の導電層および配線が形成される工程まで行う。
【０１３２】
次いで、レジストからなるマスク６０１でｎチャネル型ＴＦＴを覆い、第３のエッチング処理を行う。エッチング用ガスとしてＣｌ2を用い、ガスの流量は８０（SCCM）とし、１．２Paの圧力でコイル型の電極に３５０ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約４０秒のエッチングを行う。基板側（試料ステージ）には５０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。こうして第３の形状の導電層および配線６０２〜６０７が形成される（図１８（Ｂ））。
【０１３３】
次いで、レジストからなるマスク６０１を除去し、新たにレジストからなるマスク６０８、６０９を形成してｎチャネル型ＴＦＴおよび画素ＴＦＴを覆い、第３のドーピング処理を行う。ｐ型不純物元素を添加し、第４の濃度のｐ型不純物領域６１０ａ〜６１０ｃ、第５の濃度の不純物領域６１０ｄ〜６１０ｆを形成する（図１８（Ｃ））。
【０１３４】
ここまでの工程が終了したら、実施例１で開示された無機層間絶縁膜を形成する工程以降にしたがってアクティブマトリクス基板の作製を行えばよい。
【０１３５】
本実施例は、実施例１で開示した作製工程に従って、ＴＦＴを作製することによって、容易に実現することができる。また、本実施例では画素ＴＦＴと制御回路の構成のみ示しているが、実施例１の作製工程にしたがえば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ回路、オペアンプ回路、γ補正回路、さらには、メモリ回路やマイクロプロセッサ回路などの信号処理回路（論理回路といってもよい）を同一基板上に設けることもできる。
【０１３６】
（実施例１０）
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について図１９を用いて説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様であるので、同じ工程については同一の符号を用いることとする。
【０１３７】
まず、実施例１に示す作製工程にしたがって、第１のエッチング処理および第１のドーピング処理を行って、図７（Ｂ）の状態まで形成する。次いで、第２のエッチング処理を行う。第２のエッチング処理は、第１のエッチング条件として、エッチング用ガスにＣＦ4、Ｃｌ2を用い、それぞれのガスの流量比を３０／３０（SCCM）とし、１．０Paの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約３０秒のエッチングを行う。基板側（試料ステージ）には２０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアスを印加する（図１９（Ｂ））。続いて、第２のエッチング条件としてエッチング用ガスにＣＦ4、Ｃｌ2およびＯ2を用い、それぞれのガスの流量比を２０／２０／２０（SCCM）とし、１．０Paの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約６０秒のエッチングを行う。基板側（試料ステージ）には２０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアスを印加する。こうして第２の形状の導電層および配線７０１〜７０７が形成される（図１９（Ｃ））。
【０１３８】
次いで、第２のドーピング処理を行う。ｎ型不純物元素を添加して、第２の形状のゲート電極および容量配線をマスクとして用い、ｎ型不純物元素濃度が１×１０18〜１×１０19atoms/cm3の第２の濃度の不純物領域７０８ａ〜７０８ｅを自己整合的に形成する。また、このとき、第１の濃度の不純物領域のｎ型不純物元素濃度は１×１０20〜１×１０21atoms/cm3となる（図２０（Ａ））。
【０１３９】
本実施例では、第２のエッチング処理で、２段階に導電膜をエッチングしており、第１の導電膜が第１の条件のエッチング処理において後退するため、ゲート電極がゲート絶縁膜を介して第２の濃度の不純物領域と重なるＬov領域および第２の濃度の不純物領域と重ならないＬoff領域７１９が形成されている。
【０１４０】
次いで、レジストからなるマスク７０９を形成し、ｎチャネル型ＴＦＴを覆い、第３のエッチング処理を行う。第３のエッチング処理は、エッチング用ガスとしてＣｌ2を用い、ガスの流量は８０（SCCM）とし、１．２Paの圧力でコイル型の電極に３５０ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約４０秒のエッチングを行う。基板側（試料ステージ）には５０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。こうして第３の形状の導電層および配線７１０〜７１５が形成される（図２０（Ｂ））。
【０１４１】
次いで、新たにレジストからなるマスク７１６、７１７を形成してｎチャネル型ＴＦＴおよび画素ＴＦＴを覆い、第３のドーピング処理を行う。第３のドーピング処理により、ｐチャネル型ＴＦＴの半導体層にｐ型不純物元素を添加して、第３の形状の導電層および容量配線をマスクとして、自己整合的に第４の濃度の不純物領域７１８ａ〜７１８ｃおよび第５の濃度の不純物領域７１８ｄ〜７１８ｆが形成される（図２０（Ｃ））。
【０１４２】
ここまでの工程が終了したら、実施例１で開示する無機層間絶縁膜を形成する工程以降にしたがってアクティブマトリクス基板の作製を行えばよい。
【０１４３】
本実施例は、実施例１で開示する作製工程に従って、ＴＦＴを作製することによって、容易に実現することができる。また、本実施例では画素ＴＦＴと制御回路の構成のみ示しているが、実施例１の作製工程にしたがえば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ回路、オペアンプ回路、γ補正回路、さらには、メモリ回路やマイクロプロセッサ回路などの信号処理回路（論理回路といってもよい）を同一基板上に設けることもできる。
【０１４４】
（実施例１１）
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について図２１を用いて説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様であるので、同じ工程については同一の符号を用いることとする。
【０１４５】
まず、実施例１に示す作製工程にしたがって、第２のエッチング処理および第２のドーピング処理を行って、図７（Ｃ）の第２の形状の導電層および配線が形成された状態にする。
【０１４６】
次いで、レジストからなるマスク８０１、８０２を形成し、後のｎチャネル型ＴＦＴおよび後の第２のｐチャネル型ＴＦＴを覆い、第３のエッチング処理を行う。第３のエッチング処理は、エッチング用ガスとしてＣｌ2を用い、ガスの流量は８０（SCCM）とし、１．２Paの圧力でコイル型の電極に３５０ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約４０秒のエッチングを行う。基板側（試料ステージ）には５０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。こうして第３の形状の導電層および配線８０３〜８０７が形成される（図２１（Ｂ））。
【０１４７】
レジストからなるマスク８０１、８０２を除去したら、新たにレジストからなるマスク８０８、８０９を形成してｎチャネル型ＴＦＴおよび画素ＴＦＴを覆い、第３のドーピング処理を行う。第３のドーピング処理により、ｐチャネル型ＴＦＴの半導体層にｐ型不純物元素を添加して、第３の形状の導電層および容量配線をマスクとして、自己整合的に第４の濃度の不純物領域８１０ａ〜ｃおよび第５の濃度の不純物領域８１０ｄ〜ｆが形成される（図２１（Ｃ））。
【０１４８】
ここまでの工程が終了したら、実施例１で開示された無機層間絶縁膜を形成する工程以降にしたがってアクティブマトリクス基板の作製を行えばよい。
【０１４９】
（実施例１２）
本実施形態では、本明細書において開示した作製方法にしたがって作製されたＴＦＴの特性を測定した結果を示す。
【０１５０】
まず、実施例５に記載された作製方法にしたがって作製された画素ＴＦＴ（ｎチャネル型ＴＦＴ）のドレイン電流（Ｉd）とゲート電圧（Ｖg）との関係を示すグラフ（以下、Ｉd−Ｖg曲線という）を図４０に示す。測定は、ソース電圧（Ｖs）は０Ｖ、ドレイン電圧（Ｖd）は、１Ｖまたは１４Ｖとした。実測値は、チャネル長（Ｌ）が６μｍ、チャネル幅（Ｗ）が４μｍである。
【０１５１】
Ｖd＝１４Ｖ時のオフ電流（Ｉoff）は、０．５pAであった。
【０１５２】
次に、実施例８で示した作製方法により得られた画素ＴＦＴおよび駆動回路の第１のｐチャネル型ＴＦＴのＩd−Ｖg曲線を図４１に示す。
測定は、ソース電圧（Ｖs）は０Ｖ、ドレイン電圧（Ｖd）は、１Ｖまたは１４Ｖとした。実測値は、画素ＴＦＴはチャネル長（Ｌ）が６μｍ、チャネル幅（Ｗ）が４μｍ、第１のｐチャネル型ＴＦＴはチャネル長（Ｌ）が７μｍ、チャネル幅（Ｗ）が８μｍである。
【０１５３】
画素ＴＦＴは、Ｖd＝１４Ｖ時のオフ電流（Ｉoff）は０．３pAで、第１のｐチャネル型ＴＦＴは、２pAであった。オフセット領域がないｐチャネル型ＴＦＴと比較すると、Ｖgが高い時のＩoffの跳ね上がりが抑えられていた。
【０１５４】
なお、その他の実施形態にしたがって作製されたｎチャネル型ＴＦＴについて、Ｉoff＝１０〜３０（pA）、電界効果移動度１３０〜１８０（cm2/Vs）、Ｓ値０．１９〜０．２６（Ｖ/dec）、ｐチャネル型ＴＦＴについて、Ｉoff＝２〜１０（pA）、電界効果移動度７０〜１１０（cm2/Vs）、Ｓ値０．１９〜０．２５（Ｖ/dec）、画素ＴＦＴについて、Ｉoff＝２〜１０（pA）、電界効果移動度７０〜１５０（cm2/Vs）、Ｓ値０．１６〜０．２４（Ｖ/dec）という良好な特性が得られた。
【０１５５】
次に、信頼性に関する測定を行った結果を示す。
【０１５６】
信頼性の評価は、１０年保証電圧を調べることで評価している。なお、１０年保証電圧とは、ＴＦＴの移動度の最大値（μFE(max)）が１０％変動するまでの時間を寿命としたとき、ストレス電圧の逆数を片対数グラフにプロットして、得られる直線的な関係より、寿命が１０年であるストレス電圧を推定して求めている。実施形態１の作製方法にしたがって作製されたＴＦＴ（駆動回路）に関して測定を行ったところ、図４２で示すように、１０年保証電圧は２０Ｖ以上と非常に高い信頼性を示した。
【０１５７】
次に、オンストレスによる１０００時間寿命温度を調べるため、Ｖg＝＋２０Ｖ（ｐチャネル型ＴＦＴは逆の符号）、Ｖd＝０Ｖにおいて、ＴＦＴ特性（Shift#1）が０．１Ｖ変動するまでの時間を１０００／Ｔ（Ｔ：絶対温度（Ｋ））に対してプロットし、１０００時間で０．１Ｖ変動する温度（寿命温度）の推定を行った。図４３で示すように、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴともに１０００時間での寿命温度は８０℃以上が得られた。
【０１５８】
次いで、オフストレスによる１０００時間寿命温度を調べるため、Ｖg＝０Ｖ、Ｖd＝＋２０Ｖ（ｐチャネル型ＴＦＴは逆の符号）において、ＴＦＴ特性（Shift#1）が０．１Ｖ変動するまでの時間を１０００／Ｔ（Ｔ：絶対温度（Ｋ））に対してプロットし、１０００時間で０．１Ｖ変動する温度（寿命温度）の推定を行った。図４４で示すように、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴともに１０００時間での寿命温度は８０℃以上が得られた。
【０１５９】
次いで、トランジェントストレスによるｎチャネル型ＴＦＴの特性変動およびｐチャネル型ＴＦＴの特性変動を調べるため、Ｖd＝＋２０Ｖ（ｐチャネル型ＴＦＴは逆の符号）、Ｖg＝２〜６Ｖ（ｐチャネル型ＴＦＴは逆の符号）において、２０時間（室温）後のオン特性変動を見ている。（ここで、トランジェントストレスとは、ドレイン電圧をある値に設定し、ゲート電圧をある値にし、ストレスをかけたときのこのストレスのことを指している。）
図４５（Ａ）、（Ｂ）より、２０時間後の電界効果移動度最大値の変動は、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴともに１０％以下に抑えられていることが確認された。
【０１６０】
これらの結果により、本発明で開示した作製方法によれば、作製工程を増やさずに、信頼性が高く、求められる性能が得られるＴＦＴを工程数を増やさずに作りわけることができることがわかった。
【０１６１】
（実施例１３）
本実施例では、実施例１、５〜１１に示す工程のいずれかにしたがって作製されたアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を図２２を用いて説明する。
【０１６２】
まず、実施例１〜８のいずれかの工程を用いて、図９（Ｃ）に示すようなアクティブマトリクス基板を得た後、アクティブマトリクス基板上に配向膜１１８１を形成し、ラビング処理を行う。なお、本実施例では、配向膜１１８１を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ１１８０を所望の位置に形成した。また、柱状のスペーサにかえて、球状のスペーサを基板全面に散布してもよい。
【０１６３】
次いで、対向基板１１８２を用意する。対向基板１１８２上に着色層１１８３および１１８４、平坦化膜１１８５を形成する。赤色の着色層１１８３および青色の着色層１１８４を一部重ねて第２遮光部を形成する。なお、図２２では図示しないが、赤色の着色層および緑色の着色層を一部重ねて、第１遮光部を形成する。
【０１６４】
次いで、対向電極１１８６を画素部に形成し、対向基板１１８２の全面に配向膜１１８７を形成し、ラビング処理を施した。
【０１６５】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材で貼り合わせる。シール材には、フィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を保って２枚の基板が貼り合わされる。その後、両基板の間に液晶材料１１８８を注入し、封止剤（図示せず）によって完全に封止する。液晶材料１１８８には公知の液晶材料を用いればよく、このようにして図２２に示すアクティブマトリクス型液晶表示装置が完成する。
【０１６６】
本実施例で開示するように着色層を設けることにより、ブラックマスクを形成することなく、各画素間の隙間を第１遮光部もしくは第２遮光部で遮光することによって工程数の低減を可能とした。
【０１６７】
（実施例１４）
本発明を用いて作製された半導体装置におけるブロック図を図２３に示す。本実施例は、ソース側駆動回路９０、画素部９１およびゲート側駆動回路９２を有している半導体装置について示している。なお、本明細書中において、駆動回路とはソース側駆動回路およびゲート側駆動回路を含めた総称を指している。
【０１６８】
ソース側駆動回路９０は、シフトレジスタ９０ａ、バッファ９０ｂ、サンプリング回路（トランスファゲート）９０ｃを設けている。また、ゲート側駆動回路９２は、シフトレジスタ９２ａ、レベルシフタ９２ｂ、バッファ９２ｃを設けている。また、必要であればサンプリング回路とシフトレジスタとの間にレベルシフタ回路を設けてもよい。
【０１６９】
また、本実施例において、画素部９１は複数の画素からなり、その複数の画素各々がＴＦＴ素子を含んでいる。
【０１７０】
なお、図示していないが、画素部９１を挟んでゲート側駆動回路９２の反対側にさらにゲート側駆動回路を設けても良い。
【０１７１】
また、デジタル駆動させる場合は、図２４に示すように、サンプリング回路の代わりにラッチ（Ａ）９３ｂ、ラッチ（Ｂ）９３ｃを設ければよい。ソース側駆動回路９３は、シフトレジスタ９３ａ、ラッチ（Ａ）９３ｂ、ラッチ（Ｂ）９３ｃ、Ｄ／Ａコンバータ９３ｄ、バッファ９３ｅを設けている。また、ゲート側駆動回路９５は、シフトレジスタ９５ａ、レベルシフタ９５ｂ、バッファ９５ｃを設けている。また、必要であればラッチ（Ｂ）９３ｃとＤ／Ａコンバータ９３ｄとの間にレベルシフタ回路を設けてもよい。９４は画素部である。
【０１７２】
なお、上記構成は、実施例１〜８に示した製造工程を用いることで実現することができる。また、本実施例では画素部と駆動回路の構成のみ示しているが、本発明の製造工程に従えば、メモリやマイクロプロセッサをも形成しうる。
【０１７３】
（実施例１５）
本実施例ではＴＦＴの活性層となる半導体膜を形成する工程について図２５を用いて説明する。なお、本実施例の結晶化手段は特開平７−１３０６５２号公報の実施形態１に記載された技術である。
【０１７４】
まず、基板（本実施例ではガラス基板）１４０１上に２００ｎｍ厚の窒化酸化シリコン膜でなる下地絶縁膜１４０２と２００ｎｍ厚の非晶質半導体膜（本実施例では非晶質シリコン膜）１４０３を形成する。この工程は下地絶縁膜と非晶質半導体膜を大気解放しないで連続的に形成しても構わない。
【０１７５】
次に、重量換算で１０ｐｐｍの触媒元素（本実施例ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布して、触媒元素含有層１４０４を非晶質半導体膜１４０３の全面に形成する。ここで使用可能な触媒元素は、ニッケル（Ｎｉ）以外にも、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、といった元素がある（図２５（Ａ））。
【０１７６】
また、本実施例ではスピンコート法でニッケルを添加する方法を用いたが、蒸着法やスパッタ法などにより触媒元素でなる薄膜（本実施例の場合はニッケル膜）を非晶質半導体膜上に形成する手段をとっても良い。
【０１７７】
次に、結晶化の工程に先立って４００〜５００℃で１時間程度の加熱処理工程を行い、水素を膜中から脱離させた後、５００〜６５０℃（好ましくは５５０〜５７０℃）で４〜１２時間（好ましくは４〜６時間）の加熱処理を行う。本実施形態では、５５０℃で４時間の加熱処理を行い、結晶質半導体膜（本実施例では結晶質シリコン膜）１４０５を形成する (図２５（Ｂ）) 。
【０１７８】
なお、ここでレーザ光照射工程を行って、結晶質半導体膜１４０５の結晶性を改善しても良い。
【０１７９】
次に、結晶化の工程で用いたニッケルを結晶質シリコン膜から除去するゲッタリング工程を行う。まず、結晶質半導体膜１４０５の表面にマスク絶縁膜１４０６を１５０ｎｍの厚さに形成し、パターニングにより開口部１４０７を形成する。そして、露出した結晶質半導体膜に対して１５族に属する元素（本実施形態ではリン）を添加する工程を行う。この工程により１×１０19〜１×１０ 20atoms/cm 3の濃度でリンを含むゲッタリング領域１４０８が形成される（図２５（Ｃ））。
【０１８０】
次に、窒素雰囲気中で４５０〜６５０℃（好ましくは５００〜５５０℃）、４〜２４時間（好ましくは６〜１２時間）の加熱処理工程を行う。この加熱処理工程により結晶質半導体膜中のニッケルは矢印の方向に移動し、リンのゲッタリング作用によってゲッタリング領域１４０８に捕獲される。即ち、結晶質半導体膜中からニッケルが除去されるため、結晶質半導体膜１４０９に含まれるニッケル濃度は、１×１０17atoms/cm3以下、好ましくは１×１０16atoms/cm3にまで低減する
【０１８１】
以上のようにして形成された結晶質半導体膜１４０９は、結晶化を助長する触媒元素を用いることにより、非常に結晶性のよい半導体膜が形成されている。また、結晶化のあとに触媒元素をゲッタリング作用により除去しており、結晶質半導体膜１４０９中（ゲッタリング領域以外）に残存する触媒元素濃度は１×１０17atoms/cm3以下、好ましくは１×１０16atoms/cm3になっている。
【０１８２】
なお、実施例１で示す作製工程において無機層間絶縁膜を形成してから、半導体膜に添加された不純物元素を活性化する工程において、ｎ型不純物元素としてソース領域またはドレイン領域に添加されたリン（P）を用いて触媒元素をゲッタリングすることもできる。
【０１８３】
本実施例の構成は、実施形態１、実施例１〜８に示したいずれの構成とも自由に組み合わせることが可能である。
【０１８４】
（実施例１６）
本実施例ではＴＦＴの活性層となる半導体膜を形成する工程について図２６を用いて説明する。具体的には特開平１０−２４７７３５号公報（ＵＳＰ６１６５８２４）に記載された技術を用いる。
【０１８５】
まず、基板（本実施例ではガラス基板）１５０１上に２００ｎｍ厚の窒化酸化シリコン膜でなる下地絶縁膜１５０２と２００ｎｍ厚の非晶質半導体膜（本実施例では非晶質シリコン膜）１５０３を形成する。この工程は下地絶縁膜と非晶質半導体膜を大気解放しないで連続的に形成しても構わない。
【０１８６】
次に、酸化シリコン膜でなるマスク絶縁膜１５０４を２００ｎｍの厚さに形成し、開口部１５０５を形成する。
【０１８７】
次に、重量換算で１００ｐｐｍの触媒元素（本実施形態ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布して、触媒元素含有層１５０６を形成する。この時、触媒元素含有層１５０６は、開口部１５０５が形成された領域において、選択的に非晶質半導体膜１５０３に接触する。ここで使用可能な触媒元素は、ニッケル（Ｎｉ）以外にも、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、といった元素がある（図２６（Ａ））。
【０１８８】
また、本実施例ではスピンコート法でニッケルを添加する方法を用いたが、蒸着法やスパッタ法などにより触媒元素でなる薄膜（本実施例の場合はニッケル膜）を非晶質半導体膜上に形成する手段をとっても良い。
【０１８９】
次に、結晶化の工程に先立って４００〜５００℃で１時間程度の加熱処理工程を行い、水素を膜中から脱離させた後、５００〜６５０℃（好ましくは５５０〜６００℃）で６〜１６時間（好ましくは８〜１４時間）の加熱処理を行う。本実施例では、５７０℃で１４時間の加熱処理を行う。その結果、開口部１５０５を起点として概略基板と平行な方向（矢印で示した方向）に結晶化が進行し、巨視的な結晶成長方向が揃った結晶質半導体膜（本実施例では結晶質シリコン膜）１５０７が形成される(図２６（Ｂ）)。
【０１９０】
次に、結晶化の工程で用いたニッケルを結晶質シリコン膜から除去するゲッタリング工程を行う。本実施例では、先ほど形成したマスク絶縁膜１５０４をそのままマスクとして１５族に属する元素（本実施例ではリン）を添加する工程を行い、開口部１５０５で露出した結晶質半導体膜に１×１０19〜１×１０20atoms/cm3の濃度でリンを含むゲッタリング領域１５０８を形成する（図２６（Ｃ））。
【０１９１】
次に、窒素雰囲気中で４５０〜６５０℃（好ましくは５００〜５５０℃）、４〜２４時間（好ましくは６〜１２時間）の加熱処理工程を行う。この加熱処理工程により結晶質半導体膜中のニッケルは矢印の方向に移動し、リンのゲッタリング作用によってゲッタリング領域１５０８に捕獲される。即ち、結晶質半導体膜中からニッケルが除去されるため、結晶質半導体膜１５０９に含まれるニッケル濃度は、１×１０17atoms/cm3以下、好ましくは１×１０16atoms/cm3にまで低減することができる（図２６（Ｄ））。
【０１９２】
以上のようにして形成された結晶質半導体膜１５０９は、結晶化を助長する触媒元素（ここではニッケル）を選択的に添加して結晶化することによって、非常に結晶性の良い結晶質半導体膜で形成されている。具体的には、棒状または柱状の結晶が、特定の方向性を持って並んだ結晶構造を有している。
【０１９３】
なお、実施例１で示す作製工程において無機層間絶縁膜を形成してから、半導体膜に添加された不純物元素を活性化する工程において、ｎ型不純物元素としてソース領域またはドレイン領域に添加されたリン（P）を用いて触媒元素をゲッタリングすることもできる。
【０１９４】
本実施例の構成は、実施形態１、実施例１〜８に示したいずれの構成とも自由に組み合わせることが可能である。
【０１９５】
（実施例１７）
同一基板上に画素部と画素部の周辺に駆動回路のＴＦＴが設けられ、ＴＦＴの作製工程と同一の工程で画素部に凹凸領域を形成し、該凹凸領域の影響により凹凸形状の画素電極を有する半導体装置の作製方法について説明する。
【０１９６】
本実施例では、コーニング社＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板２１００を用いる。なお、基板２１００としては石英基板、シリコン基板、金属基板、ステンレス基板の表面に絶縁膜を形成したもの、または本実施例の処理温度に耐えうる耐熱性を有したプラスチック基板を用いてもよい。
【０１９７】
ついで、基板２１００表面に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜からなる下地絶縁膜２１０１を形成する。下地絶縁膜２１０１の１層目として本実施例では、ＳｉＨ4、ＮＨ3、およびＮ2Ｏを反応ガスとして、プラズマＣＶＤ法にて酸化窒化シリコン膜（組成比：Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）２１０１ａを１０〜２００ｎｍ（好ましくは５０〜１００ｎｍ）形成する。さらにその上に、２層目の下地絶縁膜としてＳｉＨ4およびＮ2Ｏを反応ガスとして、プラズマＣＶＤ法にて酸化窒化シリコン膜（組成比：Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）２１０１ｂを１０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さに積層形成する。
【０１９８】
次いで、下地絶縁膜上に非晶質半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法またはプラズマＣＶＤ法など）により形成する。その後、公知の結晶化処理（レーザー結晶化、熱結晶化法、またはＮｉ等の触媒元素を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングして島状の半導体層２１０２〜２１０５および画素部における凸部を形成する島状の半導体層２３０１（図３（Ａ）参照）を形成する。なお、本実施例では、以下の工程において、凸部は画素ＴＦＴを作製する工程にしたがって形成していく。
【０１９９】
結晶質半導体膜の材料に限定はないが、シリコンまたはシリコンゲルマニウム（ＳｉxＧｅ1-x；０＜x＜１、代表的には、x＝０．００１〜０．０５）合金などで形成するのが好ましい。
【０２００】
本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質シリコン膜を成膜した後、シリコン膜にレーザー照射を行い、結晶性シリコン膜を形成する。レーザー処理による結晶化処理を行う場合は、結晶化の工程に先立ち、４００〜５００℃で１時間程度の熱処理を行い、半導体膜の含有水素量を５atom％以下にしてから結晶化させることが望ましい。
【０２０１】
また、結晶化の方法として、Ｎｉを含む溶液を非晶質シリコン膜上に塗布し、熱結晶化処理（５５０℃、４時間）を行い、さらに結晶化を改善するためのレーザーアニール処理を行って結晶質シリコン膜を形成する方法を採用してもよい。なお、この時使用するレーザーとしては、パルス発信型または連続発光型のＫｒＦエキシマレーザー、ＸｅＣｌエキシマレーザー、ＹＡＧレーザーまたはＹＶＯ4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発信器から放出されたレーザー光を光学系で線状に集光し、半導体膜に照射する方法を用いるとよい。結晶化の条件は、実施者が適宜選択すればよい。
【０２０２】
触媒元素を添加して加熱し結晶化を行う以外にも、触媒元素を添加せずに加熱して結晶化を行ってもよい。また、加熱をＲＴＡ（Rapid Thermal Anneal）法で行ってもよい（結晶化の温度は、５００〜７００℃程度になる）。ＲＴＡ法による結晶化の後、レーザーアニール処理を行えば、さらに半導体膜の結晶性を高めることができる。
【０２０３】
半導体層にＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン：本実施例ではボロン）のドーピングを行ってもよい。
【０２０４】
次いで、半導体層２１０２〜２１０５および凸部を形成する島状の半導体層２３０１を覆うゲート絶縁膜２１０６を形成する。ゲート絶縁膜２１０６はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化シリコン膜（組成比：Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。無論、ゲート絶縁膜は酸化窒化シリコン膜に限定されるものではなく、他のシリコンを含む単層または積層構造として用いてもよい。
【０２０５】
また、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合して、反応圧力４０Ｐａ、基板温度３００〜４００℃として高周波（１３．５６ＭＨｚ）、電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性が得られる。
【０２０６】
次いで、ゲート絶縁膜２１０６上に膜厚２０〜１００ｎｍの第１の導電膜２１０７と膜厚１００〜４００ｎｍの第２の導電膜２１０８とを成膜する。本実施例では、膜厚３０ｎｍのＴａＮ膜２１０７と膜厚３７０ｎｍのＷ膜２１０８を成膜した。ＴａＮ膜は、Ｔａのターゲットを用い、窒素を含む雰囲気下でスパッタ法で成膜した。Ｗ膜は、Ｗのターゲットを用いてスパッタ法で成膜した。その他、６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で成膜してもよい。
【０２０７】
いずれにしても、ゲート電極として使用するために低抵抗化である必要があり、Ｗ膜の抵抗率は２０μΩcm以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を測ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化してしまう。そこで、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法によって、また成膜中に気相からの不純物の混入がないように十分配慮してＷ膜を成膜していることにより、抵抗率９〜２０μΩcmを実現することができた。
【０２０８】
なお、本実施例では第１の導電膜：ＴａＮ膜２１０７、第２の導電膜：Ｗ膜２１０８としているが、特に限定されることはなく、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、第１の導電膜２１０７をＴａ膜、第２の導電膜２１０８をＷ膜とする組み合わせ、第１の導電膜２１０７をＴａＮ膜、第２の導電膜２１０８をＡｌ膜とする組み合わせ、または第１の導電膜２１０７をＴａＮ膜、第２の導電膜２１０８をＣｕ膜とする組み合わせなど様々な導電膜による組み合わせを考えることができる（図２７（Ａ））。
【０２０９】
次に、フォトリソグラフィー法を用いてレジストからなるマスク２１０９〜２１１３および凸部を形成するためのマスク２３０２を形成し、電極および容量配線を形成するための第１のエッチング処理を行う。本実施例では、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチングガスにＣＦ4、Ｃｌ2およびＯ2を用い、それぞれのガス流量比が２５／２５／１０（SCCM）となるようにし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成しエッチングを行った。基板側（試料ステージ）にも１５０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。
【０２１０】
この後、レジストからなるマスク２１０９〜２１１３を除去せずに第２のエッチング条件にかえ、エッチング用ガスにＣＦ4およびＣｌ2を用い、それぞれのガス流量比を３０／３０（SCCM）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4およびＣｌ2を混合した本エッチング条件では、Ｗ膜およびＴａＮ膜とも同程度にエッチングされる。ここまでで、第１の形状の導電層２１１４〜２１１８、また凸部を形成する導電膜２３０３が形成される。
【０２１１】
次いで、レジストからなるマスク２１０９〜２１１３をそのまま除去せずに第１のドーピング処理を行う。第１のドーピング処理では、第１の形状の導電層をマスクとして用いて自己整合的に、半導体層にｎ型を付与する不純物元素（以下、ｎ型不純物元素という）をイオンドープ法もしくはイオン注入法により、半導体層に添加する。なお、ｎ型不純物元素として１５族に属する元素、典型的にはリン（Ｐ）またはヒ素（Ａｓ）を用いる。不純物領域には、１×１０20〜１×１０21atoms/cm3の濃度範囲で第１の濃度の不純物領域２１２０が形成される（図３（Ｂ）、図２７（Ｂ））。
【０２１２】
次に、レジストからなるマスク２１０９〜２１１３をそのまま除去せずに第２のエッチング処理を行う。エッチング用ガスにＣＦ4、Ｃｌ2およびＯ2を用い、それぞれのガス流量比を２０／２０／２０（SCCM）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）には２０ＷのＲＦ（１３．５６MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。この第２のエッチング条件によりＷ膜がエッチングされる。こうして第２の形状の導電層２１２１〜２１２５、凸部を形成する導電膜２３０４が形成される（図３（Ｃ））。
【０２１３】
次いで、第２のドーピング処理を行う。第１のドーピング処理によって形成された第２の形状の第１の導電膜をマスクとしてｎ型不純物領域より内側（チャネル形成領域側）に、不純物濃度が１×１０18〜１×１０19atoms/cm3の濃度範囲の第２の濃度の不純物領域２１２６ｂ〜２１２９ｂを形成する。
【０２１４】
次に、レジストからなるマスク２１０９〜２１１３を除去した後、新たにレジストからなるマスク２１３０を形成し、第３のエッチング処理を行う。エッチング用ガスとしてＣｌ2を用い、それぞれのガス流量比を８０（SCCM）とし、１．２Ｐａの圧力でコイル型の電極に３５０ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約４０秒のエッチングを行う。基板側（試料ステージ）には５０ＷのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアスを印加する。こうして、後の駆動回路のｐチャネル型ＴＦＴおよび後の画素ＴＦＴの第２の形状のゲート電極をエッチングして、後の第３の形状のｐチャネル型ＴＦＴおよび後の画素ＴＦＴのゲート電極２１３１、２１３２、凸部を形成する導電膜２３０５が形成される（図４（Ｂ）、図２８（Ｂ））。なお、本明細書において、後の画素ＴＦＴとは、作製工程途中にある画素ＴＦＴのことを指す。いずれのＴＦＴにおいても適応する。
【０２１５】
新たにレジストからなるマスク２１３３を形成し、後の画素ＴＦＴおよび凹凸領域を覆う。後の駆動回路のｎチャネル型ＴＦＴは、マスク２１３０で覆われている。そして、ｐチャネル型ＴＦＴおよび保持容量の半導体層にｐ型を付与する不純物（以下、ｐ型不純物元素という）を添加する第３のドーピング処理を行う。本実施例では、第３の形状の導電層をマスクにして自己整合的にｐ型不純物元素を添加し、第４の濃度の不純物領域を形成する。本実施例では、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で第４の濃度の不純物領域２１３４〜２１３７を形成した。
【０２１６】
第４の濃度の不純物領域にはそれぞれ異なる濃度でｎ型不純物元素（本実施例ではリン（Ｐ））が添加されているが、そのいずれの領域にもｐ型不純物元素の濃度の方がｎ型不純物元素の濃度より高くなるようにドーピング処理の際に不純物が添加されるため、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するためになんら問題は生じない。
【０２１７】
以上までの工程で、それぞれの半導体層にそれぞれの導電型を付与するための不純物元素が添加された。また、すべての不純物領域がゲート電極をマスクにして自己整合的に形成された。
【０２１８】
なお、画素部に設けられた複数の凸部は、画素ＴＦＴを形成する工程と同じ工程で形成すればよい。
【０２１９】
次いで、レジストからなるマスク２１３０、２１３３、２１３４を除去し、全面を覆う第１層間絶縁膜２１３８を形成する。画素部に形成された凹凸領域１２０７の影響をうけた絶縁膜にするため、第１の層間絶縁膜２１３８は、シリコンを含む絶縁膜でプラズマＣＶＤ法またはスパッタ法を用いて厚さ２００〜４００ｎｍで形成すればよい。なお、本実施例ではプラズマＣＶＤ法により膜厚４００ｎｍの酸化窒化シリコン膜を形成した。絶縁膜の材料は、酸化窒化シリコン膜に限定されるものではなく、他のシリコンを含む絶縁膜を単層または積層で用いてもよい。
【０２２０】
次いで、それぞれの半導体層に添加された不純物元素を活性化処理するための熱処理工程を行う。この活性化のための熱処理工程は、炉を用いる熱処理（ファーネスアニール法）で行う。熱処理の条件は、酸素濃度が１ppm以下、好ましくは０．１ppm以下の窒素雰囲気中で３００〜５００℃、代表的には４００〜４５０℃で行えばよく、本実施例では４５０℃、４時間の熱処理で活性化を行った。なお、ファーネスアニール法の他に、レーザーアニール法、ＲＴＡ法または熱アニール法を適応することもできる。
【０２２１】
なお、結晶化の際に触媒元素を使用した場合には、触媒として使用したＮｉのチャネル形成領域における濃度を低減させる必要があるので、活性化のための熱処理と同時に高濃度のリン（Ｐ）を含むｎ型不純物領域にゲッタリングさせる。この時の熱処理温度は、３００〜７００℃、代表的には５００〜５５０℃で行えばよい。主にチャネル形成領域となる半導体層中のニッケル濃度を低減することができる。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性がよいことから高い電界効果移動度が得られ良好な特性を達成することができる。
【０２２２】
本実施例では、第１層間絶縁膜２１３８を形成した後に活性化のための熱処理を行ったが、熱処理を行ってから第１層間絶縁膜２１３８を形成してもよいが、導電膜に用いられている材料が熱に弱い場合には、本実施例のように導電膜を保護するための層間絶縁膜を形成した後に熱処理工程を行うのが好ましい。
【０２２３】
さらに、３〜１００％の水素を含む雰囲気中で３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。本実施例では、水素を約３％含む窒素雰囲気中で４１０℃、１時間の熱処理を行った。この工程は層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行ってもよい。
【０２２４】
また、活性化処理をレーザーアニール法で行う場合には、上記水素化を行った後、エキシマレーザー、ＹＡＧレーザ−等のレーザーを照射することが望ましい。
【０２２５】
第１層間絶縁膜２１３８を５０〜１００ｎｍの厚さで酸化窒化シリコン膜を成膜して、半導体膜に添加された不純物元素の活性化処理として３００〜７００℃（代表的には５５０℃）で、４時間程度の熱処理を行った後、１００〜３００ｎｍの厚さで窒化シリコン膜を成膜して水素を含む窒素雰囲気中で３００〜５５０℃、１〜１２時間の熱処理を行ってもよい。
【０２２６】
次いで、第１層間絶縁膜２１３８上に第２層間絶縁膜２１３９を形成する。本実施例では、膜厚０．８〜１．２μmのアクリル樹脂膜を形成した。画素部に形成された凹凸領域の影響が表面にあらわれ、表面に凹凸を有する第２層間絶縁膜２１３９が形成される。なお、凸部の影響をはっきりさせるために、凸部を形成する際に用いられたレジストからなるマスクを除去せずに層間絶縁膜を形成してもよい。
【０２２７】
次いで、ソース線および各ＴＦＴの半導体層（不純物領域）に達するコンタクトホールを第１層間絶縁膜２１３８および第２層間絶縁膜２１３９に形成した。
【０２２８】
そして、各ＴＦＴを電気的に接続する配線２１４０〜２１４５を形成する。これらの配線２１４１〜２１４５は、膜厚５０〜２５０ｎｍのＴｉ膜と、膜厚３００〜５００の合金膜（ＡｌおよびＴｉの合金膜）との積層膜をパターニングして形成する。
また、画素部においては、画素電極２１４４を形成する。画素電極２１４４としては、ＡｌまたはＡｇを主成分とする膜、またはそれらを積層した膜など反射性に優れた材料を用いることが望ましい。画素部１２０６に形成された複数の凹凸領域１２０７の影響をうけて、凹凸な画素電極が形成される。
【０２２９】
また、本実施例では、画素電極２１４４の端部がソース線と第１層間絶縁膜２１３８および第２層間絶縁膜２１３９を介して重なるように形成されているため、ブラックマトリクスを用いることなく画素電極間の隙間が遮光されるようになっている。
【０２３０】
以上のようにして、ｎチャネル型ＴＦＴ１２０１およびｐチャネル型ＴＦＴ１２０２を有する駆動回路１２０５、画素ＴＦＴ１２０３、保持容量１２０４および凹凸領域１２０７を有する画素部１２０６が同一基板上に形成される。本明細書中では、このような基板をアクティブマトリクス基板という。
【０２３１】
図３０に、本実施例により作製されたアクティブマトリクス基板の上面図を示す。本実施例では、ソース線２１２５とゲート電極とを同一の導電膜を用いて、同一の層（ゲート絶縁膜２１１９）に形成した例を示している。また、画素部には、凹凸領域１２０７が設けられた様子を示している。
【０２３２】
本実施例に示す工程に従えば、アクティブマトリクス基板の作製に必要なフォトマスクの数を６枚（半導体層パターンマスク、ゲート電極形成のためのマスク、不要なＬOV領域をエッチングするためのマスク、Ｐチャネル型ＴＦＴのソース領域およびドレイン領域形成のためのマスク、コンタクトホール形成のためのマスク、配線および画素電極形成のためのマスク）とすることができる。その結果、画素部に複数の凸部からなる凹凸領域が形成され凹凸な画素電極を有する反射型アクティブマトリクス基板を作製工程を複雑化することなく作製することができ、製造コストの低減および歩留まりの向上に寄与することができる。
【０２３３】
（実施例１８）
本発明を用いて作製された電気光学装置と光源、リフレクタおよび導光板を組み合わせた反射型液晶表示装置について説明する。
【０２３４】
光源には、ＬＥＤまたは冷陰極管が用いられる。光源は、導光板の側面に沿って配置され、光源の背後にはリフレクタが設けられている。なお、本明細書中で導光板の上面とは、使用者に対面する側の平面を指し、導光板の下面とは上面の対面側の面を指す。
【０２３５】
図４６に示すように、光源から照射された光はリフレクタによって効率よく導光板の側面から内部に入射すると、表面に設けられたプリズム加工面にて反射され、半導体装置に入射および透過し、半導体装置の下面に設けられた反射膜で反射した後、再び電気光学装置と導光板とを透過した光が使用者の眼に達している。
【０２３６】
導光板の材料としては、石英やホウケイ酸ガラス等の無機ガラス（屈折率１．４２〜１．７、透明率８０〜９１％）や、プラスチック材料（樹脂材料）を用いることができる。プラスチックとしては、メタクリル樹脂、代表的にはアクリルで知られるポリメチルメタクリレート（屈折率１．４９、透過率９２〜９３％）、ポリカーボネート（屈折率１．５９、透過率８８〜９０％）、ポリアリレート（屈折率１．６１、透過率８５％）、ポリー４−メチルベンテン−１（屈折率１．４６、透過率９０％）、ＡＳ樹脂［アクリロニトリル・スチレン重合体］（屈折率１．５７、透過率９０％）、ＭＳ樹脂［メチルメタクリレート・スチレン重合体］（屈折率１．５６、透過率９０％）といった樹脂を混合した材料を用いることができる。
【０２３７】
本実施例には、実施例１〜１１のいずれかを用いて作製された半導体装置を適応することができる。
【０２３８】
（実施例１９）
図４７（Ａ）で示す上面図は、画素部、駆動回路、ＦＰＣ（フレキシブルプリント配線板：Flexible Printed Circuit）を貼り付ける外部入力端子２２１０、外部入力端子と各回路の入力部までを接続する接続配線２２１１などが形成されたアクティブマトリクス基板と、カラーフィルタなどが設けられた対向基板２１５１とがシール材を介して貼り合わされている。
【０２３９】
また、外部入力端子にはベースフィルム２２１３と配線２２１４から成るＦＰＣが異方性導電性樹脂２２１５で貼り合わされている。さらに補強板で機械的強度を高めている。
【０２４０】
図４７（Ｂ）は図４７（Ａ）で示す外部入力端子２２１０のｅ−ｅ'線に対する断面図を示している。２２１７は、画素電極２１４４を形成するために成膜した導電膜からなる配線である。導電性粒子２２１６の外径は配線２２１７のピッチよりも小さいので、接着剤２２１５中に分散する量を適当なものとすると隣接する配線と短絡することなく対応するＦＰＣ側の配線と電気的な接続を形成することができる。
【０２４１】
以上のようにして作製される液晶表示パネルは各種電気器具の表示部として用いることができる。
【０２４２】
（実施例２０）
本実施例では、図３１に示すように、本実施例で開示する半導体装置は、画素部に用いる画素ＴＦＴおよび駆動回路に用いるＴＦＴをすべて一導電型ＴＦＴ（ここでは、ｐチャネル型ＴＦＴもしくはｎチャネル型ＴＦＴのいずれか一方を指す。）からなる例を示す。
【０２４３】
一般的な駆動回路は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路を基本に設計されるが、本実施例では一導電型のＴＦＴ（ｐチャネル型ＴＦＴ）だけで駆動回路を形成しているため、ＴＦＴの製造工程において、導電型を制御する不純物をドーピングするときに用いるマスク数を１枚減らすことができる。その結果、製造工程の短縮と製造コストの削減が可能となる。
【０２４４】
また、ＰＭＯＳ回路において、エンハンスメント型ＴＦＴで形成するＥＥＭＯＳ回路と、エンハンスメント型とデプレッション型とを組み合わせて形成するＥＤＭＯＳ回路がある。
【０２４５】
ここでＥＥＭＯＳ回路の例を図３１（Ａ）に、ＥＤＭＯＳ回路の例を図３１（Ｂ）に示す。図３１（Ａ）において、１８０１、１８０２はどちらもエンハンスメント型のｐチャネル型ＴＦＴ（以下、Ｅ型ＰＴＦＴという）である。また、図３１（Ｂ）において、１８０３はＥ型ＰＴＦＴ、１８０４はデプレッション型のｐチャネル型ＴＦＴ（以下、Ｄ型ＰＴＦＴという）である。
【０２４６】
なお、図３１（Ａ）、（Ｂ）において、ＶDHは正の電圧が印加される電源線（正電源線）であり、ＶDLは負の電圧が印加される電源線（負電源線）である。負電源線は接地電位の電源線（接地電源線）としても良い。
【０２４７】
以上のように、全てのＴＦＴをｐチャネル型ＴＦＴとすることによりｎチャネル型ＴＦＴを形成する工程が削減されるため、アクティブマトリクス型表示装置の製造工程を簡略化することができる。また、それに伴って製造工程の歩留まりが向上し、アクティブマトリクス型表示装置の製造コストを下げることができる。
【０２４８】
また、回路毎にＴＦＴに要求される特性が異なるが、実施例１〜８と組み合わせて用いることにより、作製工程を増やさずに回路毎に異なる構造のＴＦＴを作りわけることができる。
【０２４９】
（実施例２１）
実施例１〜８を適応して作製された半導体装置は、駆動回路のＴＦＴにおいて、信頼性を確保するため、ホットキャリアによるオン電流値の劣化を防ぐのに有効とされるＧＯＬＤ構造を採用している。
【０２５０】
本発明者らは、このＧＯＬＤ構造において、ゲート電極と低濃度不純物領域との重なる領域のチャネル長方向の長さ（以下、Ｌov領域の長さという。）の最適値を求めるため、３種類のＬov長条件を設け、信頼性に関する試験を行った。
【０２５１】
トランジェントストレスによるｎチャネル型ＴＦＴの特性変動を調べるため、Ｖd＝＋２０Ｖ、Ｖg＝２〜６において、２０時間（室温）後のオン特性変動を測定した。ここで、トランジェントストレスとは、ドレイン電圧をある値に設定し、ゲート電圧をある値にし、ストレスをかけたときのこのストレスのことを指し、本発明者らはＴＦＴの信頼性を評価する際にこの値を用いている。
【０２５２】
異なるＬov長を有する試料に対して、トランジェントストレスを測定した結果を図３２に示す。図３２の結果より、Ｌov長が１μｍ以上のとき、２０時間後の電界効果移動度最大値の変動が１０％以下に抑えられていることが確認された。
【０２５３】
続いて、電流劣化率が１０％になる時間をドレイン電圧の逆数に対しプロットした。１０年保証電圧とは、ＴＦＴの移動度の最大値（μFE(max)）が１０％変動するまでの時間を寿命としたとき、ストレス電圧の逆数を片対数グラフにプロットして、得られる直線的な関係より、寿命が１０年であるストレス電圧を推定して求めている値であり、本発明者らはＴＦＴの信頼性を評価する際にこの値を用いている。
【０２５４】
Ｌov領域の長さを変えたときの１０年保証電圧を求めた結果を図３３に示す。図３３の結果から、Ｌov領域の長さを１μｍ以上、好ましくは１．５μｍとすれば信頼性の高い半導体装置を実現することができることがわかる。
【０２５５】
（実施例２２）
本発明を実施して形成されたＣＭＯＳ回路や画素部はアクティブマトリクス型液晶表示装置に用いることができる。即ち、それら半導体装置（液晶表示装置）を表示部に組み込んだ電気器具全てに本発明を実施できる。
【０２５６】
その様な電気器具としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図３４、図３５及び図３６に示す。
【０２５７】
図３４（Ａ）はパーソナルコンピュータであり、本体５００１、画像入力部５００２、表示部５００３、キーボード５００４等を含む。本発明を画像入力部５００２、表示部５００３やその他の信号制御回路に適用することができる。
【０２５８】
図３４（Ｂ）はビデオカメラであり、本体５１０１、表示部５１０２、音声入力部５１０３、操作スイッチ５１０４、バッテリー５１０５、受像部５１０６等を含む。本発明を表示部５１０２やその他の信号制御回路に適用することができる。
【０２５９】
図３４（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体５２０１、カメラ部５２０２、受像部５２０３、操作スイッチ５２０４、表示部５２０５等を含む。本発明は表示部５２０５やその他の信号制御回路に適用できる。
【０２６０】
図３４（Ｄ）はゴーグル型ディスプレイであり、本体５３０１、表示部５３０２、アーム部５３０３等を含む。本発明は表示部５３０２やその他の信号制御回路に適用することができる。
【０２６１】
図３４（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体５４０１、表示部５４０２、スピーカ部５４０３、記録媒体５４０４、操作スイッチ５４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部５４０２やその他の信号制御回路に適用することができる。
【０２６２】
図３４（Ｆ）はデジタルカメラであり、本体５５０１、表示部５５０２、接眼部５５０３、操作スイッチ５５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２やその他の信号制御回路に適用することができる。
【０２６３】
図３５（Ａ）はフロント型プロジェクターであり、投射装置５６０１、スクリーン５６０２等を含む。本発明は投射装置５６０１の一部を構成する液晶表示装置５８０８やその他の信号制御回路に適用することができる。
【０２６４】
図３５（Ｂ）はリア型プロジェクターであり、本体５７０１、投射装置５７０２、ミラー５７０３、スクリーン５７０４等を含む。本発明は投射装置５７０２の一部を構成する液晶表示装置５８０８やその他の信号制御回路に適用することができる。
【０２６５】
なお、図３５（Ｃ）は、図３５（Ａ）及び図３５（Ｂ）中における投射装置５６０１、５７０２の構造の一例を示した図である。投射装置５６０１、５７０２は、光源光学系５８０１、ミラー５８０２、５８０４〜５８０６、ダイクロイックミラー５８０３、プリズム５８０７、液晶表示装置５８０８、位相差板５８０９、投射光学系５８１０で構成される。投射光学系５８１０は、投射レンズを含む光学系で構成される。本実施形態は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図３５（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０２６６】
また、図３５（Ｄ）は、図３５（Ｃ）中における光源光学系５８０１の構造の一例を示した図である。本実施形態では、光源光学系５８０１は、リフレクター５８１１、光源５８１２、レンズアレイ５８１３、５８１４、偏光変換素子５８１５、集光レンズ５８１６で構成される。なお、図３５（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０２６７】
ただし、図３５に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬ表示装置での適用例は図示していない。
【０２６８】
図３６（Ａ）は携帯電話であり、３００１は表示用パネル、３００２は操作用パネルである。表示用パネル３００１と操作用パネル３００２とは接続部３００３において接続されている。接続部３００３における、表示用パネル３００１の表示部３００４が設けられている面と操作用パネル３００２の操作キー３００６が設けられている面との角度θは、任意に変えることができる。
さらに、音声出力部３００５、操作キー３００６、電源スイッチ３００７、音声入力部３００８を有している。本発明は、表示部３００４に適用することができる。
【０２６９】
図３６（Ｂ）は携帯書籍（電子書籍）であり、本体３１０１、表示部３１０２、３１０３、記憶媒体３１０４、操作スイッチ３１０５、アンテナ３１０６等を含む。本発明は表示部３１０２、３１０３やその他の信号回路に適用することができる。
【０２７０】
図３６（Ｃ）はディスプレイであり、本体３２０１、支持台３２０２、表示部３２０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０２７１】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に適用することが可能である。また、本実施形態の電気器具は実施例１〜１４のいずれかを組み合わせて作製された半導体装置を用いても実現することができる。
【０２７２】
【発明の効果】
本発明を用いることにより、工程数を増加させずに同一基板上に、要求される特性を有するＴＦＴを作りわけて作製することができる。作製工程を増加させないため、製造コストや歩留まりの低下を抑えることができる。また信頼性の高い半導体装置を実現することができる。
【０２７３】
さらに、凹凸を有する画素電極を形成することにより、視認性のよい半導体装置を実現することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態を示す図。
【図２】 本発明の実施の形態を示す図。
【図３】 本発明の半導体装置の作製工程を示す図。
【図４】 本発明の半導体装置の作製工程を示す図。
【図５】 本発明の半導体装置の作製工程を示す図。
【図６】 本発明の半導体装置の構造を示す図。
【図７】 本発明の半導体装置の作製工程を示す図。
【図８】 本発明の半導体装置の作製工程を示す図。
【図９】 本発明の半導体装置の作製工程を示す図。
【図１０】 本発明の半導体装置の上面を示す図。
【図１１】 本発明の半導体装置の断面を示す図。
【図１２】 本発明の半導体装置の作製工程を示す図。
【図１３】 本発明の半導体装置の作製工程を示す図。
【図１４】 本発明の半導体装置の作製工程を示す図。
【図１５】 本発明の半導体装置の作製工程を示す図。
【図１６】 本発明の半導体装置の作製工程を示す図。
【図１７】 本発明の半導体装置の作製工程を示す図。
【図１８】 本発明の半導体装置の作製工程を示す図。
【図１９】 本発明の半導体装置の作製工程を示す図。
【図２０】 本発明の半導体装置の作製工程を示す図。
【図２１】 本発明の半導体装置の作製工程を示す図。
【図２２】 本発明の半導体装置の断面を示す図。
【図２３】 アクティブマトリクス型液晶表示装置の回路ブロック図。
【図２４】 アクティブマトリクス型液晶表示装置の回路ブロック図。
【図２５】 半導体膜の結晶化方法の一例を示す図。
【図２６】 半導体膜の結晶化方法の一例を示す図。
【図２７】 本発明の半導体装置の作製工程を示す図。
【図２８】 本発明の半導体装置の作製工程を示す図。
【図２９】 本発明の半導体装置の作製工程を示す図。
【図３０】 本発明の半導体装置の上面図。
【図３１】 ＥＥＭＯＳ回路およびＥＤＭＯＳ回路の構成を示す図。
【図３２】 本発明を用いて作製されたＴＦＴの信頼性の測定結果を示す図。
【図３３】 本発明を用いて作製されたＴＦＴの信頼性の測定結果を示す図。
【図３４】 電気器具の一例を示す図。
【図３５】 電気器具の一例を示す図。
【図３６】 電気器具の一例を示す図。
【図３７】 本発明を用いて作製されたＴＦＴのＩｄ−Ｖｇ曲線を示す図。
【図３８】 本発明を用いて作製されたＴＦＴのＩｄ−Ｖｇ曲線を示す図。
【図３９】 本発明を用いて作製されたインバータ回路の断面図。
【図４０】 本発明を用いて作製されたＴＦＴのＩｄ−Ｖｇ曲線を示す図。
【図４１】 本発明を用いて作製されたＴＦＴのＩｄ−Ｖｇ曲線を示す図。
【図４２】 本発明を用いて作製されたＴＦＴの信頼性の測定結果を示す図。
【図４３】 本発明を用いて作製されたＴＦＴの信頼性の測定結果を示す図。
【図４４】 本発明を用いて作製されたＴＦＴの信頼性の測定結果を示す図。
【図４５】 本発明を用いて作製されたＴＦＴの信頼性の測定結果を示す図。
【図４６】 本発明の実施の一例を示す図。
【図４７】 本発明の実施の一例を示す図。
Claims (7)
- 同一基板上に、第１のｎ型薄膜トランジスタとｐ型薄膜トランジスタを含む駆動回路部と、第２のｎ型薄膜トランジスタを含む画素部を形成する半導体装置の作製方法であって、
前記基板上に第１乃至第３の半導体層を形成し、
前記第１乃至前記第３の半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の導電膜を形成し、
前記第１の導電膜上に第２の導電膜を形成し、
前記第２の導電膜上に前記第１乃至前記第３の半導体層と重なる第１のレジストマスクを形成し、
前記第１のレジストマスクをマスクとして、前記第１及び前記第２の導電膜をエッチングして、端部にテーパー部を有する第１の形状の第１乃至第３のゲート電極を形成し、
前記第１のレジストマスクと前記第１乃至前記第３のゲート電極をマスクとして、前記第１乃至前記第３の半導体層にｎ型不純物元素を添加してソース領域及びドレイン領域を形成し、
前記第１のレジストマスクをマスクとして、前記第１乃至前記第３のゲート電極をエッチングして、前記第１の形状の端部を除去することにより、前記第１乃至前記第３のゲート電極を第２の形状に加工するとともに、前記第１の形状の端部の下の前記ゲート絶縁膜を露出させ、且つ前記ソース領域及び前記ドレイン領域上の前記ゲート絶縁膜の表面を除去し、
前記第１のレジストマスクと前記第１乃至前記第３のゲート電極をマスクとして、前記第１乃至前記第３の半導体層にｎ型不純物元素を添加して、前記第１乃至前記第３のゲート電極と重ならない第１のＬＤＤ領域と前記第１乃至前記第３のゲート電極と重なる第２のＬＤＤ領域を形成し、
前記第１のゲート電極上に前記第１の半導体層と重なる第２のレジストマスクを形成し、
前記第２のレジストマスク、前記第２のゲート電極の前記第２の導電膜及び前記第３のゲート電極の前記第２の導電膜をマスクとして、前記第２のゲート電極の前記第１の導電膜及び前記第３のゲート電極の前記第１の導電膜をエッチングして、前記第２の形状の端部を除去することにより、前記第２及び前記第３のゲート電極を第３の形状に加工するとともに、前記第２の形状の端部の下の前記ゲート絶縁膜を露出させ、
前記ゲート絶縁膜をエッチングして、前記第１の半導体層の前記ソース領域及び前記ドレイン領域と、前記第２及び前記第３の半導体層の前記ソース領域、前記ドレイン領域及び前記第１のＬＤＤ領域の表面を露出させ、
前記第１及び前記第３のゲート電極上に前記第１及び前記第３の半導体層と重なる第３のレジストマスクを形成し、
前記第３のレジストマスクと前記第２のゲート電極をマスクとして、前記第２の半導体層の前記ソース領域、前記ドレイン領域、前記第１及び前記第２のＬＤＤ領域にｐ型不純物元素を添加することを特徴とする半導体装置の作製方法。 - 同一基板上に、第１のｎ型薄膜トランジスタとｐ型薄膜トランジスタを含む駆動回路部と、第２のｎ型薄膜トランジスタを含む画素部を形成する半導体装置の作製方法であって、
前記基板上に非晶質半導体膜を形成し、
前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜を加工して第１乃至第３の半導体層を形成し、
前記第１乃至前記第３の半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の導電膜を形成し、
前記第１の導電膜上に第２の導電膜を形成し、
前記第２の導電膜上に前記第１乃至前記第３の半導体層と重なる第１のレジストマスクを形成し、
前記第１のレジストマスクをマスクとして、前記第１及び前記第２の導電膜をエッチングして、端部にテーパー部を有する第１の形状の第１乃至第３のゲート電極を形成し、
前記第１のレジストマスクと前記第１乃至前記第３のゲート電極をマスクとして、前記第１乃至前記第３の半導体層にｎ型不純物元素を添加してソース領域及びドレイン領域を形成し、
前記第１のレジストマスクをマスクとして、前記第１乃至前記第３のゲート電極をエッチングして、前記第１の形状の端部を除去することにより、前記第１乃至前記第３のゲート電極を第２の形状に加工するとともに、前記第１の形状の端部の下の前記ゲート絶縁膜を露出させ、且つ前記ソース領域及び前記ドレイン領域上の前記ゲート絶縁膜の表面を除去し、
前記第１のレジストマスクと前記第１乃至前記第３のゲート電極をマスクとして、前記第１乃至前記第３の半導体層にｎ型不純物元素を添加して、前記第１乃至前記第３のゲート電極と重ならない第１のＬＤＤ領域と前記第１乃至前記第３のゲート電極と重なる第２のＬＤＤ領域を形成し、
前記第１のゲート電極上に前記第１の半導体層と重なる第２のレジストマスクを形成し、
前記第２のレジストマスク、前記第２のゲート電極の前記第２の導電膜及び前記第３のゲート電極の前記第２の導電膜をマスクとして、前記第２のゲート電極の前記第１の導電膜及び前記第３のゲート電極の前記第１の導電膜をエッチングして、前記第２の形状の端部を除去することにより、前記第２及び前記第３のゲート電極を第３の形状に加工するとともに、前記第２の形状の端部の下の前記ゲート絶縁膜を露出させ、
前記ゲート絶縁膜をエッチングして、前記第１の半導体層の前記ソース領域及び前記ドレイン領域と、前記第２及び前記第３の半導体層の前記ソース領域、前記ドレイン領域及び前記第１のＬＤＤ領域の表面を露出させ、
前記第１及び前記第３のゲート電極上に前記第１及び前記第３の半導体層と重なる第３のレジストマスクを形成し、
前記第３のレジストマスクと前記第２のゲート電極をマスクとして、前記第２の半導体層の前記ソース領域、前記ドレイン領域、前記第１及び前記第２のＬＤＤ領域にｐ型不純物元素を添加することを特徴とする半導体装置の作製方法。 - 請求項２において、
前記結晶質半導体膜は、レーザー結晶化法、熱結晶化法または結晶化を助長する触媒を用いた結晶化法により形成されることを特徴とする半導体装置の作製方法。 - 請求項２において、
前記結晶質半導体膜は、結晶化を助長する触媒を前記非晶質半導体膜に添加して形成され、
前記結晶化を助長する触媒元素として、ニッケル、鉄、パラジウム、スズ、鉛、コバルト、白金、銅及び金から選ばれた元素を用いることを特徴とする半導体装置の作製方法。 - 請求項２において、
前記結晶質半導体膜は、結晶化を助長する触媒を前記非晶質半導体膜に添加し、加熱処理を行い、レーザー光を照射して形成されることを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項５のいずれか一項において、
前記ゲート絶縁膜を形成する前に、前記第１乃至前記第３の半導体層に、ｐ型不純物元素を添加することを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項６のいずれか一項において、
前記第１の導電膜と前記第２の導電膜は、タンタル、タングステン、チタン、モリブデン、アルミニウム及び銅から選ばれた元素、前記元素を主成分とする合金材料または化合物材料を用いて形成することを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001227219A JP4127466B2 (ja) | 2000-07-31 | 2001-07-27 | 半導体装置の作製方法 |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000230401 | 2000-07-31 | ||
| JP2000-230401 | 2000-07-31 | ||
| JP2000301389 | 2000-09-29 | ||
| JP2000-301389 | 2000-09-29 | ||
| JP2000-301390 | 2000-09-29 | ||
| JP2000301390 | 2000-09-29 | ||
| JP2001227219A JP4127466B2 (ja) | 2000-07-31 | 2001-07-27 | 半導体装置の作製方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005050519A Division JP4954482B2 (ja) | 2000-07-31 | 2005-02-25 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002175028A JP2002175028A (ja) | 2002-06-21 |
| JP2002175028A5 JP2002175028A5 (ja) | 2005-09-02 |
| JP4127466B2 true JP4127466B2 (ja) | 2008-07-30 |
Family
ID=27481493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001227219A Expired - Fee Related JP4127466B2 (ja) | 2000-07-31 | 2001-07-27 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4127466B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6613620B2 (en) | 2000-07-31 | 2003-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP4954482B2 (ja) * | 2000-07-31 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR20060070345A (ko) | 2004-12-20 | 2006-06-23 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| KR101131793B1 (ko) | 2005-05-31 | 2012-03-30 | 삼성전자주식회사 | 폴리 실리콘형 박막트랜지스터 및 이를 갖는 박막트랜지스터 기판 및 이의 제조 방법 |
| KR20070002933A (ko) * | 2005-06-30 | 2007-01-05 | 엘지.필립스 엘시디 주식회사 | 폴리 박막 트랜지스터 기판 및 그 제조 방법 |
| JP6506545B2 (ja) | 2013-12-27 | 2019-04-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR20220046701A (ko) * | 2013-12-27 | 2022-04-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 |
| CN107533981B (zh) * | 2015-04-28 | 2020-12-15 | 夏普株式会社 | 半导体装置以及其制造方法 |
| WO2018167588A1 (ja) * | 2017-03-13 | 2018-09-20 | 株式会社半導体エネルギー研究所 | 半導体装置、および半導体装置の作製方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5683781A (en) * | 1979-12-10 | 1981-07-08 | Matsushita Electric Ind Co Ltd | Image display unit and production thereof |
| JP3398453B2 (ja) * | 1994-02-24 | 2003-04-21 | 株式会社東芝 | 薄膜トランジスタの製造方法 |
| JPH08274336A (ja) * | 1995-03-30 | 1996-10-18 | Toshiba Corp | 多結晶半導体薄膜トランジスタ及びその製造方法 |
| JPH10125928A (ja) * | 1996-10-23 | 1998-05-15 | Semiconductor Energy Lab Co Ltd | 半導体集積回路及びその作製方法 |
| JP3282582B2 (ja) * | 1998-04-21 | 2002-05-13 | 日本電気株式会社 | トップゲート型薄膜トランジスタ及びその製造方法 |
| JP2000012712A (ja) * | 1998-06-25 | 2000-01-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP3587292B2 (ja) * | 1998-12-24 | 2004-11-10 | シャープ株式会社 | 半導体装置の製造方法 |
| JP4008133B2 (ja) * | 1998-12-25 | 2007-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP3728958B2 (ja) * | 1998-12-28 | 2005-12-21 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法 |
-
2001
- 2001-07-27 JP JP2001227219A patent/JP4127466B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002175028A (ja) | 2002-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5732561B2 (ja) | 半導体装置 | |
| KR100928407B1 (ko) | 반도체 디바이스 | |
| JP4485078B2 (ja) | 半導体装置の作製方法 | |
| US20030180996A1 (en) | Semiconductor device and manufacturing method thereof | |
| EP1005094A2 (en) | Semiconductor devices having a thin film field-effect transistor and corresponding manufacturing methods | |
| US20050161674A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20020035461A (ko) | 전기 광학 장치 및 그 제조 방법 | |
| JP2000349298A (ja) | 電気光学装置およびその作製方法 | |
| JP4127466B2 (ja) | 半導体装置の作製方法 | |
| JP2001111060A (ja) | 半導体装置およびその作製方法 | |
| JP3961310B2 (ja) | 半導体装置の作製方法 | |
| JP4850763B2 (ja) | 半導体装置の作製方法 | |
| JP4954482B2 (ja) | 半導体装置の作製方法 | |
| JP4641586B2 (ja) | 半導体装置の作製方法 | |
| JP4700159B2 (ja) | 半導体装置の作製方法 | |
| JP4583654B2 (ja) | 半導体装置の作製方法 | |
| JP4127467B2 (ja) | 半導体装置の作製方法 | |
| JP4712155B2 (ja) | 半導体装置の作製方法 | |
| JP2003303833A (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050225 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080508 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |