JP3728958B2 - 電気光学装置及びその製造方法 - Google Patents
電気光学装置及びその製造方法 Download PDFInfo
- Publication number
- JP3728958B2 JP3728958B2 JP37357898A JP37357898A JP3728958B2 JP 3728958 B2 JP3728958 B2 JP 3728958B2 JP 37357898 A JP37357898 A JP 37357898A JP 37357898 A JP37357898 A JP 37357898A JP 3728958 B2 JP3728958 B2 JP 3728958B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- electro
- cmp
- optical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、画素電極が反射膜からなる反射型の液晶装置等の電気光学装置及びその製造方法の技術分野に属する。
【０００２】
【従来の技術】
一般に、この種の反射型の電気光学装置では、一対の基板間に液晶等の電気光学物質が挟持されてなり、一方の基板である素子基板の画像表示領域には、Ａｌ（アルミニウム）膜等の反射膜からなる画素電極が各画素毎に或いは各セグメント毎に設けられている。そして、他方の基板である対向基板側から電気光学物質を介して入射される外光を画素電極により反射して再び電気光学物質を介して対向基板側から、画素電極による電圧印加状態に応じて各画素毎に出射するように構成されている。
【０００３】
素子基板には、シリコン単結晶等からなる不透明な半導体基板若しくは石英又はガラス等からなる透明基板が用いられる。画素電極の下方や画像表示領域の周囲における基板上に、画素電極により各画素毎に選択的に電気光学物質に電界を印加するための、走査線、データ線、容量線、電源線等の各種配線、電界効果トランジスタ（以下適宜、ＦＥＴと称す）、薄膜トランジスタ（以下適宜、ＴＦＴと称す）、薄膜ダイオード（以下適宜、ＴＦＤと称す）等の画素スイッチング用の駆動素子、走査線やデータ線を駆動するための駆動回路、各画素に書き込むデータを記憶するためのメモリ回路等が形成される。従って、パッシブマトリクス駆動方式、アクティブマトリクス駆動方式、セグメント駆動方式、スタティック駆動方式等の各種の駆動方式を大小様々なサイズの反射型の電気光学装置に採用可能である。
【０００４】
一般に、反射型の電気光学装置は、バックライトを必要とせずに小型薄型化と共に低消費電力化を図れる点で、透過型の電気光学装置と比べて有利である。特に、上述の如き画素電極が反射膜からなる反射型の電気光学装置の場合には、画像表示領域において不透明な画素電極下に隠れる基板上領域を利用して配線や各種の回路素子を設けることが出きる点で、素子基板の対向基板と反対側に反射板を取り付ける伝統的な反射型の電気光学装置と比べて有利である。また、画像表示領域において画素電極下に隠れる基板自体も透明である必要はないため、不透明な半導体基板を用いることが可能となり、特に小型の電気光学装置の場合に、各種回路素子を作り込むのに適した半導体基板をそのまま素子基板として用いることも可能である。
【０００５】
【発明が解決しようとする課題】
この種の電気光学装置では、表示画像の高品位化の要請が強く、特に視野角を広げることが重要課題の一つとされている。
【０００６】
しかしながら、前述した従来の反射膜からなる画素電極では、各種の薄膜形成技術を用いて形成される画素電極の表面は平坦である。このため、画素電極は、対向基板側から電気光学物質を介して入射した外光を基本的に反射するだけであるので、画素電極において表示画面に向けて散乱する光の強度は極めて低い。従って、本質的に視野角は狭いという問題点がある。
【０００７】
そこで、本願出願人は、図１４の画素電極下方における積層構造の断面図に示すように、ＳｉＯ２膜等の層間絶縁膜５０１上に、０．５〜１０μｍ程度の径の小さな穴５０２ａが多数開孔されたＴｉＮ（窒化チタニウム）／Ａｌ（アルミニウム）／ＴｉＮ（窒化チタニウム）／Ｔｉ（チタン）膜等の導電層５０２を設け、その上方にＳｉＯ２膜等の層間絶縁膜５０３を介して画素電極を形成することにより、画素電極表面を凸凹にする技術を発明した。しかしながら、この技術の場合には、各穴５０２ａの縁に対応して急峻に傾斜した個所が画素電極の表面に局所的に或いは極めて点在して得られるだけであり、特に各穴５０２ａの中央付近（即ち、各穴５０２ａ内で層間絶縁膜５０１の上面が露出している部分）に対応する画素電極表面は平坦になってしまう。従って、視野角を広げるのに相応しい緩やかに広範囲に広がる傾斜領域を各穴５０２ａに対応して画素電極表面に形成することが困難である。そこで、本願出願人は、図１５に示すように、図１４の積層構造において、更にＳＯＧ（Spin On Glass: スピンオンガラス）膜５０４を層間絶縁膜５０３における各穴５０２ａに対応する窪み内に設けて、その上方にＳｉＯ２膜等の層間絶縁膜５０５を介して画素電極を形成することにより、緩やかな傾斜領域を形成する技術を発明した。しかしながら、この技術の場合には、ＳＯＧ膜５０４の形成工程や層間絶縁膜を複数積む工程が付加的に必要となるため、製造プロセスの複雑化とコスト上昇を招いてしまう。加えて、各穴５０２ａに対応して緩やかに広範囲に広がる傾斜領域を画素電極表面に形成することが、なお困難である。
【０００８】
以上のように、本願出願人の発明によれば、各穴５０２ａに対応して凹凸にされた画素電極表面に入射する外光が若干拡散される結果、視野角は多少広がるが、なお十分な視野角は得られないという問題点がある。
【０００９】
本発明は上述した問題点に鑑みなされたものであり、比較的簡単な構成を用いて、十分な視野角を得ることが可能な反射型の電気光学装置及びその製造方法を提供することを課題とする。
【００１０】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方の基板上に、前記電気光学物質を駆動する電気力を供給するための配線及び反射膜からなる画素電極と、該画素電極と前記一方の基板との間に介在しており、多数の凹凸が表面に形成された凹凸層と、該凹凸層における凹部を埋めると共に該凹部の周囲を規定する前記凹凸層の凸部と共にＣＭＰ（Chemical Mechanical Polishing）処理が施されて該ＣＭＰ処理が施された表面が前記凸部よりも窪んでいるＣＭＰ層とを備える。
【００１１】
本発明の電気光学装置によれば、凹凸層の表面には、多数の凹凸が形成されており、ＣＭＰ層は、この凹凸層の凹部を埋めている。そして特に、該凹部の周囲を規定する凹凸層の凸部とＣＭＰ層とには、ＣＭＰ処理が施されており、このＣＭＰ処理が施されたＣＭＰ層の表面は、凸部よりも窪んでいる。このように凸部よりも窪んだＣＭＰ層が凹部を埋める構造は、凹凸層よりもＣＭＰ層の方が当該ＣＭＰ処理において化学研磨され易い条件とすることにより得られる。しかるに、このＣＭＰ処理の過程で、凹凸層の凸部の先端のレベルまで化学研磨が行われた後には、ＣＭＰ処理を行う研磨布等は、凹部の縁に近い程、凹部内に位置するＣＭＰ層に当たり難くなり、ＣＭＰ層は相対的に化学研磨され難くなる。これに対してＣＭＰ処理を行う研磨布等は、凹部の中央に近い程、凹部内に位置するＣＭＰ層に当たり易くなり、ＣＭＰ層は、相対的に化学研磨され易くなる。これらの結果、本発明における凸部よりも窪んだＣＭＰ層が凹部を埋める構造では、各凹部において、ＣＭＰ層は、その縁から中央に向かうに連れてなだらかに傾斜する表面形状とされる。従って、この各凹部に埋められたＣＭＰ層の上方に層間絶縁膜等を介して形成される反射膜からなる画素電極は、このなだらかに傾斜するＣＭＰ層の表面形状に対応してなだらかに傾斜する表面形状を持つ。このため、画素電極は、対向基板側から電気光学物質を介して入射した外光を表示画面に向けて散乱するので、平坦な画素電極と比べて、散乱光の強度は顕著に強まる。
【００１２】
本発明の電気光学装置の一の態様では、前記凹凸層は、多数の穴が開孔された一つの層からなる。
【００１３】
この態様によれば、凹凸層は、多数の穴が開孔された一つの層からなるので、穴が凹部となり、穴の開孔されていない表面が凸部となる。従って、この各穴に埋められたＣＭＰ層の上方に形成される画素電極は、なだらかに傾斜するＣＭＰ層の表面形状に対応してなだらかに傾斜する表面形状を持つ。
【００１４】
本発明の電気光学装置の他の態様では、前記凹凸層は、導電膜からなり、前記ＣＭＰ層は、前記導電膜よりも前記ＣＭＰ処理により化学研磨され易い膜からなる。
【００１５】
この態様によれば、ＣＭＰ層は、導電膜からなる凹凸層よりも、ＣＭＰ処理により化学研磨され易い膜（絶縁膜又は導電膜）からなるので、凹部に埋められたＣＭＰ層は、ＣＭＰ処理により、その縁から中央に向かうに連れてなだらかに傾斜する表面形状とされる。
【００１６】
この態様では、前記導電膜は、アルミニウム、チタン及びタンタルのうち少なくとも一方を含む金属膜からなり、前記ＣＭＰ層は、窒化シリコン膜及び酸化シリコン膜のいずれか一方の絶縁膜からなってもよい。
【００１７】
このように構成すれば、ＣＭＰ層は、凹凸層を構成するアルミニウム、チタン及びタンタルのうち少なくとも一方を含む金属膜よりも、ＣＭＰ処理により化学研磨され易い窒化シリコン膜又は酸化シリコン膜からなるので、凹部に埋められたＣＭＰ層は、ＣＭＰ処理により、その縁から中央に向かうに連れてなだらかに傾斜する表面形状とされる。
【００１８】
また、この凹凸層が導電膜からなる態様では、前記導電膜は、前記画素電極に前記電気力を伝えるための中継層を構成してもよい。
【００１９】
このように構成すれば、導電膜からなる凹凸層は、画素電極に凹凸を与える機能のみならず、画素電極に電気力を伝えるための中継層としての機能も持つので、これら両機能を別々の膜を用いて実現する場合と比較して、積層構造及び製造プロセスの単純化を図れる。
【００２０】
本発明の電気光学装置の他の態様では、前記凹凸層は、絶縁膜からなり、前記ＣＭＰ層は、前記絶縁膜よりも前記ＣＭＰ処理により化学研磨され易い膜からなる。
【００２１】
この態様によれば、ＣＭＰ層は、絶縁膜からなる凹凸層よりも、ＣＭＰ処理により化学研磨され易い膜（絶縁膜又は導電膜）からなるので、凹部に埋められたＣＭＰ層は、ＣＭＰ処理により、その縁から中央に向かうに連れてなだらかに傾斜する表面形状とされる。
【００２２】
この態様では、前記ＣＭＰ層は、窒化シリコン膜及び酸化シリコン膜のいずれか一方の絶縁膜からなってもよい。
【００２３】
このように構成すれば、ＣＭＰ層は、凹凸層を構成する絶縁膜よりも、ＣＭＰ処理により化学研磨され易い窒化シリコン膜又は酸化シリコン膜（絶縁膜）からなるので、凹部に埋められたＣＭＰ層は、ＣＭＰ処理により、その縁から中央に向かうに連れてなだらかに傾斜する表面形状とされる。
【００２４】
この凹凸層が第１絶縁膜からなる態様では、前記一方の基板と前記第１絶縁膜との間に、前記画素電極に前記電気力を伝えると共に前記第１及び第２絶縁膜のうち少なくとも一方を介しての水分侵入を防ぐ導電層を更に備えてもよい。
【００２５】
このように構成すれば、画素電極に電気力を伝える中継層として機能する導電層を利用して、当該導電層の上方に位置する凹凸層の凹部が水分侵入経路となってしまう場合等にも、この凹部からの水分侵入を防ぐ構成を構築できる。従って本発明の各種の態様において、例えば、本来水分侵入を防ぐ機能を有する導電層を凹凸層として利用したが故に、その凹部が新たな水分侵入経路となってしまうような事態を未然防止できる点で有利である。
【００２６】
この場合更に、前記導電層は、遮光膜からなり、前記対向基板の側から見て相隣接する前記画素電極間の隙間を塞ぐ部分を含むように構成してもよい。
【００２７】
このように構成すれば、遮光膜からなる導電層は、画素電極に電気力を伝える中継層としての機能及び水分侵入を防ぐ機能に加えて、画素電極間の隙間において外光を遮光する機能も持つので、これら諸機能を別々の膜を用いて実現する場合と比較して、積層構造及び製造プロセスの単純化を図れる。
【００２８】
本発明の電気光学装置の他の態様では、前記凹凸層は、遮光膜からなり、前記対向基板の側から見て相隣接する前記画素電極間の隙間を塞ぐ部分を含む。
【００２９】
この態様によれば、遮光膜からなる凹凸層は、画素電極に凹凸を与える機能のみならず、画素電極間の隙間において外光を遮光する機能も持つので、これら両機能を別々の膜を用いて実現する場合と比較して、積層構造及び製造プロセスの単純化を図れる。
【００３０】
本発明の電気光学装置の他の態様では、前記凹凸層は、前記凹部の周囲において前記凸部が前記ＣＭＰ層の窪んでいる表面に向かって傾斜している。
【００３１】
この態様によれば、凹部の内部において、ＣＭＰ層がその縁から中央に向かうに連れてなだらかに傾斜する表面形状とされるのに加えて、凹部の周囲において凹凸層の凸部がＣＭＰ層の窪んでいる表面に向かって傾斜しているので、凹部の周囲における凹凸層表面から凹部の内部におけるＣＭＰ層表面にかけての広範囲に渡ってなだらかに傾斜する表面形状が得られる。従って、ＣＭＰ層の上方に形成される画素電極は、より広範囲に渡ってなだらかに傾斜する表面形状を持つ。この結果、画素電極における散乱光の強度はより顕著に強まる。加えて、凹部の周囲に位置する凹凸層が傾斜しているので、画素電極において適度な傾斜形状を得るために必要とされる、凹部の平面サイズを小さくすることが可能となる。従って、特に凹部を貫通穴から構成する場合等における当該凹部を介しての水分侵入量を各凹部の平面サイズに応じて低減できる。
【００３２】
本発明の電気光学装置の製造方法は上記課題を解決するために、上述した本発明の電気光学装置を製造する電気光学装置の製造方法であって、少なくとも前記配線が形成された前記一方の基板上に前記凹凸層を形成する工程と、前記凹凸層上に前記ＣＭＰ層となる材料層を形成する工程と、前記材料層に対して、前記材料層よりも前記凹凸層の方が化学研磨され難い条件で、前記凸部が露出した後に前記凹部を埋める前記ＣＭＰ層の表面を所定量だけ化学研磨するまで前記ＣＭＰ処理を施す工程と、前記凹凸層及び前記ＣＭＰ層の上方に反射性の材料から前記画素電極を形成する工程とを含む。
【００３３】
本発明の電気光学装置の製造方法によれば、少なくとも配線が形成された一方の基板上に凹凸層が形成され、次に、凹凸層上にＣＭＰ層となる材料層が形成される。続いて、この材料層に対して、材料層よりも凹凸層の方が化学研磨され難い条件で、ＣＭＰ処理が施される。従って、このＣＭＰ処理では、先ず、材料層だけが化学研磨されて凹凸層の凸部が露出する。その後、凹部を埋めるＣＭＰ層の表面を所定量だけ化学研磨するまでＣＭＰ処理が施される。この際、ＣＭＰ処理を行う研磨布等は、凹部の縁に近い程、凹部内に位置するＣＭＰ層に（凸部の縁が邪魔して）当たり難くなり、ＣＭＰ層は凹部の縁に近い程、相対的に化学研磨され難くなる。これに対してＣＭＰ処理を行う研磨布等は、凹部の中央に近い程、凹部内に位置するＣＭＰ層に当たり易くなり、ＣＭＰ層は凹部の中央に近い程、相対的に化学研磨され易くなる。この結果、凸部よりも窪んだＣＭＰ層が凹部を埋める構造が得られ、特に、各凹部において、ＣＭＰ層は、その縁から中央に向かうに連れてなだらかに傾斜する表面形状とされる。その後、凹凸層及びＣＭＰ層の上方に反射性の材料から画素電極が形成される。従って、この各凹部に埋められたＣＭＰ層の上方に層間絶縁膜等を介して形成される反射膜からなる画素電極は、このなだらかに傾斜するＣＭＰ層の表面形状に対応してなだらかに傾斜する表面形状を持つようになる。
【００３４】
本発明の電気光学装置の製造方法の一の態様では、前記ＣＭＰ処理を施す工程において、前記化学研磨における前記凹凸層に対する前記ＣＭＰ層の選択比を１以上で且つ所定値よりも小さく設定する。
【００３５】
この態様によれば、化学研磨における凹凸層に対するＣＭＰ層の選択比は、１以上に設定されているので、ＣＭＰ処理の際に、凹部の内部に位置するＣＭＰ層がより化学研磨されて、その周囲に位置する凹凸層よりも窪むが、この時、研磨布等は、窪んだ凹部の周囲に位置する凹凸層の縁に対し、該縁から離れた凹凸層表面よりも当たり易くなっている。ここで選択比を、ＣＭＰ層と比べて凹凸層も若干化学研磨される程度に所定値よりも小さく設定しておけば、窪んだ凹部の周囲に位置する凹凸層の縁は、該縁から離れた凹凸層の表面よりも、化学研磨され易くされているので、凹部の周囲に位置する凹凸層が、ＣＭＰ層の窪んでいる表面に向かって傾斜する表面形状が得られる。従って、凹部の周囲における凹凸層表面から凹部の内部におけるＣＭＰ層表面にかけての広範囲に渡ってなだらかに傾斜する表面形状が得られる。加えて、凹部の周囲に位置する凹凸層が傾斜しているので、画素電極において適度な傾斜形状を得るために必要とされる、凹部の平面サイズを小さくすることが可能となり、同時に凹部の内部におけるＣＭＰ層に対する化学研磨量を低減可能となる。
【００３６】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
【００３７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。本実施形態は、本発明を駆動回路内蔵型の液晶装置に適用したものである。
【００３８】
（電気光学装置の第１実施形態）
本発明による電気光学装置の第１実施形態である液晶装置の回路構成について図１のブロック図を参照して説明する。図１は、液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。
【００３９】
図１において、本実施形態における液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極１３を制御するためのＦＥＴ３０がマトリクス状に複数形成されており、画像信号が供給されるデータ線４６ａが当該ＦＥＴ３０のソースに電気的に接続されている。データ線４６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線４６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＦＥＴ３０のゲートに走査線４３ａが電気的に接続されており、所定のタイミングで、走査線４３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極１３は、ＦＥＴ３０のドレインに電気的に接続されており、スイッチング素子であるＦＥＴ３０を一定期間だけそのスイッチを閉じることにより、データ線４６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極１３を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を介して通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を介して通過可能とされ、全体として液晶装置からは画像信号に応じたコントラストを持つ光が反射される。ここで、保持された画像信号がリークするのを防ぐために、画素電極１３と対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。例えば、画素電極１３の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。
【００４０】
次に、図２及び図３を参照して、画素電極１３の表面に凹凸を与える画素電極１３下における積層構造及び画素電極１３下に形成されたＦＥＴ３０の構造及並びにその製造方法について説明する。ここに、図２は、素子基板上に形成された複数の相隣接する画素電極１３の平面図であり、図３は、１個のＦＥＴ３０付近における素子基板上に形成された画素電極１３下の積層構造を示す断面図である。
【００４１】
図２において、液晶装置の素子基板上には、マトリクス状に複数の画素電極１３（２点鎖線により輪郭が示されている）が設けられている。そして特に、画素電極１３の表面には、多数の窪み１３ａ（図中、多数の円により示されている）が、画素電極１３下に位置する第２導電層に開孔された多数の穴に対応して形成されている。
【００４２】
即ち、図３において、Ａｌ（アルミニウム）膜、Ｔａ（タンタル）膜等の導電性の反射膜からなる各画素電極１３には、その下方に形成された第２導電層１０に不規則に開孔された多数の穴１０ａに対応して表面に多数の窪み１３ａが形成されている。そして、本実施形態では特に後述のように多数の穴１０ａ内に埋められた穴埋め絶縁層１１ｃが、穴１０ａ内においてその縁からその中央に緩やかに傾斜する表面形状を有するが故に、その上方に第３層間絶縁膜１１ｂ及び１１ｃを介して形成される画素電極１３は、各穴１０ａに対応して緩やかに傾斜する窪み１３ａを多数含む表面形状を有するように構成されている。
【００４３】
図３において、一方の基板の一例であるＰ型（又はＮ型）の半導体基板１上には、Ｎ型（又はＰ型）のウェル領域２にＦＥＴ３０が形成されており、各ＦＥＴ３０は、素子分離用のフィールド酸化膜３により、相互に分離されている。半導体基板１として、通常ウエーハと称される単結晶シリコンからなる半導体基板を用いれば、このように基板１上にＦＥＴ３０を直接形成することができるが、このような基板としては、基板上に半導体膜を介してＦＥＴやＴＦＴを形成可能であるシリコン基板、石英基板、ガラス基板等を用いてもよい。特に、本実施形態のように、画素電極が反射膜からなる形式の反射型の液晶装置の場合には、基板１を光が透過する必要はないので、不透明な半導体基板を用いることが可能とされており、小型の液晶装置を製造する際にＦＥＴ等の素子の作り込みが容易であるため有利である。また、ウェル領域２は、不純物拡散により形成され、フィールド酸化膜３は、選択的熱酸化により形成される。
【００４４】
各ＦＥＴ３０では、フィールド酸化膜３の開口部を介して、ウェル領域２に高濃度ドープされたソース領域６ａ及びドレイン領域６ｂが形成されており、これらの間に位置するチャネル領域にゲート絶縁膜を介して対向するようにゲート電極５が設けられている。ゲート電極５及びフィールド酸化膜３の上は、第1層間絶縁膜７が形成されている。第1層間絶縁膜７上には、第１導電層８ａ及び８ｂが設けられており、第１層間絶縁膜７に開孔されたコンタクトホール７ａ及び７ｂを夫々介してソース領域６ａ及びドレイン領域６ｂに接続されることにより、ＦＥＴ３０のソース電極及びドレイン電極を構成している。ゲート電極５としては、例えば高濃度にドープされた導電性のポリシリコン又は導電性のメタルシリサイドが用いられ、ＣＶＤ法等により形成される。第１層間絶縁膜７としては、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等が用いられ、スパッタリング方法、ＴＥＯＳ（テトラエチルオルソシリケート）を用いたプラズマＣＶＤ法等により形成される。また、第１導電層８ａ及び８ｂとしては、例えばＡｌ膜、Ｔａ膜等の導電性の高い金属膜が用いられ、スパッタリング法により例えば５００ｎｍ程度の膜厚に形成される。
【００４５】
更に、このように構成されたＦＥＴ３０上には、第２層間絶縁膜９が設けられており、この第２層間絶縁膜９上に上述の如く多数の穴１０ａが開孔された、凹凸層の一例たる第２導電層１０が形成されている。第２導電層１０上には、第３層間絶縁膜１１ａ及び１１ｂが形成されている。第２層間絶縁膜９及び第３層間絶縁膜１１ａは、第１層間絶縁膜７と同様に、例えば、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなり、その膜厚は例えば、第２層間絶縁膜が１０００ｎｍ程度とされ、第３層間絶縁膜１１ａ及び１１ｂが１０００ｎｍ程度とされる。また、第２導電層１０は、第１導電層８ａ及び８ｂと同様に、例えばＡｌ膜、Ｔａ膜等の導電性の高い金属膜からなり、その膜厚は例えば５００〜８００ｎｍ程度とされる。
【００４６】
本実施形態では特に、第２導電層１０は、一方で、第２層間絶縁膜９に開孔されたコンタクトホール９ｂを介して、ドレイン電極を構成する第１導電層８ｂに電気的接続されており、他方で、第３層間絶縁膜１１ａ及び１１ｃに開孔されたコンタクトホール１１ｈを介して画素電極１３に電気的接続されている。即ち、第２導電層１０は、画素電極９ａとＦＥＴ３０のドレイン電極を構成する第１導電層８ｂを中継するように構成されている。従って、画素電極１３から一つのコンタクトホールを介して一挙にドレイン電極への電気的接続をとる場合と比べて、コンタクトホールの開孔工程が容易となり、精度が高く且つ小径のコンタクトホールを形成することができる。このように本実施形態では特に、第２導電層膜１０は、画素電極１３に凹凸を与える機能のみならず、画素電極１３に電気力を伝えるための中継層としての機能も持つので、これら両機能を別々の膜を用いて実現する場合と比較して、積層構造及び製造プロセスの単純化を図れる。
【００４７】
尚、本実施形態では、コンタクトホール１１ｈには、画素電極１３を構成する材料とは別に接続プラグ１２として、例えばＷ（タングステン）等の高融点金属などの導電性材料が埋め込まれているが、コンタクトホール７ａ、７ｂ及び９ｂについても、同様に第１導電層８ａ及び８ｂ並びに第２導電層１０を構成する材料とは別に接続プラグとしての導電性材料を埋め込むように構成しても良い。
【００４８】
本実施形態では特に、第２導電層１０に開孔されたは、多数の穴１０ａは、ＣＭＰ層の一例たる穴埋め絶縁層１１ｃにより埋めている。そして特に、この穴１０ａの周囲を規定する第２導電層１０と穴埋め絶縁層１１ｃとには、製造過程でＣＭＰ処理が施されており、このＣＭＰ処理が施された穴埋め絶縁層１１ｃの表面は、第２導電層１０の表面よりも窪んでいる。このように窪んだ穴埋め絶縁層１１ｃが各穴１０ａを埋める構造は、第２導電層１０よりも穴埋め絶縁層１１ｃの方が当該ＣＭＰ処理において化学研磨され易い条件とすることにより容易に得られる。
【００４９】
ここで、このようなＣＭＰ処理を含む穴埋め絶縁層１１ｃを形成する工程について図４を参照して説明する。図４は、図３のＡ部分における穴１０ａ及び穴埋め絶縁層１１ｃを形成する工程を（ａ）〜（ｃ）の順に示した工程図である。
【００５０】
図４（ａ）に示すように、例えばＳｉＯ２（酸化シリコン）膜からなる第２層間絶縁膜９上に、例えばＴｉＮ／Ａｌ／ＴｉＮ／Ｔｉ膜やＴａ膜からなる第２導電層１０が形成される。この際、フォトリソグラフィ処理及びエッチング処理により、第２導電層１０には、穴１０ａが開孔されている。
【００５１】
次に、図４（ｂ）に示すように、例えばＳｉＯ２膜からなる絶縁層１１ｃ’が、第２導電層１０及び穴１０ａから露出した第２層間絶縁膜９上の全面に形成される。
【００５２】
次に、図４（ｃ）に示すように、この絶縁層１１ｃ’対して、ＣＭＰ処理を行う。より具体的には、化学エッチング効果を有するアルカリベースの溶液等を研磨剤の分散媒体として用いて、研磨布により絶縁膜１１ｃ’の表面を研磨する処理が行われる。本実施形態では特に、第２導電層１０よりも、絶縁層１１Ｃ’の方を当該ＣＭＰ処理において研磨し易くする研磨布、研磨剤、溶剤等が用いられる。このＣＭＰ処理を図４（ｂ）に示した状態にある絶縁膜１１ｃ’に対して行うと、化学研磨の進行に伴ってある時点で、穴１０ａ以外の領域における第２導電層１０の表面が露出する。更に、ＣＭＰ処理を続けると、ＣＭＰ処理を行う研磨布等は、穴１０ａの縁に近い程、穴１０ａ内に位置する穴埋め絶縁層１１ｃに、各穴１０ａの縁が邪魔するが故に、当たり難くなる。即ち、穴１０ａの縁に近い程、穴埋め絶縁層１１ｃは相対的に化学研磨され難くなる。これに対してＣＭＰ処理を行う研磨布等は、穴１０ａの中央に近い程、穴１０ａ内に位置する穴埋絶縁層１１ｃに当たり易くなる。即ち、穴１０ａの中央に近い程、穴埋め絶縁層１１ｃは相対的に化学研磨され易くなる。これらの結果、図４（ｃ）に示すように、第２導電層１０の表面よりも窪んだ穴埋め絶縁層１１ｃは、穴１０ａにおいて、その縁から中央に向かうに連れてなだらかに傾斜する表面形状とされている。
【００５３】
従って、図３に示したように、各穴１０ａに埋められた穴埋め絶縁層１１ｃの上方に第３層間絶縁膜１１ａ及び１１ｂを介して形成される画素電極１３は、このなだらかに傾斜する穴埋め絶縁層１１ｃの表面形状に対応してなだらかに傾斜する窪み１３ａを持つ。このため、反射膜からなる画素電極１３は、対向基板側（図３において、上側）から液晶を介して入射した外光を表示画面に向けて散乱するので、平坦な画素電極と比べて、散乱光の強度は顕著に強まる。
【００５４】
以上のように、本実施形態によれば、比較的簡単な構成を用いて反射型の液晶装置における視野角を広げることができる。
【００５５】
本実施形態において、第２導電膜１０を、Ａｌ、Ｔｉ及びＴａのうち少なくとも一方を含む、例えば、ＴｉＮ／Ａｌ／ＴｉＮ／Ｔｉ膜やＴａ膜から構成し、穴埋め絶縁層１１ｃを、ＳｉＯ２（酸化シリコン）膜から構成すれば、穴埋め絶縁層１１ｃは、第２導電膜１０よりも、ＣＭＰ処理により化学研磨され易い条件が成立するので、上述の如く、各穴１０ａに埋められた穴埋め絶縁層１１ｃがその縁から中央に向かうに連れてなだらかに傾斜する構造がＣＭＰ処理により容易に得られる。
【００５６】
また、以上の実施形態では、第２導電層１０に多数の穴１０ａを開孔することにより、第２導電層１０の表面形状を凹凸としたが、中継用にコンタクトホール７ｂ及び９ｂに接続される部分を除く部分を多数の突起状に形成することにより、第２導電層１０の表面形状を凹凸にしてもよい。或いは、穴１０ａは、貫通孔でもよいし、導電層１０の途中で止る穴でもよい。穴１０ａの平面形状は、円、楕円、正多角形、矩形等を問わないし、その大きさについては統一されていてもよいし、大小のバラツキがあってもよく、例えば直径０．５〜１０μｍ程度でよい。また、密度についても、必要とされる視野角に応じて適宜設定すればよい。更に、多数の穴１０ａの平面的な配置についても不規則であっても規則的に配列されていてもよい。要するに、ＣＭＰ処理の途中で穴埋め絶縁層１１ｃを構成する絶縁膜が化学研磨されて、その下に位置する第２導電層１０が露出する箇所が平面的に分散していれば、その露出箇所を起点或いは縁として緩やかな傾斜形状が穴埋め絶縁層１１ｃに形成されるので、その上方に形成される画素電極１３における光拡散能力の向上という本実施形態と同様の効果が得られる。
【００５７】
更に本実施形態では、図２に示したように、相隣接する各画素電極１３の縁付近には、窪み１３ａが設けられておらず、即ち、この平面領域には、第２導電層１０に穴１０ａが開孔されていない。従って、第２導電層１０の下方に位置するＦＥＴ３０における、相隣接する画素電極１３間の隙間に対向基板側から液晶を介して入射する外光に対する遮光は、この穴１０ａの開孔されていない第２導電層１０の平坦な部分によりなされる。仮に、この画素電極１３間の隙間に対向する部分にも、穴１０ａが開孔されているならば、このような外光が穴１０ａを介してＦＥＴ３０に入射することにより、ＦＥＴ３０に光リーク（即ち、チャネル領域に光が入射して光電効果によりオフ電流が増加する現象）が発生し、当該ＦＥＴ３０におけるトランジスタ特性が劣化してしまうのである。
【００５８】
以上のように、第１実施形態によれば、一つの層たる第２導電層１０に、画素電極１３とドレイン電極とを結ぶ中継機能、画素電極１３に対して凹凸を付与する機能及びＦＥＴ３０に対する遮光機能という３つの機能を持たせており、これらの機能を持つようにするための層構成や製造プロセスを単純化する点で極めて優れている。
【００５９】
（電気光学装置の第２実施形態）
本発明による電気光学装置の第２実施形態である液晶装置について、図５から図７を参照して説明する。図５は、使用状況によっては生じる可能性のある第1実施形態における問題点を図式的に示したものであり、図６は、第１実施形態における図３の断面に対応する第２実施形態の断面図であり、図７は、図６のＢ部分における穴８１ａ及び穴埋め絶縁層１１ｃを形成する工程を（ａ）〜（ｃ）の順に示した工程図である。尚、図６及び図７に示した第２実施形態において図３及び図４に示した第１実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。また、図６及び図７においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００６０】
図５では、第１実施形態の場合に使用状況によっては、Ａｌ膜等の反射膜からなる画素電極１３の下面とその下方にあるＡｌ膜等からなる第２導電層１０の平坦部１０ｂの上面との間で発生し得る第３層間絶縁膜１１ａ及び１１ｂを媒体とする多重反射の様子が、液晶装置の断面上で図式的に示されている。図５において、対向基板２０には、画素電極１３間の隙間に対応して格子状に遮光膜２３が形成されているので、画素電極１３間の隙間に外光が垂直に入射することはない。しかしながら、対向基板２０側から遮光膜２３の脇を斜めに透過する外光Ｌ１は、液晶層５０を介して画素電極１３の隙間に入射される。この外光Ｌ１は、一次的には、穴１０ａの開孔されていない第２導電層１０の平坦部１０ｂが、当該第２導電層１０の下方にあるＦＥＴ３０に対する遮光を行っているが、その平坦部１０ｂの上面と画素電極１３の下面とで多重反射した後に、多重反射光Ｌ２として、穴１０ａを介してＦＥＴ３０に入射する可能性が残されている。特に、強い外光Ｌ１を受けた場合に、このような多重反射光Ｌ２により、ＦＥＴ３０に無視し得ないような光リークが発生してしまうのである。
【００６１】
そこで、第２実施形態では、第１実施形態の場合とは異なり、第２導電層１０に穴１０ａを開孔せず、代わりに専ら凹凸を付与することを目的とする穴開き絶縁層８１を第２導電層１０上に設け、更に、この穴開き絶縁層８１の各穴８１ａに穴埋め絶縁層１１ｃが埋められた構成を有する。その他の構成については、第１実施形態の場合と同様である。
【００６２】
ここで、第２実施形態におけるＣＭＰ処理を含む穴埋め絶縁層１１ｃを形成する工程について図７を参照して説明する。
【００６３】
図７（ａ）に示すように、例えばＴｉＮ／Ａｌ／ＴｉＮ／Ｔｉ膜やＴａ膜からなる第２導電層１０上に、例えばＳｉＮ（窒化シリコン）膜やＴａ２Ｏ５（酸化タンタル）膜からなる穴開き絶縁層８１が形成される。この際、フォトリソグラフィ処理及びエッチング処理により、穴開き絶縁層８１には、穴８１ａが開孔されている。
【００６４】
次に、図７（ｂ）に示すように、例えばＳｉＯ２膜からなる絶縁層１１ｃ’が、穴開き絶縁層８１及び穴８１ａから露出した第２導電層１０上の全面に形成される。
【００６５】
次に、図７（ｃ）に示すように、この絶縁層１１ｃ’対して、ＣＭＰ処理を行う。より具体的には、化学エッチング効果を有するアルカリベースの溶液等を研磨剤の分散媒体として用いて、研磨布により絶縁膜１１ｃ’の表面を研磨する処理が行われる。本実施形態では特に、穴開き絶縁層８１よりも、絶縁層１１Ｃ’の方を当該ＣＭＰ処理において研磨し易くする研磨布、研磨剤、溶剤等が用いられる。このＣＭＰ処理を図７（ｂ）に示した状態にある絶縁膜１１ｃ’に対して行うと、化学研磨の進行に伴ってある時点で、穴８１ａ以外の領域における穴開き絶縁層８１の表面が露出する。更に、ＣＭＰ処理を続けると、ＣＭＰ処理を行う研磨布等は、穴８１ａの縁に近い程、穴８１ａ内に位置する穴埋め絶縁層１１ｃに、各穴８１ａの縁が邪魔するが故に、当たり難くなる。即ち、穴８１ａの縁に近い程、穴埋め絶縁層１１ｃは相対的に化学研磨され難くなる。これに対してＣＭＰ処理を行う研磨布等は、穴８１ａの中央に近い程、穴８１ａ内に位置する穴埋め絶縁層１１ｃに当たり易くなる。即ち、穴８１ａの中央に近い程、穴埋め絶縁層８１ｃは相対的に化学研磨され易くなる。これらの結果、図７（ｃ）に示すように、穴開き絶縁層８１の表面よりも窪んだ穴埋め絶縁層１１ｃは、穴８１ａにおいて、その縁から中央に向かうに連れてなだらかに傾斜する表面形状とされている。
【００６６】
従って、図６に示したように、各穴８１ａに埋められた穴埋め絶縁層１１ｃの上方に第３層間絶縁膜１１ａ及び１１ｂを介して形成される画素電極１３は、このなだらかに傾斜する穴埋め絶縁層１１ｃの表面形状に対応してなだらかに傾斜する窪み１３ａを持つ。このため、反射膜からなる画素電極１３は、対向基板側（図３において、上側）から液晶を介して入射した外光を表示画面に向けて散乱するので、平坦な画素電極と比べて、散乱光の強度は顕著に強まる。
【００６７】
以上のように、本実施形態によれば、比較的簡単な構成を用いて反射型の液晶装置における視野角を広げることができる。
【００６８】
本実施形態において、例えば、穴埋め絶縁層１１ｃをＳｉＯ２膜から構成し、穴開き絶縁層８１をＳｉＮ膜又はＴａ２Ｏ５膜から構成すれば、穴埋め絶縁層１１ｃは、穴開き絶縁層８１よりも、ＣＭＰ処理により化学研磨され易い条件が成立するので、上述の如く、各穴８１ａに埋められた穴埋め絶縁層１１ｃがその縁から中央に向かうに連れてなだらかに傾斜する構造がＣＭＰ処理により容易に得られる。
【００６９】
更に、本実施形態において、第２導電層１０を、例えばＴｉＮ／Ａｌ／ＴｉＮ／Ｔｉ膜やＴａ膜などの水分を遮断する能力の高い材料の膜から構成すれば、多数の穴８１ａが開孔された穴開き絶縁膜８１や穴埋め絶縁層１１ｃの内部や界面を介して侵入する水分を、第１実施形態のように穴１０ａの開孔されていない第２導電層１０により遮断することが可能となる。即ち、使用状況によっては第１実施形態では生じる可能性のある第２導電層１０に開孔された多数の穴１０ａを介して水分が侵入する不都合を、本実施形態では未然防止可能である。
【００７０】
本実施形態においては更に、第２導電層１０を、Ａｌ膜、Ｔａ膜等の遮光膜から構成して、且つ対向基板の側から見て相隣接する画素電極１３間の隙間を塞ぐ部分を含むように構成してもよい。このように構成すれば、第２導電層１０の下方に位置するＦＥＴ３０における、相隣接する画素電極１３間の隙間に対向基板２０側から液晶層５０を介して入射する外光（図５参照）に対する遮光は、第２導電層１０によりほぼ完璧になされる。但し、穴開き絶縁層８１を、相隣接する画素電極１３間の隙間を塞ぐ部分を含む遮光膜から構成してもよい。このように構成すれば、遮光膜からなる穴開き絶縁層８１に、ＦＥＴ３０に対する遮光機能の一部を持たせることが可能となり、より完璧で冗長性の高い遮光が可能となる。
【００７１】
以上のように、第２実施形態によれば、一方で、穴開き絶縁層８１に、画素電極１３に対して凹凸を付与する機能を持たせ、他方で、一つの層たる第２導電層１０に、画素電極１３とドレイン電極とを結ぶ中継機能、水分の侵入を遮断する機能及びＦＥＴ３０に対する遮光機能という３つの機能を持たせており、これらの機能を持つようにするための層構成や製造プロセスを単純化する点で極めて優れている。
【００７２】
（電気光学装置の第３実施形態）
本発明による電気光学装置の第３実施形態である液晶装置について、図８を参照して説明する。図８は、穴８１ａ及び穴埋め絶縁層１１ｃを形成する工程を（ａ）〜（ｃ）の順に示した工程図である。尚、図８に示した第３実施形態において図６及び図７に示した第２実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。また、図８においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００７３】
第３実施形態では、第２実施形態の場合とは異なり、図８（ｃ）に示すように、穴開き絶縁層８１は、穴８１ａの周囲において表面が穴埋め絶縁層１１ｃの窪んでいる表面に向かって傾斜している傾斜部８１ｂを有する。その他の構成については、第２実施形態の場合と同様である。
【００７４】
ここで、第３実施形態におけるＣＭＰ処理を含む穴埋め絶縁層１１ｃを形成する工程について図８を参照して説明する。
【００７５】
第２実施形態の場合と同様に、図８（ａ）及び図８（ｂ）に示すように、例えばＴｉＮ／Ａｌ／ＴｉＮ／Ｔｉ膜やＴａ膜からなる第２導電層１０上に、例えばＳｉＮ膜やＴａ２Ｏ５膜からなる穴開き絶縁層８１が形成され、例えばＳｉＯ２膜からなる絶縁層１１ｃ’が、穴開き絶縁層８１及び穴８１ａから露出した第２導電層１０上の全面に形成される。
【００７６】
次に、図８（ｃ）に示すように、この絶縁層１１ｃ’対して、ＣＭＰ処理が行われるが、本実施形態では特に、穴開き絶縁層８１よりも、絶縁層１１Ｃ’の方を当該ＣＭＰ処理において研磨し易くするだけでなく、穴開き絶縁層８１に対する穴埋め絶縁層１１ｃの選択比を、１以上で且つ所定値よりも小さくするような組み合わせの研磨布、研磨剤、溶剤等が用いられる。或いは、図８（ａ）及び（ｂ）の工程で、このような選択比が得られるように、穴開き絶縁層８１及び穴埋め絶縁層１１ｃの材質が選択される。
【００７７】
このような条件下で、ＣＭＰ処理を図７（ｂ）に示した状態にある絶縁膜１１ｃ’に対して行うと、穴８１ａ以外の領域における穴開き絶縁層８１の表面が露出した後には、選択比が１以上に設定されているので、穴８１ａの内部にある穴埋め絶縁層１１ｃについては第２実施形態の場合とほぼ同様に、図７（ｃ）に示すように、その縁から中央に向かうに連れてなだらかに傾斜する表面形状とされている。他方で、穴開き絶縁層８１の表面が露出した後には、研磨布等は、穴８１ａの周囲に位置する穴開き絶縁層８１の縁８１ｂ’に対し、該縁８１ｂ’から離れた穴開き絶縁層８１の表面よりも当たり易くなっている。この際、選択比を穴埋め絶縁層１１ｃと比べて穴開き絶縁層８１も若干化学研磨される程度に所定値よりも小さく設定しておけば、穴開き絶縁層８１の縁８１ｂ’は、図７（ｃ）に示したように、穴埋め絶縁層１１ｃの窪んでいる表面に向かって傾斜する傾斜部８１ｂとなるのである。
【００７８】
以上の結果、ＣＭＰ処理により、穴８１ａの周囲における傾斜部８１ｂから穴８１ａの内部における穴埋め絶縁層１１ｃの表面にかけての広範囲に渡ってなだらかに傾斜する表面形状が得られる。
【００７９】
加えて、穴８１ａの周囲に位置して傾斜部８１ｃが形成されるので、画素電極１３において適度な傾斜形状を得るために必要とされる、穴８１ａの直径を小さくすることが可能となる。穴８１ａを小さくすれば、その内部における穴埋め絶縁層１１ｃに対するＣＭＰ処理による化学研磨量を低減でき、ＣＭＰ処理による化学研磨に要する時間短縮を図ることができ、特に穴８１ａを貫通穴から構成する場合等における当該穴８１ａを介しての水分侵入量を各穴８１ａの小径化に応じて低減できる。
【００８０】
以上説明したように第３実施形態によれば、比較的簡単な製造プロセスを利用して、穴開き絶縁層８１及び穴埋め絶縁層１１ｃの上方に反射膜から形成される画素電極１３を、より広範囲に渡ってなだらかに傾斜する表面形状を持つように構成できる。この結果、画素電極１３における散乱光の強度はより顕著に強まる。
【００８１】
（電気光学装置の第４実施形態）
本発明による電気光学装置の第４実施形態である液晶装置について、図９を参照して説明する。図９は、第１実施形態における図３の断面に対応する第４実施形態の断面図である。尚、図９に示した第４実施形態において図３に示した第１実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。また、図９においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００８２】
第４実施形態では、第１実施形態の場合とは異なり、図９に示すように、コンタクトホール１１ｈには、接続プラグ１２を埋め込むことなく、画素電極１３’の一部がコンタクトホール１１ｈ内を伸びて第２導電層１０と直接接続されている。その他の構成については、第１実施形態の場合と同様である。
【００８３】
従って、第４実施形態によれば、第１実施形態の場合と同様に画素電極１３’に対して窪み１３ａを付与することができ、更に第１実施形態と比べて、製造プロセスの簡略化を図れる。尚、第４実施形態では、直接接触する画素電極１３’及び第２導電層１０間で電腐が起きないように、これらの材料を選択するのが好ましい。
【００８４】
（電気光学装置の第５実施形態）
本発明による電気光学装置の第５実施形態である液晶装置について、図１０を参照して説明する。図１０は、第１実施形態における図３の断面に対応する第５実施形態の断面図である。尚、図１０に示した第５実施形態において図３に示した第１実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。また、図１０においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００８５】
第５実施形態では、第１実施形態の場合とは異なり、図１０に示すように、多数の穴１０ａが開孔された第２導電層１０’を、画素電極１３とＦＥＴ３０のドレイン電極とを結ぶ中継用の導電層として用いておらず、専ら穴１０ａによる凹凸付与のための層として用いている。従って、この場合、導電層１０ａは、絶縁層からなってもよい。他方、コンタクトホール１１ｈ’は、画素電極１３からドレイン電極を構成する第１導電層８ｂ’まで開孔されており、接続プラグ１２’が埋め込まれている。その他の構成については、第１実施形態の場合と同様である。
【００８６】
従って、第５実施形態によれば、第１実施形態と比べて、コンタクトホール１１ｈ’の付近にまで、画素電極１３に対して窪み１３ａを付与することができ、外光を拡散する画素電極１３の領域を増加させられる。
【００８７】
（電気光学装置の第６実施形態）
本発明による電気光学装置の第６実施形態である液晶装置について、図１１を参照して説明する。図１１は、第１実施形態における図３の断面に対応する第６実施形態の断面図である。尚、図１１に示した第６実施形態において図３に示した第１実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。また、図１１においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００８８】
第６実施形態では、第１実施形態の構成と比較して、図１１に示すように、半導体基板１の代りに、ガラス基板、石英基板等の基板１’が用いられており、この基板１’上に、ＦＥＴ３０ではなくＴＦＴ３０’が形成されている。そして、ＴＦＴ３０’を構成するポリシリコン膜又はアモルファスシリコン膜或いは単結晶シリコン膜等の半導体膜には、高濃度ドープされたソース領域６ａ’及びドレイン領域６ｂ’が設けられており、両者間におけるゲート絶縁膜を介してゲート電極５に対向する位置にチャネル領域が設けられている。この場合のゲート絶縁膜は、熱酸化により形成した酸化シリコン膜でもよいし、或いはＣＶＤ法等で堆積した酸化シリコン膜、窒化シリコン膜やこれらの膜からなる多層構造の膜でもよい。その他の構成については、第１実施形態の場合と同様である。
【００８９】
従って、第６実施形態によれば、第１実施形態と比べて、ＴＦＴ３０’を備えたＴＦＴアクティブマトリクス駆動方式の反射型の液晶装置等において、視野角を広げることが可能となり、更に基板１’の周辺領域や画素電極１３下の領域に、ＴＦＴ３０’を形成するプロセスと並行して駆動回路等を構成する回路素子をＴＦＴを用いて形成できるので、実用上有利である。
【００９０】
（電気光学装置の全体構成）
次に、以上のように構成された液晶装置の実施形態の全体構成を図１２及び図１３を参照して説明する。尚、図１２は、素子基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図１３は、図１２のＨ−Ｈ’断面図である。
【００９１】
図１４において、基板１の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、額縁としての遮光膜５３が設けられている。シール材５２の外側の領域には、データ線駆動回路１０１及び実装端子１０２が基板１の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線に供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線を櫛歯状に駆動するようにすれば、データ線駆動回路１０１の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更に基板１の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、基板１と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、図１３に示すように、図１２に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２により基板１に固着されており、基板１と対向基板２０により液晶層５０が封入された液晶装置が構成されている。また、対向基板２０の液晶層５０に面する側には、各画素の開口領域を規定し、コントラスト比の向上や隣接画素間における混色の防止のための一般にブラックマスク又はブラックマトリクスと称される遮光膜２３が設けられている。
【００９２】
以上図１から図１３を参照して説明した実施形態における液晶装置の基板１上には更に、画像信号を所定タイミングでサンプリングするサンプリング回路、画像信号のデータ線への書込み負荷軽減のために各データ線について画像信号に先行するタイミングで所定電位のプリチャージ信号を書き込むプリチャージ回路を形成してもよいし、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００９３】
また、以上の実施形態において、特開平９−１２７４９７号公報、特公平３−５２６１１号公報、特開平３−１２５１２３号公報、特開平８−１７１１０１号公報等に開示されているように、基板１上においてＦＥＴ３０又はＴＦＴ３０’に対向する位置（即ち、ＴＦＴ３０の下側）にも、例えば高融点金属からなる遮光膜を設けてもよい。このようにＦＥＴ３０等の下側にも遮光膜を設ければ、基板１の側からの戻り光等がＦＥＴ３０等に入射するのを未然に防ぐことができる。
【００９４】
以上図１から図１３を参照して説明した各実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４を基板１の上に設ける代わりに、例えばＴＡＢ（Tape Automated Bonding)基板上に実装された駆動用ＬＳＩに、基板１の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及び基板１の出射光が出射する側には各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ(Vertically Aligned)モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００９５】
以上説明した実施形態における液晶装置は、カラー液晶プロジェクタに適用されるため、３枚の液晶装置がＲ（赤）Ｇ（緑）Ｂ（青）用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、本実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、遮光膜２３の形成されていない画素電極１３に対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。あるいは、基板１上のＲＧＢに対向する画素電極１３下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に実施の形態における液晶装置を適用できる。更に、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【００９６】
また、各画素に設けられるスイッチング素子としては、トップゲート型のＦＥＴ３０や、正スタガ型又はコプラナー型のＴＦＴ３０’でよいが、ボトムゲート型のＦＥＴや逆スタガ型のＴＦＴに対しても、各実施形態は有効である。
【００９７】
【発明の効果】
本発明の電気光学装置によれば、画素電極が反射膜からなる形式の反射型の電気光学装置において、凹凸層の凹部に埋められたＣＭＰ層は、ＣＭＰ処理により、その縁から中央に向かうに連れてなだらかに傾斜する表面形状とされており、その上方に形成される画素電極もなだらかに傾斜する表面形状とされているので、比較的簡単な構成を用いて視野角を広げることが可能となる。
【００９８】
また、本発明の電気光学装置の製造方法によれば、このように視野角が広い反射型の電気光学装置を比較的容易に製造することが可能となる。
【図面の簡単な説明】
【図１】本発明の電気光学装置の第１実施形態である液晶装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路のブロック図である。
【図２】第１実施形態における画素電極の平面図である。
【図３】第１実施形態における画素電極下の積層構造を示す断面図である。
【図４】第１実施形態において、第２導電層及び穴埋め絶縁層の表面に凹凸を形成する製造プロセスを順を追って示す工程図である。
【図５】第１実施形態において、使用状況によっては生じる可能性のある多重反射による問題点を図式的に示す概略断面図である。
【図６】本発明の電気光学装置の第２実施形態である液晶装置の断面図である。
【図７】第２実施形態において、穴開き絶縁層及び穴埋め絶縁層の表面に凹凸を形成する製造プロセスを順を追って示す工程図である。
【図８】本発明の電気光学装置の第３実施形態である液晶装置において、穴開き絶縁層及び穴埋め絶縁層の表面に凹凸を形成する製造プロセスを順を追って示す工程図である。
【図９】本発明の電気光学装置の第４実施形態である液晶装置の断面図である。
【図１０】本発明の電気光学装置の第５実施形態である液晶装置の断面図である。
【図１１】本発明の電気光学装置の第６実施形態である液晶装置の断面図である。
【図１２】各実施形態における素子基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１３】図１２のＨ−Ｈ’断面図である。
【図１４】本願出願人による一の先行出願における、画素電極表面に凹凸を形成するための画素電極下の積層構造の断面図である。
【図１５】本願出願人による他の先行出願における、画素電極表面に凹凸を形成するための画素電極下の積層構造の断面図である。
【符号の説明】
１…基板
２…ウェル領域
３…フィールド酸化膜
５…ゲート電極
７…第１層間絶縁膜
８ａ、８ｂ…第１導電層
９…第２層間絶縁膜
１０…第２導電層
１０ａ…穴
１１ａ、１１ｂ…第３層間絶縁膜
１１ｃ…穴埋め絶縁層
１１ｈ…コンタクトホール
１２…接続プラグ
１３…画素電極
１３ａ…窪み
２０…対向基板
２３…遮光膜
３０…ＦＥＴ
３０’…ＴＦＴ
４３ａ…走査線
４３ｂ…容量線
４６ａ…データ線
５０…液晶層
５２…シール材
７０…蓄積容量
８１…穴開き絶縁層
８１ａ…穴
８１ｂ…傾斜部
１０１…データ線駆動回路
１０４…走査線駆動回路
【発明の属する技術分野】
本発明は、画素電極が反射膜からなる反射型の液晶装置等の電気光学装置及びその製造方法の技術分野に属する。
【０００２】
【従来の技術】
一般に、この種の反射型の電気光学装置では、一対の基板間に液晶等の電気光学物質が挟持されてなり、一方の基板である素子基板の画像表示領域には、Ａｌ（アルミニウム）膜等の反射膜からなる画素電極が各画素毎に或いは各セグメント毎に設けられている。そして、他方の基板である対向基板側から電気光学物質を介して入射される外光を画素電極により反射して再び電気光学物質を介して対向基板側から、画素電極による電圧印加状態に応じて各画素毎に出射するように構成されている。
【０００３】
素子基板には、シリコン単結晶等からなる不透明な半導体基板若しくは石英又はガラス等からなる透明基板が用いられる。画素電極の下方や画像表示領域の周囲における基板上に、画素電極により各画素毎に選択的に電気光学物質に電界を印加するための、走査線、データ線、容量線、電源線等の各種配線、電界効果トランジスタ（以下適宜、ＦＥＴと称す）、薄膜トランジスタ（以下適宜、ＴＦＴと称す）、薄膜ダイオード（以下適宜、ＴＦＤと称す）等の画素スイッチング用の駆動素子、走査線やデータ線を駆動するための駆動回路、各画素に書き込むデータを記憶するためのメモリ回路等が形成される。従って、パッシブマトリクス駆動方式、アクティブマトリクス駆動方式、セグメント駆動方式、スタティック駆動方式等の各種の駆動方式を大小様々なサイズの反射型の電気光学装置に採用可能である。
【０００４】
一般に、反射型の電気光学装置は、バックライトを必要とせずに小型薄型化と共に低消費電力化を図れる点で、透過型の電気光学装置と比べて有利である。特に、上述の如き画素電極が反射膜からなる反射型の電気光学装置の場合には、画像表示領域において不透明な画素電極下に隠れる基板上領域を利用して配線や各種の回路素子を設けることが出きる点で、素子基板の対向基板と反対側に反射板を取り付ける伝統的な反射型の電気光学装置と比べて有利である。また、画像表示領域において画素電極下に隠れる基板自体も透明である必要はないため、不透明な半導体基板を用いることが可能となり、特に小型の電気光学装置の場合に、各種回路素子を作り込むのに適した半導体基板をそのまま素子基板として用いることも可能である。
【０００５】
【発明が解決しようとする課題】
この種の電気光学装置では、表示画像の高品位化の要請が強く、特に視野角を広げることが重要課題の一つとされている。
【０００６】
しかしながら、前述した従来の反射膜からなる画素電極では、各種の薄膜形成技術を用いて形成される画素電極の表面は平坦である。このため、画素電極は、対向基板側から電気光学物質を介して入射した外光を基本的に反射するだけであるので、画素電極において表示画面に向けて散乱する光の強度は極めて低い。従って、本質的に視野角は狭いという問題点がある。
【０００７】
そこで、本願出願人は、図１４の画素電極下方における積層構造の断面図に示すように、ＳｉＯ２膜等の層間絶縁膜５０１上に、０．５〜１０μｍ程度の径の小さな穴５０２ａが多数開孔されたＴｉＮ（窒化チタニウム）／Ａｌ（アルミニウム）／ＴｉＮ（窒化チタニウム）／Ｔｉ（チタン）膜等の導電層５０２を設け、その上方にＳｉＯ２膜等の層間絶縁膜５０３を介して画素電極を形成することにより、画素電極表面を凸凹にする技術を発明した。しかしながら、この技術の場合には、各穴５０２ａの縁に対応して急峻に傾斜した個所が画素電極の表面に局所的に或いは極めて点在して得られるだけであり、特に各穴５０２ａの中央付近（即ち、各穴５０２ａ内で層間絶縁膜５０１の上面が露出している部分）に対応する画素電極表面は平坦になってしまう。従って、視野角を広げるのに相応しい緩やかに広範囲に広がる傾斜領域を各穴５０２ａに対応して画素電極表面に形成することが困難である。そこで、本願出願人は、図１５に示すように、図１４の積層構造において、更にＳＯＧ（Spin On Glass: スピンオンガラス）膜５０４を層間絶縁膜５０３における各穴５０２ａに対応する窪み内に設けて、その上方にＳｉＯ２膜等の層間絶縁膜５０５を介して画素電極を形成することにより、緩やかな傾斜領域を形成する技術を発明した。しかしながら、この技術の場合には、ＳＯＧ膜５０４の形成工程や層間絶縁膜を複数積む工程が付加的に必要となるため、製造プロセスの複雑化とコスト上昇を招いてしまう。加えて、各穴５０２ａに対応して緩やかに広範囲に広がる傾斜領域を画素電極表面に形成することが、なお困難である。
【０００８】
以上のように、本願出願人の発明によれば、各穴５０２ａに対応して凹凸にされた画素電極表面に入射する外光が若干拡散される結果、視野角は多少広がるが、なお十分な視野角は得られないという問題点がある。
【０００９】
本発明は上述した問題点に鑑みなされたものであり、比較的簡単な構成を用いて、十分な視野角を得ることが可能な反射型の電気光学装置及びその製造方法を提供することを課題とする。
【００１０】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方の基板上に、前記電気光学物質を駆動する電気力を供給するための配線及び反射膜からなる画素電極と、該画素電極と前記一方の基板との間に介在しており、多数の凹凸が表面に形成された凹凸層と、該凹凸層における凹部を埋めると共に該凹部の周囲を規定する前記凹凸層の凸部と共にＣＭＰ（Chemical Mechanical Polishing）処理が施されて該ＣＭＰ処理が施された表面が前記凸部よりも窪んでいるＣＭＰ層とを備える。
【００１１】
本発明の電気光学装置によれば、凹凸層の表面には、多数の凹凸が形成されており、ＣＭＰ層は、この凹凸層の凹部を埋めている。そして特に、該凹部の周囲を規定する凹凸層の凸部とＣＭＰ層とには、ＣＭＰ処理が施されており、このＣＭＰ処理が施されたＣＭＰ層の表面は、凸部よりも窪んでいる。このように凸部よりも窪んだＣＭＰ層が凹部を埋める構造は、凹凸層よりもＣＭＰ層の方が当該ＣＭＰ処理において化学研磨され易い条件とすることにより得られる。しかるに、このＣＭＰ処理の過程で、凹凸層の凸部の先端のレベルまで化学研磨が行われた後には、ＣＭＰ処理を行う研磨布等は、凹部の縁に近い程、凹部内に位置するＣＭＰ層に当たり難くなり、ＣＭＰ層は相対的に化学研磨され難くなる。これに対してＣＭＰ処理を行う研磨布等は、凹部の中央に近い程、凹部内に位置するＣＭＰ層に当たり易くなり、ＣＭＰ層は、相対的に化学研磨され易くなる。これらの結果、本発明における凸部よりも窪んだＣＭＰ層が凹部を埋める構造では、各凹部において、ＣＭＰ層は、その縁から中央に向かうに連れてなだらかに傾斜する表面形状とされる。従って、この各凹部に埋められたＣＭＰ層の上方に層間絶縁膜等を介して形成される反射膜からなる画素電極は、このなだらかに傾斜するＣＭＰ層の表面形状に対応してなだらかに傾斜する表面形状を持つ。このため、画素電極は、対向基板側から電気光学物質を介して入射した外光を表示画面に向けて散乱するので、平坦な画素電極と比べて、散乱光の強度は顕著に強まる。
【００１２】
本発明の電気光学装置の一の態様では、前記凹凸層は、多数の穴が開孔された一つの層からなる。
【００１３】
この態様によれば、凹凸層は、多数の穴が開孔された一つの層からなるので、穴が凹部となり、穴の開孔されていない表面が凸部となる。従って、この各穴に埋められたＣＭＰ層の上方に形成される画素電極は、なだらかに傾斜するＣＭＰ層の表面形状に対応してなだらかに傾斜する表面形状を持つ。
【００１４】
本発明の電気光学装置の他の態様では、前記凹凸層は、導電膜からなり、前記ＣＭＰ層は、前記導電膜よりも前記ＣＭＰ処理により化学研磨され易い膜からなる。
【００１５】
この態様によれば、ＣＭＰ層は、導電膜からなる凹凸層よりも、ＣＭＰ処理により化学研磨され易い膜（絶縁膜又は導電膜）からなるので、凹部に埋められたＣＭＰ層は、ＣＭＰ処理により、その縁から中央に向かうに連れてなだらかに傾斜する表面形状とされる。
【００１６】
この態様では、前記導電膜は、アルミニウム、チタン及びタンタルのうち少なくとも一方を含む金属膜からなり、前記ＣＭＰ層は、窒化シリコン膜及び酸化シリコン膜のいずれか一方の絶縁膜からなってもよい。
【００１７】
このように構成すれば、ＣＭＰ層は、凹凸層を構成するアルミニウム、チタン及びタンタルのうち少なくとも一方を含む金属膜よりも、ＣＭＰ処理により化学研磨され易い窒化シリコン膜又は酸化シリコン膜からなるので、凹部に埋められたＣＭＰ層は、ＣＭＰ処理により、その縁から中央に向かうに連れてなだらかに傾斜する表面形状とされる。
【００１８】
また、この凹凸層が導電膜からなる態様では、前記導電膜は、前記画素電極に前記電気力を伝えるための中継層を構成してもよい。
【００１９】
このように構成すれば、導電膜からなる凹凸層は、画素電極に凹凸を与える機能のみならず、画素電極に電気力を伝えるための中継層としての機能も持つので、これら両機能を別々の膜を用いて実現する場合と比較して、積層構造及び製造プロセスの単純化を図れる。
【００２０】
本発明の電気光学装置の他の態様では、前記凹凸層は、絶縁膜からなり、前記ＣＭＰ層は、前記絶縁膜よりも前記ＣＭＰ処理により化学研磨され易い膜からなる。
【００２１】
この態様によれば、ＣＭＰ層は、絶縁膜からなる凹凸層よりも、ＣＭＰ処理により化学研磨され易い膜（絶縁膜又は導電膜）からなるので、凹部に埋められたＣＭＰ層は、ＣＭＰ処理により、その縁から中央に向かうに連れてなだらかに傾斜する表面形状とされる。
【００２２】
この態様では、前記ＣＭＰ層は、窒化シリコン膜及び酸化シリコン膜のいずれか一方の絶縁膜からなってもよい。
【００２３】
このように構成すれば、ＣＭＰ層は、凹凸層を構成する絶縁膜よりも、ＣＭＰ処理により化学研磨され易い窒化シリコン膜又は酸化シリコン膜（絶縁膜）からなるので、凹部に埋められたＣＭＰ層は、ＣＭＰ処理により、その縁から中央に向かうに連れてなだらかに傾斜する表面形状とされる。
【００２４】
この凹凸層が第１絶縁膜からなる態様では、前記一方の基板と前記第１絶縁膜との間に、前記画素電極に前記電気力を伝えると共に前記第１及び第２絶縁膜のうち少なくとも一方を介しての水分侵入を防ぐ導電層を更に備えてもよい。
【００２５】
このように構成すれば、画素電極に電気力を伝える中継層として機能する導電層を利用して、当該導電層の上方に位置する凹凸層の凹部が水分侵入経路となってしまう場合等にも、この凹部からの水分侵入を防ぐ構成を構築できる。従って本発明の各種の態様において、例えば、本来水分侵入を防ぐ機能を有する導電層を凹凸層として利用したが故に、その凹部が新たな水分侵入経路となってしまうような事態を未然防止できる点で有利である。
【００２６】
この場合更に、前記導電層は、遮光膜からなり、前記対向基板の側から見て相隣接する前記画素電極間の隙間を塞ぐ部分を含むように構成してもよい。
【００２７】
このように構成すれば、遮光膜からなる導電層は、画素電極に電気力を伝える中継層としての機能及び水分侵入を防ぐ機能に加えて、画素電極間の隙間において外光を遮光する機能も持つので、これら諸機能を別々の膜を用いて実現する場合と比較して、積層構造及び製造プロセスの単純化を図れる。
【００２８】
本発明の電気光学装置の他の態様では、前記凹凸層は、遮光膜からなり、前記対向基板の側から見て相隣接する前記画素電極間の隙間を塞ぐ部分を含む。
【００２９】
この態様によれば、遮光膜からなる凹凸層は、画素電極に凹凸を与える機能のみならず、画素電極間の隙間において外光を遮光する機能も持つので、これら両機能を別々の膜を用いて実現する場合と比較して、積層構造及び製造プロセスの単純化を図れる。
【００３０】
本発明の電気光学装置の他の態様では、前記凹凸層は、前記凹部の周囲において前記凸部が前記ＣＭＰ層の窪んでいる表面に向かって傾斜している。
【００３１】
この態様によれば、凹部の内部において、ＣＭＰ層がその縁から中央に向かうに連れてなだらかに傾斜する表面形状とされるのに加えて、凹部の周囲において凹凸層の凸部がＣＭＰ層の窪んでいる表面に向かって傾斜しているので、凹部の周囲における凹凸層表面から凹部の内部におけるＣＭＰ層表面にかけての広範囲に渡ってなだらかに傾斜する表面形状が得られる。従って、ＣＭＰ層の上方に形成される画素電極は、より広範囲に渡ってなだらかに傾斜する表面形状を持つ。この結果、画素電極における散乱光の強度はより顕著に強まる。加えて、凹部の周囲に位置する凹凸層が傾斜しているので、画素電極において適度な傾斜形状を得るために必要とされる、凹部の平面サイズを小さくすることが可能となる。従って、特に凹部を貫通穴から構成する場合等における当該凹部を介しての水分侵入量を各凹部の平面サイズに応じて低減できる。
【００３２】
本発明の電気光学装置の製造方法は上記課題を解決するために、上述した本発明の電気光学装置を製造する電気光学装置の製造方法であって、少なくとも前記配線が形成された前記一方の基板上に前記凹凸層を形成する工程と、前記凹凸層上に前記ＣＭＰ層となる材料層を形成する工程と、前記材料層に対して、前記材料層よりも前記凹凸層の方が化学研磨され難い条件で、前記凸部が露出した後に前記凹部を埋める前記ＣＭＰ層の表面を所定量だけ化学研磨するまで前記ＣＭＰ処理を施す工程と、前記凹凸層及び前記ＣＭＰ層の上方に反射性の材料から前記画素電極を形成する工程とを含む。
【００３３】
本発明の電気光学装置の製造方法によれば、少なくとも配線が形成された一方の基板上に凹凸層が形成され、次に、凹凸層上にＣＭＰ層となる材料層が形成される。続いて、この材料層に対して、材料層よりも凹凸層の方が化学研磨され難い条件で、ＣＭＰ処理が施される。従って、このＣＭＰ処理では、先ず、材料層だけが化学研磨されて凹凸層の凸部が露出する。その後、凹部を埋めるＣＭＰ層の表面を所定量だけ化学研磨するまでＣＭＰ処理が施される。この際、ＣＭＰ処理を行う研磨布等は、凹部の縁に近い程、凹部内に位置するＣＭＰ層に（凸部の縁が邪魔して）当たり難くなり、ＣＭＰ層は凹部の縁に近い程、相対的に化学研磨され難くなる。これに対してＣＭＰ処理を行う研磨布等は、凹部の中央に近い程、凹部内に位置するＣＭＰ層に当たり易くなり、ＣＭＰ層は凹部の中央に近い程、相対的に化学研磨され易くなる。この結果、凸部よりも窪んだＣＭＰ層が凹部を埋める構造が得られ、特に、各凹部において、ＣＭＰ層は、その縁から中央に向かうに連れてなだらかに傾斜する表面形状とされる。その後、凹凸層及びＣＭＰ層の上方に反射性の材料から画素電極が形成される。従って、この各凹部に埋められたＣＭＰ層の上方に層間絶縁膜等を介して形成される反射膜からなる画素電極は、このなだらかに傾斜するＣＭＰ層の表面形状に対応してなだらかに傾斜する表面形状を持つようになる。
【００３４】
本発明の電気光学装置の製造方法の一の態様では、前記ＣＭＰ処理を施す工程において、前記化学研磨における前記凹凸層に対する前記ＣＭＰ層の選択比を１以上で且つ所定値よりも小さく設定する。
【００３５】
この態様によれば、化学研磨における凹凸層に対するＣＭＰ層の選択比は、１以上に設定されているので、ＣＭＰ処理の際に、凹部の内部に位置するＣＭＰ層がより化学研磨されて、その周囲に位置する凹凸層よりも窪むが、この時、研磨布等は、窪んだ凹部の周囲に位置する凹凸層の縁に対し、該縁から離れた凹凸層表面よりも当たり易くなっている。ここで選択比を、ＣＭＰ層と比べて凹凸層も若干化学研磨される程度に所定値よりも小さく設定しておけば、窪んだ凹部の周囲に位置する凹凸層の縁は、該縁から離れた凹凸層の表面よりも、化学研磨され易くされているので、凹部の周囲に位置する凹凸層が、ＣＭＰ層の窪んでいる表面に向かって傾斜する表面形状が得られる。従って、凹部の周囲における凹凸層表面から凹部の内部におけるＣＭＰ層表面にかけての広範囲に渡ってなだらかに傾斜する表面形状が得られる。加えて、凹部の周囲に位置する凹凸層が傾斜しているので、画素電極において適度な傾斜形状を得るために必要とされる、凹部の平面サイズを小さくすることが可能となり、同時に凹部の内部におけるＣＭＰ層に対する化学研磨量を低減可能となる。
【００３６】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
【００３７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。本実施形態は、本発明を駆動回路内蔵型の液晶装置に適用したものである。
【００３８】
（電気光学装置の第１実施形態）
本発明による電気光学装置の第１実施形態である液晶装置の回路構成について図１のブロック図を参照して説明する。図１は、液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。
【００３９】
図１において、本実施形態における液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極１３を制御するためのＦＥＴ３０がマトリクス状に複数形成されており、画像信号が供給されるデータ線４６ａが当該ＦＥＴ３０のソースに電気的に接続されている。データ線４６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線４６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＦＥＴ３０のゲートに走査線４３ａが電気的に接続されており、所定のタイミングで、走査線４３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極１３は、ＦＥＴ３０のドレインに電気的に接続されており、スイッチング素子であるＦＥＴ３０を一定期間だけそのスイッチを閉じることにより、データ線４６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極１３を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を介して通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を介して通過可能とされ、全体として液晶装置からは画像信号に応じたコントラストを持つ光が反射される。ここで、保持された画像信号がリークするのを防ぐために、画素電極１３と対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。例えば、画素電極１３の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。
【００４０】
次に、図２及び図３を参照して、画素電極１３の表面に凹凸を与える画素電極１３下における積層構造及び画素電極１３下に形成されたＦＥＴ３０の構造及並びにその製造方法について説明する。ここに、図２は、素子基板上に形成された複数の相隣接する画素電極１３の平面図であり、図３は、１個のＦＥＴ３０付近における素子基板上に形成された画素電極１３下の積層構造を示す断面図である。
【００４１】
図２において、液晶装置の素子基板上には、マトリクス状に複数の画素電極１３（２点鎖線により輪郭が示されている）が設けられている。そして特に、画素電極１３の表面には、多数の窪み１３ａ（図中、多数の円により示されている）が、画素電極１３下に位置する第２導電層に開孔された多数の穴に対応して形成されている。
【００４２】
即ち、図３において、Ａｌ（アルミニウム）膜、Ｔａ（タンタル）膜等の導電性の反射膜からなる各画素電極１３には、その下方に形成された第２導電層１０に不規則に開孔された多数の穴１０ａに対応して表面に多数の窪み１３ａが形成されている。そして、本実施形態では特に後述のように多数の穴１０ａ内に埋められた穴埋め絶縁層１１ｃが、穴１０ａ内においてその縁からその中央に緩やかに傾斜する表面形状を有するが故に、その上方に第３層間絶縁膜１１ｂ及び１１ｃを介して形成される画素電極１３は、各穴１０ａに対応して緩やかに傾斜する窪み１３ａを多数含む表面形状を有するように構成されている。
【００４３】
図３において、一方の基板の一例であるＰ型（又はＮ型）の半導体基板１上には、Ｎ型（又はＰ型）のウェル領域２にＦＥＴ３０が形成されており、各ＦＥＴ３０は、素子分離用のフィールド酸化膜３により、相互に分離されている。半導体基板１として、通常ウエーハと称される単結晶シリコンからなる半導体基板を用いれば、このように基板１上にＦＥＴ３０を直接形成することができるが、このような基板としては、基板上に半導体膜を介してＦＥＴやＴＦＴを形成可能であるシリコン基板、石英基板、ガラス基板等を用いてもよい。特に、本実施形態のように、画素電極が反射膜からなる形式の反射型の液晶装置の場合には、基板１を光が透過する必要はないので、不透明な半導体基板を用いることが可能とされており、小型の液晶装置を製造する際にＦＥＴ等の素子の作り込みが容易であるため有利である。また、ウェル領域２は、不純物拡散により形成され、フィールド酸化膜３は、選択的熱酸化により形成される。
【００４４】
各ＦＥＴ３０では、フィールド酸化膜３の開口部を介して、ウェル領域２に高濃度ドープされたソース領域６ａ及びドレイン領域６ｂが形成されており、これらの間に位置するチャネル領域にゲート絶縁膜を介して対向するようにゲート電極５が設けられている。ゲート電極５及びフィールド酸化膜３の上は、第1層間絶縁膜７が形成されている。第1層間絶縁膜７上には、第１導電層８ａ及び８ｂが設けられており、第１層間絶縁膜７に開孔されたコンタクトホール７ａ及び７ｂを夫々介してソース領域６ａ及びドレイン領域６ｂに接続されることにより、ＦＥＴ３０のソース電極及びドレイン電極を構成している。ゲート電極５としては、例えば高濃度にドープされた導電性のポリシリコン又は導電性のメタルシリサイドが用いられ、ＣＶＤ法等により形成される。第１層間絶縁膜７としては、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等が用いられ、スパッタリング方法、ＴＥＯＳ（テトラエチルオルソシリケート）を用いたプラズマＣＶＤ法等により形成される。また、第１導電層８ａ及び８ｂとしては、例えばＡｌ膜、Ｔａ膜等の導電性の高い金属膜が用いられ、スパッタリング法により例えば５００ｎｍ程度の膜厚に形成される。
【００４５】
更に、このように構成されたＦＥＴ３０上には、第２層間絶縁膜９が設けられており、この第２層間絶縁膜９上に上述の如く多数の穴１０ａが開孔された、凹凸層の一例たる第２導電層１０が形成されている。第２導電層１０上には、第３層間絶縁膜１１ａ及び１１ｂが形成されている。第２層間絶縁膜９及び第３層間絶縁膜１１ａは、第１層間絶縁膜７と同様に、例えば、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなり、その膜厚は例えば、第２層間絶縁膜が１０００ｎｍ程度とされ、第３層間絶縁膜１１ａ及び１１ｂが１０００ｎｍ程度とされる。また、第２導電層１０は、第１導電層８ａ及び８ｂと同様に、例えばＡｌ膜、Ｔａ膜等の導電性の高い金属膜からなり、その膜厚は例えば５００〜８００ｎｍ程度とされる。
【００４６】
本実施形態では特に、第２導電層１０は、一方で、第２層間絶縁膜９に開孔されたコンタクトホール９ｂを介して、ドレイン電極を構成する第１導電層８ｂに電気的接続されており、他方で、第３層間絶縁膜１１ａ及び１１ｃに開孔されたコンタクトホール１１ｈを介して画素電極１３に電気的接続されている。即ち、第２導電層１０は、画素電極９ａとＦＥＴ３０のドレイン電極を構成する第１導電層８ｂを中継するように構成されている。従って、画素電極１３から一つのコンタクトホールを介して一挙にドレイン電極への電気的接続をとる場合と比べて、コンタクトホールの開孔工程が容易となり、精度が高く且つ小径のコンタクトホールを形成することができる。このように本実施形態では特に、第２導電層膜１０は、画素電極１３に凹凸を与える機能のみならず、画素電極１３に電気力を伝えるための中継層としての機能も持つので、これら両機能を別々の膜を用いて実現する場合と比較して、積層構造及び製造プロセスの単純化を図れる。
【００４７】
尚、本実施形態では、コンタクトホール１１ｈには、画素電極１３を構成する材料とは別に接続プラグ１２として、例えばＷ（タングステン）等の高融点金属などの導電性材料が埋め込まれているが、コンタクトホール７ａ、７ｂ及び９ｂについても、同様に第１導電層８ａ及び８ｂ並びに第２導電層１０を構成する材料とは別に接続プラグとしての導電性材料を埋め込むように構成しても良い。
【００４８】
本実施形態では特に、第２導電層１０に開孔されたは、多数の穴１０ａは、ＣＭＰ層の一例たる穴埋め絶縁層１１ｃにより埋めている。そして特に、この穴１０ａの周囲を規定する第２導電層１０と穴埋め絶縁層１１ｃとには、製造過程でＣＭＰ処理が施されており、このＣＭＰ処理が施された穴埋め絶縁層１１ｃの表面は、第２導電層１０の表面よりも窪んでいる。このように窪んだ穴埋め絶縁層１１ｃが各穴１０ａを埋める構造は、第２導電層１０よりも穴埋め絶縁層１１ｃの方が当該ＣＭＰ処理において化学研磨され易い条件とすることにより容易に得られる。
【００４９】
ここで、このようなＣＭＰ処理を含む穴埋め絶縁層１１ｃを形成する工程について図４を参照して説明する。図４は、図３のＡ部分における穴１０ａ及び穴埋め絶縁層１１ｃを形成する工程を（ａ）〜（ｃ）の順に示した工程図である。
【００５０】
図４（ａ）に示すように、例えばＳｉＯ２（酸化シリコン）膜からなる第２層間絶縁膜９上に、例えばＴｉＮ／Ａｌ／ＴｉＮ／Ｔｉ膜やＴａ膜からなる第２導電層１０が形成される。この際、フォトリソグラフィ処理及びエッチング処理により、第２導電層１０には、穴１０ａが開孔されている。
【００５１】
次に、図４（ｂ）に示すように、例えばＳｉＯ２膜からなる絶縁層１１ｃ’が、第２導電層１０及び穴１０ａから露出した第２層間絶縁膜９上の全面に形成される。
【００５２】
次に、図４（ｃ）に示すように、この絶縁層１１ｃ’対して、ＣＭＰ処理を行う。より具体的には、化学エッチング効果を有するアルカリベースの溶液等を研磨剤の分散媒体として用いて、研磨布により絶縁膜１１ｃ’の表面を研磨する処理が行われる。本実施形態では特に、第２導電層１０よりも、絶縁層１１Ｃ’の方を当該ＣＭＰ処理において研磨し易くする研磨布、研磨剤、溶剤等が用いられる。このＣＭＰ処理を図４（ｂ）に示した状態にある絶縁膜１１ｃ’に対して行うと、化学研磨の進行に伴ってある時点で、穴１０ａ以外の領域における第２導電層１０の表面が露出する。更に、ＣＭＰ処理を続けると、ＣＭＰ処理を行う研磨布等は、穴１０ａの縁に近い程、穴１０ａ内に位置する穴埋め絶縁層１１ｃに、各穴１０ａの縁が邪魔するが故に、当たり難くなる。即ち、穴１０ａの縁に近い程、穴埋め絶縁層１１ｃは相対的に化学研磨され難くなる。これに対してＣＭＰ処理を行う研磨布等は、穴１０ａの中央に近い程、穴１０ａ内に位置する穴埋絶縁層１１ｃに当たり易くなる。即ち、穴１０ａの中央に近い程、穴埋め絶縁層１１ｃは相対的に化学研磨され易くなる。これらの結果、図４（ｃ）に示すように、第２導電層１０の表面よりも窪んだ穴埋め絶縁層１１ｃは、穴１０ａにおいて、その縁から中央に向かうに連れてなだらかに傾斜する表面形状とされている。
【００５３】
従って、図３に示したように、各穴１０ａに埋められた穴埋め絶縁層１１ｃの上方に第３層間絶縁膜１１ａ及び１１ｂを介して形成される画素電極１３は、このなだらかに傾斜する穴埋め絶縁層１１ｃの表面形状に対応してなだらかに傾斜する窪み１３ａを持つ。このため、反射膜からなる画素電極１３は、対向基板側（図３において、上側）から液晶を介して入射した外光を表示画面に向けて散乱するので、平坦な画素電極と比べて、散乱光の強度は顕著に強まる。
【００５４】
以上のように、本実施形態によれば、比較的簡単な構成を用いて反射型の液晶装置における視野角を広げることができる。
【００５５】
本実施形態において、第２導電膜１０を、Ａｌ、Ｔｉ及びＴａのうち少なくとも一方を含む、例えば、ＴｉＮ／Ａｌ／ＴｉＮ／Ｔｉ膜やＴａ膜から構成し、穴埋め絶縁層１１ｃを、ＳｉＯ２（酸化シリコン）膜から構成すれば、穴埋め絶縁層１１ｃは、第２導電膜１０よりも、ＣＭＰ処理により化学研磨され易い条件が成立するので、上述の如く、各穴１０ａに埋められた穴埋め絶縁層１１ｃがその縁から中央に向かうに連れてなだらかに傾斜する構造がＣＭＰ処理により容易に得られる。
【００５６】
また、以上の実施形態では、第２導電層１０に多数の穴１０ａを開孔することにより、第２導電層１０の表面形状を凹凸としたが、中継用にコンタクトホール７ｂ及び９ｂに接続される部分を除く部分を多数の突起状に形成することにより、第２導電層１０の表面形状を凹凸にしてもよい。或いは、穴１０ａは、貫通孔でもよいし、導電層１０の途中で止る穴でもよい。穴１０ａの平面形状は、円、楕円、正多角形、矩形等を問わないし、その大きさについては統一されていてもよいし、大小のバラツキがあってもよく、例えば直径０．５〜１０μｍ程度でよい。また、密度についても、必要とされる視野角に応じて適宜設定すればよい。更に、多数の穴１０ａの平面的な配置についても不規則であっても規則的に配列されていてもよい。要するに、ＣＭＰ処理の途中で穴埋め絶縁層１１ｃを構成する絶縁膜が化学研磨されて、その下に位置する第２導電層１０が露出する箇所が平面的に分散していれば、その露出箇所を起点或いは縁として緩やかな傾斜形状が穴埋め絶縁層１１ｃに形成されるので、その上方に形成される画素電極１３における光拡散能力の向上という本実施形態と同様の効果が得られる。
【００５７】
更に本実施形態では、図２に示したように、相隣接する各画素電極１３の縁付近には、窪み１３ａが設けられておらず、即ち、この平面領域には、第２導電層１０に穴１０ａが開孔されていない。従って、第２導電層１０の下方に位置するＦＥＴ３０における、相隣接する画素電極１３間の隙間に対向基板側から液晶を介して入射する外光に対する遮光は、この穴１０ａの開孔されていない第２導電層１０の平坦な部分によりなされる。仮に、この画素電極１３間の隙間に対向する部分にも、穴１０ａが開孔されているならば、このような外光が穴１０ａを介してＦＥＴ３０に入射することにより、ＦＥＴ３０に光リーク（即ち、チャネル領域に光が入射して光電効果によりオフ電流が増加する現象）が発生し、当該ＦＥＴ３０におけるトランジスタ特性が劣化してしまうのである。
【００５８】
以上のように、第１実施形態によれば、一つの層たる第２導電層１０に、画素電極１３とドレイン電極とを結ぶ中継機能、画素電極１３に対して凹凸を付与する機能及びＦＥＴ３０に対する遮光機能という３つの機能を持たせており、これらの機能を持つようにするための層構成や製造プロセスを単純化する点で極めて優れている。
【００５９】
（電気光学装置の第２実施形態）
本発明による電気光学装置の第２実施形態である液晶装置について、図５から図７を参照して説明する。図５は、使用状況によっては生じる可能性のある第1実施形態における問題点を図式的に示したものであり、図６は、第１実施形態における図３の断面に対応する第２実施形態の断面図であり、図７は、図６のＢ部分における穴８１ａ及び穴埋め絶縁層１１ｃを形成する工程を（ａ）〜（ｃ）の順に示した工程図である。尚、図６及び図７に示した第２実施形態において図３及び図４に示した第１実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。また、図６及び図７においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００６０】
図５では、第１実施形態の場合に使用状況によっては、Ａｌ膜等の反射膜からなる画素電極１３の下面とその下方にあるＡｌ膜等からなる第２導電層１０の平坦部１０ｂの上面との間で発生し得る第３層間絶縁膜１１ａ及び１１ｂを媒体とする多重反射の様子が、液晶装置の断面上で図式的に示されている。図５において、対向基板２０には、画素電極１３間の隙間に対応して格子状に遮光膜２３が形成されているので、画素電極１３間の隙間に外光が垂直に入射することはない。しかしながら、対向基板２０側から遮光膜２３の脇を斜めに透過する外光Ｌ１は、液晶層５０を介して画素電極１３の隙間に入射される。この外光Ｌ１は、一次的には、穴１０ａの開孔されていない第２導電層１０の平坦部１０ｂが、当該第２導電層１０の下方にあるＦＥＴ３０に対する遮光を行っているが、その平坦部１０ｂの上面と画素電極１３の下面とで多重反射した後に、多重反射光Ｌ２として、穴１０ａを介してＦＥＴ３０に入射する可能性が残されている。特に、強い外光Ｌ１を受けた場合に、このような多重反射光Ｌ２により、ＦＥＴ３０に無視し得ないような光リークが発生してしまうのである。
【００６１】
そこで、第２実施形態では、第１実施形態の場合とは異なり、第２導電層１０に穴１０ａを開孔せず、代わりに専ら凹凸を付与することを目的とする穴開き絶縁層８１を第２導電層１０上に設け、更に、この穴開き絶縁層８１の各穴８１ａに穴埋め絶縁層１１ｃが埋められた構成を有する。その他の構成については、第１実施形態の場合と同様である。
【００６２】
ここで、第２実施形態におけるＣＭＰ処理を含む穴埋め絶縁層１１ｃを形成する工程について図７を参照して説明する。
【００６３】
図７（ａ）に示すように、例えばＴｉＮ／Ａｌ／ＴｉＮ／Ｔｉ膜やＴａ膜からなる第２導電層１０上に、例えばＳｉＮ（窒化シリコン）膜やＴａ２Ｏ５（酸化タンタル）膜からなる穴開き絶縁層８１が形成される。この際、フォトリソグラフィ処理及びエッチング処理により、穴開き絶縁層８１には、穴８１ａが開孔されている。
【００６４】
次に、図７（ｂ）に示すように、例えばＳｉＯ２膜からなる絶縁層１１ｃ’が、穴開き絶縁層８１及び穴８１ａから露出した第２導電層１０上の全面に形成される。
【００６５】
次に、図７（ｃ）に示すように、この絶縁層１１ｃ’対して、ＣＭＰ処理を行う。より具体的には、化学エッチング効果を有するアルカリベースの溶液等を研磨剤の分散媒体として用いて、研磨布により絶縁膜１１ｃ’の表面を研磨する処理が行われる。本実施形態では特に、穴開き絶縁層８１よりも、絶縁層１１Ｃ’の方を当該ＣＭＰ処理において研磨し易くする研磨布、研磨剤、溶剤等が用いられる。このＣＭＰ処理を図７（ｂ）に示した状態にある絶縁膜１１ｃ’に対して行うと、化学研磨の進行に伴ってある時点で、穴８１ａ以外の領域における穴開き絶縁層８１の表面が露出する。更に、ＣＭＰ処理を続けると、ＣＭＰ処理を行う研磨布等は、穴８１ａの縁に近い程、穴８１ａ内に位置する穴埋め絶縁層１１ｃに、各穴８１ａの縁が邪魔するが故に、当たり難くなる。即ち、穴８１ａの縁に近い程、穴埋め絶縁層１１ｃは相対的に化学研磨され難くなる。これに対してＣＭＰ処理を行う研磨布等は、穴８１ａの中央に近い程、穴８１ａ内に位置する穴埋め絶縁層１１ｃに当たり易くなる。即ち、穴８１ａの中央に近い程、穴埋め絶縁層８１ｃは相対的に化学研磨され易くなる。これらの結果、図７（ｃ）に示すように、穴開き絶縁層８１の表面よりも窪んだ穴埋め絶縁層１１ｃは、穴８１ａにおいて、その縁から中央に向かうに連れてなだらかに傾斜する表面形状とされている。
【００６６】
従って、図６に示したように、各穴８１ａに埋められた穴埋め絶縁層１１ｃの上方に第３層間絶縁膜１１ａ及び１１ｂを介して形成される画素電極１３は、このなだらかに傾斜する穴埋め絶縁層１１ｃの表面形状に対応してなだらかに傾斜する窪み１３ａを持つ。このため、反射膜からなる画素電極１３は、対向基板側（図３において、上側）から液晶を介して入射した外光を表示画面に向けて散乱するので、平坦な画素電極と比べて、散乱光の強度は顕著に強まる。
【００６７】
以上のように、本実施形態によれば、比較的簡単な構成を用いて反射型の液晶装置における視野角を広げることができる。
【００６８】
本実施形態において、例えば、穴埋め絶縁層１１ｃをＳｉＯ２膜から構成し、穴開き絶縁層８１をＳｉＮ膜又はＴａ２Ｏ５膜から構成すれば、穴埋め絶縁層１１ｃは、穴開き絶縁層８１よりも、ＣＭＰ処理により化学研磨され易い条件が成立するので、上述の如く、各穴８１ａに埋められた穴埋め絶縁層１１ｃがその縁から中央に向かうに連れてなだらかに傾斜する構造がＣＭＰ処理により容易に得られる。
【００６９】
更に、本実施形態において、第２導電層１０を、例えばＴｉＮ／Ａｌ／ＴｉＮ／Ｔｉ膜やＴａ膜などの水分を遮断する能力の高い材料の膜から構成すれば、多数の穴８１ａが開孔された穴開き絶縁膜８１や穴埋め絶縁層１１ｃの内部や界面を介して侵入する水分を、第１実施形態のように穴１０ａの開孔されていない第２導電層１０により遮断することが可能となる。即ち、使用状況によっては第１実施形態では生じる可能性のある第２導電層１０に開孔された多数の穴１０ａを介して水分が侵入する不都合を、本実施形態では未然防止可能である。
【００７０】
本実施形態においては更に、第２導電層１０を、Ａｌ膜、Ｔａ膜等の遮光膜から構成して、且つ対向基板の側から見て相隣接する画素電極１３間の隙間を塞ぐ部分を含むように構成してもよい。このように構成すれば、第２導電層１０の下方に位置するＦＥＴ３０における、相隣接する画素電極１３間の隙間に対向基板２０側から液晶層５０を介して入射する外光（図５参照）に対する遮光は、第２導電層１０によりほぼ完璧になされる。但し、穴開き絶縁層８１を、相隣接する画素電極１３間の隙間を塞ぐ部分を含む遮光膜から構成してもよい。このように構成すれば、遮光膜からなる穴開き絶縁層８１に、ＦＥＴ３０に対する遮光機能の一部を持たせることが可能となり、より完璧で冗長性の高い遮光が可能となる。
【００７１】
以上のように、第２実施形態によれば、一方で、穴開き絶縁層８１に、画素電極１３に対して凹凸を付与する機能を持たせ、他方で、一つの層たる第２導電層１０に、画素電極１３とドレイン電極とを結ぶ中継機能、水分の侵入を遮断する機能及びＦＥＴ３０に対する遮光機能という３つの機能を持たせており、これらの機能を持つようにするための層構成や製造プロセスを単純化する点で極めて優れている。
【００７２】
（電気光学装置の第３実施形態）
本発明による電気光学装置の第３実施形態である液晶装置について、図８を参照して説明する。図８は、穴８１ａ及び穴埋め絶縁層１１ｃを形成する工程を（ａ）〜（ｃ）の順に示した工程図である。尚、図８に示した第３実施形態において図６及び図７に示した第２実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。また、図８においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００７３】
第３実施形態では、第２実施形態の場合とは異なり、図８（ｃ）に示すように、穴開き絶縁層８１は、穴８１ａの周囲において表面が穴埋め絶縁層１１ｃの窪んでいる表面に向かって傾斜している傾斜部８１ｂを有する。その他の構成については、第２実施形態の場合と同様である。
【００７４】
ここで、第３実施形態におけるＣＭＰ処理を含む穴埋め絶縁層１１ｃを形成する工程について図８を参照して説明する。
【００７５】
第２実施形態の場合と同様に、図８（ａ）及び図８（ｂ）に示すように、例えばＴｉＮ／Ａｌ／ＴｉＮ／Ｔｉ膜やＴａ膜からなる第２導電層１０上に、例えばＳｉＮ膜やＴａ２Ｏ５膜からなる穴開き絶縁層８１が形成され、例えばＳｉＯ２膜からなる絶縁層１１ｃ’が、穴開き絶縁層８１及び穴８１ａから露出した第２導電層１０上の全面に形成される。
【００７６】
次に、図８（ｃ）に示すように、この絶縁層１１ｃ’対して、ＣＭＰ処理が行われるが、本実施形態では特に、穴開き絶縁層８１よりも、絶縁層１１Ｃ’の方を当該ＣＭＰ処理において研磨し易くするだけでなく、穴開き絶縁層８１に対する穴埋め絶縁層１１ｃの選択比を、１以上で且つ所定値よりも小さくするような組み合わせの研磨布、研磨剤、溶剤等が用いられる。或いは、図８（ａ）及び（ｂ）の工程で、このような選択比が得られるように、穴開き絶縁層８１及び穴埋め絶縁層１１ｃの材質が選択される。
【００７７】
このような条件下で、ＣＭＰ処理を図７（ｂ）に示した状態にある絶縁膜１１ｃ’に対して行うと、穴８１ａ以外の領域における穴開き絶縁層８１の表面が露出した後には、選択比が１以上に設定されているので、穴８１ａの内部にある穴埋め絶縁層１１ｃについては第２実施形態の場合とほぼ同様に、図７（ｃ）に示すように、その縁から中央に向かうに連れてなだらかに傾斜する表面形状とされている。他方で、穴開き絶縁層８１の表面が露出した後には、研磨布等は、穴８１ａの周囲に位置する穴開き絶縁層８１の縁８１ｂ’に対し、該縁８１ｂ’から離れた穴開き絶縁層８１の表面よりも当たり易くなっている。この際、選択比を穴埋め絶縁層１１ｃと比べて穴開き絶縁層８１も若干化学研磨される程度に所定値よりも小さく設定しておけば、穴開き絶縁層８１の縁８１ｂ’は、図７（ｃ）に示したように、穴埋め絶縁層１１ｃの窪んでいる表面に向かって傾斜する傾斜部８１ｂとなるのである。
【００７８】
以上の結果、ＣＭＰ処理により、穴８１ａの周囲における傾斜部８１ｂから穴８１ａの内部における穴埋め絶縁層１１ｃの表面にかけての広範囲に渡ってなだらかに傾斜する表面形状が得られる。
【００７９】
加えて、穴８１ａの周囲に位置して傾斜部８１ｃが形成されるので、画素電極１３において適度な傾斜形状を得るために必要とされる、穴８１ａの直径を小さくすることが可能となる。穴８１ａを小さくすれば、その内部における穴埋め絶縁層１１ｃに対するＣＭＰ処理による化学研磨量を低減でき、ＣＭＰ処理による化学研磨に要する時間短縮を図ることができ、特に穴８１ａを貫通穴から構成する場合等における当該穴８１ａを介しての水分侵入量を各穴８１ａの小径化に応じて低減できる。
【００８０】
以上説明したように第３実施形態によれば、比較的簡単な製造プロセスを利用して、穴開き絶縁層８１及び穴埋め絶縁層１１ｃの上方に反射膜から形成される画素電極１３を、より広範囲に渡ってなだらかに傾斜する表面形状を持つように構成できる。この結果、画素電極１３における散乱光の強度はより顕著に強まる。
【００８１】
（電気光学装置の第４実施形態）
本発明による電気光学装置の第４実施形態である液晶装置について、図９を参照して説明する。図９は、第１実施形態における図３の断面に対応する第４実施形態の断面図である。尚、図９に示した第４実施形態において図３に示した第１実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。また、図９においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００８２】
第４実施形態では、第１実施形態の場合とは異なり、図９に示すように、コンタクトホール１１ｈには、接続プラグ１２を埋め込むことなく、画素電極１３’の一部がコンタクトホール１１ｈ内を伸びて第２導電層１０と直接接続されている。その他の構成については、第１実施形態の場合と同様である。
【００８３】
従って、第４実施形態によれば、第１実施形態の場合と同様に画素電極１３’に対して窪み１３ａを付与することができ、更に第１実施形態と比べて、製造プロセスの簡略化を図れる。尚、第４実施形態では、直接接触する画素電極１３’及び第２導電層１０間で電腐が起きないように、これらの材料を選択するのが好ましい。
【００８４】
（電気光学装置の第５実施形態）
本発明による電気光学装置の第５実施形態である液晶装置について、図１０を参照して説明する。図１０は、第１実施形態における図３の断面に対応する第５実施形態の断面図である。尚、図１０に示した第５実施形態において図３に示した第１実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。また、図１０においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００８５】
第５実施形態では、第１実施形態の場合とは異なり、図１０に示すように、多数の穴１０ａが開孔された第２導電層１０’を、画素電極１３とＦＥＴ３０のドレイン電極とを結ぶ中継用の導電層として用いておらず、専ら穴１０ａによる凹凸付与のための層として用いている。従って、この場合、導電層１０ａは、絶縁層からなってもよい。他方、コンタクトホール１１ｈ’は、画素電極１３からドレイン電極を構成する第１導電層８ｂ’まで開孔されており、接続プラグ１２’が埋め込まれている。その他の構成については、第１実施形態の場合と同様である。
【００８６】
従って、第５実施形態によれば、第１実施形態と比べて、コンタクトホール１１ｈ’の付近にまで、画素電極１３に対して窪み１３ａを付与することができ、外光を拡散する画素電極１３の領域を増加させられる。
【００８７】
（電気光学装置の第６実施形態）
本発明による電気光学装置の第６実施形態である液晶装置について、図１１を参照して説明する。図１１は、第１実施形態における図３の断面に対応する第６実施形態の断面図である。尚、図１１に示した第６実施形態において図３に示した第１実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。また、図１１においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００８８】
第６実施形態では、第１実施形態の構成と比較して、図１１に示すように、半導体基板１の代りに、ガラス基板、石英基板等の基板１’が用いられており、この基板１’上に、ＦＥＴ３０ではなくＴＦＴ３０’が形成されている。そして、ＴＦＴ３０’を構成するポリシリコン膜又はアモルファスシリコン膜或いは単結晶シリコン膜等の半導体膜には、高濃度ドープされたソース領域６ａ’及びドレイン領域６ｂ’が設けられており、両者間におけるゲート絶縁膜を介してゲート電極５に対向する位置にチャネル領域が設けられている。この場合のゲート絶縁膜は、熱酸化により形成した酸化シリコン膜でもよいし、或いはＣＶＤ法等で堆積した酸化シリコン膜、窒化シリコン膜やこれらの膜からなる多層構造の膜でもよい。その他の構成については、第１実施形態の場合と同様である。
【００８９】
従って、第６実施形態によれば、第１実施形態と比べて、ＴＦＴ３０’を備えたＴＦＴアクティブマトリクス駆動方式の反射型の液晶装置等において、視野角を広げることが可能となり、更に基板１’の周辺領域や画素電極１３下の領域に、ＴＦＴ３０’を形成するプロセスと並行して駆動回路等を構成する回路素子をＴＦＴを用いて形成できるので、実用上有利である。
【００９０】
（電気光学装置の全体構成）
次に、以上のように構成された液晶装置の実施形態の全体構成を図１２及び図１３を参照して説明する。尚、図１２は、素子基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図１３は、図１２のＨ−Ｈ’断面図である。
【００９１】
図１４において、基板１の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、額縁としての遮光膜５３が設けられている。シール材５２の外側の領域には、データ線駆動回路１０１及び実装端子１０２が基板１の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線に供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線を櫛歯状に駆動するようにすれば、データ線駆動回路１０１の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更に基板１の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、基板１と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、図１３に示すように、図１２に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２により基板１に固着されており、基板１と対向基板２０により液晶層５０が封入された液晶装置が構成されている。また、対向基板２０の液晶層５０に面する側には、各画素の開口領域を規定し、コントラスト比の向上や隣接画素間における混色の防止のための一般にブラックマスク又はブラックマトリクスと称される遮光膜２３が設けられている。
【００９２】
以上図１から図１３を参照して説明した実施形態における液晶装置の基板１上には更に、画像信号を所定タイミングでサンプリングするサンプリング回路、画像信号のデータ線への書込み負荷軽減のために各データ線について画像信号に先行するタイミングで所定電位のプリチャージ信号を書き込むプリチャージ回路を形成してもよいし、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００９３】
また、以上の実施形態において、特開平９−１２７４９７号公報、特公平３−５２６１１号公報、特開平３−１２５１２３号公報、特開平８−１７１１０１号公報等に開示されているように、基板１上においてＦＥＴ３０又はＴＦＴ３０’に対向する位置（即ち、ＴＦＴ３０の下側）にも、例えば高融点金属からなる遮光膜を設けてもよい。このようにＦＥＴ３０等の下側にも遮光膜を設ければ、基板１の側からの戻り光等がＦＥＴ３０等に入射するのを未然に防ぐことができる。
【００９４】
以上図１から図１３を参照して説明した各実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４を基板１の上に設ける代わりに、例えばＴＡＢ（Tape Automated Bonding)基板上に実装された駆動用ＬＳＩに、基板１の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及び基板１の出射光が出射する側には各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ(Vertically Aligned)モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００９５】
以上説明した実施形態における液晶装置は、カラー液晶プロジェクタに適用されるため、３枚の液晶装置がＲ（赤）Ｇ（緑）Ｂ（青）用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、本実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、遮光膜２３の形成されていない画素電極１３に対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。あるいは、基板１上のＲＧＢに対向する画素電極１３下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に実施の形態における液晶装置を適用できる。更に、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【００９６】
また、各画素に設けられるスイッチング素子としては、トップゲート型のＦＥＴ３０や、正スタガ型又はコプラナー型のＴＦＴ３０’でよいが、ボトムゲート型のＦＥＴや逆スタガ型のＴＦＴに対しても、各実施形態は有効である。
【００９７】
【発明の効果】
本発明の電気光学装置によれば、画素電極が反射膜からなる形式の反射型の電気光学装置において、凹凸層の凹部に埋められたＣＭＰ層は、ＣＭＰ処理により、その縁から中央に向かうに連れてなだらかに傾斜する表面形状とされており、その上方に形成される画素電極もなだらかに傾斜する表面形状とされているので、比較的簡単な構成を用いて視野角を広げることが可能となる。
【００９８】
また、本発明の電気光学装置の製造方法によれば、このように視野角が広い反射型の電気光学装置を比較的容易に製造することが可能となる。
【図面の簡単な説明】
【図１】本発明の電気光学装置の第１実施形態である液晶装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路のブロック図である。
【図２】第１実施形態における画素電極の平面図である。
【図３】第１実施形態における画素電極下の積層構造を示す断面図である。
【図４】第１実施形態において、第２導電層及び穴埋め絶縁層の表面に凹凸を形成する製造プロセスを順を追って示す工程図である。
【図５】第１実施形態において、使用状況によっては生じる可能性のある多重反射による問題点を図式的に示す概略断面図である。
【図６】本発明の電気光学装置の第２実施形態である液晶装置の断面図である。
【図７】第２実施形態において、穴開き絶縁層及び穴埋め絶縁層の表面に凹凸を形成する製造プロセスを順を追って示す工程図である。
【図８】本発明の電気光学装置の第３実施形態である液晶装置において、穴開き絶縁層及び穴埋め絶縁層の表面に凹凸を形成する製造プロセスを順を追って示す工程図である。
【図９】本発明の電気光学装置の第４実施形態である液晶装置の断面図である。
【図１０】本発明の電気光学装置の第５実施形態である液晶装置の断面図である。
【図１１】本発明の電気光学装置の第６実施形態である液晶装置の断面図である。
【図１２】各実施形態における素子基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１３】図１２のＨ−Ｈ’断面図である。
【図１４】本願出願人による一の先行出願における、画素電極表面に凹凸を形成するための画素電極下の積層構造の断面図である。
【図１５】本願出願人による他の先行出願における、画素電極表面に凹凸を形成するための画素電極下の積層構造の断面図である。
【符号の説明】
１…基板
２…ウェル領域
３…フィールド酸化膜
５…ゲート電極
７…第１層間絶縁膜
８ａ、８ｂ…第１導電層
９…第２層間絶縁膜
１０…第２導電層
１０ａ…穴
１１ａ、１１ｂ…第３層間絶縁膜
１１ｃ…穴埋め絶縁層
１１ｈ…コンタクトホール
１２…接続プラグ
１３…画素電極
１３ａ…窪み
２０…対向基板
２３…遮光膜
３０…ＦＥＴ
３０’…ＴＦＴ
４３ａ…走査線
４３ｂ…容量線
４６ａ…データ線
５０…液晶層
５２…シール材
７０…蓄積容量
８１…穴開き絶縁層
８１ａ…穴
８１ｂ…傾斜部
１０１…データ線駆動回路
１０４…走査線駆動回路
Claims (13)
- 一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方の基板上に、
前記電気光学物質を駆動する電気力を供給するための配線及び反射膜からなる画素電極と、
該画素電極と前記一方の基板との間に介在しており、多数の凹凸が表面に形成された凹凸層と、
該凹凸層における凹部を埋めると共に該凹部の周囲を規定する前記凹凸層の凸部と共にＣＭＰ（Chemical Mechanical Polishing）処理が施されて該ＣＭＰ処理が施された表面が前記凸部よりも窪んでいるＣＭＰ層と
を備えたことを特徴とする電気光学装置。 - 前記凹凸層は、多数の穴が開孔された一つの層からなることを特徴とする請求項１に記載の電気光学装置。
- 前記凹凸層は、導電膜からなり、
前記ＣＭＰ層は、前記導電膜よりも前記ＣＭＰ処理により化学研磨され易い膜からなることを特徴とする請求項１又は２に記載の電気光学装置。 - 前記導電膜は、アルミニウム、チタン及びタンタルのうち少なくとも一方を含む金属膜からなり、
前記ＣＭＰ層は、窒化シリコン膜及び酸化シリコン膜のいずれか一方の絶縁膜からなることを特徴とする請求項３に記載の電気光学装置。 - 前記導電膜は、前記画素電極に前記電気力を伝えるための中継層を構成することを特徴とする請求項３又は４に記載の電気光学装置。
- 前記凹凸層は、絶縁膜からなり、
前記ＣＭＰ層は、前記絶縁膜よりも前記ＣＭＰ処理により化学研磨され易い膜からなることを特徴とする請求項１又は２に記載の電気光学装置。 - 前記ＣＭＰ層は、窒化シリコン膜及び酸化シリコン膜のいずれか一方の絶縁膜からなることを特徴とする請求項６に記載の電気光学装置。
- 前記一方の基板と前記第１絶縁膜との間に、前記画素電極に前記電気力を伝えると共に前記第１及び第２絶縁膜のうち少なくとも一方を介しての水分侵入を防ぐ導電層を更に備えたことを特徴とする請求項６又は７に記載の電気光学装置。
- 前記導電層は、遮光膜からなり、前記対向基板の側から見て相隣接する前記画素電極間の隙間を塞ぐ部分を含むことを特徴とする請求項８に記載の電気光学装置。
- 前記凹凸層は、遮光膜からなり、前記対向基板の側から見て相隣接する前記画素電極間の隙間を塞ぐ部分を含むことを特徴とする請求項１から８のいずれか一項に記載の記載の電気光学装置。
- 前記凹凸層は、前記凹部の周囲において前記凸部が前記ＣＭＰ層の窪んでいる表面に向かって傾斜していることを特徴とする請求項１から８のいずれか一項に記載の電気光学装置。
- 請求項１に記載の電気光学装置を製造する電気光学装置の製造方法であって、
少なくとも前記配線が形成された前記一方の基板上に前記凹凸層を形成する工程と、
前記凹凸層上に前記ＣＭＰ層となる材料層を形成する工程と、
前記材料層に対して、前記材料層よりも前記凹凸層の方が化学研磨され難い条件で、前記凸部が露出した後に前記凹部を埋める前記ＣＭＰ層の表面を所定量だけ化学研磨するまで前記ＣＭＰ処理を施す工程と、
前記凹凸層及び前記ＣＭＰ層の上方に反射性の材料から前記画素電極を形成する工程と
を含むことを特徴とする電気光学装置の製造方法。 - 前記ＣＭＰ処理を施す工程において、前記化学研磨における前記凹凸層に対する前記ＣＭＰ層の選択比を１以上で且つ所定値よりも小さく設定することを特徴とする請求項１２に記載の電気光学装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37357898A JP3728958B2 (ja) | 1998-12-28 | 1998-12-28 | 電気光学装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37357898A JP3728958B2 (ja) | 1998-12-28 | 1998-12-28 | 電気光学装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000193996A JP2000193996A (ja) | 2000-07-14 |
| JP3728958B2 true JP3728958B2 (ja) | 2005-12-21 |
Family
ID=18502406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37357898A Expired - Fee Related JP3728958B2 (ja) | 1998-12-28 | 1998-12-28 | 電気光学装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3728958B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4127466B2 (ja) * | 2000-07-31 | 2008-07-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6613620B2 (en) | 2000-07-31 | 2003-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP4087620B2 (ja) | 2002-03-01 | 2008-05-21 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4237442B2 (ja) | 2002-03-01 | 2009-03-11 | 株式会社半導体エネルギー研究所 | 半透過型液晶表示装置 |
| JP4101533B2 (ja) | 2002-03-01 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 半透過型の液晶表示装置の作製方法 |
| JP4862936B2 (ja) * | 2002-10-31 | 2012-01-25 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4506133B2 (ja) * | 2002-10-31 | 2010-07-21 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
-
1998
- 1998-12-28 JP JP37357898A patent/JP3728958B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000193996A (ja) | 2000-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100450922B1 (ko) | 전기 광학 장치 | |
| US6768522B2 (en) | Electrooptical device, prejection-type display apparatus, and method for manufacturing the electrooptical device | |
| US6825891B2 (en) | Electro-optical device having storage capacitor laminated between data line and pixel electrode | |
| US8525960B2 (en) | Electro-optical device | |
| US7242440B2 (en) | Electro-optical device and electronic apparatus having coating member coating an inner side wall of a contact hole | |
| KR100746060B1 (ko) | 전기광학장치 및 전자기기, 그리고 전기광학장치의제조방법 | |
| US6750476B2 (en) | Substrate device manufacturing method and substrate device, electrooptical device manufacturing method and electrooptical device and electronic unit | |
| JP3424234B2 (ja) | 電気光学装置及びその製造方法 | |
| US7075109B2 (en) | Electro-optical having a configuration to prevent generation and trapping of material residues | |
| JP2003308029A (ja) | 電気光学装置及び電子機器 | |
| JP3711781B2 (ja) | 電気光学装置及びその製造方法 | |
| JP3937721B2 (ja) | 電気光学装置及びその製造方法並びにプロジェクタ | |
| JP3728958B2 (ja) | 電気光学装置及びその製造方法 | |
| JP2000275680A (ja) | 反射型液晶表示装置及びそれを用いた表示パネル | |
| US7215388B2 (en) | Electro-optical device and method of manufacturing the same comprising an interlayer insulating film having a multi-layered structure | |
| JP3979010B2 (ja) | 電気光学装置及びプロジェクタ | |
| US20030202267A1 (en) | Electro-optical device, method for manufacturing the same, and electronic apparatus | |
| JP4109413B2 (ja) | 基板装置の製造方法 | |
| JP4147747B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP3777857B2 (ja) | 電気光学装置の製造方法 | |
| JP2003140566A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3849342B2 (ja) | 電気光学装置の製造方法及び電気光学装置並びにプロジェクタ | |
| JP2000206568A (ja) | 電気光学装置及びその製造方法 | |
| JP4063260B2 (ja) | 電気光学装置及び投射型表示装置 | |
| JP3729071B2 (ja) | 電気光学装置及びプロジェクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050817 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050926 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131014 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |