JP4147747B2 - 電気光学装置及びプロジェクタ - Google Patents

電気光学装置及びプロジェクタ Download PDF

Info

Publication number
JP4147747B2
JP4147747B2 JP2001007916A JP2001007916A JP4147747B2 JP 4147747 B2 JP4147747 B2 JP 4147747B2 JP 2001007916 A JP2001007916 A JP 2001007916A JP 2001007916 A JP2001007916 A JP 2001007916A JP 4147747 B2 JP4147747 B2 JP 4147747B2
Authority
JP
Japan
Prior art keywords
film
light
data line
electro
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001007916A
Other languages
English (en)
Other versions
JP2001330857A5 (ja
JP2001330857A (ja
Inventor
正夫 村出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001007916A priority Critical patent/JP4147747B2/ja
Publication of JP2001330857A publication Critical patent/JP2001330857A/ja
Publication of JP2001330857A5 publication Critical patent/JP2001330857A5/ja
Application granted granted Critical
Publication of JP4147747B2 publication Critical patent/JP4147747B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、アクティブマトリクス駆動方式の電気光学装置の技術分野に属し、特に画素電極に対して蓄積容量を付加するための容量線を備えると共に、画素電極と画素スイッチング用の薄膜トランジスタ(Thin Film Transistor:以下適宜、TFTと称す)との間で電気導通を良好にとるための導電膜を、基板上の積層構造中に備えた形式の電気光学装置の技術分野に属する。
【0002】
【背景技術】
従来、TFT駆動によるアクティブマトリクス駆動方式の液晶装置等の電気光学装置においては、TFTのゲート電極に走査線を介して走査信号が供給されると、TFTはオン状態とされ、半導体層のソース領域にデータ線を介して供給される画像信号が当該TFTのソース・ドレイン間を介して画素電極に供給される。このような画像信号の供給は、各TFTを介して画素電極毎に極めて短時間しか行われないので、TFTを介して供給される画像信号の電圧を、このオン状態とされた時間よりも遥かに長時間に亘って保持するために、各画素電極には蓄積容量が付加されるのが一般的である。
【0003】
【発明が解決しようとする課題】
この種の電気光学装置においては、表示画像の高品位化という一般的な要請が強く、このためには、各画素において、表示光が透過しない非画素開口領域に対して、表示光が透過する画素開口領域を広げることで、画素ピッチを微細化しつつ、画素開口率化を高めると同時に各画素電極に対して付加する蓄積容量を増大させることが極めて重要となる。
【0004】
一般に蓄積容量は、非画素開口領域を利用して形成されるので、画素開口領域に蓄積容量を作り込むことは基本的に困難である。このため、画素開口率を高めるように画素開口領域を広げる程、蓄積容量を作り込むことができる非画素開口領域は狭くなってしまう。或いは蓄積容量を増大させるように非画素開口領域を広げる程、画素開口率は低下してしまうという問題点がある。
【0005】
本発明は上述の問題点に鑑みなされたものであり、画素開口率を高めると同時に蓄積容量を増大させることができ、高品位の画像表示が可能な電気光学装置を提供することを課題とする。
【0006】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、基板上に走査線と、前記走査線に交差するデータ線と、前記走査線と前記データ線との交差に対応して配置された薄膜トランジスタ及び画素電極とを有する電気光学装置であって、前記薄膜トランジスタの半導体層のドレイン領域から延設された第1容量電極と、前記薄膜トランジスタのゲート絶縁膜を介して前記第1容量電極に対向配置された島状の第2容量電極と、前記第2容量電極よりも上層に形成され前記第2容量電極を定電位にするために前記第2容量電極と電気的に接続される第1導電膜とを備えることを特徴とする。
【0007】
本発明の電気光学装置の一態様は、前記第1容量電極及び前記第2容量電極は、前記データ線及び前記走査線が延在する方向に形成されることを特徴とする。
【0008】
本発明の電気光学装置の一態様は、前記第1導電膜は、前記第1容量電極及び前記第2容量電極と重なり、前記データ線及び前記走査線が延在する方向に形成された遮光膜であることを特徴とする。
【0009】
本発明の電気光学装置の一態様は、前記第1導電膜は前記データ線と重なり、前記データ線の幅よりも広い幅を持つことを特徴とする。
【0010】
本発明の電気光学装置の一態様は、前記薄膜トランジスタの半導体層の下層に下地遮光膜が形成されることを特徴とする。
【0011】
本発明の電気光学装置の一態様は、前記第1導電膜は、走査線駆動回路あるいはデータ線駆動回路の負電源あるいは正電源、接地電源、前記画素電極に対向配置される対向電極に供給される定電位源のいずれかの電位が供給されることを特徴とする。
【0012】
本発明の電気光学装置の一態様は、前記画素電極下の絶縁膜は、CMP処理で平坦化されることを特徴とする。
【0038】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
【0039】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【0040】
(第1実施形態)
本発明の電気光学装置の一例である液晶装置の構成について、図1から図11を参照して説明する。図1は、液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図2は、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図であり、図3は、図2のA−A’に沿った断面図である。尚、図3においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【0041】
図1において、本実施形態における液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極9a及び画素電極9aを制御するためのTFT30が形成されており、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしても良い。また、TFT30のゲートに走査線3aが電気的に接続されており、所定のタイミングで、走査線3aに走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。画素電極9aを介して液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板(後述する)に形成された対向電極(後述する)との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光の透過光量減少し、ノーマリーブラックモードであれば、印加された電圧に応じて入射光の透過光量が増大し、全体として液晶装置からは画像信号に応じたコントラスト比を持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70を付加する。蓄積容量70は、画素電極9aと電気的に接続された一方の容量電極と、定電位が供給された容量線300と電気的に接続された他方の容量電極との間に誘電体膜を介して形成される。この蓄積容量70により、例えば画素電極9aの電圧は、ソース電圧が印加された時間よりも3桁も長い時間だけ保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。
【0042】
図2において、液晶装置のTFTアレイ基板上には、マトリクス状に複数の透明な画素電極9a(点線部により画素電極端9a’が示されている)が設けられており、画素電極9aの縦横の境界に各々沿ってデータ線6a、走査線3aが設けられている。半導体層1aのうちチャネル領域1a’(図中右下りの斜線の領域)に対向するように走査線3aが配置されており、走査線3aはゲート電極として機能する。このように、走査線3aとデータ線6aとが交差する箇所には夫々、チャネル領域1a’に走査線3aの一部がゲート電極として対向配置されたTFT30が設けられている。画素電極9aは、中間導電膜である中継膜80aを中継して、コンタクトホール8a及び8bを介して半導体層1aのうち後述のドレインに電気的に接続されている。データ線6aは、コンタクトホール5を介してポリシリコン膜等からなる半導体層1aのうち後述のソース領域に電気的に接続されている。
【0043】
また、半導体層1aから延設した容量電極1f(第4容量電極)と後述するゲート絶縁膜と同一膜を介して少なくとも部分的に重なるように、走査線3aと同一膜からなる容量電極3b(第3容量電極)を設けても良い。これにより、図1における蓄積容量70の少なくとも一部を形成することができる。
【0044】
更に、図2において太線で示した領域には夫々、走査線3aに沿ってTFT30の下側を通るように、下地遮光膜11aが設けられている。より具体的には、下地遮光膜11aは、 少なくともTFTのチャネル領域1a’及び当該チャネル領域1a’とソース及びドレイン領域との接合領域をTFTアレイ基板側から見て夫々覆う位置に設けられている。また、走査線3aの方向に沿って画素電極9aがマトリクス状に形成された画像表示領域からその周囲に延設され、周辺領域にて定電位源と接続するようにすると良い。このように、下地遮光膜11aの電位を定電位に固定することにより、TFT30の誤動作を防ぐことができる。定電位源としては、後述する当該液晶装置を駆動するための周辺回路、例えば、走査線駆動回路、データ線駆動回路等に供給される負電源、正電源等の定電位源、接地電源、対向電極に供給される定電位源等が挙げられる。電位レベルとすれば、走査線3aに供給される走査信号のオフレベルにしておくことが望ましい。これにより、走査線3aとの間に寄生容量がほとんど発生しないので、走査線3aに供給される走査信号の遅延が生じることはほとんどない。
【0045】
本実施形態では特に、図中右上がりの斜線で示した領域に、遮光性の導電膜(第1容量電極)90aが形成されている。遮光性の導電膜90aは、走査線3aとデータ線6aの間の層間に形成されており、コンタクトホール5及びコンタクトホール8bの形成領域を除く、データ線6aや走査線3a等の配線及びTFT30や蓄積容量の形成領域と平面的に見て重ねることができるため、TFTアレイ基板上での遮光を実現することができる。また、遮光性の導電膜90aは、走査線3aの方向に沿って画像表示領域からその周囲に延設し、周辺領域にて定電位源と接続することができる。これにより、遮光性の導電膜90aは図1における容量線300として機能することができる。また、コンタクトホール95を介して走査線3aと同一膜からなる容量電極3bに接続することにより、定電位を供給することで、容量電極1fとの間で蓄積容量70を容易に形成することができる。定電位源としては、後述する当該液晶装置を駆動するための周辺回路、例えば、走査線駆動回路、データ線駆動回路等に供給される負電源、正電源等の定電位源、接地電源、対向電極に供給される定電位源等が挙げられる。
【0046】
次に図3の断面図に示すように、本実施形態における液晶装置は、基板の一例を構成する透明なTFTアレイ基板10と、これに対向配置される透明な対向基板20とを備えている。TFTアレイ基板10は、例えば石英基板やガラス基板あるいはシリコン基板からなり、対向基板20は、例えばガラス基板や石英基板からなる。TFTアレイ基板10には、 ITO膜などの透明導電性膜からなる画素電極9aが設けられており、液晶層50にTN(Twisted Nematic)液晶等を用いる場合、画素電極9aの表面にラビング処理等の所定の配向処理が施された配向膜16を設けるようにする。
【0047】
他方、対向基板20には、その全面に渡ってITO膜などの透明導電性膜からなる対向電極21が設けられており、対向電極21の表面にラビング処理等の所定の配向処理が施された配向膜22を設けるようにする。
【0048】
更に、TFT30に対向する位置において、TFTアレイ基板10とTFT30との間には、下地遮光膜11aが設けられている。下地遮光膜11aは、少なくとも画素スイッチング用のTFT30のチャネル領域1a’及び当該チャネル領域1a’とソース及びドレイン領域との接合領域に対向する位置に形成されているので、TFTアレイ基板10側からの反射光等が、チャネル領域1a’やその隣接領域に照射されることはない。これにより、光に起因したリーク電流の発生によりTFT30の特性が変化することはない。下地遮光膜11aとしては、好ましくはTi(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)及びPb(鉛)などの不透明な高融点金属を少なくとも一つ含む、金属単体、合金、金属シリサイド等から構成するのが好ましい。あるいは、直に入射光が回り込んでも光を吸収できるように、下地遮光膜11aの表面にポリシリコン等の反射防止膜を形成しても良い。また、TFTアレイ基板10側からの反射光等が弱い場合には、下地遮光膜11aにポリシリコン膜を用いても構わない。このような材料から下地遮光膜11aを構成すれば、例えば、ゲート絶縁膜2の形成における高温処理により、下地遮光膜11aが破壊されたり溶融しないようにできる。尚、本実施形態では下地遮光膜11aを、各走査線3aの下方を当該走査線3aに沿って縞状に形成しているが、各データ線6aの下方を当該データ線6aに沿って縞状に形成しても良いし、或いは各走査線3a及び各データ線6aの下方に格子状に形成しても良いことは言うまでもない。このように下地遮光膜11aを、縞状に形成すれば下地遮光膜11aによる応力の緩和を実現できるし、格子状に形成すれば遮光性が高まるだけでなく下地遮光膜11aを更に低抵抗化を図ることができる。
【0049】
また、下地遮光膜11aとTFT30との間には、下地絶縁膜12が設けられている。下地絶縁膜12は、TFT30を構成する半導体層1aを下地遮光膜11aから電気的に絶縁するために設けられるものである。更に、下地絶縁膜12は、TFTアレイ基板10の全面に形成されることにより、TFT30のための下地膜としての機能をも有する。即ち、TFTアレイ基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等でTFT30の特性変化を防止する機能を有する。下地絶縁膜12は、例えば、NSG(ノンドープトシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。また、下地絶縁膜12により、下地遮光膜11aがTFT30等を汚染する事態を未然に防ぐこともできる。
【0050】
更に本実施形態では、下地絶縁膜12上に形成されるTFT30は、LDD(Lightly Doped Drain)構造を有しており、例えばポリシリコン膜からなる半導体層1aは、走査線3aからの電界によりチャネルが形成されるチャネル領域1a’を挟んで低濃度ソース領域1b及び低濃度ドレイン領域1cが形成され、低濃度ソース領域1bには高濃度ソース領域1dが接続され、低濃度ドレイン領域1cには高濃度ドレイン領域1eが接続されている。このように、TFT30をLDD構造で形成することにより、TFT30のオフ時におけるリーク電流を大幅に低減することができ、保持性能を高めることができる。また、TFT30は、低濃度ソース領域1b及び低濃度ドレイン領域1cに不純物の打ち込みを行わないオフセット構造を採っても良いし、走査線3aの一部であるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域1d及び高濃度ドレイン領域1eを形成するセルフアライン型のTFTであっても良い。
【0051】
半導体層1a上には100nm以下の薄膜でゲート絶縁膜2が形成される。ゲート絶縁膜2は、ポリシリコン膜を1000度以上の高温で酸化することにより緻密で絶縁性の高い膜を形成することができる。高温処理ができない場合は、CVD(Chemical Vapor Deposition)等により形成しても良い。ゲート絶縁膜2上には、例えばP(リン)が打ち込まれた低抵抗なポリシリコン膜で形成された走査線3aを配置し、半導体層1aと重なった部分の走査線3aがゲート電極として機能する。
【0052】
半導体層1a上に形成したゲート絶縁膜2及び走査線3a上に、CVD等により層間絶縁膜81を堆積し、高濃度ドレイン領域1eの所定箇所において、ゲート絶縁膜2及び層間絶縁膜81に対してコンタクトホール8aを開孔する。このコンタクトホール8aを介して高濃度ドレイン領域1eと導電性の中継膜80a(第2導電膜)を電気的に接続する。中継膜80a上には、層間絶縁膜91、層間絶縁膜4、層間絶縁膜7が順次積層され、これら層間絶縁膜に対して中継膜80a(第2容量電極)の所定位置にコンタクトホール8bを開孔する。このコンタクトホール8bを介して中継膜80aと画素電極9aを電気的に接続する。このように、中継膜80aは、半導体層1aと画素電極9aとを電気的に接続するための中間導電膜として機能する。この中継膜80aにより、画素電極9aから半導体層1aまでの長い距離に対して、一気にコンタクトホールを開孔しなくても良いため、例えば50nm程度と非常に薄い膜厚の半導体層1aの突き抜けを防止することができる。また、コンタクトホールを別々に開孔することで、コンタクトホール8a及び8bの径を夫々小さくできる利点がある。これにより、コンタクトホール8a及び8bを形成する領域が小さくて済むため、その分だけ画素開口率を高めたり、高精細化を実現することができる。中継膜80aの材質として下地遮光膜11aと同様に、Ti、Cr、W、Ta、Mo及びPbなどの不透明な高融点金属を少なくとも一つ含む、金属単体、合金、金属シリサイド等で形成すれば、遮光膜としても機能することができる。更に、エッチング時における選択比が高いため、中継膜80aを例えば50nm程度の膜厚で形成しても、コンタクトホール8bの開孔時に中継膜80aを突き抜けることはない。また、走査線3aと中継膜80aを絶縁するための層間絶縁膜81をTFT30のスイッチング動作に影響を与えない、例えば500nm以上の膜厚で形成すれば、中継膜80aはTFT30や走査線3a上に平面的に見て重なるように設けることができる。これにより、データ線6aの下方で且つTFT30を構成する半導体層1aの直近で遮光できるため、チャネル領域1a’やその接合領域である低濃度ソース領域1b及び低濃度ドレイン領域1cに入射光が直に照射されたり、データ線6a等により反射された迷光が照射されることがない。これにより、TFT30のオフ時におけるリーク電流を大幅に低減することができ、保持性能を格段に高めることができる。
【0053】
本実施形態では、更に図3に示すように、中継膜80a上に層間絶縁膜91を介して遮光性の導電膜90aを形成している。遮光性の導電膜90aは、前述したようにコンタクトホール5及び8bを除く非開口領域を遮光することができる。また、遮光性の導電膜90aは図1における容量線300として機能することができるため、導電膜90aと中継膜80aとの間で層間絶縁膜91を誘電体膜として蓄積容量70の少なくとも一部を形成することができる。即ち、中継膜80aと遮光性の導電膜90aが蓄積容量70を形成するための電極として機能するのである。また、TFT30を構成する半導体層1aの直近で中継膜80a及び遮光性の導電膜90aの2層で遮光できる。これにより、TFT30のオフ時におけるリーク電流を更に大幅に低減することができるため、投射型プロジェクタ等の強い光源の下で使用される液晶装置にはとても有利である。遮光性の導電膜90aの材質は、下地遮光膜11aあるいは中継膜80aと同様に、Ti、Cr、W、Ta、Mo及びPbなどの不透明な高融点金属を少なくとも一つ含む、金属単体、合金、金属シリサイド等で形成すれば、遮光性が高く低抵抗な配線を実現することができる。また、遮光性の導電膜90aを形成する前に、例えば活性化熱処理等の400度以上の高温処理が終わっていれば、更に低抵抗なAl(アルミニウム)を含む、金属単体、合金、金属シリサイド等から遮光性の導電膜90aを形成することができる。このように容量線300を兼ねる遮光性の導電膜90aをデータ線6aの材質と同じAlで形成することにより、容量線300の抵抗を従来のポリシリコン膜に比べて2〜3桁分の低減を図ることができる。これにより、容量線300の時定数が大きいことにより生じる走査線3a方向のクロストークを大幅に低減できる。
【0054】
また、遮光性の導電膜90aは各画素電極9a毎にコンタクトホール95を介して、走査線3aと同一膜からなる容量電極3bと電気的に接続するようにしても良い。これにより、容量電極3bは遮光性の導電膜90aと同じ定電位に固定することができる。したがって、容量電極3bと半導体層1aの高濃度ドレイン領域1eと電気的に接続された中継膜80aとの間で、層間絶縁膜81を誘電体膜として蓄積容量70の少なくとも一部をこの領域でも形成することができる。更に、容量電極3bと半導体層1aの高濃度ドレイン領域1eから延設された容量電極1fとの間で、ゲート絶縁膜と同一膜2を誘電体膜としてこの領域にも蓄積容量70の少なくとも一部を形成することもできる。また、コンタクトホール95は、データ線6aの下方にて開孔するようにし、データ線6aに沿って隣接する画素電極9aに接続された半導体層1aとデータ線6aとを電気的に接続するためのコンタクトホール5の直近にて、電気的に接続すると良い。このような構成を採れば、データ線6aの下方において、蓄積容量70を形成するための大きな領域を確保することが可能になる。
【0055】
図4に、本実施形態の液晶装置を構成する1画素の等価回路図を示す。図4に示すとおり、半導体層1aの高濃度ドレイン領域1eと中継膜80a及び画素電極9aを電気的に接続し、一方、遮光性の導電膜90aと容量電極3bを電気的に接続する。遮光性の導電膜90aは、画像表示領域からその周囲に延設し、周辺領域にて定電位源と接続されている。また、下地遮光膜11aと遮光性の導電膜90aを電気的に接続しても良い。これらの導電膜を組み合わせることにより、理想的なスタック構造による蓄積容量70を形成することができる。即ち本実施形態では、定電位に固定された遮光性の導電膜90a,容量電極3b及び下地遮光膜11aの各導電膜の層間に誘電体膜を介して高濃度ドレイン領域1eから延設された容量電極1f,中継膜80a及び画素電極9aを形成することが可能になる。
【0056】
具体的に、図2の隣接する画素群の平面図において、どの領域に蓄積容量が形成されているかを図5から図9に示す。尚、図2及び図5から図9の縮尺は同じとする。
【0057】
図5は、遮光性の導電膜90aと中継膜80aとの間に形成される第1蓄積容量C1を示している。誘電体膜として、層間絶縁膜91を用いる。クロスハッチングの領域が実際に第1蓄積容量C1が形成される領域で、コンタクトホール5やコンタクトホール95並びにコンタクトホール8bを除く非開口領域のかなりの部分で蓄積容量C1を形成できる。ここで、容量電極3bを設けない場合は、当該容量電極3bと遮光性の導電膜90aを電気的に接続するためのコンタクトホール95を開孔する必要がなくなるので、この領域でも第1蓄積容量C1を形成することができる。また、本実施形態では、従来不可能であったTFT30のチャネル領域1a’上にも第1蓄積容量C1を形成することができるため、透過型の液晶装置の画素開口率の向上や微細化にはとても有利である。層間絶縁膜91には、酸化膜や窒化膜等の絶縁性及び誘電率の高い膜を用いることができる。また、中継膜80aをポリシリコン膜で形成し、更に、遮光性の導電膜90aを、下層をポリシリコン膜、上層を高融点金属を含有した遮光膜といった多層構造で構成することにより、層間絶縁膜91をポリシリコン膜との連続工程で形成することができるため、欠陥の少ない緻密な絶縁膜を形成することができる。これにより、装置欠陥が減るばかりか、層間絶縁膜91aを100nm以下の膜厚に形成することが可能なため、第1蓄積容量C1を更に増大することができる。
【0058】
次に図6は、中継膜80aと容量電極3bとの間に形成される第2蓄積容量C2を示している。誘電体膜として、層間絶縁膜81を用いる。クロスハッチングの領域が実際に第2蓄積容量C2が形成される領域である。容量電極3bは、半導体層1aと中継膜80aを電気的に接続するためのコンタクトホール8aの領域で、各画素毎に分断しており、コンタクトホール95にて上方の遮光性の導電膜90aと電気的に接続される。図6に示すように、容量電極3bをT字型に形成すると、効率的に第2蓄積容量C2を形成できる。層間絶縁膜81には、酸化膜や窒化膜等の絶縁性及び誘電率の高い膜を用いることができる。但し、容量電極3bは走査線3aと同一膜で形成しているため、第2蓄積容量C2を形成できる領域は、図5における第1蓄積容量C1を形成する領域よりも小さくなる。また、中継膜80aでチャネル領域1a’及びその隣接領域を遮光する場合には、TFT30の誤動作を防ぐために層間絶縁膜81の膜厚は500nm以上必要なことから、第2蓄積容量C2は第2蓄積容量C1ほど増大させることができない。
【0059】
図7は、容量電極3bと容量電極1fとの間に形成される第3蓄積容量C3を示している。誘電体膜として、ゲート絶縁膜と同一膜2を用いる。クロスハッチングの領域が実際に第3蓄積容量C3が形成される領域である。ゲート絶縁膜2は前述のように、1000度以上の高温で酸化して形成するため、緻密で絶縁性の高い膜が形成される。したがって、第3蓄積容量C3を形成できる面積は図6の第2蓄積容量C2を形成する領域とほとんど変わらないが、第3蓄積容量C3は第2蓄積容量C2より大きく形成することができる。また、容量電極3bと上方の遮光性の導電膜90aを電気的に接続するためのコンタクトホール95の形成領域の下方にも第3蓄積容量C3を形成することができる。
【0060】
更に、図8に示すように、容量電極1fと下地遮光膜11aとの間にも第4蓄積容量C4を形成することができる。誘電体膜として、下地絶縁膜12を用いる。クロスハッチングの領域が実際に第4蓄積容量C4が形成される領域である。下地絶縁膜12を500nm以下の膜厚で形成すると、チャネル領域1a’と下地遮光膜11aの距離も近づくため、TFT30が下地遮光膜11aの電位によって誤動作してしまう。そこで、蓄積容量1fと下地遮光膜11aが平面的に見て重なる領域の下地絶縁膜12を選択的に薄膜化して第4蓄積容量C4を増大させるようにしても良い。すなわち、チャネル領域1aに対向する下地絶縁膜12の領域以外の部分を薄膜にすることで、第4蓄積容量C4を増大させることができる。
【0061】
更に、図9に示すように、画素電極9aと遮光性の導電膜90aとの間にも第5蓄積容量C5を形成することができる。誘電体膜として、層間絶縁膜4及び層間絶縁膜7を用いる。クロスハッチングの領域が実際に第5蓄積容量C5が形成される領域である。層間絶縁膜4及び層間絶縁膜7としては、例えば、NSG、PSG、BSG、BPSGなどの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。但し、データ線6aは層間絶縁膜4上に形成されるため、画素電極9aとデータ線6aとの間に生じる寄生容量により表示画像が劣化するため、層間絶縁膜7を厚くする必要があり、実際には第5蓄積容量C5を第1蓄積容量C1ほどには増大することができない。
【0062】
このように、本実施形態の液晶装置は、蓄積容量70を形成するための容量電極を誘電体膜を介して積層していくことにより、第1蓄積容量C1から第5蓄積容量C5まで5層からなるスタック型の蓄積容量70を形成することができる。これにより、蓄積容量形成用の領域が小さくても、効率的に大きな蓄積容量70を形成することができる。ここで、本実施形態の液晶装置は、少なくとも第1蓄積容量C1が形成できれば良い。今後、画素の高開口率化や微細化が更に進み、例えば蓄積容量電極3bを形成することができなくても、本実施形態の構造によれば第1蓄積容量C1の誘電体膜である層間絶縁膜91を薄膜化することで十分な蓄積容量70を得ることができる。したがって、本実施形態によれば、電気光学装置の目的にあった仕様に対して、第1蓄積容量C1から第5蓄積容量C5までの蓄積容量の中から選択して用いることができ有利である。
【0063】
再び図3に示すように、データ線6aは、遮光性の導電膜90aより上方の層間絶縁膜4上に形成されている。また、データ線6aは、ゲート絶縁膜2,層間絶縁膜81,層間絶縁膜91及び層間絶縁膜7の所定箇所にコンタクトホール5を開孔し、このコンタクトホール5を介して半導体層1aの高濃度ドレイン領域1eと電気的に接続されている。更に、データ線6aは画像信号が供給されるため、Al等の低抵抗で遮光性の高い金属膜や金属シリサイド等から構成されている。
【0064】
ここで、本実施形態の液晶装置では、データ線6aに加えて、遮光性の導電膜90a等により非開口領域である遮光領域を規定することができる。具体的には、図10に示すように、画素電極9aに重なるように遮光性の導電膜90aを形成し、チャネル領域1a’を含むほとんどの領域を遮光するようにする。また、遮光性の導電膜90aでデータ線6aに沿った領域のほとんどを遮光することができるため、従来のようにデータ線6aだけで遮光領域を規定する必要がなくなり、データ線6aと画素電極9aとを層間絶縁膜7を介して極力重ねないように構成することができる。これにより、データ線6aと画素電極9aとの間の寄生容量を大幅に低減することができ、画素電極9aの電位変動による表示画質の低下を招くことがない。但し、遮光性の導電膜90aはデータ線6aより下方に形成されるので、データ線6aと半導体層1aを電気的に接続するためのコンタクトホール5を形成する領域は遮光できない。そこで、コンタクトホール5が形成される領域はデータ線6aを画素電極9aに一部重ねるように幅広に形成すれば良い。このコンタクトホール5を形成する領域がチャネル領域1a’の直近にあると、遮光性の導電膜90aでチャネル領域1a’付近を十分に遮光できなくなるため、このような場合には、コンタクトホール5の形成領域をデータ線6aに沿ってチャネル領域1a’から遠ざける方向に移動しても何ら問題ない。本実施形態では、このようにコンタクトホール5の形成領域を移動しても中継膜80aと遮光性の導電膜90aとの間に形成される第1蓄積容量C1は変化しないという利点がある。また、遮光性の導電膜90aは、中継膜80aと画素電極9aとを電気的に接続するためのコンタクトホール8bの形成領域にも設けることができないため、この領域は中継膜80aで遮光すれば良い。もし、中継膜80aをポリシリコン膜等の光透過性の膜で形成する場合には、下地遮光膜11aにて遮光しても構わない。この際、コンタクトホール8bの形成領域は、チャネル領域1a’から遠ざけるようにした方が良い。図10に示すように、隣接するデータ線6aの中間にコンタクトホール8bを設けるようにすれば、入射光が下地遮光膜11aに照射されても、チャネル領域1a’に到達することがなく有利である。また、画素の構成をデータ線6aに対して線対称に形成できるため、例えば、TN液晶の捻れ方向が異なる液晶装置を組み合わせるプロジェクタ等で、色むら等の表示画質の低下を招くことがない。
【0065】
このように、本実施形態では、TFTアレイ基板10上で遮光領域を規定することができるため、図3に示すように、対向基板20に遮光膜を設ける必要がなくなる。したがって、TFTアレイ基板10と対向基板20を機械的に貼り合わせる際に、アライメントがずれたとしても対向基板20上に遮光膜がないため、光が透過する領域(開口領域)が変化することはない。これにより、常に安定した画素開口率が得られるため、装置不良を大幅に低減することができる。
【0066】
また、本実施形態による液晶装置は、入射光の入射角度に対しても従来より強い構造を採ることができる。そこで、図11を参照して説明する。図11(1)は、図2における B−B’に沿った断面図で、図11(2)は従来の構造を示している。尚、図11(1)及び(2)においては、同じ縮尺で表している。
【0067】
一般に、半導体層1aのチャネル領域付近に光が照射されると、TFT30のオフ時において、光励起によるリーク電流が発生するため、画素電極9aに書き込まれた電荷を保持する能力が低下してしまう。そこで、本実施形態では、図11(1)に示すように、入射光L1に対しては遮光性の導電膜90aを設け、TFTアレイ基板10方向からの反射光L2に対しては下地遮光膜11aを設けることにより、半導体層1aへの光の照射を防ぐ構造を採る。また、入射光L1の光量に対して、反射光L2は100分の1以下の光量しか照射されないため、チャネル領域及びその近接領域において入射光L1を遮光するための遮光性の導電膜90aの幅W1の方が、下地遮光膜11aの幅W2より長くなるように構成する。即ち、チャネル領域及びその近接領域において下地遮光膜11aが遮光性の導電膜90aをはみ出さないように形成されている。更に、半導体層1aの幅W3はチャネル領域及びその近接領域において下地遮光膜11aの幅W2よりも短くなるように構成する。即ち、チャネル領域及びその近接領域がTFTアレイ基板側から見て下地遮光膜11aにより覆われている。このような構成を採ることにより、入射光L1がある角度をもって入射されたとしても、半導体層1aへ光が到達する可能性を低減することができる。また、本実施形態では、遮光性の導電膜90aをデータ線6aと半導体層1aの層間に形成することができるため、図11(2)に示す従来例のようにデータ線6aでチャネル領域を遮光する場合よりも、更にチャネル領域の直近で遮光することが可能になる。ここで、本実施形態及び従来例において、入射光L1の入射角度に対するマージンを考えてみる。通常、入射光L1は、半導体層1aに直接照射されることは半導体層1aの幅W3が、例えば1μmと短いことから、あまり考えられない。そこで、半導体層1aの下方に設けられた下地遮光膜11aに照射された光が反射して半導体層1aに照射されると仮定してみる。ここで、図11における(1)本実施形態及び(2)従来例に示す下地遮光膜11aの幅は同じW2とする。また、入射光L1を遮るための本実施形態における遮光性の導電膜90aの幅と、従来例におけるデータ線6aの幅を同じW1とする。本実施形態では、下地遮光膜11aと遮光性の導電膜90aの層間距離をD1とし、一方従来例は、下地遮光膜11aとデータ線6aまでの層間距離をD2とする。ここで、本実施形態における下地遮光膜11aとデータ線6aまでの層間距離をD2とすると、D1>D2の関係になる。したがって、入射光L1が同じ角度で入射されてきた場合、下地遮光膜11aまでの層間距離が短い分だけ、入射光L1の角度が本実施形態の方がマージンがあることになる。即ち、本実施形態における入射光L1のマージン角度をR1とし、従来例における入射光L1のマージン角度をR2とすると、R1>R2の関係になる。この結果から、本実施形態の液晶装置の方が入射光の入射角度にマージンがあるため、今後、光学系が小型化されて更に入射角度が大きくなっても対応することができ、有利である。尚、本実施形態では、半導体層1aの側面部に絶縁膜を介して遮光膜を形成することも可能であり、入射角度への対応を更に向上させることができる。
【0068】
また、本実施形態の液晶装置では、従来例のようにデータ線6aで遮光する必要がないため、チャネル領域及びその近接領域においてデータ線6aの幅W4を遮光性の導電膜90aの幅W1よりも短くすることができる。即ち、W1>W4の関係になり、チャネル領域及びその近接領域において、データ線6aが遮光性の導電膜90aをはみ出さないように形成されている。これにより、データ線6aで反射された光が迷光となって半導体層1aに照射されるのを未然に防ぐことができる。特に、遮光性の導電膜90aは、データ線6aを形成するAlよりも反射率の低い高融点金属を含有した膜で形成することができるため、データ線6aによる迷光を遮光性の導電膜90aで吸収することも可能である。
【0069】
更に、本実施形態の液晶装置では、遮光性の導電膜90aの下方に中継膜80aを形成することも可能なことから、この中継膜80aにより半導体層1aを直近で遮光することができ、遮光性が向上する。この場合、中継膜80aの幅を遮光性の導電膜90aの幅W1とほぼ同じにすると、更に遮光性が高まる。また、万が一、TFTアレイ基板10側から反射光L2が入射された場合、従来例では反射率の高いデータ線6aを遮光膜として代用するため、データ線6aの下方で反射された迷光が半導体層1aに照射される恐れがあったが、本実施形態では中継膜80aをポリシリコン膜や低反射な高融点金属を含有した膜で形成することにより光を吸収するようにする。これにより、内面反射の迷光を大幅に低減することができ、何らTFT30のリークによる画質表示の劣化を心配する必要がなくなる。また、中継膜80aを低反射な膜で形成することにより、遮光性の導電膜90aはデータ線6aと同じ高反射なAlを少なくとも含有した膜で形成しても構わない。このように、液晶装置の遮光領域を例えば可視光領域において80%以上の反射率を有する高反射率のAlを少なくとも含有した膜で、データ線6a及び遮光性の導電膜90aを形成することが可能になるため、入射光をデータ線6a及び遮光性の導電膜90aで反射させ、液晶装置の温度上昇を防ぐことができる。したがって本実施形態における液晶装置では、例えばプロジェクタの冷却装置の開発にかかるコストを低減したり、液晶装置の耐光性を向上させることが可能である。
【0070】
以上説明した本実施形態において、画素電極9a下の層間絶縁膜7の表面を平坦化している。これは、配線や素子等の段差による液晶のディスクリネーションを防ぐためで、更に下方の層間絶縁膜4等に対して行っても良い。ここで、平坦化処理としては、有機や無機のSOG(Silicon On glass)膜をスピンコーターにて塗布しても良いし、CMP処理を施すことにより、平坦化を図ることも可能である。
【0071】
(第2実施形態)
本発明の電気光学装置の第2実施形態の構成について、図12から図16を参照して説明する。
【0072】
電気光学装置の一例である液晶装置は、一般に液晶の劣化を防ぐために交流反転駆動を行わなければならない。そこで、いくつかの駆動方法が提案されているが、本発明の第2実施形態の液晶装置では、図12に示すように走査線3a毎に液晶にかかる画像信号の極性を反転し、更に、これに加えて1フィールド毎に画像信号の極性を反転する構成を採る。これにより、液晶にかかる直流成分を極力抑えることができ、フリッカーの発生を大幅に低減することができる。このように走査線3a毎に画像信号の極性を反転させる場合、走査線3aに沿ってX方向に隣接する画素電極9aには同じ極性の画像信号が書き込まれるため、隣接する画素電極9a間において、電界が発生しない。一方、データ線6aに沿ってY方向に隣接する画素電極9aには、異なる極性の画像信号が書き込まれるため、隣接する画素電極9a間において、電界が発生し液晶のディスクリネーション400が生じる。
【0073】
そこで、図12におけるディスクリネーション400の発生領域を最小限に抑えるために、本発明の第2実施形態では、図13に示すように、TFTアレイ基板の相隣接する複数の画素群は、右上がりの斜線領域部において、TFTアレイ基板10に対して溝10’を形成し、データ線6a等の配線やTFT30を部分的に埋め込んで平坦化する。また、TFTアレイ基板に対するラビング処理を矢印の方向で行う場合には、開口領域に接した走査線3aの領域に溝10’を設けないようにすることで、ディスクリネーション400の発生領域を更に低減することができる。これにより、各画素の光漏れ領域が低減し、画素開口率を大幅に向上することができる。特に、明るさ及び小型を要求されるプロジェクタ用途の液晶装置には最適である。
【0074】
図14は、図13のA−A’に沿った断面図を示す。図14に示すように、TFT30や蓄積容量70を形成する領域のTFTアレイ基板10に溝10’を形成することにより、画素電極9a及び配向膜16をほぼ平坦に形成することができる。溝10’は、パターン形成で通常に用いられるフォトリソグラフィ及びエッチングにより容易に形成できる。また、溝10’の側壁のテーパー角度はドライエッチング法やウェットエッチング法を駆使することにより様々に制御することができる。また、溝10’を形成しての平坦化は溝10’の深さの制御が重要になるが、ドライエッチングの時間管理等により容易に制御できる。このように、溝10’を形成して平坦化する場合には、光に対して感光しやすい有機膜等を一切使用せずに平坦化が実現できるので、強い光源を用いるプロジェクタに用いられる液晶装置には特に有利である。
【0075】
図15は、図13のB−B’に沿った断面図で、図12においてX方向に相隣接する画素電極9a間の断面構造を示す。このように、TFTアレイ基板10に溝10’を形成することで、データ線6aの形成領域をほぼ完全に平坦化することができる。特に、図13に示すようにデータ線6aに沿ってラビング処理する場合に、データ線6a等が形成されている領域は埋め込まれて平坦化されているため、データ線6a等の配線や素子による段差でディスクリネーションが発生することはない。
【0076】
図16は、図13のC−C’に沿った断面図で、図12においてY方向に相隣接する画素電極9a間の断面構造を示す。この領域では、隣接する画素電極9a間の電界による液晶のディスクリネーションが発生するため、図16に示すように、隣接する画素電極9aの分断領域において、液晶層50のセルギャップが狭くなるように、走査線3aの形成領域にはTFTアレイ基板10に溝10’を形成しないようにする。これにより、相隣接する画素電極9a間で電界が生じても、対向基板20に設けられた対向電極21と画素電極9aとの電界が強められるため、液晶のディスクリネーションが発生する領域を極力小さくすることができるのである。また、液晶のセルギャップそのものを狭くしてディスクリネーションを低減する必要がないため、狭セルギャップ用の液晶開発やセルギャップ制御が困難になるといった諸問題が発生することもない。
【0077】
このように、本発明の第2実施形態では、TFTアレイ基板10上に溝10’を形成し、その中に配線や素子をほぼ完全にあるいは部分的に埋め込むことができるので、CMP処理のように完全にしか平坦化できない場合と比較して、更に高開口率な画素を備えた電気光学装置を実現することができる。尚、溝10’はTFTアレイ基板10の他に、下地絶縁膜12や層間絶縁膜81等の層間絶縁膜に形成しても同様な効果が得られる。また、 TFTアレイ基板10に設けられた溝10’と、下地絶縁膜12や層間絶縁膜81等の層間絶縁膜に設けた溝とを組み合わせて平坦化しても良いことは言うまでもない。
【0078】
(第3実施形態)
本発明による電気光学装置の第3実施形態である液晶装置の構成について、図17及び図18を参照して説明する。図17は、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図であり、図18は、図17のA−A’に沿った断面図である。尚、図18においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【0079】
図17に示すように、第3実施形態では、走査線3aと同一膜で容量電極3bを兼ねた補助配線3b’を形成しているところが、第1実施形態と大きく違う。また、補助配線3b’は、走査線3aの方向に沿って画像表示領域からその周囲に延設し、周辺領域にて定電位源と接続することができる。定電位源としては、後述する当該液晶装置を駆動するための周辺回路(例えば、走査線駆動回路、データ線駆動回路等)に供給される負電源、正電源等の定電位源、接地電源、対向電極に供給される定電位源等が挙げられ、遮光性の導電膜90aに供給される電位と同じであることが好ましい。これにより、補助配線3b’は図1における容量線300の一部として機能することができる。また、データ線6aの下方でコンタクトホール95を介して上方の遮光性の導電膜90aと電気的に接続することもできる。この際、コンタクトホール95を介しての補助配線3b’と遮光性の導電膜90aとの接続は、各画素電極9a毎に行っても構わないし、複数の画素電極9a毎に行っても良い。このように、補助配線3b’と遮光性の導電膜90aにより冗長構造の容量線300を構築することができる。尚、第1実施形態や第2実施形態でも遮光領域に余裕のある場合は、容量電極3bを延設して補助配線3b’を構築しても良いことは言うまでもない。
【0080】
また、第3実施形態では、図17に示すように、右上がりの斜線で示される中継膜80a’が走査線3aに平面的に重ならないように形成されているところが、第1実施形態と大きく違う。これは、図18に示すように、層間絶縁膜81を100nm以下の膜厚で形成することにより、容量電極を含む補助配線3b’上で大きな蓄積容量を形成することができる。即ち、図4に示す蓄積容量C2を増大させることができる。この場合、走査線3aと中継膜80a’の間を絶縁するための層間絶縁膜81が薄膜化されるため、走査線3a上に重なるように中継膜80a’を設けると寄生容量が増大し、走査信号が遅延してしまう。また、中継膜80a’にかかる電位の影響でTFT30が誤動作するため、チャネル領域1a’付近にも中継膜80a’を設けることができない。しかしながら、半導体層1aと中継膜80a’との間の層間絶縁膜81を非常に薄く形成することができるため、半導体層1aの高濃度ドレイン領域1eと中継膜80a’とを電気的に接続するためのコンタクトホール8a開孔時に半導体層1aを突き抜けることはない。また、コンタクトホール8aの開口径を非常に小さくすることができる利点がある。更に、遮光性の導電膜90aは、チャネル領域1a’及びその隣接領域と走査線3a上の遮光をするために、層間絶縁膜91を500nm以上の膜厚で形成しなければならないが、補助配線3b’と遮光性の導電膜90aとの間で図4に示す蓄積容量C1を形成することができる。
【0081】
(第4実施形態)
本発明による電気光学装置の第4実施形態である液晶装置の構成について、図19及び図20を参照して説明する。図19は、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図であり、図20は、図19のA−A’に沿った断面図である。尚、図20においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。第1実施形態と同一の部材については同一の符号を付し詳細な説明は省略する。
【0082】
第4実施形態は、図19に示すように、非開口領域のほぼ中心に走査線3a及びデータ線6aを設けている。半導体層1aは、走査線3aと交差するようにデータ線6aの下方に配置する。図20に示すようにデータ線6aと半導体層1aの高濃度ソース領域1dは、データ線6aの下方においてコンタクトホール5を介して電気的に接続されている。また、半導体層1aの高濃度ドレイン領域1eと中継膜80aは、データ線6aの下方においてコンタクトホール8aを介して電気的に接続されている。このように半導体層1aを遮光性のデータ線6aの下方に配置することにより、対向基板20側から入射される光が直接半導体層1aに照射されることを防ぐ効果がある。更に、半導体層1aとコンタクトホール5及び8aを、走査線3a方向の非開口領域及びデータ線6a方向の非開口領域の中心線に対して線対称に形成することにより、段差形状をデータ線6aに対して左右対称にすることができ、液晶の回転方向による光抜けの差がなくなるので有利である。
【0083】
半導体層1aの下方には、下地絶縁膜12を介して下地遮光膜11aが形成されている。下地遮光膜11aはデータ線6a方向及び走査線3a方向に沿って、マトリクス状に形成されている。半導体層1aは下地遮光膜11aの内側に配置されており、TFTアレイ基板10側からの戻り光が、直接半導体層1aに照射されることを防ぐ効果がある。
【0084】
中継膜80aはポリシリコン膜や高融点金属等を含む導電膜から成り、半導体層1aと画素電極9aの層間において、走査線3a及びデータ線6aに沿って略T字型に延設され、半導体層1aと画素電極9aを電気的に接続するためのバッファとしての機能を果たす。具体的には、半導体層1aの高濃度ドレイン領域1eと導電性の中継膜80aをコンタクトホール8aにおいて電気的に接続し、中継膜80aと画素電極9aをコンタクトホール8bにおいて電気的に接続されている。このような構成を採る事により、層間絶縁膜に対して深いコンタクトホールを開孔する場合でも、エッチング選択比が大きい中継膜80aを設けることにより、コンタクトホール開孔時に半導体層1aを突き抜けてしまう危険を回避する事ができる。尚、データ線6aと半導体層1aの高濃度ソース領域1dとを電気的に接続するためのコンタクトホール5においても同様に、中継膜80aと同一膜で中継させても良い。
【0085】
また、第4実施形態では、中継膜80aに層間絶縁膜91が積層され、その上に遮光性の導電膜90aを形成している。遮光性の導電膜90aは、コンタクトホール8bを除いて中継膜80aを覆うように走査線3a方向に画像表示領域の外側まで延設され、走査線駆動回路やデータ線駆動回路等に供給される負電源、正電源等の定電位源、接地電源、あるいは対向電極に供給される定電位源等のいずれかと電気的に接続することにより電位が固定されている。したがって、中継膜80aを一方の容量電極とし、遮光性の導電膜90aを他方の容量電極として図4及び図5に示す蓄積容量C1を形成することができる。この際、層間絶縁膜91が蓄積容量C1の誘電体膜として機能することは言うまでもない。ここで、層間絶縁膜91は蓄積容量C1を形成するためだけに積層するので、中継膜80aと遮光性の導電膜90aとの間でリークしない膜厚まで層間絶縁膜91を薄膜化することにより、蓄積容量C1を増大できる。更に、第4実施形態では層間絶縁膜81を厚く形成することにより、中継膜80aをTFT30や走査線3aの上方まで延設することができるため、蓄積容量C1を効率良く増大させることができる。更に、第4実施形態では半導体層1aを延設して容量電極を形成していない。これにより、走査線3aと同一膜で蓄積容量を形成するための容量電極及び容量線を形成する必要がないため、図19に示すように、走査線3aを遮光性の導電膜90aや下地遮光膜11aから規定される非開口領域のほぼ中心に配置することができる。また、ポリシリコン膜から成る半導体層1aは膜の低抵抗化をする必要がないので、容量電極形成部に不純物を打ち込まなくても良く、工程を削減する事ができる。
【0086】
第4実施形態では、TFT30のチャネル領域1a’は、走査線3aとデータ線6aの交差部に形成することで、データ線6a方向と走査線3a方向の非開口領域のほぼ中心に設けることができる。これにより、対向基板20側からの入射光やTFTアレイ基板10側からの戻り光に対して、最も光が照射されにくい位置になるため、光によるTFT30のリーク電流を大幅に低減することができる。
【0087】
更に、第4実施形態では図19に示すように、チャネル領域1a’付近において、遮光性の導電膜90a,中継膜80a,下地遮光膜11aの順にパターン幅を狭く形成する事により、入射光が直接下地遮光膜11aに照射されないように工夫してある。また、遮光性の導電膜90aと半導体層1aの間にポリシリコン膜からなる中継膜80aを介在させる事により、下地遮光膜11a表面での反射光やTFTアレイ基板10側からの戻り光を吸収させる効果を持たせる事ができ、耐光性に有利である。
【0088】
また、第4実施形態では、データ線6a,遮光性の導電膜90a,下地遮光膜11a等によりTFTアレイ基板10上で非開口領域を形成できるため、対向基板20に遮光膜を設けなくても良い。これにより、TFTアレイ基板10と対向基板20を機械的に貼り合わせる際に、アライメントがずれたとしても対向基板20上に遮光膜がないため、光が透過する領域(開口領域)が変化することはない。これにより、常に安定した画素開口率が得られるため、装置不良を大幅に低減することができる。
【0089】
(電気光学装置の全体構成)
以上のように構成された各実施形態における液晶装置の全体構成を図21及び図22を参照して説明する。尚、図21は、TFTアレイ基板10をその上に形成された各構成要素と共に対向基板20の側から見た平面図であり、図22は、図21のH−H’断面図である。
【0090】
図21において、素子や配線が形成されたTFTアレイ基板10上には、シール材52が対向基板20の縁に沿って設けられており、その内側に並行して、画像表示領域の周辺を規定するための遮光性の額縁53が設けられている。この額縁53は、本実施形態のようにTFTアレイ基板10側に設けても良いし、対向基板20側に設けても良い。シール材52の外側の領域には、データ線6aに画像信号を所定タイミングで供給するためのデータ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられており、走査線3aに走査信号を所定タイミングで供給するための走査線駆動回路104が、この一辺に隣接する2辺に沿って設けられている。走査線3aに供給される走査信号の遅延が問題にならないのならば、走査線駆動回路104は片側だけでも良いことは言うまでもない。また、データ線駆動回路101を画像表示領域の辺に沿って両側に配列しても良い。更にTFTアレイ基板10の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路104間に共通の信号を供給するための複数の配線105が設けられている。また、対向基板20のコーナー部の少なくとも1箇所において、TFTアレイ基板10と対向基板20との間で電気的な導通をとるための上下導通材106が設けられている。即ち、外部回路接続端子102から印加された対向電極電位が、TFTアレイ基板10に設けられた配線及び上下導通材106を介して、対向基板20に設けられた対向電極21に供給される。そして、図22に示すように、対向基板20がシール材52によりTFTアレイ基板10に固着されている。尚、TFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104等に加えて、複数のデータ線6aに画像信号を所定のタイミングで供給するサンプリング回路、複数のデータ線6aに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成しても良い。このように、本実施形態における液晶装置では、画素電極9aを制御するためのTFT30を形成する工程で、データ線駆動回路101や走査線駆動回路102等の周辺回路を同一のTFTアレイ基板10上に形成することができるため、高精細で高密度な液晶装置を実現することができる。
【0091】
また、データ線駆動回路101及び走査線駆動回路104をTFTアレイ基板10上に設ける代わりに、例えばTAB(Tape Automated Bonding)基板上に実装された駆動用LSIに、TFTアレイ基板10の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしても良い。更に、対向基板20の投射光が入射する側及びTFTアレイ基板10の出射光が出射する側には各々、例えば、TNモード、VA(Vertically Aligned)モード、PDLC(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード/ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置しても良い。
【0092】
以上説明した各実施形態における液晶装置は、カラー表示のプロジェクタに適用されるため、3枚の液晶装置がR(赤)G(緑)B(青)用のライトバルブとして各々用いられ、各ライトバルブにはRGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として入射されることになる。従って、各実施形態では、対向基板20に、カラーフィルタは設けられていない。しかしながら、画素電極9aに対向する所定領域にRGBのカラーフィルタをその保護膜と共に、対向基板20上に形成しても良い。あるいは、TFTアレイ基板10上においてRGBに対向する画素電極9a下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、プロジェクタ以外にも直視型や反射型のカラー液晶テレビなどのカラー表示用の液晶装置に各実施形態における液晶装置を適用できる。更に、対向基板20上に1画素1個対応するようにマイクロレンズを形成しても良い。このようにマイクロレンズを形成することにより、入射光の集光効率を格段に向上でき、明るい液晶装置が実現できる。更にまた、対向基板20上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、RGB色を作り出すダイクロイックフィルタを形成しても良い。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー表示用の液晶装置が実現できる。
【0093】
尚、以上説明した各実施形態における液晶装置では、従来と同様に入射光を対向基板20の側から入射することとしたが、下地遮光膜11a及び遮光性の導電膜90aをTFTアレイ基板10上に設けているので、TFTアレイ基板10の側から光を入射し、対向基板20の側から出射するようにしても良い。また、TFTアレイ基板10の裏面側での反射を防止するための反射防止用のAR(Anti Reflection)被膜された偏光板を別途配置したりARフィルムを貼り付ける必要もなく、その分だけ、材料コストを削減でき、また偏光板貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。また、本実施形態では、導電膜90aは遮光性で形成されているが、対向基板側からの光の入射に対して他に遮光性の膜が形成されている場合は、導電膜90aは遮光性で形成しない場合がある。導電膜90aが遮光性を有していない場合でも、本実施例の構成によれば、蓄積容量を増大することが可能である。
【0094】
また、各画素に設けられるスイッチング素子としては、正スタガ型又はコプラナー型のポリシリコンTFTであるとして説明したが、逆スタガ型のTFTやアモルファスシリコンTFT等の他の形式のTFTに対しても、各実施形態は有効である。
【0095】
本発明の電気光学装置は、上述した各実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図1】本発明の第1実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路図である。
【図2】第1実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。
【図3】図2のA−A’に沿った断面図である。
【図4】本発明の実施形態の電気光学装置を構成する1画素の等価回路図である。
【図5】図2のうち、遮光性の導電膜及び中継膜を抜粋して示す平面図である。
【図6】図2のうち、中継膜及び容量電極を抜粋して示す平面図である。
【図7】図2のうち、容量電極及び半導体層を抜粋して示す平面図である。
【図8】図2のうち、半導体層及び下地遮光膜を抜粋して示す平面図である。
【図9】図2のうち、遮光性の導電膜及び画素電極を抜粋して示す平面図である。
【図10】図2のうち、下地遮光膜、遮光性の導電膜、中継膜及びデータ線を抜粋して示す平面図である。
【図11】(1)は図2のB−B’に沿った断面図で、(2)は従来例の断面図である。
【図12】本発明の第2実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素電極に供給される画像信号の極性を示した模式図である。
【図13】第2実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。
【図14】図13のA−A’に沿った断面図である。
【図15】図13のB−B’に沿った断面図である。
【図16】図13のC−C’に沿った断面図である。
【図17】第3実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。
【図18】図17のA−A’に沿った断面図である。
【図19】第4実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。
【図20】図19のA−A’に沿った断面図である。
【図21】各実施形態の液晶装置におけるTFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図22】図21のH−H’に沿った断面図である。
【符号の説明】
1a…半導体層
1a’…チャネル領域
1b…低濃度ソース領域
1c…低濃度ドレイン領域
1d…高濃度ソース領域
1e…高濃度ドレイン領域
1f…容量電極
2…ゲート絶縁膜
3a…走査線
3b…容量電極
4…層間絶縁膜
5…コンタクトホール
6a…データ線
7…層間絶縁膜
8a…コンタクトホール
8b…コンタクトホール
9a…画素電極
10…TFTアレイ基板
11a…下地遮光膜
12…下地絶縁膜
16…配向膜
20…対向基板
21…対向電極
22…配向膜
30…TFT
50…液晶層
70…蓄積容量
80a、80a’…中継膜
81…層間絶縁膜
90a…遮光性の導電膜
91…層間絶縁膜
95…コンタクトホール
101…データ線駆動回路
104…走査線駆動回路

Claims (8)

  1. 基板上に走査線と、前記走査線に交差するデータ線と、前記走査線と前記データ線との交差に対応して配置された薄膜トランジスタ及び画素電極とを有し、前記基板の前記薄膜トランジスタが設けられた側から光が入射する電気光学装置であって、
    前記薄膜トランジスタの半導体層のドレイン領域から延設された第1容量電極と、前記薄膜トランジスタのゲート絶縁膜と同一膜を介して前記第1容量電極に対向配置された島状の第2容量電極と、前記第2容量電極よりも上層に形成され前記第2容量電極を定電位にするために前記第2容量電極と電気的に接続される第1導電膜とを備え、
    前記第1導電膜は、前記第1容量電極及び前記第2容量電極と重なり、前記データ線及び前記走査線が延在する方向に形成された遮光膜であることを特徴とする電気光学装置。
  2. 前記第1容量電極及び前記第2容量電極は、前記データ線及び前記走査線が延在する方向に形成されることを特徴とする請求項1に記載の電気光学装置。
  3. 前記第1導電膜は前記データ線と重なり、前記データ線の幅よりも広い幅を持つことを特徴とする請求項1または2に記載の電気光学装置。
  4. 前記第1導電膜は、前記薄膜トランジスタのドレイン領域に電気的に接続された第2導電膜に対向配置され蓄積容量を形成することを特徴とする請求項1乃至3のいずれか一項に記載の電気光学装置。
  5. 前記薄膜トランジスタの半導体層の下層に下地遮光膜が形成されることを特徴とする請求項1乃至4のいずれか一項に記載の電気光学装置。
  6. 前記第1導電膜は、走査線駆動回路あるいはデータ線駆動回路の負電源あるいは正電源、接地電源、前記画素電極に対向配置される対向電極に供給される定電位源のいずれかの電位が供給されることを特徴とする請求項1乃至5のいずれか一項に記載の電気光学装置。
  7. 前記画素電極下の絶縁膜は、CMP処理で平坦化されることを特徴とする請求項1乃至6のいずれか一項に記載の電気光学装置。
  8. 請求項1乃至7のいずれか一項に記載の電気光学装置をライトバルブとして用いたことを特徴とするプロジェクタ。
JP2001007916A 2000-03-17 2001-01-16 電気光学装置及びプロジェクタ Expired - Lifetime JP4147747B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001007916A JP4147747B2 (ja) 2000-03-17 2001-01-16 電気光学装置及びプロジェクタ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-77171 2000-03-17
JP2000077171 2000-03-17
JP2001007916A JP4147747B2 (ja) 2000-03-17 2001-01-16 電気光学装置及びプロジェクタ

Publications (3)

Publication Number Publication Date
JP2001330857A JP2001330857A (ja) 2001-11-30
JP2001330857A5 JP2001330857A5 (ja) 2004-12-24
JP4147747B2 true JP4147747B2 (ja) 2008-09-10

Family

ID=26587879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001007916A Expired - Lifetime JP4147747B2 (ja) 2000-03-17 2001-01-16 電気光学装置及びプロジェクタ

Country Status (1)

Country Link
JP (1) JP4147747B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030096562A (ko) * 2002-06-14 2003-12-31 일진다이아몬드(주) 박막트랜지스터 액정 표시장치 및 제조 방법
JP3870941B2 (ja) 2002-10-31 2007-01-24 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4016955B2 (ja) 2003-05-02 2007-12-05 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP4967631B2 (ja) * 2006-12-07 2012-07-04 三菱電機株式会社 表示装置
JP2008287135A (ja) * 2007-05-21 2008-11-27 Sony Corp 画素回路および表示装置
JP2017072741A (ja) 2015-10-08 2017-04-13 セイコーエプソン株式会社 電気光学装置、電子機器、電気光学装置の製造方法

Also Published As

Publication number Publication date
JP2001330857A (ja) 2001-11-30

Similar Documents

Publication Publication Date Title
KR100484343B1 (ko) 전기 광학 장치
JP3753613B2 (ja) 電気光学装置及びそれを用いたプロジェクタ
JP3591513B2 (ja) 電気光学装置およびプロジェクタ
JP3381718B2 (ja) 電気光学装置及びその製造方法並びに電子機器
KR100499204B1 (ko) 전기 광학 장치 및 전자 기기
JP3661669B2 (ja) アクティブマトリクス基板、電気光学装置、電子機器
JP4599655B2 (ja) 電気光学装置及びプロジェクタ
JP3608531B2 (ja) 電気光学装置及び投射型表示装置
JP3501125B2 (ja) 電気光学装置
JP3931547B2 (ja) 電気光学装置及びその製造方法
JP3979010B2 (ja) 電気光学装置及びプロジェクタ
JP3830361B2 (ja) Tftアレイ基板、電気光学装置及び投射型表示装置
JP4023522B2 (ja) 電気光学装置及びプロジェクタ
JP4019600B2 (ja) 電気光学装置及びプロジェクタ
KR20040055688A (ko) 전기 광학 기판의 제조 방법, 전기 광학 장치의 제조방법, 전기 광학 장치
JP4147747B2 (ja) 電気光学装置及びプロジェクタ
JP2003280020A (ja) 電気光学装置及びその製造方法並びに電子機器
JP4496600B2 (ja) 電気光学装置及びプロジェクタ
JP3888011B2 (ja) 電気光学装置及び電子機器
JP4214741B2 (ja) 電気光学装置及び電子機器
JP3982183B2 (ja) 電気光学装置及び投射型表示装置
JP4023107B2 (ja) 電気光学装置及びこれを具備する電子機器
JP3807230B2 (ja) 電気光学装置及びプロジェクタ
JP3736330B2 (ja) 電気光学装置
JP5158131B2 (ja) 電気光学装置およびプロジェクタ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080616

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4147747

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term