JP3931547B2 - 電気光学装置及びその製造方法 - Google Patents
電気光学装置及びその製造方法 Download PDFInfo
- Publication number
- JP3931547B2 JP3931547B2 JP2000318543A JP2000318543A JP3931547B2 JP 3931547 B2 JP3931547 B2 JP 3931547B2 JP 2000318543 A JP2000318543 A JP 2000318543A JP 2000318543 A JP2000318543 A JP 2000318543A JP 3931547 B2 JP3931547 B2 JP 3931547B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electro
- electrode
- optical device
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス駆動方式の電気光学装置の技術分野に属し、特に画素電極に書き込まれた電位を保持するための蓄積容量と、画素スイッチング用の薄膜トランジスタ（Thin Film Transistor:以下適宜、ＴＦＴと称す）とを、基板上の積層構造中に備えた形式の電気光学装置及びその製造方法の技術分野に属する。
【０００２】
【背景技術】
ＴＦＴアクティブマトリクス駆動形式の電気光学装置では、画像表示領域内において、走査線、データ線、容量線等の各種配線や画素スイッチング用のＴＦＴ等が配置される領域における光抜けを防止するために、この領域にストライプ状又は格子状の遮光膜を形成することにより或いはこれに代えて又は加えて各種配線等を遮光膜から構成することにより、格子状の各画素の非開口領域を規定している。また、この種の電気光学装置では、各画素に設けられたＴＦＴのチャネル領域に入射光が照射されると光による励起で電流（光リーク電流）が発生してＴＦＴの特性が変化する。特に、プロジェクタのライトバルブ用の電気光学装置の場合には、入射光の強度が高いため、ＴＦＴのチャネル領域やその周辺領域に対する入射光の遮光を行うことは重要となる。そこで従来は、対向基板に設けられた各画素の非開口領域を規定する遮光膜により、或いはＴＦＴの上方を通過すると共にＡｌ（アルミニウム）等の遮光性のデータ線等により、係るチャネル領域やその周辺領域を遮光するように構成されている。
【０００３】
また、この種の電気光学装置においては一般に、ＴＦＴのゲート電極に走査線を介して走査信号が供給されると、ＴＦＴはオン状態とされ、データ線を介して供給される画像信号が当該ＴＦＴのソース−ドレイン間を介して画素電極に供給される。このような画像信号の供給は、各ＴＦＴを介して画素電極毎に極めて短時間しか行われないので、ＴＦＴを介して供給される画像信号の電圧を、このオン状態とされた時間よりも遥かに長時間に亘って保持するために、各画素電極には液晶容量と並列に蓄積容量が付加されるのが一般的である。
【０００４】
更に、この種の電気光学装置では、画素電極とＴＦＴとの層間距離が長い場合に、両者間を小径の一つのコンタクトホールで接続する技術的困難性を回避するために、両者間に島状の中継層を設け、この中継層を介して二つの小径のコンタクトホールにより両者間を接続する技術も開発されている。特に、近年の表示画像の高品位化という一般的要請に沿うべく電気光学装置の高精細化或いは画素ピッチの微細化を図るに連れて、このような中継層の存在が重要視されてきている。
【０００５】
【発明が解決しようとする課題】
以上の如く、明るさ、コントラスト比、精細度等を向上させる各種技術の導入に伴って、ＴＦＴアレイ基板上に積層される導電膜の数や層間絶縁膜の数は増加してきており、基板上に構築される積層構造は複雑化の一途を辿っている。
【０００６】
これに対し、ＴＦＴアレイ基板上における積層構造及び製造プロセスは、装置の小型軽量化、装置の信頼性向上、コスト削減等の各種観点から、単純な方が根本的に優れている。このため、例えば上述の如き蓄積容量を構成する導電膜、ＴＦＴや走査線等を覆う遮光膜、画素電極とＴＦＴとを中継接続する中継層等の各種導電膜のうち少なくとも二つを同一導電膜から構成したり、或いは、このような導電膜を層間絶縁する絶縁膜を同一絶縁膜から構成することで、積層構造中の導電膜の総数の増加を抑制することが望まれる。
【０００７】
しかしながら、前述した従来の技術によれば、例えば蓄積容量の誘電体膜は、蓄積容量を増大させるために薄くなければならない。他方で、ＴＦＴや走査線とこれらを遮光する遮光膜との層間距離が余り小さいと両者間に生じる寄生容量により、走査線の時定数が高くなって信号遅延が生じたり、遮光膜の電位変動が走査線上の信号に悪影響を及ぼすなどの不都合が生じる。また、中継層は、ＴＦＴのドレインに直接接続され、その電位は画素電極電位となって変動し、他方で、容量線は固定電位とせねばならないなどの各種制約もある。これらの結果、遮光膜、蓄積容量、中継層等を構成する導電膜や絶縁膜のいずれか二つ（或いはそれ以上）を同一膜から構成して、基板上における積層構造の複雑化を避けることは、各種の不都合や制約から実際には非常に困難である。
【０００８】
このように、従来の技術によれば、耐光性を向上させると共に蓄積容量を作り込むためには、導電膜数の増加や積層構造の複雑化を招かざるを得ず、逆に、導電膜数の増加や積層構造の複雑化を避けようとすれば、耐光性や蓄積容量をある程度犠牲にして画像品位を落とさざるを得ないという問題点がある。
【０００９】
本発明は上述の問題点に鑑みなされたものであり、比較的単純な積層構造を採用しつつ耐光性に優れ且つ蓄積容量を効率良く作り込むことが可能な電気光学装置及びその製造方法を提供することを課題とする。
【００１０】
【課題を解決するための手段】
本発明の電気光学装置は、上記課題を解決するために、基板上に、画素電極と、該画素電極に対応して設けられたスイッチング素子と、前記スイッチング素子のゲート電極に電気的に接続された走査線と、前記スイッチング素子のソース領域に電気的に接続されたデータ線と、前記画素電極に付加された蓄積容量の第１電極部と、前記スイッチング素子のゲート電極上に積層された層間絶縁膜と、該層間絶縁膜の上側に積層されており、前記第１電極部に対向して設けられた前記蓄積容量の第２電極部、及び前記ゲート電極を前記層間絶縁膜の上側から覆う遮光部を含む中間導電層と、を備えており、前記データ線は、前記中間導電層の上側に他の層間絶縁膜を介して積層されているとともに、前記ゲート電極を覆うことを特徴とする。
【００１１】
本発明の電気光学装置によれば、画素電極をこれに接続された薄膜トランジスタによりスイッチング制御することにより、アクティブマトリクス駆動方式による駆動を行なえる。そして、走査線は、中間導電層の遮光部により、層間絶縁膜を介して上方から覆われている。即ち、この部分における入射光に対する遮光性能を、当該遮光部における光反射或いは光吸収により十分高めることができる。従って、走査線に沿った方向についての各画素の非開口領域を当該遮光部により規定することができる。更に薄膜トランジスタのゲート電極を走査線の一部から構成すれば、当該遮光部により、薄膜トランジスタの少なくともチャネル領域を遮光でき、薄膜トランジスタで光リーク電流が発生することによるトランジスタ特性の変化を低減できる。尚、このような遮光機能を果たすべく中間導電層は、不透明或いは半透明の遮光性の導電膜からなり、光を少なくとも部分的に反射或いは吸収する性質を有する。
【００１２】
他方、走査線と同一層からなる第１電極部と中間導電層の第２電極部とが層間絶縁膜を介して対向配置されており、層間絶縁膜が誘電体膜として機能して、蓄積容量が構築される。
【００１３】
ここで、蓄積容量を増大させる観点からは、係る蓄積容量の誘電体膜としての層間絶縁膜は、膜に欠陥が生じない限りにおいて、薄い程よい。これに対して、走査線と遮光部との間にある層間絶縁膜は、両者間の寄生容量を低減する観点からは厚い程よい。従ってこのような積層構造における層間絶縁膜の膜厚に対する要求は、これら二つの観点からは相反するものとなり、両方の要求を満たすのは困難である。しかるに本発明では、第１電極部と第２電極部との間における層間絶縁膜部分の膜厚を、走査線と遮光部との間における層間絶縁膜部分の膜厚より薄く形成することにより、これら二つの相反する要求を同時に満たすことが可能となる。即ち、層間絶縁膜のうち蓄積容量の誘電体膜として機能する部分の膜厚を薄くすることで、蓄積容量を増大できる。同時に、層間絶縁膜のうち遮光部と走査線との間に介在する部分の膜厚を、両者間の寄生容量が走査線に供給される走査信号等へ及ぼす悪影響が殆ど又は実用上表面化しない程度にまで厚くしつつ、第２電極部と同一の中間導電層から成る遮光部により、走査線を覆うことができる。係る層間絶縁膜の厚い部分の膜厚及び薄い部分の膜厚は夫々、実際の装置仕様に応じて設定されるが、いずれにせよ、蓄積容量の誘電体膜としての機能を有する第１電極部と第２電極部との間における層間絶縁膜の膜厚を相対的に薄くし、寄生容量を低減する機能を有する走査線と中間導電層との間における層間絶縁膜の膜厚を相対的に厚くすることで、本発明の効果が発揮される。
【００１４】
これらの結果、限られた各画素の非開口領域に、比較的大きな蓄積容量を作り込むことが可能となり、同時に、遮光部及び走査線間の寄生容量を低減しつつ、走査線及び走査線の一部からなるゲート電極下にあるチャネル領域を遮光部により確実に遮光可能となる。しかもこれらの蓄積容量の第２電極部と遮光部とは、中間導電層と同一膜からなり、蓄積容量の誘電体膜と遮光部及び走査線間に介在する層間絶縁膜とは、同一膜からなり且つ容量線の一部である第１電極部と走査線とは同一膜からなるため、基板上における積層構造中の導電膜数や絶縁膜数の増加が抑えられている。従って、基板上における積層構造や製造プロセスの複雑化を避けつつ、蓄積容量を増大すると同時に、走査線付近における光抜けを低減し、更に薄膜トランジスタにおける光リーク電流の低減により、最終的にはコントラスト比が高く高品位の画像を表示可能となる。
【００１５】
本発明の電気光学装置の一態様では、前記中間導電層は、前記薄膜トランジスタと前記画素電極とを中継接続する中継部を更に含む。
【００１６】
この態様によれば、中間導電層は、上述した第２電極部分及び遮光部に加えて、薄膜トランジスタと画素電極とを中継接続する中継部を更に含む。このように中継部を用いれば、薄膜トランジスタ及び画素電極間の層間距離が長い場合に、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ、両者間を中継部を介して二つ或いは二つ以上のコンタクトホールで接続可能となる。尚、本発明では、中間導電層からなるこれら三つの部分は、全て相互に連続形成されて同一電位とされてもよい。或いは、これら三つの部分のうちいずれか一つが他の二つの部分から分断形成されてもよいし、これら三つの部分が全て相互に分断形成されてもよい。更に、中間導電層が中継部を含まない場合にも、中間導電層からなるこれら二つの部分は、相互に連続形成されて同一電位とされてもよいし、相互に分断形成されてもよい。
【００１７】
本発明の電気光学装置の他の態様では、前記第１電極部は、前記走査線と並行に配置された容量線の一部からなり、前記第２電極部は、前記画素電極に接続された画素電位側容量電極からなる。
【００１８】
この態様によれば、基板上には、走査線と容量線とが並行に配置されており、容量線の一部からなる第１電極部が、画素電位側容量電極たる第２電極部と対向配置されて、蓄積容量が構築される。従って、走査線及び遮光部間の寄生容量を抑制しつつ、走査線に沿った平面領域に蓄積容量を構築できる。
【００１９】
本発明の電気光学装置の他の態様では、前記遮光部は、少なくとも前記走査線が前記薄膜トランジスタのゲート電極として機能する部分上に配置されている。
【００２０】
この態様によれば、遮光部により、薄膜トランジスタのゲート電極を上方から覆うことにより、少なくともチャネル領域を遮光することができ、薄膜トランジスタにおける光リーク電流の発生を低減できる。
【００２１】
但し、本発明では、中間導電層の遮光部は、走査線のうちゲート電極として機能しない部分上にも配置されてよいことは言うまでもなく、更に、ゲート電極を、走査線と別途形成して走査線に画素毎に接続してもよい。
【００２２】
本発明の電気光学装置の他の態様では、前記中間導電層上に積層された他の層間絶縁膜と、該他の層間絶縁膜上に積層されており前記走査線と交差し且つ前記薄膜トランジスタに接続されたデータ線とを更に備える。
【００２３】
この態様によれば、データ線及び走査線を夫々介して画像信号及び走査信号を薄膜トランジスタに供給しつつ、画素電極を薄膜トランジスタによりスイッチング制御することで、アクティブマトリクス駆動方式による駆動を行なえる。
【００２４】
この態様では、前記中間導電層は、画素毎に前記走査線に沿って伸びる第１部分と該第１部分から折れ曲がって前記データ線に沿って伸びる第２部分とを含む島状の平面形状を有するように構成してもよい。
【００２５】
このように構成すれば、走査線に沿った平面領域には、第１部分を遮光部とすることで走査線を遮光可能となると共に第１部分を第２電極部とすることで、蓄積容量を作り込むことが可能となる。しかも、データ線に沿った領域には、第２部分を第２電極部とすることで、蓄積容量を作り込むことが可能となる。従って、蓄積容量を作り込む面積の増大により、当該蓄積容量を増大できる。尚、このように相互に交差して伸びる第１部及び第２部を含む中間導電層の平面形状は、より具体的には、例えばＴ字型、Ｌ字型或いは十字型となる。
【００２６】
本発明の電気光学装置の他の態様では、前記中間導電層は、高融点金属を含む膜からなる。
【００２７】
この態様によれば、高融点金属を含む膜からなる中間導電層により、遮光部を良好に機能させることができ、同時に第２電極部を良好に機能させることができる。高融点金属を含む膜としては、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｂ（鉛）等の高融点金属のうち少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等が挙げられる。また、このような中間導電層は、単一層膜から構成してもよいし、高融点金属膜を含む膜を少なくとも一膜含む多層膜から構成してもよい。
【００２８】
本発明の電気光学装置の他の態様では、前記中間導電層は、下側にシリコン膜が積層された多層膜からなる。
【００２９】
この態様によれば、中間導電層を構成する多層膜のうち、下側に積層されたシリコン膜により、光を吸収することで遮光性能を向上できる。特に、このようなシリコン膜は下側に位置するため、基板の裏面反射光や、複数の当該電気光学装置をライトバルブとして用いた複板式のプロジェクタにおいて、他のライトバルブから出射されて合成光学系を突き抜けてくる投射光などの戻り光を、少なくとも部分的に吸収除去することも可能となる。更に、基板に対して斜めに入射した入射光が当該電気光学装置の内面で反射されてなる内面反射光をシリコン膜により少なくとも部分的に吸収除去することも可能となる。加えて、シリコン膜であれば、薄膜トランジスタの半導体層とのコンタクト抵抗を低くできる。
【００３０】
前述した容量線を備えた態様では、前記容量線は、前記層間絶縁膜が薄く形成された領域に部分的に配線されるように構成してもよい。
【００３１】
このように構成すれば、前述の如く容量線が第１電極を含んで成る場合に蓄積容量を増大可能であることに加えて、容量線が形成された平面領域を平坦化できる。従ってこの領域に形成された画素電極部分の平坦化が図られ、この領域付近における液晶の配向不良等の電気光学物質の動作不良を低減することも可能となる。
【００３２】
前述したデータ線を備えた態様では、前記データ線は、前記層間絶縁膜が薄く形成された領域に部分的に配線されるように構成してもよい。
【００３３】
このように構成すれば、データ線が形成された平面領域を平坦化できる。従ってこの領域に形成された画素電極部分の平坦化が図られ、この領域付近における液晶の配向不良等の電気光学物質の動作不良を低減することも可能となる。
【００３４】
本発明の電気光学装置の他の態様では、前記層間絶縁膜は、前記第１電極部と前記第２電極部との間で薄く形成され且つ前記走査線と前記遮光部との間で厚く形成された単一層膜からなる。
【００３５】
この態様によれば、単一層膜からなる層間絶縁膜における膜厚を、第１電極部と前記第２電極部との間で薄く形成し、走査線と遮光部との間で厚く形成することで、前述の如く蓄積容量の増大と走査線及び遮光部間の寄生容量の低減とを同時に図ることが可能となる。
【００３６】
本発明の電気光学装置の他の態様では、前記層間絶縁膜は、前記第１電極部と前記第２電極部との間で第１膜から形成され且つ前記走査線と前記遮光部との間で該第１膜及び第２膜から形成された多層膜からなる。
【００３７】
この態様によれば、層間絶縁膜のうち蓄積容量の誘電体膜としての部分は、第１膜から形成されるので、その厚みは、第１膜の膜厚となる。これに対し、走査線及び遮光部間に介在する部分は、第１膜及び第２膜から形成されるので、その厚みは、第１膜の膜厚と第２膜の膜厚との合計膜厚となる。従って、比較的簡単な構成により、前者を後者よりも薄くできる。
【００３８】
この層間絶縁膜が多層膜からなる態様では、前記第１膜は、前記第２膜の下側に配置されているように構成してもよい。
【００３９】
このように構成すれば、第２膜が除去されて第１膜が露出した領域における層間絶縁膜を、蓄積容量の誘電体膜としての部分とすればよいので、比較的簡単な構成により、蓄積容量の誘電体膜としての部分を、走査線及び遮光部間に介在する部分よりも薄くできる。また、両者間の膜厚制御も比較的簡単に行なえる。
【００４０】
尚、第１膜は、第２膜の上側に配置されていてもよい。
【００４１】
上記層間絶縁膜が多層膜からなる態様では、前記第１膜は、窒化シリコン膜からなり、前記第２膜は、酸化シリコン膜からなるように構成してもよい。
【００４２】
このように構成すれば、窒化シリコン膜が蓄積容量の誘電体膜となるが、窒化シリコン膜は、酸化シリコン膜と比べて誘電率が高いため且つ緻密であり非常に薄く形成可能であるので、蓄積容量を増大させる上で有利である。また、走査線及び遮光部間に介在する部分には、窒化シリコン膜に加えて酸化シリコン膜を形成することで、層間絶縁膜を厚く構成できる。加えて、窒化シリコン膜は、耐水性、耐湿性が高いため、半導体層への水分や湿気の侵入を効果的に防止できる。これにより、半導体層及び当該電気光学装置の寿命を延ばすことも可能となる。
また、本発明の電気光学装置は、基板上に、画素電極と、該画素電極に対応して設けられたスイッチング素子と、前記スイッチング素子のゲート電極に電気的に接続された走査線と、前記スイッチング素子のソース領域に電気的に接続されたデータ線と、前記画素電極に付加された蓄積容量と、前記スイッチング素子のゲート電極上に積層された層間絶縁膜と、前記蓄積容量に印加される電位が供給されるとともに、前記層間絶縁膜の上側から前記スイッチング素子のドレイン領域全体及びチャネル領域を覆う遮光性の導電層と、を備えており、前記データ線は、前記導電層とは他の層間絶縁膜を介して別層に積層されているとともに、前記スイッチング素子のソース領域全体及びチャネル領域を覆うことを特徴とする。
【００４３】
本発明の電気光学装置の一の製造方法は上記課題を解決するために、上述した層間絶縁膜が単一層膜からなる態様に係る本発明の電気光学装置を製造する電気光学装置の製造方法であって、前記基板上に、前記薄膜トランジスタ、前記走査線及び前記第１電極部を形成する工程と、前記走査線及び前記第１電極部上に前記層間絶縁膜を形成する工程と、前記層間絶縁膜上に前記中間導電層を形成する工程と、前記中間導電層の上方に前記画素電極を形成する工程とを備えており、前記層間絶縁膜を形成する工程は、前記単一層膜に対するエッチングの時間制御により前記第１電極部に重なる領域で前記遮光部を薄く形成するエッチング工程を含む。
【００４４】
本発明の電気光学装置の一の製造方法によれば、層間絶縁膜を形成する工程に含まれるエッチング工程で、単一層膜に対するエッチングの時間制御により第１電極部に重なる領域で遮光部を薄く形成する。他方、第２電極部が重ならない領域で層間絶縁膜をエッチングしないことにより、走査線及び遮光部間に介在する部分を厚く残す。従って、比較的容易に本発明の電気光学装置を製造できる。
【００４５】
本発明の電気光学装置の他の製造方法は上記課題を解決するために、上述した層間絶縁膜が第２膜の下側に第１膜が配置された多層膜からなる態様に係る本発明の電気光学装置を製造する電気光学装置の製造方法であって、前記基板上に、前記薄膜トランジスタ、前記走査線及び前記第１電極部を形成する工程と、前記走査線及び前記第１電極部上に前記層間絶縁膜を形成する工程と、前記層間絶縁膜上に前記中間導電層を形成する工程と、前記中間導電層の上方に前記画素電極を形成する工程とを備えており、前記層間絶縁膜を形成する工程は、前記第１膜をエッチング選択比の高い膜から形成すると共に前記第２膜をエッチング選択比の低い膜から形成して、前記第１電極部に重なる領域で前記第２膜をエッチング除去すると共に前記第１膜を残すエッチング工程を含む。
【００４６】
本発明の電気光学装置の他の製造方法によれば、層間絶縁膜を形成する工程に含まれるエッチング工程で、第１膜をエッチング選択比の高い膜から形成すると共に第２膜をエッチング選択比の低い膜から形成して、第１電極部に重なる領域で、第２膜をエッチング除去すると共に第１膜を残すことにより、第１電極部に重なる領域で層間絶縁膜を薄く形成する。他方、第２電極部が重ならない領域で第１膜及び第２膜をエッチングしないことにより、走査線及び遮光部間に介在する部分を厚く残す。従って、特に第１膜が露出した際にエッチングを停止するのが容易であるため、薄い部分の膜厚制御が簡単であり、比較的容易に本発明の電気光学装置を製造できる。
【００４７】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００４８】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００４９】
先ず本発明の実施形態における電気光学装置の画素部における構成について、図１から図３を参照して説明する。図１は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図２は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。図３は、図２のＡ−Ａ’断面図である。尚、図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００５０】
図１において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極９ａと当該画素電極９aをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。蓄積容量７０は、容量線３００の一部からなる固定電位側容量電極と、ＴＦＴ３０のドレイン側及び画素電極に９ａに接続された画素電位側容量電極とを備える。
【００５１】
図２において、電気光学装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３００が設けられている。
【００５２】
データ線６ａは、コンタクトホール５を介して例えばポリシリコン膜からなる半導体層１ａのうち後述のソース領域に電気接続されている。また、半導体層１ａのうち図中右下がりの細かい斜線領域で示したチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置された画素スイッチング用ＴＦＴ３０が設けられている。
【００５３】
容量線３００は、走査線３ａに沿ってほぼ直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って図２中上方に突出した突出部とを有する。
【００５４】
そして特に、図３に示すように、走査線３ａ及び容量線３００の上方に第１層間絶縁膜４１を介して積層された中間導電層８０は、蓄積容量７０の第２電極部８０ａ、画素電極９ａと半導体層１ａの高濃度ドレイン領域１ｅとを中継接続する中継部８０ｂ及び走査線３ａを上方から覆う遮光部８０ｃを含んでなる。図２に示すように平面的に見て、中間導電層８０は、画素毎にＴＦＴ３０から右側に走査線３ａ及び容量線３００に沿って伸びると共にＴＦＴ３０から上下に伸びる（下側は、下方のコンタクトホール５の手前まで伸びており、上側は、隣接するＴＦＴ３０のコンタクトホール５の手前まで伸びる）左に倒れた略Ｔ字型をしている。
【００５５】
図３に示すように中間導電層８０の下地として形成される第１層間絶縁膜４１は、図２中右上がりの粗い斜線領域で示した薄膜化領域４１ｓにおいて薄膜化されており、当該薄膜化領域４１ｓ上における中間導電層８０が、第２電極部８０ａ及び中継部８０ｂとされている。逆に、薄膜化されていない領域上における中間導電層８０が、走査線３ａを上方から覆う遮光部８０ｃとされている。
【００５６】
第２電極部８０ａは、画素電極９ａに接続された画素電位側容量電極として、薄膜化された第１層間絶縁膜４１を誘電体膜として介して、容量線３００の一部からなる固定電位側容量電極と対向配置される。これにより、蓄積容量７０のうちの第１蓄積容量７０−１が構築されている。ここでは特に、第１層間絶縁膜４１の薄膜化の度合いに応じて、第１蓄積容量７０−１の容量値を増大できる。
【００５７】
本実施形態では更に、半導体層１ａの高濃度ドレイン領域１ｅから延設された半導体層１ａからなる他の画素電位側容量電極としての第３電極部１ｆを備えており、第３電極部１ｆと容量線３００の一部からなる固定電位側容量電極（第１電極部）とが、誘電体膜としてＴＦＴ３０のゲート絶縁膜と同一膜からなる絶縁薄膜２を介して対向配置されることにより蓄積容量７０のうちの第２蓄積容量７０−２が構築されている。即ち、本実施形態では、蓄積容量７０は、複数の並列接続された蓄積容量がＴＦＴアレイ基板１０に垂直な方向に立体的に積み上げられた構造を有しており、容量線３００の一部からなる固定電位側容量電極（第１電極部）の上側に第１蓄積容量７０−１が構築され且つ容量線３００の一部からなる固定電位側容量電極（第１電極部）の下側に第２蓄積容量７０−２が構築されている。
【００５８】
中継部８０ｂは、半導体層１ａの高濃度ドレイン領域１ｅにコンタクトホール８ａを介して接続され且つコンタクトホール８ｂを介して画素電極９ａに接続されている。即ち、画素電極９ａは、中継部８０ｂを中継して半導体層１ａの高濃度ドレイン領域１ｄに電気接続されている。このように中継部８０ｂを利用すれば、画素電極９ａ及び半導体層１ａ間の層間距離が例えば２０００ｎｍ程度に長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ比較的小径の二つ以上の直列なコンタクトホール８ａ及び８ｂで両者間を良好に接続でき、画素開口率を高めること可能となり、更にコンタクトホール開孔時におけるエッチングの突き抜け防止にも役立つ。
【００５９】
遮光部８０ｃは、走査線３ａ及びＴＦＴ３０を、第１層間絶縁膜４１を介して上方から覆うことにより、走査線３ａに沿った各画素の非開口領域を規定すると共に、ＴＦＴ３０のチャネル領域１ａ’及びその周辺を遮光する。これにより、光リーク電流の発生によってＴＦＴ３０の特性が変化するのを防止している。ここでは特に、第１層間絶縁膜４１の膜厚に応じて、走査線３ａ及び遮光部８０ｃ間の寄生容量の増大を抑制できる。
【００６０】
また図３に示すように、このような第１層間絶線膜４１は、多層膜からなり、より具体的には、窒化シリコン膜４１ａと酸化シリコン膜４１ｂとを含んでなる。このうち窒化シリコン膜４１ａは、例えば２００ｎｍ以下程度に薄い膜であり、酸化シリコン膜４１ｂは、例えば３００ｎｍ以上程度に厚い膜である。そして、図２に示した薄膜化領域４１ｓにおける第１層間絶縁膜４１は、窒化シリコン膜４１ａのみからなることで、その膜厚は、窒化シリコン膜４１ａの膜厚とされる。他方、薄膜化されていない領域における第１層間絶縁膜４１は、窒化シリコン膜４１ａと酸化シリコン膜４１ｂとからなることで、その膜厚は、窒化シリコン膜４１ａと酸化シリコン膜４１ｂとの合計膜厚とされる。したがって、第１蓄積容量７０−１の誘電体膜として機能する薄膜化された層間絶縁膜４１部分である窒化シリコン膜４１ａは、誘電率が高く薄い膜から構成される。第１蓄積容量７０−１を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて薄い程良い。これらの窒化シリコン膜４１ａ及び酸化シリコン膜４１ｂの膜厚は夫々、実際の装置仕様に応じて適宜設定すればよいが、いずれにせよ、第１蓄積容量７０−１の誘電体膜としての機能を有する部分の膜厚を相対的に薄くし、走査線３ａ及び遮光部８０ｃ間の寄生容量を低減する機能を有する両者間における部分の膜厚を相対的に厚くする。
【００６１】
このように第１層間絶縁膜４１を構成すれば、酸化シリコン膜４１ｂと比べて誘電率が高く且つ緻密であり非常に薄く形成可能である窒化シリコン膜４１ａが、第１蓄積容量７０−１の誘電体膜となるので、第１蓄積容量７０−１を増大させる上で非常に有利である。加えて、窒化シリコン膜４１ａは、耐水性及び耐湿性が高いため、半導体層１ａへの水分や湿気の侵入を効果的に防止できる。これにより、電気光学装置の連続通電時の信頼性を大幅に向上させることができる。但し、このような第１蓄積容量７０−１の誘電体膜として機能する薄膜化された第１層間絶縁膜４１部分を、ＨＴＯ膜、ＬＴＯ膜等の酸化シリコン膜から構成することも可能である。
【００６２】
本実施形態では特に、第２電極部８０ａ、中継部８０ｂ及び遮光部８０ｃを含む中間導電層８０は、遮光性の導電膜からなる。即ち、中間導電層８０は、第２電極部８０ａ及び中継部８０ｂとして必要な導電性を備えると共に遮光部８０ｃとして必要な遮光性を備える。例えば、中間導電層８０は、不透明或いは半透明の遮光性の導電膜からなり、光を少なくとも部分的に反射或いは吸収する性質を有する。尚、第２電極部８０ａや中継部８０ｂの領域においても、遮光膜として機能することは言うまでもない。
【００６３】
他方、図３に示すように、ＴＦＴアレイ基板１０上におけるＴＦＴ３０の下側には、下側遮光膜１１ａが格子状に設けられている。
【００６４】
下側遮光膜１１ａ及び遮光部８０ｃを含む中間導電層８０は夫々、好ましくは、例えばＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｂ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層した不透明な導電膜等からなる。或いは、光吸収性のシリコン膜などの半透過膜等からなる。
【００６５】
本実施形態では特に、各画素の非開口領域を走査線３ａに沿った方向について遮光部８０ｃ或いは下側遮光膜１１ａで規定することにより、対向基板２０上の遮光膜を少なくとも部分的に省略できる。これにより、両基板の貼り合わせ精度等によらずに透過率のばらつきが大幅に低減されており装置信頼性の高い電気光学装置を製造できる。
【００６６】
図２及び図３に示すように、データ線６ａは、コンタクトホール５を介して半導体層１ａの高濃度ソース領域１ｄに電気的に接続されているが、データ線６ａと高濃度ソース領域１ｄとの間に島状の中継部を設け、これを中継して二つのコンタクトホールで両者間を接続することも可能である。係る中継部としては、中間導電層８０と同一膜から同時形成してもよいし、或いは異なる導電膜から別途形成してもよい。
【００６７】
容量線３００は好ましくは、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。係る定電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線３ａに供給するための走査線駆動回路（後述する）や画像信号をデータ線６ａに供給するサンプリング回路を制御するデータ線駆動回路（後述する）に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位でも構わない。更に、下側遮光膜１１ａについても、その電位変動がＴＦＴ３０に対して悪影響を及ぼすことを避けるために、容量線３００と同様に、画像表示領域からその周囲に延設して定電位源に接続するとよい。
【００６８】
図３において、電気光学装置は、透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。
【００６９】
ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性膜からなる。また配向膜１６は例えば、ポリイミド膜などの有機膜からなる。
【００７０】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性膜からなる。また配向膜２２は、ポリイミド膜などの有機膜からなる。
【００７１】
対向基板２０には、格子状又はストライプ状の遮光膜を設けるようにしてもよい。このような構成を採ることで、前述の如く走査線３ａやＴＦＴ３０を上方から覆う中間導電層８０及びデータ線６ａと共に、当該対向基板２０上の遮光膜により、対向基板２０側からの入射光がチャネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに侵入するのを、より確実に阻止できる。更に、このような対向基板２０上の遮光膜は、少なくとも入射光が照射される面を高反射な膜で形成することにより、電気光学装置の温度上昇を防ぐ働きをする。尚、このように対向基板２０上の遮光膜は好ましくは、平面的に見て容量線３００とデータ線６ａとからなる遮光層の内側に位置するように形成する。これにより、対向基板２０上の遮光膜により、各画素の開口率を低めることなく、このような遮光及び温度上昇防止の効果が得られる。
【００７２】
このように構成された、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が混入されている。
【００７３】
更に、画素スイッチング用ＴＦＴ３０の下には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。
【００７４】
図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁薄膜２、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。
【００７５】
同一の導電性ポリシリコン膜等からなる走査線３ａ及び容量線３００上には、前述の如き多層構造をもつ第１層間絶縁膜４１が形成されており、これに対し、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８ａが各々開孔されている。
【００７６】
第１層間絶縁膜４１上には中間導電層８０が形成されており、これらの上には、中継部８０ｂ及び高濃度ソース領域１ｄへ夫々通じるコンタクトホール８ｂ及びコンタクトホール５が各々開孔された第２層間絶縁膜４２が形成されている。
【００７７】
第２層間絶縁膜４２上にはデータ線６ａが形成されており、これらの上には、中継部８０ｂへ通じるコンタクトホール８ｂが形成された第３層間絶縁膜４３が形成されている。画素電極９ａは、このように構成された第３層間絶縁膜４３の上面に設けられている。
【００７８】
以上説明したように本実施形態によれば、第１層間絶縁膜４１のうち第１蓄積容量７０−１の誘電体膜として機能する部分の膜厚を薄くすることで、第１蓄積容量７０−１を増大できる。同時に、第１層間絶縁膜４１のうち遮光部８０ｃと走査線３ａとの間に介在する部分の膜厚を、両者間の寄生容量が走査線３ａに供給される走査信号等へ及ぼす悪影響が殆ど又は実用上全く表面化しない程度にまで厚くしつつ、遮光部８０ｃにより、走査線３ａ及びＴＦＴ３０を上方から遮光できる。そして、中間導電層８０との同一導電膜から、第２電極部８０ａ、中継部８０ｂ及び遮光部８０ｃという異なる機能を有する部分が形成されており、第１電極部を含む容量線３００と走査線３ａとが、同一導電膜からなり、第１蓄積容量７０−１の誘電体膜と遮光部８０ｃ及び走査線３ａ間に介在する層間絶縁膜４１部分とは、同一膜からなり、第２蓄積容量７０−２の誘電体膜とＴＦＴ３０のゲート絶縁膜は同一の絶縁薄膜２からなり、第２蓄積容量７０−２の第３電極部はＴＦＴ３０の半導体層と同一膜からなるため、ＴＦＴアレイ基板１０上における積層構造中の導電膜数や絶縁膜数の増加が極力抑えられている。
【００７９】
加えて、本実施形態では特に、第１層間絶縁膜４１が薄膜化された領域に、データ線６ａや容量線３００の大部分が形成されているため（図２参照）、これらの上方に位置する画素電極９ａの下地表面の平坦化を促進することができる。従って、液晶層５０の層厚の凹凸に起因した液晶の配向不良を低減できる。更に、第１層間絶縁膜４１が薄膜化されていない領域に走査線３ａが形成されているため、画素電極９ａの下地表面は走査線３ａに沿った領域で土手状に盛り上がっている（図３参照）。このため、直流電圧の印加による液晶の劣化防止や、表示画像におけるフリッカ予防のために、液晶に印加する電圧を画像信号のフィールド毎或いはフレーム毎等に走査線３ａに沿った画素群単位で反転させる走査線反転駆動方式で当該電気光学装置を駆動した場合に、縦方向に相隣接する画素電極９ａ間で発生する横電界の悪影響を低減し得る。より具体的には、走査線反転駆動方式において横電界が発生する領域において土手状に盛り上がった分だけ、画素電極９ａの縁部及び対向電極２１間の距離を狭めることにより、両者間における縦電界を局所的に強める。これにより、横電界を相対的に弱め、横電界の発生領域における液晶の配向不良を低減し得る。
【００８０】
以上説明した実施形態では、ＴＦＴアレイ基板１０、下地絶縁膜１２、第１層間絶縁膜４１、第２層間絶縁膜４２及び第３層間絶縁膜４３のうち少なくとも一つに溝を設けて、これに走査線３ａ、データ線６ａ、ＴＦＴ３０等の配線や素子等を埋め込むことにより、画素電極９ａの下地となる第３層間絶縁膜４３の表面を平坦化してもよい。このように構成すれば、最終的には段差に起因した液晶の配向不良等の画像不良を低減できる。或いは、第３層間絶縁膜４３や第２層間絶縁膜４２の上面の段差をＣＭＰ（Chemical Mechanical Polishing）処理等で研磨することにより、或いは有機や無機のＳＯＧを用いて平らに形成することにより、当該平坦化処理を行ってもよい。
【００８１】
更に以上説明した実施形態では、画素スイッチング用ＴＦＴ３０は、好ましくは図３に示したようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。
【００８２】
（変形形態）
次に以上の如く構成された実施形態の各種の変形形態について図４から図６を参照して説明する。ここに、図４は、一の変形形態における蓄積容量７０の断面構造を示す電気光学装置の部分的な拡大断面図であり、図５は、他の変形形態における蓄積容量７０の断面構造を示す電気光学装置の部分的な拡大断面図であり、図６は、更に他の変形形態における走査線３ａ及び遮光部８０ａの断面構造を示す電気光学装置の部分的な拡大断面図である。
【００８３】
図４に示す変形形態では、第１層間絶縁膜４１は単一層膜から構成される。その他の構成については図１から図３で示した実施形態と同様である。この変形形態における第１層間絶縁膜４１は、例えばエッチングの時間制御により、第１蓄積容量７０−１の誘電体膜となる部分が局所的に薄膜化される。他方、容量線３００に重ならない領域ではエッチングしないことにより、第１層間絶縁膜４１のうち走査線３ａ及び遮光部８０ｃ間に介在する部分を相対的に厚膜化する。
【００８４】
図５に示す変形形態では、第１層間絶縁膜４１の積層構造中、窒化シリコン膜４１ａ’を上側に積層し且つ酸化シリコン膜４１ｂ’を下側に積層している。その他の構成については図１から図３で示した実施形態と同様である。この変形形態における第１層間絶縁膜４１は、例えば酸化シリコン膜４１ｂ’を容量線３００上で局所的に除去した後に、窒化シリコン膜４１ａ’を積層することで、第１蓄積容量７０−１の誘電体膜となる部分が薄膜化される。
【００８５】
図６に示す変形形態では、中間導電層８０は、下側にシリコン膜８０ａ１が積層され且つ上側に高融点金属膜８０ａ２が積層された多層膜からなる。その他の構成については図１から図３で示した実施形態と同様である。このように構成すれば、中間導電層８０からなる遮光部８０ａにおける上側の高融点金属膜８０ａ２により、光を主に反射することで遮光性能を向上できる。更に、下側のシリコン膜８０ａ１により、光を吸収することで遮光性能を向上できる。特に、このようなシリコン膜８０ａ１は下側に位置するので、図中下方から来る戻り光を、少なくとも部分的に吸収除去できる。更に、ＴＦＴアレイ基板１０に対して斜めに入射した入射光が当該電気光学装置の内面で反射されてなる内面反射光や多重反射光をシリコン膜８０ａ１により少なくとも部分的に吸収除去できる。加えて、シリコン膜８０ａ１であれば、中継部８０ｂにおけるコンタクトホール８ａでの半導体層１ａとのコンタクト抵抗を低くできる。
【００８６】
（電気光学装置の製造プロセス）
次に、本発明の実施形態における電気光学装置を構成するＴＦＴアレイ基板側の製造プロセスについて、図７及び図８を参照して説明する。尚、図７及び図８は、各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。
【００８７】
先ず図７の工程（１）に示すように、薄膜形成技術を用いて、ＴＦＴアレイ基板１０上に、ＴＦＴ３０と共に第２蓄積容量７０−２を形成する。
【００８８】
より具体的には、先ず石英基板、ハードガラス基板、シリコン基板等のＴＦＴアレイ基板１０を用意する。続いてこの上に、スパッタリング等で高融点金属からなる遮光膜を形成した後、フォトリソグラフィ工程、エッチング工程等を施すことにより、図２に示した如き所定の平面パターンを有する遮光膜１１ａを形成する。続いて、例えば常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなり、膜厚が約５００〜２０００ｎｍの下地絶縁膜１２を形成する。次に、下地絶縁膜１２の上に、減圧ＣＶＤ等によりアモルファスシリコン膜を形成し熱処理を施すことにより、ポリシリコン膜を固相成長させる。或いは、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜を直接形成しても良い。次に、このポリシリコン膜に対し、フォトリソグラフィ工程、エッチング工程等を施すことにより、図２に示した如き第３電極部１ｆを含む所定パターンを有する半導体層１ａを形成する。次に、熱酸化すること等により、ＴＦＴ３０のゲート絶縁膜と共に第２蓄積容量７０−２形成用の誘電体膜を含む絶縁薄膜２を形成する。この結果、半導体層１ａの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁薄膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。次に、減圧ＣＶＤ法等によりポリシリコン膜を約１００〜５００ｎｍの厚さに堆積し、このポリシリコン膜を導電化した後、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａ及び容量線３００を形成する。尚、走査線３ａ及び容量線３００は、高融点金属や金属シリサイド等の金属合金膜で形成しても良いし、ポリシリコン膜等と組み合わせた多層配線としても良い。次に、低濃度及び高濃度の２段階で不純物をドープすることにより、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを含む、ＬＤＤ構造の画素スイッチング用ＴＦＴ３０を形成する。
【００８９】
そして、減圧ＣＶＤ法、プラズマＣＶＤ法等により、窒化シリコン膜４１ａを約２００ｎｍ以下の比較的薄い厚さに堆積する。この窒化シリコン膜４１ａの膜厚は、第１蓄積容量７０−１に十分な蓄積容量を付与可能なように、装置仕様に応じて比較的薄く設定される。
【００９０】
尚、上記工程（１）と並行して、ＴＦＴから構成されるデータ線駆動回路、走査線駆動回路等の周辺回路をＴＦＴアレイ基板１０上の周辺部に形成してもよい。
【００９１】
次に図７の工程（２）では、減圧ＣＶＤ法、プラズマＣＶＤ法等により、高温酸化シリコン膜（ＨＴＯ膜）等の酸化シリコン膜４１ｂを約３００ｎｍ以上程度の比較的厚い厚さに堆積する。この酸化シリコン膜４１ｂの膜厚は、遮光部８０ｃ及び走査線３ａ間の寄生容量による悪影響が表面化しないように、装置仕様に応じて比較的厚く設定される。
【００９２】
次に図７の工程（３）に示すように、図２に示した薄膜化領域４１ｓにおける酸化シリコン膜４１ａを、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングにより除去する。これにより、薄膜化領域４１ｓにおいて窒化シリコン膜４１ｂが露出する。尚、このように窒化シリコン膜４１ａが露出した段階で停止するエッチングは、酸化シリコン膜４１ｂよりも窒化シリコン膜４１ａの方が選択比が大きいため、比較的容易に制御できる。これと並行して、図２及び図３に示した如きコンタクトホール５の一部５’を酸化シリコン膜４１ｂに開孔する。この段階で、薄膜化領域４１ｓにおいて薄膜化された第１層間絶縁膜４１が完成する。
【００９３】
次に図７の工程（４）に示すように、露出した窒化シリコン膜４１ａに対し、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングにより、半導体層１ａの高濃度ドレイン領域１ｅと中継部８０ｂとを接続するためのコンタクトホール８ａを開孔する。
【００９４】
次に図７の工程（５）に示すように、更に、この上に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜をスパッタリングにより堆積して、５０〜５００ｎｍ程度の膜厚の導電膜を形成し、これにフォトリソグラフィ工程及びエッチング工程等を施すことにより、第２電極部８０ａ、中継部８０ｂ及び遮光部８０ｃを含む所定パターンの中間導電層８０を形成する。従って、容量線３００の第１電極部と中間導電層８０の一部である第２電極部８０ａとが第１層間絶縁膜４１のうち薄膜化された部分（即ち、窒化シリコン膜４１のみからなる部分）を誘電体膜として介して対向配置され、第１蓄積容量７０−１が構築される。この結果、第１蓄積容量７０−１と第２蓄積容量７０−２とが、容量線３００の一部である第１電極部を共通として並列接続されており、立体構造を有する蓄積容量７０が完成する。尚、蓄積容量７０を形成する中間導電層８０はポリシリコンと組み合わせて多層膜にしても良い。
【００９５】
次に図８の工程（６）に示すように、中間導電層８０及び第１層間絶縁膜４１を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなり膜厚が約５００〜１５００ｎｍである第２層間絶縁膜４２を形成する。この際、第２層間絶縁膜４２に対して、７００℃以上の温度で熱焼成を施す。尚、この熱焼成と並行して或いは相前後して、半導体層１ａを活性化するために約１０００℃の熱処理を行ってもよい。
【００９６】
次に図８の工程（７）において、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングにより、データ線６ａと半導体層１ａの高濃度ソース領域１ｄを電気接続するためのコンタクトホール５を開孔する。この際、走査線３ａや容量線３００を基板周辺領域において図示しない配線と接続するためのコンタクトホールも、同一の工程により開孔することができる。
【００９７】
次に図８の工程（８）において、第２層間絶縁膜４２の上に、スパッタリング等により、Ａｌ等の低抵抗金属膜や金属シリサイド膜を約１００〜５００ｎｍの厚さに堆積した後、フォトリソグラフィ工程及びエッチング工程等により、所定パターンのデータ線６ａを形成する。
【００９８】
次に図８の工程（９）に示すように、データ線６ａ上に、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなり膜厚が約５００〜１５００ｎｍである第３層間絶縁膜４３を形成する。更に、画素電極９ａと高濃度ドレイン領域１ｅとを電気接続するためのコンタクトホール８を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングにより形成する。続いて、第３層間絶縁膜４３の上に、スパッタリング等により、ＩＴＯ膜等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆積し、更にフォトリソグラフィ工程及びエッチング工程等により、画素電極９ａを形成する。尚、当該電気光学装置を反射型として用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【００９９】
以上のように本実施形態の製造方法によれば、第１層間絶縁膜４１を形成する工程（１）〜工程（３）において、下側の膜をエッチング選択比の高い窒化シリコン膜４１ａから形成すると共に上側の膜をエッチング選択比の低い酸化シリコン膜４１ｂから形成し、容量線３００上の第１蓄積容量７０−１の形成領域で、酸化シリコン膜４１ｂをエッチング除去すると共に窒化シリコン膜４１ａを残すことにより、この領域では、第１層間絶縁膜４１を薄く形成する。他方、容量線３００に重ならない領域で、酸化シリコン膜４１ｂ及び窒化シリコン膜４１ａをエッチングしないことにより、走査線３ａ及び遮光部８０ｃ間に介在する部分を厚く残す。このように、前述した本発明の電気光学装置を比較的容易に製造できる。
【０１００】
（電気光学装置の全体構成）
以上のように構成された実施形態における電気光学装置の全体構成を図９及び図１０を参照して説明する。尚、図９は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１０は、図９のＨ−Ｈ’断面図である。
【０１０１】
図９において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、画像表示領域１０ａの周辺を規定する額縁としての遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列してもよい。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための導通材１０６が設けられている。そして、図１０に示すように、図９に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１０２】
尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【０１０３】
以上図１から図１０を参照して説明した実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated bonding）基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１０４】
以上説明した実施形態における電気光学装置は、プロジェクタに適用されるため、３枚の電気光学装置がＲＧＢ用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、プロジェクタ以外の直視型や反射型のカラー電気光学装置について、各実施形態における電気光学装置を適用できる。また、対向基板２０上に１画素１個対応するようにマイクロレンズを形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【０１０５】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置及びその製造方法もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】一の変形形態における蓄積容量付近の断面図である。
【図５】他の変形形態における蓄積容量付近の断面図である。
【図６】他の変形形態におけるＴＦＴ及びその遮光部付近の断面図である。
【図７】実施形態の電気光学装置の製造プロセスを示す工程図（その１）である。
【図８】実施形態の電気光学装置の製造プロセスを示す工程図（その２）である。
【図９】実施形態の電気光学装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１０】図９のＨ−Ｈ’断面図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域
１ｃ…低濃度ドレイン領域
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第３電極部
２…絶縁薄膜
３ａ…走査線
６ａ…データ線
５、８ａ、８ｂ…コンタクトホール
９ａ…画素電極
１０…ＴＦＴアレイ基板
１１ａ…下側遮光膜
１２…下地絶縁膜
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
３０…ＴＦＴ
４１…第１層間絶縁膜
４１ａ…窒化シリコン膜
４１ｂ…酸化シリコン膜
４２…第２層間絶縁膜
４３…第３層間絶縁膜
５０…液晶層
７０…蓄積容量
７０−１…第１蓄積容量
７０−２…第２蓄積容量
８０…中間導電層
８０ａ…第２電極部
８０ｂ…中継部
８０ｃ…遮光部
３００…容量線
【発明の属する技術分野】
本発明は、アクティブマトリクス駆動方式の電気光学装置の技術分野に属し、特に画素電極に書き込まれた電位を保持するための蓄積容量と、画素スイッチング用の薄膜トランジスタ（Thin Film Transistor:以下適宜、ＴＦＴと称す）とを、基板上の積層構造中に備えた形式の電気光学装置及びその製造方法の技術分野に属する。
【０００２】
【背景技術】
ＴＦＴアクティブマトリクス駆動形式の電気光学装置では、画像表示領域内において、走査線、データ線、容量線等の各種配線や画素スイッチング用のＴＦＴ等が配置される領域における光抜けを防止するために、この領域にストライプ状又は格子状の遮光膜を形成することにより或いはこれに代えて又は加えて各種配線等を遮光膜から構成することにより、格子状の各画素の非開口領域を規定している。また、この種の電気光学装置では、各画素に設けられたＴＦＴのチャネル領域に入射光が照射されると光による励起で電流（光リーク電流）が発生してＴＦＴの特性が変化する。特に、プロジェクタのライトバルブ用の電気光学装置の場合には、入射光の強度が高いため、ＴＦＴのチャネル領域やその周辺領域に対する入射光の遮光を行うことは重要となる。そこで従来は、対向基板に設けられた各画素の非開口領域を規定する遮光膜により、或いはＴＦＴの上方を通過すると共にＡｌ（アルミニウム）等の遮光性のデータ線等により、係るチャネル領域やその周辺領域を遮光するように構成されている。
【０００３】
また、この種の電気光学装置においては一般に、ＴＦＴのゲート電極に走査線を介して走査信号が供給されると、ＴＦＴはオン状態とされ、データ線を介して供給される画像信号が当該ＴＦＴのソース−ドレイン間を介して画素電極に供給される。このような画像信号の供給は、各ＴＦＴを介して画素電極毎に極めて短時間しか行われないので、ＴＦＴを介して供給される画像信号の電圧を、このオン状態とされた時間よりも遥かに長時間に亘って保持するために、各画素電極には液晶容量と並列に蓄積容量が付加されるのが一般的である。
【０００４】
更に、この種の電気光学装置では、画素電極とＴＦＴとの層間距離が長い場合に、両者間を小径の一つのコンタクトホールで接続する技術的困難性を回避するために、両者間に島状の中継層を設け、この中継層を介して二つの小径のコンタクトホールにより両者間を接続する技術も開発されている。特に、近年の表示画像の高品位化という一般的要請に沿うべく電気光学装置の高精細化或いは画素ピッチの微細化を図るに連れて、このような中継層の存在が重要視されてきている。
【０００５】
【発明が解決しようとする課題】
以上の如く、明るさ、コントラスト比、精細度等を向上させる各種技術の導入に伴って、ＴＦＴアレイ基板上に積層される導電膜の数や層間絶縁膜の数は増加してきており、基板上に構築される積層構造は複雑化の一途を辿っている。
【０００６】
これに対し、ＴＦＴアレイ基板上における積層構造及び製造プロセスは、装置の小型軽量化、装置の信頼性向上、コスト削減等の各種観点から、単純な方が根本的に優れている。このため、例えば上述の如き蓄積容量を構成する導電膜、ＴＦＴや走査線等を覆う遮光膜、画素電極とＴＦＴとを中継接続する中継層等の各種導電膜のうち少なくとも二つを同一導電膜から構成したり、或いは、このような導電膜を層間絶縁する絶縁膜を同一絶縁膜から構成することで、積層構造中の導電膜の総数の増加を抑制することが望まれる。
【０００７】
しかしながら、前述した従来の技術によれば、例えば蓄積容量の誘電体膜は、蓄積容量を増大させるために薄くなければならない。他方で、ＴＦＴや走査線とこれらを遮光する遮光膜との層間距離が余り小さいと両者間に生じる寄生容量により、走査線の時定数が高くなって信号遅延が生じたり、遮光膜の電位変動が走査線上の信号に悪影響を及ぼすなどの不都合が生じる。また、中継層は、ＴＦＴのドレインに直接接続され、その電位は画素電極電位となって変動し、他方で、容量線は固定電位とせねばならないなどの各種制約もある。これらの結果、遮光膜、蓄積容量、中継層等を構成する導電膜や絶縁膜のいずれか二つ（或いはそれ以上）を同一膜から構成して、基板上における積層構造の複雑化を避けることは、各種の不都合や制約から実際には非常に困難である。
【０００８】
このように、従来の技術によれば、耐光性を向上させると共に蓄積容量を作り込むためには、導電膜数の増加や積層構造の複雑化を招かざるを得ず、逆に、導電膜数の増加や積層構造の複雑化を避けようとすれば、耐光性や蓄積容量をある程度犠牲にして画像品位を落とさざるを得ないという問題点がある。
【０００９】
本発明は上述の問題点に鑑みなされたものであり、比較的単純な積層構造を採用しつつ耐光性に優れ且つ蓄積容量を効率良く作り込むことが可能な電気光学装置及びその製造方法を提供することを課題とする。
【００１０】
【課題を解決するための手段】
本発明の電気光学装置は、上記課題を解決するために、基板上に、画素電極と、該画素電極に対応して設けられたスイッチング素子と、前記スイッチング素子のゲート電極に電気的に接続された走査線と、前記スイッチング素子のソース領域に電気的に接続されたデータ線と、前記画素電極に付加された蓄積容量の第１電極部と、前記スイッチング素子のゲート電極上に積層された層間絶縁膜と、該層間絶縁膜の上側に積層されており、前記第１電極部に対向して設けられた前記蓄積容量の第２電極部、及び前記ゲート電極を前記層間絶縁膜の上側から覆う遮光部を含む中間導電層と、を備えており、前記データ線は、前記中間導電層の上側に他の層間絶縁膜を介して積層されているとともに、前記ゲート電極を覆うことを特徴とする。
【００１１】
本発明の電気光学装置によれば、画素電極をこれに接続された薄膜トランジスタによりスイッチング制御することにより、アクティブマトリクス駆動方式による駆動を行なえる。そして、走査線は、中間導電層の遮光部により、層間絶縁膜を介して上方から覆われている。即ち、この部分における入射光に対する遮光性能を、当該遮光部における光反射或いは光吸収により十分高めることができる。従って、走査線に沿った方向についての各画素の非開口領域を当該遮光部により規定することができる。更に薄膜トランジスタのゲート電極を走査線の一部から構成すれば、当該遮光部により、薄膜トランジスタの少なくともチャネル領域を遮光でき、薄膜トランジスタで光リーク電流が発生することによるトランジスタ特性の変化を低減できる。尚、このような遮光機能を果たすべく中間導電層は、不透明或いは半透明の遮光性の導電膜からなり、光を少なくとも部分的に反射或いは吸収する性質を有する。
【００１２】
他方、走査線と同一層からなる第１電極部と中間導電層の第２電極部とが層間絶縁膜を介して対向配置されており、層間絶縁膜が誘電体膜として機能して、蓄積容量が構築される。
【００１３】
ここで、蓄積容量を増大させる観点からは、係る蓄積容量の誘電体膜としての層間絶縁膜は、膜に欠陥が生じない限りにおいて、薄い程よい。これに対して、走査線と遮光部との間にある層間絶縁膜は、両者間の寄生容量を低減する観点からは厚い程よい。従ってこのような積層構造における層間絶縁膜の膜厚に対する要求は、これら二つの観点からは相反するものとなり、両方の要求を満たすのは困難である。しかるに本発明では、第１電極部と第２電極部との間における層間絶縁膜部分の膜厚を、走査線と遮光部との間における層間絶縁膜部分の膜厚より薄く形成することにより、これら二つの相反する要求を同時に満たすことが可能となる。即ち、層間絶縁膜のうち蓄積容量の誘電体膜として機能する部分の膜厚を薄くすることで、蓄積容量を増大できる。同時に、層間絶縁膜のうち遮光部と走査線との間に介在する部分の膜厚を、両者間の寄生容量が走査線に供給される走査信号等へ及ぼす悪影響が殆ど又は実用上表面化しない程度にまで厚くしつつ、第２電極部と同一の中間導電層から成る遮光部により、走査線を覆うことができる。係る層間絶縁膜の厚い部分の膜厚及び薄い部分の膜厚は夫々、実際の装置仕様に応じて設定されるが、いずれにせよ、蓄積容量の誘電体膜としての機能を有する第１電極部と第２電極部との間における層間絶縁膜の膜厚を相対的に薄くし、寄生容量を低減する機能を有する走査線と中間導電層との間における層間絶縁膜の膜厚を相対的に厚くすることで、本発明の効果が発揮される。
【００１４】
これらの結果、限られた各画素の非開口領域に、比較的大きな蓄積容量を作り込むことが可能となり、同時に、遮光部及び走査線間の寄生容量を低減しつつ、走査線及び走査線の一部からなるゲート電極下にあるチャネル領域を遮光部により確実に遮光可能となる。しかもこれらの蓄積容量の第２電極部と遮光部とは、中間導電層と同一膜からなり、蓄積容量の誘電体膜と遮光部及び走査線間に介在する層間絶縁膜とは、同一膜からなり且つ容量線の一部である第１電極部と走査線とは同一膜からなるため、基板上における積層構造中の導電膜数や絶縁膜数の増加が抑えられている。従って、基板上における積層構造や製造プロセスの複雑化を避けつつ、蓄積容量を増大すると同時に、走査線付近における光抜けを低減し、更に薄膜トランジスタにおける光リーク電流の低減により、最終的にはコントラスト比が高く高品位の画像を表示可能となる。
【００１５】
本発明の電気光学装置の一態様では、前記中間導電層は、前記薄膜トランジスタと前記画素電極とを中継接続する中継部を更に含む。
【００１６】
この態様によれば、中間導電層は、上述した第２電極部分及び遮光部に加えて、薄膜トランジスタと画素電極とを中継接続する中継部を更に含む。このように中継部を用いれば、薄膜トランジスタ及び画素電極間の層間距離が長い場合に、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ、両者間を中継部を介して二つ或いは二つ以上のコンタクトホールで接続可能となる。尚、本発明では、中間導電層からなるこれら三つの部分は、全て相互に連続形成されて同一電位とされてもよい。或いは、これら三つの部分のうちいずれか一つが他の二つの部分から分断形成されてもよいし、これら三つの部分が全て相互に分断形成されてもよい。更に、中間導電層が中継部を含まない場合にも、中間導電層からなるこれら二つの部分は、相互に連続形成されて同一電位とされてもよいし、相互に分断形成されてもよい。
【００１７】
本発明の電気光学装置の他の態様では、前記第１電極部は、前記走査線と並行に配置された容量線の一部からなり、前記第２電極部は、前記画素電極に接続された画素電位側容量電極からなる。
【００１８】
この態様によれば、基板上には、走査線と容量線とが並行に配置されており、容量線の一部からなる第１電極部が、画素電位側容量電極たる第２電極部と対向配置されて、蓄積容量が構築される。従って、走査線及び遮光部間の寄生容量を抑制しつつ、走査線に沿った平面領域に蓄積容量を構築できる。
【００１９】
本発明の電気光学装置の他の態様では、前記遮光部は、少なくとも前記走査線が前記薄膜トランジスタのゲート電極として機能する部分上に配置されている。
【００２０】
この態様によれば、遮光部により、薄膜トランジスタのゲート電極を上方から覆うことにより、少なくともチャネル領域を遮光することができ、薄膜トランジスタにおける光リーク電流の発生を低減できる。
【００２１】
但し、本発明では、中間導電層の遮光部は、走査線のうちゲート電極として機能しない部分上にも配置されてよいことは言うまでもなく、更に、ゲート電極を、走査線と別途形成して走査線に画素毎に接続してもよい。
【００２２】
本発明の電気光学装置の他の態様では、前記中間導電層上に積層された他の層間絶縁膜と、該他の層間絶縁膜上に積層されており前記走査線と交差し且つ前記薄膜トランジスタに接続されたデータ線とを更に備える。
【００２３】
この態様によれば、データ線及び走査線を夫々介して画像信号及び走査信号を薄膜トランジスタに供給しつつ、画素電極を薄膜トランジスタによりスイッチング制御することで、アクティブマトリクス駆動方式による駆動を行なえる。
【００２４】
この態様では、前記中間導電層は、画素毎に前記走査線に沿って伸びる第１部分と該第１部分から折れ曲がって前記データ線に沿って伸びる第２部分とを含む島状の平面形状を有するように構成してもよい。
【００２５】
このように構成すれば、走査線に沿った平面領域には、第１部分を遮光部とすることで走査線を遮光可能となると共に第１部分を第２電極部とすることで、蓄積容量を作り込むことが可能となる。しかも、データ線に沿った領域には、第２部分を第２電極部とすることで、蓄積容量を作り込むことが可能となる。従って、蓄積容量を作り込む面積の増大により、当該蓄積容量を増大できる。尚、このように相互に交差して伸びる第１部及び第２部を含む中間導電層の平面形状は、より具体的には、例えばＴ字型、Ｌ字型或いは十字型となる。
【００２６】
本発明の電気光学装置の他の態様では、前記中間導電層は、高融点金属を含む膜からなる。
【００２７】
この態様によれば、高融点金属を含む膜からなる中間導電層により、遮光部を良好に機能させることができ、同時に第２電極部を良好に機能させることができる。高融点金属を含む膜としては、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｂ（鉛）等の高融点金属のうち少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等が挙げられる。また、このような中間導電層は、単一層膜から構成してもよいし、高融点金属膜を含む膜を少なくとも一膜含む多層膜から構成してもよい。
【００２８】
本発明の電気光学装置の他の態様では、前記中間導電層は、下側にシリコン膜が積層された多層膜からなる。
【００２９】
この態様によれば、中間導電層を構成する多層膜のうち、下側に積層されたシリコン膜により、光を吸収することで遮光性能を向上できる。特に、このようなシリコン膜は下側に位置するため、基板の裏面反射光や、複数の当該電気光学装置をライトバルブとして用いた複板式のプロジェクタにおいて、他のライトバルブから出射されて合成光学系を突き抜けてくる投射光などの戻り光を、少なくとも部分的に吸収除去することも可能となる。更に、基板に対して斜めに入射した入射光が当該電気光学装置の内面で反射されてなる内面反射光をシリコン膜により少なくとも部分的に吸収除去することも可能となる。加えて、シリコン膜であれば、薄膜トランジスタの半導体層とのコンタクト抵抗を低くできる。
【００３０】
前述した容量線を備えた態様では、前記容量線は、前記層間絶縁膜が薄く形成された領域に部分的に配線されるように構成してもよい。
【００３１】
このように構成すれば、前述の如く容量線が第１電極を含んで成る場合に蓄積容量を増大可能であることに加えて、容量線が形成された平面領域を平坦化できる。従ってこの領域に形成された画素電極部分の平坦化が図られ、この領域付近における液晶の配向不良等の電気光学物質の動作不良を低減することも可能となる。
【００３２】
前述したデータ線を備えた態様では、前記データ線は、前記層間絶縁膜が薄く形成された領域に部分的に配線されるように構成してもよい。
【００３３】
このように構成すれば、データ線が形成された平面領域を平坦化できる。従ってこの領域に形成された画素電極部分の平坦化が図られ、この領域付近における液晶の配向不良等の電気光学物質の動作不良を低減することも可能となる。
【００３４】
本発明の電気光学装置の他の態様では、前記層間絶縁膜は、前記第１電極部と前記第２電極部との間で薄く形成され且つ前記走査線と前記遮光部との間で厚く形成された単一層膜からなる。
【００３５】
この態様によれば、単一層膜からなる層間絶縁膜における膜厚を、第１電極部と前記第２電極部との間で薄く形成し、走査線と遮光部との間で厚く形成することで、前述の如く蓄積容量の増大と走査線及び遮光部間の寄生容量の低減とを同時に図ることが可能となる。
【００３６】
本発明の電気光学装置の他の態様では、前記層間絶縁膜は、前記第１電極部と前記第２電極部との間で第１膜から形成され且つ前記走査線と前記遮光部との間で該第１膜及び第２膜から形成された多層膜からなる。
【００３７】
この態様によれば、層間絶縁膜のうち蓄積容量の誘電体膜としての部分は、第１膜から形成されるので、その厚みは、第１膜の膜厚となる。これに対し、走査線及び遮光部間に介在する部分は、第１膜及び第２膜から形成されるので、その厚みは、第１膜の膜厚と第２膜の膜厚との合計膜厚となる。従って、比較的簡単な構成により、前者を後者よりも薄くできる。
【００３８】
この層間絶縁膜が多層膜からなる態様では、前記第１膜は、前記第２膜の下側に配置されているように構成してもよい。
【００３９】
このように構成すれば、第２膜が除去されて第１膜が露出した領域における層間絶縁膜を、蓄積容量の誘電体膜としての部分とすればよいので、比較的簡単な構成により、蓄積容量の誘電体膜としての部分を、走査線及び遮光部間に介在する部分よりも薄くできる。また、両者間の膜厚制御も比較的簡単に行なえる。
【００４０】
尚、第１膜は、第２膜の上側に配置されていてもよい。
【００４１】
上記層間絶縁膜が多層膜からなる態様では、前記第１膜は、窒化シリコン膜からなり、前記第２膜は、酸化シリコン膜からなるように構成してもよい。
【００４２】
このように構成すれば、窒化シリコン膜が蓄積容量の誘電体膜となるが、窒化シリコン膜は、酸化シリコン膜と比べて誘電率が高いため且つ緻密であり非常に薄く形成可能であるので、蓄積容量を増大させる上で有利である。また、走査線及び遮光部間に介在する部分には、窒化シリコン膜に加えて酸化シリコン膜を形成することで、層間絶縁膜を厚く構成できる。加えて、窒化シリコン膜は、耐水性、耐湿性が高いため、半導体層への水分や湿気の侵入を効果的に防止できる。これにより、半導体層及び当該電気光学装置の寿命を延ばすことも可能となる。
また、本発明の電気光学装置は、基板上に、画素電極と、該画素電極に対応して設けられたスイッチング素子と、前記スイッチング素子のゲート電極に電気的に接続された走査線と、前記スイッチング素子のソース領域に電気的に接続されたデータ線と、前記画素電極に付加された蓄積容量と、前記スイッチング素子のゲート電極上に積層された層間絶縁膜と、前記蓄積容量に印加される電位が供給されるとともに、前記層間絶縁膜の上側から前記スイッチング素子のドレイン領域全体及びチャネル領域を覆う遮光性の導電層と、を備えており、前記データ線は、前記導電層とは他の層間絶縁膜を介して別層に積層されているとともに、前記スイッチング素子のソース領域全体及びチャネル領域を覆うことを特徴とする。
【００４３】
本発明の電気光学装置の一の製造方法は上記課題を解決するために、上述した層間絶縁膜が単一層膜からなる態様に係る本発明の電気光学装置を製造する電気光学装置の製造方法であって、前記基板上に、前記薄膜トランジスタ、前記走査線及び前記第１電極部を形成する工程と、前記走査線及び前記第１電極部上に前記層間絶縁膜を形成する工程と、前記層間絶縁膜上に前記中間導電層を形成する工程と、前記中間導電層の上方に前記画素電極を形成する工程とを備えており、前記層間絶縁膜を形成する工程は、前記単一層膜に対するエッチングの時間制御により前記第１電極部に重なる領域で前記遮光部を薄く形成するエッチング工程を含む。
【００４４】
本発明の電気光学装置の一の製造方法によれば、層間絶縁膜を形成する工程に含まれるエッチング工程で、単一層膜に対するエッチングの時間制御により第１電極部に重なる領域で遮光部を薄く形成する。他方、第２電極部が重ならない領域で層間絶縁膜をエッチングしないことにより、走査線及び遮光部間に介在する部分を厚く残す。従って、比較的容易に本発明の電気光学装置を製造できる。
【００４５】
本発明の電気光学装置の他の製造方法は上記課題を解決するために、上述した層間絶縁膜が第２膜の下側に第１膜が配置された多層膜からなる態様に係る本発明の電気光学装置を製造する電気光学装置の製造方法であって、前記基板上に、前記薄膜トランジスタ、前記走査線及び前記第１電極部を形成する工程と、前記走査線及び前記第１電極部上に前記層間絶縁膜を形成する工程と、前記層間絶縁膜上に前記中間導電層を形成する工程と、前記中間導電層の上方に前記画素電極を形成する工程とを備えており、前記層間絶縁膜を形成する工程は、前記第１膜をエッチング選択比の高い膜から形成すると共に前記第２膜をエッチング選択比の低い膜から形成して、前記第１電極部に重なる領域で前記第２膜をエッチング除去すると共に前記第１膜を残すエッチング工程を含む。
【００４６】
本発明の電気光学装置の他の製造方法によれば、層間絶縁膜を形成する工程に含まれるエッチング工程で、第１膜をエッチング選択比の高い膜から形成すると共に第２膜をエッチング選択比の低い膜から形成して、第１電極部に重なる領域で、第２膜をエッチング除去すると共に第１膜を残すことにより、第１電極部に重なる領域で層間絶縁膜を薄く形成する。他方、第２電極部が重ならない領域で第１膜及び第２膜をエッチングしないことにより、走査線及び遮光部間に介在する部分を厚く残す。従って、特に第１膜が露出した際にエッチングを停止するのが容易であるため、薄い部分の膜厚制御が簡単であり、比較的容易に本発明の電気光学装置を製造できる。
【００４７】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００４８】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００４９】
先ず本発明の実施形態における電気光学装置の画素部における構成について、図１から図３を参照して説明する。図１は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図２は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。図３は、図２のＡ−Ａ’断面図である。尚、図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００５０】
図１において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極９ａと当該画素電極９aをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。蓄積容量７０は、容量線３００の一部からなる固定電位側容量電極と、ＴＦＴ３０のドレイン側及び画素電極に９ａに接続された画素電位側容量電極とを備える。
【００５１】
図２において、電気光学装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３００が設けられている。
【００５２】
データ線６ａは、コンタクトホール５を介して例えばポリシリコン膜からなる半導体層１ａのうち後述のソース領域に電気接続されている。また、半導体層１ａのうち図中右下がりの細かい斜線領域で示したチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置された画素スイッチング用ＴＦＴ３０が設けられている。
【００５３】
容量線３００は、走査線３ａに沿ってほぼ直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って図２中上方に突出した突出部とを有する。
【００５４】
そして特に、図３に示すように、走査線３ａ及び容量線３００の上方に第１層間絶縁膜４１を介して積層された中間導電層８０は、蓄積容量７０の第２電極部８０ａ、画素電極９ａと半導体層１ａの高濃度ドレイン領域１ｅとを中継接続する中継部８０ｂ及び走査線３ａを上方から覆う遮光部８０ｃを含んでなる。図２に示すように平面的に見て、中間導電層８０は、画素毎にＴＦＴ３０から右側に走査線３ａ及び容量線３００に沿って伸びると共にＴＦＴ３０から上下に伸びる（下側は、下方のコンタクトホール５の手前まで伸びており、上側は、隣接するＴＦＴ３０のコンタクトホール５の手前まで伸びる）左に倒れた略Ｔ字型をしている。
【００５５】
図３に示すように中間導電層８０の下地として形成される第１層間絶縁膜４１は、図２中右上がりの粗い斜線領域で示した薄膜化領域４１ｓにおいて薄膜化されており、当該薄膜化領域４１ｓ上における中間導電層８０が、第２電極部８０ａ及び中継部８０ｂとされている。逆に、薄膜化されていない領域上における中間導電層８０が、走査線３ａを上方から覆う遮光部８０ｃとされている。
【００５６】
第２電極部８０ａは、画素電極９ａに接続された画素電位側容量電極として、薄膜化された第１層間絶縁膜４１を誘電体膜として介して、容量線３００の一部からなる固定電位側容量電極と対向配置される。これにより、蓄積容量７０のうちの第１蓄積容量７０−１が構築されている。ここでは特に、第１層間絶縁膜４１の薄膜化の度合いに応じて、第１蓄積容量７０−１の容量値を増大できる。
【００５７】
本実施形態では更に、半導体層１ａの高濃度ドレイン領域１ｅから延設された半導体層１ａからなる他の画素電位側容量電極としての第３電極部１ｆを備えており、第３電極部１ｆと容量線３００の一部からなる固定電位側容量電極（第１電極部）とが、誘電体膜としてＴＦＴ３０のゲート絶縁膜と同一膜からなる絶縁薄膜２を介して対向配置されることにより蓄積容量７０のうちの第２蓄積容量７０−２が構築されている。即ち、本実施形態では、蓄積容量７０は、複数の並列接続された蓄積容量がＴＦＴアレイ基板１０に垂直な方向に立体的に積み上げられた構造を有しており、容量線３００の一部からなる固定電位側容量電極（第１電極部）の上側に第１蓄積容量７０−１が構築され且つ容量線３００の一部からなる固定電位側容量電極（第１電極部）の下側に第２蓄積容量７０−２が構築されている。
【００５８】
中継部８０ｂは、半導体層１ａの高濃度ドレイン領域１ｅにコンタクトホール８ａを介して接続され且つコンタクトホール８ｂを介して画素電極９ａに接続されている。即ち、画素電極９ａは、中継部８０ｂを中継して半導体層１ａの高濃度ドレイン領域１ｄに電気接続されている。このように中継部８０ｂを利用すれば、画素電極９ａ及び半導体層１ａ間の層間距離が例えば２０００ｎｍ程度に長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ比較的小径の二つ以上の直列なコンタクトホール８ａ及び８ｂで両者間を良好に接続でき、画素開口率を高めること可能となり、更にコンタクトホール開孔時におけるエッチングの突き抜け防止にも役立つ。
【００５９】
遮光部８０ｃは、走査線３ａ及びＴＦＴ３０を、第１層間絶縁膜４１を介して上方から覆うことにより、走査線３ａに沿った各画素の非開口領域を規定すると共に、ＴＦＴ３０のチャネル領域１ａ’及びその周辺を遮光する。これにより、光リーク電流の発生によってＴＦＴ３０の特性が変化するのを防止している。ここでは特に、第１層間絶縁膜４１の膜厚に応じて、走査線３ａ及び遮光部８０ｃ間の寄生容量の増大を抑制できる。
【００６０】
また図３に示すように、このような第１層間絶線膜４１は、多層膜からなり、より具体的には、窒化シリコン膜４１ａと酸化シリコン膜４１ｂとを含んでなる。このうち窒化シリコン膜４１ａは、例えば２００ｎｍ以下程度に薄い膜であり、酸化シリコン膜４１ｂは、例えば３００ｎｍ以上程度に厚い膜である。そして、図２に示した薄膜化領域４１ｓにおける第１層間絶縁膜４１は、窒化シリコン膜４１ａのみからなることで、その膜厚は、窒化シリコン膜４１ａの膜厚とされる。他方、薄膜化されていない領域における第１層間絶縁膜４１は、窒化シリコン膜４１ａと酸化シリコン膜４１ｂとからなることで、その膜厚は、窒化シリコン膜４１ａと酸化シリコン膜４１ｂとの合計膜厚とされる。したがって、第１蓄積容量７０−１の誘電体膜として機能する薄膜化された層間絶縁膜４１部分である窒化シリコン膜４１ａは、誘電率が高く薄い膜から構成される。第１蓄積容量７０−１を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて薄い程良い。これらの窒化シリコン膜４１ａ及び酸化シリコン膜４１ｂの膜厚は夫々、実際の装置仕様に応じて適宜設定すればよいが、いずれにせよ、第１蓄積容量７０−１の誘電体膜としての機能を有する部分の膜厚を相対的に薄くし、走査線３ａ及び遮光部８０ｃ間の寄生容量を低減する機能を有する両者間における部分の膜厚を相対的に厚くする。
【００６１】
このように第１層間絶縁膜４１を構成すれば、酸化シリコン膜４１ｂと比べて誘電率が高く且つ緻密であり非常に薄く形成可能である窒化シリコン膜４１ａが、第１蓄積容量７０−１の誘電体膜となるので、第１蓄積容量７０−１を増大させる上で非常に有利である。加えて、窒化シリコン膜４１ａは、耐水性及び耐湿性が高いため、半導体層１ａへの水分や湿気の侵入を効果的に防止できる。これにより、電気光学装置の連続通電時の信頼性を大幅に向上させることができる。但し、このような第１蓄積容量７０−１の誘電体膜として機能する薄膜化された第１層間絶縁膜４１部分を、ＨＴＯ膜、ＬＴＯ膜等の酸化シリコン膜から構成することも可能である。
【００６２】
本実施形態では特に、第２電極部８０ａ、中継部８０ｂ及び遮光部８０ｃを含む中間導電層８０は、遮光性の導電膜からなる。即ち、中間導電層８０は、第２電極部８０ａ及び中継部８０ｂとして必要な導電性を備えると共に遮光部８０ｃとして必要な遮光性を備える。例えば、中間導電層８０は、不透明或いは半透明の遮光性の導電膜からなり、光を少なくとも部分的に反射或いは吸収する性質を有する。尚、第２電極部８０ａや中継部８０ｂの領域においても、遮光膜として機能することは言うまでもない。
【００６３】
他方、図３に示すように、ＴＦＴアレイ基板１０上におけるＴＦＴ３０の下側には、下側遮光膜１１ａが格子状に設けられている。
【００６４】
下側遮光膜１１ａ及び遮光部８０ｃを含む中間導電層８０は夫々、好ましくは、例えばＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｂ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層した不透明な導電膜等からなる。或いは、光吸収性のシリコン膜などの半透過膜等からなる。
【００６５】
本実施形態では特に、各画素の非開口領域を走査線３ａに沿った方向について遮光部８０ｃ或いは下側遮光膜１１ａで規定することにより、対向基板２０上の遮光膜を少なくとも部分的に省略できる。これにより、両基板の貼り合わせ精度等によらずに透過率のばらつきが大幅に低減されており装置信頼性の高い電気光学装置を製造できる。
【００６６】
図２及び図３に示すように、データ線６ａは、コンタクトホール５を介して半導体層１ａの高濃度ソース領域１ｄに電気的に接続されているが、データ線６ａと高濃度ソース領域１ｄとの間に島状の中継部を設け、これを中継して二つのコンタクトホールで両者間を接続することも可能である。係る中継部としては、中間導電層８０と同一膜から同時形成してもよいし、或いは異なる導電膜から別途形成してもよい。
【００６７】
容量線３００は好ましくは、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。係る定電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線３ａに供給するための走査線駆動回路（後述する）や画像信号をデータ線６ａに供給するサンプリング回路を制御するデータ線駆動回路（後述する）に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位でも構わない。更に、下側遮光膜１１ａについても、その電位変動がＴＦＴ３０に対して悪影響を及ぼすことを避けるために、容量線３００と同様に、画像表示領域からその周囲に延設して定電位源に接続するとよい。
【００６８】
図３において、電気光学装置は、透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。
【００６９】
ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性膜からなる。また配向膜１６は例えば、ポリイミド膜などの有機膜からなる。
【００７０】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性膜からなる。また配向膜２２は、ポリイミド膜などの有機膜からなる。
【００７１】
対向基板２０には、格子状又はストライプ状の遮光膜を設けるようにしてもよい。このような構成を採ることで、前述の如く走査線３ａやＴＦＴ３０を上方から覆う中間導電層８０及びデータ線６ａと共に、当該対向基板２０上の遮光膜により、対向基板２０側からの入射光がチャネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに侵入するのを、より確実に阻止できる。更に、このような対向基板２０上の遮光膜は、少なくとも入射光が照射される面を高反射な膜で形成することにより、電気光学装置の温度上昇を防ぐ働きをする。尚、このように対向基板２０上の遮光膜は好ましくは、平面的に見て容量線３００とデータ線６ａとからなる遮光層の内側に位置するように形成する。これにより、対向基板２０上の遮光膜により、各画素の開口率を低めることなく、このような遮光及び温度上昇防止の効果が得られる。
【００７２】
このように構成された、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が混入されている。
【００７３】
更に、画素スイッチング用ＴＦＴ３０の下には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。
【００７４】
図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁薄膜２、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。
【００７５】
同一の導電性ポリシリコン膜等からなる走査線３ａ及び容量線３００上には、前述の如き多層構造をもつ第１層間絶縁膜４１が形成されており、これに対し、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８ａが各々開孔されている。
【００７６】
第１層間絶縁膜４１上には中間導電層８０が形成されており、これらの上には、中継部８０ｂ及び高濃度ソース領域１ｄへ夫々通じるコンタクトホール８ｂ及びコンタクトホール５が各々開孔された第２層間絶縁膜４２が形成されている。
【００７７】
第２層間絶縁膜４２上にはデータ線６ａが形成されており、これらの上には、中継部８０ｂへ通じるコンタクトホール８ｂが形成された第３層間絶縁膜４３が形成されている。画素電極９ａは、このように構成された第３層間絶縁膜４３の上面に設けられている。
【００７８】
以上説明したように本実施形態によれば、第１層間絶縁膜４１のうち第１蓄積容量７０−１の誘電体膜として機能する部分の膜厚を薄くすることで、第１蓄積容量７０−１を増大できる。同時に、第１層間絶縁膜４１のうち遮光部８０ｃと走査線３ａとの間に介在する部分の膜厚を、両者間の寄生容量が走査線３ａに供給される走査信号等へ及ぼす悪影響が殆ど又は実用上全く表面化しない程度にまで厚くしつつ、遮光部８０ｃにより、走査線３ａ及びＴＦＴ３０を上方から遮光できる。そして、中間導電層８０との同一導電膜から、第２電極部８０ａ、中継部８０ｂ及び遮光部８０ｃという異なる機能を有する部分が形成されており、第１電極部を含む容量線３００と走査線３ａとが、同一導電膜からなり、第１蓄積容量７０−１の誘電体膜と遮光部８０ｃ及び走査線３ａ間に介在する層間絶縁膜４１部分とは、同一膜からなり、第２蓄積容量７０−２の誘電体膜とＴＦＴ３０のゲート絶縁膜は同一の絶縁薄膜２からなり、第２蓄積容量７０−２の第３電極部はＴＦＴ３０の半導体層と同一膜からなるため、ＴＦＴアレイ基板１０上における積層構造中の導電膜数や絶縁膜数の増加が極力抑えられている。
【００７９】
加えて、本実施形態では特に、第１層間絶縁膜４１が薄膜化された領域に、データ線６ａや容量線３００の大部分が形成されているため（図２参照）、これらの上方に位置する画素電極９ａの下地表面の平坦化を促進することができる。従って、液晶層５０の層厚の凹凸に起因した液晶の配向不良を低減できる。更に、第１層間絶縁膜４１が薄膜化されていない領域に走査線３ａが形成されているため、画素電極９ａの下地表面は走査線３ａに沿った領域で土手状に盛り上がっている（図３参照）。このため、直流電圧の印加による液晶の劣化防止や、表示画像におけるフリッカ予防のために、液晶に印加する電圧を画像信号のフィールド毎或いはフレーム毎等に走査線３ａに沿った画素群単位で反転させる走査線反転駆動方式で当該電気光学装置を駆動した場合に、縦方向に相隣接する画素電極９ａ間で発生する横電界の悪影響を低減し得る。より具体的には、走査線反転駆動方式において横電界が発生する領域において土手状に盛り上がった分だけ、画素電極９ａの縁部及び対向電極２１間の距離を狭めることにより、両者間における縦電界を局所的に強める。これにより、横電界を相対的に弱め、横電界の発生領域における液晶の配向不良を低減し得る。
【００８０】
以上説明した実施形態では、ＴＦＴアレイ基板１０、下地絶縁膜１２、第１層間絶縁膜４１、第２層間絶縁膜４２及び第３層間絶縁膜４３のうち少なくとも一つに溝を設けて、これに走査線３ａ、データ線６ａ、ＴＦＴ３０等の配線や素子等を埋め込むことにより、画素電極９ａの下地となる第３層間絶縁膜４３の表面を平坦化してもよい。このように構成すれば、最終的には段差に起因した液晶の配向不良等の画像不良を低減できる。或いは、第３層間絶縁膜４３や第２層間絶縁膜４２の上面の段差をＣＭＰ（Chemical Mechanical Polishing）処理等で研磨することにより、或いは有機や無機のＳＯＧを用いて平らに形成することにより、当該平坦化処理を行ってもよい。
【００８１】
更に以上説明した実施形態では、画素スイッチング用ＴＦＴ３０は、好ましくは図３に示したようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。
【００８２】
（変形形態）
次に以上の如く構成された実施形態の各種の変形形態について図４から図６を参照して説明する。ここに、図４は、一の変形形態における蓄積容量７０の断面構造を示す電気光学装置の部分的な拡大断面図であり、図５は、他の変形形態における蓄積容量７０の断面構造を示す電気光学装置の部分的な拡大断面図であり、図６は、更に他の変形形態における走査線３ａ及び遮光部８０ａの断面構造を示す電気光学装置の部分的な拡大断面図である。
【００８３】
図４に示す変形形態では、第１層間絶縁膜４１は単一層膜から構成される。その他の構成については図１から図３で示した実施形態と同様である。この変形形態における第１層間絶縁膜４１は、例えばエッチングの時間制御により、第１蓄積容量７０−１の誘電体膜となる部分が局所的に薄膜化される。他方、容量線３００に重ならない領域ではエッチングしないことにより、第１層間絶縁膜４１のうち走査線３ａ及び遮光部８０ｃ間に介在する部分を相対的に厚膜化する。
【００８４】
図５に示す変形形態では、第１層間絶縁膜４１の積層構造中、窒化シリコン膜４１ａ’を上側に積層し且つ酸化シリコン膜４１ｂ’を下側に積層している。その他の構成については図１から図３で示した実施形態と同様である。この変形形態における第１層間絶縁膜４１は、例えば酸化シリコン膜４１ｂ’を容量線３００上で局所的に除去した後に、窒化シリコン膜４１ａ’を積層することで、第１蓄積容量７０−１の誘電体膜となる部分が薄膜化される。
【００８５】
図６に示す変形形態では、中間導電層８０は、下側にシリコン膜８０ａ１が積層され且つ上側に高融点金属膜８０ａ２が積層された多層膜からなる。その他の構成については図１から図３で示した実施形態と同様である。このように構成すれば、中間導電層８０からなる遮光部８０ａにおける上側の高融点金属膜８０ａ２により、光を主に反射することで遮光性能を向上できる。更に、下側のシリコン膜８０ａ１により、光を吸収することで遮光性能を向上できる。特に、このようなシリコン膜８０ａ１は下側に位置するので、図中下方から来る戻り光を、少なくとも部分的に吸収除去できる。更に、ＴＦＴアレイ基板１０に対して斜めに入射した入射光が当該電気光学装置の内面で反射されてなる内面反射光や多重反射光をシリコン膜８０ａ１により少なくとも部分的に吸収除去できる。加えて、シリコン膜８０ａ１であれば、中継部８０ｂにおけるコンタクトホール８ａでの半導体層１ａとのコンタクト抵抗を低くできる。
【００８６】
（電気光学装置の製造プロセス）
次に、本発明の実施形態における電気光学装置を構成するＴＦＴアレイ基板側の製造プロセスについて、図７及び図８を参照して説明する。尚、図７及び図８は、各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。
【００８７】
先ず図７の工程（１）に示すように、薄膜形成技術を用いて、ＴＦＴアレイ基板１０上に、ＴＦＴ３０と共に第２蓄積容量７０−２を形成する。
【００８８】
より具体的には、先ず石英基板、ハードガラス基板、シリコン基板等のＴＦＴアレイ基板１０を用意する。続いてこの上に、スパッタリング等で高融点金属からなる遮光膜を形成した後、フォトリソグラフィ工程、エッチング工程等を施すことにより、図２に示した如き所定の平面パターンを有する遮光膜１１ａを形成する。続いて、例えば常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなり、膜厚が約５００〜２０００ｎｍの下地絶縁膜１２を形成する。次に、下地絶縁膜１２の上に、減圧ＣＶＤ等によりアモルファスシリコン膜を形成し熱処理を施すことにより、ポリシリコン膜を固相成長させる。或いは、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜を直接形成しても良い。次に、このポリシリコン膜に対し、フォトリソグラフィ工程、エッチング工程等を施すことにより、図２に示した如き第３電極部１ｆを含む所定パターンを有する半導体層１ａを形成する。次に、熱酸化すること等により、ＴＦＴ３０のゲート絶縁膜と共に第２蓄積容量７０−２形成用の誘電体膜を含む絶縁薄膜２を形成する。この結果、半導体層１ａの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁薄膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。次に、減圧ＣＶＤ法等によりポリシリコン膜を約１００〜５００ｎｍの厚さに堆積し、このポリシリコン膜を導電化した後、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａ及び容量線３００を形成する。尚、走査線３ａ及び容量線３００は、高融点金属や金属シリサイド等の金属合金膜で形成しても良いし、ポリシリコン膜等と組み合わせた多層配線としても良い。次に、低濃度及び高濃度の２段階で不純物をドープすることにより、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを含む、ＬＤＤ構造の画素スイッチング用ＴＦＴ３０を形成する。
【００８９】
そして、減圧ＣＶＤ法、プラズマＣＶＤ法等により、窒化シリコン膜４１ａを約２００ｎｍ以下の比較的薄い厚さに堆積する。この窒化シリコン膜４１ａの膜厚は、第１蓄積容量７０−１に十分な蓄積容量を付与可能なように、装置仕様に応じて比較的薄く設定される。
【００９０】
尚、上記工程（１）と並行して、ＴＦＴから構成されるデータ線駆動回路、走査線駆動回路等の周辺回路をＴＦＴアレイ基板１０上の周辺部に形成してもよい。
【００９１】
次に図７の工程（２）では、減圧ＣＶＤ法、プラズマＣＶＤ法等により、高温酸化シリコン膜（ＨＴＯ膜）等の酸化シリコン膜４１ｂを約３００ｎｍ以上程度の比較的厚い厚さに堆積する。この酸化シリコン膜４１ｂの膜厚は、遮光部８０ｃ及び走査線３ａ間の寄生容量による悪影響が表面化しないように、装置仕様に応じて比較的厚く設定される。
【００９２】
次に図７の工程（３）に示すように、図２に示した薄膜化領域４１ｓにおける酸化シリコン膜４１ａを、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングにより除去する。これにより、薄膜化領域４１ｓにおいて窒化シリコン膜４１ｂが露出する。尚、このように窒化シリコン膜４１ａが露出した段階で停止するエッチングは、酸化シリコン膜４１ｂよりも窒化シリコン膜４１ａの方が選択比が大きいため、比較的容易に制御できる。これと並行して、図２及び図３に示した如きコンタクトホール５の一部５’を酸化シリコン膜４１ｂに開孔する。この段階で、薄膜化領域４１ｓにおいて薄膜化された第１層間絶縁膜４１が完成する。
【００９３】
次に図７の工程（４）に示すように、露出した窒化シリコン膜４１ａに対し、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングにより、半導体層１ａの高濃度ドレイン領域１ｅと中継部８０ｂとを接続するためのコンタクトホール８ａを開孔する。
【００９４】
次に図７の工程（５）に示すように、更に、この上に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜をスパッタリングにより堆積して、５０〜５００ｎｍ程度の膜厚の導電膜を形成し、これにフォトリソグラフィ工程及びエッチング工程等を施すことにより、第２電極部８０ａ、中継部８０ｂ及び遮光部８０ｃを含む所定パターンの中間導電層８０を形成する。従って、容量線３００の第１電極部と中間導電層８０の一部である第２電極部８０ａとが第１層間絶縁膜４１のうち薄膜化された部分（即ち、窒化シリコン膜４１のみからなる部分）を誘電体膜として介して対向配置され、第１蓄積容量７０−１が構築される。この結果、第１蓄積容量７０−１と第２蓄積容量７０−２とが、容量線３００の一部である第１電極部を共通として並列接続されており、立体構造を有する蓄積容量７０が完成する。尚、蓄積容量７０を形成する中間導電層８０はポリシリコンと組み合わせて多層膜にしても良い。
【００９５】
次に図８の工程（６）に示すように、中間導電層８０及び第１層間絶縁膜４１を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなり膜厚が約５００〜１５００ｎｍである第２層間絶縁膜４２を形成する。この際、第２層間絶縁膜４２に対して、７００℃以上の温度で熱焼成を施す。尚、この熱焼成と並行して或いは相前後して、半導体層１ａを活性化するために約１０００℃の熱処理を行ってもよい。
【００９６】
次に図８の工程（７）において、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングにより、データ線６ａと半導体層１ａの高濃度ソース領域１ｄを電気接続するためのコンタクトホール５を開孔する。この際、走査線３ａや容量線３００を基板周辺領域において図示しない配線と接続するためのコンタクトホールも、同一の工程により開孔することができる。
【００９７】
次に図８の工程（８）において、第２層間絶縁膜４２の上に、スパッタリング等により、Ａｌ等の低抵抗金属膜や金属シリサイド膜を約１００〜５００ｎｍの厚さに堆積した後、フォトリソグラフィ工程及びエッチング工程等により、所定パターンのデータ線６ａを形成する。
【００９８】
次に図８の工程（９）に示すように、データ線６ａ上に、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなり膜厚が約５００〜１５００ｎｍである第３層間絶縁膜４３を形成する。更に、画素電極９ａと高濃度ドレイン領域１ｅとを電気接続するためのコンタクトホール８を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングにより形成する。続いて、第３層間絶縁膜４３の上に、スパッタリング等により、ＩＴＯ膜等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆積し、更にフォトリソグラフィ工程及びエッチング工程等により、画素電極９ａを形成する。尚、当該電気光学装置を反射型として用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【００９９】
以上のように本実施形態の製造方法によれば、第１層間絶縁膜４１を形成する工程（１）〜工程（３）において、下側の膜をエッチング選択比の高い窒化シリコン膜４１ａから形成すると共に上側の膜をエッチング選択比の低い酸化シリコン膜４１ｂから形成し、容量線３００上の第１蓄積容量７０−１の形成領域で、酸化シリコン膜４１ｂをエッチング除去すると共に窒化シリコン膜４１ａを残すことにより、この領域では、第１層間絶縁膜４１を薄く形成する。他方、容量線３００に重ならない領域で、酸化シリコン膜４１ｂ及び窒化シリコン膜４１ａをエッチングしないことにより、走査線３ａ及び遮光部８０ｃ間に介在する部分を厚く残す。このように、前述した本発明の電気光学装置を比較的容易に製造できる。
【０１００】
（電気光学装置の全体構成）
以上のように構成された実施形態における電気光学装置の全体構成を図９及び図１０を参照して説明する。尚、図９は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１０は、図９のＨ−Ｈ’断面図である。
【０１０１】
図９において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、画像表示領域１０ａの周辺を規定する額縁としての遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列してもよい。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための導通材１０６が設けられている。そして、図１０に示すように、図９に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１０２】
尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【０１０３】
以上図１から図１０を参照して説明した実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated bonding）基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１０４】
以上説明した実施形態における電気光学装置は、プロジェクタに適用されるため、３枚の電気光学装置がＲＧＢ用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、プロジェクタ以外の直視型や反射型のカラー電気光学装置について、各実施形態における電気光学装置を適用できる。また、対向基板２０上に１画素１個対応するようにマイクロレンズを形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【０１０５】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置及びその製造方法もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】一の変形形態における蓄積容量付近の断面図である。
【図５】他の変形形態における蓄積容量付近の断面図である。
【図６】他の変形形態におけるＴＦＴ及びその遮光部付近の断面図である。
【図７】実施形態の電気光学装置の製造プロセスを示す工程図（その１）である。
【図８】実施形態の電気光学装置の製造プロセスを示す工程図（その２）である。
【図９】実施形態の電気光学装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１０】図９のＨ−Ｈ’断面図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域
１ｃ…低濃度ドレイン領域
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第３電極部
２…絶縁薄膜
３ａ…走査線
６ａ…データ線
５、８ａ、８ｂ…コンタクトホール
９ａ…画素電極
１０…ＴＦＴアレイ基板
１１ａ…下側遮光膜
１２…下地絶縁膜
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
３０…ＴＦＴ
４１…第１層間絶縁膜
４１ａ…窒化シリコン膜
４１ｂ…酸化シリコン膜
４２…第２層間絶縁膜
４３…第３層間絶縁膜
５０…液晶層
７０…蓄積容量
７０−１…第１蓄積容量
７０−２…第２蓄積容量
８０…中間導電層
８０ａ…第２電極部
８０ｂ…中継部
８０ｃ…遮光部
３００…容量線
Claims (13)
- 基板上に、
画素電極と、
該画素電極に対応して設けられたスイッチング素子と、
前記スイッチング素子のゲート電極に電気的に接続された走査線と、
前記スイッチング素子のソース領域に電気的に接続されたデータ線と、
前記画素電極に付加された蓄積容量の第１電極部と、
前記スイッチング素子のゲート電極上に積層された層間絶縁膜と、
該層間絶縁膜の上側に積層されており、前記第１電極部に対向して設けられた前記蓄積容量の第２電極部、及び前記ゲート電極を前記層間絶縁膜の上側から覆う遮光部を含む中間導電層と、
を備えており、
前記データ線は、前記中間導電層の上側に他の層間絶縁膜を介して積層されているとともに、前記ゲート電極を覆う
ことを特徴とする電気光学装置。 - 前記中間導電層は、前記スイッチング素子と前記画素電極とを中継接続する中継部を含むことを特徴とする請求項１に記載の電気光学装置。
- 前記第１電極部は、前記走査線と並行に配置された容量線の一部からなり、
前記第２電極部は、前記画素電極に接続された画素電位側容量電極からなることを特徴とする請求項１又は２に記載の電気光学装置。 - 前記中間導電層は、画素毎に前記走査線に沿って伸びる第１部分と該第１部分から折れ曲がって前記データ線に沿って伸びる第２部分とを含む島状の平面形状を有することを特徴とする請求項１に記載の電気光学装置。
- 前記中間導電層は、高融点金属を含む膜からなることを特徴とする請求項１から４のいずれか一項に記載の電気光学装置。
- 前記中間導電層は、下側にシリコン膜が積層された多層膜からなることを特徴とする請求項１から５のいずれか一項に記載の電気光学装置。
- 前記層間絶縁膜は、前記第１電極部と前記第２電極部との間で薄く形成され且つ前記走査線と前記遮光部との間で厚く形成された単一層膜からなることを特徴とする請求項１から６のいずれか一項に記載の電気光学装置。
- 前記層間絶縁膜は、前記第１電極部と前記第２電極部との間で第１膜から形成され且つ前記走査線と前記遮光部との間で該第１膜及び第２膜から形成された多層膜からなることを特徴とする請求項１から６のいずれか一項に記載の電気光学装置。
- 前記第１膜は、前記第２膜の下側に配置されていることを特徴とする請求項８に記載の電気光学装置。
- 前記第１膜は、窒化シリコン膜からなり、前記第２膜は、酸化シリコン膜からなることを特徴とする請求項８又は９に記載の電気光学装置。
- 基板上に、
画素電極と、
該画素電極に対応して設けられたスイッチング素子と、
前記スイッチング素子のゲート電極に電気的に接続された走査線と、
前記スイッチング素子のソース領域に電気的に接続されたデータ線と、
前記画素電極に付加された蓄積容量と、
前記スイッチング素子のゲート電極上に積層された層間絶縁膜と、
前記蓄積容量に印加される電位が供給されるとともに、前記層間絶縁膜の上側から前記スイッチング素子のドレイン領域全体及びチャネル領域を覆う遮光性の導電層と、
を備えており、
前記データ線は、前記導電層とは他の層間絶縁膜を介して別層に積層されているとともに、前記スイッチング素子のソース領域全体及びチャネル領域を覆う
ことを特徴とする電気光学装置。 - 請求項７に記載の電気光学装置を製造する電気光学装置の製造方法であって、
前記基板上に、前記スイッチング素子、前記走査線及び前記第１電極部を形成する工程と、
前記走査線及び前記第１電極部上に前記層間絶縁膜を形成する工程と、
前記層間絶縁膜上に前記中間導電層を形成する工程と、
前記中間導電層の上方に前記画素電極を形成する工程と
を備えており、
前記層間絶縁膜を形成する工程は、前記単一層膜に対するエッチングの時間制御により前記第１電極部に重なる領域で前記中間導電層の遮光部を薄く形成するエッチング工程を含むことを特徴とする電気光学装置の製造方法。 - 請求項９に記載の電気光学装置を製造する電気光学装置の製造方法であって、
前記基板上に、前記スイッチング素子、前記走査線及び前記第１電極部を形成する工程と、
前記走査線及び前記第１電極部上に前記層間絶縁膜を形成する工程と、
前記層間絶縁膜上に前記中間導電層を形成する工程と、
前記中間導電層の上方に前記画素電極を形成する工程と
を備えており、
前記層間絶縁膜を形成する工程は、前記第１膜をエッチング選択比の高い膜から形成すると共に前記第２膜をエッチング選択比の低い膜から形成して、前記第１電極部に重なる領域で前記第２膜をエッチング除去すると共に前記第１膜を残すエッチング工程を含むことを特徴とする電気光学装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000318543A JP3931547B2 (ja) | 2000-10-18 | 2000-10-18 | 電気光学装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000318543A JP3931547B2 (ja) | 2000-10-18 | 2000-10-18 | 電気光学装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002123192A JP2002123192A (ja) | 2002-04-26 |
| JP3931547B2 true JP3931547B2 (ja) | 2007-06-20 |
Family
ID=18797150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000318543A Expired - Fee Related JP3931547B2 (ja) | 2000-10-18 | 2000-10-18 | 電気光学装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3931547B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6835954B2 (en) | 2001-12-29 | 2004-12-28 | Lg.Philips Lcd Co., Ltd. | Active matrix organic electroluminescent display device |
| TWI255432B (en) * | 2002-06-03 | 2006-05-21 | Lg Philips Lcd Co Ltd | Active matrix organic electroluminescent display device and fabricating method thereof |
| JP4019868B2 (ja) * | 2002-09-11 | 2007-12-12 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP2006201217A (ja) | 2005-01-18 | 2006-08-03 | Seiko Epson Corp | 配線基板、電気光学装置及び電子機器 |
| WO2007097078A1 (ja) * | 2006-02-24 | 2007-08-30 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
| JP4760818B2 (ja) * | 2007-11-22 | 2011-08-31 | セイコーエプソン株式会社 | 電気光学基板、並びにこれを具備する電気光学装置及び電子機器 |
| JP2009237558A (ja) * | 2008-03-05 | 2009-10-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の駆動方法 |
| US8637864B2 (en) * | 2011-10-13 | 2014-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP6079077B2 (ja) * | 2012-09-14 | 2017-02-15 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
| KR102459007B1 (ko) * | 2012-12-25 | 2022-10-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR102244553B1 (ko) | 2013-08-23 | 2021-04-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 용량 소자 및 반도체 장치 |
| KR102465559B1 (ko) * | 2015-12-28 | 2022-11-11 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 이용한 표시장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6850292B1 (en) * | 1998-12-28 | 2005-02-01 | Seiko Epson Corporation | Electric-optic device, method of fabricating the same, and electronic apparatus |
| JP4206595B2 (ja) * | 1999-01-28 | 2009-01-14 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
| JP3711781B2 (ja) * | 1999-03-12 | 2005-11-02 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法 |
| JP3687399B2 (ja) * | 1999-03-16 | 2005-08-24 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法 |
-
2000
- 2000-10-18 JP JP2000318543A patent/JP3931547B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002123192A (ja) | 2002-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100484343B1 (ko) | 전기 광학 장치 | |
| JP3753613B2 (ja) | 電気光学装置及びそれを用いたプロジェクタ | |
| JP3731447B2 (ja) | 電気光学装置及びその製造方法 | |
| JP2002108248A (ja) | 電気光学装置、電気光学装置用基板及び投射型表示装置 | |
| JP2004226954A (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
| JP4599655B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP3931547B2 (ja) | 電気光学装置及びその製造方法 | |
| JP3743291B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP3608531B2 (ja) | 電気光学装置及び投射型表示装置 | |
| JP3937721B2 (ja) | 電気光学装置及びその製造方法並びにプロジェクタ | |
| JP3501125B2 (ja) | 電気光学装置 | |
| JP4023522B2 (ja) | 電気光学装置及びプロジェクタ | |
| KR20040055688A (ko) | 전기 광학 기판의 제조 방법, 전기 광학 장치의 제조방법, 전기 광학 장치 | |
| JP3799943B2 (ja) | 電気光学装置およびプロジェクタ | |
| JP3979010B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP3969439B2 (ja) | 電気光学装置 | |
| JP4496600B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP3965935B2 (ja) | 電気光学装置及び投射型表示装置 | |
| JP4023107B2 (ja) | 電気光学装置及びこれを具備する電子機器 | |
| JP4147747B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP3736330B2 (ja) | 電気光学装置 | |
| JP3807230B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP5158131B2 (ja) | 電気光学装置およびプロジェクタ | |
| JP3731460B2 (ja) | 電気光学装置およびプロジェクタ | |
| JP4066607B2 (ja) | 電気光学装置及びプロジェクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050826 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070305 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3931547 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120323 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120323 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130323 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140323 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |