KR20040055688A - 전기 광학 기판의 제조 방법, 전기 광학 장치의 제조방법, 전기 광학 장치 - Google Patents
전기 광학 기판의 제조 방법, 전기 광학 장치의 제조방법, 전기 광학 장치 Download PDFInfo
- Publication number
- KR20040055688A KR20040055688A KR1020030093745A KR20030093745A KR20040055688A KR 20040055688 A KR20040055688 A KR 20040055688A KR 1020030093745 A KR1020030093745 A KR 1020030093745A KR 20030093745 A KR20030093745 A KR 20030093745A KR 20040055688 A KR20040055688 A KR 20040055688A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- substrate
- light shielding
- electro
- film
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 159
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 claims abstract description 106
- 239000012212 insulator Substances 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 45
- 230000001590 oxidative effect Effects 0.000 claims abstract description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 32
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000013078 crystal Substances 0.000 claims description 13
- 238000002844 melting Methods 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 7
- 238000005304 joining Methods 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 2
- 150000003377 silicon compounds Chemical class 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 244
- 239000010408 film Substances 0.000 description 200
- 239000003990 capacitor Substances 0.000 description 54
- 239000004973 liquid crystal related substance Substances 0.000 description 47
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 28
- 238000003860 storage Methods 0.000 description 27
- 239000011229 interlayer Substances 0.000 description 23
- 230000008569 process Effects 0.000 description 21
- 108091006146 Channels Proteins 0.000 description 16
- 239000010409 thin film Substances 0.000 description 15
- 239000011241 protective layer Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 230000002093 peripheral effect Effects 0.000 description 12
- 230000007547 defect Effects 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 239000003566 sealing material Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 239000005368 silicate glass Substances 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000004040 coloring Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 229910019142 PO4 Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000005421 electrostatic potential Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000000382 optic material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 2
- 239000010452 phosphate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000010008 shearing Methods 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- IJKVHSBPTUYDLN-UHFFFAOYSA-N dihydroxy(oxo)silane Chemical compound O[Si](O)=O IJKVHSBPTUYDLN-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
- H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
Abstract
높은 신뢰성을 획득할 수 있는 전기 광학 기판을 수율 좋게 제조할 수 있는 방법을 제공한다.
본 발명의 전기 광학 기판의 제조 방법은 지지 기판(210)과 단결정 실리콘층(반도체층:226)을 구비한 반도체 기판(260)을 접합시켜서 이루어지는 복합 기판을 이용한 전기 광학 기판의 제조 방법으로서, 지지 기판(210) 상에 차광층(211)을 소정 패턴으로 형성하는 공정과, 패터닝된 차광층(211) 상에 절연체층(212)을 형성하는 공정과, 절연체층(212) 상에 반도체층(206)을 형성하는 공정과, 그 반도체층(206)의 일부를 산화하여 산화층(226a)을 형성하는 공정과, 산화층(226a)을 제거하는 공정을 포함하고, 산화층(226a)의 층두께를 절연체층(212)의 층두께보다도 작게 하는 것을 특징으로 한다.
Description
본 발명은, Silicon On Insulator(이하, 「SOI」라 한다) 기술을 적용한 전기 광학 기판의 제조 방법, 전기 광학 장치의 제조 방법 및 전기 광학 장치에 관한 것이다.
예컨대, 박막 트랜지스터(이하 적절하게, TFT라 한다)를 이용한 액티브 매트릭스 구동 방식의 전기 광학 장치에서는, 각 화소에 마련된 화소 스위칭용 TFT의 채널 영역에 광이 조사되면, 광에 의한 여기로 광 리크 전류가 발생하여 TFT의 특성이 변화해 버리는 경우가 있다. 특히, 프로젝터에 있어서의 기록 전구용 전기 광학 장치의 경우에는 입사광의 강도가 높기 때문에, TFT의 채널 영역이나 그 주변 영역에서 입사광을 차광하는 것이 중요하다. 그래서 종래에는 대향 기판에 마련된 각 화소의 개구 영역을 규정하는 차광막에 의해, 혹은 TFT 어레이 기판 상에 있어 TFT 위를 통과하도록 Al(알루미늄) 등의 금속막으로 이루어지는 데이터선에 의해, 관련 채널 영역이나 그 주변 영역을 차광하도록 구성하고 있다.
그리고 특히, TFT 어레이 기판 상에 있어서의 TFT 하측에도, 예컨대 고융점 금속으로 이루어지는 차광막을 마련하는 일이 있다. 이와 같이 TFT 하측에도 차광막을 마련하면, TFT 어레이 기판측으로부터의 이면 반사광이나, 복수의 전기 광학 장치를 프리즘 등을 거쳐서 조합하여 하나의 광학계를 구성하는 경우에 다른 전기 광학 장치로부터 프리즘 등을 관통해서 나온 투사광 등의 복귀광이, 당해 전기 광학 장치의 TFT에 입사하는 것을 미연에 막을 수 있다.
(특허 문헌1)
일본국 특허 공개 평성 제 4-133033호 공보
이러한 TFT를 제조하는 기술로서 SOI 기술이 알려져 있다. SOI 기술은 소자의 고속화나 저소비 전력화, 고 집적화를 도모할 수 있는 등의 이점을 갖고 있기 때문에, 예컨대 전기 광학 장치에 바람직하게 적용되고 있는 기술이다. 기판 상에차광층 및 절연체층을 형성하여 이루어지는 지지 기판과, 단결정 실리콘 등으로 이루어지는 단결정 반도체층을 포함하는 장치 형성층을 접합하여, 연마하는 방법 등에 의해 박막 단결정 반도체층을 형성하고, 그 박막 단결정 반도체층을 예컨대 액정 구동용 TFT에 적용하고 있다.
그리고, 박막 단결정 반도체층을 액정 구동용 TFT 등의 트랜지스터 소자에 적용하는 경우에는, 패터닝한 박막 단결정 반도체층을 습식 에칭하는 방법이나, 박막 단결정 반도체층을 산화하여 산화막으로 한 후, 그 산화막을 습식 에칭하는 방법 등에 의해 트랜지스터 소자를 구성하는 박막 단결정 반도체층의 막두께의 제어가 행해지고 있다.
그러나, 상기 박막 단결정 반도체층의 막두께 제어 공정에서는 산화막을 습식 에칭할 때에 박막 단결정 반도체층의 비형성 영역에서는, 접합 계면 또는 지지 기판측 절연체층이 에칭되고, 또한 그 하층의 차광층까지도 침범되는 경우가 있어서 본래의 차광 성능을 충분히 발휘할 수 없는 등의 불량이 발생하는 경우가 있었다.
본 발명은 상기 문제를 감안해서 이루어진 것으로서, SOI 기술이 적용되어 기판의 표면에 차광층이 형성된 전기 광학 기판에 있어서, 높은 신뢰성를 얻을 수 있는 전기 광학 기판을 수율 좋게 제조할 수 있는 방법을 제공하는 것을 목적으로 하고 있다. 보다 상세하게는 차광층을 이용함으로써 내광성이 우수하고, 또한 이 차광층이 제조 공정 상에 있어서 침범되는 등의 불량이 잘 발생되지 않는 전기 광학 기판의 제조 방법과, 그것을 이용한 전기 광학 장치의 제조 방법을 제공하는 것을 목적으로 하고 있다. 또한, 상기 제조 방법에 의해 제조할 수 있는, 신뢰성이 우수한 전기 광학 장치를 제공하는 것을 목적으로 하고 있다.
상기 과제를 해결하기 위해서 본 발명의 전기 광학 기판의 제조 방법은 지지 기판과, 반도체층을 구비한 반도체 기판을 접합하여 이루어지는 복합 기판을 이용한 전기 광학 기판의 제조 방법으로서, 지지 기판 상에 차광층을 소정 패턴으로 형성하는 공정과, 상기 소정 패턴의 차광층 상에 절연체층을 형성하는 공정과, 상기 절연체층 상에 반도체층을 소정 패턴으로써 형성하는 공정과, 상기 소정 패턴의 반도체층의 일부를 산화하여 산화층을 형성하는 공정과, 상기 산화층을 제거하는 공정을 포함하며, 상기 산화층의 층두께를 상기 절연체층의 층두께보다도 작게 하는 것을 특징으로 한다.
이러한 제조 방법에 의하면, 반도체층의 층두께를 제어하기 위해서, 그 반도체층의 일부를 산화하여 이를 제거하는 공정을 포함하며, 이 때 반도체층의 일부를 산화하여 형성되는 산화층(이하, 이를 희생 산화층이라고도 한다)의 층두께를 절연체층의 층두께보다도 작게 했기 때문에, 해당 산화층의 제거 공정에서 반도체층의 비형성 영역에 위치하는 절연체층이 침범된 경우에도, 해당 절연체층 전체가 에칭(또는 제거)되는 일이 없게 되어, 적어도 차광층이 침범될 염려가 적어져서 해당 차광막 형성에 의한 차광성이 충분히 부여되게 된다. 따라서, 불량이 적은 고신뢰성의 전기 광학 기판을 수율 좋게 제조할 수 있게 된다. 또한, 구체적으로는, 상기 산화층의 층두께를 상기 반도체층의 비형성 영역으로서, 또한 상기 차광층상에 형성된 절연체층의 층두께보다도 작게 하면, 해당 차광층이 산화막 제거 공정에서 침범되는 등의 불량 발생을 한층 더 확실하게 방지할 수 있게 된다.
또한, 상기 반도체층을 형성하는 공정 후에, 상기 반도체층을 패터닝하는 공정과, 그 소정 패턴의 반도체층의 일부를 산화하여 산화층을 형성하는 공정을 포함하게 할 수 있다. 또한, 상기 산화층을 제거하는 공정 후에, 상기 반도체층의 일부를 산화하여 게이트 산화층을 형성하는 공정을 포함하게도 할 수 있다.
또한, 상기 차광층과 상기 절연체층 사이에 질화 실리콘막 또는 질화 산화 실리콘막이 형성되게 할 수 있다. 관련 질화 실리콘막 또는 질화 산화 실리콘막은 치밀히 형성할 수 있기 때문에, 산소나 수분 등의 산화종의 투과율을 현저히 낮게 할 수 있다. 즉, 산소나 수분 등의 산화종은 치밀한 질화 실리콘막 또는 질화 산화 실리콘막을 투과하기 어렵기 때문에, 차광막이 산화하는 것을 방지 내지 억제하는 것이 가능해져서, 당해 차광 성능을 한층 더 높이는 것이 가능해진다. 그리고, 본 발명에서는 그 차광층 상에서 질화 실리콘막 또는 질화 산화 실리콘막 상에 형성되는 절연체층의 층두께를, 상기 희생 산화층보다도 크게 구성했기 때문에, 해당 질화 실리콘막 또는 질화 산화 실리콘막이 침범되는 등의 불량도 발생하여 어렵고, 한층 더 확실하게 차광 성능을 유지할 수 있다. 또한, 질화 실리콘막 또는 질화 산화 실리콘막은, 그 막두께를 크게 하면 착색의 문제가 발생하지만 본 발명에서는 상술한 바와 같이 질화 실리콘막 또는 질화 산화 실리콘막이 제조 공정에 있어서 침범되는 일도 없기 때문에, 질화 실리콘막 또는 질화 산화 실리콘막의 막두께를 작게 할 수 있어서 착색의 문제도 피할 수 있게 된다.
또한, 상기 반도체층을 형성하는 공정에서, 당해 반도체층을 포함하는 단결정 반도체 기판과, 상기 절연체층을 구비한 지지 기판을 접합하는 공정을 포함하게 할 수 있다. 이에 따라, 지지 기판과 반도체층을 구비한 반도체 기판을 접합하여 이루어지는 복합 기판을 얻을 수 있어서, 적절하게 본 발명의 반도체층을 형성할 수 있게 된다. 본 발명에 이용되는 지지 기판으로서는 투광성 절연 기판, 예컨대 석영 기판 등을 주체로 해서 구성하는 것이 바람직하다.
또한, 본 발명에 있어서는 차광막을 소정 패턴으로 형성하는 것으로 했지만, 예컨대 격자 형상, 스트라이프 형상, 섬 형상 등의 소정 형상의 평면 패턴을 갖는 차광막에 의해, 반도체층(예컨대, 채널 영역)을 하측으로부터 차광할 수 있다. 이러한 차광층으로서는, 고융점 금속 또는 고융점 금속의 규소 화합물에 의해 형성할 수 있고, 이 경우, 당해 전기 광학 장치 기판에 있어서의 차광성 기능을 충분히 발현하는 것이 가능해진다. 고융점 금속으로서는, 예컨대 Ti(티타늄), Cr(크롬), W(텅스텐), Ta(탄탈), Mo(몰리브덴), Pb(납) 등을 예시할 수 있고, 이들 금속 단체, 합금, 금속 실리사이드, 폴리 실리사이드, 이들을 적층한 것 등을 포함하는 막으로 상기 차광층을 구성할 수 있다.
또한, 상기 차광층상에 형성하는 절연체층으로서는 예컨대, 산화 실리콘을 주체로 해서 구성하는 것이 바람직하고, 예컨대 다층 구조를 채용할 수도 있다.
절연체층은 차광층을 완전히 피복하는, 예컨대 지지 기판의 거의 전면에 형성할 수 있지만, 예컨대 차광층보다도 한층 더 큰 격자 형상, 스트라이프 형상, 섬 형상 등의 형상의 평면 패턴을 갖고 있고, 절연부의 둘레는 평면적으로 봐서 차광층의 둘레로부터 이격되어 있다. 또한, 차광층과 질화 실리콘막 또는 질화 산화실리콘막 사이에는, 양자의 밀착성 향상을 목적으로 산화 실리콘막을 형성할 수 있다.
다음으로, 본 발명의 전기 광학 장치의 제조 방법은, 반도체 소자를 구비한 전기 광학 장치의 제조 방법으로서 상기 제조 방법을 이용하여, 상기 반도체 소자를 포함하는 전기 광학 기판을 제조하는 공정을 포함하는 것을 특징으로 한다. 즉, 전기 광학 장치를 스위칭 구동하기 위한 반도체 소자를 포함하는 반도체 기판으로서, 상기 제조 방법에 의해 획득할 수 있는 전기 광학 기판을 적용함으로써, 차광성이 우수하며, 신뢰성이 높은 반도체 기판을 제공하는 것이 가능해진다.
또한, 본 발명의 전기 광학 장치는 기판 상에 반도체 소자를 구비하여 이루어지는 전기 광학 장치로서, 상기 기판 상에는 소정 패턴의 차광층과, 해당 차광층 상에 형성된 절연체층과, 해당 절연체층 상에 형성된 소정 패턴의 반도체층을 포함하고, 상기 차광층과 상기 반도체층 사이에 형성된 절연체층의 층두께가, 표시 영역에서 0.4㎛ 이상인 것을 특징으로 한다.
전기 광학 장치에 있어서는 표시에 기여하는 표시 영역과, 그 밖의 영역인 비 표시 영역을 형성하되, 비 표시 영역의 기판 상에 주변 구동 회로를 탑재하는 경우에, 비 표시 영역에서는 반도체 소자의 구동 전압을 12V정도로 할 필요가 있기 때문에, 그 반도체 장치에 있어서는 반도체층의 층두께가 0.2㎛이상이 될 필요가 있다. 한편, 비 표시 영역에서 이러한 반도체층을 형성하는 경우에는, 표시 영역에서는 설계상 0.07㎛이하의 막두께가 된다. 여기서, 표시 영역과 비 표시 영역의 반도체층을 같은 공정에서 형성하는 경우, 적어도 0.2㎛이상의 막두께를 갖는 반도체층을 형성해야 하지만, 이 0.2㎛이상의 막두께를 갖는 반도체층을 표시 영역에서 0.07㎛정도로 하기 위해서는, 0.13㎛정도의 막두께의 반도체층을 제거할 필요가 있다. 이 제거 방법에서 상술한 바와 같은 희생 산화막을 형성하여 이를 제거하는 방법을 채용한 경우, 산화에 의한 체적 팽창을 고려하고 0.3㎛정도의 희생 산화막을 형성해야 한다. 따라서, 상기 전기 광학 기판의 제조 방법에서 나타낸 바와 같이, 당해 반도체층의 하측에 형성되는 절연체층은 이 희생 산화막의 막두께 이상, 예컨대 막의 화학적 연마 등에 의한 마진을 고려하고 0.4㎛ 정도는 적어도 필요로 하는 것이다. 바꿔 말하면, 0.4㎛ 정도의 막두께의 절연체층을 형성함으로써, 절연체층이 침범되어 내부의 차광막 등이 박리되는 등의 불량도 해소할 수 있어, 신뢰성이 높은 전기 광학 장치를 제공하는 것이 가능해지는 것이다.
도 1은 본 발명의 제조 방법에 의해 획득할 수 있는 전기 광학 기판의 단면 구성도,
도 2는 도 1에 도시한 전기 광학 기판의 제조 공정을 나타내는 단면 공정도,
도 3은 도 2에 이어지는 전기 광학 기판의 제조 공정을 나타내는 단면 공정도,
도 4는 본 발명의 전기 광학 장치의 실시예인 액정 장치의 등가 회로도,
도 5는 도 4에 도시한 액정 장치의 TFT 어레이 기판의 서로 인접하는 복수의 화소군을 나타내는 평면도,
도 6은 도 5의 A-A' 선에 따른 단면도,
도 7은 본 실시예의 액정 장치의 TFT 어레이 기판을 그 위에 형성된 각 구성요소와 함께 나타내는 평면도,
도 8은 도 7의 H-H' 선에 따른 단면도,
도 9는 도 1에 나타내는 전기 광학 기판의 제조 공정의 다른 예를 나타내는단면 공정도.
도면의 주요 부분에 대한 부호의 설명
1a : 반도체층 10 : TFT 어레이 기판
20 : 대향 기판 11a : 제 1 차광막(차광층)
12 : 제 1 층간 절연막(절연체층) 30 : TFT
206 : 단결정 실리콘층(반도체층) 210 : 지지 기판
211 : 차광층 212 : 절연체층
214 : 접착층 215 : 보호층
216 : 접합 절연층 226a : 희생 산화층(산화층)
이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다. 또한, 이하의 도면에 있어서는 도면을 보기 쉽게 하기 위해서, 각 구성 요소의 막두께나 치수의 비율 등은 적절히 다르게 했다.
(전기 광학 기판)
우선, 본 발명의 제조 방법에 의해 제공되는 전기 광학 기판의 구성에 대하여 설명한다. 도 1은, 본 발명에 관한 전기 광학 기판의 단면 구성도이다. 이 도 1에 나타내는 전기 광학 기판(200)은 지지 기판(210)과, 이 지지 기판(210) 상에형성되어 소정의 형상으로 패터닝된 차광층(211)과, 이 차광층(211)을 피복하도록 형성된 산화 실리콘막으로 이루어지는 접착층(214)과, 접착층(214) 상에 형성된 질화 실리콘막 또는 질화 산화 실리콘막으로 이루어지는 보호층(215)과, 또한 보호층(215) 상에 형성된 절연체층(212)과, 이 절연체층(212) 상에 접합 절연층(216)을 거쳐서 형성된 단결정 실리콘층(반도체층:206)을 구비하여 구성되어 있다. 여기서는, 예컨대 차광층(211)에 하측부터 덮여지는 위치의 반도체층(206)에, 트랜지스터 소자 등의 각종 스위칭 소자가 형성되어 이루어져 있다.
다음으로, 도 1에 나타내는 전기 광학 기판(200)의 제조 방법에 대하여, 도 2 및 도 3을 참조하여 설명한다. 도 2 및 도 3은, 도 1에 나타내는 전기 광학 기판의 제조 공정을 나타내는 단면 공정도이며, 도 2(a)~(d), 도 3(a)~(c)는 각각 각 공정에서의 단면도를 나타내고 있다. 또한, 이하에 나타내는 제조 방법은 일례로서, 본 발명은 이하에 기재된 것에 한정되지 않는다.
우선, 도 2(a)에 도시하는 바와 같이 지지 기판(210) 상의 전면에 차광층(211)을 형성한다. 지지 기판(210)으로서는, 예컨대 두께 1.2mm의 석영 기판을 이용할 수 있다. 차광층(211)은, 예컨대 텅스텐 실리사이드를 스퍼터법에 의해 100~250nm 정도의 두께, 보다 바람직하게는 200nm의 두께로 퇴적함으로써 얻어진다. 또한, 이 차광층(211)의 재료는 본 실시예에 한정되는 것이 아니라, 제조하는 장치의 열처리 최고 온도에 대하여 안정된 재료라면 어떠한 재료를 이용해도 문제는 없다. 예컨대 그 외에도 몰리브덴, 탄탈 등의 고융점 금속이나 다결정 실리콘, 또는 몰리브덴 실리사이드 등의 실리사이드가 바람직한 재료로 이용되고, 형성법도 스퍼터법 외에 CVD법, 전자 빔 가열 증착법 등을 이용할 수 있다.
다음으로, 도 2(a)에 나타내는 차광층(211) 상에, 소정의 평면 형상으로 포토 레지스트를 도포하고, 이 포토 레지스트를 마스크로 해서 차광층(211)의 에칭을 행하며, 그 후 포토 레지스트를 박리하여 도 2(b)에 도시하는 바와 같이 소정의 패턴의 차광층(211)이 형성된 지지 기판을 얻는다. 상기 포토 레지스트는 트랜지스터 소자 형성 영역에 대응하는 위치 외에, 트랜지스터 소자의 비형성 영역(트랜지스터 소자의 주변 영역)에도 마찬가지로 형성한다. 여기서, 트랜지스터 소자의 비형성 영역이란, 구체적으로는 트랜지스터 소자 형성 영역의 주변 영역에 존재하는, 대향 기판 접합을 위한 밀봉(seal)재를 도포하는 밀봉 영역이나, 데이터선, 주사선을 구동하기 위한 구동 회로의 주변부, 입출력 신호선을 접속하기 위한 접속 단자를 형성하는 단자 패드 영역 등을 가리킨다.
다음으로, 도 2(c)에 도시하는 바와 같이, 예컨대 산화 실리콘막으로 이루어지는 접착층(214), 및 질화 실리콘막 또는 질화 산화 실리콘막 중 어느 하나로 이루어지는 보호층(215)을, 패터닝된 차광층(211)을 피복하도록 예컨대, 스퍼터법 등에 의해 형성한다. 또한, 그 보호층(215) 상에 예컨대, 산화 실리콘막으로 이루어지는 절연체층(212)을 퇴적한다. 이러한 산화 실리콘막은, 예컨대 스퍼터법, 혹은 TEOS(테트라에틸 오소실리케이트)를 이용한 플라즈마 CVD 법에 의해 퇴적시킨다. 또한, 절연체층(212)의 재료로서는, 상기 산화 실리콘막 외에, 예컨대 NSG(논 도프트 실리케이트 글라스), PSG(인 실리케이트 글라스), BSG(붕소 실리케이트 글라스), BPSG(붕소인 실리케이트 글라스) 등의 고절연성 글라스 등을 이용할 수있다.
다음으로, 도 2(d)에 도시하는 바와 같이 절연체층(212)의 표면을, 차광층(211) 상에 소정의 막두께를 남기는 조건으로, 예컨대 연마 후의 차광층(211) 상의 층두께가 0.4㎛ 정도가 되도록 글로벌하게 연마하여 평탄화한다. 또한, 연마에 의한 평탄화 수법으로서는, 예컨대 CMP(화학적 기계 연마)법을 이용할 수 있다.
다음으로, 도 3(a)에 도시하는 바와 같이 도 2(d)에 나타낸 절연체층 부착 지지 기판(210)과 단결정 실리콘 기판(단결정 반도체 기판:260)의 접합을 행한다. 접합에 이용하는 단결정 실리콘 기판(260)은, 접합 절연층(216) 상에 단결정 실리콘층(226)이 형성된 구성을 이루고, 접합 절연층(216)과 상기 지지 기판(210)의 절연체층(212)을 접합하는 것으로 하고 있다.
이와 같은 접합 공정 후, 단결정 실리콘층(226)의 막두께 제어를 행한다. 이 경우, 예컨대 도 3(b)에 도시하는 바와 같이 단결정 실리콘층(226)을 산화하여 소정의 층두께의 희생 산화층(226a)을 형성하고, 또한 희생 산화층(226a) 상에, 소정의 평면 형상으로 포토 레지스트를 도포하며, 이 포토 레지스트를 마스크로 해서 단결정 실리콘층(206)과 희생 산화층(226a)의 에칭을 행하고, 그 후 포토 레지스트를 박리하여 도 3(c)에 도시하는 바와 같이 소정의 패턴의 단결정 실리콘층(226) 및 희생 산화층(226a)의 적층 구조를 얻는다. 그리고, 희생 산화층(226a)을 드라이 에칭, 혹은 습식 에칭에 의해 제거하는 것으로, 소정 막두께의 단결정 실리콘층(반도체층:206)을 얻는다. 이상과 같은 방법에 의해, 도 1에 나타내는 것같은 반도체층(206)을 구비한 전기 광학 기판(200)을 얻을 수 있다.
또한, 도 9에 나타내는 것 같은 방법에 의해서도 도 1에 나타낸 반도체층(206)을 구비한 전기 광학 기판(200)을 얻을 수 있다. 즉, 도 9(a)에 도시하는 바와 같이 도 2(d)에 나타낸 절연체층 부착 지지 기판(210)과, 단결정 실리콘 기판(단결정 반도체 기판:260)의 접합을 행한다. 접합에 이용하는 단결정 실리콘 기판(260)은 접합 절연층(216) 상에 단결정 실리콘층(226)이 형성된 구성을 이루며, 접합 절연층(216)과 상기 지지 기판(210)의 절연체층(212)을 접합하는 것으로 하고 있다.
이와 같은 접합 공정 후, 단결정 실리콘층(226) 상에, 소정의 평면 형상으로 포토 레지스트를 도포하고, 이 포토 레지스트를 마스크로서 단결정 실리콘층(226)의 에칭을 행하고, 그 후 포토 레지스트를 박리하여 도 9(b)에 도시하는 바와 같이 소정의 패턴의 단결정 실리콘층(226)을 얻는다. 다음으로, 형성한 단결정 실리콘층(226)의 막두께 제어를 행한다. 이 경우, 예컨대 도 9(c)에 도시하는 바와 같이 단결정 실리콘층(226)의 일부를 산화하여 소정의 층두께의 희생 산화층(226a)을 형성하고, 이 희생 산화층(226a)을 드라이 에칭, 혹은 습식 에칭에 의해 제거함으로써, 소정 막두께의 단결정 실리콘층(반도체층:206)을 얻는다. 이상과 같은 방법에 의해, 도 1에 나타내는 것 같은 반도체층(206)을 구비한 전기 광학 기판(200)을 얻을 수 있다.
이상과 같은 본 실시예의 제조 방법에서는, 접합 공정 후, 패터닝된 단결정 실리콘층(226)의 층두께를 제어하기 위해서, 그 단결정 실리콘층(226)의 두께 방향으로 일부를 산화하여 이것을 제거하는 공정을 포함하고 있지만, 그 제거 공정에서 단결정 실리콘층(226)의 일부를 산화하여 형성되는 희생 산화층(226a)의 층두께를 지지 기판(210)측 절연체층(212)의 층두께보다도 작게 했다. 구체적으로는, 도 3 및 도 9에 도시하는 바와 같이 차광층(211)상에 형성된 절연체층(212)의 층두께(A)보다도, 희생 산화층(226a)의 층두께(B)를 작은 값으로 했기 때문에 희생 산화층(226a)의 제거 공정(에칭 공정)에 있어서, 단결정 실리콘층(226)의 비형성 영역에 위치하는 절연체층(211)이 침범된 경우에도, 차광층(211)과 절연체층(211) 사이에 형성한 보호층(215), 나아가서는 차광층(211)까지 박리가 발생하는 등의 불량 발생을 방지할 수 있게 된다. 따라서, 차광막(211) 형성에 의한 차광성 부여가 확실히 발현되게 되어, 불량이 적은 고신뢰성의 전기 광학 기판을 수율 좋게 제조할 수 있게 된다.
또한, 차광층(211)과 절연체층(211) 사이에 형성한 질화 실리콘막 또는 질화 산화 실리콘막을 주체로 해서 구성되는 보호층(215)이 침범되는 일이 없기 때문에, 당해 전기 광학 기판의 신뢰성이 향상된다. 즉, 질화 실리콘막 또는 질화 산화 실리콘막은 치밀하게 형성할 수 있기 때문에, 산소나 수분 등의 산화종의 투과율을 현저히 낮게 할 수 있으므로 보호층(215)의 형성에 의해 차광층(211)이 산화하는 것을 방지 내지 억제하는 것이 가능해져서, 당해 차광 성능을 한층 더 높이는 것이 가능해진다. 그리고, 본 실시예에서는, 그 보호층(215) 상에 형성되는 절연체층(211)의 층두께(A)를, 희생 산화층(226a)의 층두께(B)보다도 크게 구성했기 때문에, 보호층(215)이 침범되는 등의 불량도 발생하기 어려워서, 한층 더 확실하게 차광 성능의 유지를 확립할 수 있다. 또한, 질화 실리콘막 또는 질화 산화 실리콘막으로 이루어지는 보호층(215)은, 그 막두께를 크게 하면 착색의 문제가 발생하지만, 본 실시예에서는 상술한 바와 같이 보호층(215)이 제조 공정에 있어서 침범되는 일도 없기 때문에, 해당 보호층(215)의 막두께를 작게 할 수 있어서, 착색의 문제도 회피할 수 있게 된다.
(액정 장치)
도 4는 전기 광학 장치로서의 액정 장치의 화상 형성 영역(화소부 혹은 표시 영역)을 구성하는 매트릭스 형상으로 형성된 복수의 화소에 있어서의 각종 소자, 배선 등의 등가 회로이다. 또한, 도 5는, 데이터선, 주사선, 화소 전극, 차광막 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소군을 확대하여 나타내는 평면도이다.
또한, 도 6은 도 5의 A-A' 단면도이다. 또한, 도 6에 있어서는, 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해서, 각 층이나 각 부재마다 축척을 다르게 했다.
도 4에 있어서, 본 실시예에 의한 액정 장치의 화상 표시 영역(화소부 혹은 표시 영역)을 구성하는 매트릭스 형상으로 형성된 복수의 화소는, 매트릭스 형상으로 복수 형성된 화소 전극(9a)과 화소 전극(9a)을 제어하기 위한 TFT(트랜지스터 소자:30)로 이루어지고, 화상 신호가 공급되는 데이터선(6a)이 해당 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기록되는 화상 신호(S1, S2,…,Sn)는, 이 순서대로 선(線)순차로 공급해도 상관없고, 서로 인접하는 복수의 데이터선(6a) 끼리에 대하여, 그룹별로 공급하도록 해도 된다. 또한, TFT(30)의 게이트에 주사선(3a)이 전기적으로 접속되어 있어서, 소정의 타이밍으로 주사선(3a)에 펄스식으로 주사 신호(G1, G2,…, Gm)를, 이 순서대로 선순차로 전압을 가하도록 구성되어 있다. 화소 전극(9a)은 TFT(30)의 드레인에 전기적으로 접속되어 있어서, 스위칭 소자인 TFT(30)를 일정 기간만 그 스위치를 닫음으로써 데이터선(6a)으로부터 공급되는 화상 신호(S1, S2,…, Sn)를 소정의 타이밍으로 기록한다.
화소 전극(9a)을 거쳐서 액정에 기록된 소정 레벨의 화상 신호(S1, S2,…, Sn)는 대향 기판(20:도 6참조)에 형성된 대향 전극(21:도 6참조)과의 사이에 일정 기간 유지된다. 액정은 인가되는 전압 레벨에 의해 분자 집합의 배향이나 질서가 변화함으로써, 광을 변조하여, 계조 표시를 가능하게 한다. 노멀 화이트 모드라면 인가된 전압에 따라 입사광이 액정 부분을 통과 불가능하게 되고, 노멀 블랙 모드라면 인가된 전압에 따라 입사광이 액정 부분을 통과 가능하게 되어서, 전체적으로 액정 장치로부터는 화상 신호에 따른 계조를 가지는 광이 출사한다. 여기서, 유지된 화상 신호가 리크하는 것을 막기 위해서, 화소 전극(9a)과 대향 전극 사이에 형성되는 액정 용량과 병렬로 축적 용량(70)을 부가한다. 예컨대, 화소 전극(9a)의 전압은, 데이터선에 전압이 인가된 시간보다도 3자리수나 긴 시간만큼 축적 용량(70)에 의해 유지된다.
이에 따라, 유지 특성은 더욱 개선되어 콘트래스트비가 높은 액정 장치를 실현할 수 있다. 본 실시예에서는 특히, 이러한 축적 용량(70)을 형성하기 위해서,후술한 바와 같이 주사선과 동층, 또는 도전성 차광막을 이용하여 저(低)저항화된 용량선(3b)을 마련하고 있다.
다음으로, 도 5에 근거하여 TFT 어레이 기판의 화소부(화상 표시 영역) 내의 평면 구조에 대하여 상세하게 설명한다. 도 5에 도시하는 바와 같이 액정 장치의 TFT 어레이 기판 상의 화소부 내에는, 매트릭스 형상으로 복수의 투명한 화소 전극(9a:점선부(9a')에 의해 윤곽이 표시되어 있다)이 마련되어 있고, 화소 전극(9a)의 종횡 경계 각각에 따라 데이터선(6a), 주사선(3a) 및 용량선(3b)이 설치된다. 데이터선(6a)은 콘택트 홀(5)을 거쳐서 단결정 실리콘층의 반도체층(1a) 중 후술한 소스 영역에 전기적으로 접속되어 있고, 화소 전극(9a)은 콘택트 홀(8)을 거쳐서 반도체층(1a) 중 후술한 드레인 영역(1e)에 전기적으로 접속되어 있다. 또한, 반도체층(1a) 중 채널 영역(1a':도면 중 우상(右上)향 사선 영역;도 6 참조)에 대향하도록 주사선(3a)이 배치되어 있으며, 주사선(3a)은 게이트 전극으로서 기능한다.
용량선(3b)은 주사선(3a)을 따라 거의 직선형상으로 신장하는 본선부(즉, 평면적으로 봐서, 주사선(3a)을 따라 형성된 제 1 영역)과, 데이터선(6a)과 교차하는 개소에서 데이터선(6a)을 따라 전단측(도면 중 상방향)으로 돌출한 돌출부(즉, 평면적으로 봐서 데이터선(6a)을 따라 연장되어 마련된 제 2 영역)을 갖는다.
그리고, 도면 중 우상향 사선으로 나타낸 영역에는, 도 1에 나타낸 차광층(211)에 대응하는 복수의 제 1 차광막(11a)이 설치된다. 보다 구체적으로는, 제 1 차광막(11a)은 각각 화소부에서 반도체층(1a)의 채널 영역을 포함하는TFT를 TFT 어레이 기판의 측으로부터 봐서 피복하는 위치에 마련되어 있고, 또한 용량선(3b)의 본선부에 대향하여 주사선(3a)을 따라 직선형상으로 신장하는 본선부와, 데이터선(6a)과 교차하는 개소에서 데이터선(6a)을 따라 인접하는 단측(즉, 도면중 하향)으로 돌출한 돌출부를 갖는다. 제 1 차광막(11a)의 각 단(화소행)에 있어서의 하향 돌출부의 선단은, 데이터선(6a) 밑에서 다음 단에 있어서의 용량선(3b)의 상향 돌출부의 선단과 겹쳐져 있다. 이 겹친 개소에는, 제 1 차광막(11a)과 용량선(3b)을 서로 전기적 접속하는 콘택트 홀(13)이 설치된다. 즉, 본 실시예에서는, 제 1 차광막(11a)은 콘택트 홀(13)에 의해 전단 혹은 후단의 용량선(3b)에 전기적 접속되어 있다.
본 실시예에 있어서, 화소 전극(9a) 및 TFT는 화소부 내에만 설치되지만, 제 1 차광막(11a)은 화소부 내뿐만 아니라, 차광을 필요로 하지 않는 화소부의 외측의 영역(화소부의 주변 영역), 즉 대향 전극 기판을 접합하기 위한 밀봉재를 도포하는 밀봉 영역이나, 입출력 신호선을 접속하기 위한 외부 회로 접속 단자가 형성된 단자 패드 영역 등에도 동일한 패턴을 2차원적으로 전개하는 형태로 형성할 수 있다. 이에 의해서, 제 1 차광막(11a) 위에 형성하는 절연체층을 연마하여 평탄화할 때에, 화소부 내와 화소부의 주변 영역의 요철 상태가 거의 같아지기 때문에, 균일하게 평탄화할 수 있어, 단결정 실리콘층을 양호한 상태로 접합할 수 있다.
다음으로, 도 6에 근거하여, 액정 장치의 화소부 내의 단면 구조에 대하여 설명한다. 도 6에 도시하는 바와 같이 액정 장치는, 광 투과성 기판의 일례를 구성하는 TFT 어레이 기판(10)과, 이것에 대향 배치되는 투명한 대향 기판(20)을 구비하고 있다. TFT 어레이 기판(10)은, 석영 기판(10A)을 구비하여 이루어지고, 대향 기판(20)은, 유리 기판(석영 기판이여도 된다:20A)을 구비하고 있다. TFT 어레이 기판(10)에는, 화소 전극(9a)이 마련되어 있고, 그 상측에는 연마 처리 등의 소정의 배향 처리가 실시된 배향막(40)이 설치된다. 화소 전극(9a)은 예컨대, ITO 막(인듐 틴 옥사이드 막) 등의 투명 도전성 박막으로 이루어진다. 또한 배향막(16)은 예컨대, 폴리 이미드 박막 등의 유기 박막으로 이루어진다.
한편, 대향 기판(20)에는 TFT 어레이 기판(10) 상의 데이터선(6a), 주사선(3a), 화소 스위칭용 TFT(30)의 형성 영역에 대향하는 영역, 즉 각 화소부의 개구 영역 이외의 영역에 제 2 차광막(23)이 설치된다. 또한, 제 2 차광막(23) 상을 포함한 대향 기판(20) 상에는, 그 전면에 걸쳐서 대향 전극(공통 전극:21)이 설치된다. 대향 전극(21)도 TFT 어레이 기판(10)의 화소 전극(9a)과 같이 ITO 막 등의 투명 도전성 막으로 형성되어 있다. 제 2 차광막(23)의 존재에 의해, 대향 기판(20) 측으로부터의 입사광이 화소 스위칭용 TFT(30)의 반도체층(11a)의 채널 영역(1a')이나 저농도 소스 영역(1b), 저농도 드레인 영역(1c)에 침입하는 일은 없다. 또한, 제 2 차광막(23)은 컬러 필터를 구비한 구성의 표시 장치에 있어서는, 콘트래스트비의 향상, 색재의 혼색 방지 등의 기능, 이른바 블랙 매트릭스로서의 기능을 발현하는 것이 가능하다. 또한, 상기 대향 전극(21)의 상측 전면에 배향막(60)이 형성되어 있다. 이 배향막(60)은, 폴리이미드 등의 유기 배향막 외에 산화 실리콘 등을 사방 증착하여 형성한 무기 배향막을 적용할 수 있다.
이와 같이 구성되어, 화소 전극(9a)과 대향 전극(21)이 대면하도록 배치된TFT 어레이 기판(10)과 대향 기판(20) 사이에는, 밀봉재(도시 생략)에 의해 둘러싸인 공간에 액정이 봉입되어 액정층(50)이 형성된다. 액정층(50)은 화소 전극(9a) 으로부터의 전계가 인가되지 않은 상태로 배향막(40, 60)에 의해 소정의 배향 상태를 채용한다. 액정층(50)은 예컨대 일종 또는 수종류의 네마틱 액정을 혼합한 액정으로 이루어진다. 밀봉재는 두개의 기판(10, 20)을 그들 주변에서 접합하기 위한, 예컨대 광경화성 수지나 열경화성 수지로 이루어지는 접착제이며, 양 기판간 거리를 소정값으로 하기 위한 글라스 파이버 혹은 글라스 비드 등의 스페이서가 혼입되어 있다.
도 6에 도시하는 바와 같이 화소 스위칭용 TFT(30)에 각각 대향하는 위치에 있어서 TFT 어레이 기판(10) 표면의 각 화소 스위칭용 TFT(30)에 대응하는 위치에는 제 1 차광막(11a)이 각각 설치된다. 여기서, 제 1 차광막(11a)은 바람직하게는 불투명한 고융점 금속의 Ti, Cr, W, Ta, Mo 및 Pb 중 적어도 하나를 포함한, 금속단체, 합금, 금속실리사이드 등으로 구성된다.
이러한 재료로 구성하면, TFT 어레이 기판(10) 상의 제 1 차광막(11a)의 형성 공정 후에 행해지는 화소 스위칭용 TFT(30)의 형성 공정에서의 고온 처리에 의해, 제 1 차광막(11a)이 파괴되거나 용융되지 않도록 할 수 있다. 본 실시예에 있어서는, TFT 어레이 기판(10)에 제 1 차광막(11a)이 형성되어 있기 때문에, TFT 어레이 기판(10) 측으로부터의 복귀광 등이 화소 스위칭용 TFT(30)의 채널 영역(1a')이나 LDD 영역(1b, 1c)에 입사하는 사태를 미연에 막을 수 있어서 광 전류의 발생에 의해 트랜지스터 소자로서의 화소 스위칭용 TFT(30)의 특성이 열화하는 일은 없다.
또한, 제 1 차광막(11a)과 반도체층(1a) 사이에는, 도 1에 나타낸 구성과 같이, 산화 실리콘막으로 이루어지는 접착층(14), 질화 실리콘막 또는 질화 산화 실리콘막으로 이루어지는 보호층(15), 산화 실리콘막으로 이루어지는 제 1 층간 절연막(절연체층:12)이 설치된다. 제 1 층간 절연막(12)은, 화소 스위칭용 TFT(30)를 구성하는 반도체층(1a)을 제 1 차광막(11a)으로부터 전기적으로 절연하기 위해서 마련되는 것이다. 더욱이, 제 1 층간 절연막(12)은 TFT 어레이 기판(10)의 전면에 형성되어 있고, 제 1 차광막(11a) 패턴의 단차를 해소하기 위해서 표면을 연마하여 평탄화 처리가 실시되어 있다. 즉, 도 1에 나타내는 본 발명의 전기 광학 기판에 있어서는, 제 1 층간 절연막(12)이 절연체층(212)에 대응하여 TFT(30)를 구성하고 있는 반도체층(1a)이 반도체층(206)에 대응하고 있다. 그리고, 본 실시예의 액정 장치는, 상술한 도 1의 전기 광학 기판(200)의 제조 방법에 의해, TFT 어레이 기판(10)을 제조하게 되어 있다.
즉, 본 실시예의 액정 장치의 제조 방법은 이하의 공정을 적어도 포함하는 것으로 되어 있다. 즉, 도 2~도 3에 나타낸 공정을 이용하여 반도체층(1a)을 구비한 기판을 제조하는 공정과, 해당 기판의 반도체층(1a)에, 채널 영역(1a'), 저농도 소스 영역(1b), 저농도 드레인 영역(1c), 고농도 소스 영역(1d), 고농도 드레인 영역(1e), 제 1 축적 용량 전극(1f), 주사선(3a), 용량선(3b), 제 2 층간 절연막(4), 데이터선(6a), 제 3 층간 절연막(7), 콘택트 홀(8), 화소 전극(9a)을 종래와 동일한 방법(예컨대, 포토리소그래픽법)에 의해 형성하고, 또한 화소 전극(9) 상에 배향막(40)을 형성하여 TFT 어레이 기판(10)을 제조하는 공정을 포함하고 있다. 또한, 동일한 공정에 의해 기판 상에 제 2 차광막(23), 대향 전극(21), 배향막(60)을 형성하여 대향 기판(20)을 획득하는 공정과, 상술한 바와 같이 각 층이 형성된 TFT 어레이 기판(10)과 대향 기판(20)을, 배향막의 배향 방향이 교차(예컨대 90°)되도록 배치하며, 셀 두께가 4㎛이 되도록 밀봉재(도시 생략)에 의해 접합하여, 하늘 패널을 제작한다. 액정으로서는 TN 액정을 사용하되, 이 액정을 패널 내에 봉입하여 본 실시예의 액정 장치를 얻을 수 있다.
또한, 본 실시예에 있어서 제 1 층간 절연막(12)은 상술한 전기 광학 장치의 제조 방법을 예로 들었지만 그 외에, 예컨대 NSG(논 도프드 실리케이트 글라스), PSG(인 실리케이트 글라스), BSG(붕소 실리케이트 글라스), BPSG(붕소인 실리케이트 글라스) 등의 고절연성 유리 또는, 질화 실리콘막 등에 의해 구성할 수 있다. 또한, 이 제 1 층간 절연막(12)은 제 1 차광막(11a)이 화소 스위칭용 TFT(30) 등을 오염시키는 사태를 미연에 막도록 되어 있지만, 본 실시예의 액정 장치에서는 액정 장치의 제조 공정 중에, 이 제 1 층간 절연막(12)이 에칭되어 얇아지는 것을 방지할 수 있기 때문에, 보다 효과적으로 제 1 차광막(11a)으로부터의 확산을 방지할 수 있게 되어 있다.
또한, 본 실시예의 액정 장치에서는 제 1 차광막(11a)과 반도체층(1a) 사이에 형성된 제 1 층간 절연막의 층두께(A)가 표시 영역에서 0.4㎛이상으로 되어 있다. 액정 장치에 있어서는, 표시에 기여하는 표시 영역과, 그 주변의 비 표시 영역을 형성한 경우에, 비 표시 영역에 형성하는 회로(예컨대, 도 7에 나타낸 바와같은 데이터선 구동 회로(101), 주사선 구동 회로(104))에서는, 12V 정도의 구동 전압을 필요로 하기 때문에, 반도체층의 층두께가 0.2㎛이상이 될 필요하게 된다. 한편, 비 표시 영역에서 이러한 반도체층을 형성하는 경우에는, 표시 영역에서는 설계상 0.07㎛이하의 막두께가 된다.
여기서, 표시 영역과 비 표시 영역의 반도체층을 같은 공정으로 형성하는 경우, 적어도 0.2㎛이상의 막두께를 갖는 반도체층을 형성해야 하지만, 이 0.2㎛이상의 막두께를 갖는 반도체층을, 표시 영역에서 0.07㎛정도로 하기 위해서는, 0.13㎛ 정도의 막두께의 반도체층을 제거할 필요가 있다.
이 제거 방법으로 상술한 바와 같은 희생 산화막(226a:도 3 참조)을 형성하고 이것을 제거하는 방법을 채용한 경우, 산화에 의한 체적 팽창을 고려하여 0.3㎛ 정도의 희생 산화막(226a:도 3 참조)을 형성해야 한다. 따라서, 반도체층(1a)의 하측에 형성되는 제 1 층간 절연막(12)은 이 희생 산화막(226a)의 막두께 이상, 예컨대 0.4㎛정도는 적어도 필요로 하는 것이다. 바꿔 말하면, 제 1 층간 절연막(12)의 막두께를 0.4㎛정도로 함으로써, 제조 공정에 있어서 해당 제 1 층간 절연막(12)이 침범되어서, 내부의 제 1 차광막(11a) 등이 박리하는 등의 불량도 해소할 수 있어, 신뢰성이 높은 액정 장치를 제공하는 것이 가능해지는 것이다.
다음으로, 본 실시예에서는, 게이트 절연막(2)을 주사선(3a)에 대향하는 위치로부터 연장하여 마련하여 유전체막으로서 이용하고, 반도체막(1a)을 연장하여 마련하여 제 1 축적 용량 전극(1f)으로 하고, 또한 이들에 대향하는 용량선(3b)의 일부를 제 2 축적 용량 전극으로 함으로써 축적 용량(70)이 구성되어 있다. 보다상세하게는 반도체층(1a)의 고농도 드레인 영역(1e)이 데이터선(6a) 및 주사선(3a) 밑으로 연장되어 마련되고, 마찬가지로 데이터선(6a) 및 주사선(3a)을 따라 신장하는 용량선(3b) 부분에 절연막(2)을 거쳐서 대향 배치되어 제 1 축적 용량 전극(반도체층:1f)이 되어 있다. 특히 축적 용량(70)의 유전체로서의 절연막(2)은 고온 산화에 의해 단결정 실리콘층 상에 형성되는 TFT(30)의 게이트 절연막(2)이 분명하기 때문에, 얇고 또한 고내압(高耐壓)인 절연막으로 할 수 있어서 축적 용량(70)은 비교적 소면적으로 대용량의 축적 용량으로서 구성할 수 있다.
또한, 축적 용량(70)에 있어서는 도 5 및 도 6으로부터 알 수 있는 바와 같이, 제 1 차광막(11a)은 제 2 축적 용량 전극으로서의 용량선(3b)의 반대측에서 제 1 축적 용량 전극(1f)에 제 1 층간 절연막(12)을 거쳐서 제 3 축적 용량 전극으로서 대향 배치됨으로써(도 6의 우측의 축적 용량(70) 참조), 축적 용량이 더 부여되도록 구성되어 있다. 즉, 본 실시예에서는 제 1 축적 용량 전극(1f)을 사이에 두고 양측에 축적 용량이 부여되는 적층 축적 용량 구조가 구축되어 있어서 축적 용량이 보다 증가한다. 따라서, 해당 액정 장치가 가진, 표시 화상에 있어서의 플리커나 눌어붙음을 방지하는 기능이 향상된다.
그 결과, 데이터선(6a) 아래의 영역 및 주사선(3a)을 따라 액정의 디스클리네이션이 발생하는 영역(즉, 용량선(3b)이 형성된 영역)인 개구 영역을 제외한 공간을 유효하게 이용하여, 화소 전극(9a)의 축적 용량을 늘릴 수 있다.
본 실시예에서는 특히, 제 1 차광막(11a:및 이것에 전기적 접속된 용량선(3b))이 정전위원에 전기적 접속되어 있어서, 제 1 차광막(11a) 및용량선(3b)은 정전위로 된다. 따라서, 제 1 차광막(11a)에 대향 배치되는 화소 스위칭용 TFT(30)에 대하여 제 1 차광막(11a)의 전위 변동에 악영향을 미치는 일은 없다. 또한, 용량선(3b)은 축적 용량(70)의 제 2 축적 용량 전극으로서 양호하게 기능할 수 있다. 이 경우, 정전위원으로서는 당해 액정 장치를 구동하기 위한 주변 회로(예컨대, 주사선 구동 회로, 데이터선 구동 회로 등)에 공급되는 부전원, 정전원 등의 정전위원, 접지 전원, 대향 전극(21)에 공급되는 정전위원 등을 들 수 있다. 이와 같이 주변 회로 등의 전원을 이용하면, 전용 전위 배선이나 외부 입력 단자를 마련할 필요없이 제 1 차광막(11a) 및 용량선(3b)을 정전위로 할 수 있다.
또한, 도 5 및 도 6에 나타낸 바와 같이, 본 실시예에서는 TFT 어레이 기판(10)에 제 1 차광막(11a)을 마련하는 것에 더해서 콘택트 홀(13)을 거쳐서 제 1 차광막(11a)은 전단 혹은 후단의 용량선(3b)에 전기적 접속하도록 구성되어 있다. 따라서, 각 제 1 차광막(11a)이 자신의 단의 용량선에 전기적 접속되는 경우와 비교하여 화소부의 개구 영역의 둘레를 따라, 데이터선(6a)에 겹쳐서 용량선(3b) 및 제 1 차광막(11a)이 형성되는 영역의 다른 영역에 대한 단차가 적어도 된다. 이와 같이 화소부의 개구 영역의 둘레에 따른 단차가 적으면, 당해 단차를 따라 야기되는 액정의 디스클리네이션(배향 불량)을 저감할 수 있기 때문에, 화소부의 개구 영역을 넓히는 것이 가능해진다.
또한, 제 1 차광막(11a)은 전술한 바와 같이 직선형상으로 신장하는 본선부로부터 돌출한 돌출부에 콘택트 홀(13)이 개공되어 있다. 여기서, 콘택트 홀(13)의 개공 개소에서는, 가장자리에 가까울수록 스트레스가 가장자리로부터 발산되는등의 이유에 의해 크랙이 발생하기 어렵다고 판명되어 있다. 따라서, 이 경우 어느 정도 돌출부의 선단에 접근시켜 콘택트 홀(13)을 개공하는지에 따라(바람직하게는, 거의 마진까지 선단에 접근시키는지에 따라), 제조 공정 중에 제 1 차광막(11a)에 이러한 응력이 완화되어, 보다 효과적으로 크랙을 방지할 수 있어서, 제품 비율을 향상시키는 것이 가능해진다.
또한, 용량선(3b)과 주사선(3a)은 동일한 폴리 실리콘막으로 이루어지고, 축적 용량(70)의 유전체막과 TFT(30)의 게이트 절연막(2)은 동일한 고온 산화막으로 이루어지며, 제 1 축적 용량 전극(1f)과 TFT(30)의 채널 형성 영역(1a) 및 소스 영역(1d), 드레인 영역(1e) 등은 동일한 반도체층(1a)으로 이루어진다. 이 때문에, TFT 어레이 기판(10) 상에 형성되는 적층 구조를 단순화할 수 있고, 또한 후술한 액정 장치의 제조 방법에 있어서 동일한 박막 형성 공정에서 용량선(3b) 및 주사선(3a)을 동시에 형성할 수 있고, 축적 용량(70)의 유전체막 및 게이트 절연막(2)을 동시에 형성할 수 있다.
또한, 도 5에 도시하는 바와 같이 제 1 차광막(11a)은 주사선(3a)을 따라 각기 연장되고 있고, 더구나 데이터선(6a)을 따른 방향에 대하여 복수의 줄무늬 형상으로 분단되어 있다. 이 때문에, 예컨대 각 화소부의 개구 영역의 주위에 일체적으로 형성된 격자형상의 차광막을 배치한 경우와 비교하여, 제 1 차광막(11a), 주사선(3a) 및 용량선(3b)을 형성하는 폴리 실리콘막, 데이터선(6a)을 형성하는 금속막, 층간 절연막 등으로 이루어지는 해당 액정 장치의 적층 구조에 있어서, 각 막의 물성의 차이에 기인한 제조 공정 중의 가열 냉각에 따라 발생하는 스트레스가각별히 완화된다. 이 때문에, 제 1 차광막(11a) 등에 있어서의 크랙의 발생 방지나 제품 비율의 향상이 도모된다.
또한, 도 5에서는 제 1 차광막(11a)에서의 직선 형상의 본선 부분은 용량선(3b)의 직선 형상의 본선 부분에 거의 겹쳐지도록 형성되어 있지만, 제 1 차광막(11a)이 TFT(30)의 채널 영역을 피복하는 위치에 마련되어 있고 또한 콘택트 홀(13)을 형성 가능하도록 용량선(3b)과 몇 개소에서 포개어져 있으면, TFT에 대한 차광 기능 및 용량선에 대한 저 저항화 기능을 발휘 가능하다. 따라서, 예컨대 서로 인접한 주사선(3a)과 용량선(3b) 사이에 있는 주사선에 따른 긴 형상의 간격 영역이나, 주사선(3a)과 약간 겹치는 위치까지도 해당 제 1 차광막(11a)을 마련해도 된다.
용량선(3b)과 제 1 차광막(11a)은 제 1 층간 절연막(12)에 개공된 콘택트 홀(13)을 거쳐서 확실히 또한 높은 신뢰성을 가지며, 양자는 전기적 접속되어 있지만, 이러한 콘택트 홀(13)은 화소별로 개공되어도 되고, 복수의 화소로 이루어지는 화소 그룹별로 개공되어도 된다.
콘택트 홀(13)을 화소별로 개공한 경우에는, 제 1 차광막(11a)에 의한 용량선(3b)의 저 저항화를 촉진할 수 있고, 또한 양자 사이에 놓을 수 있는 용장 구조의 정도를 높일 수 있다. 한편, 콘택트 홀(13)을 복수의 화소로 이루어지는 화소그룹별로(예컨대, 2 화소별로 혹은 3 화소별로) 개공한 경우에는, 용량선(3b)이나 제 1 차광막(11a)의 시트 저항, 구동 주파수, 요구되는 수단 등을 감안해서 제 1 차광막(11a)에 의한 용량선(3b)의 저 저항화 및 용장 구조에 의한 이익과, 다수의콘택트 홀(13)을 개공함으로써 제조 공정의 복잡화 혹은 당해 액정 장치의 불량화 등의 폐해를 적절하게 밸런스될 수 있기 때문에 실천상 대단히 유리하다.
또한, 이러한 화소별 혹은 화소 그룹별로 마련되는 콘택트 홀(13)은 대향 기판(20) 측으로부터 봐서 데이터선(6a) 밑으로 개공되어 있다. 이 때문에, 콘택트 홀(13)은 화소부의 개구 영역으로부터 벗어나 있고, 더구나 TFT(30)나 제 1 축적 용량 전극(1f)이 형성되어 있지 않은 제 1 층간 절연막(12) 부분에 설치되기 때문에, 화소부의 유효 이용을 도모하면서 콘택트 홀(13)의 형성에 의한 TFT(30)나 다른 배선 등의 불량화를 막을 수 있다.
다시, 도 6에 있어서 화소 스위칭용 TFT(30)는 LDD(Lightly Doped Drain) 구조를 갖고 있고, 주사선(3a), 해당 주사선(3a)으로부터의 전계에 의해 채널이 형성되는 반도체층(1a)의 채널 영역(1a'), 주사선(3a)과 반도체층(1a)을 절연하는 게이트 절연막(2), 데이터선(6a), 반도체층(1a)의 저농도 소스 영역(소스측 LDD 영역:1b) 및 저농도 드레인 영역(드레인측 LDD 영역:1c), 반도체층(1a)의 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e)을 구비하고 있다. 고농도 드레인 영역(1e)에는 복수의 화소 전극(9a) 중 대응하는 하나가 접속되어 있다.
소스 영역(1b, 1d) 및 드레인 영역(1c, 1e)은 후술하는 바와 같이, 반도체층(1a)에 대하여, n형 또는 p형 채널을 형성하는지에 따라 소정 농도의 n형용 또는 p형용 도펀트를 도핑함으로써 형성되어 있다. n형 채널의 TFT는 동작 속도가 빠르다고 하는 이점이 있어서 화소의 스위칭 소자인 화소 스위칭용 TFT(30)로서 이용되는 일이 많다.
데이터선(6a)은 Al 등의 금속막이나 금속 실리사이드 등의 합금막 등의 차광성의 박막으로 구성되어 있다. 또한, 주사선(3a), 게이트 절연막(2) 및 제 1 층간 절연막(12) 위에는, 고농도 소스 영역(1d)으로 통하는 콘택트 홀(5) 및 고농도 드레인 영역(1e)으로 통하는 콘택트 홀(8)이 각각 형성된 제 2 층간 절연막(4)이 형성되어 있다. 이 소스 영역(1b)으로의 콘택트 홀(5)을 거쳐서 데이터선(6a)은 고농도 소스 영역(1d)에 전기적 접속되어 있다.
또한, 데이터선(6a) 및 제 2 층간 절연막(4) 위에는, 고농도 드레인 영역(1e)으로의 콘택트 홀(8)이 형성된 제 3 층간 절연막(7)이 형성되어 있다. 이 고농도 드레인 영역(1e)으로의 콘택트 홀(8)을 거쳐서, 화소 전극(9a)은 고농도 드레인 영역(1e)에 전기적 접속되어 있다. 전술의 화소 전극(9a)은, 이와 같이 구성된 제 3 층간 절연막(7) 상면에 설치된다. 또한, 화소 전극(9a)과 고농도 드레인 영역(1e)은 데이터선(6a)과 동일한 Al 막이나 주사선(3b)과 동일한 폴리 실리콘막을 중계하여 전기적 접속하도록 하더라도 좋다.
화소 스위칭용 TFT(30)는 바람직하게는 상술한 바와 같이 LDD 구조를 가지지만, 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)에 불순물 이온의 주입을 행하지 않는 오프셋 구조를 가져도 되고, 게이트 전극(3a)을 마스크로서 고농도로 불순물 이온을 주입하여, 자기 정합적으로 고농도 소스 및 드레인 영역을 형성하는 셀프 얼라인형 TFT여도 된다.
또한, 화소 스위칭용 TFT(30)의 게이트 전극(주사선(3a))을 소스-드레인 영역(1b, 1e) 사이에 1개만 배치한 싱글 게이트 구조로 했지만, 이들 사이에 2개 이상의 게이트 전극을 배치해도 된다. 이 때, 각각의 게이트 전극에는 동일한 신호가 인가되도록 한다. 이와 같이 더블 게이트 혹은 트리플 게이트 이상으로 TFT를 구성하면, 채널과 소스-드레인 영역 접합부의 리크 전류를 방지할 수 있어, 오프시의 전류를 저감할 수 있다. 이들의 게이트 전극의 적어도 1개를 LDD 구조 혹은 오프셋 구조로 하면, 오프 전류를 더 저감할 수 있어, 안정된 스위칭 소자를 얻을 수 있다.
여기서, 일반적으로는 반도체층(1a)의 채널 영역(1a'), 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c) 등의 단결정 실리콘층은, 광이 입사하면 실리콘이 갖는 광전 변환 효과에 의해 광 전류가 발생해 버려 화소 스위칭용 TFT(30)의 트랜지스터 특성이 열화하지만, 본 실시예에서는, 주사선(3a)을 상측으로부터 피복하도록 데이터선(6a)이 Al 등의 차광성의 금속박막으로 형성되어 있기 때문에, 적어도 반도체층(1a)의 채널 영역(1a') 및 LDD 영역(1b, 1c)에의 입사광의 입사를 효과적으로 막을 수 있다. 또한, 전술한 바와 같이, 화소 스위칭용 TFT(30)의 하측에는, 제 1 차광막(11a)이 설치되기 때문에, 적어도 반도체층(1a)의 채널 영역(1a') 및 LDD 영역(1b, 1c)으로의 복귀광의 입사를 효과적으로 막을 수 있다.
또한, 이 실시예에서는, 서로 인접하는 전단 혹은 후단의 화소에 마련된 용량선(3b)과 제 1 차광막(11a)을 접속하고 있기 때문에, 최상단 혹은 최하단의 화소에 대하여 제 1 차광막(11a)에 정전위를 공급하기 위한 용량선(3b)이 필요하게 된다. 그래서, 용량선(3b)의 수를 수직 화소수에 대하여 1개 여분으로 마련하여 놓도록 하면 좋다.
(액정 장치의 전체 구성)
이상과 같이 구성된 본 실시예의 액정 장치의 전체 구성을 도 7 및 도 8을 참조하여 설명한다. 또한, 도 7은, TFT 어레이 기판(10)을 그 위에 형성된 각 구성 요소와 함께 대향 기판(20) 측에서 본 평면도이며, 도 8은 대향 기판(20)을 포함해서 도시한 도 7의 H-H' 단면도이다.
도 7에 있어서, TFT 어레이 기판(10) 위에는, 밀봉재(51)가 그 가장자리를 따라 마련되어 있고, 그 내측에 병행해서, 예컨대 제 2 차광막(23)과 같은 혹은 다른 재료로 이루어지는 주변 칸막이로서의 제 2 차광막(53)이 설치된다. 밀봉재(51)의 외측 영역에는, 데이터선 구동 회로(101) 및 외부 회로 접속 단자(102)가 TFT 어레이 기판(10)의 한변을 따라 마련되고 있고, 주사선 구동 회로(104)가 이 한 변에 인접하는 두변을 따라 설치된다.
주사선(3a)에 공급되는 주사 신호 지연이 문제가 되지 않는 경우에는, 주사선 구동 회로(104)는 한쪽만이여도 되는 것은 말할 필요도 없다. 또한, 데이터선 구동 회로(101)를 화면 표시 영역의 변을 따라 양측으로 배열해도 된다. 예컨대 홀수열의 데이터선(6a)은 화면 표시 영역의 한쪽 변을 따라 배치된 데이터선 구동 회로로부터 화상 신호를 공급하고, 짝수열의 데이터선은 상기 화면 표시 영역의 반대측 변을 따라 배치된 데이터선 구동 회로로부터 화상 신호를 공급하도록 해도 된다. 이렇게 데이터선(6a)을 빗살 모양으로 구동하도록 하면, 데이터선 구동 회로의 점유 면적을 확장할 수 있으므로, 복잡한 회로를 구성하는 것이 가능해진다.
또한 TFT 어레이 기판(10)의 나머지 한변에는 화면 표시 영역의 양측에 마련된 주사선 구동 회로(104)간을 접속하기 위한 복수의 배선(105)이 마련되어 있고, 또한 주변 칸막이로서의 제 2 차광막(53) 밑에 가려서 프리 차지 회로를 마련해도 된다. 또한, 대향 기판(20)의 코너부의 적어도 1개소에서는 TFT 어레이 기판(10)과 대향 기판(20) 사이에 전기적 도통을 취하기 위한 도통재(106)가 설치된다. 그리고, 도 8에 도시하는 바와 같이 도 7에 나타낸 밀봉재(51)와 거의 같은 윤곽을 가지는 대향 기판(20)이 당해 밀봉재(51)에 의해 TFT 어레이 기판(10)에 고착되어 있다.
이상의 액정 장치의 TFT 어레이 기판(10)상에는 또한 제조 중간이나 출하시의 당해 액정 장치의 품질, 결함 등을 검사하기 위한 검사 회로 등을 형성해도 된다. 또한, 데이터선 구동 회로(101) 및 주사선 구동 회로(104)를 TFT 어레이 기판(10) 상에 마련하는 대신에, 예컨대 TAB(테이프 오트메이티드 본딩 기판)상에 실장된 구동용 LSI에, TFT 어레이 기판(10)의 주변 영역에 마련된 이방성 도전 필름을 거쳐서 전기적 및 기계적으로 접속하도록 하더라도 좋다. 또한, 대향 기판(20)의 투사광이 입사하는 쪽 및 TFT 어레이 기판(10)의 출사광이 출사하는 쪽에게는 각각, 예컨대, TN(트위스티드 네마틱) 모드, STN(슈퍼 TN) 모드, D-STN(듀얼 스캔-STN) 모드 등의 동작 모드나, 노멀 화이트 모드/노멀 블랙 모드 각각에 따라서 편광 필름, 위상차 필름, 편광 수단 등이 소정의 방향으로 배치된다.
이상, 본 실시예에서는 전기 광학 재료로서 액정을 이용한 액정 장치를 전기 광학 장치의 일실시예에서 설명했다. 액정으로서는, 예컨대, TN(Twisted Nematic)형 외에, 180°이상의 트위스트 배향을 갖는 STN(Super Twisted Nematic)형,BTN(Bistable Twisted Nematic)형, 강유전형 등의 메모리성을 갖는 쌍안정형, 고분자 분산형, 게스트 호스트형 등을 포함해서, 주지된 것을 널리 이용할 수 있다.
또한, 본 발명은 또한, 액정 이외의 전기 광학 재료, 예컨대 전계 발광(EL),디지털 마이크로미러 장치(DMD) 혹은, 플라즈마 발광이나 전자 방출에 의한 형광 등을 이용한 여러가지 전기 광학 장치에 대해서도 적용 가능하다는 것은 말할 필요도 없다.
또한, 본 발명은 상술한 각 실시예에 한정되는 것이 아니라, 청구의 범위 및 명세서 전체로부터 판독할 수 있는 발명의 요지 혹은 사상에 반하지 않는 범위에서 적절하게 변경 가능하고, 그와 같은 변경에 따른 전기 광학 기판의 제조 방법, 전기 광학 장치의 제조 방법 및 전기 광학 장치도 또한 본 발명의 기술적 범위에 포함되는 것이다.
본 발명에 의하면, SOI 기술이 적용되어 기판의 표면에 차광층이 형성된 전기 광학 기판에 있어서, 높은 신뢰성를 얻을 수 있는 전기 광학 기판을 수율 좋게 제조할 수 있다. 보다 상세하게는 차광층을 이용함으로써 내광성이 우수하고, 또한 이 차광층이 제조 공정 상에 있어서 침범되는 등의 불량이 잘 발생되지 않는다. 또한, 상기 제조 방법에 의해 제조할 수 있는, 신뢰성이 우수한 전기 광학 장치를 제공할 수 있다.
Claims (9)
- 지지 기판과, 반도체층을 구비한 반도체 기판을 서로 접합시켜서 이루어지는 복합 기판을 이용한 전기 광학 기판의 제조 방법으로서,지지 기판 상에 차광층을 소정 패턴으로 형성하는 공정과,상기 소정 패턴의 차광층 상에 절연체층을 형성하는 공정과,상기 절연체층 상에 반도체층을 형성하는 공정과,상기 반도체층의 일부를 산화하여 산화층을 형성하는 공정과,상기 산화층을 제거하는 공정을 포함하되,상기 산화층의 층두께를 상기 절연체층의 층두께보다도 작게 하는 것을 특징으로 하는전기 광학 기판의 제조 방법.
- 제 1 항에 있어서,상기 반도체층을 형성하는 공정 후에, 상기 반도체층을 패터닝하는 공정과, 이 소정 패턴의 반도체층의 일부를 산화하여 산화층을 형성하는 공정을 포함하는 것을 특징으로 하는전기 광학 기판의 제조 방법.
- 제 1 항에 있어서,상기 산화층을 제거하는 공정 후에, 상기 반도체층의 일부를 산화하여 게이트 산화층을 형성하는 공정을 포함하는 것을 특징으로 하는전기 광학 기판의 제조 방법.
- 제 1 항에 있어서,상기 산화층의 층두께를, 상기 반도체층의 비형성 영역이며 또한 상기 차광층 상에 형성된 절연체층의 층두께보다도 작게 하는 것을 특징으로 하는전기 광학 기판의 제조 방법.
- 제 1 항에 있어서,상기 차광층과 상기 절연체층 사이에 질화 실리콘막 또는 질화산화 실리콘막이 형성되어 있는 것을 특징으로 하는전기 광학 기판의 제조 방법.
- 제 1 항에 있어서,상기 반도체층을 형성하는 공정에서, 당해 반도체층을 포함하는 단결정 반도체 기판과, 상기 절연체층을 구비한 지지 기판을 서로 접합하는 공정을 포함하는 것을 특징으로 하는전기 광학 기판의 제조 방법.
- 제 1 항에 있어서,상기 차광층을 고융점 금속 또는 고융점 금속의 규소화합물에 의해 형성하는 것을 특징으로 하는전기 광학 기판의 제조 방법.
- 반도체 소자를 구비한 전기 광학 장치의 제조 방법으로서, 청구항 1 내지 청구항 7 중 어느 한 항에 기재된 제조 방법을 이용하여, 상기 반도체 소자를 포함하는 전기 광학 기판을 제조하는 공정을 포함하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
- 기판상에 반도체 소자를 구비하여 이루어지는 전기 광학 장치로서,상기 기판상에는, 소정 패턴의 차광층과, 해당 차광층 상에 형성된 절연체층과, 해당 절연체층 상에 형성된 소정 패턴의 반도체층을 포함하되, 상기 차광층과 상기 반도체층 사이에 형성된 절연체층의 층두께가 표시 영역에서 0.4㎛ 이상인 것을 특징으로 하는전기 광학 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2002-00369951 | 2002-12-20 | ||
| JP2002369951 | 2002-12-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040055688A true KR20040055688A (ko) | 2004-06-26 |
Family
ID=32708151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030093745A KR20040055688A (ko) | 2002-12-20 | 2003-12-19 | 전기 광학 기판의 제조 방법, 전기 광학 장치의 제조방법, 전기 광학 장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7192812B2 (ko) |
| KR (1) | KR20040055688A (ko) |
| CN (1) | CN1300822C (ko) |
| TW (1) | TWI246624B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140131493A (ko) * | 2006-05-16 | 2014-11-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4327042B2 (ja) * | 2004-08-05 | 2009-09-09 | シャープ株式会社 | 表示装置およびその駆動方法 |
| TWI383502B (zh) * | 2007-10-02 | 2013-01-21 | Chunghwa Picture Tubes Ltd | 畫素結構及其製造方法 |
| SE533026C2 (sv) * | 2008-04-04 | 2010-06-08 | Klas-Haakan Eklund | Fälteffekttransistor med isolerad gate seriekopplad med en JFET |
| WO2011145468A1 (en) | 2010-05-21 | 2011-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
| CN102269900B (zh) | 2010-06-03 | 2013-04-24 | 北京京东方光电科技有限公司 | Tft阵列基板及其制造方法 |
| JP5774921B2 (ja) | 2011-06-28 | 2015-09-09 | ルネサスエレクトロニクス株式会社 | 半導体装置、半導体装置の製造方法、及び電子装置 |
| CN102983155B (zh) * | 2012-11-29 | 2015-10-21 | 京东方科技集团股份有限公司 | 柔性显示装置及其制作方法 |
| KR102141557B1 (ko) * | 2013-12-26 | 2020-08-05 | 엘지디스플레이 주식회사 | 어레이 기판 |
| CN103744565A (zh) * | 2014-01-08 | 2014-04-23 | 湖州健邦科技有限公司 | 触摸屏及其制作方法 |
| US10217806B2 (en) | 2016-06-21 | 2019-02-26 | Samsung Display Co., Ltd. | Display apparatus having grooved terminals |
| CN112802883A (zh) * | 2021-02-05 | 2021-05-14 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3072326B2 (ja) | 1990-09-25 | 2000-07-31 | セイコーインスツルメンツ株式会社 | 半導体単結晶薄膜基板光弁装置とその製造方法 |
| JP3024661B2 (ja) * | 1990-11-09 | 2000-03-21 | セイコーエプソン株式会社 | アクティブマトリクス基板及びその製造方法 |
| TW479151B (en) | 1996-10-16 | 2002-03-11 | Seiko Epson Corp | Substrate for liquid crystal device, the liquid crystal device and projection-type display |
| JP3531415B2 (ja) | 1997-04-22 | 2004-05-31 | セイコーエプソン株式会社 | Ｓｏｉ基板とその製造方法及びこれを用いた半導体装置及び液晶パネル |
| JP3464944B2 (ja) | 1999-07-02 | 2003-11-10 | シャープ株式会社 | 薄膜トランジスタ基板、その製造方法および液晶表示装置 |
| JP3524029B2 (ja) | 2000-01-04 | 2004-04-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | トップゲート型ｔｆｔ構造を形成する方法 |
| TW499605B (en) | 2000-10-27 | 2002-08-21 | Acer Display Tech Inc | Manufacture method of thin film transistor flat panel display |
| JP4507395B2 (ja) * | 2000-11-30 | 2010-07-21 | セイコーエプソン株式会社 | 電気光学装置用素子基板の製造方法 |
| US6740938B2 (en) * | 2001-04-16 | 2004-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Transistor provided with first and second gate electrodes with channel region therebetween |
| JP4126912B2 (ja) | 2001-06-22 | 2008-07-30 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法並びに電子機器 |
-
2003
- 2003-12-15 US US10/734,246 patent/US7192812B2/en not_active Expired - Lifetime
- 2003-12-18 CN CNB2003101215483A patent/CN1300822C/zh not_active Expired - Fee Related
- 2003-12-19 KR KR1020030093745A patent/KR20040055688A/ko not_active Application Discontinuation
- 2003-12-19 TW TW092136269A patent/TWI246624B/zh not_active IP Right Cessation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140131493A (ko) * | 2006-05-16 | 2014-11-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
| US9709861B2 (en) | 2006-05-16 | 2017-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and semiconductor device |
| US10001678B2 (en) | 2006-05-16 | 2018-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and semiconductor device |
| US10509271B2 (en) | 2006-05-16 | 2019-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device comprising a semiconductor film having a channel formation region overlapping with a conductive film in a floating state |
| US11061285B2 (en) | 2006-05-16 | 2021-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device comprising a dogleg-like shaped pixel electrode in a plane view having a plurality of dogleg-like shaped openings and semiconductor device |
| US11106096B2 (en) | 2006-05-16 | 2021-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and semiconductor device |
| US11435626B2 (en) | 2006-05-16 | 2022-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and semiconductor device |
| US11726371B2 (en) | 2006-05-16 | 2023-08-15 | Semiconductor Energy Laboratory Co., Ltd. | FFS-mode liquid crystal display device comprising a top-gate transistor and an auxiliary wiring connected to a common electrode in a pixel portion |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200422748A (en) | 2004-11-01 |
| US7192812B2 (en) | 2007-03-20 |
| US20040140515A1 (en) | 2004-07-22 |
| TWI246624B (en) | 2006-01-01 |
| CN1300822C (zh) | 2007-02-14 |
| CN1510717A (zh) | 2004-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100484343B1 (ko) | 전기 광학 장치 | |
| JP3753613B2 (ja) | 電気光学装置及びそれを用いたプロジェクタ | |
| KR100449795B1 (ko) | 기판 장치의 제조 방법 | |
| KR100564510B1 (ko) | 전기 광학 장치 및 그 제조 방법 및 전자 기기 | |
| JP3424234B2 (ja) | 電気光学装置及びその製造方法 | |
| JP3731447B2 (ja) | 電気光学装置及びその製造方法 | |
| KR20020075286A (ko) | 전기 광학 기판 장치 및 그 제조 방법, 전기 광학 장치,전자 기기 및 기판 장치의 제조 방법 | |
| KR100495562B1 (ko) | 전기 광학 장치 및 그 제조 방법 및 전자 기기 | |
| JP3711781B2 (ja) | 電気光学装置及びその製造方法 | |
| JP3937721B2 (ja) | 電気光学装置及びその製造方法並びにプロジェクタ | |
| KR20040055688A (ko) | 전기 광학 기판의 제조 방법, 전기 광학 장치의 제조방법, 전기 광학 장치 | |
| KR20060050198A (ko) | 반도체 장치용 기판 및 그 제조 방법, 전기 광학 장치용기판, 전기 광학 장치 및 전자 기기 | |
| JP3931547B2 (ja) | 電気光学装置及びその製造方法 | |
| JP3743273B2 (ja) | 電気光学装置の製造方法 | |
| JP2000275680A (ja) | 反射型液晶表示装置及びそれを用いた表示パネル | |
| JP3799943B2 (ja) | 電気光学装置およびプロジェクタ | |
| JP4023522B2 (ja) | 電気光学装置及びプロジェクタ | |
| US7079198B2 (en) | Wiring structure, method of manufacturing the same, electro-optical device, and electronic device | |
| JP2001330856A (ja) | 電気光学装置 | |
| JP4019600B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP3925549B2 (ja) | 電気光学装置及び電子機器 | |
| JP2001265255A6 (ja) | 電気光学装置及びその製造方法 | |
| JP4023107B2 (ja) | 電気光学装置及びこれを具備する電子機器 | |
| JP3807230B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP4058869B2 (ja) | 電気光学装置及びその製造方法、並びにプロジェクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |