JP3433903B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置の製
造方法に関する。さらに詳しく言えは、アモルファスシ
リコン膜を結晶化した結晶性シリコン膜を活性領域とす
る半導体装置の製造方法に関する。特に、この発明は、
絶縁表面を有する基坂上に設けられた薄膜トランジスタ
(ＴＦＴ)を用いた半導体装置に有効であり、アクティブ
マトリックス型の液晶表示装置,密着型イメージセンサ
ーあるいは三次元ＩＣ(集積回路)等に利用できる。

【０００２】

【従来の技術】近年、大型で高解像度の液晶表示装置
や、高速で高解像度の密着型イメージセンサや、三次元
ＩＣ等の実現に向けて、ガラス等の絶縁基板上に高性能
な半導体素子を形成することが試みられている。通常、
上述の装置に用いられる半導体素子には、薄膜状のシリ
コン半導体を用いるのが一般的である。尚、上記薄膜状
のシリコン半導体としては、アモルファスシリコン半導
体(ａ−Ｓi)から成るものと結晶性を有するシリコン膜
から成るものとの２つに大別される。

【０００３】上記アモルファスシリコン半導体は、作成
温度が低いために気相法で比較的容易に作成することが
可能であり、量産性に富むために最も一般的に用いられ
ている。しかしながら、結晶性を有するシリコン半導体
に比べて導電性等の物性が劣るために、今後、上述の装
置のより高速特性を実現するために、上記結晶性を有す
るシリコン半導体からなる薄膜状半導体装置の作成方法
の確立が強く求められている。尚、結晶性を有するシリ
コン半導体としては、多結晶シリコンおよび微結晶シリ
コン等が知られている。

【０００４】上記結晶性を有する薄膜状のシリコン半導
体を得る方法として、 （１）成膜時に結晶性を有する膜を直接成膜する。 （２）アモルファスな半導体膜を成膜しておき、強光を
照射して、そのエネルギーによって結晶性を有せしめ
る。 （３）アモルファスな半導体膜を成膜しておき、熱エネ
ルギーを加えることによって結晶性を有せしめる。 といった方法が知られている。

【０００５】しかしながら、上記(１)の方法において
は、成膜工程と同時に結晶化が進行するので、大粒径の
結晶性シリコンを得るには厚膜化が不可欠であり、良好
な半導体物性を有する膜を基板上に全面に渡って成膜す
ることが技術的に困難である。また、成膜温度が６００
℃以上と高く、安価なガラス基板を使用できないという
コスト上の問題がある。

【０００６】また、上記(２)の方法においては、溶融固
化過程の結晶化現象を利用するために、小粒径ながら粒
界が良好に処理され、高品質な結晶性シリコンが得られ
る。しかしながら、現在最も一般的に利用されているエ
キシマーレーザを使用する場合を例に取ると、レーザ光
の安定性が十分ではないので大面積基板の全面を均一に
処理して均一な結晶性を有するシリコン膜を得ることが
難しく、同一基坂上に均一な特性の複数の半導体素子を
得ることが困難であるという問題がある。さらに、レー
ザ光の照射面積が小さくスループットが低いという問題
がある。

【０００７】また、上記(３)の方法においては、上記
(１),(２)の方法に比べると大面積に対応できるという
利点はあるが、結晶化には６００℃以上の高温で数十時
間に亘る加熱処理が必要である。すなわち、安価なガラ
ス基板の使用とスループットの向上には、加熱温度を下
げて短時間で結晶化させるという相反する問題点を同時
に解決しなければならない。さらに、(３)の方法におい
ては、固相結晶化現象を利用するために、結晶粒は基板
面に平行に広がり数μｍの粒径を持つものさえ現れる。
ところが、成長した結晶粒同士がぶつかり合って粒界が
形成されるため、その粒界はキャリアに対するトラップ
準位として働き、ＴＦＴの移動度を低下させる原因にな
る。

【０００８】上記(３)の方法を応用して、より低温かつ
短時間の加熱処理で、高品質であって均一な結晶性を有
するシリコン膜を作成する方法が、特開平６−３３３８
２４号公報,特開平６−３３３８２５号公報および特開
平８−３３０６０２号公報で提案されている。これらの
公報においては、アモルファスシリコン膜の表面にニッ
ケル等の金属元素を徴量に導入し、然る後に加熱処理を
行なうことによって、６００℃以下の低温で且つ数時間
程度の処理時間で結晶化を行なっている。

【０００９】上記結晶化のメカニズムは、先ず金属元素
を核とした結晶核発生が早期に起こり、その後その金属
元素が触媒となって結晶成長を促して、結晶化が急激に
進行することで理解される。その意味で、今後これらの
金属元素を触媒元素と呼ぶ。これらの触媒元素によって
結晶化が助長されて、結晶成長した結晶性シリコン膜
は、通常の固相成長法によって結晶化したシリコン膜が
双晶構造であるのに対して、何本もの柱状結晶で構成さ
れており、夫々の柱状結晶内部は単結晶に近い状態にな
っている。

【００１０】特に、上記特開平６−３３３８２４号公報
においては、上記触媒元素をアモルファスシリコン膜の
一部に選択導入して加熱することで触媒元素が導入され
た領域のみを選択的に結晶化し、他の部分をアモルファ
スシリコン膜の状態に残したまま、さらに加熱時間を延
長することによって上記触媒元素導入領域から横方向
(つまり、基板面に対して平行な方向)に結晶成長を行な
わせている。すなわち、選択的に触媒元素を導入するこ
とによって結晶成長方向および結晶粒界を制御している
訳であり、この横方向結晶成長領域の内部では結晶方向
が略一方向に揃った柱状結晶がひしめき合っており、触
媒元素が直接導入されてランダムに核発生が起きた領域
に比べ、結晶性が良好であり、その横方同結晶領域のシ
リコン膜を活性領域として用いることで高性能な半導体
素子を得ている。

【００１１】ここで、上記３つの公報においては、アモ
ルファスシリコンの結晶化に用いた触媒元素を、結晶化
工程後にゲッタリング除去する方法に注目しており、特
開平６−３３３８２４号公報および特開平６−３３３８
２５号公報では、リン・シリサイドガラス(ＰＳＧ)膜を
シリコン膜の上層・下層に夫々配置し、熱処理を施すこ
とによって触媒元素のゲッタリングを行っている。ま
た、特開平８−３３０６０２号公報では、ＴＦＴ作成工
程において、素子領域内のソース/ドレイン領域にリン
イオンをドーピングし、その後熱処理を行なうことによ
りゲッタリングを行っている。

【００１２】上記３つの公報によって得られる結晶性シ
リコンＴＦＴの構造はコプレーナ構造である。これは、
半導体層より上方にゲート電極が形成されるため、ソー
ス/ドレイン領域をイオン注入法等によってゲート電極
と自己整合的に形成しやすいためである。また、触媒元
素を用いない加熱処理によって結晶化を行なう場合、６
００℃以上の高温で数十時間加熱処理を行なう必要があ
り、コプレーナ構造ＴＦＴではゲートメタルを成膜する
前にプロセス最高温度となる結晶化工程を行なうことが
できるという利点がある。

【００１３】上述の結晶性シリコンＴＦＴに対して、ア
モルファスシリコンＴＦＴでは逆スタガ構造(ボトムゲ
ート型)が主流となっている。逆スタガ構造ＴＦＴで
は、トランジスタ動作にとって重要な界面である半導体
層/ゲート絶縁膜界面を低温デポ工程で連続的に形成す
ることができ、安定性に優れたＴＦＴが得られるという
利点がある。また、逆スタガ構造ＴＦＴにおいて、自己
整合的にソース/ドレイン領域を形成する技術として
は、 （ａ）ゲート電極をマスクとした裏面露光によってゲー
ト電極を覆うイオン注入ストッパ膜をシリコン膜上に形
成し、不純物をイオン注入する。 （ｂ）ゲート電極をマスクとした裏面露光によってゲー
ト電極を覆うエッチングストッパ膜をシリコン膜上に形
成し、不純物をドープした不純物シリコン膜をシリコン
膜上に形成してエッチングストッパ膜上で分断する。 等が一般に用いられている。

【００１４】上記逆スタガ構造(ボトムゲート型)におい
て触媒元素を用いて結晶化を行う方法が特開平６−２６
７９７８号公報で提案されている。ところが、この方法
は不純物領域のみを触媒元素を用いて結晶化を行うもの
であり、チャネル領域はアモルファスシリコンである。

【００１５】

【発明が解決しようとする課題】上記従来の触媒元素を
用いたシリコン膜の結晶化方法は非常に有効なものでは
あるが、得られるトランジスタ特性の安定性および信頼
性に問題がある。その原因として、ゲート絶縁膜/半導
体層界面の欠陥と不純物との２点が挙げられる。

【００１６】上記ゲート絶縁膜/半導体層界面の欠陥に
ついては、シリコンウェハ上に素子を作成する１Ｃプロ
セスの場合には、シリコン膜の熱酸化によってゲート絶
縁膜の作成を行うことにより、欠陥の少ないゲート絶縁
膜/半導体層界面を得ることができる。ところが、安価
なガラス基板上にＴＦＴを作成する場合には、プロセス
温度がガラスの歪点以下に制限されるために高温を必要
とする熱酸化工程を行うことができず、プラズマ化学気
相成長法(ＰＥＣＶＤ法：以下、単にプラズマＣＶＤ法
と言う)等によって成膜しなければならない。上述した
特開平６−３３３８２４号公報,特開平６−３３３８２
５号公報および特開平８−３３０６０２号公報の場合は
コプレーナ構造であるために、ゲート絶縁膜形成前に活
性領域を形成(パターニング)する必要があり、トランジ
スタ動作にとって重要な界面を形成するゲート絶縁膜/
半導体層を連続的に成膜することは困難である。また、
ゲート絶縁膜/半導体層を連続成膜するとしても、チャ
ネル面は半導体層上面であるために、引き続き行われる
ゲート絶縁膜形成の際にプラズマ等によってチャネル面
がダメージを受ける可能性が高い。そのため、ゲート絶
縁膜/半導体層の界面を清浄な欠陥の少ないものにする
ことは難しい。また、トランジスタ特性の向上,安定化
および信頼性の確保のためにゲート絶縁膜/半導体層形
成後に熱処理を行う必要があり、スループットが低下す
るという問題もある。

【００１７】もう一つの問題点である不純物について
は、触媒元素そのものが問題となる。すなわち、上述の
ような触媒元熱は、アモルファスシリコン膜の結晶化に
は大きく貢献するが、その後は結晶粒界内に偏在して結
晶性シリコン膜中に残留する。半導体装置の活性領域
(素子領域)を形成する結晶性シリコン膜中に上記触媒元
素が多量に存在していることは、上記結晶性シリコン膜
等の半導体を用いた装置の信頼性や電気的安定性を阻害
するものであり、もちろん好ましいことではない。

【００１８】特に、ニッケル,コバルト,白金等のアモル
ファスシリコン膜の結晶化を促す元素として効率よく作
用する元素は、シリコン膜中においてバンドギャップ中
央付近に不純物準位を形成する。したがって、これらの
触媒元素により結晶化したシリコン膜でＴＦＴを作成す
ると、残留触媒元素によって主にＴＦＴオフ動作時にお
けるリーク電流の増大や信頼性の低下等の現象が現れ
る。すなわち、上記触媒元素の存在は、ＴＦＴ素子にお
いてチャネル領域の結晶性を向上させるために、電界効
果移動度やオン電流の立ち上がり係数(Ｓ係数)等の電流
駆動能力は向上させるのではあるが、その代償としてオ
フ特性および信頼性を悪化させる原因となるのである。

【００１９】この触媒元素による不純物の問題を解決す
る方法として、上記３つの公報においては、リン原子に
よるゲッタリング除去工程によって上記触媒元素を除去
している。これは、結晶化のために利用した触処元素
を、不要になった時点でシリコン膜から除去するという
発想てある。しかしながら、実際問題として、大量の触
媒元素を完全にゲッタリング除去するのは大変困難であ
る。

【００２０】例えば、上記特開平６−３３３８２４号公
報および特開平６−３３３８２５号公報においては、ゲ
ッタリングに際してＰＳＧ膜を用いている。ここで、Ｐ
ＳＧ膜とシリコン膜とが直接接触していると、リンがシ
リコン膜中にも拡散導入されるため、シリコン膜とＰＳ
Ｇ膜との間に酸化シリコン膜を介して設置されることに
なる。ところが、代表的な触媒元素であるニッケルを例
にとると、酸化シリコン膜中の拡散速度はシリコン膜中
に比べ５桁以上も低い値であり、上述のごとく酸化シリ
コン膜を介して触媒元素をゲッタリングする方法は実際
には殆ど効果が無いのである。それに比べて、特開平８
−３３０６０２号公報においては、ＴＦＴ活性領域のソ
ース/ドレイン領域にドーピングされたリンを用いるた
め、シリコン膜中においてある程度のゲッタリング効果
は得られる。ところが、素子領域形成内に触媒元素がゲ
ッタリングされて逆に集まった領域が残るため、ＴＦＴ
の信頼性から言えば不十分である。さらにドレイン領域
とチャネル領域間の接合部に触媒元素が存在することに
なるので、ドーピングされたリンを用いて触媒元素をゲ
ッタリングする方法では、ＴＦＴリーク電流増大の問題
点も全く解決することができないのである。

【００２１】さらに、上記３つの公報はコプレーナ構造
であるので、ガラス基板上に半導体層を形成した場合、
ガラス中に存在するアルカリ金属イオン等の不純物の影
響でトランジスタ特性の安定性および信頼性が悪化する
という問題がある。このガラス中の不純物の影響をなく
すために、ガラス上に絶縁膜を成膜(ベースコート膜)
し、その上に半導体層を形成することが提案されてい
る。ところが、本発明者らが行った実験では、上記ベー
スコート膜による充分な不純物のブロッキング効果は得
られなかった。さらに高い信頼性を得るには上記べース
コート膜を加熱処理する必要があり、スルーブットの面
で不利になる。

【００２２】一方、上記逆スタガ構造の場合、ソース/
ドレイン領域形成のために、ゲート電極を覆うマスク膜
をシリコン膜上にイオン注入ストッパ膜もしくはエッチ
ングストッパ膜として形成する必要があり工数が増え
る。また、シリコン膜を成膜してからマスク膜を成膜す
るまでシリコン膜表面は剥き出し状態であり、マスク膜
/半導体層(バックチャネル)界面を清浄で欠陥の少ない
ものにすることは困難である。また、通常の熱処理で結
晶成長させる場合は６００℃以上の熱処理を数十時間行
う必要が有り、ゲート電極の材料として特に耐熱性の高
い限られた材料しか用いることができないという問題も
ある。

【００２３】そこで、この発明の目的は、絶縁表面を有
する基板上に、ゲート絶縁膜/半導体層界面の欠陥や不
純物の無い非常に高性能で高信頼性を有する半導体装置
を歩留まりよく作成する半導体装置の製造方法を提供す
ることにある。

【００２４】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に係る発明の半導体装置の製造方法は、絶
縁表面を有する基板上にゲート電極を形成する工程と、
上記ゲート電極を覆うゲート絶縁膜を形成する工程と、
上記ゲート絶縁膜上にアモルファスシリコン膜を形成す
る工程と、このアモルファスシリコン膜上に酸化シリコ
ン膜あるいは窒化シリコン膜からなる第１のマスクを形
成する工程と、上記アモルファスシリコン膜における上
記第１のマスクによって設定される第１の所定領域に当
該アモルファスシリコン膜の結晶化を助長する触媒元素
を選択的に導入する工程と、第１の加熱処理を行って上
記アモルファスシリコン膜を結晶成長させる工程と、上
記第１の所定領域に,上記触媒元素を集める効果を持つ
元素を選択的に導入する工程と、第２の加熱処理を行っ
て,上記結晶成長して成る結晶性シリコン膜に拡散して
いる上記触媒元素を上記第１の所定領域に集める工程
と、上記結晶性シリコン膜上の上記第１のマスクをパタ
ーニングして上記ゲート電極を覆う第２のマスクを形成
する工程と、上記結晶性シリコン膜における上記第２の
マスクで設定される第２の所定領域に,３族元素あるい
は５族元素をドープしてソース領域とドレイン領域とを
形成する工程と、上記結晶性シリコン膜における上記第
１の所定領域以外の領域を用いて,上記ソース領域とド
レイン領域とを含む活性領域を形成する工程を備えたこ
とを特徴としている。

【００２５】上記構成によれば、絶縁表面を有する基板
上に、ゲート電極,ゲート絶縁膜および結晶性シリコン
で成る活性領域が順次形成された逆スタガ構造の半導体
装置が形成される。その場合に、ゲート絶縁膜と半導体
層(アモルファスシリコン膜)とは低温デポ工程によって
連続的に形成され、安定性に優れた半導体装置が得られ
る。さらに、特性の向上,安定化および信頼性の確保の
ためにゲート絶縁膜/半導体層形成後に行われる熱処理
が、上記アモルファスシリコン膜結晶化時における第１
の加熱処理で代行される。こうして、スループットの向
上と界面欠陥の低減とが図られる。また、得られる半導
体装置は上記逆スタガ構造であるために、重要な界面で
ある半導体層/ゲート絶縁膜界面に対する基板からの不
純物が、下側に位置する上記ゲート電極およびゲート絶
縁膜によって十分にブロッキングされる。

【００２６】さらに、上記触媒元素を集める効果を持つ
元素を導入して上記触媒元素を集めるに際して、触媒元
素濃度が非常に高いために上記活性領域として使用でき
ない上記触媒元素の導入領域でもある第１の所定領域に
集められる。こうして、触媒元素が拡散している領域と
同じシリコン膜を用いて効率的に触媒元素を移動させて
ゲッタリングが行われる。

【００２７】さらに、上記ゲート電極を覆う第２のマス
クは、上記触媒元素およびこの触媒元素を集める元素の
選択導入時に用いる上記第１のマスクをパターニングし
て形成される。したがって、上記結晶性シリコンに対す
る不純物ドープ用のマスクを形成するための特別なデポ
工程が省略される。

【００２８】また、請求項２に係る発明の半導体装置の
製造方法は、絶縁表面を有する基板上にゲート電極を形
成する工程と、上記ゲート電極を覆うゲート絶縁膜を形
成する工程と、上記ゲート絶縁膜上にアモルファスシリ
コン膜を形成する工程と、このアモルファスシリコン膜
上に酸化シリコン膜あるいは窒化シリコン膜からなる第
１のマスクを形成する工程と、上記アモルファスシリコ
ン膜における上記第１のマスクによって設定される所定
領域に,当該アモルファスシリコン膜の結晶化を助長す
る触媒元素を選択的に導入する工程と、第１の加熱処理
を行って上記アモルファスシリコン膜を結晶成長させる
工程と、上記所定領域に,上記触媒元素を集める効果を
持つ元素を選択的に導入する工程と、第２の加熱処理を
行って,上記結晶成長して成る結晶性シリコン膜に拡散
している上記触媒元素を上記所定領域に集める工程と、
上記結晶性シリコン膜上の上記第１のマスクをパターニ
ン グして上記ゲート電極を覆う第２のマスクを形成する
工程と、上記結晶性シリコン膜および第２のマスクの上
に,３族元素あるいは５族元素がドーピングされた不純
物シリコン膜を形成する工程と、上記不純物シリコン膜
を上記第２のマスク上で分離してソース領域とドレイン
領域とを形成する工程と、上記結晶性シリコン膜におけ
る上記所定領域以外の領域を用いて,上記ソース領域と
ドレイン領域とに重なる活性領域を形成する工程を備え
たことを特徴としている。

【００２９】上記構成によれば、逆スタガ構造の半導体
装置が形成される。したがって、請求項１に係る発明の
場合と同様に、低温デポ工程によるゲート絶縁膜と半導
体層との連続的形成と、ゲート絶縁膜/半導体層形成後
における熱処理の上記第１の加熱処理による代行と、基
板から半導体層/ゲート絶縁膜界面への不純物のゲート
絶縁膜によるブロッキングが行われる。こうして、スル
ープットの向上と界面欠陥の低減とを図り、安定性に優
れた半導体装置が得られる。

【００３０】さらに、上記触媒元素を集める際に、触媒
元素濃度が非常に高いために上記活性領域として使用で
きない上記触媒元素の導入領域でもある所定領域に集め
ることによって、触媒元素が拡散している領域と同じシ
リコン膜を用いて効率的に触媒元素を移動させてゲッタ
リングが行われる。

【００３１】さらに、上記ゲート電極を覆う第２のマス
クは、上記触媒元素およびこの触媒元素を集める元素の
選択導入時に用いる上記第１のマスクをパターニングし
て形成される。したがって、上記不純物シリコン膜分離
用のマスクを形成するための特別なデポ工程が省略され
る。

【００３２】また、請求項３に係る発明は、請求項１あ
るいは請求項２に係る発明の半導体装置の製造方法おい
て、上記触媒元素を集める効果を持つ元素としてリンを
用いることを特徴としている。

【００３３】上記構成によれば、上記触媒元素を集める
効果を持つ元素の中で最も触媒元素を集める効果が大き
いリンを使用することによって、不純物が少なく信頼性
の高い半導体装置が作成される。

【００３４】また、請求項４に係る発明は、請求項１あ
るいは請求項２に係る発明の半導体装置の製造方法にお
いて、上記アモルファスシリコン膜における上記触媒元
素を選択的に導入する所定領域は,所定の間隔で設けら
れた少なくとも２個所の領域であり、上記所定の間隔
は,上記所定領域から上記アモルファスシリコン膜内を
結晶が成長する距離の２倍よりも狭くなっていることを
特徴としている。

【００３５】上記構成によれば、上記触媒元素を選択的
に導入する所定領域の間隔が、上記所定領域から上記ア
モルファスシリコン膜内を結晶が成長する距離の２倍よ
りも狭く設定されているため、互いに隣接する２つの触
媒元素導入領域から上記アモルファスシリコン膜内を成
長した結晶の先端同士が両触媒元素導入領域の中間部で
ぶつかり合うことになる。その結果、上記両触媒元素導
入領域の間には、触媒元素が最も安定して存在する上記
アモルファスシリコン膜と結晶性シリコン膜との境界は
形成されない。したがって、上記アモルファスシリコン
膜の結晶化終了後における上記触媒元素のゲッタリング
が効果的に行われる。

【００３６】また、請求項５に係る発明は、請求項１あ
るいは請求項２に係る発明の半導体装置の製造方法にお
いて、上記ゲート電極を覆う第２のマスクを形成する際
に行われるパターニングは、上記触媒元素およびこの触
媒元素を集める元素の選択導入時に用いる上記第１のマ
スク上にポジ型のフォトレジストを塗布し、基板裏面よ
り露光して現像した後に上記露光されない部分を除去
し、残ったフォトレジストを用いて行うことを特徴とし
ている。

【００３７】上記構成によれば、上記ゲート電極をマス
クとして自己整合的に不純物ドープ用あるいは不純物シ
リコン膜分離用のマスクが形成される。こうして、不純
物ドープ用あるいは不純物シリコン膜分離用のマスクと
上記ゲート電極との位置合わせが正確に行われ、延いて
は上記ゲート電極とチャネル領域との位置合わせが正確
に行われる。

【００３８】また、請求項６に係る発明は、請求項１あ
るいは請求項２に係る発明の半導体装置の製造方法にお
いて、上記３族元素あるいは５族元素がドーピングされ
た上記結晶性シリコン膜あるいは不純物シリコン膜に活
性領域を形成する工程は、上記第２の加熱処理後におい
て上記触媒元素が存在している領域の結晶性シリコン膜
を除去する工程と上記活性領域のパターニング工程とを
兼ねていることを特徴としている。

【００３９】上記構成によれば、上記触媒元素が存在し
ている領域の結晶性シリコン膜を除去する工程と上記活
性領域のパターニング工程とを兼ねることによって、工
程の短縮化が図られる。さらに、上記触媒元素が存在し
ていない領域の結晶性シリコン膜を用いて上記活性領域
のパターニングを行うことによって、上記触媒元素が存
在している領域の結晶性シリコン膜が一括して完全に除
去される。こうして、上記活性領域に対する上記触媒元
素による汚染量が低減される。

【００４０】また、請求項７に係る発明は、請求項１あ
るいは請求項２に係る発明の半導体装置の製造方法にお
いて、上記３族元素あるいは５族元素がドーピングされ
た上記結晶性シリコン膜あるいは不純物シリコン膜に活
性領域を形成する工程は、上記触媒元素導入領域におけ
る結晶化シリコンと、上記触媒元素およびこの触媒元素
のシリサイド化合物が存在している結晶性シリコンと
が、除去されるようなエッチング工程を含んでいること
を特徴としている。

【００４１】上記構成によれば、エッチングによって、
上記結晶化シリコンと、上記触媒元素およびこの触媒元
素のシリサイド化合物が存在している結晶性シリコンと
が除去されるため、シリコン膜中に残っている上記触媒
元素が完全に除去される。こうして、リーク電流が少な
く、信頼性の高い半導体装置が作成される。

【００４２】また、請求項８に係る発明は、請求項７に
係る発明の半導体装置の製造方法において、上記エッチ
ング工程は、塩素ガスあるいはＢＣl₃,ＨＣl等の塩素系
ガスを用いたＲＩＥ(リアクティブ・イオン・エッチング)
法によって行われることを特徴としている。

【００４３】上記構成によれば、上記シリコン膜,触媒
元素および触媒元素のシリサイド化合物が同時に精度よ
くエッチングされて、シリコン膜中に残っている上記触
媒元素が完全に除去される。

【００４４】また、請求項９に係る発明は、請求項１あ
るいは請求項２に係る発明の半導体装置の製造方法にお
いて、上記第１の加熱処理は,上記触媒元素が上記アモ
ルファスシリコン膜中を拡散でき,且つ,上記アモルファ
スシリコン膜に自然核が発生しないような温度および時
間で行われ、上記第２の加熱処理は,上記結晶性シリコ
ン膜中を触媒元素は拡散するが,上記触媒元素を集める
効果を持つ元素は拡散しないような温度で行われること
を特徴としている。

【００４５】上記構成によれば、上記アモルファスシリ
コン膜の結晶成長時に自然核は発生しない。したがっ
て、成長した結晶性シリコンが自然核に衝突して曲がっ
たり分岐したりして、結晶性が悪化したり、上記触媒元
素がトラップされたりすることはない。さらに、上記触
媒元素を集めるための元素が拡散することがなく、効率
良く、精度よく上記触媒元素のゲッタリングが行われ
る。

【００４６】また、請求項１０に係る発明は、請求項９
に係る発明の半導体装置の製造方法において、上記第１
の加熱処理は,５４０℃〜６００℃の温度範囲内で行な
われる一方、上記第２の加熱処理は,５８０℃〜７００
℃の温度範囲内で行われることを特徴としている。

【００４７】上記構成によれば、上記第１の加熱処理時
において、上記アモルファスシリコン膜中に自然核が発
生することはない。さらに、上記第２の加熱処理におい
て、上記触媒元素を集めるための元素が結晶性シリコン
中に拡散することはない。

【００４８】また、請求項１１に係る発明は、請求項１
あるいは請求項２に係る発明の半導体装置の製造方法に
おいて、上記アモルファスシリコン膜の厚さは、２５nm
以上８０nm以下であることを特徴としている。

【００４９】上記構成によれば、上記アモルファスシリ
コン膜の厚さは２５nm以上であるため、上記触媒元素の
導入によって十分な結晶成長が得られる。さらに、上記
アモルファスシリコン膜の厚さは８０nm以下であるた
め、柱状結晶が二層構造にはならず、結晶性の悪化や触
媒元素の残留等の問題は生じない。

【００５０】また、請求項１２に係る発明は、請求項１
あるいは請求項２に係る発明の半導体装置の製造方法に
おいて、上記第１の加熱処理による上記アモルファスシ
リコン膜の結晶成長方向は、得られる半導体装置におけ
るキャリアの移動方向と略平行であることを特徴として
いる。

【００５１】上記構成によれば、上記アモルファスシリ
コン膜の結晶成長方向とキャリアの移動方向とが略平行
であるため、上記キャリアの移動方向にはトラップとな
るような結晶粒界は殆ど存在しない。したがって、より
高移動度の半導体装置が得られる。

【００５２】また、請求項１３に係る発明は、請求項１
あるいは請求項２に係る発明の半導体装置の製造方法に
おいて、得られる半導体装置における上記活性領域中の
触媒元素の濃度は、１×１０¹⁶atoms/cm³以下であるこ
とを特徴としている。

【００５３】上記構成によれば、上記活性領域中に残っ
ている上記触媒元素の濃度が１×１０¹⁶atoms/cm³以下
であるため、リーク電流の増大や特性劣化等の無い半導
体装置が得られる。

【００５４】また、請求項１４に係る発明は、請求項１
あるいは請求項２に係る発明の半導体装置の製造方法に
おいて、上記アモルファスシリコン膜の結晶化を助長す
る触媒元素は、Ｎi,Ｃo,Ｐd,Ｐt,Ｃu,Ａg,Ａu,Ｉn,Ｓn,
ＡlおよびＳbのうち一種または複数種の元素であること
を特徴としている。

【００５５】上記構成によれば、上記アモルファスシリ
コン膜にＮi,Ｃo,Ｐd,Ｐt,Ｃu,Ａg,Ａu,Ｉn,Ｓn,Ａlお
よびＳbのうち一種または複数種の元素が導入され、微
量で上記アモルファスシリコン膜の結晶化助長効果が得
られる。

【００５６】また、請求項１５に係る発明は、請求項１
４に係る発明の半導体装置の製造方法において、上記触
媒元素として、少なくともＮiを用いることを特徴とし
ている。

【００５７】通常、上記触媒元素はシリサイド化するこ
とによってアモルファスシリコン膜の結晶成長を助長す
る。上記構成によれば、触媒元素Ｎiのシリサイド化合
物であるＮiＳi₂の結晶構造は種々の触媒元素のシリサ
イド化合物中最も単結晶シリコンの結晶構造と類似して
おり、その格子定数も結晶シリコンの格子定数に非常に
近い。したがって、上記ＮiＳi₂はアモルファスシリコ
ン膜の結晶化に最高の鋳型として作用し、上記アモルフ
ァスシリコン膜の結晶化が大いに促進される。

【００５８】また、請求項１６に係る発明は、請求項１
あるいは請求項２に係る発明の半導体装置の製造方法に
おいて、上記第１の加熱処理によって、上記ゲート絶縁
膜およびアモルファスシリコン膜を形成した後における
熱処理を代行することを特徴としている。

【００５９】通常、半導体装置特性の向上,安定化およ
び信頼性の確保のために、ゲート絶縁膜/半導体層形成
後に熱処理を加える必要がある。上記構成によれば、こ
の熱処理を上記第１の加熱処理で代行することによっ
て、スループットの向上および界面欠陥の低減が図られ
る。

【００６０】

【発明の実施の形態】以下、この発明を図示の実施の形
態により詳細に説明する。 ＜第１実施の形態＞ 本実施の形態は、この発明の半導体装置の製造方法を、
ガラス基板上にＮ型ＴＦＴを作成する工程に適用したも
のである。本実施の形態におけるＴＦＴは、アクティブ
マトリックス型のドライバ回路や画素部分は勿論のこ
と、薄膜集積回路を構成する素子としても利用可能であ
る。尚、本実施の形態においては、それらの代表とし
て、基坂上に数十万から数百万のＮ型ＴＦＴを特に均一
に作成する必要がある液晶表示装置用アクティブマトリ
ックス基坂上の画素用ＴＦＴを例に説明する。

【００６１】図１および図２は、本実施の形態における
アクティブマトリックス基板上の画素ＴＦＴ作成工程の
概要を示す平面図である。実際には数十万個以上のＴＦ
Ｔで構成されるのであるが、本実施の形態においては３
行×４列の１２個のＴＦＴに簡略化して説明する。ま
た、図３および図４は、図１および図２における任意の
１個のＴＦＴに関するＡ−Ａ矢視断面図である。尚、何
れの図も、(ａ)〜(ｆ)の順で作成工程が進行する。

【００６２】先ず、図３(a)に示すように、ガラス基板
(コーニング１７３７)１上に厚さ３００nm〜８００nm
(例えば、４００nmとする)のタンタル膜を形成し、これ
をパターニングしてゲート電極２を形成する。さらに、
上記タンタル膜の表面を陽極酸化して、厚さ１００nm〜
３００nm(例えば、２００nmとする)の陽極酸化膜３を形
成する。さらに、プラズマＣＶＤ法によって、ゲート絶
縁膜として厚さ２０nm〜１５０nm(例えば、８０nmとす
る)の酸化シリコン膜４をゲート電極２を覆うように形
成する。引き続き、プラズマＣＶＤ法によって、厚さ２
５nm〜８０nm(例えば、４０nmとする)の真性(Ｉ型)のア
モルファスシリコン膜(ａ−Ｓi膜)５を成膜する。そし
て、さらにその上に、酸化シリコン膜もしくは窒化シリ
コン膜等のマスク膜６を形成する。本実施の形態におい
ては、マスク膜６として酸化シリコン膜を用い、その厚
さを５０nm〜２５０nm(例えば、１５０nmとする)とし
た。

【００６３】次に、上記ａ−Ｓi膜５上の酸化シリコン
膜６をパターニングして、マスク６aを得る。ここで、
マスク６aのスルーホールを通して、スリット状にａ−
Ｓi膜５が露呈される。図３(b)は任意のＴＦＴの状態を
示しているが、その状態を上方から見ると、図１(a)お
よび図１(b)に示すように、マスク膜６のスルーホール
で形成されるスリットは、複数本(図１では３本)のゲー
ト電極２に対向して形成されている。そして、マスク膜
６のスルーホールを通してａ−Ｓi膜５がスリット状に
露呈しており、他の部分はマスクされている。

【００６４】その後、図３(b)に示すように、上記ａ−
Ｓi膜５におけるマスク６aから露呈している領域７(以
下、スリット領域と言う)に、触媒元素として作用する
ニッケル８を、スパッタ法によって表面濃度ｌ×ｌ０¹³
〜ｌ×ｌ０¹⁵atoms/cm²（例えば、７×ｌ０¹³atoms/cm²
とする)になるように添加する。そうした後、不活性雰
囲気下で５４０℃〜６２０℃で数時間の加熱処理を施
す。本実施の形態においては、窒素雰囲気下で５８０℃
にて４時間の熱処理を行った。

【００６５】この加熱処理によって、図３(b)に示すよ
うに、上記スリット領域７内においては、ａ−Ｓi膜５
の表面に添加されたニッケルのシリサイド化が起こり、
それを核としたａ−Ｓi膜５の選択結晶化が起きて、シ
ード領域ともいえる結晶化領域５aが形成される。引き
続いて、ａ−Ｓi膜５におけるスリット領域７から矢印
(イ)の方向に(つまり、ガラス基板１に平行な水平方向)
に結晶成長が起こる。そうすると、図１(a)に示すよう
に、スリット領域７を中心として上記水平方同に結晶成
長した結晶性シリコン膜５bが形成され、最終的には、
隣接するスリット領域７'を中心として成長してきた結
晶性シリコン膜５bとぶつかり合い、両スリット領域７,
７'間において結晶粒界５cを形成する。一方、最も外側
に存在するスリット領域７から外側へも結晶性シリコン
膜５bの成長が起こり、当該結晶性シリコン膜５bの成長
が停止すると、スリット領域７より外側には結晶性シリ
コン膜５bが到達しなかった領域が残る。その領域はａ
−Ｓi膜５の領域として残って、結晶性シリコン膜５bと
ａ−Ｓi膜５との両領域の境界に成長先端領域５dが生じ
る。

【００６６】その場合、図１(a)において最も右側のラ
インのゲート電極２に関して、右側に位置するスリット
領域７は最外側のスリット領域であり、この外側にはス
リット領域は存在しない。一方、左側には隣接するスリ
ット領域７'が存在する。ここで、スリット領域７から
スリット領域７'に向かって成長した結晶性シリコン膜
５bは、２つのスリット領域７,７'で挟まれている。一
方、スリット領域７からスリット領域７'とは反対側に
向かって成長した結晶性シリコン膜５bの成長先端領域
５dは、ａ−Ｓi膜５の領域との境界に位置している。本
実施の形態においては、少なくとも２つのスリット領域
７,７'に挟まれている内側の結晶性シリコン膜５bと、
成長端がａ−Ｓi膜５の領域との境界に位置している外
側の結晶性シリコン膜５bとにおいて、後のゲッタリン
グ効果が大きく異なるために、以下、上記内側の結晶性
シリコン膜５bを結晶性シリコン膜５eと称する一方、上
記外側の結晶性シリコン膜５bを結晶性シリコン膜５fと
称して、両者を区別することにする。ここで、図３およ
び図４に示すＴＦＴは、図１(a)において最も右側のラ
インのゲート電極２に形成されるＴＦＴであるとする。
尚、本実施の形態における上記加熱処理による上記水平
方向への結晶性シリコン膜５bの成長距離は、７０μm程
度である。

【００６７】次に、図３(c)に示すように、上記ガラス
基板１に向かってリン９をドーピングする。ここで、上
記ニッケル選択導入に用いたマスク６aを再度利用し
て、リン９をスリット領域７内に選択的にドーピンす
る。この場合、ドービンガスとしてホスフィン(ＰＨ₃)
を用い、加速電圧を５kＶ〜２０kＶ(例えば、１０kＶ）
とし、ドーズ量を５×ｌ０¹⁵cm^-2〜ｌ×ｌ０¹⁷cm^-2(例
えば、５×ｌ０¹⁶cm^-2)とする。その際に、マスク６aで
覆われた陽極酸化膜３,酸化シリコン膜４,結晶性シリコ
ン膜５b,結晶粒界５c,成長先端領域５d及びａ−Ｓi膜５
にはリン９は注入されず、上記シード領域としての結晶
化領域５aのみに注入される。そして、さらに、不活性
雰囲気下で５８０℃〜７００℃の温度で数時間から数十
時間の加熱処理を施す。本実施の形態においては、窒素
雰囲気で６００℃にて１２時間の加熱処理を行った。

【００６８】この加熱処理において、図３(c)に示すよ
うに、ドーピングされたリン９によってシリコン中に拡
散しているニッケルが引き寄せられる。すなわち、矢印
(ロ)で示す方向(つまり、結晶性シリコン膜５bの成長方
向とは逆方向)にニッケルが引き寄せられ、シード領域
７においてリンによってトラップされる。ところが、最
外端の成長先端領域５dでは外側にａ−Ｓi膜５の領域が
存在するため、当該加熱処理によって、さらに上記水平
方向への結晶性シリコン膜５bの成長が起きて更にニッ
ケルが拡散してしまい、上記外側の結晶性シリコン膜５
fではゲッタリングを十分に行うことができないのであ
る。

【００６９】次に、上記マスクである酸化シリコン膜６
a上のニッケル８を０.５％の低度フッ酸で除去し、さら
に、図４(d)に示すように、酸化シリコン膜６aをゲート
電極２のみを覆うようにパターニングしてイオン注入ス
トッパ膜６cを形成する。その際のパターニングは次の
ようにして行う。すなわち、酸化シリコン膜６a上にポ
ジ型レジストを形成し、ゲート電極２をマスクとしたセ
ルフアライメント方式によって上記ポジ型レジストのパ
ターニングを行う。そして、エッチャントとして、十分
に下層と選択性のある１：１０バッファードフッ酸を用
い、ウエットエッチングによってイオン注入ストッパ膜
６cのパターニングを行うのである。この段階におい
て、後に活性領域となる結晶性シリコン膜５e中のニッ
ケル濃度を２次イオン質量分析法(ＳＩＭＳ)によって測
定した結果、測定下限である５×ｌ０¹⁵atoms/cm³以下
であった。

【００７０】引き続いて、図４(d)に示すように、イオ
ンドーピング法によって、イオン注入ストッパ膜６cを
マスクとして不純物(リン)１０を注入する。その場合
に、ドーピングガスとしてホスフィン(ＰＨ₃)を用い、
加速送電圧を６０kＶ〜９０kＶ(例えば、８０kＶ)と
し、ドーズ量を１×１０¹⁵cm^-2〜８×１０¹⁵cm^-2（例え
ば、２×ｌ０¹⁵cm^-2)とする。この工程において、結晶
性シリコン膜５eにおける不純物(リン)１０が注入され
た領域１１は、後にＴＦＴのソース/ドレイン領域とな
り、イオン注入ストッパ膜６cでマスクされて不純物(リ
ン)１０が注入されていない領域１２は、後にＴＦＴの
チャネル領域となる。

【００７１】ここで、図４(e)に示すように、結晶性シ
リコン膜５eにおける不要な部分を除去して素子間分離
を行う。すなわち、この工程によって、ニッケルがゲッ
タリングされて存在しない結晶性シリコン膜５eを用い
て、図１(b)に１３で示すような配置でＴＦＴの活性領
域(チャネル領域１４、ソース１５/ドレイン１６領域)
となる島状の結晶性シリコン膜５gが形成され、図２(c)
および図４(e)の状態が得られる。ここで重要なこと
は、活性領域として結晶性シリコン膜５eを用いること
である。そのために、結晶性シリコン膜中におけるニッ
ケルの残っている結晶化領域５a,結晶粒界５c,結晶性シ
リコン膜５fおよび成長先端領域５dを全てエッチングに
よって除去することになり、基板上から拡散ニッケルを
取り除くことができ、後工程でのニッケルの汚染を完全
に抑えることができるのである。

【００７２】その後、レーザ光１７の照射によるアニー
ルで、イオン注入された不純物の活性化を行うと同時
に、不純物導入によって結晶性が劣化した領域の結晶性
改善を行う。その場合、レーザとしてＸeＣlエキシマー
レーザ(波長３０８nm、パルス幅４０nsec)を用い、エネ
ルギー密度１５０〜４００ｍＪ/cm²(例えば、２５０ｍ
Ｊ/cm²とする)で照射する。ここで、Ｎ型不純物(リン)
領域であるソース領域１５及びドレイン領域１６のシー
ト抵抗は、２００〜８００Ω/cm²であった。

【００７３】続いて、図４(f)に示すように、厚さ６０
０nm程度の酸化シリコン膜又は窒化シリコン膜をプラズ
マＣＶＤ法によって成膜して、層間絶縁膜１８を形成す
る。さらに層間絶縁膜１８にコンタクトホールを形成
し、例えば窒化チタンとアルミニウムとの二層膜等の金
属材料によって、ＴＦＴのソース電極配線１９を形成す
る。本ＴＦＴは画素電極をスイッチングする素子である
ため、もう一方のドレイン電極配線としては透明電極で
あるＩＴＯ(インジュウム錫酸化物)等の画素電極２０を
設ける。

【００７４】最後に、１気圧の水素雰囲気中において３
５０℃、３０分間のアニールを行って、図４(f)に示す
ようなＴＦＴ２１が完成する。このＴＦＴ２１を保護す
るために、ＴＦＴ２１上に窒化シリコン膜等からなる保
護膜を必要に応じて形成しても差し支えない。

【００７５】上述のように、本実施の形態においては、
絶縁表面を有するガラス基板１上にゲート電極２および
ゲート電極２を覆うゲート絶縁膜としての酸化シリコン
膜４を形成し、更にその上にａ−Ｓi膜５及びマスク膜
としての酸化シリコン膜６を形成する。そして、ａ−Ｓ
i膜５における所定の領域上のマスク膜６をスリット状
に開口してスルーホールを設け、このスルーホールから
ａ−Ｓi膜５のスリット領域７に結晶化を助長する触媒
元素としてのニッケル８を選択的に導入する。その後、
第１の加熱処理を行ってａ−Ｓi膜５をスリット領域７
からその周辺部へと基板表面に対して平行な方向に結晶
成長させて結晶化領域５aおよび結晶性シリコン膜５bを
得る。

【００７６】次に、上記マスク６aのスルーホールから
結晶化領域５aに、触媒元素(ニッケル)を集める効果を
持つ元素としてリン９を導入する。そして、第２の加熱
処理を行って、シリコン膜中に拡散しているニッケル８
をリン９によって結晶化領域５aに引き戻す。そうした
後、結晶性シリコン膜５bのうち触媒元素のゲッタリン
グ効果が大きい結晶性シリコン膜５eに対して、自己整
合的にソース/ドレイン領域を形成する。すなわち、ゲ
ート電極２をマスクとした裏面露光によってポジ形レジ
ストのパターニングを行い、ウェットエッチングによっ
て触媒元素の選択導入に用いたマスク６aをパターニン
グしてイオン注入ストッパ膜６cを形成する。そして、
結晶性シリコン膜５eに不純物としてのリン１０をイオ
ン注入して、ソース領域１５とドレイン領域１６とを形
成するのである。

【００７７】こうして、本実施の形態によれば、上記触
媒元素を用いて結晶化されたシリコン膜によって逆スタ
ガ構造ＴＦＴを形成できるのである。ここで、逆スタガ
構造ＴＦＴは、トランジスタ動作にとって重要な界面で
ある半導体層/ゲート絶縁膜界面を低温デポ工程によっ
て連続的に形成することができ、安定性に優れたＴＦＴ
を得ることができる。さらに、通常、トランジス夕特性
の向上,安定化および信頼性の確保のために、半導体層/
ゲート絶縁膜形成後に熱処理を加える必要があるが、本
実施の形態においては、この熱処理をａ−Ｓi膜５結晶
化時の上記第１の加熱処理で代行することができ、スル
ープットの向上および界面欠陥の低減を図ることが可能
である。

【００７８】また、逆スタガ構造ＴＦＴにおいて自己整
合的にソース/ドレイン領域を形成するには、本実施の
形態のようにゲート電極２をマスクとした裏面露光によ
って注入ストッパ膜６cを形成して結晶性シリコン膜５e
にイオン注入を行なうか、または、ゲート電極２をマス
クとした裏面露光によってエッチングストッパ膜を形成
し、この上に不純物シリコン膜を形成してエッチングス
トッパ膜上で分離を行う必要がある。何れの場合にも、
本実施の形態においては、注入ストッパ膜６cあるいは
エッチングストッパ膜を触媒元素の選択導入時に用いた
マスク６aをパターニングすることによって形成するの
である。こうすることによって、ストッパ膜形成のため
の特別なデポ工程を必要としないために工程数が増える
ことが無い。また、プロセスを通して、シリコン膜(ａ
−Ｓi膜５あるいは結晶性シリコン膜５e)におけるチャ
ネル部となる領域を常にマスク膜６あるいはマスク膜６
aが覆っているために、この部分のシリコン膜が剥き出
しになることを防止できる。したがって、マスク６a/半
導体層(バックチャネル)界面が清浄で欠陥が少なくな
り、プロセス安定性を非常に優れたものにできる。

【００７９】さらに、本実施の形態におけるａ−Ｓi膜
５の結晶化は触媒元素(ニッケル)を用いた結晶化であ
り、６００℃以下の低温で数時間の熱処理によって行う
ことができる。そのため、触媒元素無しで行う結晶化に
比較して、ゲート電極２として用いることができる金属
の自由度が高い。

【００８０】さらに、不純物に関して言えば、上記第２
の加熱処理によって触媒元素を引き戻す際に、触媒元素
濃度が非常に高いために素子領域としては使用できない
触媒元素導入領域(スリット領域７：結晶化領域５a)に
触媒元素を集めるようにしている。したがって、触媒元
素が拡散している領域と同じシリコン膜の一部分でゲッ
タリングすることができ、効率的に触媒元素を移動させ
ることができるのである。また、レイアウト的にも特別
なゲッタリングスペースを必要とはしない。更には、ト
ランジスタ動作にとって重要な界面である半導体層/ゲ
ート絶縁膜界面に対するガラス基板１からの不純物に対
しても、本実施の形態によって得られるＴＦＴは逆スタ
ガ構造であるために、上記半導体層/ゲート絶縁膜界面
の下側に位置するゲート電極２およびゲート絶縁膜４に
よって十分にブロッキングできるのである。

【００８１】尚、上記触媒元素を集める効果を有する元
素としてはリン,硫黄,ヒ素あるいはセレン等が使用可能
であるが、これらの元素の中でもリンが触媒元素を集め
る効果が最も大きいので、リンを用いるのが最も望まし
い。

【００８２】ここで、本実施の形態においては、上記ａ
−Ｓi膜５の所定の領域に触媒元素を選沢的に導入する
場合に、複数(少なくとも２個以上)の触媒元素導入領域
を設け、第１の加熱処理によって、ａ−Ｓi膜５を上記
複数の触媒元素導入領域から周辺領域へ上記水平方向に
結晶成長を行なわせ、隣接する触媒元素導入領域から進
行してきた結晶性シリコン膜５b同士が互いにぶつかり
合うようにし、二つの触媒元素導入領域で挟まれた領域
の結晶性シリコン膜５eを用いて活性領域(素子領域)を
形成するようにしている。こうすることによって、以下
の理由から、大きな触媒元素のゲッタリング効果を得る
ことができるのである。

【００８３】すなわち、本実施の形態においては、上記
触媒元素導入領域に、さらにリンを導入して、一旦結晶
成長のために拡散した触媒元素を元の触媒元素導入領域
に引き戻すようにしている。ところで、上記触媒元素
は、ケミカルポテンシャルの相違からａ−Ｓi膜５と結
晶性シリコン膜５bとの境界に存在するのが最もエネル
ギーが安定している。そして、この境界が存在する場合
には、上記触媒元素導入領域にリンをドープして触媒元
素を引き戻そうとしても上記境界に存在する触媒元素は
エネルギー的に安定なために引き戻されず、さらにａ−
Ｓi膜５の領域へと拡散する。したがって、上記水平方
向への結晶成長後における結晶先端部は、隣接する触媒
元素導入領域側から成長してきた結晶シリコン膜５bと
ぶつかり合って、結晶性シリコン膜５b/結晶性シリコン
膜５bの境界で形成されるのが最も望ましい。そして、
このように、隣接する触媒元素導入領域に挟まれた結晶
シリコン膜５eにおいて最も大きな触媒元素のゲッタリ
ング効果が得られるのである。

【００８４】また、本実施の形態においては、上記触媒
元素をａ−Ｓi膜５に導入する際には所定の領域にスリ
ット状の閉口を有するマスク６aによって行い、後にゲ
ッタリング用のリンを選択導入する際にも同一のマスク
６aを用いて行うようにしている。したがって、リンの
選択導入用マスクの形成工程を無くすことができると共
に、触媒元素の導入領域とゲッタリング時の集合領域と
を自己整合的に完全一致させることができる。そのた
め、後に触媒元素が拡散しているシリコン膜を除去する
際に、触媒元素集合領域である結晶化領域５aを除去す
ることによって、基坂上から触媒元素(ニッケル)を除去
することが可能となるのである。尚、上記マスク６aを
形成するためのマスク膜６としては酸化シリコン膜また
は窒化シリコン膜が望ましく、これらの膜は十分なバリ
アとして機能すると共に、半導体であるシリコン膜に与
える影響も最も少ない。

【００８５】尚、その場合における上記触媒元素拡散シ
リコン膜除去工程は、本ＴＦＴの活性領域パターニング
工程をも兼ねるようにする。こうすることによって、工
程の短縮だけではなく、触媒元素集合領域である結晶化
領域５aと触媒元素拡散領域である結晶性シリコン膜５f
と結晶シリコン膜５b同士がぶつかり合った領域である
結晶粒界５c等の触媒元素が残留している不要領域を総
て一括して除去でき、素子領域への触媒元素の汚染量を
確実に低減できるのである。

【００８６】ここで、上記触媒元素拡散シリコン膜はエ
ッチングによって除去するのであるが、その場合に上記
所定領域のシリコン膜が除去されても触媒元素が残って
いると残った触媒元素が基坂上を拡散してしまうので、
触媒元素を完全に除去する必要がある。そして、触媒元
素を完全に除去するためには、除去対象となるシリコン
膜と触媒元素とのエッチング性が問題となる。多くの触
媒元素はシリサイド化合物としてシリコン膜中に存在し
ているので、シリコン膜,触媒元素および触媒元素のシ
リサイド化合物が同時に除去されることが望ましい。こ
のようにシリコン膜,触媒元素およびシリサイド化合物
を同時に除去する方法として、フッ化水素酸と硝酸との
混合液によるウェットエッチング除去法が考えられる。
しかしながら、ウェットエッチングは微細加工には不利
であり、ドライエッチンクによる除去が望ましい。本実
施の形態においては、塩素ガスやＢＣl₃,ＨＣl等の塩素
系ガスを用いたＲＩＥ法によって行う。こうすることに
よって、シリコン膜と共に触媒元素およびシリサイド化
合物も同時にエッチングでき、除去領域において残存の
ない洗浄な状態を得ることができる。

【００８７】上述のように、本実施の形態においては、
上記ａ−Ｓi膜５の結晶成長工程および触媒元素の引き
戻し工程が重要な工程となる。したがって、前者での第
１の加熱処理と後者での第２の加熱処理との条件を、下
記のごとく管理する必要がある。先ず、ａ−Ｓi膜５の
結晶成長時において自然核発生が生じると、触媒元素に
よって上記水平方向に成長した結晶性シリコン膜５bと
自然核とが衝突し、結晶性シリコン膜５bに曲がりや分
岐が生じて結晶性が悪化すると共に、その衝突位置に触
媒元素がトラップされてしまう。そこで、第１の加熱処
理は、触媒元素はａ−Ｓi膜５中を拡散するが、ａ−Ｓi
膜５中で自然核発生が生じないような温度で行う必要が
ある。具体的には、５４０℃〜６２０℃の範囲内である
必要がある。

【００８８】また、上記触媒元素の引き戻し時において
は、温度が高いほど触媒元素が結晶性シリコン膜５b中
を拡散して十分なゲッタリング効果が得られるのである
が、余りに温度が高すぎると触媒元素を集めるための元
素であるリンもチャネル領域に拡散してしまう。そこ
で、第２の加熱処理は、結晶性シリコン膜５b中を触媒
元素は拡散するがリンは拡散しないような温度で行う必
要がある。具体的には、５８０℃〜７００℃の範囲内で
ある必要がある。

【００８９】さらに、本実施の形態における上記ａ−Ｓ
i膜５の膜厚は２５nm〜８０nmの範囲内にあることが望
ましい。これは、２５nmより薄いと十分な結晶成長が得
られず、８０nmより厚いと柱状結晶が二層構造となって
結晶性の悪化や触媒元素の残留という問題が生ずるため
である。

【００９０】さらに、本実施の形態において、より高移
動度、より高性能な半導体装置を得るためには、上記触
媒元素による結晶性シリコン膜５bの成長方向と形成後
の半導体装置におけるキャリアの移動方向とが略平行と
なることが望ましい。そうすることによって、キャリア
の移動方向にはトラップとなるような結晶粒界が理論上
存在しないことになる。実際には、ある程度の柱状結晶
の曲がりや分岐が含まれるが、結晶粒界等のトラップ量
は確実に減少し、より高移動度の半導体装置が得られる
のである。

【００９１】この発明における目的の一つは、半導体装
置の活性領域における残留触媒元素濃度の大幅な低減を
図ることである。その目的から、最終的な活性領域中の
触媒元素濃度は１×１０¹⁶atoms/cm³以下となるように
管理する必要がある。従来の触媒元素を用いたシリコン
の結晶化法における活性領域中の触媒元素濃度はｌ×ｌ
０¹⁷〜ｌ×ｌ０¹⁸atoms/cm³程度であり、ＴＦＴ素子に
適用した場合にはリーク電流の増大や特性劣化等の影響
が起きている。このような影響をなくすには１×１０¹⁶
atoms/cm³以下の濃度であればよい。

【００９２】尚、本実施の形態で使用可能な上記触媒元
素としては、Ｎi、Ｃo、Ｐd、Ｐt、Ｃu、Ａg、Ａu、Ｉ
n、Ｓn、Ａl、Ｓb等が在り、これらから選ばれた一種ま
たは複数種の元素を用いることによって、徴量で結晶化
助長の効果を得ることができる。上記元素の中でも、Ｎ
iによって顕著な効果を得ることができる。この理由と
して次のようなモデルが考えられる。触媒元素は単独で
は作用せず、シリコンと結合してシリサイド化すること
で結晶成長を助長する。その時の結晶構造が、ａ−Ｓi
膜結晶化時に一種の鋳型のように作用して結晶化を促す
のである。ニッケルＮiはシリコンＳiとシリサイド化合
物ＮiＳi₂を形成する。ＮiＳi₂の結晶構造は螢石型の結
晶構造であって、単結晶シリコンのダイヤモンド構造と
非常に類似している。しかも、ＮiＳi₂の格子定数は５.
４０６Åであり、結晶シリコンの格子定数５.４３０Å
に非常に近い。そのために、ＮiＳi₂はａ−Ｓi膜を結晶
化させるには最高の鋳型であり、本実施の形態における
触媒元素としてＮiが最も望ましいと言える。

【００９３】＜第２実施の形態＞ 本実施の形態は、この発明の半導体装置の製造方法を、
アクティブマトリックス型の液晶周辺回路や一般の薄膜
集積回路に用いられて、Ｎ型ＴＦＴとＰ型ＴＦＴとで相
補的に構成されたＣＭＯＳ(相補型金属酸化膜半導体)構
造の回路を、ガラス基板上に作成する工程に適用したも
のである。

【００９４】図５および図６は、本実施の形態における
ＣＭＯＳＴＦＴ作成工程の概要を示す断面図であり、
(a)〜(f)の順で作成工程が進行する。また、図７は、図
５(b)に対応する平面図である。尚、図５および図６
は、図７におけるＢ−Ｂ矢視断面図である。先ず、図５
(a)に示すように、第１実施の形態と同様にして、ガラ
ス基板(コーニング１７３７)３１上に、ゲート電極３２
n,３２p、陽極酸化膜３３n,３３p、酸化シリコン膜(ゲ
ート絶縁膜)３４、ａ−Ｓi膜３５、マスク膜(酸化シリ
コン膜もしくは窒化シリコン膜等)３６を順次形成す
る。

【００９５】そして、図５(b)に示すように、第１実施
の形態と同様にマスク膜３６をパターニングしてマスク
３６aを得る。その場合におけるマスク３６aのスルーホ
ールの形状は、第１実施の形態と同様にスリット状であ
る。但し、その形成個所は、図７に示すように、後にＮ
チャネル型ＴＦＴとＰチャネル型ＴＦＴとのゲート電極
となる２本のゲート電極３２n,３２pを挟んで両側に、
ゲート電極３２と平行に形成される。

【００９６】以後、第１実施の形態と同様にして、上記
マスク３６aの一対のスルーホールを通して、ａ−Ｓi膜
３５における上記一対のスルーホールから露呈している
領域(以下、スリット領域と言う)３７n,３７pに、ニッ
ケル３８をスパッタ法によって添加する。そして、第１
の加熱処理を行い、上記スリット領域３７n,３７pにお
ける結晶化領域３５an,３５apと、結晶化領域３５an,３
５apから内側へ矢印(ハ),(ニ)方向に成長した結晶性シ
リコン膜３５bn,３５bpとが形成される。そして、やが
て結晶性シリコン膜３５bnと結晶性シリコン膜３５bpと
がぶつかり合って結晶粒界３５cが形成される。更に、
図７に示すように、結晶化領域３５apから外側へ成長し
た結晶性シリコン膜３５bpとａ−Ｓi膜３５との境界に
成長先端領域３５dが生じる。尚、本実施の形態におい
ても、第１実施の形態の場合と同様に、結晶性シリコン
膜３５bpにおけるゲッタリング効果が大きく異なる結晶
化領域３５apより内側と外側とを、結晶性シリコン膜３
５epと結晶性シリコン膜３５fpとに区別する。尚、本実
施の形態における上記第１の加熱処理による上記水平方
向への結晶性シリコン膜３５bの成長距離は、１００μm
程度である。また、ニッケル３８のスパッタ条件および
上記第１の加熱処理の条件は、夫々第１実施の形態の場
合と同様である。

【００９７】次に、図５(c)に示すように、第１実施の
形態と同様に上記ニッケル選択導入時に用いたマスク３
６aを再度利用して、リン３９をスリット領域３７n,３
７pに選択的にドーピングする。その場合、マスク３６a
で覆われた結晶性シリコン膜３５bn,３５bp、結晶粒界
３５c、成長先端領域３５dおよびａ−Ｓi膜３５にリン
３９は注入されす、シード領域である結晶化領域３５a
n,３５apのみに注入される。そして、第２の加熱処理を
行って、ドーピングされたリン３９によってシリコン中
に拡散しているニッケルを矢印(ホ),(ヘ)方向に引き寄
せて、シード領域３５an,３５apでトラップする。この
場合も、第１実施の形態の場合と同様に、結晶化領域３
５apから外側の結晶性シリコン膜３５fp中のニッケルは
エネルギー的に安定なａ−Ｓi膜３５との境界に存在し
ようとして外側に成長し続けるために、結晶性シリコン
膜３５fpおよび成長先端領域３５dのゲッタリング効果
は低い。尚、上記リン３９のドーピング条件および第２
の加熱処理の条件は、第１実施の形態の場合と同様であ
る。

【００９８】次に、図６(d)に示すように、第１実施の
形態と同様にして、上記ニッケル３８を除去し、マスク
３６aをゲート電極３２n,３２pのみを覆うようにパター
ニングしてイオン注入ストッパ膜３６cn,３６cpを形成
する。そして、このイオン注入ストッパ膜３６cn,３６c
pをマスクとしたイオンドーピング法によって、結晶性
シリコン膜３５bn,３５epに不純物(リン４０およびホウ
素４１)を注入する。その場合のリン４０のドーピング
条件は第１実施の形態の場合と同様である。一方、上記
ホウ素４１のドーピングは、ドーピングガスとしてジボ
ラン(Ｂ₂Ｈ₆)を用い、加速電圧を４０kＶ〜８０kＶ(例
えば、６５kＶ)とし、ドーズ量を１×１０¹⁵cm^-2〜８×
１０¹⁵cm^-2(例えば、５×１０¹⁵cm^-2)とする。ドーピン
グに際しては、図６(d),(e)に示すように、ドーピング
が不要な領域(つまり、リン４０のドーピング時にはＰ
チャネル型ＴＦＴの領域、ホウ素４１のドーピング時に
はＮチャネル型ＴＦＴの領域)をフォトレジスト４２あ
るいはフォトレジスト４３で覆うことによって、夫々の
元素を選択的にドーピングする。こうして、不純物が注
入された領域４４n,４４pは、後にＮチャネル型ＴＦＴ
４９およびＰチャネル型ＴＦＴ５０のソース/ドレイン
領域となる。また、イオン注入ストッパ膜３６cn,３６c
pでマスクされて不純物が注入されない領域４５n,４５p
は、後にチャネル領域となる。

【００９９】次に、第１実施の形態と同様に、ニッケル
３８がゲッタリングされて存在しない結晶性シリコン膜
３５bn,３５epを用いて、図７に示すような配置で、Ｔ
ＦＴの活性領域(即ち、チャネル領域４６n,４６p、ソー
ス領域４７n,４７p、ドレイン領域４８n,４８p)となる
島状の結晶性シリコン膜３５gn,３５gpを形成し、図６
(f)および図７に示すように素子間分離を行う。その場
合、第１実施例の場合と同様に、ＴＦＴの活性領域のパ
ターニングを結晶性シリコン膜３５bn,３５epのみを用
いておこなうことによって、他の触媒元素(ニッケル)が
完全にゲッタリングされていない結晶化領域３５an,３
５ap、結晶性シリコン膜３５fp、結晶粒界３５c等の不
要な部分のシリコン膜を全てエッチング除去することに
なり、基坂上から残留触媒元素を取り除くことができ
る。したがって、後の工程での触媒元素の汚染を完全に
抑えることができる。こうして、Ｎ型の不純物領域４７
n,４８nおよびＰ型の不純物領域４７p,４８pが形成さ
れ、図６(f)に示すようにＮチャネル型ＴＦＴ４９とＰ
チャネル型ＴＦＴ５０とが形成される。

【０１００】その後、第１実施の形態の場合と同様にし
て、レーザー光照射によるアニールによって、上記イオ
ン注入した不純物の活性化と不純物導入により結晶性が
劣化した領域の結晶性改善を行う。続いて、層間絶縁膜
５１を形成し、コンタクトホールを形成して、金属材料
でＴＦＴの電極配線５２,５３,５４を形成する。最後
に、アニールを行い、図６(f)に示すＮチャネル型ＴＦ
Ｔ４９とＰチャネル型ＴＦＴ５０とが完成する。尚、上
記両アニールの条件は、第１実施例の形態と同じ条件で
ある。また、両ＴＦＴ４９,５０を保護するために、両
ＴＦＴ４９,５０上に窒化シリコン膜等の保護膜を形成
してもよい。

【０１０１】＜第３実施の形態＞ 第１,第２実施の形態においては、イオンドーピング法
によってソース/ドレイン領域を形成しているが、不純
物がドープされたシリコン膜を形成することによって、
ソース/ドレイン領域を形成してもよい。本実施例の形
態は、図８(a)に示すように、第１実施例の形態と同様
にして、イオンドーピング法によって不純物が低濃度ド
ープされた低濃度ドープシリコン膜を形成する。そし
て、さらに不純物がドープされた不純物シリコン膜を上
記低濃度ドープシリコン膜上に成膜して二層構造のソー
ス/ドレイン領域を形成することによって、ＬＤＤ構造
のＴＦＴを形成するものである

【０１０２】先ず、第１実施の形態における図３(a)〜
図３(c)と同様にして、図８(a)に示すようにガラス基板
６１上に、ゲート電極６２,陽極酸化膜６３,酸化シリコ
ン膜(ゲート絶縁膜)６４およびａ−Ｓi膜６５を順次形
成する。さらに、触媒元素であるニッケルを用いたａ−
Ｓi膜６５の結晶化(以下、結晶性シリコン膜６５cとな
る)、および、触媒元素(ニッケル)を集める効果のある
元素リンによる触媒元素のゲッタリングを行う。

【０１０３】さらに、第１実施の形態における図４(d)
と同様にして、ニッケル添加時にマスクとして用いた酸
化シリコン膜上のニッケルを除去し、さらに、上記酸化
シリコン膜をゲート電極６２のみを覆うようにパターニ
ングしてイオン注入ストッパ膜６６を形成する。この場
合のイオン注入ストッパ膜６６の形成方法は、第１実施
の形態と全く同じである。引き続いて、第１実施の形態
と同様にイオンドーピング法によって不純物(リン)を低
濃度注入する。ドーピングガスとしてホスフィン(Ｐ
Ｈ₃)を用い、ドーズ量を１×ｌ０¹³cm^-2〜８×１０¹³cm
^-2(例えば、２×１０¹³cm^-2)とする。ここで、結晶性シ
リコン膜６５cのうち不純物が注入された領域６７は、
後にＴＦＴのＬＤＤ領域となる。一方、イオン注入スト
ッパ膜６６でマスクされて不純物注入されていない領域
６８は、後にＴＦＴチャネル領域となる。

【０１０４】次に、不純物としてリンをドープした不純
物ａ−Ｓi膜６９をプラズマＣＶＤ法によって２０nm〜
８０nm(例えば、４０nmとする)形成する。ここで、リン
をドープするための原料ガスは、シラン(ＳiＨ₄)とホス
フィン(ＰＨ₃)との混合ガスとし、シランとホスフィン
との堆積比率を１：２００とした。その後、活性化のた
めに４００℃〜７００℃(例えば、６００℃とする)で熱
処理を行う。

【０１０５】以後、第１実施の形態における図４(f)と
同様にして、ＴＦＴチャネル領域以外の不要な部分のシ
リコン膜を除去して素子間分離をした後、不純物シリコ
ン膜６９をゲート電極６２上で分離してソース/ドレイ
ン領域を形成する。その場合に、不純物シリコン膜６９
下にはイオン注入ストッパ膜６６が在り、これがエツチ
ングストッパ膜となってエッチングが停止する。そのた
めに、結晶性シリコン膜６５cがダメージを受けること
が無く、安定したエッチングを行うことができる。さら
に、第１実施の形態と同様にして層間絶縁膜７０を形成
し、コンタクトホールを形成して電極配線７１,７２を
形成する。最後に、アニールを行って、図８(b)に示す
ようなＬＤＤ構造ＴＦＴ７３が完成する。

【０１０６】以上、この発明に基づく３つの実施の形態
に付いて説明した。しかしながら、この発明は上述の実
施の形態に限定されるものではなく、この発明の技術的
思想に基づく各種の変形が可能である。例えば、上記各
実施の形態においてはニッケルの添加方法としてスパッ
タ法を用いているが、ニッケル塩を溶かした溶液をスピ
ンコート法によって添加してもよい。また、触媒元素と
してニッケルを用いたが、コバルト,パラジウム,白金,
銅,銀,金,インジウム,スズ,アルミニウム,アンチモンお
よびこれらの元素の組み合わせでも同様の効果を得るこ
とができる。

【０１０７】

【発明の効果】以上より明らかなように、請求項１に係
る発明の半導体装置の製造方法は、絶縁表面を有する基
板上にゲート電極,ゲート絶縁膜及びａ−Ｓi膜を順次形
成し、このａ−Ｓi膜上に第１のマスクを形成し、上記
ａ−Ｓi膜における第１の所定領域に触媒元素を選択的
に導入し、第１の加熱処理によって上記ａ−Ｓi膜を結
晶成長させ、上記触媒元素を集める効果を持つ元素を上
記第１の所定領域に選択的に導入し、拡散している上記
触媒元素を第２の加熱処理によって上記第１の所定領域
に集め、上記結晶成長して成る結晶性シリコン膜上の上
記第１のマスクをパターニングしてゲート電極を覆う第
２のマスクを形成し、この第２のマスクを用いて上記結
晶性シリコン膜の第２の所定領域に不純物元素をドープ
してソース領域とドレイン領域とを形成し、上記結晶性
シリコン膜における上記第１の所定領域以外の領域を用
いて活性領域を形成するので、絶縁表面を有する基板上
に、ゲート電極と、ゲート絶縁膜と、ａ−Ｓi膜を触媒
元素を用いて結晶成長させた結晶性シリコンで成る活性
領域とが順次形成された、逆スタガ構造の半導体装置を
製造できる。

【０１０８】その場合に、上記ゲート絶縁膜と半導体層
(ａ−Ｓi膜)とは低温デポ工程によって連続的に形成で
き、両層の界面欠陥の低減を図って安定性に優れた半導
体装置を得ることができる。さらに、特性の向上,安定
化および信頼性の確保のためにゲート絶縁膜/半導体層
形成後に行う熱処理を上記第１の加熱処理で代行するこ
とができ、スループットの向上と上記界面欠陥の低減と
を図ることができる。尚、得られる半導体装置は逆スタ
ガ構造であるため、上記半導体層/ゲート絶縁膜界面に
対する基板からの不純物を上記ゲート電極およびゲート
絶縁膜によって十分にブロッキングできる。

【０１０９】さらに、拡散している触媒元素を集める場
合に、触媒元素濃度が非常に高いために上記活性領域と
して使用できない第１の所定領域(触媒元素の導入領域)
に集めるようにしている。したがって、上記触媒元素が
拡散している領域と同じシリコン膜を用いて効率的に触
媒元素を移動させることができ、触媒元素のゲッタリン
グ効果を高めることができる。

【０１１０】さらに、上記結晶性シリコン膜上に形成さ
れて上記ゲート電極を覆う第２のマスクを、上記触媒元
素およびこの触媒元素を集める元素の選択導入用の上記
第１のマスクをパターニングして形成するので、不純物
ドープ時に使用するマスクを形成するための特別なデポ
工程を省略できる。

【０１１１】すなわち、この発明によれば、リーク電流
の少ない安定した特性を有する高性能で高信頼性の半導
体装置を、簡単な製造プロセスによって歩留まりよく作
成することができる。特に、液晶表示装置に適用するこ
とによって、アクティブマトリックス基板に要求される
高性能化や高集積化を満足し、同一基板上にアクティブ
マトリックス部と周辺駆動回路部とを構成するドライバ
モノリシック型アクティブマトリックス基板を実現でき
る。したがって、液晶表示モジュールのコンパクト化、
高性能化、低コスト化を図ることができる。

【０１１２】また、請求項２に係る発明の半導体装置の
製造方法は、絶縁表面を有する基板上にゲート電極,ゲ
ート絶縁膜およびａ−Ｓi膜を順次形成し、このａ−Ｓi
膜上に第１のマスクを形成し、上記ａ−Ｓi膜における
所定領域に触媒元素を選択的に導入し、第１の加熱処理
によって上記ａ−Ｓi膜を結晶成長させ、上記触媒元素
を集める効果を持つ元素を上記所定領域に選択的に導入
し、拡散している上記触媒元素を第２の加熱処理によっ
て上記所定領域に集め、上記結晶成長して成る結晶性シ
リコン膜上の上記第１のマスクをパターニングして上記
ゲート電極を覆う第２のマスクを形成し、上記結晶性シ
リコン膜及び上記第２のマスクの上に不純物シリコン膜
を形成し、この不純物シリコン膜を上記第２のマスク上
で分離してソース領域とドレイン領域とを形成し、上記
結晶性シリコン膜における上記所定領域以外の領域を用
いて活性領域を形成するので、逆スタガ構造の半導体装
置を形成できる。

【０１１３】したがって、請求項１に係る発明の場合と
同様に、低温デポ工程によるゲート絶縁膜と半導体層と
の連続的形成と、ゲート絶縁膜/半導体層形成後におけ
る熱処理の上記第１の加熱処理による代行を行って、ス
ループットの向上と上記両層の界面欠陥の低減とを図る
ことができる。さらに、上記触媒元素が拡散している領
域と同じシリコン膜を用いて効率的に触媒元素を移動さ
せて、触媒元素のゲッタリング効果を高めることができ
る。また、得られる半導体装置は逆スタガ構造であるた
めに、上記半導体層/ゲート絶縁膜界面に対する基板か
らの不純物を上記ゲート電極およびゲート絶縁膜によっ
て十分にブロッキングできる。

【０１１４】さらに、上記結晶性シリコン膜上に形成さ
れて上記ゲート電極を覆う第２のマスクを、上記触媒元
素およびこの触媒元素を集める元素の選択導入用の上記
第１のマスクをパターニングして形成するので、不純物
シリコン膜分離時に使用するマスクを形成するための特
別なデポ工程を省略できる。

【０１１５】また、請求項３に係る発明の半導体装置の
製造方法は、上記触媒元素を集める効果を持つ元素とし
て最も効果が大きいリンを用いるので、不純物が非常に
少なく信頼性の高い半導体装置を作成できる。

【０１１６】また、請求項４に係る発明の半導体装置の
製造方法は、上記ａ−Ｓi膜における上記触媒元素を選
択的に導入する所定領域を少なくとも２個所設け、上記
所定領域間の間隔を上記所定領域から上記ａ−Ｓi膜内
を結晶が成長する距離の２倍よりも狭くしたので、互い
に隣接する２つの触媒元素導入領域の間には、触媒元素
が最も安定して存在するａ−Ｓi膜と結晶性シリコン膜
との境界は形成されない。したがって、上記両触媒元素
導入領域の間に存在する触媒元素のゲッタリングを効果
的に行うことができる。

【０１１７】また、請求項５に係る発明の半導体装置の
製造方法における上記ゲート電極を覆う第２のマスクを
形成する際に行われるパターニングは、上記ゲート電極
をマスクとして自己整合的に行うので、不純物元素ドー
プ用あるいは不純物シリコン膜分離用のマスクと上記ゲ
ート電極との位置合わせ、つまりは上記ゲート電極とチ
ャネル領域との位置合わせを正確に行うことができる。

【０１１８】また、請求項６に係る発明の半導体装置の
製造方法は、上記不純物元素がドーピングされた結晶性
シリコン膜あるいは不純物シリコン膜に活性領域を形成
する工程は、上記第２の加熱処理後において上記触媒元
素が存在している領域の結晶性シリコン膜を除去する工
程と上記活性領域のパターニング工程とを兼ねているの
で、工程の短縮化を図ることができる。さらに、上記触
媒元素が存在していない領域の結晶性シリコン膜を用い
て上記活性領域のパターニングを行うことによって、上
記触媒元素が存在している領域の結晶性シリコン膜を一
括して完全に除去でき、上記活性領域に対する上記触媒
元素による汚染量を低減できる。

【０１１９】また、請求項７に係る発明の半導体装置の
製造方法は、上記不純物元素がドーピングされた結晶性
シリコン膜あるいは不純物シリコン膜に活性領域を形成
する工程は、上記触媒元素導入領域における結晶化シリ
コンと、上記触媒元素及びこの触媒元素のシリサイド化
合物が存在している結晶性シリコンとが、除去されるよ
うなエッチング工程を含んでいるので、シリコン膜中に
残っている上記触媒元素をエッチングによって完全に除
去できる。したがって、リーク電流が少なく、信頼性の
高い半導体装置を作成できる。

【０１２０】また、請求項８に係る発明の半導体装置の
製造方法における上記活性領域形成時に行われるエッチ
ング工程は、塩素ガスあるいはＢＣl₃,ＨＣl等の塩素系
ガスを用いたＲＩＥ法によって行われるので、上記シリ
コン膜,触媒元素および触媒元素のシリサイド化合物を
同時に精度よくエッチングでき、シリコン膜中に残って
いる上記触媒元素を完全に除去できる。

【０１２１】また、請求項９に係る発明の半導体装置の
製造方法は、上記第１の加熱処理を、上記ａ−Ｓi膜に
自然核が発生しない温度および時間で行うので、成長し
た結晶性シリコンが上記自然核に衝突して曲がったり分
岐したりすることを防止できる。したがって、結晶性が
悪化したり、上記触媒元素がトラップされたりすること
がない。さらに、上記第２の加熱処理を、上記触媒元素
を集める効果を持つ元素が拡散しない温度で行うので、
上記元素の拡散を防止して、効率良く、精度よく、上記
触媒元素のゲッタリングを行うことができる。

【０１２２】また、請求項１０に係る発明の半導体装置
の製造方法における上記第１の加熱処理を５４０℃〜６
００℃の温度範囲で行う一方、上記第２の加熱処理を５
８０℃〜７００℃の温度範囲で行うので、上記第１の加
熱処理時に上記ａ−Ｓi膜中に自然核が発生することを
防止できる。さらに、上記第２の加熱処理時に上記触媒
元素を集めるための元素が結晶性シリコン中に拡散する
ことを防止できる。

【０１２３】また、請求項１１に係る発明の半導体装置
の製造方法における上記ａ−Ｓi膜の厚さは２５nm以上
であるので、上記触媒元素の導入によって十分な結晶成
長を得ることができる。さらに、上記ａ−Ｓi膜の厚さ
は８０nm以下であるので、成長した柱状結晶は二層構造
にならず、結晶性の悪化や触媒元素の残留等の問題を防
止できる。

【０１２４】また、請求項１２に係る発明の半導体装置
の製造方法は、上記第１の加熱処理による上記ａ−Ｓi
膜の結晶成長方向を、得られる半導体装置におけるキャ
リアの移動方向と略平行にしたので、上記キャリアの移
動方向にはトラップとなるような結晶粒界は殆ど存在し
ない。したがって、より高移動度の半導体装置を得るこ
とができる。

【０１２５】また、請求項１３に係る発明の半導体装置
の製造方法は、得られる半導体装置における上記活性領
域中の触媒元素濃度を、１×１０¹⁶atoms/cm³以下にし
たので、リーク電流の増大や特性劣化等の無い半導体装
置を得ることができる。

【０１２６】また、請求項１４に係る発明の半導体装置
の製造方法は、上記触媒元素としてＮi,Ｃo,Ｐd,Ｐt,Ｃ
u,Ａg,Ａu,Ｉn,Ｓn,ＡlおよびＳbのうち一種または複数
種の元素を用いるので、微量の触媒元素で上記ａ−Ｓi
膜の結晶化助長効果を得ることができる。

【０１２７】また、請求項１５に係る発明の半導体装置
の製造方法は、上記触媒元素として少なくともＮiを用
いるので、ａ−Ｓi膜の結晶成長を助長する触媒元素の
シリサイド化合物として、その結晶構造が種々の触媒元
素のシリサイド化合物中最も単結晶シリコンと類似して
おり、その格子定数も上記結晶シリコンに非常に近く、
ａ−Ｓi膜の結晶化に最高の鋳型として作用するＮiＳi₂
が形成される。したがって、上記Ｎiのシリサイド化合
物ＮiＳi₂によって、上記ａ−Ｓi膜の結晶化を大いに促
進できる。

【０１２８】また、請求項１６に係る発明の半導体装置
の製造方法は、上記第１の加熱処理によって、半導体装
置特性の向上,安定化および信頼性の確保のために上記
ゲート絶縁膜およびアモルファスシリコン膜を形成した
後に行う熱処理を代行するので、スループットの向上と
界面欠陥の低減とを図ることができる。

【図面の簡単な説明】

【図１】 この発明の半導体製造装置の製造方法を適用
した画素用ＴＦＴの製造工程を示す平面図である。

【図２】 図１に続く画素用ＴＦＴの製造工程を示す平
面図である。

【図３】 図１における任意の１個のＴＦＴに関する断
面図である。

【図４】 図２における任意の１個のＴＦＴに関する断
面図である。

【図５】 この発明の半導体製造装置の製造方法を適用
したＣＭＯＳＴＦＴの製造工程における任意の１個のＴ
ＦＴに関する断面図である。

【図６】 図５に続くＣＭＯＳＴＦＴの製造工程におけ
る断面図である。

【図７】 図５(b)に対応する平面図である。

【図８】 この発明の半導体製造装置の製造方法を適用
したＬＤＤ構造ＴＦＴの製造工程における任意の１個の
ＴＦＴに関する断面図である。

【符号の説明】

１,３１,６１…ガラス基板、 ２,３２n,３２p,６２…ゲート電極、 ３,３３n,３３p,６３…陽極酸化膜(ゲート絶縁膜)、 ４,３４,６４…酸化シリコン膜(ゲート絶縁膜)、 ５,３５…ａ−Ｓi膜、 ５a,３５an,３
５ap…結晶化領域、 ５b,５e,５f,５g,３５bn,３５bp,３５ep,３５fp,６５c
…結晶性シリコン膜、 ５c,３５c…結晶粒界、 ５d,３５d…成
長先端領域、 ６,３６…酸化シリコン膜(マスク膜)、 ６a,３６a…マスク、 ６c,３６cn,３６cp,６６…イオン注入ストッパ膜， ７,３７n,３７p…スリット領域、 ８,３８…ニッ
ケル(触媒元素)、 ９,３９…リン、 １０,４０…リン
(不純物)、 １４,４６n,４６p…チャネル領域、 １５,４７n,４
７p…ソース領域、 １６,４８n,４８p…ドレイン領域、 １７…レーザー
光、 １８,５１,７０…層間絶縁膜、 １９…ソース電
極配線、 ２０…画素電極、 ２１…ＴＦＴ、 ４１…ホウ素(不純物)、 ４２,４３…フ
ォトレジスト、 ４９…Ｎチャネル型ＴＦＴ、 ５０…Ｐチャネ
ル型ＴＦＴ、 ５２〜５４,７１,７２…電極配線、 ６９…不純物シ
リコン膜、 ７３…ＬＤＤ構造ＴＦＴ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂本 弘美 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平11−8393（ＪＰ，Ａ) 特開 平10−223533（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/20 H01L 21/322

Claims (16)

(57)【特許請求の範囲】
1. 【請求項１】 絶縁表面を有する基板上にゲート電極を
   形成する工程と、 上記ゲート電極を覆うゲート絶縁膜を形成する工程と、 上記ゲート絶縁膜上にアモルファスシリコン膜を形成す
   る工程と、 このアモルファスシリコン膜上に酸化シリコン膜あるい
   は窒化シリコン膜からなる第１のマスクを形成する工程
   と、 上記 アモルファスシリコン膜における上記第１のマスク
   によって設定される第１の所定領域に、当該アモルファ
   スシリコン膜の結晶化を助長する触媒元素を選択的に導
   入する工程と、 第１の加熱処理を行って、上記アモルファスシリコン膜
   を結晶成長させる工程と、 上記第１の所定領域に、上記触媒元素を集める効果を持
   つ元素を選択的に導入する工程と、 第２の加熱処理を行って、上記結晶成長して成る結晶性
   シリコン膜に拡散している上記触媒元素を上記第１の所
   定領域に集める工程と、 上記結晶性シリコン膜上の上記第１のマスクをパターニ
   ングして上記ゲート電極を覆う第２のマスクを形成する
   工程と、 上記結晶性シリコン膜における上記第２のマスクで設定
   される第２の所定領域に、３族元素あるいは５族元素を
   ドープしてソース領域とドレイン領域とを形成する工程
   と、 上記結晶性シリコン膜における上記第１の所定領域以外
   の領域を用いて、上記ソース領域とドレイン領域とを含
   む活性領域を形成する工程を備えたことを特徴とする半
   導体装置の製造方法。
2. 【請求項２】 絶縁表面を有する基板上にゲート電極を
   形成する工程と、 上記ゲート電極を覆うゲート絶縁膜を形成する工程と、 上記ゲート絶縁膜上にアモルファスシリコン膜を形成す
   る工程と、 このアモルファスシリコン膜上に酸化シリコン膜あるい
   は窒化シリコン膜から なる第１のマスクを形成する工程
   と、 上記 アモルファスシリコン膜における上記第１のマスク
   によって設定される所定領域に、当該アモルファスシリ
   コン膜の結晶化を助長する触媒元素を選択的に導入する
   工程と、 第１の加熱処理を行って、上記アモルファスシリコン膜
   を結晶成長させる工程と、 上記所定領域に、上記触媒元素を集める効果を持つ元素
   を選択的に導入する工程と、 第２の加熱処理を行って、上記結晶成長して成る結晶性
   シリコン膜に拡散している上記触媒元素を上記所定領域
   に集める工程と、 上記結晶性シリコン膜上の上記第１のマスクをパターニ
   ングして上記ゲート電極を覆う第２のマスクを形成する
   工程と、 上記結晶性シリコン膜および第２のマスクの上に、３族
   元素あるいは５族元素がドーピングされた不純物シリコ
   ン膜を形成する工程と、 上記不純物シリコン膜を上記第２のマスク上で分離して
   ソース領域とドレイン領域とを形成する工程と、 上記結晶性シリコン膜における上記所定領域以外の領域
   を用いて、上記ソース領域とドレイン領域とに重なる活
   性領域を形成する工程を備えたことを特徴とする半導体
   装置の製造方法。
3. 【請求項３】 請求項１あるいは請求項２に記載の半導
   体装置の製造方法おいて、 上記触媒元素を集める効果を持つ元素としてリンを用い
   ることを特徴とする半導体装置の製造方法。
4. 【請求項４】 請求項１あるいは請求項２に記載の半導
   体装置の製造方法において、 上記アモルファスシリコン膜における上記触媒元素を選
   択的に導入する所定領域は、所定の間隔で設けられた少
   なくとも２個所の領域であり、 上記所定の間隔は、上記所定領域から上記アモルファス
   シリコン膜内を結晶が成長する距離の２倍よりも狭くな
   っていることを特徴とする半導体装置の製造方法。
5. 【請求項５】 請求項１あるいは請求項２に記載の半導
   体装置の製造方法において、 上記ゲート電極を覆う第２のマスクを形成する際に行わ
   れるパターニングは、上記触媒元素およびこの触媒元素
   を集める元素の選択導入時に用いる上記第１のマスク上
   にポジ型のフォトレジストを塗布し、基板裏面より露光
   して現像した後に上記露光されない部分を除去し、残っ
   たフォトレジストを用いて行うことを特徴とする半導体
   装置の製造方法。
6. 【請求項６】 請求項１あるいは請求項２に記載の半導
   体装置の製造方法において、 上記３族元素あるいは５族元素がドーピングされた上記
   結晶性シリコン膜あるいは不純物シリコン膜に活性領域
   を形成する工程は、上記第２の加熱処理後において上記
   触媒元素が存在している領域の結晶性シリコン膜を除去
   する工程と上記活性領域のパターニング工程とを兼ねて
   いることを特徴とする半導体装置の製造方法。
7. 【請求項７】 請求項１あるいは請求項２に記載の半導
   体装置の製造方法において、 上記３族元素あるいは５族元素がドーピングされた上記
   結晶性シリコン膜あるいは不純物シリコン膜に活性領域
   を形成する工程は、上記触媒元素導入領域における結晶
   化シリコンと、上記触媒元素およびこの触媒元素のシリ
   サイド化合物が存在している結晶性シリコンとが、除去
   されるようなエッチング工程を含んでいることを特徴と
   する半導体装置の製造方法。
8. 【請求項８】 請求項７に記載の半導体装置の製造方法
   において、 上記エッチング工程は、塩素ガスあるいはＢＣl₃,ＨＣl
   等の塩素系ガスを用いたリアクティブ・イオン・エッチン
   グ法によって行われることを特徴とする半導体装置の製
   造方法。
9. 【請求項９】 請求項１あるいは請求項２に記載の半導
   体装置の製造方法において、 上記第１の加熱処理は、上記触媒元素が上記アモルファ
   スシリコン膜中を拡散でき、且つ、上記アモルファスシ
   リコン膜に自然核が発生しないような温度および時間で
   行われ、 上記第２の加熱処理は、上記結晶性シリコン膜中を触媒
   元素は拡散するが、上記触媒元素を集める効果を持つ元
   素は拡散しないような温度で行われることを特徴とする
   半導体装置の製造方法。
10. 【請求項１０】 請求項９に記載の半導体装置の製造方
    法において、 上記第１の加熱処理は、５４０℃〜６００℃の温度範囲
    内で行なわれ、 上記第２の加熱処理は、５８０℃〜７００℃の温度範囲
    内で行われることを特徴とする半導体装置の製造方法。
11. 【請求項１１】 請求項１あるいは請求項２に記載の半
    導体装置の製造方法において、 上記アモルファスシリコン膜の厚さは、２５nm以上８０
    nm以下であることを特徴とする半導体装置の製造方法。
12. 【請求項１２】 請求項１あるいは請求項２に記載の半
    導体装置の製造方法において、 上記第１の加熱処理による上記アモルファスシリコン膜
    の結晶成長方向は、得られる半導体装置におけるキャリ
    アの移動方向と略平行であることを特徴とする半導体装
    置の製造方法。
13. 【請求項１３】 請求項１あるいは請求項２に記載の半
    導体装置の製造方法において、 得られる半導体装置における活性領域中の触媒元素濃度
    は、１×１０¹⁶atoms/cm³以下であることを特徴とする
    半導体装置の製造方法。
14. 【請求項１４】 請求項１あるいは請求項２に記載の半
    導体装置の製造方法において、 上記アモルファスシリコン膜の結晶化を助長する触媒元
    素は、ニッケル,コバルト,パラジウム,白金,銅,銀,金,
    インジウム,錫,アルミニウムおよびアンチモンのうち一
    種または複数種の元素であることを特徴とする半導体装
    置の製造方法。
15. 【請求項１５】 請求項１４に記載の半導体装置の製造
    方法において、 上記触媒元素として、少なくともニッケルを用いること
    を特徴とする半導体装置の製造方法。
16. 【請求項１６】 請求項１あるいは請求項２に記載の半
    導体装置の製造方法において、 上記第１の加熱処理によって、上記ゲート絶縁膜および
    アモルファスシリコン膜を形成した後の熱処理を代行す
    ることを特徴とする半導体装置の製造方法。