CN100365778C - 制造多晶硅薄膜的方法和使用该多晶硅的薄膜晶体管 - Google Patents

制造多晶硅薄膜的方法和使用该多晶硅的薄膜晶体管 Download PDF

Info

Publication number
CN100365778C
CN100365778C CNB2005100079616A CN200510007961A CN100365778C CN 100365778 C CN100365778 C CN 100365778C CN B2005100079616 A CNB2005100079616 A CN B2005100079616A CN 200510007961 A CN200510007961 A CN 200510007961A CN 100365778 C CN100365778 C CN 100365778C
Authority
CN
China
Prior art keywords
thin film
polysilicon
silicon thin
film transistor
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100079616A
Other languages
English (en)
Other versions
CN1658376A (zh
Inventor
拉梅什·卡卡德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN1658376A publication Critical patent/CN1658376A/zh
Application granted granted Critical
Publication of CN100365778C publication Critical patent/CN100365778C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47GHOUSEHOLD OR TABLE EQUIPMENT
    • A47G9/00Bed-covers; Counterpanes; Travelling rugs; Sleeping rugs; Sleeping bags; Pillows
    • A47G9/06Travelling rugs; Sleeping rugs
    • A47G9/062Travelling rugs; Sleeping rugs for covering the ground, e.g. picnic or beach blankets
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00Single-crystal growth directly from the solid state
    • C30B1/02Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47CCHAIRS; SOFAS; BEDS
    • A47C27/00Spring, stuffed or fluid mattresses or cushions specially adapted for chairs, beds or sofas
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02595Microstructure polycrystalline
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686Pulsed laser beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor

Abstract

一种制造多晶硅薄膜的方法,其制造用于制成薄膜晶体管的多晶硅薄膜。该方法包括在基材上沉积包含非晶硅的硅薄膜,并且在预定温度下和H2O气氛中对硅薄膜进行热处理。因此,当通过固相结晶法结晶非晶硅时,降低了结晶温度和热处理时间,并且由于在高温下热处理较长时间,这可以防止基材弯曲。作为本发明的结果,可以获得具有优越结晶特性的多晶硅薄膜。在薄膜晶体管中使用多晶硅薄膜导致薄膜电阻器中缺陷的减少。

Description

制造多晶硅薄膜的方法和使用该多晶硅的薄膜晶体管
要求优先权
本申请引用、纳入和要求在35 U.S.C.§119下产生的一份专利申请的所有益处,该申请于2004年2月19日向韩国知识产权局递交的、发明名称为“一种多晶硅薄膜的制造方法和使用通过该方法制造的多晶硅薄膜的薄膜晶体管(METHOD OF FABRICA TING A POL YSILICON THIN FILM ANDTHIN FILM TRANSISTOR USING THE POL YSILICON THIN FILMFABRICA TED BY THE SAME METHOD)”的申请,以及及时分配的系列号为No.2004-11146。
技术领域
本发明涉及一种多晶硅薄膜的制造方法和使用通过该方法制造的多晶硅的薄膜晶体管,以及更具体地,涉及一种多晶硅薄膜的制造方法和使用通过该方法制造的多晶硅的薄膜晶体管,从而降低热处理温度和减少热处理时间来防止基材(substrate)弯曲,并使基材具有更少的缺陷。
背景技术
一种有机电致发光有源显示装置(active organic electroluminescentdisplay device),包含薄膜晶体管(TFT),薄膜晶体管用来将电流施加给像素区域(pixel region)和周边驱动电路区域(pheripheral driving circuit region)。薄膜晶体管一般使用多晶硅。通常,多晶硅是通过结晶非晶硅形成的。
基于它们的结晶温度,即基于高于或低于500℃的温度,典型的结晶方法主要分为低温结晶法和高温结晶法。
使用受激准分子激光器的受激准分子激光器退火法(excimer laserannealing,ELA)通常用作低温结晶法,其可以使用玻璃基材,这是因为该方法在约450℃的结晶温度下进行的。但是,该方法会导致制造成本增加,并使得基材的最佳尺寸受到限制,这会导致制造显示装置的总成本增加。
高温结晶法包括固相结晶法、快速热退火法(rapid thermal annealing,RTA)等,该方法由于是低成本的结晶法而被广泛地使用。
但是,固相结晶法需要在至少600℃的温度下结晶20小时或更长时间,这会导致结晶缺陷产生在结晶的多晶硅中,以致于不能获得充分的淌度(mobility),yinci在热处理过程中基材容易变形。此外,由于高温结晶不能使用玻璃基材。当降低结晶温度时,产率降低。
同时,RTA方法允许在相对短的时间内实施该方法。但是,迄今为止开发的RTA方法具有如下缺点:由于严重的热冲击(thermal shock),基材容易变形,并且结晶的多晶硅的电性能不好。
因此,为了降低有源装置的制造成本,必须使用的方法是在进行结晶时具有低成本的高温热处理方法。但是,也需要发展具有优越结晶特性的高温热处理方法,该方法使用低成本的玻璃基材,并且不会引起诸如基材弯曲的问题。
发明内容
本发明提供一种制造多晶硅薄膜的方法,以及一种使用通过该方法制造的多晶硅制造薄膜晶体管的方法,从而解决上述问题。该方法结晶了具有优越结晶特性的多晶硅,并且防止基材由于高温结晶产生的弯曲。
在本发明的一个示例性实施方案中,制造多晶硅薄膜的方法包括:在基材上沉积包含非晶硅的硅薄膜;以及在H2O气氛中和预定温度下对硅薄膜进行热处理。
本发明的另一个示例性实施方案中,薄膜晶体管使用通过上述方法制造的多晶硅薄膜。
附图说明
当结合附图考虑并参考以下的详细说明时,更容易理解本发明,所以更完全的理解本发明及其许多伴随的优点将容易显而易见,附图中相同的附图标记表示相同或相似的组分,其中:
图1表示通过本发明实施方案制造的多晶硅的拉曼光谱(Ramanspectrum);和
图2表示通过其它方法制造的多晶硅的拉曼光谱。
具体实施方式
以下参考显示了本发明优选实施方案的附图更充分地描述本发明的示例性实施方案。但是,本发明可以体现为不同的形式,不应该解释为限制于这里提出的实施方案。更确切的,提供这些示例性实施方案以使本公开详尽和完全,并且对本领域的普通技术人员充分地转达本发明的范围。
根据本发明,将非晶硅或包含大量非晶硅的硅薄膜沉积到基材上。在这种情况下,一般使用透明的和绝缘的玻璃基材作为基材。
沉积硅薄膜的方法一般包括等离子增强化学气相沉积法(PECVD),低压化学气相沉积法(LPCVD)等。
然后对非晶硅或包含大量非晶硅的硅薄膜进行热处理。在这种情况下,使非晶硅固相结晶,以便在加热硅薄膜时使其成为多晶硅。
快速热退火法(RTA)是典型的高温热处理方法,其用作本发明方法的热处理方法,并且在H2O气氛中进行热处理,而不是在N2、O2、惰性气体如Ar或其混合气体的常规气氛中进行。
当热处理在H2O气氛中进行时,与在N2、O2、惰性气体如Ar或其混合气体的常规气氛中相比,相同的温度下热处理时间减少,同时热处理温度也降低。
尤其是当透明的绝缘基材如玻璃用作基材时,基材在高温下弯曲。但是,根据本发明,当热处理温度降低时可以防止基材弯曲。
根据本发明,热处理温度优选在550℃-750℃范围内,更优选600℃-710℃。当温度低于550℃时,结晶需要很长的时间,当温度超过750℃时,基材会弯曲,因而不优选。因此,优越的多晶硅优选在600℃-700℃的温度范围内热处理适当的时间来获得。
H2O的压力与结晶速度成比例,因此压力增大,结晶速度增加。当压力太低时,结晶速度变低从而导致热处理时间延长,这会对基材有不利影响,因而是不优选的。因此,优选将H2O的压力设定得尽可能高。但是,压力不应当太高,因为会导致爆炸。由此,压力优选在10,000Pa-2MPa范围内。
同时,硅薄膜沉积为2,000埃或更小的厚度,并且当厚度变小时结晶会变得容易。但是,当太薄的多晶硅用于薄膜晶体管时,可能会对薄膜晶体管的性质产生不利影响。因此,硅薄膜优选沉积达到约100-1,000埃的厚度。
多晶硅可以通过进行上述方法来形成。但是,为了减少根据本发明形成的多晶硅的缺陷,可以再一次进行热处理方法。
热处理方法可以通过受激准分子激光器退火法或通过在炉中加热来进行。
当在上述H2O中结晶非晶硅时,多晶硅薄膜的半峰全宽(full width athalf maximum,FWHM)在约6.5cm-1至约7.5cm-1的范围内,获得多晶硅,其中多晶硅薄膜的FWHM在约6.5cm-1至约7.5cm-1的范围内。在惰性气体中用热处理方法制造的多晶硅的FWHM一般为7.5cm-1或以上。
以下,更充分地描述本发明,并示出本发明的优选方案。但是,本发明可以有不同的形式,不应解释为本发明限制于这里提出的方案。
实施例1-3
在基材上沉积500埃厚的非晶硅薄膜。将低压化学气相沉积法(LPCVD)用于实施例1,使用2%或以下氢的等离子增强化学气相沉积法(PECVD)用于实施例2,使用10%或以上氢的PECVD用于实施例3。然后热处理非晶硅薄膜,从而通过RTA在约700℃的温度下结晶10分钟或以下。将载气如O2或N2和H2O用于热处理。形成的多晶硅的拉曼光谱示于图1。
比较例1
使用和实施例1-3相同的方法进行比较例1,不同之处在于将N2气氛用于热处理。即热处理温度是700℃,结果示于图2。
在这种情况下,为了完全结晶非晶硅,热处理温度为750℃,且与实施例1-3中热处理时间相同。
参考图1,可以看出多晶硅的拉曼光谱中接近520cm-1的峰值,表示存在通过在700℃下和H2O中对非晶硅进行热处理获得的晶体硅。但是,当不使用H2O进行结晶时,如图2所示,可以看出接近520cm-1的峰不存在,而在480cm-1周围存在一个宽峰。480cm-1处的宽峰表示存在非晶硅,即,能够看出结晶只是部分地进行。
因此,显然热处理中使用H2O气氛有助于非晶硅的结晶。此外,从图1可以看出,通过实施例1-3结晶的多晶硅的拉曼峰的半峰全宽为6.8cm-1,这意味着该多晶硅具有优越的结晶特性。在惰性气氛中用热处理方法制造的多晶硅的半峰全宽一般为7.5cm-1或以上。
实施例4
通过PECVD法在基材上沉淀非晶硅约1,000埃厚。在600℃和2MPa的H2O压力下加热非晶硅。在600℃下硅的结晶速度低。但是,因为结晶速度与压力成比例,通过增加压力,可调节氧化速度。即增加压力可以降低结晶温度和时间。此刻测量结晶时间为2小时或更短。
比较例2
使用和实施例4相同的方法进行比较例2,不同之处在于将1MPa的N2气氛用于结晶非晶硅。在这种情况下,测量结晶时间为约5小时,这是由非晶硅通过预先热处理已经包含成核位置这一事实引起的。另一方面,没有进行任何热处理的非晶硅需要20小时或更多的时间来结晶。
将实施例4和比较例2进行比较,可以发现实施例4在H2O气氛中的热处理时间比在N2气氛中的降低几乎2.5倍。此外,增加H2O压力可以降低热处理温度及其需要的处理时间。因为降低了热处理温度和处理时间,有可能减少制造成本,并且可防止由于对基材加热,基材弯曲。
非晶硅和水在热处理过程中反应,以使硅氧化,从而在硅的表面上形成薄的二氧化硅层。残留硅(即没有与水起反应的硅)存在于由氧化作用形成的二氧化硅层之内,变成间隙硅(interstitial Si)。间隙硅的浓度影响硅的扩散因子,这反过来会影响结晶过程。可以遵循类似的步骤,甚至当在O2气氛中进行热处理时。但是,在H2O气氛中的结晶速度比在O2气氛中的快,以致降低了温度和时间。
结果,当间隙硅的浓度增加时,非晶硅的结晶速度也增加,以致相比于仅仅使用N2或O2气体的常规热处理气氛,可以降低或缩短需要的结晶温度或需要的结晶时间。
通过上述方法制造的多晶硅薄膜可以用于薄膜晶体管,该薄膜晶体管可以用于平板显示装置(falt panel display device),如有机电致发光显示装置或液晶显示装置。
如上所述,当通过本发明的固相结晶法结晶非晶硅时使用水汽作为热处理气氛,因而可以降低热处理时间和温度,由此防止在制备过程中的缺陷如基材的弯曲的出现。
尽管已经参考一些示例性的实施方案描述了本发明,本领域普通技术人员可以理解根据本发明可以作出各种改进和变化,而不偏离所附的权利要求及相应材料所限定的本发明的精神或范围。

Claims (12)

1.一种制造多晶硅薄膜的方法,其包括下列步骤:
在基材上沉积包含非晶硅的硅薄膜;以及
通过在H2O气氛中和预定温度下对硅薄膜进行热处理而使硅薄膜结晶,其中所述预定温度在550℃-750℃范围内,并且其中所述H2O压力至少为10,000Pa。
2.如权利要求1所述的方法,其中预定温度在600℃-700℃范围内。
3.如权利要求1所述的方法,其中H2O压力在10,000Pa-2MPa范围内。
4.如权利要求1所述的方法,其中硅薄膜厚度不超过2000埃。
5.如权利要求4所述的方法,其中硅薄膜的厚度在100埃-1,000埃范围内。
6.如权利要求1所述的方法,进一步包括:在H2O气氛中和预定温度下对硅薄膜进行热处理后,再次在炉中通过加热对硅薄膜进行热处理的步骤。
7.如权利要求1所述的方法,进一步包括:在H2O气氛中和预定温度下对硅薄膜进行热处理后,再次通过受激准分子激光器退火法(ELA)对硅薄膜进行热处理的步骤。
8.如权利要求1所述的方法,其中硅薄膜是通过低压化学气相沉积法(LPCVD)和等离子增强化学气相沉积法(PECVD)中的任何一种方法沉积的。
9.一种薄膜晶体管,其使用通过如权利要求1所述的方法制造的多晶硅薄膜。
10.如权利要求9所述的薄膜晶体管,其中多晶硅薄膜的半峰全宽(FWHM)在6.0cm-1至7.5cm-1范围内。
11.如权利要求10所述的薄膜晶体管,其中多晶硅薄膜的半峰全宽在6.5cm-1至7.0cm-1范围内。
12.如权利要求9所述的薄膜晶体管,其中薄膜晶体管用于有机电致发光显示装置和液晶显示装置中的一种。
CNB2005100079616A 2004-02-19 2005-02-04 制造多晶硅薄膜的方法和使用该多晶硅的薄膜晶体管 Active CN100365778C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR11146/2004 2004-02-19
KR11146/04 2004-02-19
KR1020040011146A KR100623251B1 (ko) 2004-02-19 2004-02-19 다결정 실리콘 박막의 제조 방법 및 이를 사용하여제조되는 다결정 실리콘을 사용하는 박막 트랜지스터

Publications (2)

Publication Number Publication Date
CN1658376A CN1658376A (zh) 2005-08-24
CN100365778C true CN100365778C (zh) 2008-01-30

Family

ID=34858761

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100079616A Active CN100365778C (zh) 2004-02-19 2005-02-04 制造多晶硅薄膜的方法和使用该多晶硅的薄膜晶体管

Country Status (4)

Country Link
US (1) US7964456B2 (zh)
JP (1) JP4871502B2 (zh)
KR (1) KR100623251B1 (zh)
CN (1) CN100365778C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666552B1 (ko) * 2004-06-30 2007-01-09 삼성에스디아이 주식회사 반도체 소자의 제조 방법 및 이 방법에 의하여 제조되는반도체 소자
CN100459043C (zh) * 2006-02-08 2009-02-04 财团法人工业技术研究院 多晶硅膜的制造方法以及薄膜晶体管的制造方法
CN101290877B (zh) * 2007-04-20 2011-03-23 中芯国际集成电路制造(上海)有限公司 多晶硅薄膜的制备方法
TWI485781B (zh) * 2009-03-13 2015-05-21 Semiconductor Energy Lab 半導體裝置及該半導體裝置的製造方法
CN102110740B (zh) * 2010-11-23 2012-09-05 上海交通大学 定向凝固多晶硅太阳电池的两次热处理方法
CN102978590A (zh) * 2012-11-27 2013-03-20 上海大学 多循环快速热退火非晶硅薄膜的方法
WO2018076139A1 (zh) * 2016-10-24 2018-05-03 丁欣 多晶硅的制造方法以及单晶硅的制造方法
WO2024004998A1 (ja) * 2022-06-29 2024-01-04 株式会社日本触媒 シリコン膜の製造方法及びシリコン膜

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5344796A (en) * 1992-10-19 1994-09-06 Samsung Electronics Co., Ltd. Method for making polycrystalline silicon thin film
JPH06310427A (ja) * 1993-04-21 1994-11-04 Sanyo Electric Co Ltd 半導体装置の製造方法
CN1169589A (zh) * 1996-01-19 1998-01-07 株式会社半导体能源研究所 半导体器件及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63304670A (ja) 1987-06-04 1988-12-12 Hitachi Ltd 薄膜半導体装置の製造方法
JP3306258B2 (ja) * 1995-03-27 2002-07-24 三洋電機株式会社 半導体装置の製造方法
WO1997001863A1 (fr) * 1995-06-26 1997-01-16 Seiko Epson Corporation Procede de formation de film semi-conducteur cristallin, procede de production de transistor a couche mince, procede de production de cellules solaires et dispositif cristal liquide a matrice active
KR100188099B1 (ko) 1995-10-17 1999-07-01 김광호 액정 표시 장치용 박막 트랜지스터 기판의 제조방법
JP3927634B2 (ja) 1995-10-25 2007-06-13 株式会社半導体エネルギー研究所 レーザーアニール方法及び薄膜トランジスタの作製方法
JP3662371B2 (ja) 1996-10-15 2005-06-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法及び薄膜トランジスタ
JP3917698B2 (ja) * 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
JPH11329972A (ja) 1998-05-19 1999-11-30 Ishikawajima Harima Heavy Ind Co Ltd 半導体膜の形成方法
JP4019584B2 (ja) 1999-12-27 2007-12-12 株式会社Ihi 半導体膜の形成方法
JP2001210726A (ja) * 2000-01-24 2001-08-03 Hitachi Ltd 半導体装置及びその製造方法
US6521492B2 (en) * 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5344796A (en) * 1992-10-19 1994-09-06 Samsung Electronics Co., Ltd. Method for making polycrystalline silicon thin film
JPH06310427A (ja) * 1993-04-21 1994-11-04 Sanyo Electric Co Ltd 半導体装置の製造方法
CN1169589A (zh) * 1996-01-19 1998-01-07 株式会社半导体能源研究所 半导体器件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Polycrystalline Silicon Thin-Film Transistors Fabricated byDefect Reduction Methods. H.Watakabe T.Sameshima.IEEE TRANSACTIONS ON ELECTRON DEVICES,Vol.49 No.12. 2002 *

Also Published As

Publication number Publication date
US20050186720A1 (en) 2005-08-25
US7964456B2 (en) 2011-06-21
KR100623251B1 (ko) 2006-09-18
JP4871502B2 (ja) 2012-02-08
JP2005236264A (ja) 2005-09-02
KR20050082645A (ko) 2005-08-24
CN1658376A (zh) 2005-08-24

Similar Documents

Publication Publication Date Title
CN100365778C (zh) 制造多晶硅薄膜的方法和使用该多晶硅的薄膜晶体管
US7696030B2 (en) Method of fabricating semiconductor device and semiconductor fabricated by the same method
CN100419952C (zh) 制造半导体器件的方法和由此方法制造的半导体器件
KR20060081296A (ko) 실리콘 필름의 제조방법
JPH07131034A (ja) 半導体装置の作製方法
CN102414791B (zh) 制造多晶硅薄膜的方法
KR100960862B1 (ko) 실리콘 결정화 방법
KR19980036973A (ko) 마이크로파를 이용한 다결정 박막의 제조방법
KR20130060002A (ko) 저온 다결정 박막의 제조방법
KR101118275B1 (ko) 다결정 실리콘 박막의 제조방법
KR101011806B1 (ko) 다결정 실리콘 박막의 제조방법
KR100766038B1 (ko) 도펀트 활성화 방법
KR100712176B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
TWI377173B (en) Method for manufacturing crystalline silicon
JPH0878694A (ja) 半導体装置の作製方法
KR101079302B1 (ko) 다결정 실리콘 박막의 제조방법
KR100501701B1 (ko) 결정질 실리콘박막 형성방법
KR20130060001A (ko) 저온 다결정 박막의 제조방법
KR101095621B1 (ko) 다결정 실리콘 박막의 제조방법
KR20130056500A (ko) 다결정 실리콘층의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법
KR20110122533A (ko) 다결정 실리콘 박막의 제조방법
KR101123373B1 (ko) 다결정 실리콘 박막의 제조방법
KR20090107382A (ko) 폴리 실리콘 박막 트랜지스터용 폴리 실리콘층의 제조방법
JPH0936374A (ja) 半導体作製方法および半導体装置作製方法
Zeng et al. Aluminium Induced Crystallisation of Amorphous Silicon Thin Films

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090109

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Mobile Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung SDI Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090109

ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121017

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121017

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co., Ltd.