CN102414791B - 制造多晶硅薄膜的方法 - Google Patents

制造多晶硅薄膜的方法 Download PDF

Info

Publication number
CN102414791B
CN102414791B CN201080019409.8A CN201080019409A CN102414791B CN 102414791 B CN102414791 B CN 102414791B CN 201080019409 A CN201080019409 A CN 201080019409A CN 102414791 B CN102414791 B CN 102414791B
Authority
CN
China
Prior art keywords
layer
silicon layer
silicon
metal level
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080019409.8A
Other languages
English (en)
Other versions
CN102414791A (zh
Inventor
李沅泰
赵汉植
金亨洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokord Co Ltd
Original Assignee
Nokord Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokord Co Ltd filed Critical Nokord Co Ltd
Publication of CN102414791A publication Critical patent/CN102414791A/zh
Application granted granted Critical
Publication of CN102414791B publication Critical patent/CN102414791B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements

Abstract

提供一种制造多晶硅薄膜的方法。所述方法包含在绝缘衬底上形成金属层的金属层形成操作；在所述金属层形成操作中所形成的金属层上堆叠硅层的第一硅层形成操作；使用退火工艺，使用通过将催化剂金属原子从所述金属层移到所述硅层来形成硅化物层的第一退火操作；在所述硅化物层上堆叠非晶形硅层的第二硅层形成操作；以及通过所述硅化物层的粒子介质，使所述非晶形硅层结晶成结晶硅的结晶操作。

Description

制造多晶硅薄膜的方法
技术领域
本发明涉及一种制造用于太阳能电池中的多晶硅(polycrystallinesilicon，poly-Si)薄膜的方法，更具体说来，涉及根据金属诱导结晶(metal-induced crystallization，MIC)工艺，使用非晶形硅(amorphoussilicon，a-Si)薄膜有效制造多晶硅薄膜的方法。
背景技术
一般说来，在制造多晶硅(poly-Si)期间出现的大部分问题都是由于使用易受高温影响的玻璃衬底导致工艺温度无法充分升高到使非晶形硅(a-Si)薄膜结晶的温度所引起。
在多晶硅的制造中，需要高温退火工艺的工艺可以是将非晶形硅薄膜变为结晶硅薄膜的结晶工艺，以及包含掺杂工艺和电活化工艺的掺杂剂活化工艺。
近来，已经提出在玻璃衬底允许的低温下，花费少量时间形成多晶硅薄膜的各种低温多晶硅(low-temperature poly-Si，LTPS)工艺。形成多晶硅薄膜的典型方法可包含固相结晶(solid-phase crystallization，SPC)工艺、准分子激光退火(excimer laser annealing，ELA)工艺和金属诱导结晶(MIC)工艺。
SPC工艺是由非晶形硅形成多晶硅层的最直接且最古老的方法。SPC工艺可包含在约600℃或600℃以上温度下，使非晶形硅薄膜退火数十小时，以形成具有尺寸为约数微米的晶粒的多晶硅薄膜。使用SPC工艺获得的多晶硅薄膜中的晶粒会具有高缺陷密度，因退火温度高而难以采用玻璃衬底，并且因退火工艺持续时间较长引起工艺时间增加。
ELA工艺包含用准分子激光束瞬时照射非晶形硅层数纳秒(nano-second)，以在不破坏玻璃衬底的情况下，使非晶形硅层熔融并再结晶。
然而，已知ELA工艺在大量生产方面存在严重问题。在ELA工艺中，根据激光照射，多晶硅薄膜具有极不均匀的晶粒结构。具有较窄加工范围的ELA工艺会妨碍均匀结晶硅薄膜的形成。另外，表面粗糙的多晶硅薄膜可能会不利地影响装置的特性。当将这种多晶硅层施用于明显受薄膜晶体管(thin-film transistor，TFT)均匀度影响的有机发光二极管(organiclight-emitting diode，OLED)时，这一问题变得很严重。
提出的MIC工艺可克服上述问题。MIC工艺可包含使用溅镀工艺或旋涂工艺在非晶形硅上涂覆金属催化剂，并使用低温退火工艺诱导非晶形硅结晶。各种金属，例如镍(Ni)、铜(Cu)、铝(Al)和钯(Pd)，都可用作金属催化剂。一般说来，MIC工艺可以使用镍作为金属催化剂执行，因为反应易于控制，并且可以获得较大晶粒。尽管MIC工艺可以在低于约450℃的温度下进行，但在实际大量生产方面，MIC工艺还存在相当大问题。具体说来，扩散到TFT的活化区中的大量金属会导致典型的金属污染，由此增加漏电流，而这是TFT的一个特性。
尽管LTPS最初是在尝试将LTPS施用于液晶显示器(liquid crystaldisplay，LCD)时开发出来的，但随着近来主动矩阵式有机发光二极管(active-matrix organic light-emitting diode，AMOLED)和薄膜多晶硅太阳能电池的引入，已经越来越需要开发LTPS。
由于在不久的将来，AMOLED将与市场上用于多种显示器产品组的非晶形硅TFT LCD竞争，故迫切需要一种以低成本和高产率制造多晶硅薄层的方法。此外，由于AMOLED还将与用于太阳能电池中的结晶晶片竞争，故可以重点考虑一种制造多晶硅薄层的方法。因此，产品的生产成本和市场竞争力可取决于以比非晶形硅TFT LCD和包含结晶晶片的太阳能电池(其制造技术已经达到稳定阶段)成本更低且更稳定的方式制造多晶硅薄层的技术。
图1是说明使用MIC工艺由非晶形硅制造多晶硅薄层的常规工艺的示意图。参看图1，在常规工艺中，可在衬底1(例如玻璃衬底)上形成由氧化硅(SiO2)形成的缓冲层2，并且可使用等离子体增强化学气相沉积(plasma-enhanced chemical vapor deposition，PECVD)工艺在缓冲层2上形成非晶形硅层3。随后，可使用溅镀工艺在非晶形硅层3上涂覆金属，例如镍(Ni)，并使用快速热退火(rapid thermal annealing，RTA)工艺，在约700℃温度下退火，由此使非晶形硅层3结晶成结晶硅5。然而，根据常规工艺，由于很难精确地控制涂覆在非晶形硅层3上的金属的量，致使去除过量涂覆的金属成为问题。去除过量涂覆的金属不仅会导致制造成本增加，而且还会对结晶硅的质量造成有害影响。
发明内容
本发明的模式
为了实现上述目的，根据本发明的制造多晶硅(poly-Si)薄膜的方法包含在绝缘衬底上形成金属层的金属层形成操作；
通过使金属层退火在金属层表面上形成金属氧化物层或通过在金属层上沉积金属氧化物层形成金属氧化物层的氧化物层形成操作；
在氧化物层形成操作中所形成的金属氧化物层上堆叠硅层的第一硅层形成操作；
使用退火工艺，使金属催化剂原子由金属层移到第一硅层来形成硅化物层的第一退火操作；
在硅化物层上堆叠非晶形硅层的第二硅层形成操作；以及
使用退火工艺，通过硅化物层的粒子介质，使非晶形硅层结晶成结晶硅层的结晶操作。
衬底可包含插入衬底与金属层之间且由SiO2形成的缓冲层。
在第一硅层形成操作后，本方法可进一步包含在第一硅层上形成SiN层的过量催化剂形成操作；以及
在第一退火操作后，通过蚀刻去除SiN层的蚀刻操作。
金属层的厚度可为约5埃到1500埃，氧化物层的厚度可为约1埃到300埃，第一硅层的厚度可为约5埃到1500埃，且金属层的厚度与第一硅层的厚度的比率可在1∶0.5到1∶6的范围内。
氧化物层形成操作可在约400℃到1000℃的退火温度下执行，且第一退火操作可在约300℃到1000℃的退火温度下执行。
使用光刻术或蚀刻工艺去除一部分氧化物层以暴露金属层的图案化操作是在氧化物层形成操作之后且在第一硅层形成操作之前执行。
为了实现上述目的，根据本发明另一示范性实施例的制造多晶硅薄膜的方法可包含在绝缘衬底上堆叠非晶形硅的第一硅层形成操作；
使用金属与金属氧化物的混合物在非晶形硅上形成金属氧化物层的氧化物层形成操作；
在金属氧化物层上堆叠非晶形硅的第二硅层形成操作；以及
使用金属氧化物层的金属粒子作为催化剂，通过退火工艺使第一硅层的非晶形硅生长成结晶硅的结晶操作。
附图说明
图1是说明使用金属诱导结晶(MIC)工艺制造多晶硅(poly-Si)薄膜的常规工艺的图。
图2是根据本发明的示范性实施例的制造工艺的流程图。
图3是形成图2操作的第一硅层的得到的结构的横截面图。
图4是形成图2操作的过量催化剂捕获层的得到的结构的横截面图。
图5是由图2的蚀刻工艺得到的结构的横截面图。
图6是形成图2操作的第二硅层的得到的结构的横截面图。
图7是在图2的结晶工艺后上面形成有多晶硅层的衬底的示意图。
图8是非晶形硅层的表面的光学显微图像。
图9是绘示图8中所示非晶形硅层的波数的图。
图10是结晶硅晶片的表面的光学显微图像。
图11是绘示图10中所示结晶硅晶片的波数的图。
图12是使用常规MIC工艺制造的多晶硅薄膜的表面的光学显微图像。
图13是绘示图12中所示多晶硅薄膜的波数的图。
图14是根据本发明制造的多晶硅薄膜的表面的光学显微图像。
图15是绘示图14中所示多晶硅薄膜的波数的图。
<附图元件符号>
具体实施方式
技术问题
本发明提供一种使用金属诱导结晶(MIC)工艺，通过精确地控制金属催化剂的量并在低温下实行结晶工艺来有效制造多晶硅(poly-Si)薄膜的方法。
技术解决方案
根据本发明一方面，提供一种制造多晶硅(poly-Si)薄膜的方法，所述方法包含在绝缘衬底上形成金属层的金属层形成操作；
通过使金属层退火或通过沉积金属氧化物层，在金属层表面上形成金属氧化物层的氧化物层形成操作；
在氧化物层形成操作中所形成的金属氧化物层上堆叠硅层的第一硅层形成操作；
使用退火工艺，通过使金属催化剂原子由金属层移到第一硅层来形成硅化物层的第一退火操作；
在硅化物层上堆叠非晶形硅(a-Si)层的第二硅层形成操作；以及
使用退火工艺，通过硅化物层的粒子介质，使非晶形硅层结晶成结晶硅层的结晶操作。
有益作用
在根据本发明的制造多晶硅(poly-Si)薄膜的方法中，可精确控制扩散到非晶形硅(a-Si)层中并在非晶形硅层中充当硅结晶核的金属催化剂的量，由此能够有效制造出多晶硅薄层。另外，根据本发明的制造多晶硅薄膜的方法可使结晶工艺能够在比常规方法低的温度下进行。
最佳模式
本发明将参照所附图进行详细描述，在这些图中，将显示本发明的示范性实施例。
图2是根据本发明的示范性实施例的制造工艺的流程图。图3是形成图2操作的第一硅层的得到的结构的横截面图。图4是形成图2操作的过量催化剂捕获层的得到的结构的横截面图。图5是由图2的蚀刻工艺得到的结构的横截面图。图6是形成图2操作的第二硅层的得到的结构的横截面图。
参看图2到图6，根据本发明示范性实施例的制造多晶硅(poly-Si)薄膜的方法(下文中称为“制造方法”)可包含金属层形成操作S1、氧化物层形成操作S2、图案化操作S3、第一硅层形成操作S4、过量催化剂捕获层形成操作S5、第一退火操作S6、蚀刻操作S7、第二硅层形成操作S8和结晶操作S9。
在金属层形成操作S1中，可在例如玻璃衬底等绝缘衬底10上形成金属层30，例如镍(Ni)。衬底10可包含由例如氧化硅(SiO2)等材料形成的缓冲层20。缓冲层20可制备成充当绝缘体。制备的缓冲层20还可防止杂质从衬底10扩散到下文所述的第一硅层40或第二硅层60中，并防止第一硅层40或第二硅层60在随后的氧化物层形成操作S2、第一退火操作S6或结晶操作S9中被杂质污染。金属层30可以使用例如溅镀工艺或等离子体增强化学气相沉积(PECVD)工艺等已知工艺形成。金属层30的厚度可为约5埃到1500埃。当金属层30的厚度小于约5埃时，工艺复现性可能会因金属层30的厚度过小而降级，而且当将金属层30沉积在较大区域上时，金属层30的均匀度也会降级。当金属层30的厚度大于约1500埃时，大量过量的金属会扩散到第二硅层60中，导致污染第二硅层60，由此使包含在下文所述的结晶操作S9中形成的多晶硅的装置的特性降级。
在氧化物层形成操作S2中，可在真空、空气、氧气和氮气中任一种的氛围中，使金属层30退火以在金属层30的表面上形成金属氧化物层35，例如镍氧化物(NiO或Ni2O3)。或者，可将金属氧化物层35沉积在金属层30上以形成金属氧化物层35。金属氧化物层35可在约400℃到1000℃的退火温度下形成。当在低于约400℃的退火温度下形成金属氧化物层35时，可能会不当地形成镍氧化物。当在高于约1000℃的退火温度下形成金属氧化物层35时，由玻璃形成的衬底10可能会因热冲击而变形或损坏。在氧化物层形成操作S2中，退火工艺可使用加热炉工艺(furnace process)、快速热退火(RTA)工艺和紫外线(UV)退火工艺。金属氧化物层35可用于在下文所述的第一退火操作S6期间降低金属催化剂扩散期间的活化能，以便形成硅化物层55。金属氧化物层35的厚度可为约1埃到300埃。当金属氧化物层35的厚度小于约1埃时，金属氧化物层35可能会因厚度过小而无法执行适当操作。当金属氧化物层35的厚度大于约300埃时，金属催化剂很难从金属层30扩散。
在图案化操作S3中，在氧化物层形成操作S2后，可以使用光刻术或蚀刻工艺去除一部分金属氧化物层35，并图案化以暴露出金属层30。必要时，可省略图案化操作S3。可能需要图案化操作S3来均匀分布结晶硅的生长核。
在第一硅层形成操作S4中，可以使用例如PECVD工艺等已知工艺，在金属氧化物层35上形成由非晶形硅(a-Si)形成的第一硅层40。第一硅层40的厚度可为约5埃到1500埃。当第一硅层40的厚度小于约5埃时，工艺复现性可能会因第一硅层40的厚度过小而降级，而且当将第一硅层40沉积在较大区域上时，第一硅层40的均匀度也会降级。当第一硅层40的厚度大于约1500埃时，第一硅层40将与金属层30组合，引起形成硅化物层55不需要的化合作用。此外，金属层30的厚度与第一硅层40的厚度的比率可在1∶0.5到1∶6的范围内。当金属层30的厚度与第一硅层40的厚度的比率在上述范围外时，可能会引起形成硅化物层55所不需要的上述化合作用。也就是说，可能会引起组成与金属诱导组合所需的硅化物组成不同的化合作用，从而阻碍诱导结晶。
在过量催化剂捕获层形成操作S5中，可在第一硅层40上形成氮化硅(SiN)层50。形成SiN层50的方法包含使用例如PECVD工艺等已知工艺，在第一硅层40上堆叠SiN粒子。SiN层50的厚度可为约100埃或超过100埃。当SiN层50的厚度小于约100埃时，SiN层50可能会因其厚度过小而无法均匀形成于较宽区域上，并且无法适当地捕获过量的催化剂。
在第一退火操作S6中，可执行退火工艺以使金属催化剂原子(例如镍(Si))能从金属层30通过金属氧化物层35传到第一硅层40，由此形成硅化物层55。在第一退火操作S6中，退火工艺可包含加热炉工艺、RTA工艺或UV退火工艺。在第一退火操作S6中形成的硅化物层55可充当在下文所述的结晶操作S9中使非晶形硅结晶的核。
在蚀刻操作S7中，在第一退火操作S6后，可以去除在过量催化剂捕获层形成操作S5中堆叠的SiN层50。由于可以使用已知蚀刻工艺执行去除SiN层50的方法，故省略有关这一方法的详细描述。
在第二硅层形成操作S8中，可通过在硅化物层55上堆叠非晶形硅来形成第二硅层60。形成第二硅层60的方法可以使用例如PECVD工艺等已知工艺来执行。
在结晶操作S9中，可使由非晶形硅形成的第二硅层60退火，通过硅化物层55的金属粒子介质来形成结晶硅70。在结晶操作S9中，可以使用RTA设备，在约630℃温度下执行退火工艺。
为了分析使用上述方法制造的多晶硅薄膜的结晶状态，观察晶粒的尺寸，并使用光学显微镜和拉曼光谱(Raman Spectroscopy)分析在最大强度下多晶硅薄层的波数。
图8是非晶形硅层的表面的光学显微图像。图9是绘示图8中所示非晶形硅层的波数的图。图10是结晶硅晶片的表面的光学显微图像。图11是绘示图10中所示结晶硅晶片的波数的图。图12是使用常规MIC工艺制造的多晶硅薄膜的表面的光学显微图像。图13是绘示图12中所示多晶硅薄膜的波数的图。图14是根据本发明制造的多晶硅薄膜的表面的光学显微图像。图15是绘示图14中所示多晶硅薄膜的波数的图。
参看图8和图9，由非晶形硅形成的第二硅层60在480/厘米(cm-1)波数下具有最大强度。在图9中，横坐标表示对应于振荡频率的波数(/厘米)。波数是指振荡频率的单位，表示在单位距离内的波的数量，并且是通过用光的振荡频率除以原子、分子或核谱中的光速而获得。具体说来，特定波的振荡频率是由希腊字母ν表示，其等于光速c除以波长λ。即，ν＝c/λ。在光谱的可见光范围内，典型光谱线的波长为5.8×10-5厘米，且振荡频率为5.17×1014赫兹。然而，由于典型光谱线具有过高的振荡频率，便于通过用振荡频率除以光速来获得较小值。由上述等式ν＝c/λ可知，振荡频率除以光速ν/c等于1/λ。当所计算的波长λ的单位是米(m)时，1/λ表示在1米距离内观察到的波数。波数主要是以1/米(即，m-1)和1/厘米(即，cm-1)为单位测量。
在图9中，纵坐标表示强度(每秒计数(count per second，CPS))，其对应于每单位时间所测量的波数的和。图11、图13和图15中横坐标和纵坐标的单位与图9中相同。比较起来，如图10和图11中所示，由典型结晶硅形成的结晶硅晶片在520/厘米波数下展现最大强度。图12和图13分别是使用常规MIC工艺制造的多晶硅薄膜的光学显微图像和波数图。参看图12和图13，多晶硅薄层在与图10和图11中所示结晶硅晶片类似的波数下展现最大强度。然而，参看图12中所示的放大1000倍的光学显微图像，可以观察到多晶硅薄层具有相对较小的晶粒。
图14和图15分别是根据本发明制造的多晶硅薄膜的光学显微图像和波数图。参看图15，可以看出，根据本发明制造的多晶硅薄膜具有最大强度时的波数与图11中所示结晶硅晶片一样清楚。另外，图14也是放大1000倍的光学显微图像。当将图14与图12相比较时，可以观察到，根据本发明制造的多晶硅薄膜具有比使用常规方法制造的多晶硅薄膜大很多的晶粒。从上述实验结果可以得出结论：根据本发明的制造多晶硅薄层的方法优于常规方法。此外，根据本发明的制造多晶硅薄膜的方法可使结晶操作能够在比常规方法低的温度下进行。在根据本发明的制造多晶硅薄层的方法中，可在非晶形硅层下安置充当由非晶形硅转变成结晶硅的反应的核的金属催化剂，以便预先精确地控制金属催化剂的量。此后，可使金属催化剂扩散到非晶形硅层中，以防止杂质流入非晶形硅层中并降低活化能。
尽管本发明的示范性实施例描述，使用光刻术和蚀刻工艺去除一部分氧化物层以暴露金属层的图案化操作是在氧化物层形成操作之后且在第一硅层形成操作之前执行，但必要时，可以省略图案化操作。
尽管本发明的示范性实施例描述，所述方法进一步包含在第一硅层形成操作后，在第一硅层上形成氮化硅层的过量催化剂捕获层形成操作；以及在第一退火操作后，通过蚀刻去除氮化硅层的蚀刻操作，但即使省略了过量催化剂捕获层形成操作和蚀刻操作，也可实现本发明的目的。
与本发明示范性实施例中不同，制造多晶硅薄膜的方法可包含在绝缘衬底上堆叠非晶形硅的第一硅层形成操作；使用金属与金属氧化物的混合物在非晶形硅上形成金属氧化物层的氧化物层形成操作；在氧化物层上堆叠非晶形硅的第二硅层形成操作；和使用氧化物层的金属粒子作为催化剂，通过退火工艺使第一硅层的非晶形硅生长成结晶硅的结晶操作。也就是说，与本发明示范性实施例中不同，氧化物层可在不形成金属层的情况下形成于衬底上，并且可执行与本发明示范性实施例中相同的后续工艺。
尽管已经参照本发明的示范性实施例特别显示和描述了本发明，但所属领域技术人员应了解，可在不偏离以上权利要求书所界定的本发明精神和范围的情况下对其中的形式和细节进行各种修改。

Claims (7)

1.一种制造多晶硅薄膜的方法，所述方法包括：
在绝缘衬底上形成金属层的金属层形成操作；
通过使所述金属层退火或通过沉积金属氧化物层，在所述金属层的表面上形成所述金属氧化物层的氧化物层形成操作；
在所述氧化物层形成操作中所形成的所述金属氧化物层上堆叠硅层的第一硅层形成操作；
使用退火工艺，通过使金属催化剂原子由所述金属层移到所述第一硅层来形成硅化物层的第一退火操作；
在所述硅化物层上堆叠非晶形硅层的第二硅层形成操作；以及
使用退火工艺，通过所述硅化物层的粒子介质，使所述非晶形硅层结晶成结晶硅层的结晶操作。
2.根据权利要求1所述的方法，其中所述衬底包括插入所述衬底与所述金属层之间以及由二氧化硅形成的缓冲层。
3.根据权利要求1或2所述的方法，其进一步包括：
在所述第一硅层形成操作后，在所述第一硅层上形成氮化硅层的过量催化剂捕获层形成操作；以及
在所述第一退火操作后，通过蚀刻去除所述氮化硅层的蚀刻操作。
4.根据权利要求1所述的方法，其中所述金属层的厚度为5埃到1500埃，所述金属氧化物层的厚度为1埃到300埃，所述第一硅层的厚度为5埃到1500埃，以及所述金属层的厚度与所述第一硅层的厚度的比率在1:0.5到1:6的范围内。
5.根据权利要求3所述的方法，其中所述氧化物层形成操作是在400℃到1000℃的退火温度下执行，以及所述第一退火操作是在300℃到1000℃的退火温度下执行。
6.根据权利要求1所述的方法，在所述氧化物层形成操作之后及所述第一硅层形成操作之前，其进一步包括使用光刻术去除所述金属氧化物层的一部分，以暴露所述金属层的图案化操作。
7.根据权利要求1所述的方法，在所述氧化物层形成操作之后及所述第一硅层形成操作之前，其进一步包括使用蚀刻工艺去除所述金属氧化物层的一部分，以暴露所述金属层的图案化操作。
CN201080019409.8A 2009-05-22 2010-03-23 制造多晶硅薄膜的方法 Active CN102414791B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2009-0045191 2009-05-22
KR1020090045191A KR100994236B1 (ko) 2009-05-22 2009-05-22 다결정 실리콘 박막의 제조방법
PCT/KR2010/001761 WO2010134691A2 (ko) 2009-05-22 2010-03-23 다결정 실리콘 박막의 제조방법

Publications (2)

Publication Number Publication Date
CN102414791A CN102414791A (zh) 2012-04-11
CN102414791B true CN102414791B (zh) 2014-07-16

Family

ID=43126613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080019409.8A Active CN102414791B (zh) 2009-05-22 2010-03-23 制造多晶硅薄膜的方法

Country Status (5)

Country Link
US (1) US8367527B2 (zh)
JP (1) JP5352737B2 (zh)
KR (1) KR100994236B1 (zh)
CN (1) CN102414791B (zh)
WO (1) WO2010134691A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101057147B1 (ko) 2010-03-23 2011-08-16 노코드 주식회사 다결정 실리콘 박막의 제조방법
CN102732941B (zh) * 2012-05-30 2016-03-09 昆山工研院新型平板显示技术中心有限公司 一种低温多晶硅薄膜制造方法
CN104299891B (zh) * 2014-10-20 2017-06-09 京东方科技集团股份有限公司 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置
KR101919086B1 (ko) * 2017-01-25 2018-11-16 강원대학교산학협력단 다결정 실리콘 박막 형성 방법
US11114288B2 (en) 2019-02-08 2021-09-07 Applied Materials, Inc. Physical vapor deposition apparatus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291876A (ja) * 1993-02-15 2001-10-19 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
JP3540012B2 (ja) * 1994-06-07 2004-07-07 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3138169B2 (ja) * 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法
JP4176362B2 (ja) * 2001-03-16 2008-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4106204B2 (ja) * 2001-08-22 2008-06-25 シャープ株式会社 半導体装置の製造方法
AU2002951838A0 (en) * 2002-10-08 2002-10-24 Unisearch Limited Method of preparation for polycrystalline semiconductor films
KR20040061795A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막 제조 방법
US7709360B2 (en) * 2004-06-07 2010-05-04 Imec Method for manufacturing a crystalline silicon layer
JP4734944B2 (ja) 2005-02-02 2011-07-27 セイコーエプソン株式会社 薄膜半導体装置の製造方法
KR100653853B1 (ko) * 2005-05-24 2006-12-05 네오폴리((주)) 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법

Also Published As

Publication number Publication date
KR100994236B1 (ko) 2010-11-12
US20120064702A1 (en) 2012-03-15
JP5352737B2 (ja) 2013-11-27
WO2010134691A3 (ko) 2011-01-20
US8367527B2 (en) 2013-02-05
JP2012526379A (ja) 2012-10-25
CN102414791A (zh) 2012-04-11
WO2010134691A2 (ko) 2010-11-25

Similar Documents

Publication Publication Date Title
JP4291539B2 (ja) 半導体装置およびその製造方法
CN102414791B (zh) 制造多晶硅薄膜的方法
JP2009164610A (ja) 薄膜トランジスタの製造方法
JP2001094109A (ja) 半導体装置およびその製造方法
CN100365778C (zh) 制造多晶硅薄膜的方法和使用该多晶硅的薄膜晶体管
JP2009135488A (ja) シリコンの結晶化方法
JP3924828B2 (ja) 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
TWI451479B (zh) 多晶矽薄膜的製造方法
KR20130060002A (ko) 저온 다결정 박막의 제조방법
KR101064325B1 (ko) 다결정 실리콘 박막의 제조방법
KR101011806B1 (ko) 다결정 실리콘 박막의 제조방법
KR101044415B1 (ko) 다결정 실리콘 박막의 제조방법
WO2013030885A1 (ja) 薄膜形成基板の製造方法及び薄膜基板
KR101131216B1 (ko) 다결정 실리콘 박막의 제조방법
KR101057147B1 (ko) 다결정 실리콘 박막의 제조방법
KR101281132B1 (ko) 저온 다결정 박막의 제조방법
JP2001326176A (ja) 半導体装置およびその製造方法
KR20030008752A (ko) 액정디스플레이용 다결정 실리콘 형성 방법
KR101079302B1 (ko) 다결정 실리콘 박막의 제조방법
KR101193226B1 (ko) 다결정 실리콘 박막의 제조방법
KR100583512B1 (ko) 구리와 니켈을 사용하여 측면성장 유도방식으로 폴리실리콘 박막을 제조하는 방법
KR101095621B1 (ko) 다결정 실리콘 박막의 제조방법
KR101179223B1 (ko) 다결정 실리콘 박막의 제조방법
KR20040061795A (ko) 다결정 실리콘 박막 제조 방법
KR101123373B1 (ko) 다결정 실리콘 박막의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant