JP5352737B2 - 多結晶シリコン薄膜の製造方法 - Google Patents

多結晶シリコン薄膜の製造方法 Download PDF

Info

Publication number
JP5352737B2
JP5352737B2 JP2012509721A JP2012509721A JP5352737B2 JP 5352737 B2 JP5352737 B2 JP 5352737B2 JP 2012509721 A JP2012509721 A JP 2012509721A JP 2012509721 A JP2012509721 A JP 2012509721A JP 5352737 B2 JP5352737 B2 JP 5352737B2
Authority
JP
Japan
Prior art keywords
layer
silicon
metal
oxide film
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012509721A
Other languages
English (en)
Other versions
JP2012526379A (ja
Inventor
ウォン テ リ,
ハン シク チョ,
ヒュン ス キム,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokord Co Ltd
Original Assignee
Nokord Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokord Co Ltd filed Critical Nokord Co Ltd
Publication of JP2012526379A publication Critical patent/JP2012526379A/ja
Application granted granted Critical
Publication of JP5352737B2 publication Critical patent/JP5352737B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/0245Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02488Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02491Conductive materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02595Microstructure polycrystalline
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements

Description

本発明は、太陽電池などに使われる多結晶シリコン薄膜を製造する方法に係り、さらに具体的には、非晶質シリコンの薄膜を使って金属誘導結晶化法によって効果的に多結晶シリコン薄膜を製造する方法に関する。
一般的に、多結晶シリコン(poly−Si)の製造で起こるほとんどの問題点は、高温において脆弱なガラス基板を使用するがために、工程温度を、非晶質シリコン(a−Si)薄膜が結晶化される温度にまで十分に高めることができないということである。
多結晶シリコン(poly−Si)の製造で、高温の熱処理が必要な工程は、非晶質シリコン(a−Si)薄膜を結晶質シリコン薄膜に変える結晶化熱処理(crystallization)と、ドーピング(doping)後に電気的に活性化させる活性化熱処理(dopant activation)とである。
現在、ガラス基板が許容するような低い温度で短時間内に多結晶シリコン薄膜を形成する多様な工程(LTPS:low temperature poly−Si)が提案されている。多結晶シリコン薄膜を形成する代表的な方法は、固相結晶化法(SPC:solid phase crystallization)、エキシマレーザ瞬間照射法(ELA:excimer laser annealing)、金属誘導結晶化法(MIC:metal induced crystallization)などである。
SPC(solid phase crystallization)は、非晶質シリコン(a−Si)から多結晶シリコン(poly−Si)薄膜を得る最も直接的であって、長く使われた方法である。SPCは、非晶質シリコン薄膜を600℃以上の温度で数十時間にわたって熱処理し、結晶粒サイズが数μm前後の多結晶シリコン薄膜を得る方法である。この方法で得られた多結晶シリコン薄膜に関しては、結晶粒内の欠陥密度が高いという短所、熱処理温度が高いためにガラス基板を使用し難いという短所、長時間の熱処理を行うために工程時間が長いという短所がある。
ELA(excimer laser annealing)は、非晶質シリコン薄膜にナノ秒(nano-second)間エキシマレーザを瞬間的に照射し、ガラス基板の損傷なしに非晶質シリコン薄膜を溶融及び再結晶させる方法である。
しかし、ELAは、量産工程において相当な問題点があるものとして知られている。ELAは、レーザ照射量による多結晶シリコン(poly−Si)薄膜のグレイン構造が非常に不均一である。ELAは、工程範囲が狭く、均一な結晶質シリコン薄膜の製造が困難であるという問題点がある。また、多結晶シリコン薄膜の表面が粗く、素子の特性に悪い影響を与える。このような問題点は、薄膜トランジスタ(TFT:thin film transistor)の均一性が重要である有機発光ダイオード(OLED:organic light emitting diode)の応用においては、さらに深刻である。
このような問題点を克服するために提示された方法が、金属誘導結晶化法(MIC:metal induced crystallization)である。MICは、非晶質シリコンに金属触媒をスパッタリングやスピンコーティングの方法で塗布した後に低温で熱処理し、シリコンの結晶化を誘導する方法である。金属触媒として、ニッケル(Ni)、銅(Cu)、アルミニウム(Al)、パラジウム(Pd)のような多様な金属を使用可能である。一般的に、MICには、反応制御が容易であり、かつ大きいグレインが得られるニッケル(Ni)が金属触媒として使われている。MICは、450℃未満の低温で結晶化が可能であるが、実際の量産工程に適用するには、相当な問題点がある。この問題点は、TFT内の活性化領域に拡散する相当量の金属が典型的な金属汚染を起こし、TFT特性のうち一つである漏れ電流増加させる。
低温多結晶シリコン(LTPS:low temperature poly−Si)の開発は、液晶ディスプレイ装置に適用する目的で行われたが、最近、能動型有機発光ダイオード(AMOLED:active matrix organic light emitting diode)と薄膜型多結晶シリコン太陽電池との登場に合わせ、開発の必要性がさらに高まっている。
低価格で高い生産性を有する多結晶シリコン(poly−Si)の製造方法は、今後の市場において、能動型有機発光ダイオード(AMOLED)が、多くのディスプレイ製品群で、非晶質シリコン薄膜トランジスタ液晶表示装置(a−siTFT LCD)と競争するであろうという点で重要である。多結晶シリコンの製造方法は、能動型有機発光ダイオード(AMOLED)が、太陽電池(solar cell)で、結晶質ウェーハ(wafer)形態と競争することになるであろうという点でも重要である。従って、製品の生産コスト及び市場競争力は、生産技術が安定化段階に入った非晶質シリコン薄膜トランジスタ液晶表示装置(a−siTFT LCD)及び結晶質ウェーハ形態の太陽電池と比較し、いかに安い価格で安定して多結晶シリコンを製造できるかにかかっている。
図1には、金属誘導結晶化法によって、非晶質シリコンから多結晶シリコン薄膜を得る製造工程が模式的に示されている。図1を参照すれば、従来の工程では、ガラスのような基板1に、シリコン酸化物(SiO)からなる緩衝層2を形成し、その緩衝層2に、非晶質シリコン層3をプラズマ化学蒸着法(PECVD:plasma enhanced chemical vapor deposition)で形成した後、非晶質シリコン層3に、ニッケル(Ni)のような金属をスパッタリング(sputtering)して塗布した後、約700℃ほどでRTA(rapid thermal annealing)方式で熱処理し、非晶質シリコン層3から結晶質シリコン5を形成させる。ところで、従来の方式によれば、非晶質シリコン層3の上部に塗布される金属の量を精密に制御し難いために、過剰に塗布された金属を除去せねばならないというような不都合がある。このような工程は、製造コストを上昇させるだけではなく、結晶化されたシリコンの品質に悪い影響を及ぼす。
本発明の目的は、前記のような問題点を解消するために案出されたものであり、金属誘導結晶化法を使用して、多結晶シリコン薄膜を製造する方法において、触媒金属の量を精密に制御して、低温で結晶化を可能にすることにより、効率的な多結晶シリコン薄膜の製造方法を提供するところにある。
前記目的を達成するために、本発明による多結晶シリコン薄膜の製造方法は、絶縁基板の上に金属層を形成する金属層形成段階と、前記金属層を熱処理することにより、又は、前記金属層の上に金属酸化膜を蒸着することにより、前記金属膜の表面に金属酸化膜を形成する酸化膜形成段階と、前記酸化膜形成段階で形成された前記金属酸化膜の上にシリコン層を積層する第1シリコン層形成段階と、触媒金属原子が前記金属層から前記シリコン層に移動してシリサイド層を形成するように熱処理を行う第1熱処理段階と、前記シリサイド層の上に非晶質シリコン層を積層させる第2シリコン層形成段階と、前記シリサイド層の粒子を媒介として、前記非晶質シリコン層から結晶質シリコンが生成されるように熱処理を行う結晶化段階とを含む。
本発明による多結晶シリコン薄膜の製造方法は、非晶質シリコン層に拡散し、その非晶質シリコン層でシリコン結晶化の核の役割を行う金属触媒の量を精密に調節し、効果的な多結晶シリコン結晶化薄膜を製造することができる。また、本発明による多結晶シリコン薄膜の製造方法は、従来の製造方法に比べて、低温で結晶化が可能であるという長所がある。
金属誘導結晶化法による従来の多結晶シリコン薄膜の製造方法を説明するための図面である。 発明の望ましい実施例による製造工程を示すフローチャートである。 図2に図示された第1シリコン層形成段階の後の断面を示す図面である。 図2に図示された過剰触媒捕集層形成段階の後の断面を示す図面である。 図2に図示されたエッチング段階後の断面を示す図面である。 図2に図示された第2シリコン層形成段階の後の断面を示す図面である。 図2に図示された結晶化段階の後に多結晶シリコンが基板に形成された様子を模式的に示す断面である。 非晶質シリコンの表面を光学顕微鏡で見た写真である。 図8に図示された非晶質シリコンの波数を分析したグラフである。 結晶質シリコンウェーハの表面を光学顕微鏡で見た写真である。 図10に図示されたシリコンウェーハの波数を分析したグラフである。 従来の金属誘導結晶化法によって製造された多結晶シリコン薄膜の表面を光学顕微鏡で見た写真である。 図12に図示された多結晶シリコン薄膜の波数を分析したグラフである。 本発明によって製造された多結晶シリコン薄膜の表面を光学顕微鏡で見た写真である。 図14に図示された多結晶シリコン薄膜の波数を分析したグラフである。
本発明の目的を達成するために、本発明による多結晶シリコン薄膜の製造方法は、絶縁基板の上に金属層を形成する金属層形成段階と、前記金属層を熱処理することにより、又は、前記金属層の上に金属酸化膜を蒸着することにより、前記金属層の表面に金属酸化膜を形成する酸化膜形成段階と、前記酸化膜形成段階で形成された前記金属酸化膜の上にシリコン層を積層する第1シリコン層形成段階と、触媒金属原子が前記金属層から前記第1シリコン層に移動してシリサイド層を形成するように熱処理を行う第1熱処理段階と、前記シリサイド層の上に非晶質シリコン層を積層させる第2シリコン層形成段階と、前記シリサイド層の粒子を媒介として前記非晶質シリコン層から結晶質シリコンが生成されるように熱処理を行う結晶化段階と、を含む。
前記基板は、前記金属層との間にSiOからなる緩衝層を含むことが望ましい。
前記第1シリコン層形成段階の後に、前記シリコン層の上に窒化シリコン層(SiN)を形成する過剰触媒捕集層の形成段階と、前記第1熱処理段階の後に、前記窒化シリコン層をエッチングして除去するエッチング段階と、をさらに含むことが望ましい。
前記金属層の厚みは、5Åないし1,500Åであり、前記酸化膜の厚みは、1Åないし300Åであり、前記シリコン層の厚みは、5Åないし1,500Åであり、前記金属層の厚みと前記シリコン層の厚みとの比は、1:0.5ないし1:6であることが望ましい。
前記酸化膜形成段階での熱処理温度は、400℃ないし1,000℃であり、前記第1熱処理段階での熱処理温度は、300℃ないし1,000℃であることが望ましい。
前記酸化膜形成段階の後に、前記金属層が露出するように前記酸化膜の一部分をフォトリソグラフィー又はエッチングで除去することにより前記酸化膜パターニングするパターニング段階を含み、その後に、前記第1シリコン層形成段階を行うことが望ましい。
一方、前記目的を達成するために、本発明による他の多結晶シリコン薄膜の製造方法は、絶縁基板上に非晶質シリコンを積層させる第1シリコン層形成段階と、前記非晶質シリコン上に、金属とその金属の酸化物とが混在した状態で金属酸化膜を形成する酸化膜形成段階と、前記酸化膜上に非晶質シリコンを積層させる第2シリコン層形成段階と、前記酸化膜の金属粒子を触媒として、前記シリコン層の非晶質シリコンが結晶質シリコンに成長するように熱処理を行う結晶化段階と、を含む点に特徴がある。
以下、本発明による望ましい実施例について、添付された図面を参照しつつ詳細に説明する。
図2は、発明の望ましい実施例による製造工程を示す図面である。図3は、図2に図示された第1シリコン層形成段階の後の断面を示す図面である。図4は、図2に図示された過剰触媒捕集層の形成段階の後の断面を示す図面である。図5は、図2に図示されたエッチング段階の後の断面を示す図面である。図6は、図2に図示された第2シリコン層形成段階の後の断面を示す図面である。
図2ないし図6を参照すれば、本発明望ましい実施例による多結晶シリコン薄膜の製造方法(以下、「製造方法」とする)は、金属層形成段階(S1)と、酸化膜の形成段階(S2)と、パターニング段階(S3)と、第1シリコン層形成段階(S4)と、過剰触媒捕集層の形成段階(S5)と、第1熱処理段階(S6)と、エッチング段階(S7)と、第2シリコン層形成段階(S8)と、結晶化段階(S9)と、を含んでいる。
前記金属層形成段階(S1)では、ガラスのような絶縁基板10の上にニッケル(Ni)のような金属層30を形成する。基板10は、シリコン酸化物(SiO)のような物質からなる緩衝層20を含みうる。緩衝層20は、絶縁機能を行うために設けられうる。また、緩衝層20は、酸化膜形成段階(S2)、または第1熱処理段階(S6)、または結晶化段階(S9)で基板10から第1シリコン層40または第2シリコン層60に不純物が拡散し、第1シリコン層40や第2シリコン層60が不純物で汚染されることを防止するために設けられうる。金属層30は、スパッタリングまたはプラズマ化学蒸着(PECVD)のような公知の方法によって形成されうる。金属層30の厚みは、5Åないし1,500Åであることが望ましい。金属層30の厚みが5Å未満である場合には、金属層30の厚みがあまりにも薄くて、工程再現性が悪くなりうるという問題点と、広い面積に蒸着されるときに金属層30の均一性(uniformity)が悪くなりうるという問題点とがある。一方、金属層30の厚みが1,500Åを超える場合には、第2シリコン層60に過度に多くの金属が浸透して金属の汚染問題が発生する可能性があり、これにより、結晶化段階(S9)で形成される多結晶シリコンを含むデバイスの特性を低下させうるという問題点がある。
酸化膜形成段階(S2)では、金属層30を、真空、空気酸素、窒素のうちいずれか1つの雰囲気下で熱処理し、金属層30の表面にニッケル酸化物(NiOまたはNi)のような金属酸化膜35を形成するか、あるいは金属層30の上に金属酸化膜35を蒸着して金属酸化膜35を形成する。酸化膜35を形成する熱処理温度は、400℃ないし1,000℃であることが望ましい。酸化膜形成段階(S2)の熱処理温度が400℃未満である場合には、ニッケル(Ni)酸化物が好ましく形成されにくいという問題点がある。一方、酸化膜形成段階(S2)の熱処理温度が1,000℃を超える場合には、ガラスからなる基板10が、熱衝撃によって変形または破損しうるという問題が発生する。酸化膜の形成段階(S2)の熱処理方法は、高温工程(furnace)、金属熱処理(RTA)、紫外線(UV)加熱法などを使用することができる。酸化膜35は、第1熱処理段階(S6)で、シリサイド層(55)を形成する過程で、触媒金属の拡散時に活性化エネルギーを低くするように作用しうる。酸化膜35の厚みは、1Åないし300Åであることが望ましい。酸化膜35の厚みが1Å未満である場合には、酸化膜35があまりにも薄くて、正しく機能しない可能性があるという問題点がある。一方、酸化膜35の厚みが50Åを超える場合には、金属層30から触媒金属が浸透し難いという問題点がある。
パターニング段階(S3)では、酸化膜形成段階(S2)の後に、金属層30が露出するように酸化膜35の一部分をフォトリソグラフィー又はエッチングで除去することにより酸化膜35をパターニングする。パターニング段階(S3)は、必須ではなく、省略されうる。パターニング段階(S3)を経るのは、結晶質シリコンの成長核を均一に分布させるためである。
第1シリコン層形成段階(S4)では、非晶質からなる第1シリコン層40を、プラズマ化学蒸着法のような公知の手段を利用して酸化膜35上に形成する。第1シリコン層40の厚みは、5Åないし1,500Åであることが望ましい。第1シリコン層40の厚みが5Å未満である場合には、第1シリコン層40の厚みがあまりにも薄くて、工程再現性が悪くなりうるという問題点と、広い面積に蒸着されるときに第1シリコン層40の均一性(uniformity)が悪くなりうるという問題点とがある。一方、第1シリコン層40の厚みが1,500Åを超える場合には、金属層30と結合して、第1シリコン層40がシリサイド層55を形成するのに必要ではない化学結合が生成されうるという問題点がある。また、金属層30の厚みと、第1シリコン層40の厚みとの比は、1:0.5ないし1:6であることが望ましい。金属層30の厚みと第1シリコン層40の厚みとの比が、前記範囲を外れる場合には、前述のように、シリサイド層55を形成するのに必要ではない化学結合が生成されうるという問題点がある。すなわち、金属誘導結合に必要なシリサイド組成ではない他の組成の化学結合が形成され、誘導結晶化を妨げうる。
過剰触媒捕集層の形成段階(S5)では、第1シリコン層40の上に窒化シリコン層(SiN)50を形成する。窒化シリコン層50を形成する方法は、窒化シリコン粒子を、プラズマ化学蒸着法のような公知の手段によって、第1シリコン層40の上に積層する。窒化シリコン層50の厚みは、100Å以上に形成することが望ましい。窒化シリコン層50の厚みが100Å未満である場合には、工程上、その窒化シリコン層50の厚みがあまりにも薄くて、広い面積に均一に窒化シリコン層50が形成されにくいので、過剰触媒の捕集が正しくなされない可能性があるという問題点がある。
第1熱処理段階(S6)では、ニッケル(Ni)のような触媒金属原子が金属層30から酸化膜35を通過して第1シリコン層40に移動し、これによりシリサイド層(NiSi)55が形成されるように熱処理が行われる。第1熱処理段階(S6)で行われる熱処理は、高温工程(furnace)、急速熱処理(RTA)、紫外線(UV)加熱法などによってなされうる。第1熱処理段階(S6)で形成されたシリサイド層55は、結晶化段階(S9)で、非晶質シリコン(A−Si)を結晶化する核の役割を果たす。
エッチング段階(S7)では、第1熱処理段階(S6)の後に、過剰触媒捕集層形成段階(S5)で積層した窒化シリコン層50を除去する。窒化シリコン層50を除去する方法は、公知のエッチング方法を使用して行われうるので、詳細な説明を省略する。
第2シリコン層形成段階(S8)では、シリサイド層55の上に非晶質シリコンを積層させ、第2シリコン層60を形成する。第2シリコン層60を形成させる方法は、公知のプラズマ化学蒸着法のような方法を使用して行われうる。
結晶化段階(S9)では、シリサイド層55の金属粒子を媒介として、非晶質からなる第2シリコン層60から結晶質シリコン70が生成されるように熱処理を行う。結晶化段階(S9)での熱処理は、RTA(rapid thermal annealing)装備を使用し、630℃で行われうる。
かような製造方法によって製造された多結晶シリコン薄膜の結晶化状態を分析するために、光学顕微鏡とラマン分光器(Raman Spectroscopy)とを使用し、結晶粒サイズを観察して最大強度を有する波数を分析した。
図8は、非晶質シリコンの表面を光学顕微鏡で見た写真である。図9は、図8に図示された非晶質シリコンの波数を分析したグラフである。図10は、結晶質シリコンウェーハの表面を光学顕微鏡で見た写真である。図11は、図10に図示されたシリコンウェーハの波数を分析したグラフである。図12は、従来の金属誘導結晶化法によって製造された多結晶シリコン薄膜の表面を光学顕微鏡で見た写真である。図13は、図12に図示された多結晶シリコン薄膜の波数を分析したグラフである。図14は、本発明によって製造された多結晶シリコン薄膜の表面を光学顕微鏡で見た写真である。図15は、図14に図示された多結晶シリコン薄膜の波数を分析したグラフである。
図8及び図9を参照すれば非晶質シリコンの第2シリコン層60は、波数480cm−1において最大強度(intensity)を示す。図9で横軸は、波数(cm−1)を示し、振動数に対応する値である。波数(wave number)とは、原子・分子・核の分光学で、光の振動数を光の速度で割り、単位距離にある波紋の数を示す振動数の単位である。すなわち、ある波の振動数は、ギリシャ文字ν(ニュー)で示すが、これは、光速cを波長λで割った値と同じである。すなわち、ν=c/λである。スペクトルの可視光線領域で、典型的なスペクトル線は、5.8×10−5cmの波長であり、5.17×1014Hzの振動数に該当する。ところで、かような振動数があまりにも大きい値を有するために、この数字を光速で割ってサイズを小さくするのが便利である。振動数を光速で割れば、ν/cであるが、これは、前記の式で1/λである。波長をm単位で測れば、1/λは1m内で発見される波数を示す。波数は、おおむね1/m、すなわちm−1と、1/cmすなわちcm−1という単位で測定する。
図9において、縦軸は、単位時間当たり測定される波数の和であり、強度(intensity;CPS:count per second)に該当する値である。図11、図13、図15の横軸と縦軸との単位は、図9と同一である。これに対して、典型的な結晶質シリコンであるシリコンウェーハは、図10及び図11に図示されているように、波数520cm−1で最大強度が示されている。図12及び図13は、従来の金属誘導結晶化法によって製造された多結晶シリコン薄膜の表面写真と波数分析グラフとを示している。図12及び図13を参照すれば、図10及び図11に図示された結晶質シリコンウェーハと比較し、類似した波数で最大強度が示されている。ところで、図12に図示されたシリコン薄膜の表面に対する光学顕微鏡写真は、1,000倍に拡大されたものであり、比較的結晶粒サイズが小さいということが分かる。
一方、本発明によって製造された多結晶シリコン薄膜の光学顕微鏡写真と波数分析グラフとが、それぞれ図14と図15とに図示されている。図15を参照すれば、本発明によって製造された多結晶シリコン薄膜で、最大強度を示す波数は、図11に図示された結晶質シリコンウェーハのように好ましく示されていることが分かる。また、図14は、1,000倍に拡大された光学顕微鏡の写真であるが、図14及び図12と比較するとき、本発明によって製造された多結晶シリコン薄膜の結晶粒が、従来の方法で製造された多結晶シリコン薄膜の結晶粒より、はるかに大きいということが分かる。かような実験結果から、本発明による多結晶シリコン薄膜の製造方法が、従来の製造方法よりすぐれているということが分かる。また、本発明による多結晶シリコン薄膜の製造方法は、従来の製造方法より、低温で結晶化が可能であるという長所がある。本発明による多結晶シリコン薄膜の製造方法は、非晶質シリコンから結晶質シリコンに変態する反応の核である触媒金属を、非晶質シリコン層の下部に配し、触媒金属の量を事前に精密に制御した後、非晶質シリコン層に拡散させることによって、不純物流入を防止し、活性化エネルギーを低くしうるという長所がある。
本発明の望ましい実施例において、酸化膜形成段階の後に、金属層が露出するように酸化膜の一部分をフォトリソグラフィー又はエッチングで除去することにより前記金属層をパターニングするパターニング段階の後にシリコン層の形成段階を行うと述べたが、パターニング段階は、必須ではなく、省略されうる。
本発明の望ましい実施例で、第1シリコン層形成段階後に、その第1シリコン層の上に窒化シリコン層を形成する過剰触媒捕集層の形成段階と、第1熱処理段階後に、窒化シリコン層をエッチングして除去するエッチング段階と、を含むと述べたが、過剰触媒捕集層の形成段階と、前記エッチング段階とを含まなくとも、本発明の目的を達成することができる。
一方、本発明の望ましい実施例とは異なり、絶縁基板の上に非晶質シリコンを積層させる第1シリコン層の形成段階と、前記非晶質シリコンの上に、金属とその金属の酸化物とが混在した状態で金属酸化膜を形成する酸化膜の形成段階と、前記酸化膜上に、非晶質シリコンを積層させる第2シリコン層の形成段階と、前記酸化膜の金属粒子を触媒として、前記第1シリコン層の非晶質シリコンが結晶質シリコンに成長するように熱処理する結晶化段階と、を含むことができる。すなわち、本発明の望ましい実施例とは異なり、基板に金属層を形成せずに酸化膜を形成し、その後本発明の望ましい実施例と同じ過程を経る方法である。
以上、望ましい実施例を挙げて、発明について説明したが、本発明は、かような例によって限定されるものではなく、本発明の技術的思想を外れない範疇内で、多様な形態の実施例が具体化されうるのである。

Claims (7)

  1. 絶縁基板の上に金属層を形成する金属層形成段階と、
    前記金属層を熱処理することにより、又は、前記金属層の上に金属酸化膜を蒸着することにより、前記金属層の表面に金属酸化膜を形成する酸化膜形成段階と、
    前記酸化膜形成段階で形成された前記金属酸化膜の上にシリコン層を積層する第1シリコン層形成段階と、
    触媒金属原子が前記金属層から前記シリコン層に移動してシリサイド層を形成するように熱処理を行う第1熱処理段階と、
    前記シリサイド層の上に非晶質シリコン層を積層させる第2シリコン層形成段階と、
    前記シリサイド層の粒子を媒介として前記非晶質シリコン層から結晶質シリコンが生成されるように熱処理を行う結晶化段階と、を含むことを特徴とする多結晶シリコン薄膜の製造方法。
  2. 前記基板は、前記金属層との間に、SiOからなる緩衝層を含むことを特徴とする請求項1に記載の多結晶シリコン薄膜の製造方法。
  3. 前記第1シリコン層形成段階の後に、前記シリコン層の上に窒化シリコン層(SiN)を形成する過剰触媒捕集層形成段階と、
    前記第1熱処理段階の後に、前記窒化シリコン層をエッチングして除去するエッチング段階と、をさらに含むことを特徴とする請求項1または請求項2に記載の多結晶シリコン薄膜の製造方法。
  4. 前記金属層の厚みは、5Åないし1,500Åであり、前記酸化膜の厚みは、1Åないし300Åであり、前記シリコン層の厚みは、5Åないし1,500Åであり、前記金属層の厚みと前記シリコン層の厚みとの比は、1:0.5ないし1:6であることを特徴とする請求項1に記載の多結晶シリコン薄膜の製造方法。
  5. 前記酸化膜形成段階での熱処理温度は、400℃ないし1,000℃であり、前記第1熱処理段階での熱処理温度は、300℃ないし1,000℃であることを特徴とする請求項3に記載の多結晶シリコン薄膜の製造方法。
  6. 前記酸化膜形成段階の後に、前記金属層が露出するように前記酸化膜の一部分をフォトリソグラフィー又はエッチングで除去することにより前記酸化膜をパターニングするパターニング段階を含み、その後に、前記第1シリコン層形成段階を行うことを特徴とする請求項1に記載の多結晶シリコン薄膜の製造方法。
  7. 絶縁基板上に非晶質シリコンを積層させる第1シリコン層形成段階と、
    前記非晶質シリコン上に、金属とその金属の酸化物とが混在した状態で金属酸化膜を形成する酸化膜形成段階と、
    前記酸化膜上に非晶質シリコンを積層させる第2シリコン層形成段階と、
    前記酸化膜の金属粒子を触媒として、前記シリコン層の非晶質シリコンが結晶質シリコンに成長するように熱処理を行う結晶化段階と、を含むことを特徴とする多結晶シリコン薄膜の製造方法。
JP2012509721A 2009-05-22 2010-03-23 多結晶シリコン薄膜の製造方法 Active JP5352737B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020090045191A KR100994236B1 (ko) 2009-05-22 2009-05-22 다결정 실리콘 박막의 제조방법
KR10-2009-0045191 2009-05-22
PCT/KR2010/001761 WO2010134691A2 (ko) 2009-05-22 2010-03-23 다결정 실리콘 박막의 제조방법

Publications (2)

Publication Number Publication Date
JP2012526379A JP2012526379A (ja) 2012-10-25
JP5352737B2 true JP5352737B2 (ja) 2013-11-27

Family

ID=43126613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012509721A Active JP5352737B2 (ja) 2009-05-22 2010-03-23 多結晶シリコン薄膜の製造方法

Country Status (5)

Country Link
US (1) US8367527B2 (ja)
JP (1) JP5352737B2 (ja)
KR (1) KR100994236B1 (ja)
CN (1) CN102414791B (ja)
WO (1) WO2010134691A2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101057147B1 (ko) 2010-03-23 2011-08-16 노코드 주식회사 다결정 실리콘 박막의 제조방법
CN102732941B (zh) * 2012-05-30 2016-03-09 昆山工研院新型平板显示技术中心有限公司 一种低温多晶硅薄膜制造方法
CN104299891B (zh) * 2014-10-20 2017-06-09 京东方科技集团股份有限公司 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置
KR101919086B1 (ko) * 2017-01-25 2018-11-16 강원대학교산학협력단 다결정 실리콘 박막 형성 방법
US11114288B2 (en) 2019-02-08 2021-09-07 Applied Materials, Inc. Physical vapor deposition apparatus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291876A (ja) * 1993-02-15 2001-10-19 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
JP3540012B2 (ja) * 1994-06-07 2004-07-07 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3138169B2 (ja) * 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法
JP4176362B2 (ja) * 2001-03-16 2008-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4106204B2 (ja) * 2001-08-22 2008-06-25 シャープ株式会社 半導体装置の製造方法
AU2002951838A0 (en) * 2002-10-08 2002-10-24 Unisearch Limited Method of preparation for polycrystalline semiconductor films
KR20040061795A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막 제조 방법
US7709360B2 (en) * 2004-06-07 2010-05-04 Imec Method for manufacturing a crystalline silicon layer
JP4734944B2 (ja) 2005-02-02 2011-07-27 セイコーエプソン株式会社 薄膜半導体装置の製造方法
KR100653853B1 (ko) * 2005-05-24 2006-12-05 네오폴리((주)) 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법

Also Published As

Publication number Publication date
US20120064702A1 (en) 2012-03-15
CN102414791B (zh) 2014-07-16
JP2012526379A (ja) 2012-10-25
US8367527B2 (en) 2013-02-05
KR100994236B1 (ko) 2010-11-12
CN102414791A (zh) 2012-04-11
WO2010134691A3 (ko) 2011-01-20
WO2010134691A2 (ko) 2010-11-25

Similar Documents

Publication Publication Date Title
JP4307371B2 (ja) 薄膜トランジスタ製造方法
CN1058583C (zh) 半导体的制造方法
US20060060848A1 (en) Semiconductor device and method of fabricating a ltps film
JP5352737B2 (ja) 多結晶シリコン薄膜の製造方法
KR100611761B1 (ko) 박막트랜지스터 제조 방법
TWI280292B (en) Method of fabricating a poly-silicon thin film
KR101118275B1 (ko) 다결정 실리콘 박막의 제조방법
KR101044415B1 (ko) 다결정 실리콘 박막의 제조방법
JP2009135488A (ja) シリコンの結晶化方法
KR101064325B1 (ko) 다결정 실리콘 박막의 제조방법
KR101011806B1 (ko) 다결정 실리콘 박막의 제조방법
KR20130060002A (ko) 저온 다결정 박막의 제조방법
KR101057147B1 (ko) 다결정 실리콘 박막의 제조방법
KR101131216B1 (ko) 다결정 실리콘 박막의 제조방법
JP4165305B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
KR101095621B1 (ko) 다결정 실리콘 박막의 제조방법
KR101079302B1 (ko) 다결정 실리콘 박막의 제조방법
KR101281132B1 (ko) 저온 다결정 박막의 제조방법
KR101123373B1 (ko) 다결정 실리콘 박막의 제조방법
KR101179223B1 (ko) 다결정 실리콘 박막의 제조방법
KR101117291B1 (ko) 다결정 실리콘 박막의 제조방법
KR101131217B1 (ko) 다결정 실리콘 박막의 제조방법
KR101193226B1 (ko) 다결정 실리콘 박막의 제조방법
KR100583512B1 (ko) 구리와 니켈을 사용하여 측면성장 유도방식으로 폴리실리콘 박막을 제조하는 방법
KR100413473B1 (ko) 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130826

R150 Certificate of patent or registration of utility model

Ref document number: 5352737

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250