JPH0936374A - 半導体作製方法および半導体装置作製方法 - Google Patents

半導体作製方法および半導体装置作製方法

Info

Publication number
JPH0936374A
JPH0936374A JP20537995A JP20537995A JPH0936374A JP H0936374 A JPH0936374 A JP H0936374A JP 20537995 A JP20537995 A JP 20537995A JP 20537995 A JP20537995 A JP 20537995A JP H0936374 A JPH0936374 A JP H0936374A
Authority
JP
Japan
Prior art keywords
glass substrate
silicon film
substrate
film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20537995A
Other languages
English (en)
Other versions
JP3511422B2 (ja
Inventor
Koichiro Tanaka
幸一郎 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP20537995A priority Critical patent/JP3511422B2/ja
Priority to US08/683,722 priority patent/US5907770A/en
Priority to KR1019960028934A priority patent/KR100303111B1/ko
Publication of JPH0936374A publication Critical patent/JPH0936374A/ja
Priority to US09/304,523 priority patent/US6902616B1/en
Application granted granted Critical
Publication of JP3511422B2 publication Critical patent/JP3511422B2/ja
Priority to US11/124,053 priority patent/US7513949B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 基板面内において均一、かつ高い結晶性を有
する半導体被膜を作製し、また、該膜を用いて、基板面
内におけるしきい値電圧が均一な結晶性シリコンTFT
を作製する。 【構成】 ガラス基板上、またはガラス基板上に形成さ
れた酸化珪素膜上に、非晶質の珪素膜を形成する工程
と、前記ガラス基板の歪み点以上軟化点以下の温度にお
いて、前記ガラス基板を平坦化する工程と、前記珪素膜
に対し、レーザーアニール処理を行う工程と、を有す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、レーザーアニール工程
を含んだ、結晶性珪素膜の作製、および該膜を用いて形
成される薄膜トランジスタ(TFT)等の絶縁ゲイト型
半導体素子その他の半導体装置の作製に関わる工程にお
いて、均質性の高い結晶性シリコン膜を得る方法に関す
るものである。本発明は、ガラス基板上に形成される半
導体装置の作製に有用である。
【0002】
【従来の技術】最近、絶縁基板上に、薄膜状の活性層
(活性領域ともいう)を有する絶縁ゲイト型電界効果ト
ランジスタ、いわゆる薄膜トランジスタ(TFT)が熱
心に研究されている。これらは、利用する半導体の材料
・結晶状態によって、アモルファスシリコンTFTや結
晶性シリコンTFTと言うように区別されている。結晶
性とは言っても、単結晶ではない非単結晶のものであ
る。したがって、これらは非単結晶シリコンTFTと総
称される。
【0003】一般に、アモルファス状態の半導体の電界
移動度は小さく、したがって、高速動作が要求されるT
FTには利用できない。また、アモルファスシリコンで
は、P型の電界移動度は著しく小さいので、Pチャネル
型のTFT(PMOSのTFT)を作製することが出来
ず、したがって、Pチャネル型のTFTとNチャネル型
TFT(NMOSのTFT)と組み合わせて、相補型の
MOS回路(CMOS)を形成することができない。一
方、結晶性半導体は、アモルファス半導体よりも電界移
動度が大きく、したがって、高速動作が可能である。結
晶性シリコンでは、NMOSのTFTだけでなく、PM
OSのTFTも同様に得られるのでCMOS回路を形成
することが可能である。
【0004】非単結晶の結晶性シリコン膜は、気相成長
法によって得られたアモルファスシリコン膜を、長時間
適切な温度(通常は600℃以上)で熱アニールする
か、レーザー等の強光を照射すること(光アニール)に
よって得られる。しかしながら、絶縁基板として安価で
加工性に富むガラス基板を用いる場合、その一表面上に
形成された非晶質珪素膜を、熱アニールのみで電界移動
度の十分に高い(CMOS回路を形成することが可能な
程度に高い)結晶性シリコン膜を得ることは困難を極め
た。というのは、前述のようなガラス基板は、一般に歪
み点温度が低く(600℃程度)、移動度が十分に高い
結晶性シリコン膜を得るために必要な温度まで、基板温
度を高めると、基板が歪んでしまうためである。
【0005】一方、ガラス基板をベースにしたシリコン
膜の結晶化において、光アニールを用いる場合、基板の
温度をあまり高めることなく、シリコン膜にのみ高いエ
ネルギーを与えることが可能である。よって、ガラス基
板をベースにしたシリコン膜の結晶化には、光アニール
の技術は非常に有効である。現在のところ、光アニール
の光源としては、エキシマレーザーのごとき大出力パル
スレーザーが最適視されている。このレーザーの最大エ
ネルギーはアルゴンイオン・レーザー等の連続発振レー
ザーに比べ非常に大きく、したがって、数cm2 以上の
大きなスポットを用いて、より量産性を上げることがで
きた。通常用いられる正方形もしくは長方形の形状のビ
ームでは、1枚の大きな面積の基板を処理するには、ビ
ームを上下左右に移動させる必要があり、量産性の面で
問題があるが、ビームを線状に変形し、ビームの幅を処
理すべき基板を越える長さとし、このビームを基板に対
して相対的に走査することによって、量産性を大きく改
善できる。(ここでいう走査とは、線状レーザーをすこ
しずつずらして重ねながら照射することを言う。)詳細
は特開平5ー112355号公報に記されている。
【0006】また、光アニールの前に、熱アニールを行
うことでさらに結晶性の高いシリコン膜を作製できる。
熱アニールによる結晶化方法に関しては、特開平6ー2
44104号公報に記述されるように、ニッケル、鉄、
コバルト、白金、パラジュウム等の元素(以下、結晶化
触媒元素、または、単に、触媒元素という)を、非晶質
珪素膜に微量に含有させることにより、非晶質珪素膜の
結晶化を促進する効果を示し、通常の場合よりも低温・
短時間の熱アニールにより結晶性シリコン膜を得ること
ができる。
【0007】
【発明が解決しようとする課題】しかしながら、非晶質
珪素膜の熱アニールの後、線状レーザーにより結晶化さ
れた結晶性珪素を用いて作製されたTFTにおいては、
しきい値電圧が基板面内において特定の分布を示すこと
が観察された。ガラス基板の歪み点温度以下、例えば、
コーニング7059ガラスにおいて、550℃で基板の
平坦化を行い、その後、非晶質珪素膜を成膜し、550
℃、4時間の加熱により熱アニールを施し珪素膜を結晶
化させる。さらに前述の方法によりレーザーアニールを
行う。
【0008】このようにして形成された結晶性珪素膜を
用いて、マトリクス状に並んだTFTを形成し、それら
のしきい値電圧の基板面内における分布を調べた。図2
に、従来の方法によって形成された結晶性珪素膜を用い
たTFTのしきい値の基板面内における分布を示す。こ
の分布は、図2に示されたようなU字状の分布となる。
図4に、ガラス基板上のTFTの配置を示す。図2のデ
ータは、図4に示すように、100mm角のコーニング
7059基板上の、40×50mmの領域に、TFT
を、400×300個マトリクス状に配置し、基板の中
央部分における、端から端までの横1列・400個のT
FT(図4中点線で囲んだ部分)の各々の場所と対応し
て横軸としている。例えば、液晶ディスプレイの画素部
分を構成する画素マトリクスTFTが、図2のようなし
きい値電圧の分布を持っていると、画像不良の原因とな
る。
【0009】しきい値電圧が、基板面内においてこのよ
うなU字分布を示す原因を本出願人が追究した結果、該
U字分布の傾向が、レーザー照射直前の基板のそりの状
態に対応していることをつきとめた。また、この基板の
そりは、非晶質珪素膜成膜後のガラス基板には見られ
ず、その後の熱アニール工程とともに生じるそりである
ことが明らかとなった。このそりは基板成膜面からみ
て、凹型に生じる。図3に、そりが生じたガラス基板上
の珪素膜に対してレーザーアニールを行う様子を示す。
図3にみられるように、このようなそりのある状態でレ
ーザーアニールを行うと、レーザーの焦点が基板の場所
々々において異なるずれ方をする。このずれが珪素膜の
結晶性の度合いを基板面内において異ならしめ、その結
果しきい値電圧が基板面内において特定の分布を示す原
因となっていると考えられる。なお、図2に示すデータ
を得た基板において、レーザー照射直前のそりはU字の
底の部分と端の部分とで50μm程度の差を有してい
た。
【0010】本発明は、基板面内において均一、かつ高
い結晶性を有する結晶性珪素膜を得ることを目的とす
る。また基板面内におけるしきい値電圧が均一な結晶性
シリコンTFTを作製することを目的とする。特に、熱
アニールと、その後のレーザーアニール工程を有する珪
素膜結晶化工程において、基板面内において均一な結晶
性を有せしめ、さらに、該膜を用いて、しきい値電圧が
基板面内において均一な結晶性シリコンTFTを作製す
ることを目的とする。
【0011】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、ガラス基板上、またはガラス基板上に形
成された酸化珪素膜上に、非晶質の珪素膜を形成する工
程と、前記ガラス基板の歪み点以上軟化点以下の温度に
おいて、前記ガラス基板を平坦化する工程と、前記珪素
膜に対し、レーザーアニール処理を行う工程と、を有す
ることを特徴とする半導体作製方法である。
【0012】また、本発明は、ガラス基板、またはガラ
ス基板上に形成された酸化珪素膜上に、非晶質の珪素膜
を形成する工程と、前記ガラス基板の歪み点以上軟化点
以下の温度において、前記ガラス基板を平坦化すると共
に、前記非晶質珪素膜を結晶化する工程と、前記工程に
より結晶化された珪素膜に対し、レーザーアニール処理
を行う工程と、を有することを特徴とする半導体作製方
法である。
【0013】また、本発明は、上記半導体作製方法によ
り作製された珪素膜を活性層とした、薄膜トランジスタ
を、複数個形成することを工程を有することを特徴とす
る半導体装置作製方法である。
【0014】上述したように、ガラス基板上に形成され
る薄膜トランジスタの製造工程においては、該ガラス基
板上の非晶質珪素膜を熱アニールする工程後に、該ガラ
ス基板はそり変形をおこす。このような変形した基板に
レーザーを照射すると、基板の場所々々でレーザー照射
の効果が異なってくる。そこで、本発明ではレーザー照
射工程前に、該基板を極めて平坦な状態に加工した後、
レーザー照射を行う。すなわち、本発明は、レーザー照
射工程前の基板を、適当な熱処理により極めて平坦な状
態にした後、レーザー照射を行うものである。
【0015】具体的には、ガラス基板(例えばコーニン
グ7059)の素材の歪み点(593℃)以上、軟化点
(844℃)以下、の温度、例えば640℃で4時間程
度の熱アニールを、非晶質珪素膜を成膜済みのガラス基
板に施す。このように基板を予め熱処理する場合、使用
するガラスの歪み点以上軟化点以下の温度に数時間保持
し、その後、徐冷するのが本出願人の経験上、効果的な
方法であった(歪み点以下では基板が固すぎて平坦に加
工することが困難であった。軟化点以上では、基板の厚
さが変わるほど柔らかくなってしまった。)
【0016】前記温度範囲で好ましくは、徐冷点(63
9℃)付近の温度が、基板の平坦化には最も好ましかっ
た。このとき、当該ガラス基板は、高精度に平坦化され
た表面を有する台(好ましくは、表面の粗さ、うねりが
5μm以下)の上に設置されている。上記条件で熱アニ
ールされているガラス基板は、室温状態に比べて、粘性
が非常に低くなっており、自重により当該ガラス基板は
上述の高精度に平坦化された台に密着する。この密着し
た状態から、徐冷していけば、当該ガラス基板はその状
態を維持したまま固化する。すなわち、このガラス基板
は高精度に平坦化される。また、上記のガラス基板平坦
化工程において、同時に、ガラス基板上に成膜されてい
る非晶質珪素膜に対して熱アニールが施され、該膜は固
相成長をおこす。よって、ガラス基板の平坦化と同時
に、珪素膜の結晶化を行うことができる。
【0017】本出願人は、基板上に薄膜トランジスタを
形成するためのあらゆる工程の基板形状に対する影響を
調べたところ、非晶質珪素膜の熱アニール工程(徐冷を
含む)終了後の基板変形が最も顕著で、その後の工程で
は、目立った変形はみられなかった。よって、レーザー
照射直前に基板を極めて平坦な状態に加工しておけば、
全工程終了後の基板も、平坦な状態を保つことができ
る。
【0018】本発明により、基板上に形成された各々の
結晶性シリコンTFTのしきい値電圧の特定な分布がな
くなり、基板面内において、ほぼ均一なしきい値電圧を
有する結晶性シリコンTFTを設けることができる。こ
の効果は、基板が大面積になればなるほど大きい。ま
た、該基板が液晶ディスプレイを構成するものである場
合、基板が平坦なのでセル組みが容易かつ確実に行える
といった利点もある。一般に、液晶ディスプレイを構成
する基板は、表面の粗さ、うねりが5μm以下に収まっ
ていないとセル組みに支障を来すといわれている。した
がって、本発明で使用する高精度に平坦化された台の、
表面の粗さ、うねり、および形成される基板の表面の粗
さ、うねりを5μm以下とすることは、極めて有効であ
る。
【0019】
【実施例】図1に実施例の作製工程を示す。まず、ガラ
ス基板(本実施例では100mm角のコーニング705
9を用いる)101上に厚さ2000Åの下地酸化珪素
膜102と、そのさらに上に厚さ500Åのアモルファ
スシリコン膜103をプラズマCVD法により連続的に
成膜される。次に、結晶化を促進する触媒元素としてニ
ッケルを添加するため、10ppmの酢酸ニッケル水溶
液がシリコン表面に塗布され、スピンコート法により酢
酸ニッケル層が形成される。酢酸ニッケル水溶液には界
面活性剤を添加するとよりよい。酢酸ニッケル層は極め
て薄いので、膜状となっているとは限らないが、以後の
工程に於ける問題はない。(図1(A))
【0020】そして、当該ガラス基板が高精度に平坦化
された表面(表面の粗さ、うねりが5μm以下)を有す
る台上に設置され、640℃で4時間熱アニールするこ
とにより、ガラス基板の平坦化、および、アモルファス
シリコン膜の結晶化がなされる。このとき、ニッケルが
結晶の核の役割を果たし、アモルファスシリコン膜の結
晶化を促進させる。なお、コーニング7059基板の歪
み点温度は593℃、軟化点温度は844℃であり、上
記640℃のアニール温度はこれらの間に入っている。
また、コーニング7059の徐冷点温度は、639℃で
ある。
【0021】熱結晶化に際し、640℃、4時間という
低温、短時間で処理できるのはニッケルの機能による。
詳細については、特開平6−244104号公報に記載
されている。前記公報では、熱アニールの際の温度がガ
ラス基板の歪み点温度を越えないよう、例えば550℃
(歪み点温度以下)、4時間の熱アニールを行うよう明
記してあるが、この温度は熱結晶化の際に、ガラス基板
がなるべく変形しないように定めたものである。本発明
は、逆になるべくガラス基板が変形しやすい温度まで基
板温度を上げて、結晶化と同時に基板の平坦化を行うも
のである。
【0022】触媒元素の濃度は、1×1015〜1×10
19原子/cm3 であると好ましかった。1×1019原子
/cm3 以上の高濃度ではシリコンに金属的性質が表れ
て、半導体特性が消滅してしまった。本実施例記載のシ
リコン膜中の触媒元素の濃度は、膜中における最小値で
1×1017〜5×1018原子/cm3であった。なお、
これらの値は、2次イオン質量分析法(SIMS)によ
り分析、測定したシリコン膜中の触媒元素の濃度の最小
値である。このようにして、珪素膜の結晶化と基板の平
坦化を行い、該工程の終了後、2℃/minの割合で、
室温まで徐冷される。なお、結晶化を促進する触媒元素
が珪素膜に添加されていない場合、加熱温度が低いと、
上記工程において基板の平坦化のみ行われ、結晶化はさ
れないことがある。しかし、次のレーザーアニール工程
において、均一な結晶化を施すことができることは、触
媒元素が添加されている場合と同様である。
【0023】次に、このようにして得られた結晶性シリ
コン膜の結晶性をさらに高めるために、大出力パルスレ
ーザーであるエキシマレーザー光が該膜に照射される。
本実施例では、KrFエキシマレーザー(波長248n
m、パルス幅30nsec)を線状に加工し、使用され
る。ビームサイズは1×125mm2 とした。レーザー
のエネルギー密度は100mJ/cm2 〜500mJ/
cm2 の範囲で、例えば370mJ/cm2 で、照射が
行なわれる。この照射の前に、220mJ/cm2 程度
のエネルギーで照射をしておくとさらに結晶性が上が
る。レーザー照射の方法は以下のようにする。すなわ
ち、線状レーザービームを非照射物に対し相対的にずら
しながら照射が行なわれる。線状レーザーをずらしてい
く方向は線方向に対して概略直角とした。このとき、被
照射面の1点に注目すると、2〜20ショットのレーザ
ー光が照射されるようにした。また、レーザー照射時の
基板温度は200℃とした。(図1(B))
【0024】このようしにして形成された結晶性シリコ
ン膜を基にして、TFTが作製される。該TFTは、基
板上にマトリクス状に配置される。具体的には作製面積
40×50mm2 中に400×300個のTFTを作っ
た。以下に、本工程を示す。
【0025】まず、シリコン膜をエッチングして、島状
シリコン領域105が形成される。次に、プラズマCV
D法によって、厚さ1200Åの酸化珪素膜106がゲ
イト絶縁膜として堆積される。プラズマCVDの原料ガ
スとしては、TEOSと酸素を用いる。成膜時の基板温
度は250〜380℃、例えば、300℃とした。(図
1(C))
【0026】引き続いて、スパッタ法によって、厚さ3
000〜8000Å、例えば6000Åのアルミニウム
膜(0. 1〜2%のシリコンを含む)が堆積される。そ
して、アルミニウム膜をエッチングして、ゲイト電極1
07が形成される。(図1(C))
【0027】次に、イオンドーピング法によって、シリ
コン領域にゲイト電極をマスクとして不純物(ボロン)
が注入される。ドーピングガスとして、水素で1〜10
%に希釈されたジボラン(B2H6)、例えば5%のも
のを用いる。加速電圧は60〜90kV、例えば65k
V、ドーズ量は2×1015〜5×1015原子/cm2
例えば、3×1015原子/cm2 とする。イオンドーピ
ング時の基板温度は室温とする。この結果、P型の不純
物領域108(ソース)、109(ドレイン)が形成さ
れる。(図1(D))そして、ドーピングされたボロン
を活性化するために、再びKrFエキシマレーザーを用
いて光アニールを行なった。レーザーのエネルギー密度
は100〜350mJ/cm2 、例えば、250mJ/
cm2 とする。この照射の前に、170mJ/cm2
度のエネルギーで照射をしておくとさらに結晶性が上が
る。
【0028】レーザー照射の方法は以下のようにする。
すなわち、線状レーザービームを非照射物に対し相対的
にずらしながら照射を行う。線状レーザーをずらしてい
く方向は線方向に対し概略直角とした。このとき、被照
射物の1点に注目すると、2〜20ショットのレーザー
光が照射されるようにする。また、レーザー照射時の基
板温度は200℃とする。その後、窒素雰囲気中で2時
間、450℃の熱アニールを行った。(図1(E))
【0029】続いて、厚さ6000Åの酸化珪素膜11
0を層間絶縁物としてプラズマCVD法によって形成
し、これにコンタクトホールが開孔される。そして、金
属材料、例えば、チタンとアルミニウムの多層膜によっ
てTFTのソース、ドレインの電極・配線111、11
2が形成される。最後に、1気圧の水素雰囲気で200
〜350℃の熱アニールが行なわれる。(図1(F))
【0030】図5に、実施例によって形成された結晶性
珪素膜を用いたTFTのしきい値の基板面内における分
布を示す。図5において、図5の横軸は、図2の場合と
同様、図4に示すTFTの場所(図4において点線で囲
った部分)と対応している。図5に示すように、本実施
例において作製されたTFTは基板面内において均一な
しきい値を有しており、従来例である図2と比較する
と、明らかに図5の方が、基板面内において、均一なし
きい値電圧を有していることがわかる。
【0031】
【発明の効果】本発明により、基板面内において均一、
かつ高い結晶性を有する結晶性珪素膜を得、またこの結
晶性珪素膜を用いた、基板面内におけるしきい値電圧が
均一な結晶性シリコンTFTを作製することができた。
特に、熱アニールと、その後のレーザーアニール工程を
有するTFT作製工程に於いても、しきい値電圧が基板
面内において均一な結晶性シリコンTFTを作製するこ
とが可能となった。特に、本発明は大面積のガラス基板
状に多数のTFTを作成する場合に有効である。また、
該基板が液晶ディスプレイを構成するものである場合、
基板が平坦なのでセル組が容易かつ確実に行えるといっ
た利点もある。このように、本発明は工業上有益な物で
あると思われる。
【図面の簡単な説明】
【図1】 実施例の作製工程を示す図。
【図2】 従来の方法によって形成された結晶性珪素膜
を用いたTFTのしきい値の基板面内における分布を示
す図。
【図3】 そりが生じたガラス基板上の珪素膜に対して
レーザーアニールを行う様子を示す図。
【図4】 ガラス基板上のTFTの配置を示す図。
【図5】 実施例によって形成された結晶性珪素膜を用
いたTFTのしきい値の基板面内における分布を示す
図。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成8年7月15日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】図1
【補正方法】変更
【補正内容】
【図1】

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】ガラス基板上、またはガラス基板上に形成
    された酸化珪素膜上に、非晶質の珪素膜を形成する工程
    と、 前記ガラス基板の歪み点以上軟化点以下の温度におい
    て、前記ガラス基板を平坦化する工程と、 前記珪素膜に対し、レーザーアニール処理を行う工程
    と、 を有することを特徴とする半導体作製方法。
  2. 【請求項2】ガラス基板、またはガラス基板上に形成さ
    れた酸化珪素膜上に、非晶質の珪素膜を形成する工程
    と、 前記ガラス基板の歪み点以上軟化点以下の温度におい
    て、前記ガラス基板を平坦化すると共に、前記非晶質珪
    素膜を結晶化する工程と、 前記工程により結晶化された珪素膜に対し、レーザーア
    ニール処理を行う工程と、 を有することを特徴とする半導体作製方法。
  3. 【請求項3】請求項2において、前記非晶質珪素膜は、
    結晶化触媒元素として、ニッケル、鉄、コバルト、白
    金、パラジウムから選ばれた少なくとも一つの元素を含
    んでいることを特徴とする半導体作製方法。
  4. 【請求項4】請求項1〜3のいずれかにおいて、前記ガ
    ラス基板の平坦化は、平坦面上に、前記ガラス基板を設
    置して行われることを特徴とする半導体作製方法。
  5. 【請求項5】請求項4において、前記平坦面は、表面の
    粗さ、うねりが5μm以下であることを特徴とする半導
    体作製方法。
  6. 【請求項6】ガラス基板上、またはガラス基板上に形成
    された酸化珪素膜上に、非晶質の珪素膜を形成する工程
    と、 前記ガラス基板の歪み点以上軟化点以下の温度におい
    て、前記ガラス基板を平坦化する工程と、 前記珪素膜に対し、レーザーアニール処理を行う工程
    と、 該珪素膜を活性層とした薄膜トランジスタを、複数個形
    成する工程と、 を有することを特徴とする半導体装置作製方法。
  7. 【請求項7】ガラス基板、またはガラス基板上に形成さ
    れた酸化珪素膜上に、非晶質の珪素膜を形成する工程
    と、 前記ガラス基板の歪み点以上軟化点以下の温度におい
    て、前記ガラス基板を平坦化すると共に、前記非晶質珪
    素膜を結晶化する工程と、 前記工程により結晶化された珪素膜に対し、レーザーア
    ニール処理を行う工程と、 該珪素膜を活性層とした薄膜トランジスタを、複数個形
    成する工程と、 を有することを特徴とする半導体装置作製方法。
  8. 【請求項8】請求項7において、前記非晶質珪素膜は、
    結晶化触媒元素として、ニッケル、鉄、コバルト、白
    金、パラジウムから選ばれた少なくとも一つの元素を含
    んでいることを特徴とする半導体装置作製方法。
  9. 【請求項9】請求項5〜8のいずれかにおいて、前記ガ
    ラス基板の平坦化は、平坦面上に、前記ガラス基板を設
    置して行われることを特徴とする半導体装置作製方法。
  10. 【請求項10】請求項9において、前記平坦面は、表面
    の粗さ、うねりが5μm以下であることを特徴とする半
    導体装置作製方法。
JP20537995A 1995-07-19 1995-07-19 半導体作製方法 Expired - Fee Related JP3511422B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP20537995A JP3511422B2 (ja) 1995-07-19 1995-07-19 半導体作製方法
US08/683,722 US5907770A (en) 1995-07-19 1996-07-18 Method for producing semiconductor device
KR1019960028934A KR100303111B1 (ko) 1995-07-19 1996-07-18 반도체 장치 제조 방법 및 제조 장치
US09/304,523 US6902616B1 (en) 1995-07-19 1999-05-04 Method and apparatus for producing semiconductor device
US11/124,053 US7513949B2 (en) 1995-07-19 2005-05-09 Method and apparatus for producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20537995A JP3511422B2 (ja) 1995-07-19 1995-07-19 半導体作製方法

Publications (2)

Publication Number Publication Date
JPH0936374A true JPH0936374A (ja) 1997-02-07
JP3511422B2 JP3511422B2 (ja) 2004-03-29

Family

ID=16505859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20537995A Expired - Fee Related JP3511422B2 (ja) 1995-07-19 1995-07-19 半導体作製方法

Country Status (1)

Country Link
JP (1) JP3511422B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817879B1 (ko) * 2001-06-01 2008-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제작방법
US7513949B2 (en) 1995-07-19 2009-04-07 Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for producing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7513949B2 (en) 1995-07-19 2009-04-07 Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for producing semiconductor device
KR100817879B1 (ko) * 2001-06-01 2008-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제작방법

Also Published As

Publication number Publication date
JP3511422B2 (ja) 2004-03-29

Similar Documents

Publication Publication Date Title
JP3883592B2 (ja) レーザ照射方法および半導体作製方法および半導体装置の作製方法および液晶電気光学装置の作製方法
JP4026182B2 (ja) 半導体装置の製造方法、および電子機器の製造方法
US7513949B2 (en) Method and apparatus for producing semiconductor device
JP3254072B2 (ja) 半導体装置の作製方法
US5907770A (en) Method for producing semiconductor device
JPH11354463A (ja) レーザアニール装置及び多結晶半導体膜の製造方法
JPH09129573A (ja) レーザーアニール方法およびレーザーアニール装置
JP3886554B2 (ja) レーザーアニール方法
JP3511422B2 (ja) 半導体作製方法
JP3966923B2 (ja) 半導体作製方法および半導体装置の作製方法
JP2001051301A (ja) 液晶表示パネルの製造方法
JP3512550B2 (ja) 半導体装置の作製方法
US20060172469A1 (en) Method of fabricating a polycrystalline silicon thin film transistor
KR100712176B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
KR100796607B1 (ko) 다결정 실리콘 결정화방법과 그를 이용한 박막트랜지스터의 제조 방법
JP2003100652A (ja) 線状パルスレーザー光照射装置及び照射方法
JP2003007716A (ja) 半導体装置およびその製造方法
CN107799398B (zh) 多晶硅薄膜的制作方法、薄膜、晶体管、基板及激光设备
JPH08306639A (ja) ドーピング方法
JP2001210605A (ja) 半導体装置の製造装置、およびイオンドーピング装置
JP3981517B2 (ja) 半導体装置の製造方法
JPH11102863A (ja) 多結晶半導体膜の製造方法
JPH06216044A (ja) 半導体薄膜の製造方法
JPH06326020A (ja) 半導体装置およびその作製方法
JP2001144303A (ja) アクティブマトリクス表示装置及びその作製方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031225

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080116

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140116

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees