JPH08306639A - ドーピング方法 - Google Patents
ドーピング方法Info
- Publication number
- JPH08306639A JPH08306639A JP12892495A JP12892495A JPH08306639A JP H08306639 A JPH08306639 A JP H08306639A JP 12892495 A JP12892495 A JP 12892495A JP 12892495 A JP12892495 A JP 12892495A JP H08306639 A JPH08306639 A JP H08306639A
- Authority
- JP
- Japan
- Prior art keywords
- doping
- semiconductor material
- dose
- less
- atoms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 半導体材料中のドーパントの均質性、格子欠
陥の熱アニールによる修復率を改善するドーピング法を
提供する。 【構成】 半導体材料に対して、該材料にＮ型もしくは
Ｐ型の導電性を付与するドーピング処理で、イオン電流
を３．５μＡ以上とする。また、半導体材料が設置され
ているステージの熱伝導率を２．０×１０-2Ｗ／cm・de
g 以下とする。
陥の熱アニールによる修復率を改善するドーピング法を
提供する。 【構成】 半導体材料に対して、該材料にＮ型もしくは
Ｐ型の導電性を付与するドーピング処理で、イオン電流
を３．５μＡ以上とする。また、半導体材料が設置され
ているステージの熱伝導率を２．０×１０-2Ｗ／cm・de
g 以下とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体材料に対する処
理工程で、イオンドーピングを行う工程を工夫すること
により所望の特性を持つ半導体材料を比較的短時間で得
る方法に関する。本発明は、上記処理工程を施した薄膜
半導体材料上にトランジスタ等の素子を形成する場合に
特に優れた効果をもたらす。その効果は、ソース・ドレ
イン領域のシート抵抗の低下、およびプロセスの簡略
化、等である。
理工程で、イオンドーピングを行う工程を工夫すること
により所望の特性を持つ半導体材料を比較的短時間で得
る方法に関する。本発明は、上記処理工程を施した薄膜
半導体材料上にトランジスタ等の素子を形成する場合に
特に優れた効果をもたらす。その効果は、ソース・ドレ
イン領域のシート抵抗の低下、およびプロセスの簡略
化、等である。
【０００２】
【従来の技術】半導体材料に施されるドーピングの技術
について、以下に、ドーピングの効果を３点挙げる。 １．トランジスタのソース、ドレイン領域にドーピング
する場合 半導体材料上に形成されるトランジスタのソース、ドレ
イン領域にドーピング（例えば、Si 中にリンやボロン
を打ち込む。）をする目的は、キャリア（電子や正孔）
を半導体材料内に作りだし、トランジスタのON電流を大
幅に高めることにある。例えば、薄膜トランジスタ（Ｔ
ＦＴ）のソース、ドレイン領域にリンを打ち込んでｎ型
半導体を作ろうとした場合、１×１０19/cm3から１×１
０21/cm3ものリンを半導体材料中に打ち込まなければ、
ＴＦＴは動作しない。一方、該領域にボロンを打ち込ん
でｐ型半導体を作ろうとした場合も、同程度の量が必要
となる。
について、以下に、ドーピングの効果を３点挙げる。 １．トランジスタのソース、ドレイン領域にドーピング
する場合 半導体材料上に形成されるトランジスタのソース、ドレ
イン領域にドーピング（例えば、Si 中にリンやボロン
を打ち込む。）をする目的は、キャリア（電子や正孔）
を半導体材料内に作りだし、トランジスタのON電流を大
幅に高めることにある。例えば、薄膜トランジスタ（Ｔ
ＦＴ）のソース、ドレイン領域にリンを打ち込んでｎ型
半導体を作ろうとした場合、１×１０19/cm3から１×１
０21/cm3ものリンを半導体材料中に打ち込まなければ、
ＴＦＴは動作しない。一方、該領域にボロンを打ち込ん
でｐ型半導体を作ろうとした場合も、同程度の量が必要
となる。
【０００３】２．トランジスタのチャネル領域にドーピ
ングする場合 最近、トランジスタのチャネル領域にドーピングを行う
ことが試みられている。以下、この技術をチャネルドー
プと呼ぶ。この効果は、しきい値電圧（Vth ）の制御で
ある。本来 Vthは０Ｖ付近であるはずなのだが、半導体
材料の結晶性を高めるためあるいは半導体材料の均質性
を上げるため等の目的で半導体材料に手を加えると、Vt
h が０Ｖからかなりずれてくる場合がある。あるいはそ
れ以外の原因で Vthがずれる場合もあるかもしれない。
いずれにせよ、これら Vth のずれはチャネルドープに
より、０Ｖ付近にもどすことができる。Vth がマイナス
側にずれているかプラス側にずれているかにより、ドー
パントにＮ型のものを使うかＰ型のものを使うかが変わ
ってくる。また、Vth のずれの程度によって、ドーズ量
を変える。一般に、本工程で打ち込むドーズ量は、ソー
スドレインに打ち込まれるドーズ量よりも少ない。
ングする場合 最近、トランジスタのチャネル領域にドーピングを行う
ことが試みられている。以下、この技術をチャネルドー
プと呼ぶ。この効果は、しきい値電圧（Vth ）の制御で
ある。本来 Vthは０Ｖ付近であるはずなのだが、半導体
材料の結晶性を高めるためあるいは半導体材料の均質性
を上げるため等の目的で半導体材料に手を加えると、Vt
h が０Ｖからかなりずれてくる場合がある。あるいはそ
れ以外の原因で Vthがずれる場合もあるかもしれない。
いずれにせよ、これら Vth のずれはチャネルドープに
より、０Ｖ付近にもどすことができる。Vth がマイナス
側にずれているかプラス側にずれているかにより、ドー
パントにＮ型のものを使うかＰ型のものを使うかが変わ
ってくる。また、Vth のずれの程度によって、ドーズ量
を変える。一般に、本工程で打ち込むドーズ量は、ソー
スドレインに打ち込まれるドーズ量よりも少ない。
【０００４】３．トランジスタの LDD領域にドーピング
する場合 LDD の技術は、トランジスタの劣化を防ぐ、OFF 電流の
抑制、等の効果をもたらす。具体的に LDD の技術に関
して説明すると、ソースドレイン領域とチャネル領域の
間に LDD 領域なるものを設け、その領域にソースドレ
インに打ち込むドーズ量よりも少ないドーズを打ち込む
手法のことをいう。このようにすると、ソースドレイン
とチャネルとの間に両者の物性の間の特性を持った領域
ができ、両者の物性の落差に１つクッションが生まれる
のである。このことにより、OFF電流も下がり、トラン
ジスタの特性の劣化も遅くなった。
する場合 LDD の技術は、トランジスタの劣化を防ぐ、OFF 電流の
抑制、等の効果をもたらす。具体的に LDD の技術に関
して説明すると、ソースドレイン領域とチャネル領域の
間に LDD 領域なるものを設け、その領域にソースドレ
インに打ち込むドーズ量よりも少ないドーズを打ち込む
手法のことをいう。このようにすると、ソースドレイン
とチャネルとの間に両者の物性の間の特性を持った領域
ができ、両者の物性の落差に１つクッションが生まれる
のである。このことにより、OFF電流も下がり、トラン
ジスタの特性の劣化も遅くなった。
【０００５】以上がドーピングの主な効果である。ドー
ピング後、多量のドーパントが半導体材料に打ち込まれ
たことにより作られる格子欠陥を修復するためにアニー
ルを行う。
ピング後、多量のドーパントが半導体材料に打ち込まれ
たことにより作られる格子欠陥を修復するためにアニー
ルを行う。
【０００６】
【発明が解決しようとする課題】先に述べたドーピング
の技術により、トランジスタのON電流を大幅に高めた
り、Vth を制御することが可能となった。しかしなが
ら、半導体材料の基板に安価なガラス基板を用いる場合
は、上記アニールの温度をあまり高く出来ず、アニール
に長時間要する。なぜなら、安価なガラス基板はひずみ
点温度が低いからである（一般に出回っているガラス基
板のひずみ点温度は６００℃前後）。すなわち、ドーピ
ングによって生じた格子欠陥を修復させるには数時間の
熱アニールを要するので、スループットの点を考えると
あまり効率の良い技術とは言えない。また、上述のよう
な低温での熱アニールだけでは半導体材料中のドーパン
トの均質性あるいは格子欠陥の修復率も満足がいくほど
上がらない。
の技術により、トランジスタのON電流を大幅に高めた
り、Vth を制御することが可能となった。しかしなが
ら、半導体材料の基板に安価なガラス基板を用いる場合
は、上記アニールの温度をあまり高く出来ず、アニール
に長時間要する。なぜなら、安価なガラス基板はひずみ
点温度が低いからである（一般に出回っているガラス基
板のひずみ点温度は６００℃前後）。すなわち、ドーピ
ングによって生じた格子欠陥を修復させるには数時間の
熱アニールを要するので、スループットの点を考えると
あまり効率の良い技術とは言えない。また、上述のよう
な低温での熱アニールだけでは半導体材料中のドーパン
トの均質性あるいは格子欠陥の修復率も満足がいくほど
上がらない。
【０００７】
【課題を解決するための手段】上記熱アニールをドーピ
ング後ではなくドーピング中に行うと、非常に短時間で
格子欠陥を修復することが可能となる。すなわち、ドー
パントにより生じた格子欠陥は半導体材料中の熱エネル
ギーによりただちに修復される。よって、ドーピングに
要する時間は長くても数分〜数十分なので、ドーピング
後の熱アニールに要する時間に比べて圧倒的に短い時間
で済む。この効果は、時間が短縮されるだけでなく、半
導体材料の特性をも向上させる。なお、この場合の熱ア
ニールの温度は高くても５００℃、低くは５０℃程度か
らでも効果があり、上記ガラス基板のひずみ点温度より
もかなり低い。
ング後ではなくドーピング中に行うと、非常に短時間で
格子欠陥を修復することが可能となる。すなわち、ドー
パントにより生じた格子欠陥は半導体材料中の熱エネル
ギーによりただちに修復される。よって、ドーピングに
要する時間は長くても数分〜数十分なので、ドーピング
後の熱アニールに要する時間に比べて圧倒的に短い時間
で済む。この効果は、時間が短縮されるだけでなく、半
導体材料の特性をも向上させる。なお、この場合の熱ア
ニールの温度は高くても５００℃、低くは５０℃程度か
らでも効果があり、上記ガラス基板のひずみ点温度より
もかなり低い。
【０００８】しかしながら、上述のドーピング中の熱ア
ニールはイオンドーピング装置の試料ステージに加熱機
構を備えねばならないことや、加熱により試料を昇温さ
せるのに時間がかかる等、デメリットな点も少なくな
い。
ニールはイオンドーピング装置の試料ステージに加熱機
構を備えねばならないことや、加熱により試料を昇温さ
せるのに時間がかかる等、デメリットな点も少なくな
い。
【０００９】そこで本出願人は、該ドーピング中の熱ア
ニールと同等の効果を生み、かつ、上記デメリット部分
を解消する技術を考案した。すなわち、本発明の第一
は、ドーピング時のイオン電流を高くするものである。
これにより、試料の温度を上昇させ該ドーピング中の熱
アニールと同等の効果を得ようというものである。この
技術を用いれば、加熱機構も必要とせず、また、加熱時
間も要らない。なお、熱伝導の小さいステージ、特に熱
伝導率が２．０×１０-2Ｗ／cm・deg以下、さらに好ま
しくは、石英ガラスの熱伝導率である１．４×１０-2Ｗ
／cm・deg 以下のステージ上にドーピングの試料を設置
し、ドーピングを行えば、モリブデン等の熱伝導率の高
い材料をステージとして用いた場合に比較して、本発明
の加熱効果が上がり、格子欠陥の修復率も高まる。
ニールと同等の効果を生み、かつ、上記デメリット部分
を解消する技術を考案した。すなわち、本発明の第一
は、ドーピング時のイオン電流を高くするものである。
これにより、試料の温度を上昇させ該ドーピング中の熱
アニールと同等の効果を得ようというものである。この
技術を用いれば、加熱機構も必要とせず、また、加熱時
間も要らない。なお、熱伝導の小さいステージ、特に熱
伝導率が２．０×１０-2Ｗ／cm・deg以下、さらに好ま
しくは、石英ガラスの熱伝導率である１．４×１０-2Ｗ
／cm・deg 以下のステージ上にドーピングの試料を設置
し、ドーピングを行えば、モリブデン等の熱伝導率の高
い材料をステージとして用いた場合に比較して、本発明
の加熱効果が上がり、格子欠陥の修復率も高まる。
【００１０】本発明の第二は、ドーピング時の加速電圧
を制御することにより、格子欠陥の修復率を高めること
を特徴とする。具体的には、図３のような濃度プロファ
イルで活性層にドーズを打ち込むことにより活性層（該
図ではｐ−Ｓｉの部分に相当）に比較的結晶性の良い部
分を残しておき（図３では活性層下部のドーズが比較的
少量であることから、格子の損傷が少なく結晶性も高
い）、その部分を種として結晶成長を促進させる。本発
明は、第一の発明と組みあわせると効果が高い。あるい
は、ドーピング後の低温（６００℃以下）での熱アニー
ルと組み合わせても効果が高い。もし仮に、図４のよう
な濃度プロファイルでドーズを打ち込んだ場合、格子の
損傷が活性層全体でひどく、結晶成長の種が無くなって
しまう。こうなってしまうと、該欠陥修復には１０００
℃以上の高温を要する。
を制御することにより、格子欠陥の修復率を高めること
を特徴とする。具体的には、図３のような濃度プロファ
イルで活性層にドーズを打ち込むことにより活性層（該
図ではｐ−Ｓｉの部分に相当）に比較的結晶性の良い部
分を残しておき（図３では活性層下部のドーズが比較的
少量であることから、格子の損傷が少なく結晶性も高
い）、その部分を種として結晶成長を促進させる。本発
明は、第一の発明と組みあわせると効果が高い。あるい
は、ドーピング後の低温（６００℃以下）での熱アニー
ルと組み合わせても効果が高い。もし仮に、図４のよう
な濃度プロファイルでドーズを打ち込んだ場合、格子の
損傷が活性層全体でひどく、結晶成長の種が無くなって
しまう。こうなってしまうと、該欠陥修復には１０００
℃以上の高温を要する。
【００１１】
〔実施例１〕まず、ドーピング装置の簡単な説明をす
る。図２に実施例で用いたドーピング装置の概略図を示
す。図２の一番上のプラズマソース中２０１でプラズマ
を発生させ、その中で生じたイオンをプラズマソース下
のイオンの加速領域で、加速領域に電圧をかけることに
よって加速する。図中に示してあるように三箇所、電圧
をかける所が設けてあり、下から順番に減速電圧２０
４、加速電圧２０３、引き出し電圧２０２と呼ばれてい
る。実際にドーピングを行なうときは、下から順番に電
圧をかけていく。
る。図２に実施例で用いたドーピング装置の概略図を示
す。図２の一番上のプラズマソース中２０１でプラズマ
を発生させ、その中で生じたイオンをプラズマソース下
のイオンの加速領域で、加速領域に電圧をかけることに
よって加速する。図中に示してあるように三箇所、電圧
をかける所が設けてあり、下から順番に減速電圧２０
４、加速電圧２０３、引き出し電圧２０２と呼ばれてい
る。実際にドーピングを行なうときは、下から順番に電
圧をかけていく。
【００１２】実際のドーピングの方法は以下の通りであ
る。ドーパントには リンを用いる。（他のドーパント
を用いても構わない。目的に応じてドーパントは変え
る。）本実施例では５％希釈のホスフィンを使用する。
ホスフィンをドーピング装置のプラズマソース２０１に
注入し、ドーピングされる前の製造途中の薄膜トランジ
スタを図２の基板２０５にセットする。
る。ドーパントには リンを用いる。（他のドーパント
を用いても構わない。目的に応じてドーパントは変え
る。）本実施例では５％希釈のホスフィンを使用する。
ホスフィンをドーピング装置のプラズマソース２０１に
注入し、ドーピングされる前の製造途中の薄膜トランジ
スタを図２の基板２０５にセットする。
【００１３】その後、イオンの加速領域を真空引きして
プラズマソースから上記ホスフィンをこの加速領域に注
入し、まず減速電圧をー１kVかける。次に、例えば加速
電圧８６kVをすぐにかけ、その後に引き出し電圧を、１
秒間かけて徐々に電圧を上げて、１４ｋＶとする。この
状態を維持することでドーピングが行われる。ドーズは
該維持の時間で制御する。上述の電圧値はドーズを打ち
込む深さを制御するものである。以後、加速電圧値と引
き出し電圧値をたしたものを総称して加速電圧と呼ぶこ
ととする。
プラズマソースから上記ホスフィンをこの加速領域に注
入し、まず減速電圧をー１kVかける。次に、例えば加速
電圧８６kVをすぐにかけ、その後に引き出し電圧を、１
秒間かけて徐々に電圧を上げて、１４ｋＶとする。この
状態を維持することでドーピングが行われる。ドーズは
該維持の時間で制御する。上述の電圧値はドーズを打ち
込む深さを制御するものである。以後、加速電圧値と引
き出し電圧値をたしたものを総称して加速電圧と呼ぶこ
ととする。
【００１４】図１に、本実施例の作製工程を示す。ま
ず、ガラス基板（本実施例ではコーニング７０５９を用
いる）１０１上に厚さ２０００Åの下地酸化珪素膜１０
２と、そのさらに上に厚さ５００Åのアモルファスシリ
コン膜１０３を、プラズマＣＶＤ法により連続的に成膜
した。そして、１０ｐｐｍの酢酸ニッケル水溶液をシリ
コン表面に塗布し、スピンコート法により酢酸ニッケル
層１０４を形成した。ニッケルは、該アモルファスシリ
コン膜を結晶化させる際に、結晶成長の核の役割を果た
す。酢酸ニッケル水溶液には界面活性剤を添加するとよ
りよかった。（図１（Ａ））
ず、ガラス基板（本実施例ではコーニング７０５９を用
いる）１０１上に厚さ２０００Åの下地酸化珪素膜１０
２と、そのさらに上に厚さ５００Åのアモルファスシリ
コン膜１０３を、プラズマＣＶＤ法により連続的に成膜
した。そして、１０ｐｐｍの酢酸ニッケル水溶液をシリ
コン表面に塗布し、スピンコート法により酢酸ニッケル
層１０４を形成した。ニッケルは、該アモルファスシリ
コン膜を結晶化させる際に、結晶成長の核の役割を果た
す。酢酸ニッケル水溶液には界面活性剤を添加するとよ
りよかった。（図１（Ａ））
【００１５】そして、５５０℃で４時間熱アニールする
ことにより、シリコン膜を結晶化させる。このとき、ニ
ッケルが結晶の核の役割を果たし、シリコン膜の結晶化
を促進させる。５５０℃、４時間という低温（コーニン
グ７０５９の歪み点温度以下）、短時間で処理できるの
はニッケルの機能による。詳細については特開平６ー２
４４１０４に記されている。
ことにより、シリコン膜を結晶化させる。このとき、ニ
ッケルが結晶の核の役割を果たし、シリコン膜の結晶化
を促進させる。５５０℃、４時間という低温（コーニン
グ７０５９の歪み点温度以下）、短時間で処理できるの
はニッケルの機能による。詳細については特開平６ー２
４４１０４に記されている。
【００１６】触媒元素の濃度は、１×１０15〜１×１０
19原子／cm3 であると好ましかった。１×１０19原子／
cm3 以上の高濃度ではシリコンに金属的性質が表れて、
半導体特性が消滅してしまった。本実施例記載のシリコ
ン膜中の触媒元素の濃度は、膜中における最小値で１×
１０17〜５×１０18原子／cm3 であった。なお、これら
の値は、２次イオン質量分析法（ＳＩＭＳ）により分
析、測定した。
19原子／cm3 であると好ましかった。１×１０19原子／
cm3 以上の高濃度ではシリコンに金属的性質が表れて、
半導体特性が消滅してしまった。本実施例記載のシリコ
ン膜中の触媒元素の濃度は、膜中における最小値で１×
１０17〜５×１０18原子／cm3 であった。なお、これら
の値は、２次イオン質量分析法（ＳＩＭＳ）により分
析、測定した。
【００１７】このようにして得られた結晶性シリコン膜
の結晶性をさらに高めるために、大出力パルスレーザー
であるエキシマレーザーを該膜に照射した。本実施例で
はＫｒＦエキシマレーザー（波長２４８ｎｍ、パルス幅
３０ｎｓｅｃ）を使用した。レーザーのエネルギー密度
は１００ｍＪ／cm2 〜５００ｍＪ／cm2 の範囲で該結晶
性シリコン膜の結晶性ができるだけ高くなる値を選択
し、照射を行なった。本実施例では、３７０ｍＪ／cm2
でレーザー照射を行なった。照射対象の面積が、上記エ
キシマレーザーのビームサイズを越える場合、レーザー
ビームを非照射物に対し相対的にずらしながら照射を行
う。このとき、非照射物の１点に注目すると、２〜２０
ショットのレーザー光が照射されるようにした。また、
レーザー照射時の基板温度は２００℃とした。（図１
（Ｂ））
の結晶性をさらに高めるために、大出力パルスレーザー
であるエキシマレーザーを該膜に照射した。本実施例で
はＫｒＦエキシマレーザー（波長２４８ｎｍ、パルス幅
３０ｎｓｅｃ）を使用した。レーザーのエネルギー密度
は１００ｍＪ／cm2 〜５００ｍＪ／cm2 の範囲で該結晶
性シリコン膜の結晶性ができるだけ高くなる値を選択
し、照射を行なった。本実施例では、３７０ｍＪ／cm2
でレーザー照射を行なった。照射対象の面積が、上記エ
キシマレーザーのビームサイズを越える場合、レーザー
ビームを非照射物に対し相対的にずらしながら照射を行
う。このとき、非照射物の１点に注目すると、２〜２０
ショットのレーザー光が照射されるようにした。また、
レーザー照射時の基板温度は２００℃とした。（図１
（Ｂ））
【００１８】次に、シリコン膜をエッチングして、島状
シリコン領域１０５を形成した。さらに、プラズマＣＶ
Ｄ法によって厚さ１５００Åの酸化珪素膜１０６をゲイ
ト絶縁膜として堆積した。プラズマＣＶＤの原料ガスと
しては、ＴＥＯＳと酸素を用いた。成膜時の基板温度は
２５０〜３８０℃、例えば、３００℃とした。引き続い
て、スパッタ法によって、厚さ３０００〜８０００Å、
例えば６０００Åのアルミニウム膜（０. １〜２％のシ
リコンを含む）を堆積した。そして、アルミニウム膜を
エッチングして、ゲイト電極１０７を形成した。（図１
（Ｃ））
シリコン領域１０５を形成した。さらに、プラズマＣＶ
Ｄ法によって厚さ１５００Åの酸化珪素膜１０６をゲイ
ト絶縁膜として堆積した。プラズマＣＶＤの原料ガスと
しては、ＴＥＯＳと酸素を用いた。成膜時の基板温度は
２５０〜３８０℃、例えば、３００℃とした。引き続い
て、スパッタ法によって、厚さ３０００〜８０００Å、
例えば６０００Åのアルミニウム膜（０. １〜２％のシ
リコンを含む）を堆積した。そして、アルミニウム膜を
エッチングして、ゲイト電極１０７を形成した。（図１
（Ｃ））
【００１９】次に、イオンドーピング法によって、シリ
コン領域にゲイト電極をマスクとして不純物（リン）を
注入した。ドーピングガスとして、水素で５％に希釈さ
れたフォスフィン（ＰＨ3 ）を用いた。加速電圧は１０
０ｋＶ、水素イオンなども含めた全ドーズ量は１. ５×
１０16ions／cm2 〜３×１０16ions／cm2 とした。この
とき、イオン電流密度を１．３〜５μＡ/ cm2 とした。
また、基板を置くステージの材料は石英ガラスもしくは
モリブデンとした。石英の熱伝導率は、約１．４×１０
-2Ｗ／cm・deg と、モリブデンの約１．４Ｗ／cm・deg
と比較して２桁低い。これにより、ステージの熱伝導の
ドーピング工程に対する影響を確認することができる。
コン領域にゲイト電極をマスクとして不純物（リン）を
注入した。ドーピングガスとして、水素で５％に希釈さ
れたフォスフィン（ＰＨ3 ）を用いた。加速電圧は１０
０ｋＶ、水素イオンなども含めた全ドーズ量は１. ５×
１０16ions／cm2 〜３×１０16ions／cm2 とした。この
とき、イオン電流密度を１．３〜５μＡ/ cm2 とした。
また、基板を置くステージの材料は石英ガラスもしくは
モリブデンとした。石英の熱伝導率は、約１．４×１０
-2Ｗ／cm・deg と、モリブデンの約１．４Ｗ／cm・deg
と比較して２桁低い。これにより、ステージの熱伝導の
ドーピング工程に対する影響を確認することができる。
【００２０】このドーピング工程により、Ｎ型の不純物
領域１０８（ソース）、１０９（ドレイン）が形成され
た。（図１（Ｄ）） その後、窒素雰囲気中で２時間、４５０℃の熱アニール
を行った。
領域１０８（ソース）、１０９（ドレイン）が形成され
た。（図１（Ｄ）） その後、窒素雰囲気中で２時間、４５０℃の熱アニール
を行った。
【００２１】続いて、厚さ６０００Åの酸化珪素膜１１
０を層間絶縁物としてプラズマＣＶＤ法によって形成
し、これにコンタクトホールを開孔した。そして、金属
材料、例えば、チタンとアルミニウムの多層膜によって
ＴＦＴのソース、ドレインの電極・配線１１１、１１２
を形成した。最後に、１気圧の水素雰囲気で２００〜３
５０℃の熱アニールを行なった。（図１（Ｅ））
０を層間絶縁物としてプラズマＣＶＤ法によって形成
し、これにコンタクトホールを開孔した。そして、金属
材料、例えば、チタンとアルミニウムの多層膜によって
ＴＦＴのソース、ドレインの電極・配線１１１、１１２
を形成した。最後に、１気圧の水素雰囲気で２００〜３
５０℃の熱アニールを行なった。（図１（Ｅ））
【００２２】上述のようなプロセスを踏んで完成するＴ
ＦＴの、該プロセス途中でソース、ドレイン領域のシー
ト抵抗を測定した。このとき、ドーピング時のドーズ
量、イオン電流、試料下のステージの素材をそれぞれ変
えて、シート抵抗を測定し、その結果を表１に示した。
ＦＴの、該プロセス途中でソース、ドレイン領域のシー
ト抵抗を測定した。このとき、ドーピング時のドーズ
量、イオン電流、試料下のステージの素材をそれぞれ変
えて、シート抵抗を測定し、その結果を表１に示した。
【００２３】
【表１】
【００２４】表１の第１列が示すように、イオン電流が
１．３μＡと低いとドーピング直後のソース・ドレイン
領域のシート抵抗が１６ｋΩ/ □と高い。これに対し、
イオン電流が５μＡにすると表の第２列目以降が示すよ
うに、該シート抵抗がｋΩ/□オーダーとなっており、
イオン電流を上げたことによるシート抵抗の低下の効果
が確認された。本出願人の研究によると該イオン電流が
３．５μＡ以上であれば、シート抵抗はｋΩ/ □オーダ
ーまで低下した。また、ステージの材料を変え、その他
は同条件でドーピングを行った場合、熱伝導の悪い石英
をステージに使用した方が、ややシート抵抗が下がっ
た。ドーズは、３×１０16 ions/cm2 が本実施例では最
も該シート抵抗を下げた。
１．３μＡと低いとドーピング直後のソース・ドレイン
領域のシート抵抗が１６ｋΩ/ □と高い。これに対し、
イオン電流が５μＡにすると表の第２列目以降が示すよ
うに、該シート抵抗がｋΩ/□オーダーとなっており、
イオン電流を上げたことによるシート抵抗の低下の効果
が確認された。本出願人の研究によると該イオン電流が
３．５μＡ以上であれば、シート抵抗はｋΩ/ □オーダ
ーまで低下した。また、ステージの材料を変え、その他
は同条件でドーピングを行った場合、熱伝導の悪い石英
をステージに使用した方が、ややシート抵抗が下がっ
た。ドーズは、３×１０16 ions/cm2 が本実施例では最
も該シート抵抗を下げた。
【００２５】該表には、熱活性化（窒素雰囲気中で２時
間、４５０℃の熱アニール）後のシート抵抗も示した。
すべての場合において、シート抵抗は１ｋΩ/ □程度と
なった。これらの数値とドープ直後のシート抵抗の第５
列目を比較すると、それほど値が変わらず、本発明の効
果がうかがえる。本発明により、熱活性化の処理を省略
することも可能となった。
間、４５０℃の熱アニール）後のシート抵抗も示した。
すべての場合において、シート抵抗は１ｋΩ/ □程度と
なった。これらの数値とドープ直後のシート抵抗の第５
列目を比較すると、それほど値が変わらず、本発明の効
果がうかがえる。本発明により、熱活性化の処理を省略
することも可能となった。
【００２６】〔実施例２〕本実施例では、活性層中のド
ーズの濃度分布を図３、図４のようにしてＴＦＴを作成
し、その特性を比較する。ＴＦＴ作成のプロセスは実施
例１とほぼ同様である。表１で示した第１列目の条件で
ドーピングを行うと、図４の濃度プロファイルで活性層
にドーズが入る。また、同条件で酸化珪素膜１０６を１
２００Åにすると図４の濃度プロファイルでドーズが活
性層に入った。なお、上記条件は、イオン電流が比較的
小さい条件を含んでいるので、基板発熱によるシート抵
抗の低下の効果はない。図３のようにドーズを打ち込ん
だＴＦＴはドーピング直後のシート抵抗が１６ｋΩ/
□、熱活性化後のシート抵抗が１ｋΩ/ □となった。
ーズの濃度分布を図３、図４のようにしてＴＦＴを作成
し、その特性を比較する。ＴＦＴ作成のプロセスは実施
例１とほぼ同様である。表１で示した第１列目の条件で
ドーピングを行うと、図４の濃度プロファイルで活性層
にドーズが入る。また、同条件で酸化珪素膜１０６を１
２００Åにすると図４の濃度プロファイルでドーズが活
性層に入った。なお、上記条件は、イオン電流が比較的
小さい条件を含んでいるので、基板発熱によるシート抵
抗の低下の効果はない。図３のようにドーズを打ち込ん
だＴＦＴはドーピング直後のシート抵抗が１６ｋΩ/
□、熱活性化後のシート抵抗が１ｋΩ/ □となった。
【００２７】ところが、図４のようにドーズを打ち込ん
だＴＦＴはドーピング直後のシート抵抗が１×１０11Ω
/ □、熱アニールによる活性化を行っても全く該シート
抵抗の低下がみられなかった。本出願人の実験による
と、活性層の最深部のドーズが１×１０20原子/ cm3 以
上になると全くシート抵抗が下がらず、熱活性化を行っ
ても効果は皆無であった。さらに、活性層の厚さ方向に
対する中央の平面上よりも浅い部分にドーズの濃度分布
のがきているとよりシート抵抗が下がった。また、ドー
ズの濃度分布のが１×１０20原子/ cm3 以下であると、
ＴＦＴを動作させるには不十分な量であった。
だＴＦＴはドーピング直後のシート抵抗が１×１０11Ω
/ □、熱アニールによる活性化を行っても全く該シート
抵抗の低下がみられなかった。本出願人の実験による
と、活性層の最深部のドーズが１×１０20原子/ cm3 以
上になると全くシート抵抗が下がらず、熱活性化を行っ
ても効果は皆無であった。さらに、活性層の厚さ方向に
対する中央の平面上よりも浅い部分にドーズの濃度分布
のがきているとよりシート抵抗が下がった。また、ドー
ズの濃度分布のが１×１０20原子/ cm3 以下であると、
ＴＦＴを動作させるには不十分な量であった。
【００２８】
【発明の効果】本発明のドーピング方法により、ドーピ
ング処理後、ドーピング工程により生じた格子欠陥の修
復工程が無用もしくは比較的容易に行えるようになっ
た。したがって、プロセスの簡略化を果たし、コストダ
ウンや、スループットの向上等、多大な効果をもたら
す。このように、本発明は工業上有益な物である。
ング処理後、ドーピング工程により生じた格子欠陥の修
復工程が無用もしくは比較的容易に行えるようになっ
た。したがって、プロセスの簡略化を果たし、コストダ
ウンや、スループットの向上等、多大な効果をもたら
す。このように、本発明は工業上有益な物である。
【図１】 実施例の作製工程を示す図
【図２】 実施例で用いたドーピング装置の概略図
【図３】 活性層に打ち込まれるドーズの濃度プロファ
イルを示す図
イルを示す図
【図４】 活性層に打ち込まれるドーズの濃度プロファ
イルを示す図
イルを示す図
【符号の説明】 １０１ ガラス基板 １０２ 下地酸化珪素膜 １０３ アモルファスシリコン膜 １０４ 酢酸ニッケル層 １０５ 島状シリコン領域 １０６ ゲイト絶縁膜 １０７ ゲイト電極 １０８ Ｎ型の不純物領域（ソース） １０９ Ｎ型の不純物領域（ドレイン） １１０ 酸化珪素膜 １１１ ソース電極・配線 １１２ ドレイン電極・配線 ２０１ プラズマソース ２０２ 引き出し電圧 ２０３ 加速電圧 ２０４ 減速電圧 ２０５ 基板
Claims (17)
- 【請求項１】半導体材料に対して、該材料にＮ型もしく
はＰ型の導電性を付与するドーピング処理で、イオン電
流を３．５μＡ以上とすることを特徴とするドーピング
方法。 - 【請求項２】半導体材料に対して、該材料にＮ型もしく
はＰ型の導電性を付与するドーピング処理でイオン電流
を３．５μＡ以上とし、ドーピングの際、該半導体材料
が設置されているステージの熱伝導率が２．０×１０-2
Ｗ／cm・deg 以下であることを特徴とするドーピング方
法。 - 【請求項３】半導体材料に対して、該材料にＮ型もしく
はＰ型の導電性を付与するドーピング処理でイオン電流
を３．５μＡ以上とし、ドーピングの際、該半導体材料
が設置されているステージの熱伝導率が１．４×１０-2
Ｗ／cm・deg 以下であることを特徴とするドーピング方
法。 - 【請求項４】半導体材料に対して、該材料にＮ型もしく
はＰ型の導電性を付与するドーピング処理で、活性層の
最深部分のドーズが１×１０20原子/cm3以下で、かつ、
ドーズの濃度分布のピークが１×１０20原子/cm3以上で
あることを特徴とするドーピング方法。 - 【請求項５】半導体材料に対して、該材料にＮ型もしく
はＰ型の導電性を付与するドーピング処理で、活性層の
最深部分のドーズを１×１０20原子/cm3以下にし、か
つ、ドーズの濃度分布のピークが１×１０20原子/cm3以
上であり、かつ、該ドーピング処理時のイオン電流を
３．５μＡ以上とすることを特徴とするドーピング方
法。 - 【請求項６】半導体材料に対して、該材料にＮ型もしく
はＰ型の導電性を付与するドーピング処理であって、該
処理により、前記半導体材料の最深部分のドーズを１×
１０20原子/cm3以下にし、かつ、ドーズの濃度分布のピ
ークが１×１０20原子/cm3以上であり、かつ、前記半導
体材料の厚さの、中間の高さを有する平面よりも上表面
側に、ドーズの濃度分布のピークを存在させることを特
徴とするドーピング方法。 - 【請求項７】半導体材料に対して、該材料にＮ型もしく
はＰ型の導電性を付与するドーピング処理で、活性層の
最深部分のドーズを１×１０20原子/cm3以下にし、か
つ、ドーズの濃度分布のピークが１×１０20原子/cm3以
上であり、かつ、活性層の厚さの、中間の高さを有する
平面よりも上表面側に、ドーズの濃度分布のピークが存
在し、かつ、該ドーピング処理時のイオン電流が３．５
μＡ以上であることを特徴とするドーピング方法。 - 【請求項８】請求項１、または、請求項２、または、請
求項３、または、請求項４、または、請求項５、また
は、請求項６、または、請求項７、記載の半導体材料
が、珪素膜であることを特徴とするドーピング方法。 - 【請求項９】請求項１、または、請求項２、または、請
求項３、または、請求項４、または、請求項５、また
は、請求項６、または、請求項７、記載の半導体材料
が、単結晶でない結晶性珪素膜であることを特徴とする
ドーピング方法。 - 【請求項１０】請求項５、または、請求項７、記載のド
ーピング処理の際、該半導体材料が設置されているステ
ージの熱伝導率が２．０×１０-2Ｗ／cm・deg 以下であ
ることを特徴とするドーピング方法。 - 【請求項１１】請求項５、または、請求項７、記載のド
ーピング処理の際、該半導体材料が設置されているステ
ージの熱伝導率が１．４×１０-2Ｗ／cm・deg 以下であ
ることを特徴とするドーピング方法。 - 【請求項１２】珪素膜に対して、該材料にＮ型もしくは
Ｐ型の導電性を付与するドーピング処理で、活性層の最
深部分のドーズを１×１０20原子/cm3以下にし、かつ、
ドーズの濃度分布のピークが１×１０20原子/cm3以上で
あり、かつ、該ドーピング処理時のイオン電流を３．５
μＡ以上とし、かつ、該珪素膜が設置されているステー
ジの熱伝導率が２．０×１０-2Ｗ／cm・deg 以下である
ことを特徴とするドーピング方法。 - 【請求項１３】珪素膜に対して、該材料にＮ型もしくは
Ｐ型の導電性を付与するドーピング処理で、活性層の最
深部分のドーズを１×１０20原子/cm3以下にし、かつ、
ドーズの濃度分布のピークが１×１０20原子/cm3以上で
あり、かつ、活性層の厚さ方向に対する中央の平面上よ
りも浅い部分にドーズの濃度分布のがきており、かつ、
該ドーピング処理時のイオン電流が３．５μＡ以上であ
り、かつ、該珪素膜が設置されているステージの熱伝導
率が２．０×１０-2Ｗ／cm・deg 以下であることを特徴
とするドーピング方法。 - 【請求項１４】請求項１２、または、請求項１３、記載
のステージの熱伝導率が１．４×１０-2Ｗ／cm・deg 以
下であることを特徴とするドーピング方法。 - 【請求項１５】単結晶でない結晶性珪素膜に対して、該
材料にＮ型もしくはＰ型の導電性を付与するドーピング
処理で、活性層の最深部分のドーズを１×１０20原子/c
m3以下にし、かつ、ドーズの濃度分布のピークが１×１
０20原子/cm3以上であり、かつ、該ドーピング処理時の
イオン電流を３．５μＡ以上とし、かつ、該珪素膜が設
置されているステージの熱伝導率が２．０×１０-2Ｗ／
cm・deg 以下であることを特徴とするドーピング方法。 - 【請求項１６】単結晶でない結晶性珪素膜に対して、該
材料にＮ型もしくはＰ型の導電性を付与するドーピング
処理で、活性層の最深部分のドーズを１×１０20原子/c
m3以下にし、かつ、ドーズの濃度分布のピークが１×１
０20原子/cm3以上であり、かつ、活性層の厚さ方向に対
する中央の平面上よりも浅い部分にドーズの濃度分布の
がきており、かつ、該ドーピング処理時のイオン電流が
３．５μＡ以上であり、かつ、該珪素膜が設置されてい
るステージの熱伝導率が２．０×１０-2Ｗ／cm・deg 以
下であることを特徴とするドーピング方法。 - 【請求項１７】請求項１５、または、請求項１６、記載
のステージの熱伝導率が２．０×１０-2Ｗ／cm・deg 以
下であることを特徴とするドーピング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12892495A JPH08306639A (ja) | 1995-04-28 | 1995-04-28 | ドーピング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12892495A JPH08306639A (ja) | 1995-04-28 | 1995-04-28 | ドーピング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08306639A true JPH08306639A (ja) | 1996-11-22 |
Family
ID=14996755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12892495A Withdrawn JPH08306639A (ja) | 1995-04-28 | 1995-04-28 | ドーピング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08306639A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121660A (en) * | 1997-09-23 | 2000-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Channel etch type bottom gate semiconductor device |
| US6218219B1 (en) | 1997-09-29 | 2001-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US6429059B2 (en) | 1997-09-24 | 2002-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for producing it |
| US6680223B1 (en) | 1997-09-23 | 2004-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
-
1995
- 1995-04-28 JP JP12892495A patent/JPH08306639A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121660A (en) * | 1997-09-23 | 2000-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Channel etch type bottom gate semiconductor device |
| US6680223B1 (en) | 1997-09-23 | 2004-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6924528B2 (en) | 1997-09-23 | 2005-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6429059B2 (en) | 1997-09-24 | 2002-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for producing it |
| US6218219B1 (en) | 1997-09-29 | 2001-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US6407431B2 (en) | 1997-09-29 | 2002-06-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US6573564B2 (en) | 1997-09-29 | 2003-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6204099B1 (en) | Method for producing insulated gate thin film semiconductor device | |
| US6165876A (en) | Method of doping crystalline silicon film | |
| KR100297318B1 (ko) | 반도체장치제작방법 | |
| US6924506B2 (en) | Semiconductor device having channel formation region comprising silicon and containing a group IV element | |
| KR100388731B1 (ko) | 반도체 장치의 제조 방법 | |
| US5858823A (en) | Semiconductor circuit for electro-optical device and method of manufacturing the same | |
| US5962871A (en) | Method for producing semiconductor device | |
| JPH06232069A (ja) | 半導体装置の作製方法 | |
| JP3190483B2 (ja) | 半導体装置作製方法 | |
| JPH07131034A (ja) | 半導体装置の作製方法 | |
| KR100624427B1 (ko) | 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법 | |
| JPH08306639A (ja) | ドーピング方法 | |
| JP3512550B2 (ja) | 半導体装置の作製方法 | |
| JPH08204208A (ja) | 結晶性シリコン半導体装置の製造方法 | |
| US6211535B1 (en) | Method of manufacturing a semiconductor device | |
| JP4987198B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH04226040A (ja) | 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板 | |
| KR100712176B1 (ko) | 유기 전계 발광 소자 및 그 제조 방법 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| JP3511422B2 (ja) | 半導体作製方法 | |
| JP2002100637A (ja) | 薄膜トランジスタ及びその作製方法 | |
| JP2003100652A (ja) | 線状パルスレーザー光照射装置及び照射方法 | |
| JP3594866B2 (ja) | 半導体装置の作製方法 | |
| JPH04226039A (ja) | 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板 | |
| JP3664750B2 (ja) | 薄膜トランジスタの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Effective date: 20060626 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060911 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060911 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070320 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070515 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20070710 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20070817 Free format text: JAPANESE INTERMEDIATE CODE: A912 |
|
| A761 | Written withdrawal of application |
Effective date: 20091207 Free format text: JAPANESE INTERMEDIATE CODE: A761 |