JPH08204208A - 結晶性シリコン半導体装置の製造方法 - Google Patents

結晶性シリコン半導体装置の製造方法

Info

Publication number
JPH08204208A
JPH08204208A JP3296995A JP3296995A JPH08204208A JP H08204208 A JPH08204208 A JP H08204208A JP 3296995 A JP3296995 A JP 3296995A JP 3296995 A JP3296995 A JP 3296995A JP H08204208 A JPH08204208 A JP H08204208A
Authority
JP
Japan
Prior art keywords
silicon film
film
semiconductor device
crystalline silicon
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3296995A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Naoto Kusumoto
直人 楠本
Hideto Onuma
英人 大沼
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP3296995A priority Critical patent/JPH08204208A/ja
Priority to US08/590,417 priority patent/US6165876A/en
Publication of JPH08204208A publication Critical patent/JPH08204208A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 粒界を有する結晶性シリコンに1×1015
1×1018原子/cm3の低濃度のN型もしくはP型不
純物をドーピングし、シリコンの導電型を制御する方法
を提供する。 【構成】 粒界を有する結晶性シリコンに、N型もしく
はP型不純物元素を有するイオンを加速して、1×10
15〜1×1018原子/cm3 の濃度にドーピングしたの
ち、レーザー光等のパルス状の強光を照射することによ
り、活性化をおこなう。もしくは、ドーピング時に基板
を100〜400℃に加熱しておくと、その後の活性化
工程は不要である。かくして、ドーピングされた不純物
が優先的に粒界に析出することがなく、不純物の活性化
率を向上せしめることが可能であり、特に絶縁ゲイト型
電界効果半導体素子(例えば、TFTのチャネル)の導
電型を微妙に制御することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、非単結晶の結晶性シリ
コン膜を有する薄膜トランジスタ(TFT)等の絶縁ゲ
イト型半導体素子その他の半導体装置の作製方法の、特
に、しきい値電圧を制御するためのドーピング方法に関
するものである。本発明はガラス等の絶縁基板上、単結
晶シリコン等の半導体基板上、いずれに形成される半導
体装置にも適用される。
【0002】
【従来の技術】最近、絶縁基板上に、薄膜状の活性層
(活性領域ともいう)を有する絶縁ゲイト型の半導体装
置の研究がなされている。特に、薄膜状の絶縁ゲイトト
ランジスタ、いわゆる薄膜トランジスタ(TFT)が熱
心に研究されている。これらは、利用する半導体の材料
・結晶状態によって、アモルファスシリコンTFTや結
晶性シリコンTFTというように区別されている。結晶
性シリコンとは言っても、単結晶ではない非単結晶のも
のである。したがって、これらは非単結晶シリコンTF
Tと総称される。
【0003】一般にアモルファス状態の半導体の電界移
動度は小さく、したがって、高速動作が要求されるTF
Tには利用できない。また、アモルファスシリコンで
は、P型の電界移動度は著しく小さいので、Pチャネル
型のTFT(PMOSのTFT)を作製することができ
ず、したがって、Nチャネル型TFT(NMOSのTF
T)と組み合わせて、相補型のMOS回路(CMOS)
を形成することができない。
【0004】一方、結晶性半導体は、アモルファス半導
体よりも電界移動度が大きく、したがって、高速動作が
可能である。結晶性シリコンでは、NMOSのTFTだ
けでなく、PMOSのTFTも同様に得られるのでCM
OS回路を形成することが可能である。
【0005】非単結晶の結晶性シリコン膜は、気相成長
法によって得られたアモルファスシリコン膜を長時間適
切な温度(通常は600℃以上)で熱アニールするか、
レーザー等の強光を照射すること(光アニール法)によ
って得られた。熱アニールによる方法に関しては、特開
平6−244104に記述されるように、ニッケル、
鉄、コバルト、白金、パラジウム等の元素(以下、結晶
化触媒元素、または、単に、触媒元素、という)がアモ
ルファスシリコンの結晶化を促進する効果を利用するこ
とにより、通常の場合よりも低温・短時間の熱アニール
により結晶性シリコン膜を得ることができる。
【0006】同様な技術は、他に、特開平6−3187
01、同6−333951等に開示されている。なお、
このような結晶化触媒元素を有するシリコン膜において
は、その後にイオンドーピング法等の手段によってN型
やP型の不純物イオンを照射・注入することにより、ソ
ース/ドレイン等の不純物領域を形成した後の不純物元
素の活性化も、従来に比較して低温の熱アニールによっ
ておこなうことができることが明らかになった (特開
平6−267980、同6−267989)。このよう
な目的には、触媒元素の濃度は1×1015〜1×1019
原子/cm3 が好ましかった。
【0007】この範囲に達しない低濃度では、結晶化が
促進されず、また、この範囲を越える高濃度ではシリコ
ン半導体特性に悪影響をもたらした。なお、この場合の
触媒元素の濃度は、2次イオン質量分析法(SIMS)
によって、分析された値であり、多くの場合、触媒元素
は膜中において分布を示すが、上記の値はシリコン膜に
おける触媒元素の最低値を意味する。
【0008】
【発明が解決しようとする課題】しかしながら、結晶性
シリコンを用いて作製された半導体装置においては、し
きい値電圧がシフトすることが多く観察された。大抵は
負の方向にシフトするものであったが、正の方向にシフ
トすることもあった。また、ゲイト絶縁膜として、テト
ラ・エトキシ・シラン(TEOS、化学式Si(OC2
5 ))を用いてプラズマCVD法等の気相成長法によ
って成膜された被膜を用いたものでは、ほとんどが負の
方向にシフトした。さらに、触媒元素を用いて得られた
結晶性シリコン膜においてもしきい値の負へのシフトが
観察された。
【0009】このような現象は、シリコン膜とゲイト絶
縁膜の間に存在する欠陥やゲイト絶縁膜中の不純物(炭
素、窒素等)や局在中心等に由来するものと推定され
た。従来の半導体集積回路技術においては、半導体中に
極めて微量のN型もしくはP型の不純物をドーピングす
ることにより、そのしきい値電圧を制御することが知ら
れていた。したがって、結晶性シリコンを用いた半導体
装置においても同様な技術を適用することが可能である
と考えられて、試みられてきたが、ほとんど改善される
ことはなかった。
【0010】すなわち、従来の半導体集積回路技術にお
いては、必要とする量のN型もしくはP型不純物を有す
るイオンを加速して、半導体に注入し、その後、熱アニ
ール(500℃以上、通常は、1000℃程度)によっ
て結晶性を回復させるとともに、注入された不純物の活
性化をおこなっていた。しかしながら、同様な方法を結
晶性シリコン膜に適用すると、不純物の濃度が1×10
18原子/cm3 以下では全くしきい値が変動せず、1×
1018原子/cm3 を境として急激にしきい値が変動
し、実質的にN型もしくはP型となってしまい、これを
TFT等のチャネルに用いることは不可能であった。
【0011】また、アモルファスシリコンにおいては、
成膜時にN型もしくはP型不純物を微量添加することに
より、しきい値の制御ができることが知られていた。そ
こで、同様に微量の不純物を添加したアモルファスシリ
コン膜を用いて結晶性シリコン膜を作製することも試み
られた。しかしながら、この場合も同様に、不純物の濃
度が1×1018原子/cm3 以下では全くしきい値が変
動せず、1×1018原子/cm3 を境として急激にしき
い値が変動し、中間的なしきい値を得ることはできなか
った。
【0012】以上の現象は、従来の半導体集積回路技術
やアモルファスシリコン技術において観察されたよう
な、1×1015〜1×1018原子/cm3 の範囲の濃度
の不純物添加によって、しきい値が連続的に緩やかに変
動する現象とは全く異なった現象であり、この現象が存
在するがゆえに結晶性シリコンにおいて、しきい値制御
をおこなうことは不可能であると考えられていた。本発
明はこのような問題点を鑑みてなされたものであり、結
晶性シリコン膜を用いた半導体装置におけるしきい値制
御法を提供するものである。
【0013】
【課題を解決するための手段】本発明の第1は、結晶性
シリコン膜に必要とするN型もしくはP型の不純物を有
するイオンを公知のイオン注入法もしくはイオンドーピ
ング(プラズマドーピングともいう)法によって注入し
たのち、レーザー光もしくは同等な強光を照射すること
により、シリコン膜の結晶性の改善と不純物の活性化を
おこない、かつ、その後の工程においては、シリコン膜
を450℃以上の温度で熱アニールしないことを特徴と
する。
【0014】本発明の第2は、基板を100〜400
℃、好ましくは200〜350℃に加熱した状態で、結
晶性シリコン膜に必要とするN型もしくはP型の不純物
を有するイオンをイオンドーピング法によって注入し、
かつ、その後の工程においては、シリコン膜を450℃
以上の温度で熱アニールしないことを特徴とする。
【0015】上記の本発明の第1および第2において用
いられる結晶性シリコン膜は、熱アニール法によるもの
でも、光アニール法によるものでもよい。熱アニールと
光アニールを併用してもよい。また、ニッケル、白金、
コバルト、鉄、パラジウム等の触媒元素を用いてもよ
い。
【0016】また、上記の本発明第1および第2におい
ては、その後、水素もしくはハロゲン雰囲気でアニール
するとより効果が増進された。本発明の第1、第2と
も、シリコン膜中に注入される不純物濃度は1×1015
〜1×1018原子/cm3 である。以上を踏まえると、
本発明の可能な組合せとしていくつか考えられる。第1
は熱アニール工程の後に、本発明の第1もしくは第2を
実施する場合である。第2は光アニール工程の後に、本
発明の第1もしくは第2を実施する場合であり、最初の
光アニールの強度に比較して、その後の光アニールの強
度を強くする。
【0017】第3は光アニール工程の後に、本発明の第
1もしくは第2を実施する場合であり、最初の光アニー
ルの強度に比較して、その後の光アニールの強度を不純
物イオン照射にともなうダメージを除去する程度の弱い
ものとする。本発明は基板全面において実施してもよい
し、例えば、Nチャネル型TFTのみにおいて、もしく
は特定の回路のみにおいて、選択的に実施してもよい。
【0018】
【作用】従来、試みられた2つの方法では、いずれもN
型やP型不純物導入の後にシリコン膜の結晶化をおこな
う過程が存在する。本発明人の研究によれば、この際に
導入された不純物が移動し、粒界に選択的に析出するこ
とがわかった。これは材料が均質な単結晶やアモルファ
スでは想定できないことである。このため、均質に導入
されたはずの不純物が、粒界では多いものの、結晶の中
央部においては少ないという不均一性が生じる。特に、
硼素はシリコン結晶中よりも酸化珪素等に拡散しやす
く、したがって、シリコン結晶から外部に掃きだされ、
粒界に析出する傾向が強かった。
【0019】欠陥の多い粒界に析出した不純物は主とし
て欠陥の不対結合手を埋めるために用いられ、極めて活
性化率が低い。結晶性シリコンにおける欠陥密度は1×
1018原子/cm3 程度と推定されるので、不純物の濃
度が1×1018原子/cm3程度までは、導入された不
純物は主として粒界に吸収され、ほとんど活性化できな
い。したがって、結晶性シリコンのしきい値はほとんど
変化しない。
【0020】一方、1×1018原子/cm3 程度以上の
濃度の不純物が導入されると、不純物が粒界で全て吸収
されることはなく、余った不純物がシリコン結晶内で活
性化して、導電性を付与する。しかしながら、どの程度
の濃度の不純物が活性化するかはシリコン膜内において
も極めて、不均一であり、結局、微妙なしきい値制御は
不可能である。
【0021】以上から明らかになったことは、不純物導
入後、熱アニールをおこなってはならないということで
あった。本発明人の研究の結果、450℃以上の温度で
の熱アニールを施すと、不純物元素が移動し、上記の現
象が生じることとなる。このため、本発明では、不純物
を導入した後、450℃以上の温度の熱アニールをおこ
なってはならない。不純物導入に伴う結晶性の回復に
は、パルス光源による光アニール法を用いることが本発
明の第1の特徴である。本発明人の研究の結果、パルス
幅は1μ秒以下であることが好ましかった。1μ秒以上
のパルス幅を有する光を照射すると、光の強度にも依存
するが、不純物元素が移動する。1μ秒以下のパルス幅
では、不純物元素の移動を十分に抑制できた。
【0022】このように本発明の第1では、不純物イオ
ンの照射とレーザー光等の照射を連続的におこなう必要
がある。例えば、特開平6−260436の図1に示さ
れるようなイオンドーピング装置のチャンバーとレーザ
ー処理のチャンバーとを一体化したマルチチャンバー装
置を用いれば量産性を高めることができる。
【0023】一般にイオン注入法では結晶が相当なダメ
ージを受け、熱アニールによる結晶性の回復が必要とさ
れている。しかしながら、特殊な方法によっては、ほと
んど結晶性にダメージを与えることがなく、したがっ
て、熱アニールはおろか、光アニールも必要でない場合
がある。
【0024】例えば、イオンドーピング工程において、
基板を200℃に加熱しておこなうと、その後に熱アニ
ール等による活性化が不要であるという報告がある
(Y.Mishima他:J.Appl,Phys.
(193)7114)。
【0025】本発明人はこの研究を詳細に検討した結
果、イオン照射による欠陥はただちに(その場で)修復
されるため、イオンドーピング後に欠陥が残らないこと
を見出した。さらに、本発明人は、温度範囲についても
考察を進め、基板を100〜400℃、好ましくは20
0〜350℃として、イオンドーピングをおこなうと、
欠陥が生じないことを見出した。不純物イオンに加え
て、水素もしくはハロゲンのイオンも照射すると、より
活性化を効果的におこなうことができる。
【0026】また、基板の加熱は不純物イオンを照射し
ている最中におこなってもよいが、直前まて加熱して、
不純物イオン照射時には、意図的には加熱しなくても良
い。この場合には、時間の経過とともに基板温度が低下
するが、断熱を十分におこなうことにより、通常のドー
ピング作業の間、100〜400℃の温度を保持でき
る。
【0027】このような方式のドーピング装置では、基
板を加熱する手段を有するチャンバーと実効的に基板を
加熱する手段を有しないチャンバーという少なくとも2
つのチャンバーが必要である。このようなドーピング装
置の概念図を図5に示す。ドーピング装置は大きく3つ
のチャンバーにより構成されている。すなわち、第1の
予備室(基板投入室)501、ドーピング室502、第
2の予備室(基板取り出し室)503である。いずれの
チャンバーも内部の圧力を適切なものとするための機構
が設けられている。
【0028】第1の予備室501には、ヒーターを有す
るサセプター504を設け、これによって、基板505
を適切な温度に加熱する。ドーピング室502は、通常
のイオンドーピング装置と同じであり、ドーピングガス
導入系510、排気系511、基板ホルダー506、プ
ラズマ室508、加速等のための制御電極509が設け
られる。基板507はホルダー506上に設置される。
第2の予備室人503からは処理した基板512を取り
出す。
【0029】第1の予備室501において、基板の投入
と取り出しを兼務させれば、第2の予備室503は設け
なくても構わない。第1の予備室では基板は適当な温度
に加熱される。重要なことは、第1の温度で加熱される
温度ではなくて、ドーピング室において、ドーピングの
際に基板が加熱されていること、特にドーピングされる
半導体領域において、100〜400℃、好ましくは2
00〜350℃を示すことである。
【0030】このように、本発明ではイオン照射によっ
て、シリコン膜中に欠陥や歪みが生じることがなく、M
ishima他の開示するとおり、ドーピング工程後の
熱アニールによる活性化工程が不要もしくは極めて短時
間で済むので、量産性を高めることができる。
【0031】
【実施例】
〔実施例1〕 図7、図8を用いて本実施例を説明す
る。まず、コーニング社製7059番ガラス基板上に厚
さ2000Åの下地酸化珪素膜と、その上に厚さ500
Åのアモルファスシリコン膜をプラズマCVD法により
連続的に成膜した。そして、10ppmの酢酸ニッケル
水溶液をシリコン表面に塗布し、酢酸ニッケル層を形成
した。酢酸ニッケル水溶液には界面活性剤を添加してお
くと良かった。酢酸ニッケル層は極めて薄いので、膜状
となっているとは限らないが、以後の工程における問題
はない。
【0032】そして、550℃で4時間熱アニールする
ことにより、シリコン膜を結晶化せしめた。この場合、
ニッケルがアモルファスシリコンの結晶化を促進させる
触媒元素として機能する。詳細については特開平6−2
44104に記述されている。触媒元素の濃度は、1×
1015〜1×1019原子/cm3 であると好ましかっ
た。1×1019原子/cm3 以上の高濃度ではシリコン
に金属的性質がもたらされ、半導体特性が消滅してしま
った。本実施例では、触媒元素の濃度は、2次イオン質
量分析法(SIMS)によって分析したところ、シリコ
ン膜における最小値は1×1017〜5×1018原子/c
3 であった。
【0033】このようにして、結晶化したシリコン膜が
得られたのであるが、さらに結晶性を高めるためにKr
Fエキシマーレーザー(波長248nm、パルス幅30
nsec)を照射した。レーザーのエネルギー密度は1
50〜250mJ/cm2 、例えば、220mJ/cm
2 とし、1か所につき、2〜20ショットのレーザー光
が照射されるようにした。また、レーザー照射時の基板
温度は200℃とした。
【0034】その後、厚さ1200Åの酸化珪素膜をプ
ラズマCVD法によって堆積した。この酸化珪素膜保護
膜として機能する(図7右図参照)。この状態で硼素を
イオンドーピング法によって導入した。ドーピングガス
としては、水素で希釈した5%ジボラン(B2 6 )と
し、加速電圧は30kVとした。ドーズ量は6×1012
〜2×1014原子/cm2 まで変化させた。
【0035】イオンドーピング法によって硼素を導入し
た場合(加速電圧30kV)の典型的な濃度プロファイ
ルの概念図を図7に示す。すなわち、硼素は表面近傍に
ピークを有するが、さらに深いところにも肩(ショルダ
ー)を有する。前者は硼素原子2個からなる分子を主と
する重いイオン種(例えば、B2 5 + 等)に由来るも
のであり、後者は硼素原子1個を主とする軽いイオン種
(例えば、BH2 + 等)に由来するものであると考えら
れる。
【0036】いずれにせよ、硼素濃度分布に肩が存在す
ることにより、この部分の濃度の変化は緩やかである。
本実施例ではこの領域の硼素を用いて低濃度ドーピング
をおこなった。図7にも示されるように、高濃度の硼素
領域は主として保護の酸化珪素膜に存在し、シリコン膜
では、それより濃度の低い肩の領域となる。
【0037】ドーピング工程の終了後、保護酸化珪素膜
を除去し、再び、KrFエキシマーレーザーを照射し
て、活性化せしめた。このときのレーザーのエネルギー
密度は250〜400mJ/cm2 、例えば、370m
J/cm2 とし、1か所につき、2〜20ショットのレ
ーザー光が照射されるようにした。また、基板温度は2
00℃とした。
【0038】このようにして作製した結晶性シリコン膜
の光学物性を測定し、活性化エネルギーとドーズ量の依
存性を調べたところ、図8の関係が得られた。ドーズ量
の増加とともに活性化エネルギーが増加するものの、ド
ーズ量3×1017原子/cm2 あたりでピークとなり、
以後、活性化エネルギーが減少することは、当初、弱い
N型であったシリコン膜がドーズ量3×1017原子/c
2 あたりで実質的に真性となり、その後、徐々にP型
に移行したためと説明できる。
【0039】〔実施例2〕 実施例1と同様にガラス基
板上に厚さ2000Åの下地酸化珪素膜と、その上に厚
さ500Åのアモルファスシリコン膜をプラズマCVD
法により連続的に成膜した。そして、600℃で24時
間の熱アニールをおこない、シリコン膜を結晶化させ
た。その後、厚さ1200Åの保護の酸化珪素膜をプラ
ズマCVD法によって堆積した。
【0040】この状態で硼素をイオンドーピング法によ
って導入した。ドーピングガスとしては、水素で希釈し
た5%ジボラン(B2 6 )とし、加速電圧は30kV
とした。ドーズ量は6×1012〜2×1014原子/cm
2 まで変化させた。ドーピング工程の終了後、保護酸化
珪素膜を除去し、KrFエキシマーレーザーを照射し
て、活性化せしめた。このときのレーザーのエネルギー
密度は250〜500mJ/cm2 、例えば、400m
J/cm2 とし、1か所につき、2〜20ショットのレ
ーザー光が照射されるようにした。また、基板温度は室
温とした。
【0041】このようにして作製した結晶性シリコン膜
の光学物性を測定し、活性化エネルギーとドーズ量の依
存性を調べたところ、実施例と同様な関係が得られ当
初、弱いN型であったシリコン膜がドーズ量の増加とと
もに、真性となり、その後、P型に移行したことが示さ
れた。
【0042】〔実施例3〕 実施例1と同様にガラス基
板上に厚さ2000Åの下地酸化珪素膜と、その上に厚
さ500Åのアモルファスシリコン膜をプラズマCVD
法により連続的に成膜した。そして、実施例1と同様に
酢酸ニッケル層を形成し、550℃で4時間の熱アニー
ルをおこない、シリコン膜を結晶化させた。その後、厚
さ1200Åの保護の酸化珪素膜をプラズマCVD法に
よって堆積した。
【0043】この状態で硼素をイオンドーピング法によ
って導入した。ドーピングガスとしては、水素で希釈し
た5%ジボラン(B2 6 )とし、加速電圧は30kV
とした。ドーズ量は6×1012〜2×1014原子/cm
2 まで変化させた。ドーピングの際には、基板を100
〜400℃、例えば、250℃に保持した。このように
して作製した結晶性シリコン膜の光学物性を測定し、活
性化エネルギーとドーズ量の依存性を調べたところ、実
施例と同様な関係が得られ当初、弱いN型であったシリ
コン膜がドーズ量の増加とともに、真性となり、その
後、P型に移行したことが示された。
【0044】また、本実施例において、ドーピング工程
の後、保護酸化珪素膜を除去し、KrFエキシマーレー
ザーを照射した場合でも、同様な特性が得られた。この
場合はレーザーのエネルギー密度は150〜250mJ
/cm2 とすると良かった。また、基板温度は室温とす
るとよかった。
【0045】〔実施例4〕 実施例1と同様にガラス基
板上に厚さ2000Åの下地酸化珪素膜と、その上に厚
さ500Åのアモルファスシリコン膜をプラズマCVD
法により連続的に成膜した。そして、KrFエキマーレ
ーザーを照射することにより、シリコン膜を結晶化させ
た。エネルギー密度は450〜600mJ/cm2 とす
ると良かった。また、基板温度は350℃とするとよか
った。その後、厚さ1200Åの保護の酸化珪素膜をプ
ラズマCVD法によって堆積した。
【0046】この状態で硼素をイオンドーピング法によ
って導入した。ドーピングガスとしては、水素で希釈し
た5%ジボラン(B2 6 )とし、加速電圧は30kV
とした。ドーズ量は6×1012〜2×1014原子/cm
2 まで変化させた。ドーピングの際には、基板を100
〜400℃、例えば、250℃に保持した。このように
して作製した結晶性シリコン膜の光学物性を測定し、活
性化エネルギーとドーズ量の依存性を調べたところ、実
施例と同様な関係が得られ当初、弱いN型であったシリ
コン膜がドーズ量の増加とともに、真性となり、その
後、P型に移行したことが示された。
【0047】また、本実施例において、ドーピング工程
の後、保護酸化珪素膜を除去し、KrFエキシマーレー
ザーを照射した場合でも、同様な特性が得られた。この
場合はレーザーのエネルギー密度は150〜250mJ
/cm2 とすると良かった。また、基板温度は室温とす
るとよかった。
【0048】〔実施例5〕 図1に本実施例を示す。ま
ず、基板(コーニング7059)101上にスパッタ法
によって厚さ2000Åの酸化珪素の下地膜102を形
成した。さらに、連続的にプラズマCVD法によって、
厚さ200〜1500Å、例えば500Åで、燐および
硼素の濃度が1×1016原子/cm3 以下のアモルファ
スシリコン膜103を形成した。
【0049】そして、アモルファスシリコン膜表面を酸
化処理した。そして、1〜100ppmの酢酸ニッケル
水溶液を塗布し、乾燥させ、酢酸ニッケル層(図示せ
ず)を形成した。実施例1のように溶液に界面活性剤を
添加してもよかった。
【0050】そして、このアモルファスシリコン膜を窒
素雰囲気中、550℃、4時間熱アニールして結晶化さ
せた。熱アニール後にエキマーレーザー等を用いて光ア
ニールをおこなってもよい。熱アニール後、プラズマC
VD法によって、厚さ800〜2000Å、例えば、1
500Åの酸化珪素膜104を保護膜として堆積した。
【0051】そして、イオンドーピング法によって硼素
をドーピングした。ドーピングガスとしては、水素で希
釈した5%ジボラン(B2 6 )とし、加速電圧は30
kVとした。ドーズ量は6×1012〜2×1014原子/
cm2 、例えば、3×1013原子/cm3 とした。(図
1(A))
【0052】ドーピング工程の終了後、保護酸化珪素膜
を除去し、KrFエキシマーレーザーを照射して、ドー
ピング不純物を活性化せしめた。このときのレーザーの
エネルギー密度は250〜400mJ/cm2 、例え
ば、370mJ/cm2 とし、1か所につき、2〜20
ショットのレーザー光が照射されるようにした。また、
基板温度は200℃とした。(図1(B))
【0053】次に、シリコン膜をエッチングして、島状
シリコン領域105を形成した。さらに、プラズマCV
D法によって厚さ1200Åの酸化珪素膜106をゲイ
ト絶縁膜として堆積した。プラズマCVDの原料ガスと
しては、TEOSと酸素を用いた。成膜時の基板温度は
250〜380℃、例えば、300℃とした。(図1
(C))
【0054】引き続いて、スパッタ法によって、厚さ3
000〜8000Å、例えば6000Åのアルミニウム
膜(0.1〜2%のシリコンを含む)を堆積した。そし
て、アルミニウム膜をエッチングして、ゲイト電極10
7を形成した。(図1(D))
【0055】次に、イオンドーピング法によって、シリ
コン領域にゲイト電極をマスクとして不純物(燐)を注
入した。ドーピングガスとして、水素で1〜10%に希
釈したフォスフィン(PH3 )を用いた。加速電圧は6
0〜90kV、例えば80kV、ドーズ量は1×1013
〜8×1015原子/cm2 、例えば、2×1014原子/
cm2 とした。イオンドーピング時の基板温度は室温と
した。この結果、N型の不純物領域108(ソース)、
109(ドレイン)が形成された。(図1(D))
【0056】そして、ドーピングされた燐を活性化する
ために、KrFエキシマーレーザーを用いて光アニール
をおこなった。レーザーのエネルギー密度は150〜3
50mJ/cm2 、例えば、250mJ/cm2 とし、
1か所につき、2〜20ショットのレーザー光が照射さ
れるようにした。また、基板温度は200℃とした。
(図1(E))
【0057】続いて、厚さ6000Åの酸化珪素膜11
0を層間絶縁物としてプラズマCVD法によって形成
し、これにコンタクトホールを形成して、金属材料、例
えば、チタンとアルミニウムの多層膜によってTFTの
ソース、ドレインの電極・配線111,112を形成し
た。(図1(F))
【0058】最後に、1気圧の水素雰囲気で200〜3
50℃の熱アニールをおこなった。このように、しきい
値電圧を制御するための硼素のドーピング(図2(B)
以後の300℃を越える熱処理工程は、ゲイト絶縁膜の
成膜、層間絶縁膜の成膜、水素アニールであるが、いず
れも450℃を越えることはなかった。
【0059】このようにして、得られたTFTの特性例
を図6に示す。図1(A)および(B)に示されるドー
ピング工程とその後の光アニール工程をおこなわなかっ
た以外は本実施例と同じ工程によって作製したTFTの
D −VG 特性は、図6の実線で示される。明らかにし
きい値電圧が負の方向(左側)に移動していることがわ
かる。また、ドレイン電流の立ち上がり(サブスレシュ
ホールド特性)も緩やか(=S値が大きい)であった。
【0060】一方、本実施例のTFTは、図6において
一点鎖線で示される。しきい値は0V近くで、しかも、
ドレイン電流が急激に立ち上がって(=S値が小さい)
おり、TFTとして好ましい特性を示している。
【0061】〔実施例6〕 図2に本実施例を示す。ま
ず、基板(コーニング7059)201上にプラズマC
VD法によって厚さ4000Åの酸化珪素の下地膜20
2を形成した。さらに、プラズマCVD法によって、厚
さ200〜1500Å、例えば500Åのアモルファス
シリコン膜203を形成した。そして、アモルファスシ
リコン膜表面を酸化処理し、1〜100ppmの酢酸ニ
ッケル水溶液を塗布し、乾燥させ、酢酸ニッケル層(図
示せず)を形成した。
【0062】そして、特開平6−318701に開示さ
れている技術にしたがって、シリコン膜にKrFエキシ
マーレーザー光を照射し、結晶化せしめた。レーザー光
の照射の前に、250〜500℃で予備的に熱アニール
を施してもよい。また、レーザー照射の際に基板を25
0〜400℃に加熱してもよい。さらに、レーザー照射
後に400〜550℃で熱アニールを1〜4時間施す
と、結晶の歪みを除去するうえで有効であった。(図2
(A))
【0063】次に、イオンドーピング法によって、シリ
コン膜に硼素を注入した。ドーピングガスとして、ヘリ
ウムで1%に希釈したジボラン(B2 6 )を用いた。
加速電圧は5〜20kV、例えば10kV、ドーズ量は
1×1011〜1×1013原子/cm2 、例えば、1×1
12原子/cm2 とした。イオンドーピング時にはヒー
ター204によって、基板を350℃に加熱した。この
結果、シリコン膜には微量の硼素が注入された。また、
このドーピングは基板を加熱した状態でおこなったため
に、その後の活性化は不要であった。(図2(B))
【0064】その後、シリコン膜をエッチングして、島
状シリコン領域を形成した。さらに、プラズマCVD法
によって厚さ1200Åの酸化珪素膜205を堆積し
た。そして、200〜350℃、例えば、320℃で1
時間の水素アニールをおこない、ゲイト絶縁膜とシリコ
ン膜の界面に存在する不対結合手を水素により中和し
た。水素に1〜50体積%の塩素化合物(例えば、塩化
水素)もしくはフッ素化合物(例えば、フッ化水素)を
添加しても良かった。その後、ゲイト絶縁膜の上に厚さ
4000Åのチタン膜のゲイト電極206を形成した。
【0065】次に、イオンドーピング法によって、シリ
コン領域にゲイト電極をマスクとして不純物(燐)を注
入した。ドーピングガスとして、水素で5%に希釈した
フォスフィン(PH3 )を用いた。加速電圧は60〜9
0kV、例えば80kV、ドーズ量は1×1012〜1×
1014原子/cm2 、例えば、1×1013原子/cm2
とした。イオンドーピング時にはヒーター209によっ
て、基板を350℃に加熱した。この結果、N型の低濃
度不純物領域207、208が形成された。この場合も
基板を加熱した状態でドーピングをおこなったために、
その後の活性化は不要であった。(図2(C))
【0066】次に、プラズマCVD法によって堆積した
酸化珪素膜を異方性エッチングすることにより、サイド
ウォール210を形成した。サイドウォールの形成方法
については公知のLDD(低濃度ドレイン)形成技術を
用いればよい。本実施例では、サイドウォール形成時に
酸化珪素膜205をもエッチングした。このため、ゲイ
ト電極206およびサイドウォール210の下部には酸
化珪素のゲイト絶縁膜211が残った。(図2(D))
【0067】そして、再びイオンドーピング法によっ
て、燐を導入した。ドーピングガスとして、水素で5%
に希釈したフォスフィンを用いた。加速電圧は10〜3
0kV、例えば20kV、ドーズ量は1×1014〜8×
1016原子/cm2 、例えば、1×1015原子/cm2
とした。イオンドーピング時にはヒーター214によっ
て、基板を350℃に加熱した。この結果、N型の高濃
度不純物領域212(ソース)、213(ドレイン)が
形成された。
【0068】一方、サイドウォール210の下の低濃度
不純物領域207、208にはドーピングされず、低濃
度ソース215、低濃度ドレイン216が形成された。
(図2(E)) 続いて、プラズマCVD法によって厚さ4000Åの酸
化珪素膜217を層間絶縁物として堆積し、これにコン
タクトホールを形成して、アルミニウムのソース、ドレ
イン電極・配線218,219を形成した。(図2
(F))
【0069】本実施例では、ドーピング工程後には、熱
アニールによる活性化をおこなうことはなく、工程を短
縮するうえで極めて有効であった。従来の方法(特開平
6−267989)では、高濃度の不純物が存在する領
域は比較的低温の熱アニールによって活性化できたが、
低濃度不純物領域では、熱アニール温度を高めにするこ
とが必要であった。しかしながら、本実施例では、そも
そも活性化のために熱アニールをおこなう必要がないの
で、そのような問題は一切生じなかった。
【0070】〔実施例7〕 図3に本実施例を示す。ま
ず、基板(コーニング1737)301上にプラズマC
VD法によって厚さ3000Åの酸化珪素の下地膜30
2を堆積した。さらに、プラズマCVD法によって、厚
さ200〜1500Å、例えば500Åの真性(I型)
のアモルファスシリコン膜303を堆積した。さらに、
プラズマCVD法によって、厚さ1500Åの酸化珪素
膜306を堆積した。これらの成膜は連続的におこなっ
た。
【0071】そして、酸化珪素膜306を選択的にエッ
チングして、その一部に開孔部305を形成し、さら
に、他の実施例と同様に酢酸ニッケル層304を形成し
た。その後、基板を450〜580℃、例えば、550
℃で8時間の熱アニール処理をおこなうことによりシリ
コン膜を結晶化させた。結晶化は、特開平6−2441
04にも記述されているように、開孔部305から周囲
に図の矢印に沿って進行した。結晶化した領域は図にお
いて307で示される。(図3(A))
【0072】熱アニールが終了した後に、イオンドーピ
ング法によって硼素をドーピングした。ドーピングガス
としては、水素で希釈した5%ジボラン(B2 6 )を
用い、加速電圧は30kVとした。ドーズ量は6×10
12〜2×1014原子/cm2、例えば、3×1013原子
/cm3 とした。この結果、開孔部305においては比
較的高濃度(1×1019原子/cm3 程度)の硼素が注
入された。そのため、この領域にはTFTのチャネルを
設けてはならない。ただし、ソース/ドレインであれ
ば、その後の燐のドーピングにより十分に硼素を上回る
濃度の燐が注入されるので、実質的な問題はない。一
方、その他の領域では、実施例5と同様に酸化珪素膜3
06によって硼素濃度が低下し、1×1017原子/cm
3 程度の硼素が注入された。(図3(B))
【0073】ドーピング工程の終了後、酸化珪素膜30
6を除去し、KrFエキシマーレーザーを照射して、ド
ーピング不純物を活性化せしめた。このときのレーザー
のエネルギー密度は250〜400mJ/cm2 、例え
ば、370mJ/cm2 とし、1か所につき、2〜20
ショットのレーザー光が照射されるようにした。また、
基板温度は200℃とした。このレーザー照射によっ
て、不純物の活性化と同時にシリコン膜の結晶性をより
高めることができた。(図3(C))
【0074】その後、シリコン膜をエッチングして、島
状シリコン領域308を形成し、さらに、プラズマCV
D法によって厚さ1200Åの酸化珪素膜309を堆積
した。(図3(D))
【0075】そして、その上に厚さ6000Åのアルミ
ニウム膜(0.1〜0.3%のスカンジウムを含む)の
ゲイト電極310を形成した。ゲイト電極の側面および
上面は、特開平5−267667に示されるゲイト電極
の陽極酸化技術によって、バリヤ型陽極酸化物被膜で被
覆した。本実施例では陽極酸化物の厚さは1500〜2
000Åとした。また、酸化珪素膜309をエッチング
して、ゲイト絶縁膜312を形成し、その際、ゲイト電
極(陽極酸化物を含む)の端面とゲイト絶縁膜の端面を
xだけずらした構造とした。(図3(E))
【0076】次に、イオンドーピング法によって、シリ
コン領域にゲイト電極およびゲイト絶縁膜312をマス
クとして不純物(燐)を注入した。ドーピングガスとし
て、水素で5%に希釈したフォスフィン(PH3 )を用
いた。ドーピングは2段階に分けておこなった。最初
は、加速電圧は60〜90kV、例えば80kV、ドー
ズ量は1×1012〜1×1014原子/cm2 、例えば、
1×1013原子/cm2とした。2度目は、加速電圧は
10〜30kV、例えば20kV、ドーズ量は1×10
14〜8×1015原子/cm2 、例えば、1×1015原子
/cm2 とした。
【0077】いずれのドーピングにおいても、図5に示
される装置を用い、予備室にて300℃に加熱した基板
に対しておこなった。そのため、その後、特に活性化の
ためにアニール処理は必要なかった。高い加速電圧の低
濃度ドーピング(最初のドーピング)の結果、低濃度ソ
ース316、低濃度ドレイン317が、また、低い加速
電圧の高濃度ドーピング(後のドーピング)の結果、ソ
ース313、ドレイン314がそれぞれ形成された。
(図3(F))
【0078】続いて、プラズマCVD法によって厚さ5
000Åの酸化珪素膜318を層間絶縁物として堆積
し、これにコンタクトホールを形成して、チタンのソー
ス、ドレイン電極・配線319,320を形成した。
(図3(G)) 実施例6においては、同様なLDD構造を得るために、
低濃度ドーピング工程後、成膜工程等をおこない、その
後、再び、高濃度ドーピング工程をおこなう非長があっ
たが、本実施例では、実施例6とは異なり、低濃度およ
び高濃度のドーピングを連続的におこなえ、極めて量産
性が高かった。
【0079】〔実施例8〕 図4に本実施例を示す。ま
ず、基板(コーニング7059)401上にスパッタ法
によって厚さ2000Åの酸化珪素の下地膜402を形
成した。さらに、連続的にプラズマCVD法によって、
厚さ200〜1500Å、例えば500Åのアモルファ
スシリコン膜103を形成した。そして、実施例1と同
様の手段でシリコン膜表面に酢酸ニッケル水溶液を塗布
し、乾燥させ、酢酸ニッケル層104を形成した。(図
4(A))
【0080】そして、このアモルファスシリコン膜を窒
素雰囲気中、550℃、4時間熱アニールして結晶性シ
リコン膜105を得た。熱アニール後には、KrFエキ
マーレーザーを用いて光アニールをおこない、さらに結
晶性を向上させた。レーザーのエネルギー密度は150
〜350mJ/cm2 、例えば、250mJ/cm2
し、1か所につき、2〜20ショットのレーザー光が照
射されるようにした。また、基板温度は200℃とし
た。(図4(B))
【0081】その後、フォトレジストのマスク106に
より、Pチャネル型TFTを形成する部分を被覆した状
態で、イオンドーピング法によって硼素をドーピングし
た。ドーピングガスとしては、ヘリウムで希釈した1%
ジボラン(B2 6 )とし、加速電圧は5kVとした。
ドーズ量は6×1011〜2×1013原子/cm2 、例え
ば、3×1012原子/cm3 とした。また、ドーピング
時にはヒーター107により、基板温度を250℃に保
持した。この結果、Nチャネル型TFTが形成される部
分にのみ微量の硼素がドーピングされた。また、ドーピ
ング後に活性化のためのアニールをおこなうことは不要
であった。本実施例ではシリコン膜を露出した状態で不
純物ドーピングをおこなったが、実施例1と同様に、シ
リコン膜上に設けた保護膜を通してドーピングをおこな
ってもよい。(図4(C))
【0082】次に、シリコン膜をエッチングして、島状
シリコン領域108、109を形成した。さらに、プラ
ズマCVD法によって厚さ1200Åの酸化珪素膜11
0をゲイト絶縁膜として堆積した。プラズマCVDの原
料ガスとしては、シランと酸素を用いた。成膜時の基板
温度は350〜450℃、例えば、430℃とした。
【0083】引き続いて、スパッタ法によって、厚さ3
000〜8000Å、例えば5000Åのアルミニウム
膜(0.1〜2%のスカンジウムを含む)を堆積した。
そして、アルミニウム膜をエッチングして、ゲイト電極
111、112を形成した。(図4(D))
【0084】次に、ゲイト電極をマスクとして、酸化珪
素膜110をエッチングし、シリコン表面を露出させ
た。ゲイト絶縁膜113、114がゲイト電極の下に残
された。そして、イオンドーピング法によって、シリコ
ン領域108にP型不純物(硼素)を、また、シリコン
領域109にN型不純物(燐)を、それぞれ注入した。
ドーピングは公知のCMOS作製技術を用いればよい。
このようにして、P型領域115,116、N型領域1
17、118を形成した。(図4(E))
【0085】ドーピング後、430℃で4時間アニール
することにより、ドーピングされた不純物を活性化し
た。シリコン膜中にはニッケルが1×1018原子/cm
3 程度含まれていたので、特開平6−267989に開
示されている通り、低温で活性化できた。ドーピング工
程において、基板の温度を100〜400℃に保持して
おくと、特に熱アニールによる活性化は不要であった。
また、ドーピングの際の加速電圧を30kV以下とする
とシリコン結晶へのダメージが少なく、熱アニールによ
る活性化の温度を低下させることができた。
【0086】続いて、厚さ6000Åの酸化珪素膜11
9を層間絶縁物としてプラズマCVD法によって形成
し、これにコンタクトホールを形成して、アルミニウム
膜によってTFTのソース、ドレインの電極・配線12
0、121、122を形成した。(図4(F))
【0087】
【発明の効果】本発明により、非単結晶の結晶性シリコ
ン膜を用いた半導体素子(TFT等)のしきい値を制御
することができ、これを用いて構成された半導体集積回
路の特性を高めることができた。実施例5〜7では、N
チャネル型TFTについてのみ記述したが、Pチャネル
型TFTにも硼素をドーピングすることによりしきい値
電圧を適切な値とすることは有効である。このように本
発明は工業上有益な発明である。
【図面の簡単な説明】
【図1】 実施例5の作製工程断面図を示す。
【図2】 実施例6の作製工程断面図を示す。
【図3】 実施例7の作製工程断面図を示す。
【図4】 実施例8の作製工程断面図を示す。
【図5】 本発明で用いるドーピング装置の例を示
す。
【図6】 実施例5で得られたTFTの特性等を示
す。
【図7】 ドーピングされた硼素の深さ方向の濃度分
布を示す。
【図8】 シリコン膜の活性化エネルギーとドーズ量
野関係を示す。
【符号の説明】
101・・・基板 102・・・下地絶縁膜(酸化珪素) 103・・・シリコン膜 104・・・保護膜(酸化珪素) 105・・・島状シリコン領域 106・・・ゲイト絶縁膜(酸化珪素) 107・・・ゲイト電極(アルミニウム) 108・・・ソース 109・・・ドレイン 110・・・層間絶縁物(酸化珪素) 111・・・ソース電極(チタン/アルミニウム) 112・・・ドレイン電極(チタン/アルミニウム)
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/265 H01L 21/265 F 29/78 627 G 627 F (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 (1)基板上に形成された非単結晶の結
    晶性シリコン被膜にN型もしくはP型の導電型を付与す
    る不純物を有するイオンを照射することによって、該シ
    リコン被膜に1×1015〜1×1018原子/cm3 の濃
    度でN型もしくはP型不純物を添加する工程と、(2)
    該シリコン膜にパルス状のレーザーもしくはそれと同等
    な強光を照射する工程と、(3)該シリコン膜上にゲイ
    ト絶縁膜およびゲイト電極を形成する工程と、を有し、
    前記工程(1)以後の工程において、該シリコン膜を4
    50℃以上の温度で熱アニールしないことを特徴とする
    結晶性シリコン半導体装置の製造方法。
  2. 【請求項2】 (1)100〜400℃に保たれた基板
    上に形成された非単結晶の結晶性シリコン被膜にN型も
    しくはP型の導電型を付与する不純物を有するイオンを
    照射することによって、該シリコン被膜に1×1015
    1×1018原子/cm3 の濃度でN型もしくはP型不純
    物を添加する工程と、(2)該シリコン膜上にゲイト絶
    縁膜およびゲイト電極を形成する工程と、を有し、前記
    工程(1)以後の工程において、該シリコン膜を450
    ℃以上の温度で熱アニールしないことを特徴とする結晶
    性シリコン半導体装置の製造方法。
  3. 【請求項3】 請求項1または2において、該結晶性シ
    リコン被膜中には、1×1015〜1×1019原子/cm
    3 の濃度のアモルファスシリコンの結晶化を促進せしめ
    る結晶化触媒元素を有することを特徴とする結晶性シリ
    コン半導体装置の製造方法。
  4. 【請求項4】 請求項3において、触媒元素の濃度は、
    シリコン膜を2次イオン質量分析法に分析することによ
    って得られた数値の最小値によって定義されることを特
    徴とする結晶性シリコン半導体装置の製造方法。
  5. 【請求項5】 請求項1または2において、工程(1)
    の前に、該結晶性シリコン被膜は、レーザーもしくはそ
    れと同等な強光が照射されたことを特徴とする結晶性シ
    リコン半導体装置の製造方法。
  6. 【請求項6】 請求項1または2において、工程(1)
    の後に、250〜40℃の水素雰囲気中でアニールする
    工程を有することを特徴とする結晶性シリコン半導体装
    置の製造方法。
  7. 【請求項7】 請求項1または2において、ゲイト絶縁
    膜は原料としてテトラ・エトキシ・シラン(TEOS)
    を用いて成膜されることを特徴とする結晶性シリコン半
    導体装置の製造方法。
  8. 【請求項8】 (1)基板上に実質的にアモルファス状
    態のシリコン膜と、前記シリコン膜の上面もしくは下面
    に実質的に密着して、結晶化触媒元素を有する被膜を形
    成する工程と、(2)前記シリコン膜を熱アニールする
    ことにより、シリコン膜中に触媒元素を拡散させること
    ともに、シリコン膜を結晶化せしめる工程と、(3)前
    記シリコン膜にN型もしくはP型の導電型を付与する不
    純物を有するイオンを照射することによって、1×10
    15〜1×1018原子/cm3 の濃度でN型もしくはP型
    不純物を添加する工程と、(4)前記シリコン膜上にゲ
    イト電極を形成する工程と、を有し、前記工程(3)以
    後の工程において、該シリコン膜を450℃以上の温度
    で熱アニールしないことを特徴とする結晶性シリコン半
    導体装置の製造方法。
  9. 【請求項9】 請求項8において、工程(3)もしくは
    直前の基板の加熱温度は100〜400℃であることを
    特徴とする結晶性シリコン半導体装置の製造方法。
  10. 【請求項10】 請求項3または8において、触媒元素
    は、ニッケル、鉄、コバルト、白金、パラジウムの少な
    くとも1つであることを特徴とする結晶性シリコン半導
    体装置の製造方法。
  11. 【請求項11】 請求項8において、工程(2)と工程
    (3)の間に、前記シリコン膜に、パルス状のレーザー
    もしくはそれと同等な強光を照射する工程を有すること
    を特徴とする結晶性シリコン半導体装置の製造方法。
  12. 【請求項12】 請求項8において、工程(3)と工程
    (4)の間に、前記シリコン膜に、パルス状のレーザー
    もしくはそれと同等な強光を照射する工程を有すること
    を特徴とする結晶性シリコン半導体装置の製造方法。
  13. 【請求項13】 請求項11において、工程(3)と工
    程(4)の間に、前記シリコン膜に、パルス状のレーザ
    ーもしくはそれと同等な強光を照射する工程を有し、工
    程(3)と工程(4)の間の強光の照射工程における強
    光の強度は、工程(2)と工程(3)の間の強光の照射
    工程におけるものよりも50%以上強いことを特徴とす
    る結晶性シリコン半導体装置の製造方法。
  14. 【請求項14】 請求項11において、工程(3)と工
    程(4)の間に、前記シリコン膜に、パルス状のレーザ
    ーもしくはそれと同等な強光を照射する工程を有し、工
    程(2)と工程(3)の間の強光の照射工程における強
    光の強度は、工程(3)と工程(4)の間の強光の照射
    工程におけるものよりも50%以上強いことを特徴とす
    る結晶性シリコン半導体装置の製造方法。
  15. 【請求項15】 請求項1または2の工程(1)、もし
    くは請求項8の工程(3)において、シリコン膜に照射
    される不純物元素は硼素であることを特徴とする結晶性
    シリコン半導体装置の製造方法。
  16. 【請求項16】 請求項15において、硼素はNチャネ
    ル型薄膜トランジスタが形成される領域のみに照射され
    ることを特徴とする結晶性シリコン半導体装置の製造方
    法。
JP3296995A 1995-01-30 1995-01-30 結晶性シリコン半導体装置の製造方法 Withdrawn JPH08204208A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3296995A JPH08204208A (ja) 1995-01-30 1995-01-30 結晶性シリコン半導体装置の製造方法
US08/590,417 US6165876A (en) 1995-01-30 1996-01-24 Method of doping crystalline silicon film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3296995A JPH08204208A (ja) 1995-01-30 1995-01-30 結晶性シリコン半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH08204208A true JPH08204208A (ja) 1996-08-09

Family

ID=12373739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3296995A Withdrawn JPH08204208A (ja) 1995-01-30 1995-01-30 結晶性シリコン半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH08204208A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118074A (ja) * 2000-10-06 2002-04-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7057587B2 (en) 2001-07-04 2006-06-06 Sharp Kabushiki Kaisha Display apparatus and portable device
US7348227B1 (en) * 1995-03-23 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2009016742A (ja) * 2007-07-09 2009-01-22 Nec Lcd Technologies Ltd 薄膜トランジスタ及びその製造方法
US7534705B2 (en) 2002-06-28 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2011258907A (ja) * 2010-06-04 2011-12-22 Samsung Mobile Display Co Ltd 薄膜トランジスター、それを備えた表示装置およびその製造方法
JP2013073950A (ja) * 2011-09-26 2013-04-22 Toshiba Corp 半導体装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348227B1 (en) * 1995-03-23 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7816195B2 (en) 1995-03-23 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8574976B2 (en) 1995-03-23 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2002118074A (ja) * 2000-10-06 2002-04-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7057587B2 (en) 2001-07-04 2006-06-06 Sharp Kabushiki Kaisha Display apparatus and portable device
US7534705B2 (en) 2002-06-28 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2009016742A (ja) * 2007-07-09 2009-01-22 Nec Lcd Technologies Ltd 薄膜トランジスタ及びその製造方法
US8389345B2 (en) 2007-07-09 2013-03-05 Nec Lcd Technologies, Ltd. Thin film transistor and manufacturing method of the same
JP2011258907A (ja) * 2010-06-04 2011-12-22 Samsung Mobile Display Co Ltd 薄膜トランジスター、それを備えた表示装置およびその製造方法
US8906719B2 (en) 2010-06-04 2014-12-09 Samsung Display Co., Ltd. Thin film transistor and display device using the same and method for manufacturing the same
JP2013073950A (ja) * 2011-09-26 2013-04-22 Toshiba Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6165876A (en) Method of doping crystalline silicon film
US6271066B1 (en) Semiconductor material and method for forming the same and thin film transistor
US7435635B2 (en) Method for crystallizing semiconductor material
US5962869A (en) Semiconductor material and method for forming the same and thin film transistor
US5426064A (en) Method of fabricating a semiconductor device
JPH08330602A (ja) 半導体装置の作製方法
JPH06232069A (ja) 半導体装置の作製方法
JPH06151344A (ja) レーザードーピング処理方法および絶縁ゲイト型半導体 装置とその作製方法
US6562672B2 (en) Semiconductor material and method for forming the same and thin film transistor
JP3359670B2 (ja) 半導体装置の作製方法
JPH08204208A (ja) 結晶性シリコン半導体装置の製造方法
KR960008499B1 (ko) 레이저 처리방법 및 레이저 처리장치
JPH06267988A (ja) 半導体回路の作製方法
US5770486A (en) Method of forming a transistor with an LDD structure
JPH05198507A (ja) 半導体作製方法
JP3512547B2 (ja) 薄膜トランジスタの製造方法
JP3512550B2 (ja) 半導体装置の作製方法
JP2000068518A (ja) 薄膜トランジスタの製造方法
JP2759411B2 (ja) 半導体装置およびその作製方法
JPH08139016A (ja) 薄膜集積回路の製造方法
JPH08306639A (ja) ドーピング方法
JPH08288521A (ja) 半導体装置の作製方法
JP2001210605A (ja) 半導体装置の製造装置、およびイオンドーピング装置
JP2000315802A (ja) 半導体素子の作製方法
JP3316203B2 (ja) 半導体素子の作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20050705

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20050826

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20060418

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070206

A521 Written amendment

Effective date: 20070308

Free format text: JAPANESE INTERMEDIATE CODE: A523

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Effective date: 20070509

Free format text: JAPANESE INTERMEDIATE CODE: A911

A912 Removal of reconsideration by examiner before appeal (zenchi)

Effective date: 20070608

Free format text: JAPANESE INTERMEDIATE CODE: A912

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090615