JP2011258907A - 薄膜トランジスター、それを備えた表示装置およびその製造方法 - Google Patents

薄膜トランジスター、それを備えた表示装置およびその製造方法 Download PDF

Info

Publication number
JP2011258907A
JP2011258907A JP2010183021A JP2010183021A JP2011258907A JP 2011258907 A JP2011258907 A JP 2011258907A JP 2010183021 A JP2010183021 A JP 2010183021A JP 2010183021 A JP2010183021 A JP 2010183021A JP 2011258907 A JP2011258907 A JP 2011258907A
Authority
JP
Japan
Prior art keywords
display device
substrate body
range
semiconductor layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010183021A
Other languages
English (en)
Inventor
Jae-Sop Yi
在燮 李
Yong-Hwan Park
容煥 朴
Yeong Sin Phyo
瑩信 表
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2011258907A publication Critical patent/JP2011258907A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133351—Manufacturing of individual cells out of a plurality of cells, e.g. by dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】本発明は、相対的に低温工程で製造された薄膜トランジスターと、前記薄膜トランジスターを使用して相対的に低温工程で製造された表示装置と、前記表示装置の製造方法を提供する。
【解決手段】本発明の実施形態に係る薄膜トランジスターは、基板本体と、前記基板本体上に位置し、２０００〜８０００ｏｈｍ／ｓｑ範囲内の表面抵抗を有する多結晶シリコン膜で形成された半導体層と、前記半導体層とそれぞれ互いに接触し、３５０〜２０００ｏｈｍ範囲内の抵抗を有する金属物質で形成されたソース電極およびドレイン電極とを含む。
【選択図】図１

Description

本発明は、薄膜トランジスター、それを備えた表示装置およびその製造方法に関し、より詳しくは、フレキシブルな（ｆｌｅｘｉｂｌｅ）表示装置を効果的に生産することができる薄膜トランジスターの構造に関する。
フレキシブルな（ｆｌｅｘｉｂｌｅ）表示装置は、一般にプラスチック基板をベース基板として使用する。しかし、プラスチック基板を使用する場合、表示装置に使用される薄膜トランジスタの製造に高温工程を使用し難いという問題点がある。
本発明の実施形態は、相対的に低温工程で製造された薄膜トランジスターを提供する。
また、前記薄膜トランジスターを使用して相対的に低温工程で製造された表示装置を提供する。
また、前記表示装置の製造方法を提供する。
本発明の実施形態によれば、薄膜トランジスターは、基板本体と、前記基板本体上に位置し、２０００〜８０００ｏｈｍ／ｓｑ範囲内の表面抵抗を有する多結晶シリコン膜で形成された半導体層と、前記半導体層とそれぞれ互いに接触し、３５０〜２０００ｏｈｍ範囲内の抵抗を有する金属物質で形成されたソース電極およびドレイン電極とを含む。
前記ソース電極および前記ドレイン電極とそれぞれ接触された前記半導体層は不活性化された状態であることができる。
前記金属物質は、４．１〜４．５範囲内の仕事関数を有することができる。
また、本発明の実施形態に拠れば、表示装置は、基板本体と、前記基板本体上に位置し、２０００〜８０００ｏｈｍ／ｓｑ範囲内の表面抵抗を有する多結晶シリコン膜で形成された半導体層と、前記半導体層とそれぞれ互いに接触し、３５０〜２０００ｏｈｍ範囲内の抵抗を有する金属物質で形成されたソース電極およびドレイン電極とを含む。
前記ソース電極および前記ドレイン電極とそれぞれ接触された前記半導体層は不活性化された状態であることができる。
前記金属物質は、４．１〜４．５範囲内の仕事関数を有することができる。
前記表示装置において、前記基板本体はプラスチック素材で形成されることができる。
また、前記基板本体上に形成された有機発光素子をさらに含むことができる。
また、前記基板本体上に形成された液晶層をさらに含むことができる。
また、本発明の実施形態に拠れば、表示装置の製造方法は、ガラス基板を設ける段階と、前記ガラス基板上にプラスチックを素材として基板本体を形成する段階と、前記基板本体上に多結晶シリコン膜で半導体層を形成する半導体層段階と、前記半導体層が不活性化された状態で前記半導体層とそれぞれ互いに接触するようにソース電極およびドレイン電極を形成する段階と、前記ガラス基板を前記基板本体から分離する段階とを含む。
前記多結晶シリコン膜は、２０００〜８０００ｏｈｍ／ｓｑ範囲内の表面抵抗を有することができる。
前記ソース電極および前記ドレイン電極は、３５０〜２０００ｏｈｍ範囲内の抵抗を有する金属物質で形成されることができる。
前記金属物質は、４．１〜４．５範囲内の仕事関数を有することができる。
前記半導体層は摂氏４００℃未満の温度で形成されることができる。
前記表示装置の製造方法において、前記基板本体上に有機発光素子を形成する段階をさらに含むことができる。
前記表示装置の製造方法において、前記基板本体上に液晶層を形成する段階をさらに含むことができる。
本発明の実施形態によれば、薄膜トランジスターを相対的に低温工程で製造することができる。
また、前記薄膜トランジスターを使用して表示装置を相対的に低温工程で製造することができる。
また、前記表示装置の効果的な製造方法を提供することができる。
本発明の第１実施形態に係る表示装置の部分断面図である。 図１の表示装置の製造方法を示したフローチャートである。 本発明の第２実施形態に係る表示装置の部分断面図である。
以下、添付した図面を参照して本発明の実施形態について本発明が属する技術分野で通常の知識を有する者が容易に実施することができるように詳しく説明する。本発明は多様な異なる形態に実現されることができ、ここで説明する実施形態に限定されない。
また、明細書全体を通して同一または類似する構成要素については同一の参照符号を付した。そして、多くの実施形態において、第１実施形態以外の実施形態では第１実施形態と異なる構成を中心に説明する。
また、図面に示された各構成の大きさおよび厚さは、説明の便宜のために任意に示したものであるため、本発明が必ずしも示されたものに限定されない。図面において、多くの層および領域を明確に表現するために厚さを拡大して示した。そして、図面において、説明の便宜のために、一部の層および領域の厚さを誇張して示した。層、膜、領域、板などの部分が他の部分の「上」にあるという時、これは他の部分の「直上」にある場合のみならず、その中間にさらに他の部分がある場合も含む。
以下、図１を参照して本発明の第１実施形態に係る表示装置１０１を薄膜トランジスター１０の構造を中心に説明する。
図１に示したように、本発明の第１実施形態に係る表示装置１０１は、基板本体１１１、薄膜トランジスター１０、および有機発光素子７０を含む。つまり、本発明の第１実施形態で、表示装置１０１は有機発光表示装置である。また、表示装置１０１の製造過程にガラス基板５００を使用することができる。
ガラス基板５００は、プラスチック素材で形成された基板本体１１１の上に薄膜トランジスター１０および有機発光素子７０を形成する過程で安定した支持体の役割を果たす。
基板本体１１１は、フレキシブルな（ｆｌｅｘｉｂｌｅ）プラスチック素材で形成される。また、基板本体１１１は表示装置１０１の用途に応じて透明に形成されることができる。
また、基板本体１１１は５〜２００μｍ範囲内の厚さを有する。基板本体１１１が５μｍ未満の厚さを有する場合、基板本体１１１が薄膜トランジスター１０および有機発光素子７０などを効果的に支持し難い。また、基板本体１１１が５μｍ未満の厚さを有するように形成され難いという問題点もある。反面、基板本体１１１が２００μｍよりも厚く形成される場合、表示装置１０１の全体的な厚さが過度に厚くなってフレキシブルな特性が低下することがある。
本発明の第１実施形態に係る薄膜トランジスター１０は、半導体層１３０、ゲート電極１５５、ソース電極１７６、およびドレイン電極１７７を含む。
半導体層１３０は、多結晶シリコン膜で形成される。本発明の第１実施形態で、半導体層１３０に使用される多結晶シリコン膜は、２０００〜８０００ｏｈｍ／ｓｑ範囲内の表面抵抗を有する。
ゲート電極１５５は、半導体層１３０の一領域上に配置され、ゲート電極１５５および半導体層１３０の間にはゲート絶縁膜１４０が配置される。ゲート電極１５５は当該技術分野で従事する者に公知となった多様な導電物質で形成されることができる。ゲート絶縁膜１４０はテトラエトキシシラン（ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏ ｓｉｌｉｃａｔｅ、ＴＥＯＳ）、窒化ケイ素（ＳｉＮｘ）、および酸化ケイ素（ＳｉＯ２）のうちの一つ以上を含んで形成される。一例として、ゲート絶縁膜１４０は、４０ｎｍの厚さを有する窒化シリコン膜および８０ｎｍの厚さを有するテトラエトキシシラン膜が順次に積層された二重膜で形成されることができる。しかし、本発明の第１実施形態で、ゲート絶縁膜１４０が前述した構成に限定されるのではない。
ソース電極１７６およびドレイン電極１７７はそれぞれ半導体層１３０と接触し、３５０〜２０００ｏｈｍ範囲内の抵抗を有する。また、ソース電極１７６およびドレイン電極１７７は、４．１〜４．５範囲内の仕事関数を有する金属物質で形成される。例えば、金属物質はアルミニウム（Ａｌ）、亜鉛（Ｚｎ）、およびインジウム（Ｉｎ）などを含む。
また、ソース電極１７６およびドレイン電極１７７は互いに離隔され、ゲート電極１５５と絶縁配置される。ソース電極１７６およびドレイン電極１７７の間には層間絶縁膜１６０が配置されることができる。層間絶縁膜１６０は、当該技術分野の従事者に公知となった多様な絶縁物質で形成されることができる。
また、半導体層１３０は不活性された状態で使用される。つまり、ソース電極１７６およびドレイン電極１７７は不活性化された状態の半導体層１３０と接触される。したがって、本発明の第１実施形態では、相対的に高温工程である活性化工程を省略して薄膜トランジスター１０を製造することができる。つまり、薄膜トランジスター１０は全体的に摂氏４００℃未満の温度で形成されることができる。
このように、ソース電極１７６およびドレイン電極１７７とそれぞれ接触される半導体層１３０を活性化しなくても、半導体層１３０が２０００〜８０００ｏｈｍ／ｓｑ範囲内の表面抵抗を有し、ソース電極１７６およびドレイン電極１７７が３５０〜２０００ｏｈｍ範囲内の抵抗を有する場合、薄膜トランジスター１０は表示装置１０１に要求される最小限の特性を確保することができる。具体的に、本発明の第１実施形態に係る場合、薄膜トランジスター１０は５０ｃｍ２／Ｖｓ以上の移動度を有することができる。また、４．１〜４．５範囲内の仕事関数を有する金属物質を使用する場合、３５０〜２０００ｏｈｍ範囲内の抵抗を有するソース電極１７６およびドレイン電極１７７を形成することができる。
有機発光素子７０は、薄膜トランジスター１０のドレイン電極１７７と連結される画素電極７１０、画素電極７１０の上に形成された有機発光層７２０、および有機発光層７２０の上に形成された共通電極７３０を含む。そして、画素電極７１０の一部を露出する開口部を有し、発光領域を定義する画素定義膜１９０をさらに含むことができる。画素定義膜１９０の開口部内で有機発光層７２０が光を放出することができる。
また、本発明の第１実施形態で、薄膜トランジスター１０および有機発光素子７０の構造は図１に示された構造に限定されるわけではない。薄膜トランジスター１０および有機発光素子７０は当該技術分野の従事者が容易に変更実施可能な範囲内で多様な構造を有することができる。
また、表示装置１０１は、薄膜トランジスター１０および基板本体１１１の間に配置されたバリア膜１２０をさらに含む。具体的に、バリア膜１２０は半導体層１３０および基板本体１１１の間に配置される。一例として、バリア膜１２０は窒化ケイ素（ＳｉＮｘ）の単一膜、または窒化ケイ素（ＳｉＮｘ）および酸化ケイ素（ＳｉＯ２）が積層された二重膜構造に形成されることができる。バリア膜１２０は不純元素または水分のように不必要な成分の浸透を防止し、表面を平坦化する役割を果たす。しかし、バリア膜１２０は必ずしも必要な構成ではなく、基板本体１１１の種類および工程条件によって省略することもできる。
また、表示装置１０１は、有機発光素子７０をカバーする封止部材（図示せず）をさらに含むことができる。封止部材としては、薄膜封止または封止基板などが使用されることができる。
また、本発明の第１実施形態で、表示装置１０１はガラス基板５００の上に形成される。薄膜トランジスター１０および有機発光素子７０が完成された後、ガラス基板５００は最終的に基板本体１１１から分離される。
また、基板本体１１１は、３〜１０ｐｐｍ／℃範囲内の熱膨張係数（ＣＴＥ）を有するように形成される。基板本体１１１の熱膨張係数が３ｐｐｍ／℃よりも小さいか、または１０ｐｐｍ／℃よりも大きい場合、表示装置１０１の製造過程で使用されるガラス基板５００および基板本体１１１の間の熱膨張係数の差が過度に大きくなる。ガラス基板５００は約４ｐｐｍ／℃程度の熱膨張係数を有する。このように熱膨張係数の差が大きくなると、表示装置１０１の製造過程で安定的に互いに接着されていなければならない基板本体１１１およびガラス基板５００が互いに剥離されて不良発生の原因となる。
このような構成によって、薄膜トランジスター１０を摂氏４００℃未満の相対的に低温工程で製造することができる。また、表示装置１０１は相対的に低温工程で製造された薄膜トランジスター１０を含むことができる。したがって、表示装置１０１にプラスチック素材に形成された基板本体１１１を安定的に使用することができる。
また、表示装置１０１の製造に摂氏４００℃以上の高温工程が使用されないため、製造過程中に基板本体１１１およびガラス基板５００間の剥離を効果的に抑制することができる。
以下、図１および図２を参照して本発明の第１実施形態に係る表示装置１０１の製造方法を説明する。
図１および図２に示したように、まず、ガラス基板５００を設けて、ガラス基板５００上にプラスチックを素材として基板本体１１１を形成する（Ｓ１００）。基板本体１１１はスリットコーティング（ｓｌｉｔ ｃｏａｔｉｎｇ）方法およびスクリーンプリンティング（ｓｃｒｅｅｎ ｐｒｉｎｔｉｎｇ）方法のうちのいずれか一つの方法で形成される。
ガラス基板５００は、プラスチック素材で形成された基板本体１１１の上に薄膜トランジスター１０および有機発光素子７０を形成する過程で安定した支持体の役割を果たす。
また、基板本体１１１は、製造環境やフレキシブルな特性を考慮して５〜２００μｍ範囲内の厚さを有するように形成される。例えば、スリットコーティング方法を通してポリイミドで約１０μｍの厚さを有する基板本体１１１を形成することができる。また、スクリーンプリンティング方法を通してポリイミドで約１０〜７０μｍ範囲内の厚さを有する基板本体１１１を形成することができる。
また、基板本体１１１は、ガラス基板５００の熱膨張係数（ＣＴＥ）と同一であるか、または１０ｐｐｍ／℃以下の熱膨張係数（ＣＴＥ）を有するように形成される。ガラス基板５００は約４ｐｐｍ／℃程度の熱膨張係数を有する。基板本体１１１およびガラス基板５００の熱膨張係数の差が過度に大きくなると、安定的に互いに接着されていなければならない基板本体１１１およびガラス基板５００が製造過程で剥離されることがある。しかし、本発明の第１実施形態では、表示装置１０１の製造に摂氏４００℃以上の高温工程が使用されないため、製造過程中に基板本体１１１およびガラス基板５００間の剥離を効果的に抑制することができる。
次に、基板本体１１１上に多結晶シリコン膜で半導体層１３０を形成する（Ｓ２００）。この時、半導体層１３０は活性化工程を経ずに形成される。また、本発明の第１実施形態で、多結晶シリコン膜は、２０００〜８０００ｏｈｍ／ｓｑ範囲内の表面抵抗を有する。
次に、半導体層１３０の上にゲート絶縁膜１４０を形成し、ゲート絶縁膜１４０の上にゲート電極１５５を形成する。次に、ゲート電極１５５を覆う層間絶縁膜１６０を形成する。
次に、不活性化された半導体層１３０とそれぞれ互いに接触するようにソース電極１７６およびドレイン電極１７７を形成する。この時、ソース電極１７６およびドレイン電極１７７は層間絶縁膜１６０およびゲート絶縁膜１４０に形成された接触孔を通して半導体層１３０とそれぞれ接触される。また、本発明の第１実施形態で、ソース電極１７６およびドレイン電極１７７は、３５０〜２０００ｏｈｍ範囲内の抵抗を有し、４．１〜４．５範囲内の仕事関数を有する金属物質で形成される。
次に、ソース電極１７６およびドレイン電極１７７の上に平坦化膜１８０を形成し、平坦化膜１８０の上に画素電極７１０を形成する。そして、画素電極７１０の一部を露出する開口部を有する画素定義膜１９０を画素電極７１０および平坦化膜１８０の上に形成する。
次に、画素電極７１０の上に有機発光層７２０および共通電極７３０を順次に形成して有機発光素子７０を完成する。
次に、ガラス基板５００を基板本体１１１から分離する。つまり、ガラス基板５００は表示装置１０１の最終的な構成には含まれない。
このような製造方法によって、薄膜トランジスター１０を摂氏４００℃未満の相対的に低温工程で製造することができる。また、表示装置１０１を全体的に低温工程で製造することができる。つまり、プラスチック素材で形成された基板本体１１１を使用して表示装置１０１を安定的に製造することができる。
また、表示装置１０１の製造に摂氏４００℃以上の高温工程が使用されないため、製造過程中に基板本体１１１およびガラス基板５００間の剥離を効果的に抑制することができる。
以下、図３を参照して本発明の第２実施形態に係る表示装置１０２を説明する。
図３に示したように、本発明の第２実施形態に係る表示装置１０２は、有機発光素子７０（図１に図示）の代わりに液晶層３００を含む点を除けば、第１実施形態と同一である。つまり、本発明の第２実施形態で、表示装置１０２は液晶表示装置である。
液晶層３００は当該技術分野の従事者に公知となった多様な液晶を含むことができる。
また、表示装置１０２は、液晶層３００を介して基板本体１１１と対向配置された対向基板２１１をさらに含む。対向基板２１１は、画素電極３１０と向き合うように形成された共通電極３２０を含む。また、表示装置１０２は、基板本体１１１および対向基板２１１にそれぞれ付着された偏光板（図示せず）をさらに含むことができる。
本発明の第２実施形態で、液晶層３００および対向基板２１１が図３に示した構造に限定されるものではない。液晶層３００および対向基板２１１は当該技術分野の従事者が容易に変更可能な範囲内で多様な構造を有することができる。
また、本発明の第２実施形態においても、図３に示されたガラス基板５００は最終的に基板本体１１１から分離される。
また、本発明の第２実施形態に係る表示装置１０２の製造方法は、有機発光素子７０（図１に図示）の代わりに液晶層３００を配置する方法を除けば、第１実施形態と同一である。
上述の通り、本発明の好ましい実施形態を説明したが、本発明はこれに限定されず、次に記載する特許請求の範囲の概念および範囲を逸脱しない限り、多様な修正および変形が可能であることは本発明が属する技術分野に従事する者は容易に理解することができる。
７０ 有機発光素子
１０１、１０２ 表示装置
１１１ 基板本体
１２０ バリア膜
１３０ 半導体層
１４０ ゲート絶縁膜
１５５ ゲート電極
１６０ 層間絶縁膜
１７６ ソース電極
１７７ ドレイン電極
１８０ 平坦化膜
１９０ 画素定義膜
５００ ガラス基板
７１０ 画素電極
７２０ 有機発光層
７３０ 共通電極

Claims (16)

  1. 基板本体と、
    前記基板本体上に位置し、２０００〜８０００ｏｈｍ／ｓｑ範囲内の表面抵抗を有する多結晶シリコン膜で形成された半導体層と、
    前記半導体層とそれぞれ互いに接触し、３５０〜２０００ｏｈｍ範囲内の抵抗を有する金属物質で形成されたソース電極およびドレイン電極と、
    を含む、薄膜トランジスター。
  2. 前記ソース電極および前記ドレイン電極とそれぞれ接触された前記半導体層は不活性化された状態である、請求項１に記載の薄膜トランジスター。
  3. 前記金属物質は、４．１〜４．５範囲内の仕事関数を有する、請求項２に記載の薄膜トランジスター。
  4. 基板本体と、
    前記基板本体上に位置し、２０００〜８０００ｏｈｍ／ｓｑ範囲内の表面抵抗を有する多結晶シリコン膜で形成された半導体層と、
    前記半導体層とそれぞれ互いに接触し、３５０〜２０００ｏｈｍ範囲内の抵抗を有する金属物質で形成されたソース電極およびドレイン電極と、
    を含む、表示装置。
  5. 前記ソース電極および前記ドレイン電極とそれぞれ接触された前記半導体層は不活性化された状態である、請求項４に記載の表示装置。
  6. 前記金属物質は、４．１〜４．５範囲内の仕事関数を有する、請求項５に記載の表示装置。
  7. 前記基板本体はプラスチック素材で形成された、請求項４〜請求項６のいずれか一項に記載の表示装置。
  8. 前記基板本体上に形成された有機発光素子をさらに含む、請求項７に記載の表示装置。
  9. 前記基板本体上に形成された液晶層をさらに含む、請求項７に記載の表示装置。
  10. ガラス基板を設ける段階と、
    前記ガラス基板上にプラスチックを素材として基板本体を形成する段階と、
    前記基板本体上に多結晶シリコン膜で半導体層を形成する半導体層段階と、
    前記半導体層が不活性化された状態で前記半導体層とそれぞれ互いに接触するようにソース電極およびドレイン電極を形成する段階と、
    前記ガラス基板を前記基板本体から分離する段階と、
    を含む、表示装置の製造方法。
  11. 前記多結晶シリコン膜は、２０００〜８０００ｏｈｍ／ｓｑ範囲内の表面抵抗を有する、請求項１０に記載の表示装置の製造方法。
  12. 前記ソース電極および前記ドレイン電極は、３５０〜２０００ｏｈｍ範囲内の抵抗を有する金属物質で形成される、請求項１１に記載の表示装置の製造方法。
  13. 前記金属物質は、４．１〜４．５範囲内の仕事関数を有する、請求項１２に記載の表示装置の製造方法。
  14. 前記半導体層は摂氏４００℃未満の温度で形成される、請求項１０に記載の表示装置の製造方法。
  15. 前記基板本体上に有機発光素子を形成する段階をさらに含む、請求項１０〜請求項１４のいずれか一項に記載の表示装置の製造方法。
  16. 前記基板本体上に液晶層を形成する段階をさらに含む、請求項１０〜請求項１４のいずれか一項に記載の表示装置の製造方法。
JP2010183021A 2010-06-04 2010-08-18 薄膜トランジスター、それを備えた表示装置およびその製造方法 Pending JP2011258907A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0052865 2010-06-04
KR1020100052865A KR101056431B1 (ko) 2010-06-04 2010-06-04 박막 트랜지스터, 이를 구비한 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2011258907A true JP2011258907A (ja) 2011-12-22

Family

ID=44933218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010183021A Pending JP2011258907A (ja) 2010-06-04 2010-08-18 薄膜トランジスター、それを備えた表示装置およびその製造方法

Country Status (3)

Country Link
US (2) US8680531B2 (ja)
JP (1) JP2011258907A (ja)
KR (1) KR101056431B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140097940A (ko) 2013-01-30 2014-08-07 삼성디스플레이 주식회사 실리콘 산화물과 실리콘 질화물을 포함하는 배리어층을 구비한 ｔｆｔ기판, 상기 ｔｆｔ 기판을 포함하는 유기 발광 표시 장치 및 상기 tft 기판의 제조 방법
KR102061794B1 (ko) 2013-04-30 2020-01-03 삼성디스플레이 주식회사 표시장치용 기판 및 이를 구비한 표시장치
WO2017180871A1 (en) 2016-04-13 2017-10-19 Purdue Research Foundation Systems and methods for isolating a target in an ion trap

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01158414A (ja) * 1987-12-16 1989-06-21 Hitachi Ltd 薄膜トランジスタガラス基板
JPH04280226A (ja) * 1991-03-08 1992-10-06 Nec Corp 薄膜トランジスタ素子アレイおよびその駆動方法
JPH05206464A (ja) * 1992-01-27 1993-08-13 Seiko Epson Corp 薄膜半導体装置およびその製造方法
JPH08204208A (ja) * 1995-01-30 1996-08-09 Semiconductor Energy Lab Co Ltd 結晶性シリコン半導体装置の製造方法
JPH1093097A (ja) * 1996-09-17 1998-04-10 Toshiba Corp 高耐圧半導体装置及びプラズマディスプレイパネル
JPH1197702A (ja) * 1997-09-19 1999-04-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000058472A (ja) * 1998-06-03 2000-02-25 Toshiba Corp 半導体装置の製造方法
US6165876A (en) * 1995-01-30 2000-12-26 Yamazaki; Shunpei Method of doping crystalline silicon film
JP2002031818A (ja) * 2000-07-17 2002-01-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2005057056A (ja) * 2003-08-04 2005-03-03 Sharp Corp 薄膜トランジスタおよびその製造方法
US20050133793A1 (en) * 2003-12-22 2005-06-23 Tae-Sung Kim Flat panel display device and method of fabricating the same
JP2006253490A (ja) * 2005-03-11 2006-09-21 Sharp Corp 薄膜トランジスタおよびこれを用いた表示装置
US20090015760A1 (en) * 2007-07-11 2009-01-15 Hitachi Displays, Ltd. Method for manufacturing thin film transistors

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3274081B2 (ja) 1997-04-08 2002-04-15 松下電器産業株式会社 薄膜トランジスタの製造方法および液晶表示装置の製造方法
KR100626355B1 (ko) 1999-08-09 2006-09-20 삼성전자주식회사 폴리실리콘 박막트랜지스터 제조방법
KR100623248B1 (ko) * 2004-02-17 2006-09-18 삼성에스디아이 주식회사 Ｌｄｄ 영역을 포함하는 ｐｍｏｓ 박막트랜지스터 및 이의제조방법
KR100611749B1 (ko) 2004-04-27 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100626083B1 (ko) 2005-08-02 2006-09-20 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치
JP5000937B2 (ja) * 2006-06-30 2012-08-15 三菱電機株式会社 半導体デバイスの製造方法
US20100196683A1 (en) * 2006-10-27 2010-08-05 Konnklijke Philips Electronics N.V. Electronic device having a plastic substrate
KR20080073942A (ko) 2007-02-07 2008-08-12 엘지전자 주식회사 플렉서블 디스플레이 장치 및 그 제조 방법
KR20080073941A (ko) * 2007-02-07 2008-08-12 엘지전자 주식회사 플렉서블 디스플레이 장치 제조방법
KR101009429B1 (ko) 2008-04-23 2011-01-19 주식회사 엔씰텍 다결정 실리콘막, 이를 포함하는 박막트랜지스터, 및 이의제조방법

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01158414A (ja) * 1987-12-16 1989-06-21 Hitachi Ltd 薄膜トランジスタガラス基板
JPH04280226A (ja) * 1991-03-08 1992-10-06 Nec Corp 薄膜トランジスタ素子アレイおよびその駆動方法
JPH05206464A (ja) * 1992-01-27 1993-08-13 Seiko Epson Corp 薄膜半導体装置およびその製造方法
US6165876A (en) * 1995-01-30 2000-12-26 Yamazaki; Shunpei Method of doping crystalline silicon film
JPH08204208A (ja) * 1995-01-30 1996-08-09 Semiconductor Energy Lab Co Ltd 結晶性シリコン半導体装置の製造方法
JPH1093097A (ja) * 1996-09-17 1998-04-10 Toshiba Corp 高耐圧半導体装置及びプラズマディスプレイパネル
JPH1197702A (ja) * 1997-09-19 1999-04-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000058472A (ja) * 1998-06-03 2000-02-25 Toshiba Corp 半導体装置の製造方法
JP2002031818A (ja) * 2000-07-17 2002-01-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2005057056A (ja) * 2003-08-04 2005-03-03 Sharp Corp 薄膜トランジスタおよびその製造方法
US20050133793A1 (en) * 2003-12-22 2005-06-23 Tae-Sung Kim Flat panel display device and method of fabricating the same
JP2005181973A (ja) * 2003-12-22 2005-07-07 Samsung Sdi Co Ltd フラットパネルディスプレイ装置及びその製造方法
JP2006253490A (ja) * 2005-03-11 2006-09-21 Sharp Corp 薄膜トランジスタおよびこれを用いた表示装置
US20090015760A1 (en) * 2007-07-11 2009-01-15 Hitachi Displays, Ltd. Method for manufacturing thin film transistors
JP2009021322A (ja) * 2007-07-11 2009-01-29 Hitachi Displays Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US20110297952A1 (en) 2011-12-08
US8906719B2 (en) 2014-12-09
US20140170790A1 (en) 2014-06-19
US8680531B2 (en) 2014-03-25
KR101056431B1 (ko) 2011-08-11

Similar Documents

Publication Publication Date Title
US10818694B2 (en) Array substrate, preparation method thereof and display panel
JP6262276B2 (ja) 酸化物薄膜トランジスタ及びその製造方法
TWI446530B (zh) 顯示裝置及製造其之方法
WO2018196087A1 (zh) 一种阵列基板、显示装置及其制作方法
US9341873B2 (en) Manufacturing method of a flexible display panel comprising a contact hole formed in a buffer layer
WO2016000336A1 (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
US9799677B2 (en) Structure of dual gate oxide semiconductor TFT substrate
TWI617063B (zh) 顯示裝置
US9634032B2 (en) Manufacture method of dual gate oxide semiconductor TFT substrate and structure thereof
JP2018170324A (ja) 表示装置
KR20150052645A (ko) 가요성 표시 장치 및 그 제조 방법
JP2019129281A (ja) 表示装置及びその製造方法
WO2017024658A1 (zh) 有机发光显示器及其制造方法
WO2016004668A1 (zh) 具有存储电容的tft基板的制作方法及该tft基板
JP2011135086A (ja) 薄膜トランジスタ、その製造方法、およびそれを利用した表示基板
US8400601B2 (en) Flat panel display device and method of manufacturing the same
JP2011091110A5 (ja)
JP2015103427A (ja) 表示装置の製造方法
WO2019085080A1 (zh) 双面oled显示面板及其制造方法
US20160155736A1 (en) Liquid crystal display device and manufacturing method thereof
WO2015000256A1 (zh) 阵列基板、显示装置及阵列基板的制作方法
JP2009188317A (ja) 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法および電子機器の製造方法
US7923735B2 (en) Thin film transistor and method of manufacturing the same
KR102042483B1 (ko) 박막 트랜지스터 및 그 제조 방법
US8507917B2 (en) Thin film transistor, method for manufacturing the same, and display device using the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121003

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140916

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150113