JP2005057056A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2005057056A JP2005057056A JP2003286284A JP2003286284A JP2005057056A JP 2005057056 A JP2005057056 A JP 2005057056A JP 2003286284 A JP2003286284 A JP 2003286284A JP 2003286284 A JP2003286284 A JP 2003286284A JP 2005057056 A JP2005057056 A JP 2005057056A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- electrode
- film
- polycrystalline silicon
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】 ソース領域・ドレイン領域を構成する高濃度不純物添加シリコン膜とチャネル領域を構成する多結晶シリコン膜との界面特性を改善し、オフ電流の少ないトランジスタを得る。
【解決手段】 ソース電極8sおよびドレイン電極8dにそれぞれ接する高濃度不純物添加シリコン膜6s,6dと、多結晶シリコン膜4との間に、無添加または低濃度(100ppm以下)不純物添加水素化非晶質シリコン層5s,5dを化学気相成長法により形成する。これによって、ソース領域およびドレイン領域を構成する高濃度不純物添加シリコン膜6s,6dとチャネル領域を構成する多結晶シリコン膜4との界面特性を改善し、オフ電流の少なくすることができる。
【選択図】 図1
【解決手段】 ソース電極8sおよびドレイン電極8dにそれぞれ接する高濃度不純物添加シリコン膜6s,6dと、多結晶シリコン膜4との間に、無添加または低濃度(100ppm以下)不純物添加水素化非晶質シリコン層5s,5dを化学気相成長法により形成する。これによって、ソース領域およびドレイン領域を構成する高濃度不純物添加シリコン膜6s,6dとチャネル領域を構成する多結晶シリコン膜4との界面特性を改善し、オフ電流の少なくすることができる。
【選択図】 図1
Description
本発明は、液晶表示装置やエレクトロルミネッセンス表示装置などの表示装置に用いられる薄膜トランジスタなどのトランジスタおよびその製造方法に関する。
この種の薄膜トランジスタにおいて、キャリアの動きを制御するゲート領域(チャネル)を構成する半導体膜としては水素化非晶質シリコンまたは多結晶シリコンが用いられている。この水素化非晶質シリコンまたは多結晶シリコンは、ガラス基板などの安価な基板上に形成することができる。
このうち、水素化非晶質シリコン膜は電気抵抗が大きいため、薄膜トランジスタのオフ電流を抑止しやすいが、大きなオン電流を得ることが容易ではない。また、水素化非晶質シリコン膜は、キャリアの移動度が1cm2/V・s前後と小さく、高速動作ができないため、その用途が限定されている。
一方、多結晶シリコン膜はキャリア移動度が大きく、低抵抗膜とすることができるため、微細なトランジスタによって大きな電流を高速で制御することができる。しかしながら、多結晶シリコン膜は、その結晶粒界面に多くの欠陥が存在しており、結晶粒の内部においても単結晶シリコンに比べると多くの欠陥がある。これらの欠陥はキャリアの輸送を妨げるだけでなく、pn接合特性を損なう原因となる。特に、トランジスタがオフ状態であるときに、pn接合の界面近傍において、これらの欠陥に起因する電子準位を介したキャリア輸送が発生し、このリーク電流がオフ電流の原因となる。
この多結晶シリコン膜の形成方法は、大きく2種類に分けることができる。その一つはプラズマCVD(化学気相成長)法や触媒CVD法などによって多結晶シリコン膜を基板上に直接形成する方法である。この方法で形成される多結晶シリコン膜は、結晶粒が数十nmと小さい。また、キャリア移動度は大きなもので30cm2/V・s程度であり、水素化非晶質シリコン膜に比べると数十倍であるものの、リーク電流の抑止などという点で課題があるため、実用化が阻まれている。
もう一つはプラズマCVD法などによって水素化非晶質シリコン膜または上述した微結晶粒の多結晶シリコン膜を形成した後、レーザ照射により結晶化または再結晶化する方法である。この方法で形成される多結晶シリコン膜は、結晶粒が大きく、キャリア移動度が100cm2/V・s以上の大きなものが得られている。
現在、多結晶シリコン薄膜トランジスタには、後者の方法で形成された多結晶シリコン膜が用いられており、微細化・集積化により、画素駆動用トランジスタのみならず、周辺回路も同一基板上に組み込まれた高機能なモノリシック型表示パネルが製造されている。後者の方法で得られる多結晶シリコン膜は、前者の方法で得られる多結晶シリコン膜に比べて結晶性が良く、薄膜トランジスタのオフ電流も小さくすることができる。しかしながら、一層の微細化および高機能化のためには、オフ電流のさらなる抑止およびばらつきの低減が必要とされている。
また、薄膜トランジスタのソース電極に接するソース領域と、ドレイン電極に接するドレイン領域とにおいて、接合部近辺の欠陥を減らすためには、不純物が接合部の形成に必要な量だけ添加され、余分な不純物は少ない方が好ましい。一方、ソース電極・ドレイン電極とソース領域・ドレイン領域との接触抵抗を充分小さくするためには、高濃度に不純物が添加されている膜とすることが好ましい。
これらの相反する要求に対応するため、例えば特許文献1には、多結晶シリコン膜中にイオン注入により形成されたソース領域・ドレイン領域と、これらとソース電極・ドレイン電極との間に、気相成長法により多結晶シリコン膜を更に形成し、ソース電極・ドレイン電極と接する側の多結晶シリコン膜の界面が高濃度でソース領域・ドレイン領域と接する側が低濃度になるように膜厚方向に不純物濃度勾配を持たせることによって、オフ電流を低減させた薄膜トランジスタが提案されている。
特開平6−224219号公報
上述したように、多結晶シリコン膜を用いた多結晶シリコン薄膜トランジスタでは、結晶欠陥による影響を受け易く、オフ電流を抑止することが容易ではない。多結晶シリコン膜の形成方法によっては、薄膜トランジスタのオフ電流を低減することができるが、モノリシック型表示パネルのように、高機能化・高集積化・微細化された回路では、多結晶シリコン薄膜トランジスタにおけるオフ電流の更なる抑止およびばらつきの低減が必要とされている。
本発明は、上記従来の問題を解決するもので、オフ電流をより低減させることができるトランジスタおよびその製造方法を提供することを目的とする。
なお、上記特許文献1に開示されている薄膜トランジスタは、オフ電流を低減させているものの、本発明で高濃度不純物添加膜と多結晶シリコン膜との間に設けられる水素化非晶質シリコン膜は、特許文献1に開示されている薄膜トランジスタのようにソース領域・ドレイン領域とソース電極・ドレイン電極とを繋ぐものではなく、その膜自体が接合形成を担っている。また、本発明では、多結晶シリコン膜と水素化非晶質シリコン膜という異種材料を用いて、上記特許文献1に比べてより大きなオフ電流低減効果を得ている。これらの点において、上記特許文献1に開示されている従来技術と本発明とはその構成が本質的に異なるものである。
本発明のトランジスタは、制御電極と多結晶シリコン膜とが絶縁膜を介して積層され、該制御電極の両側のうち一方側に一方駆動電極が設けられ、その他方側に他方駆動電極が設けられており、該一方駆動電極および他方駆動電極は該制御電極を介して互いに離間した状態で、該多結晶シリコン膜との間に水素化非晶質シリコン膜と不純物添加シリコン膜の積層構造がそれぞれ設けられており、そのことにより上記目的が達成される。
また、好ましくは、本発明のトランジスタにおいて、ボトムゲート型またはトップゲート型に構成されている。
さらに、好ましくは、本発明のトランジスタにおいて、基板上に前記制御電極としてのゲート電極が設けられ、該ゲート電極および基板上に前記絶縁膜を介して前記多結晶シリコン膜が設けられ、該多結晶シリコン膜上に、前記水素化非晶質シリコン膜と不純物添加シリコン膜との積層構造を介して前記一方駆動電極としてのソース電極が設けられ、かつ該積層構造とは別の、該水素化非晶質シリコン膜と不純物添加シリコン膜の積層構造を介して前記他方駆動電極としてのドレイン電極が設けられている。
さらに、好ましくは、本発明のトランジスタにおいて、基板上に前記多結晶シリコン膜が設けられ、該多結晶シリコン膜上に前記絶縁膜を介して前記制御電極としてのゲート電極が設けられ、該多結晶シリコン膜上に、前記水素化非晶質シリコン膜と不純物添加シリコン膜との積層構造を介して前記一方駆動電極としてのソース電極が設けられ、かつ該積層構造とは別の、該水素化非晶質シリコン膜と不純物添加シリコン膜の積層構造を介して前記他方駆動電極としてのドレイン電極が設けられている。
さらに、好ましくは、本発明のトランジスタにおいて、基板上に前記一方駆動電極としてのソース電極および前記他方駆動電極としてのドレイン電極が互いに離間した状態で設けられ、該ソース電極およびドレイン電極上にわたって、前記不純物添加シリコン膜と不純物添加シリコン膜との積層構造をそれぞれ介して前記多結晶シリコン膜が設けられ、該ソース電極とドレイン電極の間に位置する該多結晶シリコン膜上に前記絶縁膜を介して前記制御電極としてのゲート電極が設けられている。
さらに、好ましくは、本発明のトランジスタにおける水素化非晶質シリコン膜が化学気相成長法により形成されている。
さらに、好ましくは、本発明のトランジスタにおける水素化非晶質シリコン膜は不純物が無添加であるかまたは不純物濃度が0ppmを超えかつ100ppm以下である。
さらに、好ましくは、本発明のトランジスタにおける水素化非晶質シリコン膜は、前記多結晶シリコン膜と接する界面側よりも前記不純物添加シリコン膜と接する界面側で不純物濃度が高くなるように膜厚方向に不純物濃度勾配を有し、該多結晶シリコン膜と接する界面で不純物が無添加であるか、または不純物濃度が0ppmを超えかつ100ppm以下である。
さらに、好ましくは、本発明のトランジスタにおける水素化非晶質シリコン膜は、前記多結晶シリコン膜と接する界面側に少なくとも0nmを超えかつ5nm以下の厚みで不純物が無添加であるか、または不純物濃度が0ppmを超えかつ100ppm以下である領域を有する。
本発明のトランジスタの製造方法は、基板上に制御電極、絶縁膜および多結晶シリコン膜をこの順にまたはこれとは逆の順に形成する工程と、該制御電極の両側にそれぞれ、該多結晶シリコン膜に接して化学気相成長法により水素化非晶質シリコン膜をそれぞれ形成する工程と、該水素化非晶質シリコン膜に接して不純物添加シリコン膜をそれぞれ形成する工程と、該不純物添加シリコン膜に接して一方駆動電極および他方駆動電極をそれぞれ形成する工程とを有しており、そのことにより上記目的が達成される。なお、これらの各工程はこの順に行われてもよいが、この順に行われるとは限らず、各工程の一部または全部が前後逆であってもよい。
上記構成により、以下に、本発明の作用について説明する。
水素化非晶質シリコンは、シリコン原子によって構成されるネットワークに柔軟性があり、下地の表面状態に応じた構造で膜の成長が開始される。また、水素化非晶質シリコン膜は、活性な水素原子を含む環境で成長するため、その初期段階で下地の表面の一部が水素とも結合され、欠陥に関しては不活性な状態が形成される。その結果、多結晶シリコン膜と水素化非晶質シリコン膜とを積層すると、異種材料でありながら欠陥の少ない界面が形成される。
このような水素化非晶質シリコン膜の性質を利用して、トランジスタのソース電極・ドレイン電極に接する高濃度の不純物添加シリコン膜と、ゲート領域(チャネル領域)を構成する多結晶シリコン膜との間に、無添加または低濃度の不純物添加水素化非晶質シリコン膜を設ければ、水素化非晶質シリコン膜と多結晶シリコン膜および不純物添加シリコン膜との間に良好な界面状態が形成される。したがって、オフ電流の原因となる結晶欠陥が多数存在する多結晶シリコン膜と、ソース電極・ドレイン電極との接触抵抗低減化のために高濃度に不純物を添加すると欠陥が増大する不純物添加シリコン膜との接合部の形成を避けることにより、リーク電流の低減が図られる。
また、水素化非晶質シリコン膜は、化学気相成長法(CVD法)により多結晶シリコン膜および高濃度の不純物添加シリコン膜と連続して成膜することができる。
CVD法により基板上に直接形成した微結晶粒の多結晶シリコン膜を用いた薄膜トランジスタであっても、リーク電流を抑止して性能向上を図り、安価なプロセスで高性能な薄膜トランジスタを製造することが可能となる。また、レーザ照射により結晶化または再結晶化を行った比較的大きい結晶粒の多結晶シリコン膜を用いた薄膜トランジスタにおいては、オフ電流およびそのばらつきを低減し、より高機能・高集積化されたモノリシック化回路を実現することができる。
以上により、本発明によれば、トランジスタのソース領域・ドレイン領域を構成する不純物添加シリコン膜と、ゲート領域(チャネル領域)を構成する多結晶シリコン膜との間に、無添加または低濃度不純物添加の水素化非晶質シリコン膜を設けることによって、水素化非晶質シリコン膜と多結晶シリコン膜および不純物添加シリコン膜との間に良好な界面をそれぞれ形成して、各接合部でのリーク電流をより低減することができる。したがって、CVD法により基板上に直接形成した微結晶粒の多結晶シリコン膜を用いた薄膜トランジスタであっても、リーク電流を抑止して性能向上を図り、安価なプロセスで高性能な薄膜トランジスタを製造することができる。また、レーザ照射により結晶化または再結晶化を行った比較的大きい結晶粒の多結晶シリコン膜を用いた薄膜トランジスタにおいては、オフ電流およびそのばらつきを低減し、より高機能・高集積化されたモノリシック化回路を実現することができる。
以下に、本発明の薄膜トランジスタの実施形態1,2について図面を参照しながら説明する。
(実施形態1)
図1(d)は、本発明の薄膜トランジスタの実施形態1における概略構成を示す断面図である。
図1(d)は、本発明の薄膜トランジスタの実施形態1における概略構成を示す断面図である。
図1(d)において、薄膜トランジスタ10は、積層構造として、基板1上にゲート電極2と、ゲート絶縁膜3と、ゲート領域(チャネル領域)を構成する多結晶シリコン膜4と、水素化非晶質シリコン膜5s,5dと、ソース領域・ドレイン領域を構成する高濃度不純物添加シリコン膜6s,6dと、層間絶縁膜7と、ソース電極8sおよびドレイン電極8dとを有している。
この薄膜トランジスタ10について更に説明すると、薄膜トランジスタ10は、ボトムゲート型(逆スタガ型)であって、基板1上にゲート電極2が設けられ、そのゲート電極2上にゲート絶縁膜3を介して多結晶シリコン膜4が設けられている。さらに、薄膜トランジスタ10は、その多結晶シリコン膜4上に、多結晶シリコン4の中央部上で二つに分断された状態で、水素化非晶質シリコン膜5s,5dおよび高濃度不純物添加シリコン膜6s,6dが設けられている。その高濃度不純物添加シリコン膜6s,6d上に各層間絶縁膜7をそれぞれ介してソース電極8sおよびドレイン電極8dがそれぞれ設けられている。また、ソース電極8sおよびドレイン電極8dがそれぞれ層間絶縁膜7に設けられた各コンタクトホール部をそれぞれ介してソース側高濃度不純物添加シリコン膜6sおよびドレイン側高濃度不純物添加シリコン膜6dにそれぞれ接続されている。
上記構成の薄膜トランジスタの製造工程について図1(a)〜(d)を用いて説明する。
まず、図1(a)に示すように、ガラス基板1上にスパッタリング法によりモリブデンを厚み50nmに堆積し、これをパターン化してゲート電極2を形成する。なお、図1には示されていないが、モリブデンを堆積する前にプラズマCVD法などでシリコン酸化膜をガラス基板表面に堆積させる場合もある。また、電極材料として、タングステンやタンタルなどを用いてもよい。さらに、電極の電気抵抗を小さくするためにアルミニウムなどを用いてもよい。
次に、図1(b)に示すように、ゲート絶縁膜3として厚み80nmの酸化シリコン膜をプラズマCVD法により形成する。成膜条件は、例えば原料ガスとして3sccmのSiH4と50sccmのN2Oとを反応室に導入し、ガス圧力を50Pa、放電電力を50W、基板温度を300℃とする。この酸化シリコン膜は、テトラエトキシシラン(TEOS)を原料としたプラズマCVD法によって形成してもよい。また、プラズマCVD法や触媒CVD法などで形成された窒化シリコン(SiNx)膜をゲート絶縁膜3として用いることもできる。
次に、真空状態を保ったまま、同じCVD装置の別反応室に基板を移送して、多結晶シリコン膜4をCVD法により堆積する。この多結晶シリコン膜4の堆積は、2段階で行う。まず最初に結晶の種となる膜の堆積を行い、次に、本体部分となる多結晶シリコンの堆積を行う。
まず、結晶の種となる膜は、例えば原料ガスとして0.5sccmのSiH4と300sccmのH2とを反応室に導入し、ガス圧力を250Pa、放電電力を200W、基板温度を300℃として、厚み2nmに形成する。この膜の堆積工程を省いて、以下に説明する本体部分の多結晶シリコン膜を直接形成すると、下地との界面付近に薄い非晶質の層ができる場合がある。したがって、下地との界面から多結晶シリコンを成長させるためには、結晶の種となる膜を形成しておく方が確実であり、好ましい。
次に、本体部分となる多結晶シリコンは、例えば原料ガスとして2sccmのSiH4と297sccmのH2とを反応室に導入し、その他の条件は結晶の種となる膜を堆積するときと同様にして厚み60nmに形成する。このとき、多結晶シリコン膜4をp−型またはn−型とするために、ガスにB2H6またはPH3を微量に添加する場合があるが、通常、その添加量はSiH4ガスに対して50ppm以下であることが多い。
なお、多結晶シリコン膜4の堆積については、触媒CVD法やイオンアシストプラズマCVD法により高品質な多結晶シリコン膜4を堆積する方法が開発されており、これらの方法を用いて形成することも可能である。また、このようにして形成された多結晶シリコン膜4をレーザ照射にて再結晶化させることにより、さらに結晶粒がより大きい多結晶シリコン膜4を得ることもできる。
続いて、多結晶シリコン膜4上に、水素化非晶質シリコン膜5s,5dとなる水素化非晶質シリコン膜5をCVD法により堆積する。本実施形態1では、無添加の水素化非晶質シリコン膜5を厚み25nmに堆積する。これの成膜条件は、例えば原料ガスとして10sccmのSiH4と30sccmのH2とを反応室に導入し、ガス圧力を50Pa、放電電力を40W、基板温度を230℃とする。
本実施形態1では、膜全体を無添加の水素化非晶質シリコン膜5としているが、この部分は接合部となるため、膜の特性と不純物の添加方法とによって薄膜トランジスタ10の特性が大きな影響を受ける。このため、水素化非晶質シリコン膜5中への不純物添加は、薄膜トランジスタ10の特性を考慮して、適切な量と膜厚方向の分布とを決定する必要がある。
何れの場合も、多結晶シリコン膜4側よりも、この後に形成される高濃度不純物添加シリコン膜6側で濃度が高くなるような分布で不純物濃度勾配を有していることが好ましい。多結晶シリコン膜4と接する界面近傍で水素化非晶質シリコン膜5の不純物濃度が高くなると、高濃度不純物添加シリコン膜6を多結晶シリコン膜4上に直接形成した場合との差異が小さくなる。したがって、多結晶シリコン膜4と接する界面での不純物濃度が無添加または100ppm以下になるように設定することが好ましい。この場合、水素化非晶質シリコン膜5の成膜時に、SiH4に対する不純物ガス比で100ppm以下に調整することができる。さらに、界面近傍のみ無添加にして、無添加部分で多結晶シリコン膜4と接触させるようにすることも効果的である。この場合、少なくとも5nm以上の厚みで無添加部を形成することが効果的である。
続いて、高濃度の不純物添加シリコン膜6をCVD法により形成する。この高濃度不純物添加シリコン膜6は、ソース電極8sおよびドレイン電極8dと低い電気抵抗で接触させるための膜であり、高濃度に不純物添加された膜であれば、非晶質膜であっても多結晶膜であっても用いることができる。水素化非晶質シリコンで構成する場合には、下地の水素化非晶質シリコン膜5から連続して堆積することができ、不純物濃度が連続した分布とすることも可能である。
本実施形態1では、高濃度不純物添加シリコン膜6には、多結晶シリコンよりも結晶粒が小さく、非晶質と混在している微結晶混合質シリコン膜を用いる。その成膜条件は、例えば原料ガスとして3sccmのSiH4と0.003sccmのPH3と47sccmのH2とを反応室に導入し、ガス圧力を50Pa、放電電力を150W、基板温度を230℃として、堆積する。ここで、PH3をB2H6に置き換えれば、同条件でP型の微結晶混合質シリコン膜を堆積させることができる。
上記多結晶シリコン膜4、低濃度不純物添加または無添加の水素化非晶質シリコン膜5および高濃度不純物添加シリコン膜(微結晶混合質シリコン膜)6は、27.12MHzのプラズマ励起周波数で形成することが好ましい。通常の13.56MHz周波数でも同様な条件で所望の性質の膜を得ることができるが、多結晶シリコン膜4と微結晶混合質シリコン膜6については、高い周波数の方がより結晶化が促進され、水素化非晶質シリコン膜5については高い成長速度で形成することができる。ゲート絶縁膜(酸化シリコン膜)3は例えば13.56MHzで形成されるが、27.12MHzでも形成可能である。
次に、図1(c)に示すように、ゲート絶縁膜3から高濃度不純物添加シリコン膜6までの積層膜を、トランジスタ部分のみ島状に残してエッチングにより除去する。なお、ゲート絶縁膜3は透明膜であるため、全体または一部の厚さまでを残してもよい。続いて、ゲート電極3上部において水素化非晶質シリコン膜5および高濃度不純物添加シリコン膜6をエッチングにより除去して、ソース領域のシリコン膜5s、6sおよびドレイン領域のシリコン膜5d、6dに互いに離間(分断)させる。
さらに、図1(d)に示すように、上記多結晶シリコン膜4、ソース領域のシリコン膜6sおよびドレイン領域のシリコン膜6d上に層間絶縁膜7を堆積し、ソース領域のシリコン膜6sとドレイン領域のシリコン膜6dに対して各コンタクトホールをエッチングによりそれぞれ形成する。層間絶縁膜7としては、ゲート絶縁膜3と同じ方法により酸化シリコン膜を堆積する。また、ゲート絶縁膜3と同様に、層間絶縁膜7としてテトラエトキシシラン(TEOS)を原料とした酸化シリコン膜や窒化シリコン(SiNx)膜などを用いることもできる。
最後に、チタン/アルミニウム/チタンの3層を各100nmの厚みに堆積し、エッチングによりパターン化してソース電極8sおよびドレイン電極8dを形成する。ソース電極8sはコンタクトホールを介してソース領域のシリコン膜6sに接続され、ドレイン電極8dはコンタクトホールを介してドレイン領域のシリコン膜6dに接続されている。
このようにして作製された本実施形態1の薄膜トランジスタ10の特性について、図2に*印で示している。また、多結晶シリコン膜3上に多結晶シリコンからなる高濃度不純物添加シリコン膜を直接堆積して作製した従来の薄膜トランジスタの特性について、図2に×印で示している。この場合、図2の横軸はゲート電圧(V)を示し、縦軸はドレイン電流(A)を示している。
図2から、本実施形態1の薄膜トランジスタ10は、従来の薄膜トランジスタに比べて、オフ電流が著しく低減されていることが分かる。
(実施形態2)
上記実施形態1では薄膜トランジスタ10がボトムゲート型(逆スタガ型)の場合(図1)について説明したが、本実施形態2では薄膜トランジスタがトップゲート型(プレーナ型)の場合について説明する。
上記実施形態1では薄膜トランジスタ10がボトムゲート型(逆スタガ型)の場合(図1)について説明したが、本実施形態2では薄膜トランジスタがトップゲート型(プレーナ型)の場合について説明する。
図3(d)は、本発明の薄膜トランジスタの実施形態2における概略構成を示す断面図である。
図3(d)において、薄膜トランジスタ20は、基板11上に、ゲート領域(チャネル領域)を構成する多結晶シリコン膜14と、ゲート絶縁膜13と、ゲート電極12と、水素化非晶質シリコン膜15s,15dと、ソース領域、ドレイン領域を構成する高濃度不純物添加シリコン膜16s,16dと、層間絶縁膜17と、ソース電極18sおよびドレイン電極18dとを有している。
この薄膜トランジスタ20について更に説明すると、薄膜トランジスタ20は、トップゲート型(プレーナ型)であって、基板11上に多結晶シリコン膜14が設けられ、その多結晶シリコン膜14上にゲート絶縁膜13を介してゲート電極12が設けられている。また、多結晶シリコン膜14上に、多結晶シリコン14の中央部上で二つに分断(離間)された状態、即ちゲート電極12の両側にそれぞれ、水素化非晶質シリコン膜15sおよび高濃度不純物添加シリコン膜16sの積層構造と水素化非晶質シリコン膜15dおよび高濃度不純物添加シリコン膜16dの積層構造とがそれぞれ設けられている。その高濃度不純物添加シリコン膜16s,16d上に層間絶縁膜17を介してソース電極18sおよびドレイン電極18dが設けられ、それぞれが、層間絶縁膜17に設けられた各コンタクトホール部をそれぞれ介してソース領域側の高濃度不純物添加シリコン膜16sおよびドレイン領域側の高濃度不純物添加シリコン膜16dとそれぞれ接続されている。
上記構成により、本実施形態2の薄膜トランジスタ20の製造工程について、図3(a)〜図3(d)を用いて説明する。各部分の形成条件は、基本的に上記実施形態1で説明した図1の薄膜トランジスタ10の製造工程と基本的に同様である。
まず、図3(a)に示すように、基板11上に多結晶シリコン膜14、ゲート絶縁膜13およびゲート電極12をこの順に積層し、図3(b)に示すようにゲート電極12およびゲート絶縁膜13をパターン化する。その後、図3(c)に示すように多結晶シリコン膜14をトランジスタ領域のみ残して除去し、素子分離する。
次に、図示していないが、水素化非晶質シリコン膜15および高濃度不純物添加シリコン膜16を積層し、図3(c)に示すように、これらをそれぞれパターン化して、ソース領域側の水素化非晶質シリコン膜15sおよび高濃度不純物添加シリコン膜16sと、ドレイン領域側の水素化非晶質シリコン膜15dおよび高濃度不純物添加シリコン膜16dとをそれぞれ形成する。
その後、図3(d)に示すように、ゲート電極12高濃度不純物添加シリコン膜16s,16d上に層間絶縁膜17を堆積させ、ソース領域側の高濃度不純物添加シリコン膜16sとドレイン領域側の高濃度不純物添加シリコン膜16dとにそれぞれ接続させるための各コンタクトホールをエッチングによりそれぞれ形成する。この上にソース電極18sおよびドレイン電極18dとなる金属膜を堆積させ、これらをそれぞれパターン化してソース電極18sおよびドレイン電極18dをそれぞれ形成する。
以上により、本実施形態1、2によれば、ソース電極8s(または18s)およびドレイン電極8d(または18d)にそれぞれ接する高濃度不純物添加シリコン膜6s,6d(または16s,16d)と、多結晶シリコン膜4(または14)との間に、無添加または低濃度(100ppm以下)不純物添加水素化非晶質シリコン層5s,5d(または15s,15d)を化学気相成長法により形成する。ソース領域およびドレイン領域を構成する高濃度不純物添加シリコン膜とチャネル領域を構成する多結晶シリコン膜4(または14)との界面特性を改善し、オフ電流の少ない薄膜トランジスタ10(または20)を得ることができる。
なお、本発明は、上記実施形態1,2に示した構成に限らず、多結晶シリコン膜を用いたあらゆる構造の薄膜トランジスタに適用することができる。例えば、基板上にソース電極およびドレイン電極が互いに離間した状態で設けられ、そのソース電極およびドレイン電極上にわたって高濃度の不純物添加シリコン膜と低濃度不純物添加または無添加の水素化非晶質シリコン膜との積層構造をそれぞれ介して多結晶シリコン膜が設けられ、ソース電極とドレイン電極の間の多結晶シリコン膜上にゲート絶縁膜を介してゲート電極が設けられたスタガ型(トップゲート型)の構成などであってもよい。
例えば液晶表示装置やエレクトロルミネッセンス表示装置などの表示装置に用いられる薄膜トランジスタなどのトランジスタの分野において、ソース領域・ドレイン領域を構成する高濃度不純物添加シリコン膜とチャネル領域を構成する多結晶シリコン膜との界面特性を改善し、オフ電流のより少ないトランジスタを得ることができる。
1,11 ガラス基板
2,12 ゲート電極(制御電極)
3,13 ゲート絶縁膜
4,14 多結晶シリコン膜
5 水素化非晶質シリコン膜
6 高濃度不純物添加シリコン膜
5s,15s ソース領域側の水素化非晶質シリコン膜
5d,15d ドレイン領域側の水素化非晶質シリコン膜
6s,16s ソース領域側の高濃度の不純物添加シリコン膜
6d,16d ドレイン領域側の高濃度の不純物添加シリコン膜
7,17 層間絶縁膜
8s,18s ソース電極(一方駆動電極)
8d,18d ドレイン電極(他方駆動電極)
10,20 薄膜トランジスタ
2,12 ゲート電極(制御電極)
3,13 ゲート絶縁膜
4,14 多結晶シリコン膜
5 水素化非晶質シリコン膜
6 高濃度不純物添加シリコン膜
5s,15s ソース領域側の水素化非晶質シリコン膜
5d,15d ドレイン領域側の水素化非晶質シリコン膜
6s,16s ソース領域側の高濃度の不純物添加シリコン膜
6d,16d ドレイン領域側の高濃度の不純物添加シリコン膜
7,17 層間絶縁膜
8s,18s ソース電極(一方駆動電極)
8d,18d ドレイン電極(他方駆動電極)
10,20 薄膜トランジスタ
Claims (11)
- 制御電極と多結晶シリコン膜とが絶縁膜を介して積層され、該制御電極の両側のうち一方側に一方駆動電極が設けられ、その他方側に他方駆動電極が設けられており、該一方駆動電極および他方駆動電極は該制御電極を介して互いに離間した状態で、該多結晶シリコン膜との間に水素化非晶質シリコン膜と不純物添加シリコン膜の積層構造がそれぞれ設けられているトランジスタ。
- ボトムゲート型に構成された請求項1に記載のトランジスタ。
- トップゲート型に構成された請求項1に記載のトランジスタ。
- 基板上に前記制御電極としてのゲート電極が設けられ、該ゲート電極および基板上に前記絶縁膜を介して前記多結晶シリコン膜が設けられ、該多結晶シリコン膜上に、前記水素化非晶質シリコン膜と不純物添加シリコン膜との積層構造を介して前記一方駆動電極としてのソース電極が設けられ、かつ該積層構造とは別の、該水素化非晶質シリコン膜と不純物添加シリコン膜の積層構造を介して前記他方駆動電極としてのドレイン電極が設けられている請求項2に記載のトランジスタ。
- 基板上に前記多結晶シリコン膜が設けられ、該多結晶シリコン膜上に前記絶縁膜を介して前記制御電極としてのゲート電極が設けられ、該多結晶シリコン膜上に、前記水素化非晶質シリコン膜と不純物添加シリコン膜との積層構造を介して前記一方駆動電極としてのソース電極が設けられ、かつ該積層構造とは別の、該水素化非晶質シリコン膜と不純物添加シリコン膜の積層構造を介して前記他方駆動電極としてのドレイン電極が設けられている請求項3に記載のトランジスタ。
- 基板上に前記一方駆動電極としてのソース電極および前記他方駆動電極としてのドレイン電極が互いに離間した状態で設けられ、該ソース電極およびドレイン電極上にわたって、前記不純物添加シリコン膜と不純物添加シリコン膜との積層構造をそれぞれ介して前記多結晶シリコン膜が設けられ、該ソース電極とドレイン電極の間に位置する該多結晶シリコン膜上に前記絶縁膜を介して前記制御電極としてのゲート電極が設けられている請求項3に記載のトランジスタ。
- 前記水素化非晶質シリコン膜が化学気相成長法により形成されている請求項1に記載のトランジスタ。
- 前記水素化非晶質シリコン膜は不純物が無添加であるかまたは不純物濃度が0ppmを超えかつ100ppm以下である請求項1に記載のトランジスタ。
- 前記水素化非晶質シリコン膜は、前記多結晶シリコン膜と接する界面側よりも前記不純物添加シリコン膜と接する界面側で不純物濃度が高くなるように膜厚方向に不純物濃度勾配を有し、該多結晶シリコン膜と接する界面で不純物が無添加であるか、または不純物濃度が0ppmを超えかつ100ppm以下である請求項1に記載のトランジスタ。
- 前記水素化非晶質シリコン膜は、前記多結晶シリコン膜と接する界面側に少なくとも0nmを超えかつ5nm以下の厚みで不純物が無添加であるか、または不純物濃度が0ppmを超えかつ100ppm以下である領域を有する請求項9に記載のトランジスタ。
- 基板上に制御電極、絶縁膜および多結晶シリコン膜をこの順にまたはこれとは逆の順に形成する工程と、
該制御電極の両側にそれぞれ、該多結晶シリコン膜に接して化学気相成長法により水素化非晶質シリコン膜をそれぞれ形成する工程と、
該水素化非晶質シリコン膜に接して不純物添加シリコン膜をそれぞれ形成する工程と、
該不純物添加シリコン膜に接して一方駆動電極および他方駆動電極をそれぞれ形成する工程とを有するトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003286284A JP2005057056A (ja) | 2003-08-04 | 2003-08-04 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003286284A JP2005057056A (ja) | 2003-08-04 | 2003-08-04 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005057056A true JP2005057056A (ja) | 2005-03-03 |
Family
ID=34365634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003286284A Withdrawn JP2005057056A (ja) | 2003-08-04 | 2003-08-04 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005057056A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008123088A1 (ja) * | 2007-04-04 | 2008-10-16 | Sony Corporation | 薄膜トランジスタおよびその製造方法ならびに表示装置 |
JP2010113253A (ja) * | 2008-11-07 | 2010-05-20 | Hitachi Displays Ltd | 表示装置及び表示装置の製造方法 |
KR101054798B1 (ko) | 2005-12-01 | 2011-08-05 | 사천홍시현시기건유한공사 | 다결정 실리콘 박막 트랜지스터 및 그 제조방법 |
WO2011141948A1 (ja) * | 2010-05-10 | 2011-11-17 | パナソニック株式会社 | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 |
JP2011258907A (ja) * | 2010-06-04 | 2011-12-22 | Samsung Mobile Display Co Ltd | 薄膜トランジスター、それを備えた表示装置およびその製造方法 |
CN102576733A (zh) * | 2009-07-24 | 2012-07-11 | 株式会社V技术 | 薄膜晶体管、其制造方法及液晶显示装置 |
JP2012244123A (ja) * | 2011-05-24 | 2012-12-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
KR101475411B1 (ko) * | 2008-07-15 | 2014-12-22 | 삼성전자주식회사 | 폴리 실리콘 박막 트랜지스터 및 그 제조방법 |
JP2014241440A (ja) * | 2008-08-08 | 2014-12-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR101544055B1 (ko) | 2009-02-17 | 2015-08-13 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이의 제조방법 및 이를 이용한 액정표시장치 |
WO2019056447A1 (zh) * | 2017-09-20 | 2019-03-28 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及其制造方法 |
-
2003
- 2003-08-04 JP JP2003286284A patent/JP2005057056A/ja not_active Withdrawn
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101054798B1 (ko) | 2005-12-01 | 2011-08-05 | 사천홍시현시기건유한공사 | 다결정 실리콘 박막 트랜지스터 및 그 제조방법 |
KR101450043B1 (ko) * | 2007-04-04 | 2014-10-13 | 소니 주식회사 | 박막 트랜지스터 및 그 제조 방법 및 표시 장치 |
JP2008258345A (ja) * | 2007-04-04 | 2008-10-23 | Sony Corp | 薄膜トランジスタおよびその製造方法ならびに表示装置 |
WO2008123088A1 (ja) * | 2007-04-04 | 2008-10-16 | Sony Corporation | 薄膜トランジスタおよびその製造方法ならびに表示装置 |
KR101475411B1 (ko) * | 2008-07-15 | 2014-12-22 | 삼성전자주식회사 | 폴리 실리콘 박막 트랜지스터 및 그 제조방법 |
JP2014241440A (ja) * | 2008-08-08 | 2014-12-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2010113253A (ja) * | 2008-11-07 | 2010-05-20 | Hitachi Displays Ltd | 表示装置及び表示装置の製造方法 |
KR101544055B1 (ko) | 2009-02-17 | 2015-08-13 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이의 제조방법 및 이를 이용한 액정표시장치 |
CN102576733A (zh) * | 2009-07-24 | 2012-07-11 | 株式会社V技术 | 薄膜晶体管、其制造方法及液晶显示装置 |
WO2011141948A1 (ja) * | 2010-05-10 | 2011-11-17 | パナソニック株式会社 | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 |
US8906719B2 (en) | 2010-06-04 | 2014-12-09 | Samsung Display Co., Ltd. | Thin film transistor and display device using the same and method for manufacturing the same |
JP2011258907A (ja) * | 2010-06-04 | 2011-12-22 | Samsung Mobile Display Co Ltd | 薄膜トランジスター、それを備えた表示装置およびその製造方法 |
JP2012244123A (ja) * | 2011-05-24 | 2012-12-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US9525023B2 (en) | 2011-05-24 | 2016-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2019056447A1 (zh) * | 2017-09-20 | 2019-03-28 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及其制造方法 |
US10629746B2 (en) | 2017-09-20 | 2020-04-21 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7078280B2 (en) | Vertical replacement-gate silicon-on-insulator transistor | |
KR100327086B1 (ko) | 박막 반도체 장치의 제조방법, 박막 반도체 장치,액정표시장치 및 전자기기 | |
US20160133753A1 (en) | Semiconductor devices containing an epitaxial perovskite/doped strontium titanate structure | |
EP0473988A1 (en) | Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region | |
US7122864B2 (en) | Semiconductor substrate having a partial SOI structure, method of manufacturing the same, a semiconductor device having a partial SOI structure, and method of manufacturing the same | |
JP2008124392A (ja) | 半導体装置、その製造方法及び表示装置 | |
JP5820402B2 (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 | |
US20160035872A1 (en) | Method for the formation of silicon and silicon-germanium fin structures for finfet devices | |
JP2005057056A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2004349291A (ja) | 半導体装置およびその製造方法 | |
JP5466933B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
US20070066023A1 (en) | Method to form a device on a soi substrate | |
JP3761168B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP3790238B2 (ja) | 半導体装置 | |
JP2010135502A (ja) | 半導体素子およびその製造方法 | |
CN105810735B (zh) | 金属栅极及其制造方法 | |
JP5832780B2 (ja) | 半導体装置の製造方法 | |
JP2002299235A (ja) | 半導体薄膜形成方法及び薄膜半導体装置 | |
JPH06260644A (ja) | 半導体装置の製造方法 | |
JPH04286339A (ja) | 半導体装置及びその製造方法 | |
JP2007180422A (ja) | 半導体素子及びその製造方法 | |
JPH06291316A (ja) | 薄膜状絶縁ゲイト型半導体装置およびその作製方法 | |
JPH04323875A (ja) | 半導体装置の製造方法 | |
JP2585860B2 (ja) | 半導体装置およびその作製方法 | |
JPH04214673A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061107 |