JPH1197702A

JPH1197702A - 半導体装置およびその作製方法

Info

Publication number: JPH1197702A
Application number: JP27344497A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Hisashi Otani; 久大谷; Kenji Fukunaga; 健司福永
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1997-09-19
Filing date: 1997-09-19
Publication date: 1999-04-09
Anticipated expiration: 2017-09-19
Also published as: JP4159633B2

Abstract

(57)【要約】【課題】補助容量の劣化を抑制し、且つ、回路設計の
自由度を向上させるための構成を提供する。【解決手段】ＴＦＴのチャネル形成領域１７にはしき
い値電圧を制御するための不純物元素が添加され、補助
容量の下部電極１８には意図的に当該不純物元素が添加
されない。こうすることで補助容量の上部電極１３に印
加する電圧を低減することができ、補助容量の耐圧不良
による劣化を防ぐことができる。また、補助容量用の電
源と他の回路の電源との共用が容易となり、回路設計の
自由度を広げることができる。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本願発明は半導体薄膜を利用
した半導体装置およびその作製方法に関する技術であ
る。なお、本明細書中において「半導体装置」とは、半
導体特性を利用して機能しうる装置全てを指す。従っ
て、本明細書中に記載されたＴＦＴ、ＡＭＬＣＤ及び電
子機器は、全て半導体装置の範疇に含むものとする。

【０００２】

【従来の技術】近年、基板上に形成した薄膜トランジス
タ（ＴＦＴ）で半導体回路を形成する技術の進歩が著し
い。特に、薄膜半導体として結晶性珪素膜（ポリシリコ
ン膜等）を用い、同一基板上に周辺駆動回路と画素マト
リクス回路とを搭載したアクティブマトリクス型表示装
置が実用化レベルに達している。

【０００３】中でもアクティブマトリクス型液晶表示装
置（以下、ＡＭＬＣＤと呼ぶ）はノートパソコン、プロ
ジェクター、携帯機器等の表示ディスプレイ用として活
発に製品化が進められている。

【０００４】上述のＡＭＬＣＤは液晶層に印加した電圧
によって液晶層の光学応答特性を変化させ、光のオン／
オフ制御を行う点に特徴がある。また、通常は液晶層に
保持した電荷の漏れを補うため、補助容量（必要に応じ
てＣｓと略記する）を各画素に設ける構成となる。

【０００５】ここで従来の補助容量の構造について図３
を用いて説明する。図３において３０１は絶縁表面を有
する基板、３０２はソース領域、３０３はチャネル形成
領域、３０４はドレイン領域、３０５はゲイト絶縁膜、
３０６はゲイト電極、３０７は層間絶縁膜、３０８はソ
ース電極、３０９はドレイン電極、３１０は層間絶縁
膜、３１１は画素電極である。

【０００６】また、３１２は補助容量の下部電極（以
下、Ｃｓ下部電極と呼ぶ）として機能する領域、３１３
は補助容量の上部電極（以下、Ｃｓ上部電極と呼ぶ）で
あり、ゲイト絶縁膜３０５を誘電体として容量を形成し
ている。この場合、Ｃｓ下部電極３１２はＴＦＴのソー
ス／ドレイン領域と同じ材料で構成され、Ｃｓ上部電極
３１３はＴＦＴのゲイト電極３０５と同じ材料で構成さ
れる。

【０００７】この様な構造の補助容量を形成する場合、
Ｃｓ下部電極の構成には二つの方式がある。第１はＣｓ
下部電極となる珪素膜中に高濃度の不純物（ソース／ド
レイン領域と同じ導電型を呈する不純物）を添加して導
電性を持たせる方式、第２はＣｓ上部電極を固定電位に
保持してＣｓ下部電極の主表面（ゲイト絶縁膜との界
面）に常にチャネルを形成させて導電性を持たせる方式
である。

【０００８】しかしながら、第１の方式はＣｓ下部電極
となる珪素膜中に不純物を選択的に添加する工程が増え
るため製造マスク数が増加する。一方、第２の方式はＣ
ｓ上部電極下に不純物を添加する必要がないため工程が
簡略である。そのため、第２の方式を用いる場合が多
い。

【０００９】

【発明が解決しようとする課題】上述の第２の方式を用
いる場合、Ｃｓ上部電極を固定電位に保持しておくため
の電源が必要となる。例えばＮチャネル型ＴＦＴのしき
い値電圧は２Ｖ程度なので、Ｃｓ上部電極はソース／ド
レイン領域の電位よりも常に２Ｖ以上高い電位に保持し
ておかなければならない。

【００１０】そのため、現状では液晶層のしきい値電圧
とＴＦＴのしきい値電圧とを考慮して最低でも８〜１０
Ｖの電源が必要となる。この事が以下に説明する様な問
題を生じてしまう。

【００１１】まず、液晶層には焼きつき防止のために極
性を反転させた電圧が交互に印加される。通常は液晶層
の種類にもよるが−５〜５Ｖ程度の範囲で印加電圧が変
動する。そのため、例えばＣｓ上部電極が１０Ｖに保持
されている場合には最大で１５Ｖ近い電圧がＣｓ上部電
極とＣｓ下部電極との間に印加される。これによりゲイ
ト絶縁膜の劣化が起こり、Ｃｓ上部電極とＣｓ下部電極
との間でリーク電流の増加や短絡といった問題が起こり
うる。

【００１２】次に、回路の低消費電力化を考えると動作
電圧を低くする要求が高まっている。今後、動作電圧を
低くすることができれば、駆動回路等に必要な電源も3.
5 Ｖ電源や５Ｖ電源になると予想される。ところが、Ｃ
ｓを形成するためにはそのためだけに１０Ｖ電源が必要
となり、電源の必要数が増えて非常に効率が悪い。その
様な効率の悪さは回路設計の自由度を損なうことにつな
がる。

【００１３】以上の様に、図３に示した構造においてＣ
ｓ上部電極３１３が高い固定電位に保持されるという事
は好ましいものではない。

【００１４】そこで本願発明では、液晶表示装置の各画
素に具備される補助容量の構成に関する技術を開示し、
補助容量の劣化を抑えるための技術を提供することを課
題としている。また、同時にその様な液晶表示装置の回
路設計の自由度を高めるための構成を提供することを課
題とする。

【００１５】

【課題を解決するための手段】本発明者らの知見によれ
ば、結晶性珪素膜（ポリシリコン膜）を活性層として利
用したＴＦＴはしきい値電圧（Ｖth）がマイナス方向に
シフトする傾向にある。そのため、しきい値電圧を制御
するためにチャネル形成領域に対して意図的に不純物を
添加する技術（チャネルドープ技術）が知られている。

【００１６】しかしながら、補助容量に関してはしきい
値電圧がマイナス側にシフトしていることは好ましい。
なぜならば、Ｃｓ上部電極の固定電位を下げることが可
能となるからである。本願発明は、この様なしきい値電
圧のシフトを積極的に利用することを前提とした技術で
ある。

【００１７】即ち、本願発明の構成では、ＴＦＴのチャ
ネル形成領域のみにしきい値電圧を制御するための不純
物元素を添加し、Ｃｓの下部電極となる珪素膜中には前
記不純物元素を添加しない点に特徴がある。意図的にこ
の様な状態とすることで、Ｃｓ上部電極に印加する固定
電位を低くすることが可能である。

【００１８】従って、本明細書で開示する発明の構成
は、画素マトリクス回路を構成する複数の画素のそれぞ
れに、少なくとも一つのＴＦＴと、一対の電極間に誘電
体を挟持してなる補助容量と、を有する半導体装置であ
って、前記ＴＦＴのソース領域、チャネル形成領域及び
ドレイン領域と、前記補助容量を構成する一方の電極と
は、共通の半導体膜から構成され、前記ＴＦＴのゲイト
電極と前記補助容量を構成する他方の電極とは、共通の
導電性膜から構成され、前記ソース領域、チャネル形成
領域及びドレイン領域のみにしきい値電圧を制御するた
めの不純物元素が添加されていることを特徴とする。

【００１９】また、他の発明の構成は、絶縁表面を有す
る基板上に結晶性半導体膜を形成する工程と、前記結晶
性半導体膜において、後に補助容量を形成する領域上に
選択的にマスクを形成する工程と、前記結晶性半導体膜
に対してしきい値電圧を制御するための不純物元素を添
加する工程と、を有し、前記不純物元素の添加工程にお
いて当該不純物元素が添加された領域をソース領域、チ
ャネル形成領域及びドレイン領域として利用し、当該不
純物元素が添加されなかった領域を補助容量を形成する
ための電極として利用することを特徴とする。

【００２０】

【発明の実施の形態】

【００２１】本願発明の実施形態について図１を用いて
説明する。図１（Ａ）は画素マトリクス回路を構成する
画素ＴＦＴの上面図である。下層から順に、活性層（珪
素を主成分とする半導体膜）１１、ゲイト電極（アルミ
ニウムを主成分とする金属膜）１２、補助容量の上部電
極１３、ソース電極１４、ドレイン電極１５、画素電極
（点線で示される）１６である。

【００２２】活性層１１はドレイン領域（ドレイン電極
１５と接続している領域）から延在して補助容量の下部
電極として機能する。活性層１１のうち、補助容量の上
部電極１３と重畳する領域が下部電極として機能する領
域である。

【００２３】そして、図１（Ａ）をＡ−Ａ’で切断した
断面図が図１（Ｂ）である。なお、便宜上、縮尺は図１
（Ａ）と対応していないが、図１（Ａ）と同じ部分には
同一の符号を付してある。

【００２４】図１（Ｂ）の構造において、１７で示され
る領域はチャネル形成領域であり、本願発明ではしきい
値電圧を制御するための不純物が添加されている（dope
d regionと記す）。また、１８で示される領域は補助容
量の下部電極として機能する領域であり、しきい値電圧
制御用の不純物は意図的に添加されていない（undoped
rejionと記す）。

【００２５】本願発明では補助容量の上部電極１３を固
定電位に保持することで、下部電極１８の主表面にチャ
ネルが常に形成された状態として補助容量を形成する。
この時、図１（Ｂ）の構成とすることで、チャネルを形
成するに必要なしきい値電圧を引き下げることが可能と
なり、上部電極１３の電位を下げることができる。

【００２６】ただし、この構成ではＮチャネル型ＴＦＴ
の場合にチャネルを低電圧で形成しやすい（ノーマリオ
ンになりやすい）という背景がある。これはゲイト電極
と活性層との仕事関数差やゲイト絶縁膜中の固定電荷等
の影響による。

【００２７】そのため、チャネル形成領域１７にはしき
い値電圧制御用の不純物（１３族から選ばれた元素）を
添加してしきい値電圧をプラス側に移動させる。逆に、
下部電極１８は上述の様な活性層の性質を逆手にとっ
て、意図的にしきい値電圧制御用の不純物を添加しない
構成とするのである。

【００２８】以上の様に、本願発明を実施することで補
助容量の上部電極に印加する電圧（接地電位に対する電
位）を下げることが可能となる。その結果、補助容量に
かかる電圧を引き下げることができ、ゲイト絶縁膜（補
助容量の誘電体）の劣化による補助容量の劣化を防ぐこ
とができる。

【００２９】また、補助容量を形成するために特に高電
圧電源を用意する必要がなく、他の回路と電源ラインを
共有することが容易である。そのため、回路設計の自由
度が広がり、液晶表示装置の小型化、高性能化に寄与す
る。

【００３０】以上の構成でなる本願発明について、以下
に記載する実施例でもって詳細な説明を行うこととす
る。

【００３１】

【実施例】

〔実施例１〕本実施例では、本願発明を利用して画素マ
トリクス回路を構成するＴＦＴ（画素ＴＦＴ）を作製す
る工程例について説明する。なお、ここではＮチャネル
型ＴＦＴ（ＮＴＦＴと略記する）を例にとって説明す
る。

【００３２】まず、下地膜として酸化珪素膜（図示せ
ず）を形成したガラス基板１００を用意し、その上に非
晶質半導体膜（本実施例では非晶質珪素膜）１０１を形
成する。非晶質珪素膜１０１の膜厚は10〜100 nm（代表
的には10〜75nm、好ましくは15〜45nm）とする。また、
非晶質珪素膜の代わりにSi_xGe_1-x（0<X<1 ）で示され
る非晶質半導体膜を用いても良い。

【００３３】ここで特開平7-130652号公報の実施例１ま
たは実施例２に記載された技術を利用する。この技術は
珪素の結晶化を助長する触媒元素を利用して非晶質珪素
膜の結晶化を行うための技術である。本実施例では同公
報の実施例１に記載された技術を例にとり、触媒元素と
してニッケルを用いる。

【００３４】まず、重量換算で10ppm のニッケルを含有
した酢酸ニッケル水溶液をスピンコート法により塗布
し、ニッケル含有層１０２を形成する。こうして非晶質
珪素膜１０１上にニッケルが保持された状態を得る。
（図１（Ａ））

【００３５】ニッケル含有層１０２を形成したら、 450
〜500 ℃２時間程の加熱処理（水素出し工程）の後、 5
00〜700 ℃（代表的には 550〜600 ℃）の温度で 2〜12
時間（代表的には 4〜8 時間）の加熱処理を行い、結晶
性珪素膜（ポリシリコン膜）１０３を得る。（図１
（Ｂ））

【００３６】ここでレーザー光を照射して結晶性珪素膜
１０３の結晶性の改善工程を行うことは有効である。レ
ーザー光を照射することにより粒内欠陥の低減、不整合
粒界の低減及び非晶質成分の結晶化が行われる。必要が
なければ省略することも可能である。

【００３７】次に、後に活性層となる領域上に酸化珪素
膜または窒化珪素膜でなるマスク１０４を形成する。そ
の後、１５族から選ばれた元素（本実施例ではリン）を
イオン注入法またはイオンドーピング法により添加す
る。ここでは結晶性珪素膜中でのリン濃度が 1×10¹⁹〜
1×10²¹atoms/cm³ （代表的には 1×10²⁰atoms/cm³ ）
となる様に調節する。

【００３８】こうして、高濃度にリンが添加された領域
（以下、ゲッタリング領域と呼ぶ）１０５、１０６が形
成される。また、マスク直下にはリンが添加されない領
域（以下、被ゲッタリング領域と呼ぶ）１０７が形成さ
れる。（図１（Ｃ））

【００３９】次に、 500〜700 ℃（代表的には 600〜65
0 ℃）の温度で 4〜16時間（代表的には 8〜12時間）の
加熱処理を行い、被ゲッタリング領域１０７中に残存す
るニッケルをゲッタリング領域１０５、１０６へと移動
させる。これは、リンによる金属元素のゲッタリング効
果を応用した技術である。（図１（Ｄ））

【００４０】なお、本実施例ではガラス基板上にＴＦＴ
を作製するのでガラスの耐熱性でプロセス最高温度が決
定されてしまう。しかしながら、基板として石英基板な
ど耐熱性の高い基板を用いれば、ゲッタリングのための
加熱処理の最高温度を 1000℃（好ましくは 800℃）に
まで上げることができる。ただし、温度が 800℃を超え
るとゲッタリング領域から被ゲッタリング領域へのリン
の逆拡散が起こり始めるので1000℃以下とするのが好ま
しい。

【００４１】次に、マスク１０４に対して再びパターニ
ングを行い、後に補助容量（Ｃｓ）を形成する領域（Ｃ
ｓ形成部と呼ぶ）上にマスク１０８を残す。そして、そ
の状態で１３族から選ばれた元素（代表的にはボロン、
インジウムまたはガリウム、本実施例ではボロン）の添
加工程を行う。このボロンはＴＦＴ形成部のみに添加さ
れ、ＴＦＴのしきい値電圧を制御するための不純物元素
として利用する。（図１（Ｅ））

【００４２】こうしてボロンが添加された領域（ＴＦＴ
形成部と呼ぶ）１０９とボロンが添加されなかった領域
（Ｃｓ形成部）１１０が形成される。なお、ＴＦＴ形成
部１０９には 1×10¹⁷〜 5×10¹⁹atoms/cm³ （代表的に
は 5×10¹⁷〜 5×10¹⁸atoms/cm³ ）の濃度でボロンを添
加すれば良い。本実施例では、予めノンドープの場合の
しきい値電圧を求め、それを踏まえてしきい値電圧が２
Ｖとなる様に設定値を決定している。

【００４３】また、Ｃｓ形成部１１０は前述のリンの添
加工程も含めて意図的に不純物元素が添加されておら
ず、undope（アンドープ）な領域となっている。そのた
め、Ｃｓ形成部１１０は真性または実質的に真性な領域
である。なお、実質的に真性であるとは、スピン密度よ
りも不純物濃度が低い領域、しきい値電圧の制御が可能
な範囲（代表的には不純物濃度が 1×10¹⁴atoms/cm³ 〜
1×10¹⁷atoms/cm³ ）において一導電型を有する領域を
指す。

【００４４】次に、マスク１０８を除去した後、結晶性
珪素膜をパターニングして活性層１１１を形成する。な
お、この時ゲッタリング領域１０５、１０６は完全に除
去し、被ゲッタリング領域１０７のみで構成する。

【００４５】ここでレーザー光を照射して活性層１１１
の結晶性の改善工程を行う。レーザー光としてはＫｒ
Ｆ、ＸｅＣｌを利用したパルス発振型エキシマレーザー
を用い、線状に加工して照射する。エネルギー強度は 2
00〜250mJ/cm² 、発振周波数は30Hz、処理温度は室温〜
500 ℃位で良い。

【００４６】このレーザー照射工程によりＴＦＴ形成部
１１１ａに含まれる不純物元素（ボロン）が活性化され
る。また、上述の様なレーザー照射条件では結晶性珪素
膜が溶融することはないので、Ｃｓ形成部１１１ｂへの
ボロンの拡散も問題とはならない。こうして形成される
Ｃｓ形成部１１１ｂが後にＣｓの下部電極として機能す
る。（図２（Ａ））

【００４７】次に、活性層１１１を覆って、珪素を含む
絶縁膜でなるゲイト絶縁膜１１２を形成する。次に、図
示しないアルミニウムを主成分とする金属膜を成膜し、
パターニングによって後のゲイト電極及び補助容量の上
部電極（Ｃｓ上部電極と呼ぶ）の原型１１３、１１４を
形成する。（図２（Ｂ））

【００４８】本実施例では２wt% のスカンジウムを含有
したアルミニウム膜を用いる。他にもＮ型導電性を持た
せた珪素膜、タンタル膜、チタン膜なども良い。

【００４９】ここで本発明者らによる特開平7-135318号
公報記載の技術を利用する。同公報には、陽極酸化によ
り形成した酸化膜を利用して自己整合的にソース／ドレ
イン領域と低濃度不純物領域とを形成する技術が開示さ
れている。以下にその技術について簡単に説明する。

【００５０】まず、アルミニウム膜のパターニングに使
用したレジストマスク（図示せず）を残したまま３％シ
ュウ酸水溶液中で陽極酸化処理を行い、多孔性の陽極酸
化膜１１５を形成する。この膜厚が後に低濃度不純物領
域の長さになるのでそれに合わせて膜厚を制御する。

【００５１】次に、図示しないレジストマスクを除去し
た後、エチレングリコール溶液に３％の酒石酸を混合し
た電解溶液中で陽極酸化処理を行う。この処理では緻密
な無孔性の陽極酸化膜１１７が形成される。膜厚は70〜
120 nmで良い。

【００５２】また、以上の陽極酸化工程の後に残存した
アルミニウム膜がゲイト電極１１９、Ｃｓ上部電極１２
０となる。こうして図２（Ｃ）の状態を得る。

【００５３】次にゲイト電極及び多孔性の陽極酸化膜を
マスクとしてゲイト絶縁膜１１２をドライエッチング法
によりエッチングする。そして、多孔性の陽極酸化膜１
１５、１１６を除去する。こうして端部のみが露出した
状態のゲイト絶縁膜が形成され、図２（Ｄ）の構造が得
られる。

【００５４】次に、この状態で一導電性を付与する不純
物元素の添加工程を行う。本実施例ではＮチャネル型Ｔ
ＦＴを作製するため、不純物元素として１５族から選ば
れた元素（ここではリン）を添加する。

【００５５】この工程では、まず１回目の不純物添加を
高加速電圧で行い、ｎ^-領域を形成する。この時、加速
電圧が80keV 程度と高いので不純物元素は露出した活性
層表面だけでなく露出したゲイト絶縁膜の端部の下にも
添加される。また、露出したゲイト絶縁膜の直下に 1×
10¹⁷〜 5×10¹⁸atoms/cm³ 程度の濃度でリンが添加され
る様に調節する。

【００５６】さらに、２回目の不純物添加を低加速電圧
で行い、ｎ⁺領域を形成する。この時は加速電圧を10ke
V 程度と低くしてゲイト絶縁膜をマスクとして利用す
る。また、露出した活性層に含まれるリン濃度が 1×10
¹⁹〜 5×10²⁰atoms/cm³ 程度となる様に調節する。

【００５７】以上の工程で形成された不純物領域は、ｎ
⁺領域がソース領域１２１、ドレイン領域（本明細書中
では後に画素電極と接続する方を便宜上ドレイン領域と
呼ぶ）１２２となり、ｎ^-領域が一対の低濃度不純物領
域（ＬＤＤ領域とも呼ばれる）１２３となる。また、ゲ
イト電極直下の領域は不純物元素が添加されず、真性ま
たは実質的に真性なチャネル形成領域１２４となる。
（図２（Ｄ））

【００５８】また、この時Ｃｓ上部電極１２０の直下も
リンが添加されず、真性または実質的に真性な領域（Ｃ
ｓの下部電極を形成する領域）１２５が形成される。な
お、Ｃｓ形成部にも一対のＬＤＤ１２６が形成される。

【００５９】この一対のＬＤＤ領域１２６のうち、特に
ドレイン領域１２２に接する方はキャリアの充放電の経
路となる。従って、ＴＦＴ側のＬＤＤ領域１２３と同様
に、Ｃｓの性能劣化を防ぐために機能する。

【００６０】以上の様にして不純物の添加工程が終了し
たら、ファーネスアニール、レーザーアニール、ランプ
アニール等の組み合わせによって不純物元素の活性化を
行う。それと同時に添加工程で受けた活性層の損傷も修
復される。

【００６１】次に、第１の層間絶縁膜１２７を500 nmの
厚さに形成する。第１の層間絶縁膜１２６としては酸化
珪素膜、窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜
（ポリイミド、ポリアミド、ポリイミドアミド、アクリ
ル）、或いはそれらの積層膜を用いることができる。

【００６２】次に、コンタクトホールを形成した後、ソ
ース電極１２８、ドレイン電極１２９を形成する。そし
て、その上に第２の層間絶縁膜１３０を形成する。第２
の層間絶縁膜１３０は平坦化膜としての機能を持たせる
ため、ポリイミドやアクリル等の有機性樹脂膜を用いる
ことが好ましい。

【００６３】次に、平坦化された第２の層間絶縁膜１３
０上に画素電極１３１を形成する。この場合、反射型Ｌ
ＣＤを作製するならば画素電極１３１として透明導電膜
（代表的にはＩＴＯ）を用いる。また、透過型ＬＣＤを
作製するならば高い反射率を有する金属膜（代表的には
アルミニウムを主成分とする膜）を用いる。

【００６４】最後に、基板全体を350 ℃の水素雰囲気で
１〜２時間加熱し、素子全体の水素化を行うことで膜中
（特に活性層中）のダングリングボンド（不対結合手）
を終端する。以上の工程によって、図２（Ｅ）に示す様
な構造のＴＦＴを作製することができる。

【００６５】本実施例の作製工程に従って作製したＮチ
ャネル型ＴＦＴは、しきい値電圧が２Ｖ位の良好な電気
特性を示す一方、Ｃｓ下部電極１１１ｂの主表面では２
Ｖよりも低い電圧でチャネルが形成される。

【００６６】例えば、Ｃｓ下部電極１２５の主表面にチ
ャネルを形成しうるしきい値電圧を−１Ｖ（接続するド
レイン領域の電位に対してＣｓ上部電極の電位が１Ｖ低
い状態）とした場合、ドレイン領域１２２の電圧変動が
−５〜５ＶであればＣｓ上部電極には最低でも４Ｖ（好
ましくは５Ｖ）程度の電位が必要である。この電位に保
持しておけば常にチャネルが形成され、Ｃｓ下部電極と
して機能させることができる。

【００６７】現状においては、ＩＣの電源電圧が 3.5Ｖ
〜５Ｖと低くなっているので、ＡＭＬＣＤの駆動回路も
同じ電源電圧で動作させた方が、電圧変換の煩わしさが
なくて良い。本実施例の場合、Ｃｓ上部電極の電位を５
Ｖに保持すれば良いので、他の回路の電源と共有すれば
わざわざＣｓ用の電源ラインを設ける必要がない。この
事は回路設計の自由度を高める上で非常に有効である。

【００６８】また、上記構成であればドレイン領域１２
２とＣｓ上部電極１２０との間にかかる最大電圧は１０
Ｖ以下であるのでゲイト絶縁膜にかかる負担も小さいも
ので済む。その結果、ゲイト絶縁膜の劣化に伴うＣｓ特
性の劣化が抑制される。

【００６９】〔実施例２〕実施例１ではＮチャネル型Ｔ
ＦＴを例にとって説明したが、本願発明の構成はＰチャ
ネル型ＴＦＴに対しても適用することが可能である。た
だし、Ｐチャネル型ＴＦＴではしきい値電圧がプラス側
にシフトする様な場合に本願発明を適用することができ
る。

【００７０】Ｐチャネル型ＴＦＴのしきい値電圧がプラ
ス側にシフトする場合には、しきい値電圧制御用の不純
物として１５族から選ばれた元素を用いれば良い。代表
的にはリン、砒素またはアンチモンを用いることができ
る。

【００７１】例えば、Ｃｓ下部電極にチャネルを形成し
うるしきい値電圧が１Ｖ（接続するドレイン領域の電位
に対してＣｓ上部電極の電位が１Ｖ高い状態）である場
合、ドレイン領域の電圧変動が−５〜５ＶであればＣｓ
上部電極に必要な電位は−４Ｖ（好ましくは−５Ｖ）程
度で十分である。

【００７２】この場合、−５Ｖの電源電圧を他の回路と
共有すれば余計な電源ラインを設ける必要がなくなる。
また、Ｃｓを形成するゲイト絶縁膜にも必要以上に高い
電圧が印加されないのでＣｓ特性の劣化も抑制すること
ができる。

【００７３】本願発明を利用したＰチャネル型ＴＦＴの
作製工程については、基本的には実施例１で説明したＮ
チャネル型ＴＦＴにおいて、図１（Ｅ）の工程ではリン
を添加し、図２（Ｄ）の工程ではボロンを添加すれば良
い。

【００７４】本実施例を実施することで、ＡＭＬＣＤの
画素マトリクス回路をＰチャネル型ＴＦＴで構成するこ
とが可能である。

【００７５】〔実施例３〕本実施例では、実施例１とは
異なる手段で作製されるＴＦＴに対して本願発明を適用
する場合の例を示す。なお、本願発明をＮチャネル型Ｔ
ＦＴ適用した場合を例にとって説明を行う。

【００７６】まず、石英基板４０１上に75nm厚の非晶質
珪素膜４０２を形成する。次に、特開平7-130652号公報
の実施例２に記載の技術に従って酸化珪素膜でなるマス
ク絶縁膜４０３を設け、重量換算で100ppmのニッケルを
含んだニッケル含有層４０４を形成する。（図５
（Ａ））

【００７７】次に、結晶化のための加熱処理を行う。本
実施例では500 ℃２時間の水素出し工程の後、570 ℃14
時間の加熱処理を行う。この加熱処理により、まずニッ
ケルが添加された領域４０５から結晶核が発生し、その
まま基板と概略平行に成長した結晶領域４０６が形成さ
れる。本発明者らはこの結晶領域４０６を横成長領域と
呼んでいる。（図５（Ｂ））

【００７８】横成長領域４０６は棒状または偏平棒状結
晶が複数集合して構成され、互いの結晶粒が互いに概略
平行に、巨視的に特定の方向性をもって並んでいる。そ
のため、非常に結晶性が良いという特徴を持つ。

【００７９】結晶化のための加熱処理が終了したら、触
媒元素（ニッケル）を除去するための加熱処理（触媒元
素のゲッタリングプロセス）を行う。この加熱処理は処
理雰囲気中にハロゲン元素を含ませ、ハロゲン元素によ
る金属元素のゲッタリング効果を利用するものである。
（図５（Ｃ））

【００８０】なお、ハロゲン元素によるゲッタリング効
果を十分に得るためには、上記加熱処理を700 ℃を超え
る温度で行なうことが好ましい。この温度以下では処理
雰囲気中のハロゲン化合物の分解が困難となり、ゲッタ
リング効果が得られなくなる恐れがある。そのため加熱
処理温度を好ましくは800 〜1100℃（代表的には900〜1
000℃）とし、処理時間は 0.1〜 4hr、代表的には 0.3
〜 2hrとする。

【００８１】代表的な実施例としては酸素雰囲気中に対
して塩化水素（ＨＣｌ）を0.5 〜10体積％（本実施例で
は３体積％）の濃度で含有させた雰囲気中において、95
0 ℃、30分の加熱処理を行えば良い。ＨＣｌ濃度を上記
濃度以上とすると、処理後の横成長領域４０７の表面に
膜厚程度の凹凸が生じてしまうため好ましくない。

【００８２】また、ハロゲン元素を含む化合物してはＨ
Ｃｌガス以外にもＨＦ、ＮＦ₃ 、ＨＢｒ、Ｃｌ₂ 、Ｃｌ
Ｆ₃ 、ＢＣｌ₃ 、Ｆ₂ 、Ｂｒ₂ 等のハロゲン元素を含む
化合物から選ばれた一種または複数種のものを用いるこ
とが出来る。

【００８３】この工程においては横成長領域４０６中の
ニッケルが塩素の作用によりゲッタリングされ、揮発性
の塩化ニッケルとなって大気中へ離脱して除去される。
そして、この工程後に得られる横成長領域４０７中のニ
ッケルの濃度は 5×10¹⁷atoms/cm³ 以下（代表的には 2
×10¹⁷atoms/cm³ 以下）にまで低減される。なお、本発
明者らの経験によれば、ニッケル濃度が 5×10¹⁷atoms/
cm³ 以下であればＴＦＴ特性に悪影響はでない。

【００８４】また、この加熱処理により熱酸化膜４０８
が形成されるため、結晶性珪素膜の膜厚は減少する。上
記処理条件（950 ℃30分）では約15nmだけ膜厚が減少す
るが、この工程は結晶性珪素膜の薄膜化も兼ねている。

【００８５】こうして触媒元素のゲッタリングプロセス
が終了したら、レジストマスク４０９を形成して、しき
い値電圧を制御するための不純物元素をイオン注入法に
より添加する。本実施例ではボロンを添加する。

【００８６】こうしてＴＦＴ形成部にはボロンが添加さ
れた領域（後のソース領域、チャネル形成領域、ドレイ
ン領域を形成する部分）４１０が形成され、Ｃｓ形成部
にはボロンが添加されなかった領域（後のＣｓ下部電極
を形成する部分）４１１が形成される。（図５（Ｄ））

【００８７】次に、レジストマスク４０９を除去した
後、レーザー照射工程を行い、添加した不純物元素の活
性化を行う。この時、４１２ａ、４１２ｂで示される両
領域は結晶性も改善される。（図５（Ｅ））

【００８８】次に、パターニングを行い、横成長領域の
みからなる活性層４１３を形成し、その上に酸化窒化珪
素膜（ＳｉＯx Ｎy で示される）からなるゲイト絶縁膜
４１４を120 nmの厚さに形成する。この膜厚は後の熱酸
化工程による増加分も考慮して20〜250nm の範囲で調節
すれば良い。

【００８９】そして、再びハロゲン元素を含む雰囲気で
の加熱処理を行う。条件は前述の条件に従えば良い。こ
の加熱処理により再び触媒元素がゲッタリングされ、活
性層４１３中に残存する触媒元素の濃度はさらに低減さ
れる。（図６（Ａ））

【００９０】また、この加熱処理により活性層４１３と
ゲイト絶縁膜４１４の界面では熱酸化反応が進行し、熱
酸化膜の分だけゲイト絶縁膜４１４の膜厚は増加する。
この様にして熱酸化膜を形成すると、非常に界面準位の
少ない半導体／絶縁膜界面を得ることができる。また、
活性層端部における熱酸化膜の形成不良（エッジシニン
グ）を防ぐ効果もある。

【００９１】さらに、上記ハロゲン雰囲気における加熱
処理を施した後に、窒素雰囲気中で950 ℃ 1時間程度の
加熱処理を行なうことで、ゲイト絶縁膜４１４の膜質の
向上を図ることも有効である。

【００９２】こうして図６（Ａ）の状態が得られたら、
Ｎ型導電性を持たせた結晶性珪素膜からなるゲイト電極
４１５及びＣｓ上部電極４１６を形成する。そして、そ
の状態で１５族から選ばれた元素（本実施例では砒素）
を添加し、不純物領域４１７、４１８を形成する。この
不純物領域の一部は後にＬＤＤ領域として残るので、Ｌ
ＤＤ領域に必要な濃度となる添加量を設定する。（図６
（Ｂ））

【００９３】次に、ドライエッチング法によりゲイト絶
縁膜４１４をエッチングする。エッチングガスにはＣＨ
Ｆ₃ を用いれば良い。こうしてゲイト電極下のみにゲイ
ト絶縁膜４１９、４２０が形成される。さらに、酸化珪
素膜を堆積した後にエッチバック技術を用いてサイドウ
ォール４２１、４２２を形成する。（図６（Ｃ））

【００９４】図６（Ｃ）の状態が得られたら、次に、リ
ンイオンの添加工程を行う。この添加工程ではソース／
ドレイン領域を形成する様に 1×10²⁰atoms/cm³ 程度の
濃度でリンを添加する。

【００９５】この工程によりソース領域４２３、ドレイ
ン領域４２４、ＬＤＤ領域４２５、チャネル形成領域４
２６、Ｃｓ下部電極４２７、補助容量のＬＤＤ領域４２
８が形成される。（図６（Ｄ））

【００９６】次に、レーザー光の照射及びファーネスア
ニールとを併用して添加したリンの活性化を行う。

【００９７】次に、50nm厚のチタン膜（図示せず）を成
膜し、熱アニールを行うことでチタンシリサイド４２７
〜４３２を形成する。この工程には公知のサリサイド技
術を利用すれば良い。

【００９８】そして、第１の層間絶縁膜４３３を50nm厚
の窒化珪素膜と900 nm厚の酸化珪素膜との積層膜で構成
し、その上にソース電極４３４、ドレイン電極４３５を
形成する。これら電極は１wt% のシリコンを含有させた
アルミニウム膜とチタン膜との積層膜で形成する。

【００９９】さらに、第２の層間絶縁膜４３６を１μｍ
厚のアクリルで形成する。そしてその上に透明導電膜
（本実施例ではＩＴＯ）からなる画素電極４３７を形成
する。最後に、350 ℃２時間の水素化工程を行って図６
（Ｅ）に示す様な構造の画素ＴＦＴが完成する。

【０１００】なお、本実施例ではＮチャネル型ＴＦＴの
場合について説明しているが、実施例２にも示した様に
Ｐチャネル型ＴＦＴに適用することは容易である。

【０１０１】〔実施例４〕本実施例では本願発明をボト
ムゲイト型ＴＦＴ（代表的には逆スタガ型ＴＦＴ）に適
用した場合の例について説明する。

【０１０２】図７において、７０１は絶縁表面を有する
基板、７０２はゲイト電極、７０３は補助容量の下部電
極である。これらの電極はタンタル膜、クロム膜、タン
グステン膜、モリブデン膜、導電性を有する珪素膜等で
構成される。

【０１０３】また、７０４はゲイト絶縁膜、７０５はソ
ース領域、７０６はドレイン領域、７０７はＬＤＤ領
域、７０８はチャネル形成領域である。本実施例ではチ
ャネル形成領域７０８にはしきい値電圧を制御するため
の不純物元素が添加されている（doped regionと記
す）。

【０１０４】また、７０９は補助容量側のＬＤＤ領域、
７１０は補助容量の上部電極であり、上部電極７１０中
には意図的に不純物が添加されていない（undoped regi
onと記す）。

【０１０５】なお、７１１、７１２は酸化窒化珪素膜か
らなるチャネル保護膜である。また、ソース／ドレイン
電極等は図３（Ｅ）や図６（Ｅ）と同じ構成であるので
ここでの説明は省略する。

【０１０６】本実施例の逆スタガ型構造は、基本的には
公知の手段で作製することが可能であるが、実施例１に
ならってしきい値電圧制御用の不純物元素をＴＦＴ形成
部とＣｓ形成部とで打ち分ける必要がある。

【０１０７】また、本実施例の逆スタガ型ＴＦＴはしき
い値電圧制御用の不純物元素とソース／ドレイン形成用
の不純物元素とを適切に選択することで、Ｎチャネル型
ＴＦＴにもＰチャネル型ＴＦＴにも適用しうる。

【０１０８】〔実施例５〕実施例１、３、４に示した様
なＮチャネル型ＴＦＴを作製する場合において、ゲイト
電極として適切な材料を用いることで、本願発明の効果
をさらに顕著なものにすることができる。

【０１０９】図１０（Ａ）においてφｍは金属膜Ａの仕
事関数、φｓは半導体膜（ここでは真性半導体膜を例に
とる）の仕事関数、Ｅｖ、Ｅｆ、Ｅｃはそれぞれ半導体
膜の価電子帯、フェルミレベル、伝導帯を表している。
なお、金属膜には電圧を印加していない。

【０１１０】この時、半導体膜のフェルミレベルは金属
膜Ａとの仕事関数差によりΔＥだけ上がり、その結果バ
ンド曲がりが発生する。そのため、絶縁体（ゲイト絶縁
膜の相当する）との界面には電子が誘起され、場合によ
っては反転層（チャネル）が形成される。これがいわゆ
るノーマリオンとなった状態である。

【０１１１】次に、金属膜Ａよりも仕事関数の小さい金
属膜Ｂ（仕事関数はφｍ’で表す）を考える。この場
合、図１０（Ａ）の場合と同様にバンド曲がりを発生す
るが、フェルミレベルのシフト量に相当するΔＥ’はΔ
Ｅよりも大きくなる。従って、バンド曲がりも図１０
（Ａ）の場合より大きくなり、図１０（Ａ）よりも多く
の電子が半導体界面に誘起される。

【０１１２】以上の事から、ゲイト電極となる金属膜の
仕事関数が小さくなると半導体界面には電子が誘起され
やすくなり、Ｎチャネル型ＴＦＴの特性はノーマリオン
になりやすくなる傾向にあることが判る。逆に金属膜の
仕事関数が大きくなれば半導体界面には正孔が誘起され
やすくなり、結果的にＰチャネル型ＴＦＴの特性がノー
マリオンになることは容易に理解できる。

【０１１３】従って、本願発明ではＮチャネル型ＴＦＴ
のゲイト電極には仕事関数の小さい金属膜を用い、Ｐチ
ャネル型ＴＦＴのゲイト電極には仕事関数の大きい金属
膜を用いることが有効である。

【０１１４】通常、結晶性珪素膜（ポリシリコン膜）は
意図的に不純物を添加しない限り真性または実質的に真
性である。そして、その時ゲイト電極としてアルミニウ
ムを主成分とする金属膜を用いればノーマリオンのＮチ
ャネル型ＴＦＴを作製できることが実験的に確かめられ
ている。

【０１１５】以上の事から、少なくともアルミニウムの
仕事関数（φ_Al＝ 4.1ｅＶ）よりも小さい仕事関数を持
つ金属膜であればノーマリオン特性のＮチャネル型ＴＦ
Ｔを作製しうるのでゲイト電極材料として好適である。

【０１１６】実際には、しきい値電圧はゲイト絶縁膜中
の固定電荷等の影響をも受けるので、仕事関数の許容範
囲も広がり、φｍ＝ 4.5ｅＶ以下であれば十分にノーマ
リオンのＮチャネル型ＴＦＴを作製することができると
考えられる。また、φｍ＝ 4.5ｅＶ以上（好ましくは
5.0ｅＶ以上）であればノーマリオンのＰチャネル型Ｔ
ＦＴが作製できると考えられる。

【０１１７】具体的な材料としては、アルミニウム膜以
外に、チタン膜、モリブデン膜、タングステン膜、タン
タル膜、Ｎ型導電性を持たせた珪素膜、クロム膜などが
本願発明のＮチャネル型ＴＦＴのゲイト電極として好適
である。

【０１１８】また、本願発明のＰチャネル型ＴＦＴのゲ
イト電極としては、Ｐ型導電性を持たせた珪素膜が好適
であると考えられる。勿論、この構成は実施例２に示し
た構成に対して有効である。

【０１１９】〔実施例６〕本実施例では実施例１〜５に
示した構成の画素ＴＦＴを画素マトリクス回路として有
するＡＭＬＣＤの外観を図８に示す。図８（Ａ）におい
て、８０１はアクティブマトリクス基板であり、その上
には本願発明のＴＦＴによって画素マトリクス回路８０
２が構成され、ソース側駆動回路８０３、ゲイト側駆動
回路８０４が構成されている。また、８０５は対向基板
である。

【０１２０】本実施例のＡＭＬＣＤはアクティブマトリ
クス基板８０１と対向基板８０５とが端面を揃えて貼り
合わされている。ただし、ある一部だけは対向基板８０
５を取り除き、露出したアクティブマトリクス基板に対
してＦＰＣ（フレキシブル・プリント・サーキット）８
０６を接続してある。このＦＰＣ８０６によって外部信
号を回路内部へと伝達する。

【０１２１】また、ＦＰＣ８０６を取り付ける面を利用
してＩＣチップ８０７、８０８が取り付けられている。
これらのＩＣチップはビデオ信号の処理回路、タイミン
グパルス発生回路、γ補正回路、メモリ回路、演算回路
など、様々な回路をシリコン基板上に形成して構成され
る。図８では２個取り付けられているが、１個でも良い
し、さらに複数個であっても良い。

【０１２２】また、図８（Ｂ）の様な構成もとりうる。
図８（Ｂ）において図８（Ａ）と同一の部分は同じ符号
を付してある。ここでは図８（Ａ）でＩＣチップが行っ
ていた信号処理を、同一基板上にＴＦＴでもって形成さ
れたロジック回路８０９によって行う例を示している。

【０１２３】〔実施例７〕実施例５に示したＡＭＬＣＤ
は、様々な電子機器のディスプレイとして利用される。
なお、本実施例に挙げる電子機器とは、ＡＭＬＣＤを表
示ディスプレイとして搭載した製品を指す。

【０１２４】その様な電子機器としては、ビデオカメ
ラ、スチルカメラ、プロジェクター、プロジェクション
ＴＶ、ヘッドマウントディスプレイ、カーナビゲーショ
ン、パーソナルコンピュータ（ノート型を含む）、携帯
情報端末（モバイルコンピュータ、携帯電話等）などが
挙げられる。それらの一例を図９に示す。

【０１２５】図９（Ａ）は携帯電話であり、本体２００
１、音声出力部２００２、音声入力部２００３、表示装
置２００４、操作スイッチ２００５、アンテナ２００６
で構成される。本願発明は表示装置２００４等に適用す
ることができる。

【０１２６】図９（Ｂ）はビデオカメラであり、本体２
１０１、表示装置２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６で構成される。本願発明は表示装置２１０２に適用す
ることができる。

【０１２７】図９（Ｃ）はモバイルコンピュータ（モー
ビルコンピュータ）であり、本体２２０１、カメラ部２
２０２、受像部２２０３、操作スイッチ２２０４、表示
装置２２０５で構成される。本願発明は表示装置２２０
５等に適用できる。

【０１２８】図９（Ｄ）はヘッドマウントディスプレイ
であり、本体２３０１、表示装置２３０２、バンド部２
３０３で構成される。本発明は表示装置２３０２に適用
することができる。

【０１２９】図９（Ｅ）はリア型プロジェクターであ
り、本体２４０１、光源２４０２、表示装置２４０３、
偏光ビームスプリッタ２４０４、リフレクター２４０
５、２４０６、スクリーン２４０７で構成される。本発
明は表示装置２４０３に適用することができる。

【０１３０】図９（Ｆ）はフロント型プロジェクターで
あり、本体２５０１、光源２５０２、表示装置２５０
３、光学系２５０４、スクリーン２５０５で構成され
る。本発明は表示装置２５０３に適用することができ
る。

【０１３１】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、他にも電光掲示盤、宣伝公告用ディスプレ
イなどにも活用することができる。

【０１３２】

【発明の効果】本願発明を利用することで、補助容量の
上部電極に印加する電圧が下げられるので補助容量にか
かる電圧が低減され、絶縁破壊による補助容量の劣化を
防ぐことができる。

【０１３３】また、補助容量を形成するために特に高電
圧電源を用意する必要がなく、他の回路と電源ラインを
共有することが容易であるため、回路設計の自由度が広
がり、小型で高性能なＡＭＬＣＤを実現することができ
る。

【図面の簡単な説明】

【図１】本願発明の画素ＴＦＴの構成を示す図。

【図２】画素ＴＦＴの作製工程を示す図。

【図３】画素ＴＦＴの作製工程を示す図。

【図４】従来の画素ＴＦＴの構成を示す図。

【図５】画素ＴＦＴの作製工程を示す図。

【図６】画素ＴＦＴの作製工程を示す図。

【図７】本願発明の画素ＴＦＴの構成を示す図。

【図８】本願発明のＡＭＬＣＤの構成を示す図。

【図９】本願発明の電子機器の構成を示す図。

【図１０】金属／半導体の仕事関数の構成を示す図。

【符号の説明】

１１活性層１２ゲイト配線（ゲイト電極）１３補助容量の上部電極１４ソース電極１５ドレイン電極１６画素電極１７チャネル形成領域１８補助容量の下部電極

Claims

【特許請求の範囲】

【請求項１】画素マトリクス回路を構成する複数の画素
のそれぞれに、少なくとも一つのＴＦＴと、一対の電極
間に誘電体を挟持してなる補助容量と、を有する半導体
装置であって、前記ＴＦＴのソース領域、チャネル形成領域及びドレイ
ン領域と、前記補助容量を構成する一方の電極とは、共
通の半導体膜から構成され、前記ＴＦＴのゲイト電極と前記補助容量を構成する他方
の電極とは、共通の導電性膜から構成され、前記ソース領域、チャネル形成領域及びドレイン領域の
みにしきい値電圧を制御するための不純物元素が添加さ
れていることを特徴とする半導体装置。
【請求項２】請求項１において、前記半導体膜とは珪素
を主成分とする半導体からなることを特徴とする半導体
装置。
【請求項３】請求項１において、前記導電性膜の仕事関
数（φｍ）は 4.5ｅＶ以下であることを特徴とする半導
体装置。
【請求項４】請求項１において、前記導電性膜とはアル
ミニウムを主成分とする材料またはＮ型導電性を有する
珪素膜であることを特徴とする半導体装置。
【請求項５】請求項１において、前記しきい値電圧を制
御するための不純物元素とは１３族から選ばれた元素で
あることを特徴とする半導体装置。
【請求項６】請求項５において、前記１３族から選ばれ
た元素とはボロン、インジウムまたはガリウムであるこ
とを特徴とする半導体装置。
【請求項７】請求項１において、前記しきい値電圧を制
御するための不純物元素とは１５族から選ばれた元素で
あることを特徴とする半導体装置。
【請求項８】請求項７において、前記１５族から選ばれ
た元素とはリン、砒素またはアンチモンであることを特
徴とする半導体装置。
【請求項９】絶縁表面を有する基板上に結晶性半導体膜
を形成する工程と、前記結晶性半導体膜において、後に補助容量を形成する
領域上に選択的にマスクを形成する工程と、前記結晶性半導体膜に対してしきい値電圧を制御するた
めの不純物元素を添加する工程と、を有し、前記不純物元素の添加工程において当該不純物元素が添
加された領域をソース領域、チャネル形成領域及びドレ
イン領域として利用し、当該不純物元素が添加されなか
った領域を補助容量を形成するための電極として利用す
ることを特徴とする半導体装置の作製方法。
【請求項１０】請求項９において、前記不純物元素の添
加工程はイオン注入法またはイオンドーピング法により
行われることを特徴とする半導体装置の作製方法。
【請求項１１】請求項９において、前記しきい値電圧を
制御するための不純物元素とは１３族から選ばれた元素
であることを特徴とする半導体装置の作製方法。
【請求項１２】請求項１１において、前記１３族から選
ばれた元素とはボロン、インジウムまたはガリウムであ
ることを特徴とする半導体装置の作製方法。
【請求項１３】請求項９において、前記しきい値電圧を
制御するための不純物元素とは１５族から選ばれた元素
であることを特徴とする半導体装置の作製方法。
【請求項１４】請求項１３において、前記１５族から選
ばれた元素とはリン、砒素またはアンチモンであること
を特徴とする半導体装置の作製方法。