JPH1187733A - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法Info
- Publication number
- JPH1187733A JPH1187733A JP26815697A JP26815697A JPH1187733A JP H1187733 A JPH1187733 A JP H1187733A JP 26815697 A JP26815697 A JP 26815697A JP 26815697 A JP26815697 A JP 26815697A JP H1187733 A JPH1187733 A JP H1187733A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- semiconductor film
- gettering
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
る。 【解決手段】 珪素を主成分とする非晶質半導体膜11
0をCu(銅)又はFe(鉄)の触媒作用により結晶化
し、結晶性珪素膜114を得る。次に、選択的に13族
元素(代表的にはボロン)を添加してゲッタリング領域
151を形成し、加熱処理により被ゲッタリング領域1
52中のCuまたはFeをゲッタリング領域151へと
移動させる。こうして、Cu、Feといった金属元素を
除去した活性層153が得られる。
Description
その作製方法に関するものである。特に、本願はアモル
ファスシリコンの結晶化工程を経て得られる半導体装置
およびその作製方法である。
半導体装置の研究が活発に行われている。珪素を主成分
とする半導体薄膜は、結晶状態によって、アモルファス
シリコン薄膜や結晶性シリコン薄膜というように大きく
2つに分けることができる。
薄膜とは、アモルファス状態、もしくは実質的にアモル
ファス状態と言えるような乱雑な結晶状態(例えば、結
晶性のよい部分とアモルファスの部分が混在しているよ
うな状態)にあるシリコン薄膜のことである。
度は、結晶性シリコン薄膜と比べて小さく、Pチャネル
型のTFTを作製するのが困難であるため、高速動作が
要求される回路等には適していない。
おり、アモルファスシリコン薄膜の電界移動度より大き
く、高速動作が要求されるPチャネル型のTFTを作製
することができる。
法の一つとして、長時間の加熱処理が挙げられる。従来
では、絶縁基板等の絶縁表面を有する表面上にプラズマ
CVD法や熱CVD法で形成されたアモルファスシリコ
ン膜を電気炉等の装置の中で600℃以上の温度で12
時間以上の長時間にわたって結晶化させて結晶性シリコ
ンを得ていた。特に、良好な特性を得るためには更なる
長時間の熱処理が必要となっていた。
0℃以下の温度ではほとんど結晶成長が進行しなかっ
た。シリコン系においては、一般にアモルファス状態か
ら結晶状態に移行するには、アモルファス状態にある分
子鎖を分断し、しかもその分断された分子が、再び他の
分子と結合しないような状態としたうえで、何らかの結
晶性の分子に合わせて、分子を結晶の一部に組み換える
という過程を経る。しかしながら、この過程のなかで、
最初の分子鎖を分断して、他の分子と結合しない状態に
保持するためのエネルギーが大きく、結晶化反応におい
てはここが障壁となっている。このエネルギーを与える
には、1000℃程度の温度で数分、もしくは600℃
程度の温度では数十時間が必要であり、時間は温度(=
エネルギー)に指数関数的に依存するので、600℃以
下、例えば、550℃では、結晶化反応が進行すること
はほとんど観測できなかった。
して、アモルファスシリコン膜に結晶化を助長する触媒
元素を添加し、加熱処理を行って結晶性シリコン膜を得
る方法が知られている。例えば、触媒元素としてFe
(鉄)またはCu(銅)を導入して熱アニールした場
合、FeまたはCuがシリコンと結合して珪化物とな
り、アモルファスシリコンを結晶性シリコンに造り変え
ながら進行する。この方法を用いることによって、処理
温度を20〜100℃も引き下げることができ、処理時
間も1/5〜1/10に短縮することができる。
られた膜は、膜中に触媒元素である重金属不純物が存在
することになる。これらの金属不純物は、シリコン禁制
帯中央近傍に準位をつくり、少数キャリアの発生・再結
合中心になる。そのため、触媒元素を用いる方法で得ら
れた膜を用いた薄膜トランジスタ(TFT)では、特性
のバラツキや信頼性の低下が懸念されている。
鑑みてなされたものであり、結晶化後の結晶性半導体膜
中から触媒として利用した金属元素を除去し、信頼性の
高い半導体装置を得るための方法を提供することを課題
とする。
め、本発明人は膜中に存在するFeやCuの如き重金属
不純物を除去する方法を検討した。少なくとも、チャネ
ル領域と低濃度不純物領域(LDD領域とも呼ばれる)
からは、それらの重金属不純物を除去しなくてはならな
い。
アニールすることにより、FeやCuがボロンに吸い寄
せられて、FeBペアー、CuBペアー等の形態に変化
する現象に注目した。本発明ではこの様なボロンによる
金属元素のゲッタリング効果を利用するものである。
絶縁表面を有する基板上に、珪素を主成分とする非晶質
半導体膜を形成する第1の工程と、前記非晶質半導体膜
に、結晶化を助長する触媒元素を導入する第2の工程
と、前記非晶質半導体膜を結晶化させ、結晶性半導体膜
を得る第3の工程と、13族から選ばれた元素を前記結
晶性半導体膜に選択的に導入する第4の工程と、加熱処
理により前記触媒元素を前記第4の工程で13族から選
ばれた元素を導入した領域にゲッタリングさせる工程
と、を少なくとも有することを特徴とする。
る基板上に、珪素を主成分とする非晶質半導体膜を形成
する第1の工程と、前記非晶質半導体膜に、結晶化を助
長する触媒元素を選択的に導入する第2の工程と、前記
非晶質半導体膜の少なくとも一部を結晶化させ、結晶性
半導体膜を得る第3の工程と、13族から選ばれた元素
を前記結晶性半導体膜に選択的に導入する第4の工程
と、加熱処理により前記触媒元素を前記第4の工程で1
3族から選ばれた元素を導入した領域にゲッタリングさ
せる工程と、を少なくとも有することを特徴とする。
する13族元素としては、B(ボロン)、Al(アルミ
ニウム)、Ga(ガリウム)、In(インジウム)から
選ばれた少なくとも1つの元素が用いられ、特にボロン
のゲッタリング効果が優れている。また、ボロンは、8
00℃以上の高温プロセスにおいても十分にFeやCu
を捕獲でき、ゲッタリングを行うことができる。
eやCuといった重金属不純物を減少させ、TFTの素
子特性に悪影響を及ぼすことを抑制することができる。
この方法により、銅を導入した場合には500〜900
℃、鉄を導入した場合には500〜1200℃、1分〜
12時間の加熱処理で重金属不純物を効果的にゲッタリ
ングすることが可能である。
膜中のボロンは、TFTのしきい値電圧を正の方向にシ
フトさせる。Nチャネル型半導体装置は、しきい値がマ
イナス側に大きくシフトしてしまうと非選択時において
もTFTがオン状態(ノーマリオン)となり、いわゆる
デプレッション型TFTとなってしまう。本発明ではこ
のNチャネル型半導体装置のしきい値をボロンの含有量
によって制御することができる。
活性層中から効果的に触媒元素を除去することが可能と
なり、その結果、信頼性の高い半導体装置を作製するこ
とが可能となる。以下に実施例を示し、より詳細に本発
明を説明する。
る。まず、ガラス基板100上に、図示しないが下地膜
として酸化窒化珪素膜を200nmの厚さに成膜した。
膜110を50nmの厚さに減圧熱CVD法により成膜
した。減圧熱CVD法を用いるのは、その方が後に得ら
れる結晶性珪素膜の膜質が優れているからであり、具体
的には膜質が緻密であるからである。なお、減圧熱CV
D法以外の方法としては、プラズマCVD法を用いるこ
とができる。
素濃度を2×1019cm-3以下とすることが望ましい。
酸素濃度が上記濃度範囲より高い場合は、非晶質珪素膜
の結晶化が阻害されるので注意が必要である。また他の
不純物濃度、例えば、窒素や炭素の不純物濃度は極力低
い方がよい。具体的には、それらを5×1018cm-3以
下の濃度とすることが必要である。
0nm(代表的には10〜75nm、好ましくは15〜
45nm)の範囲から選択することができる。また、非
晶質珪素膜の代わりにSix Ge1-x (0<X<1 )で示される
半導体膜を用いても良い。この様に、基本的には珪素を
主成分とする半導体膜を用いる。
銅(Cu)元素を特開平7-130652号公報記載の技術に従
って導入した。ここでは、10ppm(溶液全体に対す
るCuの重量比率)の銅を組成に含んだ化合物である酢
酸第2銅〔Cu(CH3 COO)2 〕の水溶液を非晶質
珪素膜の表面に塗布することによって銅元素を導入し
た。他にも塩化第2銅や硝酸第2銅を用いることもでき
る。
いる方法のほかに、イオン注入(またはイオンドーピン
グ)法、スパッタ法やCVD法、またプラズマ処理や吸
着法を使用することができる。このうち上記の溶液を用
いる方法は、簡便であり、また金属元素の濃度調整が簡
単であるという点で有用である。
図1(A)の112で示されるように、酢酸第2銅水溶
液の水膜が形成される。この状態を得た後、図示しない
スピナーを用いて余分な溶液を吹き飛ばした。このよう
にして、Cuを組成に含む化合物が非晶質珪素膜の表面
に接して保持された状態とした。
00℃〜700℃の温度での加熱処理を行い、非晶質珪
素膜を結晶化させ、結晶性珪素膜114を得た。ここで
は、温度550℃、4時間の加熱処理を窒素雰囲気中
(不活性雰囲気中)で行った。この加熱処理による結晶
化工程において雰囲気を不活性雰囲気とするのは、加熱
処理工程中において、酸化物が形成されてしまうことを
防止するためである。勿論、水素を含有させるなどして
還元雰囲気としても良い。
た後、レーザー光またはそれと同等の強度を持つ強光を
照射することにより結晶性珪素膜114の結晶性を改善
することは有効である。レーザー光としては、パルス発
振型のエキシマレーザーを用いれば良い。
的に溶融・再結晶化を行うことで残存する非晶質成分の
結晶化、粒界準位の低減及び結晶粒内の欠陥の低減を図
ることを意味する。また、併せて膜中のCuを均一に分
散させ、後にゲッタリングが効果的に行える様にする意
味合いをも持つ。ただし、この工程を省略することは可
能である。
しているCuをゲッタリングする。ゲッタリング工程と
しては、まず、図1(C)のように、後に活性層となる
領域を覆うレジスト142を形成する。
分離あり)またはイオンドーピング法(質量分離なし)
により膜中に導入する。このボロンの導入量は、膜中の
濃度が1.7×1015atoms/cm3 以上、より好
ましくは2.5×1015〜5×1015atoms/cm
3 以上とすることが望ましい。なお、このボロンの濃度
はSIMSによる測定値に相当する値である。
ロンを含有した溶液を塗布して拡散させる手段を用いて
も良いし、雰囲気ガスにボロンを含ませて気相中から拡
散させる手段を用いても構わない。
600〜700℃)の温度で加熱処理を行う。本実施例
の様に基板としてガラスを用いる場合はガラスの歪み点
(650℃付近)以下で行う。また、基板として石英基
用いる場合には1100℃程度の加熱処理にまで耐えう
る。
0℃(代表的には600℃)で4〜16時間(代表的に
は8〜12時間)の加熱処理が好ましい。また、石英を
用いるならば600〜1000℃(代表的には700〜
800℃)で1分〜12時間(代表的には30分〜4時
間)の加熱処理が好ましい。本実施例では、600℃、
8時間の熱処理を行った。〔図1(D)〕
(以下、ゲッタリング領域と呼ぶ)151にCuがゲッ
タリングされるので、Cuを除去すべき領域(以下、被
ゲッタリング領域と呼ぶ)152中のCuの濃度は、5
×1017atms/cm3 以下にまで低減される。本発
明者の知見では、この濃度ならばデバイス特性に悪影響
は見られない。
タリング領域152を利用して活性層153を形成す
る。こうして触媒元素であるCuを信頼性上問題となら
ないレベルにまで低減した活性層を得ることができる。
〔図1(E)〕
なる形態の結晶成長を行わせた例である。本実施例は、
珪素の結晶化を助長する金属元素を利用して、横成長と
呼ばれる基板に平行な方向への結晶成長を行わせる方法
に関する。
ガラス基板100上に、図示しない下地膜として酸化窒
化珪素膜を200nmの厚さに成膜した。次に結晶性珪
素膜の出発膜となる非晶質珪素膜110を減圧熱CVD
法によって、35nmの厚さに成膜した。なお、減圧熱
CVD法の代わりにプラズマCVD法を用いてもよい。
この非晶質珪素膜の膜厚は、約10〜100nm(代表
的には10〜75nm、好ましくは15〜45nm)の
範囲から選択することができる。
の厚さに成膜し、それをパターニングすることにより、
符号111で示されるマスクを形成した。該マスク11
1には符号143で示される領域に開口が形成されてい
る。この開口143が形成されている領域においては、
非晶質珪素膜110が露呈している。開口は、図面の奥
から手前側方向への長手方向に細長い長方形を有してい
る。この開口の幅は20μm以上とするのが適当であ
り、またその長手方向の長さは必要とする長さでもって
形成すればよい。ここでは幅を20μm、長さを1cm
とした。
重量換算で10ppmのCu(銅)を含んだ酢酸第2銅
〔Cu(CH3 COO)2 〕水溶液を塗布した後、図示
しないスピナーを用いてスピンドライを実施して余分な
溶液を除去した。こうして、図2(A)中の点線112
で示されるように、酢酸第2銅が非晶質珪素膜110の
露呈した表面に接して保持された状態が実現される。
4時間の加熱処理を行った。なお、温度及び時間は実施
例1の結晶化工程と同様の範囲から選ぶことができる。
この加熱処理により図2(B)の矢印で示されるよう
に、基板に平行な方向への結晶成長が進行した。この結
晶成長はCuが導入された開口143の領域から周囲に
向かって進行している。このような基板に平行な方向へ
結晶成長した領域を、本明細書中では横成長領域又はラ
テラル成長領域と指称する。
の横成長を120μm以上にわたって行わせることがで
きる。こうして横成長領域115を有する珪素膜を得
た。なお開口143が形成されている領域113におい
ては、珪素膜の表面から下地界面に向かって縦成長とよ
ばれる垂直方向への結晶成長が進行している。
次に、レジストマスク142を形成し、実施例1に示し
た条件に従ってボロンを添加する。そして、ゲッタリン
グ領域(ボロン添加領域)151を形成する。
ングのための加熱処理を行う。本実施例では、600℃
12時間の熱処理を行う。こうしてCuをゲッタリング
領域151に捕獲させ、Cuの濃度が5×1017atm
s/cm3 以下にまで低減された結晶領域(被ゲッタリ
ング領域)154を形成する。〔図2(D)〕
タリング領域154のみからなる活性層155を形成す
る。こうして触媒元素であるCuを信頼性上問題となら
ないレベルにまで低減した活性層を得ることができる。
〔図2(E)〕
なる形態のゲッタリングを行わせた例である。本実施例
では、触媒元素を導入したマスク111をそのままボロ
ン注入のマスクに用いる方法に関する。
程〔図2(B)〕までを行い、図3(A)の状態を得
る。図3(A)において、111は触媒元素の添加工程
に使用したマスク、113は縦成長領域、115は横成
長領域である。
ンの添加工程を行う。この工程は実施例1の条件に従え
ば良い。この時、本実施例では触媒元素を導入する領域
とゲッタリングのためのボロンを添加する領域とが同一
である点に特徴がある。また、そのため、添加するボロ
ンの濃度は2×1015〜5×1015atoms/cm3
と高めに設定することが望ましい。〔図3(B)〕
たら、次に、650℃8時間の加熱処理を行い、矢印が
示す様にゲッタリング領域156にCuを吸い出させ
る。この加熱処理により横成長領域115中のCuの濃
度は5×1017atms/cm3 以下にまで低減され
る。なお、加熱処理の条件は実施例1に示した範囲から
選ぶことが可能である。〔図3(C)〕
1を除去した後、パターニングにより横成長領域115
のみからなる活性層157を形成する。こうしてCuが
効果的に除去された活性層を得ることができる。〔図3
(D)〕
示す構成において、珪素の結晶化を助長する金属元素と
してFe(鉄)を用いることもできる。Feを組成に含
む化合物としては臭化第1鉄、臭化第2鉄、酢酸第2
鉄、塩化第1鉄、塩化第2鉄、フッ化塩化第2鉄、硝酸
第2鉄、リン酸第1鉄、リン酸第2鉄等を用いればよ
い。
組み合わせが可能である。
で得られた活性層を用いてTFTを作製する工程を図4
〜5に示す。まず、実施例1〜3のいずれかの方法で形
成された活性層116を覆って、珪素を含む絶縁膜でな
るゲイト絶縁膜117を形成する。ゲイト絶縁膜117
の膜厚は20〜250nm の範囲で調節すれば良い。また、成
膜方法は公知の気相法(プラズマCVD法、スパッタ法
等)を用いれば良い。
し、パターニングによりゲイト電極121を形成する。
本実施例ではゲイト電極としてリンを添加した結晶性珪
素膜を用いる。このゲイト電極の形成は、成膜時にリン
を含有させた結晶性珪素膜を直接成膜して加工するので
あっても良いし、ノンドープの結晶性珪素膜を加工した
上でイオン注入によってリンを添加するのであっても良
い。〔図4(A)〕
己整合的にゲイト絶縁膜117をエッチングし、ゲイト
電極下のみに残存させる。エッチングはドライエッチン
グ法によれば良い。その後、一導電性を付与する不純物
元素の添加工程を行う。
る例としてP(リン)を添加する。リンの代わりにAs
(砒素)またはSb(アンチモン)を用いても良い。ま
た、Pチャネル型TFTを作製するのであればB(ボロ
ン)、In(インジウム)またはGa(ガリウム)を用
いれば良い。〔図4(B)〕
形成される。この時、122、123で示される領域に
添加されるリンの濃度は、後の低濃度不純物領域(LD
D領域)の濃度を決定するので、それに合わせて調節す
る。
を形成し、ドライエッチング法を用いてエッチバックを
行い、サイドウォール124を形成する。〔図4
(B)〕
程では先程よりも高濃度(1×1019〜1×1020at
ms/cm3 )のリンを添加する。こうして、Nチャネ
ル型TFTのソース領域125、ドレイン領域126、
低濃度不純物領域(LDD領域)127が形成される。
また、ゲイト電極直下の領域は不純物元素が添加され
ず、真性又は実質的に真性なチャネル形成領域128と
なる。〔図4(C)〕
ーネスアニール、レーザーアニール、ランプアニール等
の組み合わせによって不純物元素の活性化を行う。それ
と同時に添加工程で受けた活性層の損傷も修復される。
形成する。層間絶縁膜129としては酸化珪素膜、窒化
珪素膜、酸化窒化珪素膜、有機性樹脂膜、或いはそれら
の積層膜を用いることができる。
ース電極130、ドレイン電極131を形成する。最後
に、基板全体を350 ℃の水素雰囲気で1〜2時間加熱
し、素子全体の水素化を行うことで膜中(特に活性層
中)のダングリングボンド(不対結合手)を終端する。
以上の工程によって、図4(D)に示す様な構造のTF
Tを作製することができる。
ことは容易である。
なる材料でゲイト電極を形成する場合の例について説明
する。説明には図5を用いる。
成された活性層116を覆って、珪素を含む絶縁膜でな
るゲイト絶縁膜117を形成する。次に、図示しないア
ルミニウムを主成分とする金属膜を成膜し、パターニン
グによって後のゲイト電極の原型161を形成する。本
実施例では2wt% のスカンジウムを含有したアルミニウ
ム膜を用いる。なお、これ以外にもタンタル膜、導電性
を有する珪素膜等を用いることもできる。〔図5
(A)〕
公報記載の技術を利用する。同公報には、陽極酸化によ
り形成した酸化膜を利用して自己整合的にソース/ドレ
イン領域と低濃度不純物領域とを形成する技術が開示さ
れている。以下にその技術について簡単に説明する。
用したレジストマスク(図示せず)を残したまま3%シ
ュウ酸水溶液中で陽極酸化処理を行い、多孔性の陽極酸
化膜162を形成する。この膜厚が後に低濃度不純物領
域の長さになるのでそれに合わせて膜厚を制御する。
た後、エチレングリコール溶液に3%の酒石酸を混合し
た電解溶液中で陽極酸化処理を行う。この処理では緻密
な無孔性の陽極酸化膜163が形成される。膜厚は70〜
120 nmで良い。〔図5(B)〕
膜162をマスクとしてゲイト絶縁膜117をドライエ
ッチング法によりエッチングする。そして、多孔性の陽
極酸化膜162を除去する。こうして形成されるゲイト
絶縁膜165の端部は多孔性の陽極酸化膜162の膜厚
分だけ露出した状態となる。(図5(C))
加工程を行う。本実施例ではNチャネル型TFTを例と
し、不純物元素として砒素を用いる。
高加速電圧で行い、n- 領域を形成する。この時、加速
電圧が80keV 程度と高いので不純物元素は露出した活性
層表面だけでなく露出したゲイト絶縁膜の端部の下にも
添加される。さらに、2回目の不純物添加を低加速電圧
で行い、n+ 領域を形成する。この時は加速電圧が10ke
V 程度と低いのでゲイト絶縁膜はマスクとして機能す
る。
+ 領域がソース領域166、ドレイン領域167とな
り、n- 領域が一対の低濃度不純物領域(LDD領域と
も呼ばれる)168となる。また、ゲイト電極直下の領
域は不純物元素が添加されず、真性または実質的に真性
なチャネル形成領域169となる。〔図5(D)〕
ーネスアニール、レーザーアニール、ランプアニール等
の組み合わせによって不純物元素の活性化を行う。それ
と同時に添加工程で受けた活性層の損傷も修復される。
形成する。層間絶縁膜170としては酸化珪素膜、窒化
珪素膜、酸化窒化珪素膜、有機性樹脂膜、或いはそれら
の積層膜を用いることができる。
ース電極171、ドレイン電極172を形成する。最後
に、基板全体を350 ℃の水素雰囲気で1〜2時間加熱
し、素子全体の水素化を行うことで膜中(特に活性層
中)のダングリングボンド(不対結合手)を終端する。
以上の工程によって、図5(E)に示す様な構造のTF
Tを作製することができる。
アルミニウム膜を使用することで信号遅延の小さい電気
回路を構成することが可能である。また、本実施例と実
施例4とを組み合わせることは容易である。
に示したボロンによるFeまたはCuのゲッタリング効
果に対して、ハロゲン元素による金属元素のゲッタリン
グ効果を併用する構成の例を示す。
実施例1〜3のいずれかの手段で得られた活性層175
を形成する。〔図6(A)〕
uまたはFe)を除去するための加熱処理(触媒元素の
ゲッタリングプロセス)を行う。この加熱処理は処理雰
囲気中にハロゲン元素を含ませ、ハロゲン元素による金
属元素のゲッタリング効果を利用するものである。
果を十分に得るためには、上記加熱処理を700 ℃を超え
る温度で行なうことが好ましい。この温度以下では処理
雰囲気中のハロゲン化合物の分解が困難となり、ゲッタ
リング効果が得られなくなる恐れがある。そのため加熱
処理温度を好ましくは800 〜1000℃(代表的には950
℃)とし、処理時間は 0.1〜 6hr、代表的には 0.5〜 1
hrとする。
して塩化水素(HCl)を0.5 〜10体積%(本実施例で
は3体積%)の濃度で含有させた雰囲気中において、95
0 ℃、30分の加熱処理を行えば良い。HCl濃度を上記
濃度以上とすると、活性層の表面に膜厚程度の凹凸が生
じてしまうため好ましくない。
Clガス以外にもHF、NF3 、HBr、Cl2 、Cl
F3 、BCl3 、F2 、Br2 等のハロゲン元素を含む
化合物から選ばれた一種または複数種のものを用いるこ
とができる。
Feが揮発性の塩化物となってゲッタリングされ、気相
中へと除去される。この様に、本発明であるボロンによ
るゲッタリング効果と本実施例の様なハロゲンによるゲ
ッタリング効果とを併用することで徹底的に活性層中の
CuやFeを除去することができる。
面では熱酸化反応が進行し熱酸化膜176が形成され
る。それと同時に活性層175は熱酸化によって膜厚が
減少する。膜厚が薄いとTFTがオフ状態にある時のリ
ーク電流(オフ電流)の抑制に効果があることが知られ
ており、活性層の薄膜化は非常に有益な効果である。
次に、熱酸化膜176を除去してゲイト絶縁膜177を
形成する。膜厚や成膜方法は実施例1に従えば良い。
酸素雰囲気またはハロゲン元素を含む雰囲気中において
700〜1100℃程度の加熱処理を行うと良い。この加熱処
理によって活性層175とゲイト絶縁膜177との界面
では熱酸化膜が形成され、非常に準位の少ない界面が得
られる。
熱酸化膜を形成することで、活性層端部(エッジ)にお
ける熱酸化膜の形成不良(エッジシニング)を防ぐこと
もできる。
77自体の膜質の向上も図れる。好ましくは処理雰囲気
を窒素雰囲気に切り換えて950℃1時間程度の加熱処
理を行うと良い。
の工程は、実施例5または実施例6に従ってTFTを完
成させれば良い。
異なる構成でボロンゲッタリングとハロゲンゲッタリン
グを併用する場合の例を示す。
(A)の状態を得る。ただし、基板としては耐熱性の高
い石英基板200を用いている。また、180はレジス
トマスクであり、その状態でボロンの添加工程を行い、
ゲッタリング領域181が形成されている。
後、加熱処理によって被ゲッタリング領域182に残存
するCuまたはFeをゲッタリング領域181へと移動
させる。この加熱処理の条件は実施例1に示した条件に
従えば良い。本実施例では600℃8時間の加熱処理を
行い、ゲッタリング工程を行う。〔図7(B)〕
終了したら、次にハロゲン元素を含む雰囲気中で加熱処
理を行い、ハロゲンによるゲッタリング工程を行う。加
熱処理の条件は実施例7で示した条件に従えば良い。た
だし、ゲッタリング領域181から被ゲッタリング領域
182へのボロンの逆拡散を防ぐため、温度範囲は70
0〜800℃とすることが好ましい。〔(図7(C)〕
域182中のCuまたはFeがさらにゲッタリングさ
れ、気相中へと除去される。また、同時に熱酸化膜18
3が形成され、珪素膜の膜厚が減少する。
が終了したら、ゲッタリング領域181を完全に除去す
る形でパターニングを行い、被ゲッタリング領域182
のみからなる活性層184を形成する。〔図7(D)〕
保護膜として利用することができる。パターニング後は
除去して、新たにゲイト絶縁膜を形成すれば良い。活性
層を形成した後の工程は実施例5又は実施例6を参考に
すれば良い。
ムゲイト型TFT(代表例として逆スタガ型TFT)に
適用した場合の例について説明する。説明には図8を用
いる。
膜を設けたガラス基板、201は導電性を持たせた珪素
膜でなるゲイト電極、202はゲイト絶縁膜、203は
非晶質珪素膜である。ゲイト電極としては、他にもタン
タル、モリブデン、クロム及びそれらの積層膜やシリサ
イド膜を用いることができる。
Fe(Cuでも構わない)を含有した膜(以下、Fe含
有層と呼ぶ)204を形成する。Fe含有層204の形
成方法は本発明者らによる特開平7-130652号公報(特に
実施例1)に記載された技術を利用すれば良い。〔図8
(A)〕
スピンコート法で行う例が示してあるが、イオン注入法
またはプラズマドーピング法を用いることもできる。こ
の場合、添加領域の占有面積の低減、横成長領域の成長
距離の制御が容易となるので、微細化した回路を構成す
る際に有効な技術となる。
後、窒素性雰囲気中で550℃4時間の加熱処理を施
し、非晶質珪素膜203の結晶化を行う。こうして結晶
性珪素膜205が得られる。〔図8(B)〕
ンの添加工程を行う。こうしてボロンを高濃度に含有し
たゲッタリング領域207が形成される。ゲッタリング
領域207の形成工程は実施例1に示した条件に従えば
良い。〔図8(C)〕
後、ゲッタリングのための加熱処理(600℃12時
間)を行い、被ゲッタリング領域208中のFe(また
はCu)をゲッタリング領域207へと移動させる。
〔図8(D)〕
グ工程が終了したら、パターニングを行い、被ゲッタリ
ング領域208のみからなる活性層209を形成する。
〔図8(E)〕
面露光を行うことでレジストマスク210を形成する。
そして、N型を付与する不純物元素(代表的にはリン、
砒素)を添加して 1×1017〜 5×1018atoms/cm3 程度の
低濃度不純物領域211、212を形成する。〔図9
(A)〕
後、再びパターニングしてレジストマスク213を形成
する。そして、再びN型を付与する不純物元素を図9
(A)の時よりも高濃度( 1×1019〜 1×1020atoms/cm
3 程度)に添加してNTFTのソース領域214、ドレ
イン領域215を形成する。
領域は前述の低濃度不純物領域がそのまま残り、後にL
DD領域(Light Doped Drain )として機能する。さら
に218で示される領域はチャネル形成領域となる。
〔図9(B)〕
後、エキシマレーザー光を照射することで添加したイオ
ン注入時の損傷の回復と添加した不純物の活性化を行
う。〔図9(C)〕
膜219を 300〜500 nmの厚さに形成する。層間絶縁膜
219は酸化珪素膜、窒化珪素膜、有機性樹脂膜又はそ
れらの積層膜で構成される。
極220、ドレイン電極221を形成する。金属薄膜と
してはアルミニウム、タンタル、チタン、タングステ
ン、モリブデン又はそれらの積層膜を用いれば良い。膜
厚は 100〜300 nmとすれば良い。〔図9(D)〕
℃2時間程度の加熱処理を行い、膜中(特にチャネル形
成領域中)の不対結合手を水素終端する。以上の工程に
よって図9(D)に示す様な構造の逆スタガ型TFTが
完成する。
作製する例を説明したが、本実施例を参考にすればPチ
ャネル型TFTの容易に作製することが可能である。
段とし実施例1と同じ手段を用いているが、実施例2の
結晶化手段を用いても良い。また、実施例3、4の構成
と組み合わせることも可能である。
施例7、8に示した構成と組み合わせることも可能であ
る。ただし、その場合にはゲイト電極の耐熱性も考慮す
る必要がある。
Nチャネル型TFTの作製工程を説明しているが、応用
すれば容易にPチャネル型TFTを作製することができ
る。そのため、同一基板上にNチャネル型TFTとPチ
ャネル型TFTとを形成し、相補的に組み合わせてCM
OS回路を構成することも容易である。
したTFTに対してチャネルドープを行うことも可能で
ある。チャネルドープとは、チャネル形成領域に対して
13族または15族から選ばれた元素を添加し、意図的
にしきい値電圧を制御する技術である。
すならば13族元素を、マイナス側に動かすならば15
族元素をチャネル形成領域に対して添加すれば良い。勿
論、同一基板上に13族元素を添加する領域と15族元
素を添加する領域とが混在する様な構成であっても良
い。
8、10の構成と組み合わせることも可能である。
1に示した構成の半導体装置(具体的にはTFT)を用
いてガラス基板上に回路を形成し、電気光学装置を構成
する場合の例を示す。代表的には液晶表示装置、EL
(エレクトロルミネッセンス)表示装置、EC(エレク
トロクロミクス)表示装置、イメージセンサ、CCD等
を作製することが可能である。
は、電気信号を光学的信号に変換する装置またはその逆
を行う装置と定義する。
晶モジュール)である。11はアクティブマトリクス基
板であり、ガラス基板上に本願発明のTFTで構成され
た画素マトリクス回路12、ソース側駆動回路13、ゲ
イト側駆動回路14で構成される。なお、アクティブマ
トリクス基板11の構造によって、図10(A)の液晶
モジュールを反射型にすることも透過型にすることもで
きる。
ス基板11と、対向基板16との間には液晶層(図示せ
ず)がシール材によって封入されている。また、アクテ
ィブマトリクス基板11と対向基板16とは一辺を除い
て全ての端面が揃う様に貼り合わされており、その一辺
ではアクティブマトリクス基板11の一部が露出する様
に対向基板16が除去されている。
3、14に外部からの信号を伝達するための端子が剥き
出しになっており、FPC(フレキシブルプリントサー
キット)17を接続するための領域となる。
に活用してICチップ18、19を取り付けることがで
きる。本実施例では2つのチップを取り付けているが1
つ又は2つ以上の複数個を設ける構成が可能である。本
実施例の構成は液晶モジュールのサイズを最小限に抑え
るのに有効である。
号の情報処理、クロックパルス発生・制御回路など、映
像表示を行うに必要な各種信号処理回路を含むロジック
回路を構成する。本実施例では単結晶チップ上に形成さ
れたMOSFETで各回路を構成し、それをICチップ
として基板に搭載している。
をフェイスダウン方式で搭載する例を示しているが、フ
ェイスアップ方式(ワイヤボンディング方式)であって
も構わない。
射型にも透過型にもできる。
学装置は、様々な電子機器のディスプレイとして利用さ
れる。なお、本実施例に挙げる電子機器とは、液晶モジ
ュールに代表される電気光学装置を搭載した製品と定義
する。
ラ、スチルカメラ、プロジェクター、プロジェクション
TV、ヘッドマウントディスプレイ、カーナビゲーショ
ン、パーソナルコンピュータ(ノート型を含む)、携帯
情報端末(モバイルコンピュータ、携帯電話等)などが
挙げられる。それらの一例を図11に示す。
01、音声出力部2002、音声入力部2003、表示
装置2004、操作スイッチ2005、アンテナ200
6で構成される。本願発明は音声出力部2002、音声
入力部2003、表示装置2004等に適用することが
できる。
2101、表示装置2102、音声入力部2103、操
作スイッチ2104、バッテリー2105、受像部21
06で構成される。本願発明は表示装置2102、音声
入力部2103、受像部2106に適用することができ
る。
ービルコンピュータ)であり、本体2201、カメラ部
2202、受像部2203、操作スイッチ2204、表
示装置2205で構成される。本願発明は受像部220
3、表示装置2205等に適用できる。
イであり、本体2301、表示装置2302、バンド部
2303で構成される。本発明は表示装置2302に適
用することができる。
り、本体2401、光源2402、表示装置2403、
偏光ビームスプリッタ2404、リフレクター240
5、2406、スクリーン2407で構成される。本発
明は表示装置2403に適用することができる。
であり、本体2501、光源2502、表示装置250
3、光学系2504、スクリーン2505で構成され
る。本発明は表示装置2503に適用することができ
る。
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、他にも電光掲示盤、宣伝公告用ディスプレ
イなどにも活用することができる。
化に利用した触媒元素(Cu、Fe)をボロンによって
効果的に除去することができる。こうすることで生産性
の高い結晶性半導体膜に対して高い信頼性という付加価
値をつけることができる。
Tは、多数のTFTを作製した場合の特性のばらつきに
よる不良等を抑えることができるので、回路を構成した
時の動作性能及び信頼性を向上させることができる。
する電気光学装置、延いてはその電気光学装置を表示デ
ィスプレイとして利用した電子機器の信頼性を確保する
ことが可能となる。
を示す図
を示す図
を示す図
工程を示す図
工程を示す図
工程を示す図
工程を示す図
を示す図
を示す図
示す図
図
Claims (8)
- 【請求項1】絶縁表面を有する基板上に、珪素を主成分
とする非晶質半導体膜を形成する第1の工程と、 前記非晶質半導体膜に、結晶化を助長する触媒元素を導
入する第2の工程と、 前記非晶質半導体膜を結晶化させ、結晶性半導体膜を得
る第3の工程と、 13族から選ばれた元素を前記結晶性半導体膜に選択的
に導入する第4の工程と、 加熱処理により前記触媒元素を前記第4の工程で13族
から選ばれた元素を導入した領域にゲッタリングさせる
工程と、を少なくとも有することを特徴とする半導体装
置の作製方法。 - 【請求項2】絶縁表面を有する基板上に、珪素を主成分
とする非晶質半導体膜を形成する第1の工程と、 前記非晶質半導体膜に、結晶化を助長する触媒元素を選
択的に導入する第2の工程と、 前記非晶質半導体膜の少なくとも一部を結晶化させ、結
晶性半導体膜を得る第3の工程と、 13族から選ばれた元素を前記結晶性半導体膜に選択的
に導入する第4の工程と、 加熱処理により前記触媒元素を前記第4の工程で13族
から選ばれた元素を導入した領域にゲッタリングさせる
工程と、を少なくとも有することを特徴とする半導体装
置の作製方法。 - 【請求項3】請求項1または請求項2において、前記1
3族から選ばれた元素はB(ボロン)であることを特徴
とする半導体装置の作製方法。 - 【請求項4】請求項1または請求項2において、前記加
熱処理は500〜1100℃の温度範囲で行われること
を特徴とする半導体装置の作製方法。 - 【請求項5】請求項1または請求項2において、前記触
媒元素は、Cu(銅)および/またはFe(鉄)である
ことを特徴とする半導体装置の作製方法。 - 【請求項6】請求項1または請求項2において、前記第
2の工程は、CuまたはFeを組成に含む化合物を前記
非晶質半導体膜上に保持させる工程であることを特徴と
する半導体装置の作製方法。 - 【請求項7】請求項6において、前記Cuを含む化合物
として、酢酸第2銅、塩化第2銅、硝酸第2銅から選ば
れた化合物が用いられることを特徴とする半導体装置の
作製方法。 - 【請求項8】請求項6において、前記Feを含む化合物
として、臭化第1鉄、臭化第2鉄、酢酸第2鉄、塩化第
1鉄、塩化第2鉄、フッ化塩化第2鉄、硝酸第2鉄、リ
ン酸第1鉄、リン酸第2鉄から選ばれた化合物が用いら
れることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26815697A JPH1187733A (ja) | 1997-09-11 | 1997-09-11 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26815697A JPH1187733A (ja) | 1997-09-11 | 1997-09-11 | 半導体装置の作製方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1187733A true JPH1187733A (ja) | 1999-03-30 |
Family
ID=17454687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26815697A Withdrawn JPH1187733A (ja) | 1997-09-11 | 1997-09-11 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1187733A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001048797A1 (en) * | 1999-12-28 | 2001-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Production method for semiconductor device |
US6274888B1 (en) | 1999-01-11 | 2001-08-14 | Hitachi, Ltd | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
JP2007081327A (ja) * | 2005-09-16 | 2007-03-29 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2012058742A (ja) * | 1999-04-27 | 2012-03-22 | Semiconductor Energy Lab Co Ltd | El表示装置 |
US8144484B2 (en) | 2003-05-27 | 2012-03-27 | Power Integrations, Inc. | Electronic circuit control element with tap element |
-
1997
- 1997-09-11 JP JP26815697A patent/JPH1187733A/ja not_active Withdrawn
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6274888B1 (en) | 1999-01-11 | 2001-08-14 | Hitachi, Ltd | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
US6965122B2 (en) | 1999-01-11 | 2005-11-15 | Hitachi, Ltd. | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
US7297982B2 (en) | 1999-01-11 | 2007-11-20 | Hitachi, Ltd. | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
JP2012058742A (ja) * | 1999-04-27 | 2012-03-22 | Semiconductor Energy Lab Co Ltd | El表示装置 |
US9837451B2 (en) | 1999-04-27 | 2017-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and electronic apparatus |
US9293483B2 (en) | 1999-04-27 | 2016-03-22 | Semiconductor Energy Laboratory Co. Ltd. | Electronic device and electronic apparatus |
US8994711B2 (en) | 1999-04-27 | 2015-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and electronic apparatus |
US6821827B2 (en) | 1999-12-28 | 2004-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US7384860B2 (en) | 1999-12-28 | 2008-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
WO2001048797A1 (en) * | 1999-12-28 | 2001-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Production method for semiconductor device |
US6787407B2 (en) | 1999-12-28 | 2004-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US8144484B2 (en) | 2003-05-27 | 2012-03-27 | Power Integrations, Inc. | Electronic circuit control element with tap element |
JP2007081327A (ja) * | 2005-09-16 | 2007-03-29 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6160268A (en) | Semiconductor device and manufacturing method thereof | |
JP5072157B2 (ja) | 半導体装置の作製方法 | |
US6147667A (en) | Semiconductor device | |
US7800178B2 (en) | Semiconductor device and method for manufacturing the same | |
JP5393726B2 (ja) | 半導体装置の作製方法 | |
KR100506378B1 (ko) | 반도체장치의제조방법 | |
US7978190B2 (en) | Electrooptical device | |
US7678624B2 (en) | Semiconductor device and method for manufacturing same | |
US20030138996A1 (en) | Semiconductor device and method of fabricating the same | |
JPH10335672A (ja) | 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置 | |
JP4209638B2 (ja) | 半導体装置の作製方法 | |
JP3942699B2 (ja) | 半導体装置の作製方法 | |
JPH1197702A (ja) | 半導体装置およびその作製方法 | |
JPH1187733A (ja) | 半導体装置の作製方法 | |
JP3942701B2 (ja) | 表示装置の作製方法 | |
JP4216003B2 (ja) | 半導体装置の作製方法 | |
JP2003168690A (ja) | トランジスタ及びトランジスタの製造方法 | |
JP2004022900A (ja) | 半導体装置の作製方法 | |
JP4212844B2 (ja) | 半導体装置の作製方法 | |
JP2000040812A (ja) | Soi基板の作製方法及び半導体装置の作製方法 | |
JP4115582B2 (ja) | 半導体装置の作製方法 | |
JP4342843B2 (ja) | 半導体装置の作製方法 | |
JPH1168114A (ja) | 半導体装置およびその作製方法 | |
JPH11307781A (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH10214975A (ja) | 半導体装置およびその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Effective date: 20040820 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040820 |
|
A977 | Report on retrieval |
Effective date: 20050318 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20051115 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060330 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060706 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20060804 Free format text: JAPANESE INTERMEDIATE CODE: A912 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090316 |