JPH10214975A

JPH10214975A - 半導体装置およびその作製方法

Info

Publication number: JPH10214975A
Application number: JP2955497A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Kenji Fukunaga; 健司福永
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1997-01-28
Filing date: 1997-01-28
Publication date: 1998-08-11

Abstract

(57)【要約】【課題】安価な半導体装置およびその作製方法を提供
する。【解決手段】半導体装置のサブストレート基板として
用いられてきたガラス基板や石英基板の代わりに太陽電
池級シリコン基板を用いる。太陽電池級シリコン基板は
不純物元素（特に重金属元素）に対する許容濃度が高い
ので生産コストが低い。従って、石英基板等に比べて数
十分の１程度の価格の太陽電池級シリコン基板を用いる
ことで安価な半導体装置を実現できる。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本明細書で開示する発明は、
結晶性を有する薄膜半導体を用いた半導体装置およびそ
の作製方法に関する。特に、半導体装置としてはマイク
ロプロセッサ等の半導体回路や反射型のアクティブマト
リクス型表示装置等に有効である。

【０００２】

【従来の技術】近年、シリコン薄膜を利用した薄膜トラ
ンジスタ（ＴＦＴ）の開発研究が目覚ましく進められて
いる。特に、多結晶珪素（ポリシリコン）膜を利用した
ポリシリコンＴＦＴは動作性能が高いため、アクティブ
マトリクス型表示装置を構成するスイッチング素子とし
て利用されている。

【０００３】この様なアクティブマトリクス型表示装置
は画像表示を行う画素マトリクス回路とそれを駆動する
ドライバー回路とを同一基板上にモノリシックに形成し
たものである。また、さらに最近では各種信号処理を行
うロジック回路を搭載したＳＯＰ（System On Panel ）
構想が脚光を浴びている。

【０００４】また、従来のＩＣやＬＳＩはシリコンウェ
ハーを用いた絶縁ゲイト型電界効果トランジスタ（ＩＧ
ＦＥＴ）で構成されていたが、最近ではＩＧＦＥＴを高
性能なＴＦＴでもって代替する試みもなされている。

【０００５】ＴＦＴとＩＧＦＥＴの大きな違いはＩＧＦ
ＥＴがシリコンウェハー上に形成されるのに対し、ＴＦ
Ｔは絶縁表面を有する基板上に形成される点であると言
える。例えばＴＦＴを用いた半導体装置を形成する場
合、一般的にガラス基板または石英基板がサブストレー
ト基板として用いられている。

【０００６】

【発明が解決しようとする課題】当然のことながら、サ
ブストレート基板の価格は薄膜トランジスタの製造コス
トがどれだけ低減されても無関係である。例えば、一般
的に用いられているガラス基板であるコーニング７０５
９基板や同１７３７基板（５インチ□の場合）は4000円
／枚前後の価格であり、さらに５インチ□の石英基板と
もなると8000円／枚前後の価格となる。

【０００７】この様に、薄膜トランジスタの開発が進ん
で半導体装置の製造コストが低減されるに従い、サブス
トレート基板にかかる材料コストの負担の占める割合が
増加していく傾向にある。特に、量産する場合に顕著な
経済的負担となる。

【０００８】そこで、本願発明では上述の問題点を解決
し、安価な半導体装置およびその作製方法を提供するこ
とを課題とする。

【０００９】

【課題を解決するための手段】本明細書で開示する発明
の要旨は、石英基板やガラス基板の代替品として安価な
太陽電池級シリコン基板を用いることにある。一般的に
シリコン基板と言うと半導体級シリコン基板を指すが、
本発明はこれまで太陽電池用にしか使用できなかったグ
レードの低いシリコン基板を活用するものである。

【００１０】太陽電池グレードのシリコン基板（ソーラ
ーグレードシリコン基板またはＳＯＧシリコン基板）の
特徴としては、非常に低価格である、不純物元素
（特に重金属元素）の許容濃度が半導体級（半導体グレ
ード）シリコン基板よりも高い、欠陥密度の許容値が
半導体級シリコン基板よりも高い、等が挙げられる。

【００１１】本発明はＳＯＧシリコン基板の低価格性
（５インチ□で単結晶は 400円／枚前後、多結晶は 200
円／枚前後）に着目した技術であり、そのメリットを有
効に生かすことが狙いである。

【００１２】そこで本発明の構成は、表面に絶縁膜を有
したシリコン基板と、前記絶縁膜上に形成された複数の
薄膜トランジスタと、を少なくとも有してなる半導体装
置において、前記シリコン基板とは太陽電池グレードの
シリコン基板であることを特徴とする。

【００１３】換言すれば、表面に絶縁膜を有したシリコ
ン基板と、前記絶縁膜上に形成された複数の薄膜トラン
ジスタと、を少なくとも有してなる半導体装置におい
て、前記シリコン基板中の重金属元素の濃度は半導体グ
レードのシリコン基板に許容される重金属元素の濃度よ
りも高いことを特徴とする。

【００１４】また、他の発明の構成は、表面に絶縁膜を
有したシリコン基板と、前記絶縁膜上に形成された複数
の薄膜トランジスタと、を少なくとも有してなる半導体
装置において、前記シリコン基板中の重金属元素の濃度
は 5×10¹⁰atoms/cm³ を超えることを特徴とする。

【００１５】また、他の発明の構成は、表面に絶縁膜を
有したシリコン基板と、前記絶縁膜上に形成された複数
の薄膜トランジスタと、を少なくとも有してなる半導体
装置において、前記シリコン基板中の欠陥密度は半導体
グレードのシリコン基板に許容される欠陥密度よりも大
きいことを特徴とする。

【００１６】また、他の発明の構成は、表面に絶縁膜を
有したシリコン基板と、前記絶縁膜上に形成された複数
の薄膜トランジスタと、を少なくとも有してなる半導体
装置において、前記シリコン基板中の重金属元素の濃度
は半導体グレードのシリコン基板に許容される重金属元
素の濃度と概略同等であり、かつ、該シリコン基板中の
欠陥密度は半導体グレードのシリコン基板に許容される
欠陥密度よりも大きいことを特徴とする。

【００１７】文献によると、半導体グレードのシリコン
基板に許容される重金属元素の濃度は 1ppta（ 5×10¹⁰
atoms/cm³ ）以下である（シリコンの科学：ＵＳＣ半導
体基盤技術研究会編，pp99〜100 ，株式会社リアライズ
社，1996）。即ち、 5×10¹⁰atoms/cm³ を超える濃度で
重金属元素を含むシリコン基板は、製造工程のモニター
用或いは太陽電池用に転用される。

【００１８】一方でＳＯＧと呼ばれるシリコン基板の重
金属元素の濃度は平均的には10¹²〜10¹⁴オーダー程度で
ある。なお、ここでいう重金属元素としてはＦｅ、Ｃ
ｕ、Ｍｏ、Ｗ、Ｔｉ、Ａｇ、Ａｕ、Ｃｒ、Ｃｏ、Ｎｉ、
Ｓｂ、Ａｌ、Ｚｎ、Ｐｂ、Ｇａ、Ｇｅ、Ｓｎ等の元素を
挙げることができる。

【００１９】ただし、当然のことながら重金属元素の濃
度が低いほど高い変換効率の太陽電池を作れるので、太
陽電池用シリコン基板の重金属濃度に関して明確な許容
値の定義はない。即ち、目的とする変換効率を得られる
のであれば重金属元素がどれだけ存在しても構わないと
も言える。勿論、重金属元素の許容濃度は信頼性等を考
慮した上で決定する。

【００２０】従って、今後の太陽電池技術の発展によっ
て技術的に変換効率を上げることができれば、その分重
金属元素の許容濃度を上げてシリコン基板の生産コスト
を引き下げることも考えられる。

【００２１】

【発明の実施の形態】本発明は従来半導体装置のサブス
トレート基板として用いられてきたガラス基板や石英基
板の代わりとして、安価な太陽電池級シリコン基板を利
用するものである。

【００２２】図１において、１０１は太陽電池級（ソー
ラーグレード）シリコン基板であり、その表面には熱酸
化により形成された酸化膜層１０２が設けられている。
そして、その絶縁膜１０２上に薄膜トランジスタ（ＴＦ
Ｔ）が形成され、アクティブマトリクス型表示装置やマ
イクロプロセッサ等の半導体回路を構成することができ
る。

【００２３】なお、シリコン基板のみでは耐久度に不安
がある様な場合においては、安価なガラス（青板ガラス
等）やプラスチック等に貼り合わせて強度を稼ぐ様な工
夫を施すことが有効である。

【００２４】

【実施例】

〔実施例１〕本実施例では単結晶シリコン基板上に形成
されたＴＦＴで反射型液晶表示装置を作製する場合の例
について図１〜３を用いて説明する。なお、本発明の構
成は本実施例に限らず、反射型表示装置の様に透光性基
板を用いる必要のない半導体装置ならば全てに適用する
ことができる。

【００２５】まず、ソーラーグレード（ＳＯＧ）の単結
晶シリコン基板１０１を準備する。ソーラーグレードと
は太陽電池級とも呼ばれ、半導体用には使用できないが
太陽電池ならば使用に耐える程度のシリコン基板を指
す。そして、基板１０１を熱酸化することにより 0.5〜
5 μｍの厚さの酸化膜層１０２を形成する。こうするこ
とで単結晶シリコン基板の表面を絶縁化する。

【００２６】なお、熱酸化膜を形成する代わりにＣＶＤ
法やスパッタ法等の気相法で絶縁膜を形成しても良い
が、ＳＯＧシリコン基板には比較的高い濃度で重金属元
素などが含まれるため緻密な熱酸化膜をブロッキング層
として設けることが望ましい。また、気相法で絶縁膜を
形成した後に熱酸化することも有効である。

【００２７】１０３は非晶質シリコン膜であり、最終的
な膜厚（熱酸化後の膜減りを考慮した膜厚）が10〜75nm
（好ましくは15〜45nm）となる様に調節する。成膜は減
圧熱ＣＶＤ法またはプラズマＣＶＤ法によれば良い。

【００２８】次に、非晶質珪素膜１０３の結晶化工程を
行う。結晶化の手段としては特開平7-130652号公報、同
8-78329 号公報記載の技術を用いることができる。本実
施例では特開平8-78329 号公報記載の技術を用いた場合
について説明する。同公報記載の技術はシリコン膜の結
晶化を助長する触媒元素を選択的に添加し、添加領域を
起点として基板面と概略平行に（横方向に）結晶成長さ
せる技術である。

【００２９】同公報記載の技術は、まず触媒元素の添加
領域を選択するマスク絶縁膜１０４を形成する。マスク
絶縁膜１０４は触媒元素を添加するために複数箇所の開
口を有している。このコンタクトホールの位置によって
結晶領域の位置を決定することができる。

【００３０】そして、非晶質シリコン膜の結晶化を助長
する触媒元素としてニッケル（Ｎｉ）を含有した溶液を
スピンコート法により塗布し、Ｎｉ含有層１０５を形成
する。なお、触媒元素としてはニッケル以外にも、コバ
ルト（Ｃｏ）、鉄（Ｆｅ）、錫（Ｓｎ）、鉛（Ｐｂ）、
パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金
（Ａｕ）等を用いることができる。（図１（Ａ））

【００３１】また、上記触媒元素の添加工程は、レジス
トマスクを利用したイオン注入法またはプラズマドーピ
ング法を用いることもできる。この場合、添加領域の占
有面積の低減、横成長領域の成長距離の制御が容易とな
るので、微細化した回路を構成する際に有効な技術とな
る。

【００３２】次に、触媒元素の添加工程が終了したら、
不活性雰囲気または水素を含む雰囲気中において 500〜
700 ℃、代表的には 550〜650 ℃の温度で 4〜8 時間の
加熱処理を加えて非晶質シリコン膜１０３の結晶化を行
う。結晶化は膜中のニッケル（またはニッケルシリサイ
ド）が核となって進行する。（図１（Ｂ））

【００３３】非晶質シリコン膜１０３の結晶化はニッケ
ルを添加した添加領域１０６、１０７から優先的に進行
し、基板１０１と概略平行に成長した横成長領域１０
８、１０９が形成される。本発明ではこの横成長領域１
０８、１０９のみを活性層として利用する。

【００３４】結晶化のための加熱処理が終了したら、パ
ターニングを行い横成長領域のみでなる島状半導体層
（活性層）１１０〜１１２を形成する。ここで１１０は
ＣＭＯＳ回路を構成するＮチャネル型ＴＦＴの活性層、
１１１はＣＭＯＳ回路を構成するＰチャネル型ＴＦＴの
活性層、１１２は画素ＴＦＴを構成するＮチャネル型Ｔ
ＦＴの活性層である。

【００３５】横成長領域でなる結晶シリコン膜で構成さ
れる活性層１１０〜１１２を形成したら、活性層１１０
〜１１２上に酸化珪素膜でなるゲイト絶縁膜１１３を成
膜する。ゲイト絶縁膜１１３の膜厚は30〜250nm の範囲
で調節すれば良い。

【００３６】次に、図１（Ｃ）に示す様に触媒元素（ニ
ッケル）をゲッタリング除去するための加熱処理（触媒
元素のゲッタリングプロセス）を行う。この加熱処理は
ハロゲン元素による金属元素のゲッタリング効果を利用
するものである。なお、ハロゲン元素によるゲッタリン
グ効果を十分に得るためには、上記加熱処理を700 ℃を
越える温度で行なうことが好ましい。そのため、本実施
例ではこの加熱処理を700 ℃を超える温度で行い、好ま
しくは800 〜1000℃（代表的には950 ℃）とし、処理時
間は 0.1〜 6時間、代表的には 0.5〜 1時間とする。

【００３７】また、ここでは酸素（Ｏ₂ ）雰囲気中に対
して塩化水素（ＨＣｌ）を0.5 〜10体積％（本実施例で
は３体積％）の濃度で含有させた雰囲気中において、95
0 ℃、30分の加熱処理を行う例を示す。ＨＣｌ濃度を上
記濃度以上とすると、活性層１１０〜１１２の表面に膜
厚程度の凹凸が生じてしまうため好ましくない。

【００３８】また、上述の酸化性雰囲気中に高濃度の窒
素（Ｎ₂ ）を混ぜた雰囲気とすることで結晶シリコン膜
の酸化速度を低下させることができる。熱酸化反応を必
要以上に進ませずにゲッタリング時間を増やす場合に有
効な手段である。

【００３９】また、ハロゲン元素を含む化合物してＨＣ
ｌガスを用いる例を示したが、それ以外のガスとして、
代表的にはＨＦ、ＮＦ₃ 、ＨＢｒ、Ｃｌ₂ 、ＣｌＦ₃ 、
ＢＣｌ₃ 、Ｆ₂ 、Ｂｒ₂ 等のハロゲンを含む化合物から
選ばれた一種または複数種のものを用いることが出来
る。

【００４０】この工程においては活性層１１０〜１１２
中のニッケルが塩素の作用によりゲッタリングされ、揮
発性の塩化ニッケルとなって大気中へ離脱して除去され
ると考えられる。そして、この工程により活性層１１０
〜１１２中のニッケルの濃度は 1×10¹⁷atoms/cm³ 以下
（好ましくはスピン密度以下）にまで低減される。な
お、本明細書における不純物濃度はＳＩＭＳ分析で得ら
れた計測値の最小値で定義される。

【００４１】また、上記加熱処理により活性層１１０〜
１１２とゲイト絶縁膜１１３の界面では熱酸化反応が進
行し、形成された熱酸化膜（図示せず）の分だけゲイト
絶縁膜１１３の全膜厚は増加する。そのため、熱酸化膜
の形成分に比例して活性層１１０〜１１２は薄膜化され
る。活性層の薄膜化はＴＦＴのオフ電流の低減、電界効
果移動度の向上などの効果を促進する。

【００４２】さらに、上記ハロゲン雰囲気における加熱
処理を施した後に、窒素雰囲気中で950 ℃ 1時間程度の
加熱処理を行なうことで、ゲイト絶縁膜１１３の膜質の
向上と共に、極めて良好な半導体／絶縁膜界面が実現さ
れる。

【００４３】なお、ＳＩＭＳ分析により活性層１１０〜
１１２中にはゲッタリング処理に使用したハロゲン元素
が 1×10¹⁵〜 1×10²⁰atoms/cm³ の濃度で残存すること
も確認されている。また、その際、活性層１１０〜１１
２と加熱処理によって形成される熱酸化膜との間に前述
のハロゲン元素が高濃度に分布することがＳＩＭＳ分析
によって確かめられている。

【００４４】以上の様な工程を経て形成された結晶シリ
コン膜は特異な結晶構造体となっている。この結晶構造
体は以下に示す様な特徴を有している。（１）細い棒状または偏平棒状結晶に成長している。（２）複数の棒状または偏平棒状結晶は互いに平行また
はほぼ平行に方向性をもって成長している。（３）棒状または偏平棒状結晶の内部は結晶格子の構造
がほぼ特定方向に連続的に連なり、キャリアにとって実
質的に単結晶と見なせる領域となっている。

【００４５】従って、この様な結晶シリコン膜はキャリ
アにとって実質的に単結晶と見なせる結晶性を有する領
域が、互いにほぼ平行に延在する結晶粒界によって仕切
られた構造となっている。なお、キャリアにとって実質
的に単結晶と見なせるとはキャリアの移動を阻害する不
純物元素や欠陥の濃度が著しく低減されていることを意
味している。

【００４６】また、活性層を形成する際に、ＴＦＴの動
作時にキャリアが移動する方向と結晶粒界の延在する方
向とを一致させる様に設計することでキャリアの移動度
は大幅に向上する。これはキャリアの移動方向が結晶粒
界によって特定の位一方向に規定されるため、キャリア
同士の衝突による散乱が少なくなるからである。なお、
結晶粒界には不対結合手の様な格子欠陥が実質的に存在
しないことが、ＨＲＴＥＭ（High Resolution ＴＥＭ）
分析による格子像観察で確認されている。

【００４７】さらに、この様な特異な結晶構造に起因し
て微細なＴＦＴを作製した場合に短チャネル効果の影響
を受けにくいという特徴がある。本発明者らは、結晶粒
界で生じるエネルギー障壁がドレイン領域からチャネル
形成領域に向かって広がる空乏層を効果的に抑止し、パ
ンチスルーなどの劣化現象を防いでいるためと推測して
いる。

【００４８】以上の様な特異な結晶構造体でなる活性層
１１０〜１１２が得られたら、次に、0.2wt%のスカンジ
ウムを含有したアルミニウム膜（図示せず）を成膜し、
後のゲイト電極の原型となる電極パターンを形成する。
なお、アルミニウム膜の代わりにタンタル、タングステ
ン、モリブデン等を用いることもできる。そして、その
パターンの表面を陽極酸化することで、ゲイト電極１１
４〜１１６、陽極酸化膜１１７〜１１９を形成する。
（図１（Ｄ））

【００４９】次に、ゲイト電極１１４〜１１６をマスク
として自己整合的にゲイト絶縁膜１１３のエッチングを
行う。エッチングはＣＨＦ₃ ガスを用いたドライエッチ
ング法で行えば良い。この工程により、ゲイト電極の直
下のみに残存するゲイト絶縁膜１２０〜１２２が形成さ
れる。

【００５０】次に、Ｐチャネル型ＴＦＴとなる領域を覆
ってレジストマスク１２３を形成した後、Ｎ型を付与す
る不純物イオンの添加を行う。不純物イオンの添加はイ
オン注入法やプラズマドーピング法によれば良い。ま
た、この時の濃度（ｎ^-で表す）は後にＬＤＤ領域の濃
度（ 1×10¹⁸〜 1×10¹⁹atoms/cm³ 程度）となるので、
予め最適値を実験的に求めて精密な制御を行う必要があ
る。こうして、ｎ^-領域１２４〜１２７が形成される。
（図１（Ｅ））

【００５１】ｎ^-領域１２４〜１２７を形成したら、レ
ジストマスク１２３を除去して、今度はＮチャネル型Ｔ
ＦＴを覆ってレジストマスク１２８を形成する。そし
て、Ｐ型を付与する不純物イオンの添加を行い、ｐ^-領
域１２９、１３０を形成する。このｐ^-領域１２９、１
３０も後にＬＤＤ領域の濃度（ 5×10¹⁸〜 5×10¹⁹atom
s/cm³ 程度）となるので精密な制御を行う必要がある。
（図２（Ａ））

【００５２】以上の様にしてｎ^-領域１２４〜１２７、
ｐ^-領域１２９、１３０を形成したら、レジストマスク
１２８を除去する。そして、図示しない酸化珪素膜を
0.5〜2 μｍの厚さに成膜し、エッチバック法によりサ
イドウォール１３１〜１３３を形成する。（図２
（Ｂ））

【００５３】次に、再びＰチャネル型ＴＦＴを覆ってレ
ジストマスク１３４を形成し、Ｎ型を付与する不純物イ
オンの添加工程を行う。今回は前述の添加濃度であるｎ
^-よりも高い濃度（ｎ⁺で表す）で添加する。この濃度
はソース／ドレイン領域のシート抵抗が500 Ω以下（好
ましくは300 Ω以下）となる様に調節する。

【００５４】この工程によりＣＭＯＳ回路を構成するＮ
チャネル型ＴＦＴのソース領域１３５、ドレイン領域１
３６が形成され、サイドウォールの影になって濃度の変
化しなかった領域１３７が低濃度不純物領域（特にドレ
イン領域側はＬＤＤ領域と呼ばれる）となる。また、ゲ
イト電極の直下は真性または実質的に真性なチャネル形
成領域１３８となる。また、同時に画素ＴＦＴとなるＮ
チャネル型ＴＦＴのソース領域１３９、ドレイン領域１
４０、低濃度不純物領域１４１、チャネル形成領域１４
２が形成される。（図２（Ｃ））

【００５５】次に、レジストマスク１３４を除去し、Ｎ
チャネル型ＴＦＴを覆ってレジストマスク１４３を形成
する。そして、Ｐ型を付与する不純物イオンを１度目よ
りも高い濃度（ｐ⁺で表す）で添加することにより、Ｃ
ＭＯＳ回路を構成するＰチャネル型ＴＦＴのソース領域
１４４、ドレイン領域１４５、低濃度不純物領域１４
６、チャネル形成領域１４７を形成する。（図２
（Ｄ））

【００５６】以上の様にして全ての活性層が完成する。
こうして全ての不純物イオンの添加工程が終了したら、
レジストマスク１４３を除去した後、ファーネスアニー
ル、レーザーアニール、ランプアニール等の加熱処理に
より不純物イオンの活性化を行う。なお、活性層が受け
たイオン注入時のダメージは同時に回復される。

【００５７】次に、チタン（Ｔｉ）膜５５０を20〜50nm
の厚さに成膜して、ランプアニールによる加熱処理を行
う。この時、チタン膜１４８と接触していたシリコン膜
はシリサイド化し、ソース／ドレイン領域にはチタンシ
リサイド１４９〜１５１が形成される。なお、チタンの
代わりにタングステン（Ｗ）、タンタル（Ｔａ）、モリ
ブデン（Ｍｏ）等を用いることもできる。（図３
（Ａ））

【００５８】シリサイド化を終えたら、チタン膜１４８
をパターニングしてソース／ドレイン領域上に島状パタ
ーン１５２〜１５４を形成する。この島状パターン１５
２〜１５４は、後にソース／ドレイン領域と配線とを接
続するコンタクトホールを形成する際にチタンシリサイ
ド１４９〜１５１が無くなってしまうのを防ぐためのパ
ターンである。勿論、コンタクトホールを形成する層間
絶縁膜とチタンシリサイドとの選択比が大きければ島状
パターン１５２〜１５４を省略することは可能である。

【００５９】次に、第１の層間絶縁膜１５５として酸化
珪素膜を 0.3〜1 μｍの厚さに成膜し、コンタクトホー
ルを形成してソース配線１５６〜１５８、ドレイン配線
１５９、１６０を形成する。こうして図３（Ｂ）に示す
状態が得られる。なお、第１の層間絶縁膜１５５として
有機性樹脂膜を用いることもできる。

【００６０】図３（Ｂ）に示す状態が得られたら、有機
性樹脂膜でなる第２の層間絶縁膜１６１を 0.5〜3 μｍ
の厚さに形成する。有機性樹脂膜としてはポリイミド、
アクリル、ポリアミド、ポリイミドアミド等が用いられ
る。有機性樹脂膜の利点は、成膜方法が簡単である
点、容易に膜厚を厚くできる点、比誘電率が低いの
で寄生容量を低減できる点、平坦性に優れている点な
どが挙げられる。

【００６１】そして、層間絶縁膜１６１上に遮光性を有
する膜でなるブラックマスク１６２を 100nmの厚さに形
成する。ブラックマスク１６２は後に形成する画素電極
同士の隙間から光が漏れるのを防ぐために設ける。本実
施例ではブラックマスクとしてチタン膜を用いるが、黒
色顔料を含む樹脂膜等を用いることもできる。

【００６２】ブラックマスク１６２を形成したら、第３
の層間絶縁膜１６３として酸化珪素膜、窒化珪素膜、有
機性樹脂膜のいずれかまたはそれらの積層膜を 0.1〜0.
3 μｍの厚さに形成する。

【００６３】そして、第２の層間絶縁膜１６１および第
３の層間絶縁膜１６２にコンタクトホールを形成し、画
素電極１６４を 120nmの厚さに形成する。本実施例は反
射型液晶表示装置の作製例であるので、画素電極１６４
としては反射性の高いアルミニウム膜を用いる。（図３
（Ｃ））

【００６４】また、この時ブラックマスク１６２と画素
電極１６４が重畳する領域では補助容量１６５が形成さ
れる。本実施例では補助容量を構成する絶縁体として第
３の層間絶縁膜１６３を用いるので、第３の層間絶縁膜
１６３の比誘電率や膜厚を調節することで所望の容量を
得られる。

【００６５】次に、基板全体を水素雰囲気で加熱し、素
子全体の水素化を行うことで膜中（特に活性層中）のダ
ングリングボンド（不対結合手）を補償する。以上の工
程を経て同一基板上にＣＭＯＳ回路および画素ＴＦＴを
作製したアクティブマトリクス基板が完成する。

【００６６】図３（Ｃ）に示す様なアクティブマトリク
ス基板が得られたら、配向膜１６６を形成する。そし
て、対向電極１６７、配向膜１６８を設けた対向基板
（ガラス基板）１６９を用意し、アクティブマトリクス
基板と対向基板との間に液晶層１７０を封入することで
反射型液晶表示装置が完成する。（図３（Ｄ））

【００６７】反射型液晶表示装置は対向基板１６９側か
ら入射した入射光を画素電極１６４で反射する。その
際、画素電極１６４の上方に位置する液晶層の光学特性
の変化に応じて反射光の位相が変化し、観測者の目に入
ったり入らなかったりすることで画像表示を行う。

【００６８】本発明の構成は、アクティブマトリクス基
板のサブストレート基板として安価なＳＯＧ単結晶シリ
コン基板を用いているので製造コストを低減することが
できる。例えば、ＳＯＧ単結晶シリコン基板の価格は石
英基板の1/20、ガラス基板の1/10 程度である。特に、
図３（Ｃ）に示す様なアクティブマトリクス基板を量産
する場合において本発明の経済的効果は大きい。

【００６９】なお、本実施例に示す工程で作製されたＴ
ＦＴは極めて高い性能を有し、単結晶シリコンウェハ上
に形成されたＩＧＦＥＴに匹敵する或いは凌駕する電気
特性を得ることができる。

【００７０】例えば、サブスレッショルド係数（Ｓ値）
がＮ型ＴＦＴ、Ｐ型ＴＦＴ共に60〜100mV/decadeと小さ
い。この事は従来のポリシリコンＴＦＴを遙かに凌ぎ、
ＩＧＦＥＴと比べて遜色のないイッチング性能を有して
いることを示している。また、ＴＦＴの動作速度の速さ
を示すパラメータである電界効果移動度（μ_FE）が、Ｎ
型ＴＦＴで200 〜650cm²/Vs （代表的には250 〜300cm²
/Vs ）、Ｐ型ＴＦＴで100 〜300cm²/Vs （代表的には15
0 〜200cm²/Vs ）と大きい。

【００７１】また、本発明者らがこの様なＴＦＴでリン
グオシレータ回路（段数：９段、ゲイト絶縁膜の膜厚：
30nm、ゲイト長：0.6 μｍ）を構成した際に、１ＧＨｚ
以上の発振周波数が確認されている。

【００７２】また、同様の特性をＩＧＦＥＴで得るため
にはゲイト絶縁膜の膜厚を10nm程度とする必要があるの
に対し、本発明を構成するＴＦＴは30nmと比較的厚くで
きるため、同一特性のＩＧＦＥＴよりも高い信頼性を得
ることができる。

【００７３】〔実施例２〕本実施例では実施例１におい
てＳＯＧシリコン基板として多結晶シリコン基板を用い
る場合の例について説明する。なお、ＴＦＴ作製工程は
実施例１と同様であるので本実施例では非晶質シリコン
膜を成膜する前の前処理までを説明することとする。

【００７４】まず、ＳＯＧ多結晶シリコン基板４０１を
準備する。本実施例も実施例１と同様に多結晶シリコン
基板を熱酸化することで表面の絶縁化を行うが、ここで
注意しなければならないことがある。多結晶シリコン基
板４０１をそのまま熱酸化すると結晶粒界４０２におい
て優先的に酸化反応が進行するため、形成される熱酸化
膜が非常に起伏の激しいものとなってしまうのである。

【００７５】そこで本実施例では、図４（Ａ）に示す様
に熱酸化工程を行う前に多結晶シリコン基板４０１上に
ＣＶＤ法またはスパッタ法により予め酸化珪素膜４０３
を形成しておく。

【００７６】その後、図４（Ｂ）に示す様に熱酸化工程
を行う。すると、多結晶シリコン基板４０１と酸化珪素
膜４０３との間で熱酸化反応が起こり、熱酸化膜４０４
が形成される。即ち、酸化珪素膜４０３と熱酸化膜４０
４との積層膜が多結晶シリコン基板４０１上の絶縁膜と
なる。

【００７７】その際、酸化珪素膜４０３が予め設けられ
ていることにより以下に示す利点を得ることができる。（１）結晶粒界での熱酸化反応の速度が低下するので優
れた平坦面を有する絶縁膜を得ることができる。（２）熱酸化の際の酸化珪素膜４０３の高密度化、脱水
素化が起こるので全体的に極めて緻密な絶縁膜を得るこ
とができる。

【００７８】また、本実施例を用いることで得られる最
大の利点は、ＳＯＧ多結晶シリコン基板の価格がＳＯＧ
単結晶シリコン基板のそれよりも低いため、半導体装置
の製造コストを大幅に低減できる点である。本実施例に
示す構成とすることで半導体装置のサブストレート基板
にかかる材料コストを石英基板の1/40以下（好ましくは
1/50以下）、ガラス基板の1/20以下（好ましくは1/30以
下）にまで抑えることができる。

【００７９】〔実施例３〕本実施例では実施例１に示し
たＴＦＴの作製工程を用いてマイクロプロセッサ等の半
導体装置（半導体回路）を構成する場合の例について説
明する。なお、本実施例では半導体回路の一実施例であ
り、回路構成は本実施例で限定されるものではない。

【００８０】図５に示す半導体回路はマイクロプロセッ
サの一例を示している。ＳＯＧシリコン基板（単結晶で
も多結晶でも構わない）５０１上には絶縁膜５０２が形
成されており、基板と素子とが絶縁分離されている。

【００８１】図５において、５０３〜５０５はＩ／Ｏポ
ート、５０６はＣＰＵ、５０７はキャッシュメモリー、
５０８はキャッシュアドレスアレイ、５０９は乗算器、
５１０はリアルタイムクロック、シリアルインターフェ
ース、タイマー等を含む回路、５１１はクロック制御回
路、５１２はキャッシュコントローラ、５１３はバスコ
ントローラである。

【００８２】また、図５に示す回路構成以外にも、ＬＣ
Ｄドライバ回路や携帯機器用の高周波回路などを構成す
ることもできる。即ち、実施例１に示すＴＦＴを用いる
ことで従来のＩＣチップやＬＳＩチップをＴＦＴで作製
することが可能である。その場合において、安価なＳＯ
Ｇシリコン基板を用いることで製造コストを引き下げ、
低価格な製品を実現することができる。

【００８３】〔実施例４〕本実施例では実施例１とは異
なる手段で反射型液晶表示装置を作製する場合の例につ
いて図６、７を用いて説明する。なお、基本的な構成は
実施例１に似ているので異なる点に注目して説明する。

【００８４】まず、実施例１の工程に従って図１（Ｂ）
に示す状態を得る。図１（Ｂ）に示す状態が得られた
ら、マスク絶縁膜１０４を除去し、シリコン表面に対し
てエキシマレーザー光によるアニール処理を行う。（図
６（Ａ））

【００８５】図６（Ａ）において、６０１はＳＯＧシリ
コン基板、６０２は酸化膜層、６０３、６０４は横成長
領域である。図６（Ａ）に示すレーザ処理によって横成
長領域の結晶性は大幅に向上する。また、結晶化のため
の加熱処理で結晶化するに至らなかった非晶質成分もこ
のレーザー処理によって完全に結晶化する。

【００８６】次に、結晶シリコン膜をパターニングして
横成長領域のみでなる島状半導体層（活性層）６０５〜
６０７を形成する。次いで、ＣＶＤ法によりゲイト絶縁
膜６０８を形成する。（図６（Ｂ））

【００８７】次に、図示しないアルミニウムを主成分と
する金属膜を成膜し、パターニングによって後のゲイト
電極の原型を形成する。ここで本発明者らによる特開平
7-135318号公報記載の技術を利用する。同公報記載の技
術を利用することで多孔質状の陽極酸化膜６０９〜６１
１、緻密な陽極酸化膜６１２〜６１４、ゲイト電極６１
５〜６１７が形成される。

【００８８】次に、ゲイト電極６１５〜６１７、多孔質
状の陽極酸化膜６０９〜６１１をマスクとしてゲイト絶
縁膜６０８をエッチングし、ゲイト絶縁膜６１８〜６２
０を形成する。そしてその後、多孔質状の陽極酸化膜６
０９〜６１１を除去する。こうしてゲイト絶縁膜６１８
〜６２０の端部が露出した状態となる。（図６（Ｃ））

【００８９】次に、Ｎ型を付与する不純物イオンを２回
に分けて添加する。本実施例では、まず１回目の不純物
添加を高加速電圧で行い、ｎ^-領域を形成する。この
時、加速電圧が高いので不純物イオンは露出した活性層
表面だけでなく露出したゲイト絶縁膜の端部の下にも添
加される。さらに、２回目の不純物添加を低加速電圧で
行い、ｎ⁺領域を形成する。この時は加速電圧が低いの
でゲイト絶縁膜がマスクとして機能する。

【００９０】以上の工程を経て、ＣＭＯＳ回路を構成す
るＮチャネル型ＴＦＴのソース領域６２１、ドレイン領
域６２２、低濃度不純物領域６２３、チャネル形成領域
６２４が形成される。また、画素ＴＦＴを構成するＮチ
ャネル型ＴＦＴのソース領域６２５、ドレイン領域６２
６、低濃度不純物領域６２７、チャネル形成領域６２８
が画定する。（図６（Ｄ））

【００９１】なお、図６（Ｄ）に示す状態ではＣＭＯＳ
回路を構成するＰチャネル型ＴＦＴもＮチャネル型ＴＦ
Ｔと同じ構成となっている。

【００９２】次に、Ｎチャネル型ＴＦＴを覆ってレジス
トマスク６２９を設け、Ｐ型を付与する不純物イオンの
添加を行う。この工程も前述の不純物添加工程と同様に
２回に分けて行い、ＣＭＯＳ回路を構成するＰチャネル
型ＴＦＴのソース領域６３０、ドレイン領域６３１、低
濃度不純物領域６３２、チャネル形成領域６３３を形成
する。（図６（Ｅ））

【００９３】以上の様にして活性層が完成したら、実施
例１と同様に不純物イオンの活性化およびイオン添加時
の損傷の回復を図る。そして、後は実施例１と同様に第
１の層間絶縁膜６３４、ソース配線６３５〜６３７、ド
レイン配線６３８、６３９を形成して図７（Ａ）に示す
状態を得る。

【００９４】さらに、第２の層間絶縁膜６４０、ブラッ
クマスク６４１、第３の層間絶縁膜６４２、画素電極６
４３を形成し、最後に水素化処理を施して図７（Ｂ）に
示す様なアクティブマトリクス基板が完成する。

【００９５】〔実施例５〕実施例１または実施例４に示
したＴＦＴの作製工程例ではトップゲイト型ＴＦＴ（具
体的にはプレーナ型ＴＦＴ）を例としたが、本発明はボ
トムゲイト型ＴＦＴを作製する場合に適用することもで
きる。

【００９６】図８は逆スタガ型ＴＦＴの一例であり、Ｓ
ＯＧシリコン基板８０１、酸化膜層８０２、ゲイト電極
８０３、８０４、ゲイト絶縁膜８０５、活性層８０６、
８０７、チャネルストッパー８０８、８０９、層間絶縁
膜８１０、ソース配線８１１、８１２およびドレイン配
線８１３で構成される。

【００９７】ただし、実施例１に示す様な高い温度での
加熱処理工程が含まれる場合、ゲイト電極として耐熱性
の高い材料（例えば一導電性を付与したポリシコン膜
等）を用いるなどの工夫が必要である。

【００９８】〔実施例６〕実施例１または実施例４に示
したＴＦＴの作製工程例ではゲイト電極の材料としてア
ルミニウムを主成分とする材料を示したが、一導電性を
付与したポリシリコン膜を用いることもできる。

【００９９】図９は本実施例の構成を示す一実施例であ
る。基本的な構成および構造は図３（Ｃ）に示すＣＭＯ
Ｓ回路とほぼ同様であるので、ここでは相違点のみに着
目して説明を行う。

【０１００】図９において、ゲイト電極９０１、９０２
は一導電性を付与したポリシリコン膜で構成されてい
る。本構成とすると、チタンシリサイド（または他の金
属とのシリサイド）１４９、１５０が形成される際に、
同時にゲイト電極９０１、９０２上にもシリサイド９０
３、９０４が形成される。

【０１０１】この様な構成とすると、ゲイト電極９０
１、９０２とゲイト電極と接続する他の配線とのオーミ
ックコンタクトをより良好なものとすることができる。

【０１０２】〔実施例７〕実施例１に示した酸化膜層１
０２の形成や実施例２の熱酸化工程の際、処理雰囲気を
ハロゲン元素を含む雰囲気とすることは有効である。そ
の目的はハロゲン元素によるゲッタリング作用を利用す
ることにある。

【０１０３】金属元素とハロゲン元素とが結合したハロ
ゲン化物は、蒸気圧が高ければ気相となって空中へ離脱
する。この効果を活用すれば熱酸化工程の処理雰囲気に
ハロゲン元素を含ませるだけで金属元素の低減を図れ
る。

【０１０４】また、酸化膜形成時にハロゲン元素を含む
雰囲気としておくと、酸化膜の膜質が向上することが知
られているが、本実施例の構成はその効果をも活用する
ことが可能である。即ち、酸化膜層の膜質を向上させて
基板から拡散する不純物元素のブロッキング層としての
機能を高めることができる。

【０１０５】〔実施例８〕本実施例では、太陽電池グレ
ードのシリコン基板上にＴＦＴを作製する前に重金属元
素を除去するための前処理を行う場合の例について説明
する。説明には図１０を用いる。

【０１０６】実施例１に示した様なＳＯＧシリコン基板
は、ＴＦＴを形成する面（主表面）を鏡面加工して可能
な限り平坦性を確保しておく。逆に、ＴＦＴを形成しな
い面（裏面）は意図的に損傷を与えておくことが好まし
い。この技術はシリコンウェハ中の金属元素を除去する
時に利用される技術であり、外部（エクストリンシッ
ク）ゲッタリングと呼ばれている。

【０１０７】まず、シリコン基板１１の裏面に機械研
摩、レーザー照射またはイオン注入により損傷１２を意
図的に与える。そして、その状態で加熱処理を行うこと
で転位や積層欠陥等のゲッタリングシンク１３を発生さ
せる。（図１０（Ａ））

【０１０８】そして、そこで発生したゲッタリングシン
ク１３がシリコン基板１１中の金属元素１４を表面側お
よび裏面側からゲッタリングすることで基板内部の金属
元素１４の濃度を減少させる。また、例えば実施例７と
組み合わせれば表面側と裏面側からの両面から金属元素
をゲッタリングできる。（図１０（Ｂ））

【０１０９】本発明に利用する場合、実施例１の図１
（Ａ）においてＳＯＧシリコン基板１０１の裏面に損傷
を与えておくことで、酸化膜層１０２を形成する際にシ
リコン基板１０１中の金属元素はゲッタリングされる。
そして、金属元素（特に、重金属元素）の濃度を半導体
グレードと同等にまで低減することができる。ただしこ
の場合、内部欠陥は除去できないので欠陥密度は太陽電
池グレードのまま残留することになる。

【０１１０】〔実施例９〕本実施例では、本発明に利用
するＳＯＧシリコン基板として｛１１１｝シリコンを用
いる例を示す。

【０１１１】通常、半導体グレードのシリコン基板とし
ては｛１００｝シリコンが用いられている。これはシリ
コン／酸化膜界面に存在する電荷や捕獲中心が｛１０
０｝シリコンで最小となり、｛１１１｝シリコンで最大
となるからである（半導体シリコン結晶光学：志村史
夫，pp33，丸善株式会社，1993）。

【０１１２】しかしながら、本発明はＳＯＧシリコン基
板と酸化膜層との界面をデバイスとして利用する技術で
はないため、｛１００｝シリコンである必要はない。本
実施例ではその性質を逆利用し、｛１１１｝シリコンと
酸化膜との界面に存在する電荷や捕獲中心に、シリコン
基板から拡散する不純物元素を捕獲させることを目的と
している。

【０１１３】本実施例によれば、酸化膜層のブロッキン
グ層としての効果をより高めることが可能である。ま
た、上記文献によれば｛１１１｝シリコンは平坦な面を
得るという点においても他の面方位を有するシリコンよ
りも優位である。

【０１１４】〔実施例１０〕本発明はあらゆる半導体装
置に対して適用可能であり、絶縁表面を有する基板上に
おいてＴＦＴを用いて回路を構成した半導体装置であれ
ば全て適用範囲に入る。その様な半導体装置は、ＩＣや
ＶＬＳＩの様にロジック回路のみとして機能する場合も
あるし、アクティブマトリクス型電気光学装置の様に表
示ディスプレイとして機能する場合もある。

【０１１５】特に、アクティブマトリクス型電気光学装
置としては、アクティブマトリクス型液晶表示装置、ア
クティブマトリクス型ＥＬ表示装置、アクティブマトリ
クス型ＥＣ表示装置などに適用することができる。勿
論、サブストレート基板が透光性基板ではないので反射
型表示装置の様な構成となる。

【０１１６】〔実施例１１〕本実施例では、本発明を適
用しうる半導体装置の一例として実施例１０で示した様
な電気光学装置を用いた応用製品について図１１を用い
て説明する。なお、本明細書中において「半導体装置」
とは半導体を利用する装置全般を指しており、本実施例
に示す様な応用製品もその範疇に含むものとする。

【０１１７】本発明を利用した半導体装置としては（デ
ジタル）ビデオカメラ、（デジタル）スチルカメラ、ヘ
ッドマウントディスプレイ、カーナビゲーション、パー
ソナルコンピュータ、携帯情報端末（モバイルコンピュ
ータ、携帯電話等）などが挙げられる。

【０１１８】図１１（Ａ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２００１、カメラ部
２００２、受像部２００３、操作スイッチ２００４、表
示装置２００５で構成される。本発明は表示装置２００
５や内部回路に適用することができる。

【０１１９】図１１（Ｂ）はヘッドマウントディスプレ
イであり、本体２１０１、表示装置２１０２、バンド部
２１０３で構成される。本発明を表示装置２１０２に適
用することで大幅に装置の低価格化が図れる。

【０１２０】図１１（Ｃ）はカーナビゲーションシステ
ムであり、本体２２０１、表示装置２２０２、操作スイ
ッチ２２０３、アンテナ２２０４で構成される。本発明
は表示装置２２０２や内部回路に適用することができ
る。

【０１２１】図１１（Ｄ）は携帯電話であり、本体２３
０１、音声出力部２３０２、音声入力部２３０３、表示
装置２３０４、操作スイッチ２３０５、アンテナ２３０
６で構成される。本発明は表示装置２３０４や通信用の
高周波回路などに適用することができる。

【０１２２】図１１（Ｅ）はビデオカメラであり、本体
２４０１、表示装置２４０２、音声入力部２４０３、操
作スイッチ２４０４、バッテリー２４０５、受像部２４
０６で構成される。本発明を表示装置２４０２に適用す
ることで、視認性に優れたモニタを有するす製品を低コ
ストで製造することができる。

【０１２３】以上の様に、本発明の応用範囲は極めて広
く、あらゆる分野の表示媒体に適用することが可能であ
る。また、これ以外にもＩＣ、ＬＳＩといった半導体回
路を必要とする製品であれば用途を問わない。

【０１２４】

【発明の効果】本発明を利用することでサブストレート
基板の材料コストを数十分の１にまで大幅に引き下げる
ことが可能となり、半導体装置の製造コストの低減およ
び製品価格の低減を実現することができる。

【０１２５】特に、製品となる半導体装置を量産する場
合において、本発明が与える経済効果は非常に大きいも
のである。この様に、本発明は産業上、非常に有益な技
術である。

【図面の簡単な説明】

【図１】薄膜トランジスタの作製工程を示す図。

【図２】薄膜トランジスタの作製工程を示す図。

【図３】薄膜トランジスタの作製工程を示す図。

【図４】絶縁性を有する基板の作製工程を示す図。

【図５】半導体回路の一例を示す図。

【図６】薄膜トランジスタの作製工程を示す図。

【図７】薄膜トランジスタの作製工程を示す図。

【図８】ＣＭＯＳ回路の構造を示す図。

【図９】ＣＭＯＳ回路の構造を示す図。

【図１０】シリコン基板の前処理工程を説明するため
の図。

【図１１】応用製品の一例を説明するための図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０１Ｌ 29/78 ６２６Ｃ

Claims

【特許請求の範囲】

【請求項１】表面に絶縁膜を有したシリコン基板と、前記絶縁膜上に形成された複数の薄膜トランジスタと、を少なくとも有してなる半導体装置において、前記シリコン基板とは太陽電池グレードのシリコン基板
であることを特徴とする半導体装置。
【請求項２】表面に絶縁膜を有したシリコン基板と、前記絶縁膜上に形成された複数の薄膜トランジスタと、を少なくとも有してなる半導体装置において、前記シリコン基板中の重金属元素の濃度は半導体グレー
ドのシリコン基板に許容される重金属元素の濃度よりも
高いことを特徴とする半導体装置。
【請求項３】表面に絶縁膜を有したシリコン基板と、前記絶縁膜上に形成された複数の薄膜トランジスタと、を少なくとも有してなる半導体装置において、前記シリコン基板中の重金属元素の濃度は 5×10¹⁰atom
s/cm³ を超えることを特徴とする半導体装置。
【請求項４】請求項２または請求項３において、前記重
金属元素とはＦｅ、Ｃｕ、Ｍｏ、Ｗ、Ｔｉ、Ａｇ、Ａ
ｕ、Ｃｒ、Ｃｏ、Ｎｉ、Ｓｂ、Ａｌ、Ｚｎ、Ｐｂ、Ｇ
ａ、Ｇｅ、Ｓｎの内の少なくとも一つの元素であること
を特徴とする半導体装置。
【請求項５】表面に絶縁膜を有したシリコン基板と、前記絶縁膜上に形成された複数の薄膜トランジスタと、を少なくとも有してなる半導体装置において、前記シリコン基板中の欠陥密度は半導体グレードのシリ
コン基板に許容される欠陥密度よりも大きいことを特徴
とする半導体装置。
【請求項６】表面に絶縁膜を有したシリコン基板と、前記絶縁膜上に形成された複数の薄膜トランジスタと、を少なくとも有してなる半導体装置において、前記シリコン基板中の重金属元素の濃度は半導体グレー
ドのシリコン基板に許容される重金属元素の濃度と概略
同等であり、かつ、該シリコン基板中の欠陥密度は半導
体グレードのシリコン基板に許容される欠陥密度よりも
大きいことを特徴とする半導体装置。
【請求項７】請求項１乃至請求項３または請求項５また
は請求項６において、前記シリコン基板とは多結晶シリ
コン基板であることを特徴とする半導体装置。
【請求項８】請求項１乃至請求項３または請求項５また
は請求項６において、前記絶縁膜は気相法により形成さ
れた絶縁膜と熱酸化法により形成された熱酸化膜との積
層膜でなることを特徴とする半導体装置。
【請求項９】請求項１乃至請求項３または請求項５また
は請求項６において、前記複数の薄膜トランジスタの活
性層は互いにほぼ平行に方向性をもって成長した複数の
棒状または偏平棒状結晶が集合してなる結晶構造体でな
ることを特徴とする半導体装置。
【請求項１０】請求項９において、前記棒状または偏平
棒状結晶の内部は結晶格子が連続的に連なり、キャリア
にとって実質的に単結晶と見なせることを特徴とする半
導体装置。
【請求項１１】請求項１乃至請求項３または請求項５ま
たは請求項６において、前記複数の薄膜トランジスタの
サブスレッショルド係数は60〜100mV/decadeであること
を特徴とする半導体装置。
【請求項１２】請求項１乃至請求項３または請求項５ま
たは請求項６において、前記複数の薄膜トランジスタは
反射型表示装置のスイッチング素子として機能すること
を特徴とする半導体装置。
【請求項１３】加熱処理によりシリコン基板上に熱酸化
膜を形成する工程と、前記熱酸化膜上に複数の薄膜トランジスタを形成する工
程と、を少なくとも有し、前記シリコン基板として太陽電池グレードのシリコン基
板を用いることを特徴とする半導体装置の作製方法。
【請求項１４】加熱処理によりシリコン基板上に熱酸化
膜を形成する工程と、前記熱酸化膜上に複数の薄膜トランジスタを形成する工
程と、を少なくとも有し、前記シリコン基板として半導体グレードのシリコン基板
に許容される重金属元素の濃度よりも高い濃度で重金属
元素を含むシリコン基板を用いることを特徴とする半導
体装置の作製方法。
【請求項１５】加熱処理によりシリコン基板上に熱酸化
膜を形成する工程と、前記熱酸化膜上に複数の薄膜トランジスタを形成する工
程と、を少なくとも有し、前記シリコン基板として 5×10¹⁰atoms/cm³ を超える濃
度で重金属元素を含むシリコン基板を用いることを特徴
とする半導体装置の作製方法。
【請求項１６】請求項１４または請求項１５において、
前記重金属元素とはＦｅ、Ｃｕ、Ｍｏ、Ｗ、Ｔｉ、Ａ
ｇ、Ａｕ、Ｃｒ、Ｃｏ、Ｎｉ、Ｓｂ、Ａｌ、Ｚｎ、Ｐ
ｂ、Ｇａ、Ｇｅ、Ｓｎの内の少なくとも一つの元素であ
ることを特徴とする半導体装置の作製方法。
【請求項１７】加熱処理によりシリコン基板上に熱酸化
膜を形成する工程と、前記熱酸化膜上に複数の薄膜トランジスタを形成する工
程と、を少なくとも有し、前記シリコン基板として半導体グレードのシリコン基板
に許容される欠陥密度よりも大きい欠陥密度を有するシ
リコン基板を用いることを特徴とする半導体装置の作製
方法。
【請求項１８】加熱処理によりシリコン基板上に熱酸化
膜を形成する工程と、前記熱酸化膜上に複数の薄膜トランジスタを形成する工
程と、を少なくとも有し、前記シリコン基板として半導体グレードのシリコン基板
に許容される重金属元素の濃度と概略同等の濃度で重金
属元素を含み、かつ、半導体グレードのシリコン基板に
許容される欠陥密度よりも大きい欠陥密度を有するシリ
コン基板を用いることを特徴とする半導体装置の作製方
法。
【請求項１９】請求項１３乃至請求項１５または請求項
１７または請求項１８において、前記シリコン基板とは
多結晶シリコン基板であることを特徴とする半導体装置
の作製方法。
【請求項２０】請求項１３乃至請求項１５または請求項
１７または請求項１８において、前記複数の薄膜トラン
ジスタの活性層は互いにほぼ平行に方向性をもって成長
した複数の棒状または偏平棒状結晶が集合してなる結晶
構造体でなることを特徴とする半導体装置の作製方法。
【請求項２１】請求項２０において、前記棒状または偏
平棒状結晶の内部は結晶格子が連続的に連なり、キャリ
アにとって実質的に単結晶と見なせることを特徴とする
半導体装置の作製方法。
【請求項２２】請求項１３乃至請求項１５または請求項
１７または請求項１８において、前記複数の薄膜トラン
ジスタのサブスレッショルド係数は60〜100mV/decadeで
あることを特徴とする半導体装置の作製方法。
【請求項２３】請求項１３乃至請求項１５または請求項
１７または請求項１８において、前記複数の薄膜トラン
ジスタは反射型表示装置のスイッチング素子として機能
することを特徴とする半導体装置の作製方法。
【請求項２４】多結晶シリコン基板上に気相法により絶
縁膜を形成する工程と、加熱処理により前記多結晶シリコン基板を熱酸化する工
程と、前記絶縁膜上に複数の薄膜トランジスタを形成する工程
と、を少なくとも有し、前記多結晶シリコン基板として 5×10¹⁰atoms/cm³ を超
える濃度で重金属元素を含むシリコン基板を用いること
を特徴とする半導体装置の作製方法。
【請求項２５】請求項２４において、前記重金属元素と
はＦｅ、Ｃｕ、Ｍｏ、Ｗ、Ｔｉ、Ａｇ、Ａｕ、Ｃｒ、Ｃ
ｏ、Ｎｉ、Ｓｂ、Ａｌ、Ｚｎ、Ｐｂ、Ｇａ、Ｇｅ、Ｓｎ
の内の少なくとも一つの元素であることを特徴とする半
導体装置の作製方法。