JP4080448B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4080448B2
JP4080448B2 JP2004104038A JP2004104038A JP4080448B2 JP 4080448 B2 JP4080448 B2 JP 4080448B2 JP 2004104038 A JP2004104038 A JP 2004104038A JP 2004104038 A JP2004104038 A JP 2004104038A JP 4080448 B2 JP4080448 B2 JP 4080448B2
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
silicon film
film
crystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004104038A
Other languages
English (en)
Other versions
JP2004235662A (ja
Inventor
舜平 山崎
久 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004104038A priority Critical patent/JP4080448B2/ja
Publication of JP2004235662A publication Critical patent/JP2004235662A/ja
Application granted granted Critical
Publication of JP4080448B2 publication Critical patent/JP4080448B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本明細書で開示する発明は、結晶性を有する薄膜半導体を用いた半導体装置の作製方法に関する。特に、絶縁ゲイト型の薄膜トランジスタ(TFT)の構成に関する。
近年、絶縁表面を有する基板上に結晶性珪素膜(特に多結晶珪素膜、多結晶シリコン膜、ポリシリコン膜等と呼ばれる材料)を用いたTFTを作製する技術が発達している。この様な材料を用いるTFTは非晶質珪素膜(アモルファスシリコン膜とも呼ばれる)を用いたTFTに比べて高速動作が可能という利点を有している。
そのため、同一基板上に画素マトリクス回路、ドライバー回路を搭載したモノシリック型パネル、さらには信号処理を行うロジック回路(メモリ、アンプ、CPU等)を一体形成したシステム・オン・パネル構造も盛んに研究されている。例えば、ドライバー回路やロジック回路は、N型TFTとP型TFTとを相補的に組み合わせたCMOS回路(インバータ回路)を基本回路とした複合回路で構成されている。
以上の様な様々な回路を構成するTFTは、ある特定の電圧(しきい値またはしきい値電圧と呼ばれる)がゲイト電極に印加されるとオン状態となり、それ以下の電圧ではオフ状態となるスイッチング素子である。従って、しきい値電圧の精密な制御は回路の正確な動作を行う上で非常に重要である。
ところが、製造工程における不特定な要因によってTFTのしきい値電圧がマイナス側或いはプラス側へ移動(シフト)することがある。これは、汚染による可動イオンの影響であったり、TFTのゲイト周辺の仕事関数差や界面電荷によるものであったりする。
そして、この様なしきい値電圧のシフトはスイッチング素子としての機能を阻害し、消費電力を増加させるなどの悪影響を及ぼす。しかしながら、汚染によるものはプロセスの改善等で解決することも可能であるが、仕事関数差などによるものは材料で決定されるため構造上、止むを得ない場合がある。
その様な時の解決手段として提案された技術がチャネルドープ法である。チャネルドープ法とはTFTの少なくともチャネル形成領域に対して一導電性を付与する不純物元素(典型的にはP、As、Bなど)を添加し、しきい値電圧を意図的にシフトさせて制御する技術である。従って、しきい値電圧を所望の値に制御するためには不純物元素の添加量を極めて精密に制御する必要がある。
不純物元素の添加は予め非晶質珪素膜または結晶性珪素膜を形成する成膜ガスに含有させても良いし、結晶化後にイオン注入等によって添加しても良い。また、結晶性珪素膜を島状に加工した後にチャネル形成領域となる部分にのみ選択的に添加する方法を用いることもできる。
〔発明に至る過程〕
本発明者らは優れたTFT特性を得るために鋭意研究を重ねた結果、極めて優れた結晶性を有する結晶性珪素膜を発明した。その結晶性珪素膜を形成するための必要条件を以下に簡単に説明する。
先ず、耐熱性の高い基板(例えば石英基板)上に非晶質珪素膜を形成し、本発明者らが開示した特開平7-130652号公報に記載の技術を用いて結晶化する。同公報記載の技術は、非晶質珪素膜に対して結晶化を助長する触媒元素(代表的にはニッケル)を添加し、加熱処理により結晶化を行う技術である。
結晶性珪素膜が得られたら、ハロゲン元素を含む雰囲気中において加熱処理を行い触媒元素をゲッタリングする。このゲッタリング工程はハロゲン元素による金属元素のゲッタリング効果を利用するものである。なお、ハロゲン元素によるゲッタリング効果を十分に得るために上記加熱処理は700 ℃を越える温度で行なわれることが好ましい。
ゲッタリング工程では結晶性珪素膜中に残留した触媒元素がハロゲン元素と結合してゲッタリングされ、揮発性のハロゲン化物となって大気中へ離脱して除去される。そして、この触媒元素のゲッタリング工程により結晶性珪素膜中の触媒元素の濃度は 1×1017atoms/cm 以下(好ましくはスピン密度以下)にまで低減される。なお、本明細書における不純物濃度はSIMS分析で得られた計測値の最小値で定義される。
以上の様にして形成された結晶性珪素膜は、棒状または偏平棒状結晶が複数集合してなる結晶構造体で構成され、微視的に見るとその棒状結晶の成長方向は特定方向への方向性を有している点に特徴がある。また、ゲッタリング工程における加熱処理により結晶内部の結晶性も大幅に向上している。
ところが、上記結晶性珪素膜を用いて様々なTFTを試作している内に、本発明者らは、従来例で説明したチャネルドープ法を適用する際に重大な問題が生じることを認識した。その問題とは、上記ゲッタリング工程で触媒元素を除去する際、結晶性珪素膜の表面層付近に添加された不純物元素(B、P、As等)が枯渇してしまう現象である。この現象は「IBM Technical Disclosure Bulletin :vol.1,No. 5,1973」にも報告されている。
即ち、チャネルが形成される領域(活性層表面近傍)の不純物元素の濃度が大幅に低減されてしまうのでチャネルドープの効果を得られなくなる。従って、しきい値電圧の精密な制御が不可能な状態になってしまう。
上記問題点は、前述の結晶性珪素膜の形成方法に従来のチャネルドープ法を適用する際に初めて認識された、従来誰も認識していなかったものである。即ち、本願発明は上述の様な誰も認識していなかった全く新規な問題点を解決することを課題とする。
具体的には、結晶性珪素膜の表面近傍に存在するリンやボロン等の不純物元素を枯渇させることなく、ハロゲン元素を含む雰囲気中での加熱処理を施すための技術を提供することを課題とする。
絶縁表面を有する基板上に形成されたソース領域と、ドレイン領域と、LDD領域およびチャネル形成領域が形成された結晶性珪素膜と、前記チャネル形成領域上に形成されたゲイト絶縁膜と、前記ゲイト絶縁膜上に形成されたゲイト電極と、前記ゲイト電極の側面に接して形成されたサイドウォールとを有し、前記ゲイト電極、前記ソース領域および前記ドレイン領域の表面にはシリサイド層が形成されていることを特徴とする。
絶縁表面を有する基板上に形成されたソース領域と、ドレイン領域と、LDD領域およびチャネル形成領域が形成された結晶性珪素膜と、前記チャネル形成領域上に形成されたゲイト絶縁膜と、前記ゲイト絶縁膜上に形成されたゲイト電極と、前記ゲイト電極の側面に接して形成されたサイドウォールとを有し、前記サイドウォールの下に前記LDD領域が配置されており、前記ゲイト電極、前記ソース領域および前記ドレイン領域の表面にはシリサイド層が形成されていることを特徴とする。
絶縁表面を有する基板上に形成されたソース領域と、ドレイン領域と、LDD領域およびチャネル形成領域が形成された結晶性珪素膜と、前記チャネル形成領域上に形成されたゲイト絶縁膜と、前記ゲイト絶縁膜上に形成されたゲイト電極と、前記ゲイト電極の側面に接して形成されたサイドウォールとを有し、前記サイドウォールの下に前記LDD領域が配置されており、前記ゲイト電極、前記ソース領域および前記ドレイン領域の表面にはコバルトシリサイドが形成されていることを特徴とする。
絶縁表面を有する基板上に形成されたソース領域と、ドレイン領域と、LDD領域およびチャネル形成領域が形成された結晶性珪素膜と、前記チャネル形成領域上に形成されたゲイト絶縁膜と、前記ゲイト絶縁膜上に形成されたゲイト電極と、前記ゲイト電極の側面に接して形成されたサイドウォールとを有し、前記サイドウォールの下に前記LDD領域が配置されており、前記ソース領域および前記ドレイン領域の表面にはチタン、コバルト、タングステン、タンタルまたはモリブデンのシリサイドが形成されていることを特徴とする。
、前記絶縁表面を有する基板とは石英基板であることを特徴とする。
上記構成において、前記ゲイト電極はシリコンであることを特徴とする。
上記構成において、前記ソース領域およびドレイン領域はN型導電性を有することを特徴とする。
上記構成において、前記結晶性珪素膜は、非晶質珪素膜に対して結晶化を助長する触媒元素を保持させ、加熱処理を行って結晶化されたものであることを特徴とする。
上記構成において、前記半導体装置を備えた電子デバイスであることを特徴とする。
本明細書で開示する発明の構成は、
13または15族の不純物元素を含有した非晶質珪素膜を形成する工程と、
加熱処理を行い前記非晶質珪素膜を結晶性珪素膜に変成させる工程と、
ハロゲン元素を含む雰囲気中で加熱処理を行う工程と、
を少なくとも有する半導体装置の作製方法において、
前記ハロゲン元素を含む雰囲気中には、前記不純物元素を含む化合物ガスが含まれていることを特徴とする。
また、他の発明の構成は、
13または15族の不純物元素を含有した非晶質珪素膜に対して該非晶質珪素膜の結晶化を助長する触媒元素を保持させる工程と、
加熱処理を行い前記非晶質珪素膜の全部または少なくとも一部を結晶性珪素膜に変成させる工程と、
ハロゲン元素を含む雰囲気中で加熱処理を行い前記珪素膜中から前記触媒元素を除去または低減する工程と、
を少なくとも有する半導体装置の作製方法において、
前記ハロゲン元素を含む雰囲気中には、前記不純物元素を含む化合物ガスが含まれていることを特徴とする。
また、他の発明の構成は、
非晶質珪素膜に対して13または15族の不純物元素を添加する工程と、
前記非晶質珪素膜に対して該非晶質珪素膜の結晶化を助長する触媒元素を保持させる工程と、
加熱処理を行い前記非晶質珪素膜の全部または少なくとも一部を結晶性珪素膜に変成させる工程と、
ハロゲン元素を含む雰囲気中で加熱処理を行い前記珪素膜中から前記触媒元素を除去または低減する工程と、
を少なくとも有する半導体装置の作製方法において、
前記ハロゲン元素を含む雰囲気中には、前記不純物元素を含む化合物ガスが含まれていることを特徴とする。
本願発明ではハロゲン元素を含む雰囲気中で触媒元素のゲッタリング工程を行う際、13または15族の不純物元素(しきい値制御のための不純物元素)を含む化合物ガス(好ましくは前記ハロゲン元素と前記不純物元素との化合物ガス)を処理雰囲気中に含有させる。
これにより処理雰囲気と被処理面との間には前記不純物元素にとって化学的に平衡な状態が形成される。
この様にすることで珪素膜表面近傍における不純物元素の化学反応を抑制し、珪素膜中からしきい値制御のための不純物元素が除去されるのを効果的に抑制することができる。
なお、チャネルドープ法で代表的に用いられるしきい値制御のための不純物としては13族元素であるボロン(B)や15族元素であるリン(P)、砒素(As)が挙げられる。他にも13族元素としてはアルミニウム(Al)、ガリウム(Ga)、15族元素としてはアンチモン(Sb)等を用いることもできる。これらはTFTの導電型で使い分けたり、プラス側マイナス側のどちら側にしきい値電圧を移動させるかで使い分ける。
また、上記しきい値制御のための不純物元素を含む化合物ガスとしては、13族元素ではジボラン(B )、三フッ化ホウ素(BF )、三塩化ホウ素(BCl )、三塩化アルミニウム(AlCl )、三塩化ガリウム(GaCl)などを用いることができる。また、15族元素ではホスフィン(PH )、三フッ化リン(PF )、三塩化リン(PCl )、アルシン(AsH )、三フッ化砒素(AsF )、三塩化砒素(AsCl )、スチピン(SbH )、三塩化アンチモン(SbCl )などを用いることができる。
本発明を利用することでチャネルドープの効果を損なうことなくハロゲン元素を含む雰囲気における加熱処理を行うことができる。そのため、その様な特殊なプロセスを必要とする半導体装置において精密なしきい値制御が可能となる。
絶縁表面を有する基板上にしきい値制御に利用する13族または15族の不純物元素を含有した非晶質珪素膜を形成する。そして、非晶質珪素膜に対して結晶化を助長する触媒元素を保持した状態で加熱処理を行い結晶性珪素膜を得る。
次に、結晶性珪素膜中に残存する上記触媒元素を、ハロゲン元素を含む雰囲気中における加熱処理によって除去または低減する。その際、処理雰囲気中に、非晶質珪素膜に添加した不純物元素を含む化合物ガスを導入する。
その時、処理雰囲気と被処理面(結晶性珪素膜)との間には前記不純物元素にとって化学的な平衡状態が形成されるため、結晶性珪素膜中から前記不純物元素が離脱するのを効果的に抑制することができる。
以上の結果、チャネルドープの効果を損なうことなくハロゲン元素を含む雰囲気における加熱処理を行うことができる。
本実施例では、同一基板上にCMOS回路と画素マトリクス回路とを配置したアクティブマトリクス基板を作製する場合の作製工程例を図1〜図3を用いて説明する。なお、本実施例は一例を示すものであり、本発明はこの作製工程に限定されるものではない。
図1(A)において、101は石英基板である。石英基板の代わりに表面に0.5 〜5μmの厚さの絶縁膜を形成したセラミックス基板、シリコン基板を用いることもできる。なお、太陽電池に使用される様な低級シリコン基板は安価であるので反射型表示装置の様に透光性基板を用いる必要のない用途に用いる場合に有効である。
また、102は非晶質珪素膜であり、最終的な膜厚(熱酸化後の膜減りを考慮した膜厚)が10〜75nm(好ましくは15〜45nm)となる様に調節する。非晶質珪素膜102の成膜は減圧熱CVD法又はプラズマCVD法によれば良い。
この際、本実施例では成膜ガスにジボラン(B )を導入し、非晶質珪素膜102中に所定量のボロンを含有させる。ボロンを添加するのはしきい値電圧を全体的に1V程度プラス側へシフトさせるためである(マイナス側へシフトさせる場合はリンまたは砒素等を用いれば良い)。含有量は予め実験的に求めておく必要があるが、ここでは2ppm の含有量となる様に調節する。
次に、非晶質珪素膜102を結晶化するのであるが本実施例では結晶化手段として特開平8-78329 号公報記載の技術を利用する。まず、非晶質珪素膜102の表面に薄い酸化膜(図示せず)を形成する。そして次に、触媒元素(以下、本実施例ではニッケルを例にする)の添加領域を選択するマスク絶縁膜103を形成する。
マスク絶縁膜103を形成したら、非晶質珪素膜の結晶化を助長する触媒元素としてニッケル(Ni)を含む溶液をスピンコート法により塗布し、ニッケル含有層104を形成する。なお、触媒元素としてはニッケル以外にも、コバルト(Co)、鉄(Fe)、錫(Sn)、鉛(Pb)、パラジウム(Pd)、白金(Pt)、銅(Cu)、金(Au)等、珪素の結晶化を助長する元素を用いることができる。(図1(A))
次に、ニッケルの添加工程が終了したら、マスク絶縁膜103を除去した後に不活性雰囲気、O雰囲気またはH雰囲気において 500〜700 ℃、代表的には 550〜650 ℃の温度で 4〜8 時間の加熱処理を加えて非晶質珪素膜102の結晶化を行う。その際、非晶質珪素膜102の結晶化はニッケルを添加した添加領域105、106から優先的に進行し、基板101と概略平行に成長した横成長領域107、108が形成される。(図1(B))
結晶化のための加熱処理が終了したら、マスク絶縁膜104を除去する。次いでハロゲン元素を含む雰囲気中で700 ℃を超える温度、好ましくは800 〜1000℃(代表的には950 ℃)で 0.1〜 6hr(代表的には 0.5〜 1hr)の加熱処理を行い、ニッケルのゲッタリング工程(1回目)を行う。本発明では、この時しきい値制御のための不純物元素(本実施例ではボロン)を含む化合物ガスを雰囲気中に導入する。(図1(C))
本実施例では上記加熱処理を酸素雰囲気中に対して塩化水素(HCl)を0.5〜10体積%、三塩化ボロン(BCl)を0.1 〜10体積%の濃度で含有させた雰囲気中で行う。この際、珪素膜中からボロンが離脱しない様に処理雰囲気と被処理面との間をボロンにとって化学的に平衡な状態に保つことが重要である。
なお、ハロゲン元素を含む化合物としてHClガスを用いる例を示したが、それ以外のガスとして、代表的にはHF、NF 、HBr、Cl 、ClF 、BCl 、BF 、F 、Br 等のハロゲンを含む化合物から選ばれた一種または複数種のものを用いることが出来る。
また、本実施例の場合、しきい値制御のための不純物元素を含む化合物ガスとしてはBCl 以外にもB 、BF 等を用いることができる。また、しきい値制御にリンを用いる場合にはPH 、PF 、PCl を、砒素を用いる場合にはAsH 、AsF 、AsCl を用いれば良い。
この工程においては結晶性珪素膜(前述の結晶化工程後に残存した非晶質成分はこの熱処理で完全に結晶化する)中に残存するニッケルが塩素の作用によりゲッタリングされ、揮発性の塩化ニッケルとなって気相中へ離脱する。
なお、図1(D)のゲッタリング工程では珪素膜表面において熱酸化反応が進行するため、珪素膜上には膜厚の増加した酸化膜109が形成される。ただし、この酸化膜109は塩化ニッケルの離脱を妨げるブロッキング層とはならない。また、酸化膜109はシリコン原子がジクロロシラン(SiHCl )等の化合物となって離脱するのを防ぐ効果も有する。
そして、この触媒元素のゲッタリング工程により横成長領域107、108中のニッケルの濃度は 1×1017atoms/cm 以下(好ましくはスピン密度以下)にまで低減される。また、同様のSIMS分析により横成長領域107、108中にはゲッタリング処理に使用したハロゲン元素が 1×1015〜 1×1020atoms/cm の濃度で残存することも確認されている。
また、このゲッタリング工程の間に、しきい値制御のために意図的に添加されたボロンが三塩化ボロンとなって離脱すると考えられる。しかし、処理雰囲気中に含まれる三塩化ボロンと化学的に平衡な状態に保たれるため、珪素膜中からのボロンの離脱を効果的に抑制することができる。
次に、酸化膜109を除去した後、パターニングを行い図1(D)に示す様な横成長領域のみでなる島状半導体層(活性層)110〜112を形成する。そして、その上に後にゲイト絶縁膜となる酸化珪素膜113を成膜する。酸化珪素膜113の膜厚は後の熱酸化工程で形成される熱酸化膜の膜厚も考慮して最終的に必要とする膜厚となる様に調節すれば良い。
次に、図2(A)に示す様に再び触媒元素のゲッタリング工程(2回目)を行う。条件は前述の条件をそのまま用いることができる。この時、活性層110〜112と酸化珪素膜113の界面では熱酸化反応が進行し、形成された熱酸化膜(図示せず)の分だけ酸化珪素膜113の全膜厚は増加する。
さらに、上記ハロゲン雰囲気における加熱処理を施した後に、窒素雰囲気中で950 ℃ 1時間程度の加熱処理を行なうことで、酸化珪素膜113の膜質の向上と共に、極めて良好な半導体/絶縁膜界面が実現される。
以上の様な工程を経て形成された結晶性珪素膜は複数の棒状または偏平棒状結晶は互いにほぼ平行に方向性をもって成長した結晶構造体となっている。そして個々の棒状結晶が互いにほぼ平行に延在する結晶粒界によって仕切られた構造となっている。
以上の様な結晶構造体でなる活性層110〜112が得られたら、次に、0.2wt%のスカンジウムを含有したアルミニウム膜(図示せず)を成膜し、後のゲイト電極の原型となる電極パターンを形成する。なお、アルミニウム膜の代わりにタンタル、タングステン、モリブデン、シリコン等を用いることもできる。そして、そのパターンの表面を陽極酸化することで、ゲイト電極114〜116、陽極酸化膜117〜119を形成する。(図2(B))
次に、ゲイト電極114〜116をマスクとして自己整合的に酸化珪素膜113のエッチングを行う。エッチングはCHF3 ガスを用いたドライエッチング法で行えば良い。この工程により、ゲイト電極の直下のみに残存するゲイト絶縁膜120〜122が形成される。
次に、Pチャネル型TFTとなる領域を覆ってレジストマスク123を形成した後、N型を付与する不純物イオンの添加を行う。不純物イオンの添加はイオン注入法やプラズマドーピング法によれば良い。また、この時の濃度(n で表す)は後にLDD領域の濃度( 1×1018〜 1×1019atoms/cm 程度)となるので、予め最適値を実験的に求めて精密な制御を行う必要がある。こうして、n 領域124〜127が形成される。(図2(C))
領域124〜127を形成したら、レジストマスク123を除去して、今度はNチャネル型TFTを覆ってレジストマスク128を形成する。そして、P型を付与する不純物イオンの添加を行い、p 領域129、130を形成する。このp 領域129、130も後にLDD領域の濃度( 5×1018〜 5×1019atoms/cm 程度)となるので精密な制御を行う必要がある。(図2(D))
以上の様にしてn 領域124〜127、p 領域129、130を形成したら、レジストマスク128を除去する。そして、図示しない酸化珪素膜を 0.5〜2 μmの厚さに成膜し、エッチバック法によりサイドウォール131〜133を形成する。(図2(E))
次に、再びPチャネル型TFTを覆ってレジストマスク134を形成し、N型を付与する不純物イオンの添加工程を行う。今回は前述の添加濃度であるn よりも高い濃度(n で表す)で添加する。この濃度はソース/ドレイン領域のシート抵抗が500 Ω以下(好ましくは300 Ω以下)となる様に調節する。
この工程によりCMOS回路を構成するNチャネル型TFTのソース領域135、ドレイン領域136、低濃度不純物領域(特にドレイン領域側はLDD領域と呼ばれる)137となる。また、ゲイト電極の直下にはチャネル形成領域138が形成される。また、同時に画素マトリクス回路を構成するNチャネル型画素TFTのソース領域139、ドレイン領域140、低濃度不純物領域141、チャネル形成領域142が形成される。(図3(A))
次に、レジストマスク134を除去し、Nチャネル型TFTを覆ってレジストマスク143を形成する。そして、P型を付与する不純物イオンを1度目よりも高い濃度(p+ で表す)で添加することにより、CMOS回路を構成するPチャネル型TFTのソース領域144、ドレイン領域145、低濃度不純物領域146、チャネル形成領域147を形成する。(図3(B))
以上の様にして全ての活性層が完成する。こうして全ての不純物イオンの添加工程が終了したら、レジストマスク143を除去した後、ファーネスアニール、レーザーアニール、ランプアニール等の加熱処理により不純物イオンの活性化を行う。なお、活性層が受けたイオン注入時のダメージは同時に回復される。
次に、チタン(Ti)膜148を20〜50nmの厚さに成膜して、ランプアニールによる加熱処理を行う。この時、チタン膜148と接触していた珪素膜はシリサイド化し、ソース/ドレイン領域にはチタンシリサイド149〜151が形成される。なお、チタンの代わりにコバルト(Co)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)等を用いることもできる。
シリサイド化を終えたら、チタン膜148をパターニングしてソース/ドレイン領域上に島状パターン152〜154を形成する。この島状パターン152〜154は、後にソース/ドレイン領域と配線とを接続するコンタクトホールを形成する際にチタンシリサイド149〜151が無くなってしまうのを防ぐためのパターンである。
次に、第1の層間絶縁膜155として酸化珪素膜を 0.3〜1 μmの厚さに成膜し、コンタクトホールを形成してソース配線156〜158、ドレイン配線159、160を形成する。こうして図3(D)に示す状態が得られる。
図3(D)に示す状態が得られたら、有機性樹脂膜でなる第2の層間絶縁膜161を 0.5〜3 μmの厚さに形成する。有機性樹脂膜としてはポリイミド、アクリル、ポリアミド、ポリイミドアミド等が用いられる。有機性樹脂膜の利点は、(1)成膜方法が簡単である点、(2)容易に膜厚を厚くできる点、(3)比誘電率が低いので寄生容量を低減できる点、(4)平坦性に優れている点などが挙げられる。
そして、層間絶縁膜161上(画素TFTの上方)に遮光性を有する膜でなるブラックマスク162を 100nmの厚さに形成する。なお、本実施例ではブラックマスクとしてチタン膜を用いるが、黒色顔料を含む樹脂膜等でも良い。
ブラックマスク162を形成したら、第3の層間絶縁膜163として再び有機性樹脂膜を 0.1〜0.3 μmの厚さに形成する。そして、第2の層間絶縁膜161および第3の層間絶縁膜163にコンタクトホールを形成し、画素電極164を 120nmの厚さに形成する。なお、ブラックマスク162と画素電極164との間で補助容量165を形成することができる。(図3(E))
最後に、基板全体を水素雰囲気で加熱し、素子全体の水素化を行うことで膜中(特に活性層中)のダングリングボンド(未結合手)を補償する。以上の工程を経て同一基板上にCMOS回路および画素マトリクス回路を配置したアクティブマトリクス基板を作製することができる。
以上の様にして作製した複数のTFTは、チャネル形成領域に添加された(チャネルドープが施された)ボロンが効果的に機能するため、設計通りのしきい値電圧を確保することができる。
ここで、本発明の効果を図6に示すTFTの電気特性で説明する。TFTの電気特性とは横軸にゲイト電圧(Vg)、縦軸にドレイン電流(Id)の対数をとったグラフであり、Id-Vg 特性とも呼ばれる代表的なデータである。なお、図6で示すのはNチャネル型TFTであるので、一般的にゲイト電圧が−6V〜0Vの時にオフ状態を示し、0V〜6Vの時にオン状態を示す。従って、Id-Vg 特性は0V近辺でドレイン電流が増加してオフ状態からオン状態またはその逆に切り換わる様子を表している。
ただし、正確にはゲイト電圧がしきい値電圧と一致した時にオン/オフ状態が切り換わったと見なされる。即ち、Id-Vg 特性のドレイン電流が立ち上がる時の電圧としきい値電圧とは必ずしも一致しない。しかし、Id-Vg 特性が全体的に左右へシフトすればしきい値電圧もそれと対応してシフトするので、相対的にはId-Vg 特性の立ち上がり電圧のシフトでしきい値電圧のシフトを評価できる。
なお、図6(A)は本発明を適用した場合の電気特性であり、しきい値電圧は約 0.3Vである。また、図6(B)は本発明を適用しない場合の電気特性であり、しきい値電圧は約-0.5Vである。また、図6(C)はチャネルドープを行わずに従来プロセスの場合の電気特性であり、しきい値電圧は約-0.7Vである。
本発明者らは従来プロセスで作製したTFTのしきい値電圧をプラス側に1Vだけシフトさせる様にチャネルドープの不純物濃度を調節した。即ち、図6(C)で約-0.7Vであるしきい値電圧が図6(A)で 0.3Vとなったことは、図6(A)の特性にはチャネルドープの効果が現れていることを示している。なお、本発明を適用しない図6(B)の場合、しきい値電圧は-0.5Vとなり、チャネルドープの効果が殆ど消えていることが判る。以上の結果は、本発明が非常に効果的であることを明確に示している。
以上の様に、本発明を適用することで、チャネルドープの効果を損なうことなくハロゲン元素を含む雰囲気での加熱処理を行うことができる。即ち、前記加熱処理によって得られる効果(珪素膜の結晶性の改善等)を得つつ、精密なしきい値制御を施すことが可能である。
なお、本実施例に示す工程で作製されたTFTは極めて高い性能を有し、単結晶シリコンウェハ上に形成されたIGFETに匹敵する或いは凌駕する電気特性を得ることができる。例えば、サブスレッショルド係数(S値)がN型TFT、P型TFT共に60〜100mV/decadeと小さく、電界効果移動度(μFE)が、N型TFTで200 〜650cm/Vs (代表的には250 〜300cm/Vs )、P型TFTで100 〜300cm/Vs (代表的には150 〜200cm/Vs )と大きい。
本実施例では高温ポリシリコン技術に対して本発明を適用する場合の例を示す。なお、説明を簡単にするためNチャネル型TFTを作製する場合について説明するが、公知のシングルゲイトCMOS回路やデュアルゲイトCMOS回路に応用することは容易である。
図4(A)において、401が石英基板、402は結晶性珪素膜でなる活性層である。結晶性珪素膜は非晶質珪素膜を600 ℃24〜48hrの加熱処理で結晶化して得られる。勿論、本実施例では非晶質珪素膜を成膜する際にしきい値制御のための不純物元素としてボロンを添加している。(図4(A))
次に、酸素雰囲気中に3%の塩化水素と7%のジボランを含む雰囲気中において1000℃30min の加熱処理を行う。この加熱処理により後にゲイト絶縁膜として機能する熱酸化膜403が50nmの厚さに形成される。(図4(B))
処理雰囲気中にハロゲン元素を含ませると熱酸化膜(ゲイト絶縁膜)の膜質が改善されることは既に知られている。また、この場合にもハロゲン元素によってしきい値制御のための不純物元素がゲッタリングされるので、本発明を適用しておくことで化学的に平衡な雰囲気としておくことが重要である。
次に、N型導電性を有するポリシリコン膜を成膜し、パターン形成してゲイト電極404を形成する。ゲイト電極404を形成したら、フッ酸系のエッチャントで露出したゲイト絶縁膜403を除去し、Pイオンを注入してN型領域405、406を形成する。(図4(C))
次に、エッチバック法を利用してサイドウォール407を形成して再びPイオンの注入を行う。この工程によりソース領域408、ドレイン領域409、低濃度不純物領域410、チャネル形成領域411が画定する。これらの不純物領域は熱アニールまたはレーザーアニールで活性化する。(図4(D))
こうして図4(D)の状態が得られたら、コバルト膜を成膜してランプアニールを施し、コバルトシリサイド412〜414を形成する。この技術は既にサリサイドプロセスとして知られている。
次に、酸化珪素膜でなる層間絶縁膜415を形成し、コンタクトホールを形成してソース配線416、ドレイン配線417を形成する。最後に水素化処理を行い、図4(E)に示すシリコンゲイト型TFTが完成する。
実施例1および実施例2では、非晶質珪素膜の成膜ガスの一つとしてジボランを導入してボロンを含有させる例を示したが、イオン注入または質量分離しないプラズマドーピング法を用いてBイオンを添加する手段を用いても良い。
その場合、結晶性珪素膜にイオン注入を行うと再び非晶質化してしまうので、結晶化工程の前に添加しておくことが望ましい。また、マスクを用いてチャネル形成領域となる領域のみに選択的に添加することもできる。
本発明は様々な電気光学装置に対しても適用することができる。例えば、実施例1に示したアクティブマトリクス基板と対向基板との間に液晶を挟持すればアクティブマトリクス型液晶表示装置となる。その場合、画素電極を透光性材料で形成すれば透過型液晶表示装置となり、光反射性材料で形成すれば反射型液晶表示装置となる。
また、アクティブマトリクス基板の構造を多少変更することで容易にアクティブマトリクス型EL表示装置やアクティブマトリクス型EC表示装置等を作製することができる。
本発明は、(1)チャネル形成領域にしきい値制御のための不純物元素を添加する工程、(2)ハロゲン元素を含む雰囲気中で加熱処理を行う工程、を製造プロセスとして含む半導体装置全般に適用することができる。
従って、絶縁表面を有する基板上に形成される半導体回路は言うに及ばず、シリコンウェハー上に形成されるIGFET(絶縁ゲイト型電界効果トランジスタ)で構成された半導体回路に適用することも可能である。
本明細書中において「半導体装置」とは半導体を利用して機能する装置全てを指しており、次の様なものが半導体装置の範疇に含まれるものとする。
(1) TFT、IGFET等の単体素子。
(2) (1)の単体素子を利用した半導体回路
(3) (1)、(2)で構成される電気光学装置。
(4) (2)、(3)を具備した電子デバイス。
本実施例では、本発明を適用しうる半導体装置の一例として各種電子デバイスについて図5を用いて説明する。本発明を利用した半導体装置としては(デジタル)ビデオカメラ、(デジタル)スチルカメラ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話等)などが挙げられる。また、最近脚光を浴びているPHS(Personal Handyphone System)搭載型携帯情報端末にも適用できる。
図5(A)はモバイルコンピュータ(モービルコンピュータ)であり、本体2001、カメラ部2002、受像部2003、操作スイッチ2004、表示装置2005で構成される。本発明は表示装置2005や内部回路に適用することができる。
図5(B)はヘッドマウントディスプレイであり、本体2101、表示装置2102、バンド部2103で構成される。本発明は表示装置2102に適用することができる。
図5(C)はカーナビゲーションシステムであり、本体2201、表示装置2202、操作スイッチ2203、アンテナ2204で構成される。本発明は表示装置2202や内部回路に適用することができる。
図5(D)は携帯電話であり、本体2301、音声出力部2302、音声入力部2303、表示装置2304、操作スイッチ2305、アンテナ2306で構成される。本発明は表示装置2304や通信用の高周波回路などに適用することができる。
図5(E)はビデオカメラであり、本体2401、表示装置2402、音声入力部2403、操作スイッチ2404、バッテリー2405、受像部2406で構成される。本発明は表示装置2402に適用することができる。
以上の様に、本発明の応用範囲は極めて広く、あらゆる分野の表示媒体に適用することが可能である。また、これ以外にもIC、LSIといった半導体回路を必要とする製品であれば用途を問わない。
アクティブマトリクス基板の作製工程を示す図。 アクティブマトリクス基板の作製工程を示す図。 アクティブマトリクス基板の作製工程を示す図。 シリコンゲイト型TFTの作製工程を示す図。 電子デバイスの一例を説明するための図。 TFTの電気特性を説明するための図。

Claims (19)

  1. 13族または15族の不純物元素を含有する結晶性珪素を、ハロゲン元素及び前記不純物元素を含有する雰囲気中で加熱処理することによって、前記結晶性珪素表面に熱酸化膜を形成することを特徴とする半導体装置の作製方法。
  2. 請求項1において、
    前記結晶性珪素は、シリコンウェハーであることを特徴とする半導体装置の作製方法。
  3. 13族または15族の不純物元素を含有する結晶性珪素膜を形成した後、
    ハロゲン元素及び前記不純物元素を含有する雰囲気中で前記結晶性珪素膜を加熱処理することによって、前記結晶性珪素膜表面に熱酸化膜を形成することを特徴とする半導体装置の作製方法。
  4. 珪素の結晶化を助長する触媒元素を用いて結晶化され、且つ13族または15族の不純物元素を含有する結晶性珪素膜を形成した後、
    ハロゲン元素及び前記不純物元素を含有する雰囲気中で前記結晶性珪素膜を加熱処理することによって、前記結晶性珪素膜から前記触媒元素をゲッタリングするとともに前記結晶性珪素膜表面に熱酸化膜を形成することを特徴とする半導体装置の作製方法。
  5. 請求項4において、
    前記触媒元素は、Ni、Fe、Co、Sn、Pd、Pb、Pt、Cu、Auから選ばれた一種または複数種の元素であることを特徴とする半導体装置の作製方法。
  6. 請求項1乃至請求項5のいずれか一項において、
    前記雰囲気は、前記ハロゲン元素を含む第1の化合物と、前記不純物元素を含む第2の化合物と、を含有することを特徴とする半導体装置の作製方法。
  7. 請求項6において、
    前記第1の化合物は、HCl、HF、NF 、HBr、Cl 、ClF 、F 、又はBr の化合物から選ばれた一種又は複数種からなる化合物であることを特徴とする半導体装置の作製方法。
  8. 請求項6又は請求項7において、
    前記不純物元素は、ボロンであることを特徴とする半導体装置の作製方法。
  9. 請求項6又は請求項7において、
    前記不純物元素は、アルミニウムであることを特徴とする半導体装置の作製方法。
  10. 請求項6又は請求項7において、
    前記不純物元素は、ガリウムであることを特徴とする半導体装置の作製方法。
  11. 請求項6又は請求項7において、
    前記不純物元素は、リンであることを特徴とする半導体装置の作製方法。
  12. 請求項6又は請求項7において、
    前記不純物元素は、砒素であることを特徴とする半導体装置の作製方法。
  13. 請求項6又は請求項7において、
    前記不純物元素は、アンチモンであることを特徴とする半導体装置の作製方法。
  14. 請求項8において、
    前記第2の化合物は、BCl 、B 、又はBF であることを特徴とする半導体装置の作製方法。
  15. 請求項9において、
    前記第2の化合物は、AlCl であることを特徴とする半導体装置の作製方法。
  16. 請求項10において、
    前記第2の化合物は、GaCl であることを特徴とする半導体装置の作製方法。
  17. 請求項11において、
    前記第2の化合物は、PH 、PF 、又はPCl であることを特徴とする半導体装置の作製方法。
  18. 請求項12において、
    前記第2の化合物は、AsH 、AsF 、又はAsCl であることを特徴とする半導体装置の作製方法。
  19. 請求項13において、
    前記第2の化合物は、SbCl であることを特徴とする半導体装置の作製方法。
JP2004104038A 2004-03-31 2004-03-31 半導体装置の作製方法 Expired - Fee Related JP4080448B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004104038A JP4080448B2 (ja) 2004-03-31 2004-03-31 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004104038A JP4080448B2 (ja) 2004-03-31 2004-03-31 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP05108797A Division JP3765902B2 (ja) 1997-02-19 1997-02-19 半導体装置の作製方法および電子デバイスの作製方法

Publications (2)

Publication Number Publication Date
JP2004235662A JP2004235662A (ja) 2004-08-19
JP4080448B2 true JP4080448B2 (ja) 2008-04-23

Family

ID=32959899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004104038A Expired - Fee Related JP4080448B2 (ja) 2004-03-31 2004-03-31 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4080448B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781768B2 (en) 2006-06-29 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and electronic device having the same
JP6496200B2 (ja) * 2015-06-26 2019-04-03 岩谷産業株式会社 ニッケルのガスエッチング方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2779289B2 (ja) * 1992-05-11 1998-07-23 シャープ株式会社 薄膜トランジスタの製造方法
JP2649325B2 (ja) * 1993-07-30 1997-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH08288517A (ja) * 1995-04-14 1996-11-01 Sharp Corp 薄膜トランジスタ及びその製造方法

Also Published As

Publication number Publication date
JP2004235662A (ja) 2004-08-19

Similar Documents

Publication Publication Date Title
JP3765902B2 (ja) 半導体装置の作製方法および電子デバイスの作製方法
KR100279107B1 (ko) 반도체박막 제작방법과 반도체장치 제작방법
JP3939399B2 (ja) 半導体装置の作製方法
JP4601731B2 (ja) 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法
KR100509529B1 (ko) 표시장치 및 반도체장치
JP3295346B2 (ja) 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JP4566294B2 (ja) 連続粒界結晶シリコン膜、半導体装置
US8183135B2 (en) Method for manufacturing thin film transistor having hydrogen feeding layer formed between a metal gate and a gate insulating film
KR20010060231A (ko) 반도체장치의 제조방법
US7071040B2 (en) Method of fabricating thin film transistor
JP4159633B2 (ja) 半導体装置およびその作製方法並びに電子機器
JP5216339B2 (ja) 半導体装置の作製方法
KR101274697B1 (ko) 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법
JP4080448B2 (ja) 半導体装置の作製方法
JP4566295B2 (ja) 半導体装置の作製方法
CN111403287B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
JPH1187732A (ja) 半導体装置およびその作製方法
JPH10223530A (ja) 半導体装置の作製方法
JP4115590B2 (ja) 半導体装置の作製方法
JP2001223219A (ja) 半導体装置の作製方法
KR100977538B1 (ko) 폴리실리콘 박막의 제조방법
JP2003197638A (ja) 薄膜トランジスタ及びその製造方法
JPH10214975A (ja) 半導体装置およびその作製方法
JP4090531B2 (ja) 半導体装置およびその作製方法
KR100861796B1 (ko) 반도체 소자의 배선 형성 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140215

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees