JP4115590B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4115590B2 JP4115590B2 JP16306298A JP16306298A JP4115590B2 JP 4115590 B2 JP4115590 B2 JP 4115590B2 JP 16306298 A JP16306298 A JP 16306298A JP 16306298 A JP16306298 A JP 16306298A JP 4115590 B2 JP4115590 B2 JP 4115590B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- type conductivity
- silicon film
- nickel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明が属する技術分野】
本願発明は半導体薄膜を用いた薄膜トランジスタ（以下、TFTと呼ぶ）の作製方法を提供するものであり、TFTを用いて構成された半導体回路を含む半導体装置に適用されうる技術である。
【０００２】
なお、本明細書中において半導体装置とは半導体特性を利用することで機能しうる装置全般を指し、液晶表示装置に代表される電気光学装置、TFTを集積化した半導体回路、またその様な電気工学装置や半導体回路を部品として含む電子機器をもその範疇に含むものとする。
【０００３】
【従来の技術】
近年、ガラス基板上にTFTを形成し、そのTFTでもって回路を組むことによって液晶表示装置やEL表示装置等の駆動を行う試みがなされている。特に、TFTの活性層としては、キャリア移動度の高いポリシリコン膜が注目されている。
【０００４】
ガラス基板上にポリシリコン膜を形成する技術としては、一般的にエキシマレーザーによるアニールでアモルファスシリコン膜を結晶化させる技術が知られている。しかしながら、レーザーアニールは均一性に難があり、結晶性の均一なポリシリコン膜を得るのは難しかった。
【０００５】
本出願人は結晶性と均一性の高いポリシリコン膜を得るための手段として特開平７−１３０６５２号公報に記載された技術を開示している。同公報では、アモルファスシリコン膜に対して結晶化を促進する触媒元素（代表的にはニッケル）を添加し、５５０〜６００℃の比較的低温で結晶化を行う技術を開示している。
【０００６】
同公報を利用して形成されたポリシリコン膜は非常に結晶性も高く均一性にも優れるといった特徴があるが、ポリシリコン膜中に残存する触媒元素の影響が懸念される。即ち、TFTを駆動させた際に触媒元素が移動して局所的なオフ電流（またはリーク電流）の増加を招くといった現象が観測される場合もあった。
【０００７】
【発明が解決しようとする課題】
本願発明は上記問題点を鑑みてなされたものであり、結晶性及び均一性の高いポリシリコン膜中から結晶化に要した触媒元素を効果的に除去するための手段を提供するものである。
【０００８】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
絶縁表面を有する基板上に形成されたアモルファスシリコン膜上に開口部を有するマスクを形成する工程と、
シリコンの結晶化を助長する触媒元素を含む溶液をスピンコート法により塗布する工程と、
第１の加熱処理を行い、前記アモルファスシリコン膜の一部を結晶化させてポリシリコン膜を形成する工程と、
エッチング処理を行い、前記開口部の底部に前記ポリシリコン膜を露呈させる工程と、
前記開口部の底部に露呈した前記ポリシリコン膜の表面に酸化シリコン膜を形成する工程と、
前記マスク及び前記酸化シリコン膜上にＮ型導電性を有するアモルファスシリコン膜を形成する工程と、
第２の加熱処理を行い、前記Ｎ型導電性を有するアモルファスシリコン膜中に前記触媒元素をゲッタリングさせる工程と、
前記Ｎ型導電性を有するアモルファスシリコン膜を除去する工程と、
を有することを特徴とする。
【０００９】
また、他の発明の構成は、
絶縁表面を有する基板上に形成されたアモルファスシリコン膜上に開口部を有するマスクを形成する工程と、
シリコンの結晶化を助長する触媒元素でなる薄膜を気相法により形成する工程と、
第１の加熱処理を行い、前記アモルファスシリコン膜の一部を結晶化させてポリシリコン膜を形成する工程と、
エッチング処理を行い、前記シリコンの結晶化を助長する触媒元素でなる薄膜を除去し、前記開口部の底部に前記ポリシリコン膜を露呈させる工程と、
前記開口部の底部に露呈した前記ポリシリコン膜の表面に酸化シリコン膜を形成する工程と、
前記マスク及び前記酸化シリコン膜上にＮ型導電性を有するアモルファスシリコン膜を形成する工程と、
第２の加熱処理を行い、前記Ｎ型導電性を有するアモルファスシリコン膜中に前記触媒元素をゲッタリングさせる工程と、
前記Ｎ型導電性を有するアモルファスシリコン膜を除去する工程と、
を有することを特徴とする。
【００１０】
本願発明の要旨は、触媒元素を利用して結晶化させたポリシリコン膜中から前記触媒元素を除去するにあたって、Ｎ型導電性を有するアモルファスシリコン膜をゲッタリングサイトとして活用するものである。その際、Ｎ型導電性を有するアモルファス膜をエッチング除去する時に下のポリシリコン膜までエッチングされてしまわない様に、エッチングストッパーとして薄い酸化シリコン膜を設けておくことが重要である。
【００１１】
なお、上記構成において、前記シリコンの結晶化を助長する触媒元素とは代表的にはニッケル、パラジウム、錫、鉛、コバルトが挙げられる。その他、ゲルマニウム、鉄、白金、金、カドミウムを用いても構わない。
【００１２】
また、上記構成において、前記第２の加熱処理は５５０〜７５０℃（好ましくは６００〜６５０℃）の温度範囲で行うことが好ましい。５５０℃以下ではゲッタリング効果が弱く、７５０℃以上ではアモルファスシリコン膜にＮ型導電性を付与する不純物（代表的にはリン）の拡散が無視できなくなり、ポリシリコン膜中に必要以上に不純物が拡散してしまうため望ましくない。
【００１３】
また、上記構成において、前記Ｎ型導電性を有するアモルファスシリコン膜には１×１０18atoms/cm3以上のリンを含ませておくことが好ましい。この濃度以下では触媒元素をゲッタリングする効果が弱くなってしまうためである。
【００１４】
また、上記構成において、前記Ｎ型導電性を有するアモルファスシリコン膜を除去する工程は、ハロゲン系ガス（具体的にはClF3ガス）を用いたドライエッチング法により行えば良い。ドライエッチング法を用いると、Ｎ型導電性を有するアモルファスシリコン膜と薄い酸化シリコン膜との間のエッチング選択比を大きくすることができる。
【００１５】
【発明の実施の形態】
本願発明の実施の形態について、以下に示す実施例でもって詳細な説明を行う。
【００１６】
【実施例】
（実施例１）
本願発明の一実施例について図１を用いて説明する。まず、絶縁表面を有する基板１０１として、酸化シリコン膜でなる下地膜を設けたガラス基板を用意する。勿論、ガラス基板に限らず、石英基板やシリコン基板等を用いても構わない。
【００１７】
次に、基板１０１上にアモルファスシリコン膜１０２を形成する。成膜方法は減圧熱CVD法、プラズマCVD法又はスパッタ法を用いれば良い。膜厚は１０〜１００nmの範囲から適宜選択すれば良い。なお、アモルファスシリコン以外にもシリコンゲルマニウム膜などの他のアモルファス半導体膜を用いても構わない。
【００１８】
次に、このアモルファスシリコン膜１０２を結晶化するのであるが、ここで特開平７―１３０６５２号公報に記載された技術を利用する。
【００１９】
まず、アモルファスシリコン膜１０２上に酸化シリコン膜（図示せず）を成膜し、パターニングを行って、開口部１０３を有するマスク１０４を形成する。この開口部１０３が後に結晶成長の基点として機能する。
【００２０】
次に、シリコンの結晶化を助長する触媒元素を含んだ溶液（本実施例では１０ppmのニッケルを含んだ酢酸ニッケル塩溶液）をスピンコート法により塗布し、ニッケル含有層１０５を形成する。塗布する溶液が水溶液である時はアモルファスシリコン膜１０２上に薄い酸化シリコン膜を形成しておき、その酸化膜に吸着させた状態でニッケル元素を保持させると良い。
【００２１】
こうして図１（A）の状態が得られる。次に、５７０℃１４時間のファーネスアニール処理（第１の加熱処理）を行い、アモルファスシリコン膜の一部を結晶化させる。結晶成長はニッケル添加領域１０６（結晶化してポリシリコン膜となっている）を基点として、基板と概略平行な方向に進行する。
【００２２】
本出願人はこの様な結晶の成長形態を横成長と呼び、この様にして形成されたポリシリコン膜でなる結晶領域１０７を横成長領域と呼んでいる。こうして形成された横成長領域１０７は、巨視的には特定の方向性をもって成長した棒状結晶の集合体であるので、キャリアの移動を阻害する要因の少ない結晶性に優れたポリシリコン膜であることが判っている。また、ニッケル添加領域よりも含有されるニッケル濃度が低いので、後にゲッタリング効率が良い。
【００２３】
こうして図１（B）の状態が得られたら、１％に希釈したフッ化水素酸でエッチング洗浄を行い、開口部１０３の底部にポリシリコン膜（ニッケル添加領域）を露呈させる。この工程では、高濃度にニッケルを含むマスク１０４の表面層が除去され、さらにニッケル添加領域１０６に露呈したポリシリコン膜の表面層が除去される。なお、この時、ニッケルを吸着させるために使用したポリシリコン膜表面の薄い酸化シリコン膜も同時にエッチングされ除去される。
【００２４】
この工程は、後のゲッタリング効率を高めるために行われる。図１（B）の状態では露呈表面全体にニッケルが接していたため、露呈表面付近には非常に高濃度のニッケルが存在する。しかしながら、フッ化水素酸でエッチング洗浄を行うことにより表面層のニッケルをある程度除去することができる。
【００２５】
フッ化水素酸によるエッチング洗浄が終了したら、ニッケル添加領域１０６に露呈したポリシリコン膜表面に薄い酸化シリコン膜１０８を形成する。形成方法は、熱酸化法、紫外線照射法、化学的酸化法（オゾンや過酸化水素水による酸化など）を用いることができる。ここで形成された酸化シリコン膜は後にエッチングストッパーとして機能する酸化シリコン膜であり、先程アモルファスシリコン膜の表面に形成したニッケルを吸着させるための酸化シリコン膜とは意味合いが全く異なる。
【００２６】
また、この薄い酸化シリコン膜１０８の膜厚は１〜１０nm（代表的には３〜５nm）であれば良い。要するに、後にエッチングストッパーとして機能させられればよく、エッチングの選択比さえ高ければ１〜１０nm程度の膜厚でも十分な効果を持つ。前述の紫外線照射法などを用いる場合には３〜５nm程度の膜厚の薄い酸化シリコン膜が形成されるが、本実施例の条件では十分にエッチングストッパーとしての機能を果たす。
【００２７】
次に、マスク１０４及び薄い酸化膜１０８の上にN型導電性を有するアモルファスシリコン膜１０９を形成する。本実施例では膜厚を２００nmとするが、これに限定する必要はない。また、N型導電性を付与する不純物元素として本実施例ではリンを用いる。他の１５族に属する元素（砒素、アンチモンなど）を用いることも可能であるが、ニッケルをゲッタリングする効果はリンが最も高い。
【００２８】
N型導電性を有するアモルファスシリコン膜１０９に含まれるリン濃度は、１×１０19atoms/cm3以上（好ましくは５×１０19〜１×１０21atoms/cm3）が望ましい。これ以下の濃度ではゲッタリング効果が弱まってしまうからである。
【００２９】
また、本実施例の場合、横成長領域１０７には約５×１０18atoms/cm3の濃度でニッケルが含まれ、ニッケル添加領域１０６には約１×１０19atoms/cm3の濃度でニッケルが含まれる。この場合、効果的にゲッタリング効果を得るには、ポリシリコン膜中に含まれたニッケル濃度のおよそ１０〜１００倍の濃度でN型導電性を有するアモルファスシリコン膜１０９中に含ませておくことが好ましい。
【００３０】
こうして図１（C）の状態が得られる。次に、５５０〜７５０℃のファーネスアニール処理（第２の加熱処理）を０．５〜１２時間行い、横成長領域１０７に残存したニッケルをN型導電性を有するアモルファスシリコン膜１０９中にゲッタリングさせる。ニッケルの移動方向は矢印で示した様な方向となる。
【００３１】
こうしてニッケル濃度が大幅に低減された横成長領域１１０が形成される。この横成長領域１１０に含まれるニッケル濃度は１×１０17atoms/cm3以下にまで低減される。この程度までニッケルが低減されれば、TFTの電気特性に悪影響を与える心配はない。
【００３２】
この時、N型導電性を有するアモルファスシリコン膜１０９のゲッタリング能力は、ゲッタリングすべきニッケル濃度に影響される。即ち、同じリン濃度で比較すると、ゲッタリング対象となるニッケル濃度が高いほど、ゲッタリング能力は低くなる傾向にある。そういった意味で、前述のフッ化水素酸による表面洗浄は、ゲッタリング対象となるニッケル濃度を低減する上で有効であると言える。
【００３３】
また、結晶化工程からゲッタリング工程まで一貫してマスク１０４を残すことで横成長領域１０７（または横成長領域１１０）の表面状態を極力荒らすことなく各工程を流すことが可能となる。本願発明において、横成長領域はTFTの活性層となる領域であるので、表面状態には細心の注意を払う必要がある。
【００３４】
こうして図（D）に示したゲッタリング工程が終了したら、次にN型導電性を有するアモルファスシリコン膜１０９の除去を行う。本実施例ではエッチングガスとしてClF3ガスを用いたドライエッチング法を利用する。この方法では酸化シリコン膜とポリシリコン膜とのエッチング選択比が高いので、薄い酸化シリコン膜１０８がエッチングストッパーとして機能する。
【００３５】
こうしてN型導電性を有するアモルファスシリコン膜１０９のみを選択的にエッチング除去したら、次にバッファードフッ酸等、酸化シリコン膜のエッチングに適したエッチャントを利用してマスク１０４及び薄い酸化シリコン膜１０８を除去する。
【００３６】
そして、露呈したポリシリコン膜をパターニングして横成長領域１１０のみで構成された活性層１１１を形成する。実際には基板上に複数の活性層が形成される。この時、ニッケル添加領域１０６は横成長領域ほど結晶性が高くないので、活性層としては利用しない方が好ましい。
【００３７】
こうして、ニッケルの触媒作用を利用して結晶化を助長させたポリシリコン膜でなる活性層が得られる。この活性層は非常に結晶性が高く、優れたTFT特性（低オフ電流、高モビリティ）を実現する上できわめて有効である。しかも、触媒元素のゲッタリングを行うことにより、TFT特性のばらつきが少なく、信頼性の高いTFTが得られる。そして、その様なTFTを用いて回路を組むことにより高機能かつ高い信頼性を有する半導体装置を実現することができる。
【００３８】
なお、本実施例においてエッチングストッパーとして薄い酸化シリコン膜１０８を設けたことには非常に重要な意味がある。その点について図２を用いて説明する。
【００３９】
図２（A）はエッチングストッパーを形成しないでN型導電性を有するアモルファスシリコン膜のエッチング工程を行った場合の例である。図２（A）に示す様に、N型導電性を有するアモルファスシリコン膜（図示せず）をエッチングすると、そのままニッケル添加領域であったポリシリコン膜（図示せず）もエッチングされ、下地表面（絶縁表面を有する基板２０１の表面）にまで到達する開口部２０２が形成される。この開口部２０２はマスク１０４によって自己整合的に形成されるため、その径はマスク１０４に設けられた開口部の径に一致する。
【００４０】
N型導電性を有するアモルファスシリコン膜を除去したら、次にマスク１０４を除去するのであるが、マスク１０４の材料が酸化シリコン膜であり、且つ絶縁表面を有する基板２０１の最表面が酸化シリコン膜である場合、マスク１０４のエッチングと同時に絶縁表面を有する基板２０１の最表面もエッチングされてしまう。
【００４１】
その結果、図２（B）に示す様な凹部２０３が形成されてしまう。この凹部２０３が形成される場所は活性層として用いない部分であるので、TFT特性に直接影響するわけではない。しかしながら、この部分を配線等が横切る時に段差による断線不良を招くおそれがあるので、極力この様な段差を形成しないことが望ましい。
【００４２】
そういった意味で、本実施例の様にN型導電性を有するアモルファスシリコン膜を形成する前に予めエッチングストッパーとして薄い酸化シリコン膜を形成しておくことは、半導体回路の信頼性を高める上で非常に有効な手段である。
【００４３】
なお、本実施例は公知のあらゆる構造のTFTに対して適用可能である。即ち、コプラナー型TFTに代表されるトップゲート構造及び逆スタガ型TFTに代表されるボトムゲート構造に対しても容易に適用することが可能である。
【００４４】
（実施例２）
実施例１ではN型導電性を有するアモルファスシリコン膜をClF3ガスを用いたドライエッチング法で行う例を示したが、N型導電性を有するアモルファスシリコン膜をウェットエッチング法により除去しても本願発明を実施することが可能である。
【００４５】
ウェットエッチング法でシリコン膜をエッチングするにはエッチャントとしてヒドラジンを用いれば良い。ヒドラジンも酸化シリコン膜とシリコン膜とのエッチング選択比が高いので、N型導電性を有するアモルファスシリコン膜のみを選択的に除去することができる。
【００４６】
なお、本実施例は公知のあらゆる構造のTFTに対して適用可能である。即ち、コプラナー型TFTに代表されるトップゲート構造及び逆スタガ型TFTに代表されるボトムゲート構造に対しても容易に適用することが可能である。
【００４７】
（実施例３）
本実施例では、実施例１または実施例２の作製工程によって形成された活性層を用いてTFTを作製する場合について図３を用いて説明する。
【００４８】
まず、実施例又は実施例２に示した作製工程で活性層３０１を形成したら、酸化シリコン膜でなるゲート絶縁膜３０２を形成する。本実施例ではプラズマCVD法を用い、１２０nmの厚さに形成する。その次に、アルミニウムを主成分とする材料でなるゲート電極３０３を形成する。
【００４９】
ここで本出願人による特開平７−１３５３１８号公報に記載された技術を利用する。同公報ではアルミニウムを主成分とするゲート電極を陽極酸化することにより、LDD＋オフセット構造を実現するものである。LDD領域は陽極酸化膜を利用してゲート絶縁膜の一部をエッチングし、残ったゲート絶縁膜の一部をマスクとして不純物元素（ソース領域及びドレイン領域を形成する不純物）を添加して形成される。
【００５０】
同公報に記載された技術を利用して得た構造を図３（B）に示す。３０４はゲート電極、３０５はゲート電極を保護するバリア型の陽極酸化膜である。また、３０６はゲート絶縁膜、３０７はソース領域、３０８はドレイン領域、３０９はLDD領域、３１０はチャネル形成領域である。
【００５１】
なお、LDD領域３０９とチャネル形成領域３１０との間には図示されないがオフセット領域が形成される。ただし、バリア型の陽極酸化膜３０５の膜厚がオフセット領域の幅を決定するため、陽極酸化膜３０５の膜厚が１５０nm以下となるとオフセット領域として殆ど機能しない。
【００５２】
また、本実施例ではソース領域３０７、ドレイン領域３０８及びLDD領域３０９を形成する不純物元素としてリンを用いてNチャネル型TFTを作製する。勿論、砒素など他の１５族元素でも構わないし、ボロンに代表される１３族元素を添加すればPチャネル型TFTを作製することも容易である。
【００５３】
特開平７−１３５３１８号公報記載の技術を用いることにより図３（B）の状態が得られたら、次に層間絶縁膜３１１として１μm厚の酸化シリコン膜を形成する。勿論、窒化シリコン膜や酸化窒化シリコン膜を用いても良いし、これらの絶縁膜を積層しても良い。
【００５４】
次に、層間絶縁膜３１１にコンタクトホールを形成してアルミニウムを主成分とする材料でなるソース配線３１２及びドレイン配線３１３を形成する。最後に素子全体に対して水素雰囲気中で３５０℃２時間のファーネスアニールを行い、水素化を完了する。
【００５５】
こうして、図３（C）に示す様なTFTが得られる。なお、本実施例で説明した構造は一例であって本願発明を適用しうるTFT構造はこれに限定されない。従って、公知のあらゆる構造のTFTに対して適用可能である。
【００５６】
勿論、トップゲート構造に限らず、逆スタガ型TFTに代表されるボトムゲート構造に対しても容易に適用することが可能である。
【００５７】
また、公知の手段を利用すればNチャネル型TFTとPチャネル型TFTとを相補的に組み合わせたCMOS回路をも容易に形成することができる。さらに、図３（C）の構造においてドレイン配線３１３と電気的に接続する画素電極（図示せず）を公知の手段で形成すればアクティブマトリクス型表示装置の画素スイッチング素子を形成することも容易である。
【００５８】
即ち、本願発明は液晶表示装置やEL（エレクトロルミネッセンス）表示装置などの電気光学装置の作製方法としても非常に有効な技術である。
【００５９】
この様に、本願発明はあらゆる構造のTFTに対して適用可能であり、本願発明を利用して様々な半導体回路を構築することができる。即ち、本願発明はTFTでもって形成された半導体回路を含むあらゆる半導体装置に対して適用できると言える。
【００６０】
【発明の効果】
本願発明を利用することで、結晶化に利用した触媒元素を効果的に除去又は低減したポリシリコン膜を得ることができる。そして、そのポリシリコン膜を活性層とすることで高い電気特性及び信頼性を有するTFTを実現することができる。
【００６１】
さらに、その様なTFTを用いて基板上に半導体回路を構成することにより高性能で信頼性の高い電気光学装置、及びその様な電気光学装置を搭載した電子機器を実現することが可能となる。
【図面の簡単な説明】
【図１】 本願発明によるポリシリコン膜の作製工程を示す図。
【図２】 ポリシリコン膜の作製工程を示す図。
【図３】 TFTの作製工程を示す図。
【発明が属する技術分野】
本願発明は半導体薄膜を用いた薄膜トランジスタ（以下、TFTと呼ぶ）の作製方法を提供するものであり、TFTを用いて構成された半導体回路を含む半導体装置に適用されうる技術である。
【０００２】
なお、本明細書中において半導体装置とは半導体特性を利用することで機能しうる装置全般を指し、液晶表示装置に代表される電気光学装置、TFTを集積化した半導体回路、またその様な電気工学装置や半導体回路を部品として含む電子機器をもその範疇に含むものとする。
【０００３】
【従来の技術】
近年、ガラス基板上にTFTを形成し、そのTFTでもって回路を組むことによって液晶表示装置やEL表示装置等の駆動を行う試みがなされている。特に、TFTの活性層としては、キャリア移動度の高いポリシリコン膜が注目されている。
【０００４】
ガラス基板上にポリシリコン膜を形成する技術としては、一般的にエキシマレーザーによるアニールでアモルファスシリコン膜を結晶化させる技術が知られている。しかしながら、レーザーアニールは均一性に難があり、結晶性の均一なポリシリコン膜を得るのは難しかった。
【０００５】
本出願人は結晶性と均一性の高いポリシリコン膜を得るための手段として特開平７−１３０６５２号公報に記載された技術を開示している。同公報では、アモルファスシリコン膜に対して結晶化を促進する触媒元素（代表的にはニッケル）を添加し、５５０〜６００℃の比較的低温で結晶化を行う技術を開示している。
【０００６】
同公報を利用して形成されたポリシリコン膜は非常に結晶性も高く均一性にも優れるといった特徴があるが、ポリシリコン膜中に残存する触媒元素の影響が懸念される。即ち、TFTを駆動させた際に触媒元素が移動して局所的なオフ電流（またはリーク電流）の増加を招くといった現象が観測される場合もあった。
【０００７】
【発明が解決しようとする課題】
本願発明は上記問題点を鑑みてなされたものであり、結晶性及び均一性の高いポリシリコン膜中から結晶化に要した触媒元素を効果的に除去するための手段を提供するものである。
【０００８】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
絶縁表面を有する基板上に形成されたアモルファスシリコン膜上に開口部を有するマスクを形成する工程と、
シリコンの結晶化を助長する触媒元素を含む溶液をスピンコート法により塗布する工程と、
第１の加熱処理を行い、前記アモルファスシリコン膜の一部を結晶化させてポリシリコン膜を形成する工程と、
エッチング処理を行い、前記開口部の底部に前記ポリシリコン膜を露呈させる工程と、
前記開口部の底部に露呈した前記ポリシリコン膜の表面に酸化シリコン膜を形成する工程と、
前記マスク及び前記酸化シリコン膜上にＮ型導電性を有するアモルファスシリコン膜を形成する工程と、
第２の加熱処理を行い、前記Ｎ型導電性を有するアモルファスシリコン膜中に前記触媒元素をゲッタリングさせる工程と、
前記Ｎ型導電性を有するアモルファスシリコン膜を除去する工程と、
を有することを特徴とする。
【０００９】
また、他の発明の構成は、
絶縁表面を有する基板上に形成されたアモルファスシリコン膜上に開口部を有するマスクを形成する工程と、
シリコンの結晶化を助長する触媒元素でなる薄膜を気相法により形成する工程と、
第１の加熱処理を行い、前記アモルファスシリコン膜の一部を結晶化させてポリシリコン膜を形成する工程と、
エッチング処理を行い、前記シリコンの結晶化を助長する触媒元素でなる薄膜を除去し、前記開口部の底部に前記ポリシリコン膜を露呈させる工程と、
前記開口部の底部に露呈した前記ポリシリコン膜の表面に酸化シリコン膜を形成する工程と、
前記マスク及び前記酸化シリコン膜上にＮ型導電性を有するアモルファスシリコン膜を形成する工程と、
第２の加熱処理を行い、前記Ｎ型導電性を有するアモルファスシリコン膜中に前記触媒元素をゲッタリングさせる工程と、
前記Ｎ型導電性を有するアモルファスシリコン膜を除去する工程と、
を有することを特徴とする。
【００１０】
本願発明の要旨は、触媒元素を利用して結晶化させたポリシリコン膜中から前記触媒元素を除去するにあたって、Ｎ型導電性を有するアモルファスシリコン膜をゲッタリングサイトとして活用するものである。その際、Ｎ型導電性を有するアモルファス膜をエッチング除去する時に下のポリシリコン膜までエッチングされてしまわない様に、エッチングストッパーとして薄い酸化シリコン膜を設けておくことが重要である。
【００１１】
なお、上記構成において、前記シリコンの結晶化を助長する触媒元素とは代表的にはニッケル、パラジウム、錫、鉛、コバルトが挙げられる。その他、ゲルマニウム、鉄、白金、金、カドミウムを用いても構わない。
【００１２】
また、上記構成において、前記第２の加熱処理は５５０〜７５０℃（好ましくは６００〜６５０℃）の温度範囲で行うことが好ましい。５５０℃以下ではゲッタリング効果が弱く、７５０℃以上ではアモルファスシリコン膜にＮ型導電性を付与する不純物（代表的にはリン）の拡散が無視できなくなり、ポリシリコン膜中に必要以上に不純物が拡散してしまうため望ましくない。
【００１３】
また、上記構成において、前記Ｎ型導電性を有するアモルファスシリコン膜には１×１０18atoms/cm3以上のリンを含ませておくことが好ましい。この濃度以下では触媒元素をゲッタリングする効果が弱くなってしまうためである。
【００１４】
また、上記構成において、前記Ｎ型導電性を有するアモルファスシリコン膜を除去する工程は、ハロゲン系ガス（具体的にはClF3ガス）を用いたドライエッチング法により行えば良い。ドライエッチング法を用いると、Ｎ型導電性を有するアモルファスシリコン膜と薄い酸化シリコン膜との間のエッチング選択比を大きくすることができる。
【００１５】
【発明の実施の形態】
本願発明の実施の形態について、以下に示す実施例でもって詳細な説明を行う。
【００１６】
【実施例】
（実施例１）
本願発明の一実施例について図１を用いて説明する。まず、絶縁表面を有する基板１０１として、酸化シリコン膜でなる下地膜を設けたガラス基板を用意する。勿論、ガラス基板に限らず、石英基板やシリコン基板等を用いても構わない。
【００１７】
次に、基板１０１上にアモルファスシリコン膜１０２を形成する。成膜方法は減圧熱CVD法、プラズマCVD法又はスパッタ法を用いれば良い。膜厚は１０〜１００nmの範囲から適宜選択すれば良い。なお、アモルファスシリコン以外にもシリコンゲルマニウム膜などの他のアモルファス半導体膜を用いても構わない。
【００１８】
次に、このアモルファスシリコン膜１０２を結晶化するのであるが、ここで特開平７―１３０６５２号公報に記載された技術を利用する。
【００１９】
まず、アモルファスシリコン膜１０２上に酸化シリコン膜（図示せず）を成膜し、パターニングを行って、開口部１０３を有するマスク１０４を形成する。この開口部１０３が後に結晶成長の基点として機能する。
【００２０】
次に、シリコンの結晶化を助長する触媒元素を含んだ溶液（本実施例では１０ppmのニッケルを含んだ酢酸ニッケル塩溶液）をスピンコート法により塗布し、ニッケル含有層１０５を形成する。塗布する溶液が水溶液である時はアモルファスシリコン膜１０２上に薄い酸化シリコン膜を形成しておき、その酸化膜に吸着させた状態でニッケル元素を保持させると良い。
【００２１】
こうして図１（A）の状態が得られる。次に、５７０℃１４時間のファーネスアニール処理（第１の加熱処理）を行い、アモルファスシリコン膜の一部を結晶化させる。結晶成長はニッケル添加領域１０６（結晶化してポリシリコン膜となっている）を基点として、基板と概略平行な方向に進行する。
【００２２】
本出願人はこの様な結晶の成長形態を横成長と呼び、この様にして形成されたポリシリコン膜でなる結晶領域１０７を横成長領域と呼んでいる。こうして形成された横成長領域１０７は、巨視的には特定の方向性をもって成長した棒状結晶の集合体であるので、キャリアの移動を阻害する要因の少ない結晶性に優れたポリシリコン膜であることが判っている。また、ニッケル添加領域よりも含有されるニッケル濃度が低いので、後にゲッタリング効率が良い。
【００２３】
こうして図１（B）の状態が得られたら、１％に希釈したフッ化水素酸でエッチング洗浄を行い、開口部１０３の底部にポリシリコン膜（ニッケル添加領域）を露呈させる。この工程では、高濃度にニッケルを含むマスク１０４の表面層が除去され、さらにニッケル添加領域１０６に露呈したポリシリコン膜の表面層が除去される。なお、この時、ニッケルを吸着させるために使用したポリシリコン膜表面の薄い酸化シリコン膜も同時にエッチングされ除去される。
【００２４】
この工程は、後のゲッタリング効率を高めるために行われる。図１（B）の状態では露呈表面全体にニッケルが接していたため、露呈表面付近には非常に高濃度のニッケルが存在する。しかしながら、フッ化水素酸でエッチング洗浄を行うことにより表面層のニッケルをある程度除去することができる。
【００２５】
フッ化水素酸によるエッチング洗浄が終了したら、ニッケル添加領域１０６に露呈したポリシリコン膜表面に薄い酸化シリコン膜１０８を形成する。形成方法は、熱酸化法、紫外線照射法、化学的酸化法（オゾンや過酸化水素水による酸化など）を用いることができる。ここで形成された酸化シリコン膜は後にエッチングストッパーとして機能する酸化シリコン膜であり、先程アモルファスシリコン膜の表面に形成したニッケルを吸着させるための酸化シリコン膜とは意味合いが全く異なる。
【００２６】
また、この薄い酸化シリコン膜１０８の膜厚は１〜１０nm（代表的には３〜５nm）であれば良い。要するに、後にエッチングストッパーとして機能させられればよく、エッチングの選択比さえ高ければ１〜１０nm程度の膜厚でも十分な効果を持つ。前述の紫外線照射法などを用いる場合には３〜５nm程度の膜厚の薄い酸化シリコン膜が形成されるが、本実施例の条件では十分にエッチングストッパーとしての機能を果たす。
【００２７】
次に、マスク１０４及び薄い酸化膜１０８の上にN型導電性を有するアモルファスシリコン膜１０９を形成する。本実施例では膜厚を２００nmとするが、これに限定する必要はない。また、N型導電性を付与する不純物元素として本実施例ではリンを用いる。他の１５族に属する元素（砒素、アンチモンなど）を用いることも可能であるが、ニッケルをゲッタリングする効果はリンが最も高い。
【００２８】
N型導電性を有するアモルファスシリコン膜１０９に含まれるリン濃度は、１×１０19atoms/cm3以上（好ましくは５×１０19〜１×１０21atoms/cm3）が望ましい。これ以下の濃度ではゲッタリング効果が弱まってしまうからである。
【００２９】
また、本実施例の場合、横成長領域１０７には約５×１０18atoms/cm3の濃度でニッケルが含まれ、ニッケル添加領域１０６には約１×１０19atoms/cm3の濃度でニッケルが含まれる。この場合、効果的にゲッタリング効果を得るには、ポリシリコン膜中に含まれたニッケル濃度のおよそ１０〜１００倍の濃度でN型導電性を有するアモルファスシリコン膜１０９中に含ませておくことが好ましい。
【００３０】
こうして図１（C）の状態が得られる。次に、５５０〜７５０℃のファーネスアニール処理（第２の加熱処理）を０．５〜１２時間行い、横成長領域１０７に残存したニッケルをN型導電性を有するアモルファスシリコン膜１０９中にゲッタリングさせる。ニッケルの移動方向は矢印で示した様な方向となる。
【００３１】
こうしてニッケル濃度が大幅に低減された横成長領域１１０が形成される。この横成長領域１１０に含まれるニッケル濃度は１×１０17atoms/cm3以下にまで低減される。この程度までニッケルが低減されれば、TFTの電気特性に悪影響を与える心配はない。
【００３２】
この時、N型導電性を有するアモルファスシリコン膜１０９のゲッタリング能力は、ゲッタリングすべきニッケル濃度に影響される。即ち、同じリン濃度で比較すると、ゲッタリング対象となるニッケル濃度が高いほど、ゲッタリング能力は低くなる傾向にある。そういった意味で、前述のフッ化水素酸による表面洗浄は、ゲッタリング対象となるニッケル濃度を低減する上で有効であると言える。
【００３３】
また、結晶化工程からゲッタリング工程まで一貫してマスク１０４を残すことで横成長領域１０７（または横成長領域１１０）の表面状態を極力荒らすことなく各工程を流すことが可能となる。本願発明において、横成長領域はTFTの活性層となる領域であるので、表面状態には細心の注意を払う必要がある。
【００３４】
こうして図（D）に示したゲッタリング工程が終了したら、次にN型導電性を有するアモルファスシリコン膜１０９の除去を行う。本実施例ではエッチングガスとしてClF3ガスを用いたドライエッチング法を利用する。この方法では酸化シリコン膜とポリシリコン膜とのエッチング選択比が高いので、薄い酸化シリコン膜１０８がエッチングストッパーとして機能する。
【００３５】
こうしてN型導電性を有するアモルファスシリコン膜１０９のみを選択的にエッチング除去したら、次にバッファードフッ酸等、酸化シリコン膜のエッチングに適したエッチャントを利用してマスク１０４及び薄い酸化シリコン膜１０８を除去する。
【００３６】
そして、露呈したポリシリコン膜をパターニングして横成長領域１１０のみで構成された活性層１１１を形成する。実際には基板上に複数の活性層が形成される。この時、ニッケル添加領域１０６は横成長領域ほど結晶性が高くないので、活性層としては利用しない方が好ましい。
【００３７】
こうして、ニッケルの触媒作用を利用して結晶化を助長させたポリシリコン膜でなる活性層が得られる。この活性層は非常に結晶性が高く、優れたTFT特性（低オフ電流、高モビリティ）を実現する上できわめて有効である。しかも、触媒元素のゲッタリングを行うことにより、TFT特性のばらつきが少なく、信頼性の高いTFTが得られる。そして、その様なTFTを用いて回路を組むことにより高機能かつ高い信頼性を有する半導体装置を実現することができる。
【００３８】
なお、本実施例においてエッチングストッパーとして薄い酸化シリコン膜１０８を設けたことには非常に重要な意味がある。その点について図２を用いて説明する。
【００３９】
図２（A）はエッチングストッパーを形成しないでN型導電性を有するアモルファスシリコン膜のエッチング工程を行った場合の例である。図２（A）に示す様に、N型導電性を有するアモルファスシリコン膜（図示せず）をエッチングすると、そのままニッケル添加領域であったポリシリコン膜（図示せず）もエッチングされ、下地表面（絶縁表面を有する基板２０１の表面）にまで到達する開口部２０２が形成される。この開口部２０２はマスク１０４によって自己整合的に形成されるため、その径はマスク１０４に設けられた開口部の径に一致する。
【００４０】
N型導電性を有するアモルファスシリコン膜を除去したら、次にマスク１０４を除去するのであるが、マスク１０４の材料が酸化シリコン膜であり、且つ絶縁表面を有する基板２０１の最表面が酸化シリコン膜である場合、マスク１０４のエッチングと同時に絶縁表面を有する基板２０１の最表面もエッチングされてしまう。
【００４１】
その結果、図２（B）に示す様な凹部２０３が形成されてしまう。この凹部２０３が形成される場所は活性層として用いない部分であるので、TFT特性に直接影響するわけではない。しかしながら、この部分を配線等が横切る時に段差による断線不良を招くおそれがあるので、極力この様な段差を形成しないことが望ましい。
【００４２】
そういった意味で、本実施例の様にN型導電性を有するアモルファスシリコン膜を形成する前に予めエッチングストッパーとして薄い酸化シリコン膜を形成しておくことは、半導体回路の信頼性を高める上で非常に有効な手段である。
【００４３】
なお、本実施例は公知のあらゆる構造のTFTに対して適用可能である。即ち、コプラナー型TFTに代表されるトップゲート構造及び逆スタガ型TFTに代表されるボトムゲート構造に対しても容易に適用することが可能である。
【００４４】
（実施例２）
実施例１ではN型導電性を有するアモルファスシリコン膜をClF3ガスを用いたドライエッチング法で行う例を示したが、N型導電性を有するアモルファスシリコン膜をウェットエッチング法により除去しても本願発明を実施することが可能である。
【００４５】
ウェットエッチング法でシリコン膜をエッチングするにはエッチャントとしてヒドラジンを用いれば良い。ヒドラジンも酸化シリコン膜とシリコン膜とのエッチング選択比が高いので、N型導電性を有するアモルファスシリコン膜のみを選択的に除去することができる。
【００４６】
なお、本実施例は公知のあらゆる構造のTFTに対して適用可能である。即ち、コプラナー型TFTに代表されるトップゲート構造及び逆スタガ型TFTに代表されるボトムゲート構造に対しても容易に適用することが可能である。
【００４７】
（実施例３）
本実施例では、実施例１または実施例２の作製工程によって形成された活性層を用いてTFTを作製する場合について図３を用いて説明する。
【００４８】
まず、実施例又は実施例２に示した作製工程で活性層３０１を形成したら、酸化シリコン膜でなるゲート絶縁膜３０２を形成する。本実施例ではプラズマCVD法を用い、１２０nmの厚さに形成する。その次に、アルミニウムを主成分とする材料でなるゲート電極３０３を形成する。
【００４９】
ここで本出願人による特開平７−１３５３１８号公報に記載された技術を利用する。同公報ではアルミニウムを主成分とするゲート電極を陽極酸化することにより、LDD＋オフセット構造を実現するものである。LDD領域は陽極酸化膜を利用してゲート絶縁膜の一部をエッチングし、残ったゲート絶縁膜の一部をマスクとして不純物元素（ソース領域及びドレイン領域を形成する不純物）を添加して形成される。
【００５０】
同公報に記載された技術を利用して得た構造を図３（B）に示す。３０４はゲート電極、３０５はゲート電極を保護するバリア型の陽極酸化膜である。また、３０６はゲート絶縁膜、３０７はソース領域、３０８はドレイン領域、３０９はLDD領域、３１０はチャネル形成領域である。
【００５１】
なお、LDD領域３０９とチャネル形成領域３１０との間には図示されないがオフセット領域が形成される。ただし、バリア型の陽極酸化膜３０５の膜厚がオフセット領域の幅を決定するため、陽極酸化膜３０５の膜厚が１５０nm以下となるとオフセット領域として殆ど機能しない。
【００５２】
また、本実施例ではソース領域３０７、ドレイン領域３０８及びLDD領域３０９を形成する不純物元素としてリンを用いてNチャネル型TFTを作製する。勿論、砒素など他の１５族元素でも構わないし、ボロンに代表される１３族元素を添加すればPチャネル型TFTを作製することも容易である。
【００５３】
特開平７−１３５３１８号公報記載の技術を用いることにより図３（B）の状態が得られたら、次に層間絶縁膜３１１として１μm厚の酸化シリコン膜を形成する。勿論、窒化シリコン膜や酸化窒化シリコン膜を用いても良いし、これらの絶縁膜を積層しても良い。
【００５４】
次に、層間絶縁膜３１１にコンタクトホールを形成してアルミニウムを主成分とする材料でなるソース配線３１２及びドレイン配線３１３を形成する。最後に素子全体に対して水素雰囲気中で３５０℃２時間のファーネスアニールを行い、水素化を完了する。
【００５５】
こうして、図３（C）に示す様なTFTが得られる。なお、本実施例で説明した構造は一例であって本願発明を適用しうるTFT構造はこれに限定されない。従って、公知のあらゆる構造のTFTに対して適用可能である。
【００５６】
勿論、トップゲート構造に限らず、逆スタガ型TFTに代表されるボトムゲート構造に対しても容易に適用することが可能である。
【００５７】
また、公知の手段を利用すればNチャネル型TFTとPチャネル型TFTとを相補的に組み合わせたCMOS回路をも容易に形成することができる。さらに、図３（C）の構造においてドレイン配線３１３と電気的に接続する画素電極（図示せず）を公知の手段で形成すればアクティブマトリクス型表示装置の画素スイッチング素子を形成することも容易である。
【００５８】
即ち、本願発明は液晶表示装置やEL（エレクトロルミネッセンス）表示装置などの電気光学装置の作製方法としても非常に有効な技術である。
【００５９】
この様に、本願発明はあらゆる構造のTFTに対して適用可能であり、本願発明を利用して様々な半導体回路を構築することができる。即ち、本願発明はTFTでもって形成された半導体回路を含むあらゆる半導体装置に対して適用できると言える。
【００６０】
【発明の効果】
本願発明を利用することで、結晶化に利用した触媒元素を効果的に除去又は低減したポリシリコン膜を得ることができる。そして、そのポリシリコン膜を活性層とすることで高い電気特性及び信頼性を有するTFTを実現することができる。
【００６１】
さらに、その様なTFTを用いて基板上に半導体回路を構成することにより高性能で信頼性の高い電気光学装置、及びその様な電気光学装置を搭載した電子機器を実現することが可能となる。
【図面の簡単な説明】
【図１】 本願発明によるポリシリコン膜の作製工程を示す図。
【図２】 ポリシリコン膜の作製工程を示す図。
【図３】 TFTの作製工程を示す図。
Claims (7)
- 絶縁表面を有する基板上に形成されたアモルファスシリコン膜上に開口部を有するマスクを形成する工程と、
ニッケルを含む溶液をスピンコート法により塗布する工程と、
第１の加熱処理を行い、前記アモルファスシリコン膜を結晶化させてポリシリコン膜を形成する工程と、
エッチング洗浄を行い、前記開口部の底部に前記ポリシリコン膜を露呈させる工程と、
前記開口部の底部に露呈した前記ポリシリコン膜の表面に酸化シリコン膜を形成する工程と、
前記マスク及び前記酸化シリコン膜上にＮ型導電性を有するアモルファスシリコン膜を形成する工程と、
第２の加熱処理を行い、前記Ｎ型導電性を有するアモルファスシリコン膜中に前記ニッケルをゲッタリングさせる工程と、
前記Ｎ型導電性を有するアモルファスシリコン膜を除去する工程と、
を有することを特徴とする半導体装置の作製方法。 - 絶縁表面を有する基板上に形成されたアモルファスシリコン膜上に開口部を有するマスクを形成する工程と、
ニッケルを含む溶液をスピンコート法により塗布する工程と、
第１の加熱処理を行い、前記アモルファスシリコン膜を結晶化させてポリシリコン膜を形成する工程と、
１％に希釈したフッ化水素酸でエッチング洗浄を行い、前記開口部の底部に前記ポリシリコン膜を露呈させる工程と、
前記開口部の底部に露呈した前記ポリシリコン膜の表面に酸化シリコン膜を形成する工程と、
前記マスク及び前記酸化シリコン膜上にＮ型導電性を有するアモルファスシリコン膜を形成する工程と、
第２の加熱処理を行い、前記Ｎ型導電性を有するアモルファスシリコン膜中に前記ニッケルをゲッタリングさせる工程と、
前記Ｎ型導電性を有するアモルファスシリコン膜を除去する工程と、
を有することを特徴とする半導体装置の作製方法。 - 絶縁表面を有する基板上に形成されたアモルファスシリコン膜上に開口部を有するマスクを形成する工程と、
シリコンの結晶化を助長するニッケル膜を気相法により形成する工程と、
第１の加熱処理を行い、前記アモルファスシリコン膜を結晶化させてポリシリコン膜を形成する工程と、
エッチング処理を行い、前記ニッケル膜を除去し、前記開口部の底部に前記ポリシリコン膜を露呈させる工程と、
前記開口部の底部に露呈した前記ポリシリコン膜の表面に酸化シリコン膜を形成する工程と、
前記マスク及び前記酸化シリコン膜上にＮ型導電性を有するアモルファスシリコン膜を形成する工程と、
第２の加熱処理を行い、前記Ｎ型導電性を有するアモルファスシリコン膜中に前記ニッケルをゲッタリングさせる工程と、
前記Ｎ型導電性を有するアモルファスシリコン膜を除去する工程と、
を有することを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項３のいずれか一において、前記第２の加熱処理は５５０〜７５０℃の温度範囲で行われることを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項４のいずれか一において、前記Ｎ型導電性を有するアモルファスシリコン膜には１×１０１８ａｔｏｍｓ／ｃｍ３以上のリンが含まれていることを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項５のいずれか一において、前記Ｎ型導電性を有するアモルファスシリコン膜を除去する工程は、ハロゲン系ガスを用いたドライエッチング法により行われることを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項５のいずれか一において、前記Ｎ型導電性を有するアモルファスシリコン膜を除去する工程は、ウェットエッチング法により行われることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16306298A JP4115590B2 (ja) | 1998-06-11 | 1998-06-11 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16306298A JP4115590B2 (ja) | 1998-06-11 | 1998-06-11 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11354448A JPH11354448A (ja) | 1999-12-24 |
| JP4115590B2 true JP4115590B2 (ja) | 2008-07-09 |
Family
ID=15766464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16306298A Expired - Fee Related JP4115590B2 (ja) | 1998-06-11 | 1998-06-11 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4115590B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020020840A1 (en) | 2000-03-10 | 2002-02-21 | Setsuo Nakajima | Semiconductor device and manufacturing method thereof |
| JP4785258B2 (ja) * | 2000-03-10 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| CN100337304C (zh) * | 2003-08-22 | 2007-09-12 | 友达光电股份有限公司 | 形成多晶硅层的方法 |
| JP5063867B2 (ja) * | 2005-04-21 | 2012-10-31 | 株式会社Ｓｕｍｃｏ | Ｓｏｉ基板の製造方法 |
-
1998
- 1998-06-11 JP JP16306298A patent/JP4115590B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11354448A (ja) | 1999-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2860869B2 (ja) | 半導体装置およびその作製方法 | |
| JP3939399B2 (ja) | 半導体装置の作製方法 | |
| JP3713232B2 (ja) | 結晶質シリコン活性層を含む薄膜トランジスタの製造方法 | |
| JP3942683B2 (ja) | 半導体装置作製方法 | |
| US5728259A (en) | Process for fabricating thin-film semiconductor device without plasma induced damage | |
| US5693541A (en) | Method for manufacturing a semiconductor device using a silicon nitride mask | |
| KR100569050B1 (ko) | 트랜지스터 제작방법 | |
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| KR19980032907A (ko) | 결정성 반도체 제작방법 | |
| US6531348B2 (en) | Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon | |
| JP3983334B2 (ja) | 半導体装置の作製方法 | |
| TW200423407A (en) | Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor | |
| KR20020057382A (ko) | 반도체 소자 제조 방법 및 장치 | |
| KR100776362B1 (ko) | 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 실리콘 박막 트랜지스터의 제조방법 | |
| JP4115590B2 (ja) | 半導体装置の作製方法 | |
| KR100666563B1 (ko) | 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치 | |
| JP3582766B2 (ja) | 半導体装置の製造方法 | |
| KR100504538B1 (ko) | 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법 | |
| JPH11354447A (ja) | 半導体装置の作製方法 | |
| KR20070024017A (ko) | 박막트랜지스터 및 그의 제조 방법 | |
| KR100697379B1 (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
| KR100593267B1 (ko) | 결정질 실리콘 박막트랜지스터의 제조 방법 | |
| KR100398591B1 (ko) | 액정표시장치의 제조방법 | |
| JP4011404B2 (ja) | 半導体装置の作製方法 | |
| JP4222900B2 (ja) | 薄膜半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050520 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050520 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080416 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |