JP3983334B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP3983334B2
JP3983334B2 JP05384397A JP5384397A JP3983334B2 JP 3983334 B2 JP3983334 B2 JP 3983334B2 JP 05384397 A JP05384397 A JP 05384397A JP 5384397 A JP5384397 A JP 5384397A JP 3983334 B2 JP3983334 B2 JP 3983334B2
Authority
JP
Japan
Prior art keywords
amorphous silicon
silicon film
film
metal element
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05384397A
Other languages
English (en)
Other versions
JPH10233365A (ja
Inventor
久 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP05384397A priority Critical patent/JP3983334B2/ja
Priority to US09/026,888 priority patent/US6093587A/en
Priority to KR10-1998-0005251A priority patent/KR100472159B1/ko
Publication of JPH10233365A publication Critical patent/JPH10233365A/ja
Priority to US09/621,943 priority patent/US6764928B1/en
Application granted granted Critical
Publication of JP3983334B2 publication Critical patent/JP3983334B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/016—Catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【０００１】
【発明の属する技術分野】
本明細書で開示する発明は結晶性を有する半導体を用いた半導体装置の作製方法に関する。
【０００２】
【従来の技術】
薄膜半導体を用いた薄膜トランジスタ（以下ＴＦＴ等）が知られている。このＴＦＴは、基板上に薄膜半導体を形成し、この薄膜半導体を用いて構成されるものである。このＴＦＴは、各種集積回路に利用されているが、特に電気光学装置特にアクティブマトリックス型の液晶表示装置の各画素の設けられたスイッチング素子、周辺回路部分に形成されるドライバー素子として注目されている。
【０００３】
従来、ＴＦＴに利用される薄膜半導体としては、非晶質珪素膜を用いられていたが、より高性能を得るために結晶性を有する珪素膜（結晶性珪素膜）を用いることが試みられている。
【０００４】
結晶性珪素膜を用いたＴＦＴは、非晶質珪素膜を用いたものに比較して２桁以上の高速動作が可能となり、これまで外付けのＩＣ回路によって構成されていた液晶表示装置の周辺駆動回路を、アクティブマトリクス回路と同一基板上に作製できる。
【０００５】
従来の結晶性珪素膜は、非晶質珪素膜をプラズマＣＶＤ法や減圧熱ＣＶＤ法で成膜した後、加熱処理又はレーザー光の照射を行うことで結晶化させることにより得られている。
【０００６】
しかしながら、加熱により結晶化する方法は、広い面積にわたって結晶性珪素薄膜を得ることができるという特徴を有していながら、
（１）高い加熱温度が必要とされる。（ガラス基板の利用が困難である）
（２）得られる結晶性が十分でない。
といった問題を有している。
【０００７】
他方、レーザー光の照射による方法は、基板にガラス基板を利用できるという優位性があるものの、生産性や大面積に対する処理が困難であるという問題がある。
【０００８】
〔本発明の背景〕
そこで、本発明人等は、非晶質珪素膜にニッケルやパラジウム、さらには鉛等の結晶化を助長する金属元素を添加し、従来よりも低い温度の加熱処理で結晶性珪素膜を得る技術を開発した。（特開平７−１３０６５２号公報参照）
【０００９】
この方法によって、結晶化の速度を上げ、短時間で結晶化できるだけでなく、従来の加熱のみによる結晶化の方法やレーザー光の照射のみによる非晶質膜の結晶化に比較すると、広い面積にわたり、高い結晶性を均一に得ることができるようになった。
【００１０】
【発明が解決しようとする課題】
上述した金属元素を利用した結晶化の方法の概略を以下に示す。まず図５（Ａ）に示すようにガラス基板５０１上に下地膜として酸化珪素膜５０２を成膜し、さらに非晶質珪素膜５０３を成膜する。
【００１１】
次に酸素雰囲気中においてＵＶ光を照射し、非晶質珪素膜の表面に極薄い酸化膜を形成する。これは、後に導入されるニッケルを含んだ溶液が非晶質珪素膜の表面から弾かれてしまうことを防ぐためである。
【００１２】
次に酸化珪素膜でなるマスク５０４を形成する。そしてマスク５０４に開口５０５を形成する。次にニッケルを含んだ溶液を塗布し、さらにスピンコータによって、余分な溶液を吹き飛ばすことにより、５０６で示されるように溶液が微量に保持された状態を得る。（図５（Ｂ））
【００１３】
次に加熱処理を施し、５０８で示されるような基板に平行な方向への結晶成長を行わせる。
【００１４】
この際、酸化珪素膜でなるマスク５０４が存在している関係で成長が阻害されれてしまう。
【００１５】
これは、マスク５０４と珪素膜との間に働く応力が関係する考えられるが詳細は不明である。
【００１６】
この問題を回避するために、図５（Ｂ）の状態の後、マスク５０４を除去し、その後に加熱処理を行うことが考えられる。しかしその場合、ニッケルも同時に除去されてしまい、その後の結晶化に影響が出る。
【００１７】
本明細書で開示する発明は、上述した基板に平行な方向への結晶成長における障害を取り除いた技術を提供することを課題とする。
【００１８】
【課題を解決するための手段】
【００１９】
本明細書で開示する発明の一つは、
絶縁表面を有する基板上に形成された非晶質珪素膜の一部を除去し、珪素の結晶化を助長する金属元素を導入するための領域を形成する工程と、
前記金属元素を添加するための領域に当該金属元素を選択的に保持させる工程と、
加熱処理を施し、前記金属元素添加領域から基板に平行な方向への結晶成長を行わす工程と、
を有することを特徴とする。
【００２０】
また上記構成において、
当該金属元素の導入は、金属元素を含む溶液を塗布することにより行われ、
当該金属元素の選択的な保持は、珪素膜の前記溶液に対する撥水性を利用して行われることを特徴とする。
【００２１】
また上記構成において、
結晶成長の際、結晶成長が行われる領域は、その表面が露呈していることを特徴とする。
【００２２】
また他の発明として、
非晶質珪素膜の表面にから珪素の結晶化を助長する金属元素を導入する方法であって、
非晶質珪素膜の表面における疎水性を選択的に制御することのより、当該金属元素の導入量を位置的に制御することを特徴とする。
【００２３】
これは、非晶質珪素膜の表面の疎水性を位置的に制御することにより、金属元素の導入を選択的に行うものである。
【００２４】
例えば、非晶質珪素膜の一部に酸化膜を形成する。すると、その領域の濡れ性が向上する。そして、その状態で金属元素を含んだ溶液塗布することにより、その領域だけに当該金属元素を導入したり、その領域だけ当該金属元素の導入量を多くすることができる。
【００２５】
珪素の結晶化を助長する金属元素しては、Ｎｉを利用することがその効果や再現性の点から最も好ましい。
【００２６】
またこの金属元素としては、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の元素を利用することができる。
【００２７】
出発膜としては、非晶質珪素膜の代わりに珪素化合物でなる非晶質膜を利用することができる。例えば、Ｓｉx Ｇｅ1-x （０＜ｘ＜１）で示される非晶質膜を用いることができる。
【００２８】
【発明の実施の形態】
【００２９】
まず、非晶質珪素膜２０３を成膜する。〔図２（Ａ）〕
【００３０】
そして、非晶質珪素膜２０３の一部を除去し、２０５で示される金属元素を導入するための領域を形成する。〔図２（Ｂ）〕
【００３１】
次に非晶質珪素膜２０３に対して撥水性（疎水性）を示すニッケル元素を含んだ溶液（例えばニッケル酢酸塩溶液）を全面に塗布する。
【００３２】
溶液に含ませる金属元素の量は、その溶液の種類にも依存するが、概略の傾向としてはニッケル量として溶液に対して２００ｐｐｍ〜１ｐｐｍ、好ましくは５０ｐｐｍ〜１ｐｐｍ（重量換算）とすることが望ましい。これは、結晶化終了後における膜中のニッケル濃度や耐フッ酸性に鑑みて決められる値である。
【００３３】
図２（Ｂ）の状態においては、塗布された溶液は非晶質珪素膜の表面において弾かれる。
【００３４】
そして、図２（Ｃ）に示すように非晶質珪素膜の一部が除去された領域（この領域では下地膜２０２が露呈している）のみに溶液が存在する状態となる。
【００３５】
この状態では、図１（ａ）に示すように非晶質珪素膜１０３の側面に溶液１５０が存在した状態となる。ここで、１００はガラス基板、１０２は下地の酸化珪素膜である。
【００３６】
この状態で加熱処理を施すことにより、ニッケル元素が拡散し１０７（図２の場合は２０７）で示されるような基板に平行な方向への結晶成長が進行する。（図１（ａ），（図２（Ｄ））
【００３７】
この結晶成長の際、珪素膜の表面には何も形成されていない（少なくとも人為的な成膜や処理は行われていない）ので、結晶成長がスムーズに進行する。
【００３８】
上記の結晶化のための加熱処理の温度は、５５０℃〜６５０℃の温度から選択することが好ましい。
【００３９】
これは、５５０℃よりも温度が低いと結晶化が進行せず、また６５０℃よりも温度が高いとニッケルの作用によらない結晶化が進行し、ニッケルの作用による結晶化を阻害するからである。
【００４０】
非晶質珪素膜の一部を除去して得られる図２（Ｂ）２０５で示される形状（長さ、深さ、幅等の寸法）は、珪素膜の結晶性及び金属元素の量を制御する上で重要となる。
【００４１】
また、図２に示す工程においては、図１（ａ）及び図２（Ｂ）で示す工程の以前に、非晶質珪素膜２０３を酸化させたり、非晶質珪素膜２０３上に他の膜を積層させないことが重要となる。
【００４２】
図１（ｂ）に示すように非晶質珪素膜１０３を酸化させ、酸化珪素膜１０４を形成した場合、酸化珪素膜では、十分な疎水性（撥水性）が得られないため、非晶質珪素膜上面に、溶液が残ってしまい、金属元素添加領域のみに金属元素を保持することが困難になる。
【００４３】
更に、その後の工程である結晶化処理を行った場合、図１（ｂ）のように、酸化膜と非晶質珪素膜の界面の影響により、結晶化が妨げられ、良好な結晶性を得ることができない。
【００４４】
また図１（ｃ）に示すように非晶質表面の意図しない領域からの結晶成長が進行し、特定の領域からの基板に平行な方向への結晶成長を阻害する状態が生じてしまう。（異なる領域からの結晶成長がぶつかると、そこで粒界が形成され結晶成長は停止する）
【００４５】
以上のことから、金属元素を含んだ溶液を塗布する前に非晶質珪素膜表面の汚れ及び自然酸化膜をフッ酸処理等で除去することで、十分な撥水性を有する珪素膜表面を形成することが望ましい。
【００４６】
また、非晶質珪素膜表面の汚れ及び自然酸化膜をフッ酸処理等で除去した後に酸化性雰囲気（例えば空気）に触れさせずに溶液を塗布し、さらに加熱処理する工程とすることが好ましい。
【００４７】
【実施例】
〔実施例１〕
図２〜図４に本実施例の薄膜トランジスタの作製工程を示す。
【００４８】
まず、石英基板２００上に下地膜２０２として酸化珪素膜を３０ｎｍÅの厚さに成膜する。なお、石英基板の表面の平滑性が良く、また洗浄を十分にするのであれば、この下地膜２０２は特に必要ない。
【００４９】
なお、絶縁基板としては石英基板を用いたが、その他に、ガラス基板、表面に絶縁膜膜を成膜した単結晶シリコン基板や多結晶シリコン基板を用いてもよい。
【００５０】
次に結晶性珪素膜の出発膜となる非晶質珪素膜２０３を減圧熱ＣＶＤ法でもって、６０ｎｍの厚さに成膜する。（図２（Ａ））
【００５１】
この非晶質珪素膜の厚さは、２００ｎｍ以下とすることが好ましい。
【００５２】
次に非晶質珪素膜に２０５で示されるような開口を形成する。開口２０５は、図面の奥行及び手前方向に長手方向を有する細長い長方形を有している。この開口２０５の幅は１０μｍ以上とするのが適当である。またその端部は、後の工程で形成しようとする活性層の島領域よりも離れるように設計する。
【００５３】
この開口において、下地膜である酸化珪素膜２０２が露呈する。
【００５４】
次に、非晶質珪素膜表面の汚れ及び自然酸化膜をフッ酸処理等で除去する。
【００５５】
そして重量換算で１０ｐｐｍのニッケル元素を含んだ酢酸ニッケル溶液を塗布する。そして図示しないスピナーを用いてスピンドライを行い非晶質珪素膜上面に存在する余分な溶液を除去する。
【００５６】
酢酸ニッケル塩溶液は、非晶質珪素膜に対して十分な撥水性を有している。こうして、ニッケル元素が図２（Ｃ）の点線２０６で示されるような状態で存在した状態が得られる。
【００５７】
この状態では、開口２０５以外の領域では、ニッケル酢酸塩溶液は非晶質珪素膜の表面から弾かれている。そして、ニッケル元素が開口２０５の側壁において、非晶質珪素膜の一部に選択的に接して保持された状態が得られる。
【００５８】
次に水素を３％含有した極力酸素を含まない窒素雰囲気中において、６００℃、８時間の加熱処理を行う。すると、図２（Ｄ）の２０７で示されるように基板２００に平行な方向への結晶成長が進行する。
【００５９】
この結晶成長は、ニッケル元素が導入された開口２０５の領域（金属元素添加口）から基板に平行な方向へと進行する。
【００６０】
この結晶成長により得られる横成長した結晶性珪素膜の表面は、従来の低温ポリシリコンや高温ポリシリコンに比較して非常に平滑性の良いものが得られる。これは、結晶粒界の延在する方向が概略そろっていることに起因すると考えられる。
【００６１】
一般の多結晶珪素やポリシリコンと呼ばれる珪素膜は、その表面の凹凸は±１０ｎｍ以上ある。しかし、本実施例で示すような横成長をさせた場合は、その表面の凹凸は±３ｎｍ以下であることが観察されている。この凹凸は、ゲイト絶縁膜との間の界面特性を悪化させるものであり、極力小さいものであることが好ましい。
【００６２】
上記の結晶化のために加熱処理条件においては、この横成長を１００μｍ以上にわたって行わすことができる。
【００６３】
図２（Ｄ）に示す状態を得た後、レーザー光の照射を行なってもよい。即ち、レーザー光の照射により、さらに結晶化を助長させてもよい。このレーザー光の照射は、膜中に存在するニッケル元素の固まりを分散させ、後にニッケル元素を除去し易くする効果を有している。なお、この段階でレーザー光の照射を行っても、さらに横成長が進行することはない。
【００６４】
レーザー光としては、紫外領域の波長を有するエキシマレーザーを利用することができる。例えば、ＫｒＦエキシマレーザー（波長２４８ｎｍ）やＸｅＣｌエキシマレーザー（波長３０８ｎｍ）を利用することができる。
【００６５】
次にハロゲン元素を含有した酸素雰囲気、例えばＨＣｌを３体積％含んだ酸素雰囲気中において、９５０℃の加熱処理を行い、図示しない熱酸化膜を２００Åの厚さに成膜する。この熱酸化膜の形成に従い、珪素膜の膜厚は１００Å程度その膜厚が減少する。即ち、珪素膜の膜厚は、５００Å程度となる。
【００６６】
この工程においては、熱酸化膜の形成に従い、膜中の不安定な結合状態を有する珪素元素が熱酸化膜の形成に利用される。そして、膜中の欠陥が減少し、より高い結晶性を得ることができる。
【００６７】
また同時に熱酸化膜の形成および塩素の作用により膜中よりニッケル元素のゲッタリングが行われる。
【００６８】
熱酸化膜を形成したら、図示しない熱酸化膜を除去する。こうして、ニッケル元素の含有濃度を減少させた結晶性珪素膜を得る。こうして得られた結晶性珪素膜は、一方向に結晶構造が延在した（この方向は結晶成長方向に一致する）構造を有している。即ち、細長い円柱状の結晶体が複数の一方向に延在した結晶粒界を介して、複数平行に並んでいるような構造を有している。
【００６９】
次にパターニングを行うことにより、横成長領域でなるパターンを形成する。この島状の領域３０１が後にＴＦＴの活性層となる。（図３（Ｅ））
【００７０】
ここでは、ソース領域とドレイン領域とを結ぶ方向と結晶成長方向とが一致または概略一致するようにパターンの位置取りを行う。こうすることで、キャリアの移動する方向と結晶格子が連続して延在する方向とを合わせることができ、結果として高い特性のＴＦＴを得ることができる。
【００７１】
そして、３０１でなるパターンを形成後にプラズマＣＶＤ法で酸化珪素膜３１５を５００Åの厚さに成膜する。（図３（Ｆ））
【００７２】
さらに熱酸化法により熱酸化膜３１１を３００Åの厚さに成膜する。こうしてＣＶＤ酸化珪素膜３１５と熱酸化膜３１１とでなる厚さ８００Åのゲイト絶縁膜を得る。（図３（Ｇ））
【００７３】
ゲイト絶縁膜を形成することにより、活性層となるパターン３０１の膜厚は、３５０Åとなる。これは、３００Å厚の熱酸化膜３１１の成膜により、さらに活性層パターンの表面が１５０Åの厚さでもって目減りするからである。
【００７４】
次にゲイト電極を形成するためのアルミニウム膜をスパッタ法で４０００Åの厚さに成膜する。このアルミニウム膜中には、スカンジウムを0.2 重量％含有させる。
【００７５】
アルミニウム膜中にスカンジウムを含有させるのは、後の工程において、ヒロックやウィスカーが発生することを抑制するためである。ヒロックやウィスカーというのは、加熱の際のアルミニウムの異常成長に起因する針状あるいは刺状の突起部のことである。
【００７６】
ゲイト電極を形成するための材料として、アルミウニム以外にタンタル（Ｔａ）、高濃度にリン（Ｐ）がドープされた多結晶シリコン、タングステンのシリサイド（ＷＳｉ）、またはリンドープされた多結晶シリコンとタングステンのシリサイドの積層また混成した構造を利用することもできる。
【００７７】
アルミニウム膜を成膜したら、図示しない緻密な陽極酸化膜を形成する。この陽極酸化膜は、３％の酒石酸を含んだエチレングルコール溶液を電解溶液とし、アルミニウム膜を陽極、白金を陰極として行う。この工程においては、アルミニウム膜上に緻密な膜質を有する陽極酸化膜を１００Åの厚さに成膜する。
【００７８】
この図示しない陽極酸化膜は、後に形成されるレジストマスクとの密着性を向上させる役割を有している。
【００７９】
この陽極酸化膜の膜厚は、陽極酸化時の印加電圧によって制御することができる。
【００８０】
次にレジストマスク３２２を形成する。そしてこのレジストマスクを利用して、アルミニウム膜を３１８で示されるパターンにパターニングする。こうして図３（Ｈ）に示す状態を得る。
【００８１】
ここで再度の陽極酸化を行う。ここでは、３％のシュウ酸水溶液を電解溶液として用いる。この電解溶液中において、アルミニウムのパターン３１８を陽極とした陽極酸化を行うことにより、多孔質状の陽極酸化膜が形成される。
【００８２】
この工程においては、上部に密着性の高いレジストマスク３２２が存在する関係で、アルミニウムパターンの側面に選択的に陽極酸化膜４１９が形成される。（図４（Ｉ））
【００８３】
この陽極酸化膜は、その膜厚を数μｍまで成長させることができる。ここでは、その膜厚を６０００Åとする。なお、その成長距離は、陽極酸化時間によって制御することができる。
【００８４】
そしてレジストマスク３２２を除去する。次に再度の緻密な陽極酸化膜の形成を行う。即ち、前述した３％の酒石酸を含んだエチレングルコール溶液を電解溶液とした陽極酸化を再び行う。
【００８５】
この工程においては、多孔質状の陽極酸化膜４１９中に電解溶液が進入する関係から、４２０で示されるように緻密な膜質を有する陽極酸化膜が形成される。
【００８６】
この緻密な陽極酸化膜４２０の膜厚は１０００Åとする。この膜厚の制御は印加電圧によって行う。
【００８７】
ここで、露呈した酸化珪素膜３１５をエッチングする。またＣＶＤ酸化酸化珪素膜３１５及び熱酸化膜３１１とでなるゲイト絶縁膜をエッチングする。このエッチングはドライエッチングを利用する。
【００８８】
こうして図４（Ｊ）に示す状態を得る。そして酢酸と硝酸とリン酸とを混合した混酸を用いて多孔質状の陽極酸化膜４１９を除去する。
【００８９】
図４（Ｊ）に示す状態を得たら、不純物イオンの注入を行う。ここでは、Ｎチャネル型の薄膜トランジスタを作製するためにＰ（リン）イオンの注入をプラズマドーピング法でもって行う。
【００９０】
この工程においては、ヘビードープがされる４３０と４３４の領域とライトドープがされる４３１と４３３の領域が形成される。これは、残存した酸化珪素膜３１５が半透過なマスクとして機能し、注入されたイオンの一部がそこで遮蔽されるからである。
【００９１】
本実施例においてもオフセットゲイト領域は形成されているが、その寸法が小さいのでその存在による寄与が小さく、また図面が煩雑になるので図中には記載していない。
【００９２】
ここで、４３３で示されるのが、ＬＤＤ（ライトドープドレイン）領域と称される領域である。（図４（Ｊ））
【００９３】
なお、緻密な陽極酸化膜４２０の膜厚を２０００Å以上というように厚くした場合、その膜厚でもってチャネル形成領域４３２の外側にオフセットゲイト領域を形成することができる。
【００９４】
〔実施例２〕
本実施例は、非晶質珪素膜の表面の疎水性を選択的に制御することのより、結晶性の異なるＴＦＴを選択的に作製する例を示す。
【００９５】
次に層間絶縁膜４４０として酸化珪素膜、または窒化珪素膜、またはその積層膜を形成する。層間絶縁膜としては、酸化珪素膜または窒化珪素膜上に樹脂材料でなる層を用いてもよい。
【００９６】
そしてコンタクトホールの形成を行い、ソース電極４４１とドレイン電極４４２の形成を行う。こうして図４（Ｋ）に示す薄膜トランジスタが完成する。
【００９７】
〔実施例２〕
本実施例は、非晶質珪素膜の表面の疎水性を選択的に制御することのより、化粧性の異なるＴＦＴを選択的に作製する例を示す。
【００９８】
即ち、非晶質珪素膜の一部に酸化膜を形成することにより、その領域の濡れ性を向上させ（即ち、疎水性を低下させる）、その領域のみに選択的に多くのニッケル元素を導入する場合の例を示す。
【００９９】
一般的に金属元素の濃度を高くした場合、高い結晶性が得られ、得られるＴＦＴの移動度は大きなものとなる。しかし、特性不安定性やＯＦＦ電流の値は大きなものとなる。
【０１００】
また、一般論としてＰチャネル型のＴＦＴ（ＰＴＦＴ）は、特性が安定しているが、移動度が小さい。他方、Ｎチャネル型のＴＦＴ（ＮＴＦＴ）は、移動度が大きいが、ホットキャリア効果のために特性が不安定であるという傾向がある。
【０１０１】
そこで、本実施例では、Ｐチャネル型のＴＦＴを構成する結晶性珪素膜は、高い濃度での金属元素を利用して作製し、他方Ｎチャネル型のＴＦＴを構成する結晶性珪素膜は、低い濃度での金属元素を利用して作製する。
【０１０２】
図６に本実施例の作製工程を示す。まずガラス基板６０１（または石英基板）上に下地膜として酸化珪素膜６０２を成膜する。
【０１０３】
次に非晶質珪素膜６０３を減圧熱ＣＶＤ法で成膜する。
【０１０４】
次に選択的に極薄い酸化膜（図示せず）を全体に成膜、さらに選択的に酸化膜６０４を成膜する。ここでは、酸化雰囲気中でのＵＶ光の照射により酸化膜を成膜する。酸化膜を成膜方法としては、オゾン水等の酸化作用の溶液を用いてもよい。
【０１０５】
こうして図６（Ａ）に示す状態を得る。次にニッケル酢酸塩溶液を塗布する。この時、酸化膜６０４が成膜されている領域は、その表面の疎水性が低下しているので、そこには他の領域に比較してより多くのニッケル元素が接して保持される状態となる。（図６（Ｂ））
【０１０６】
そして、それに対応して、得られる結晶性も異なるものとなる。こうして高い結晶性を有する領域６０６と、それに比較して結晶性が低い領域６０７とを得る。（図６（Ｃ））
【０１０７】
次に加熱処理を施す。この加熱処理は、窒素雰囲気中において、６００℃、４時間行う。
【０１０８】
この際、膜の全体が結晶化する。この結晶化の際、非晶質珪素膜の表面に接して存在しているニッケル元素の量（密度）は、酸化膜６０５が成膜されている領域では多く、他の領域ではそれに比較して少ない。
【０１０９】
そして、それに対応して、得られる結晶性も異なるものとなる。こうして他界結晶性を有する領域６０６と、それに比較して結晶性が低い領域６０７とを得る。（図６（Ｃ））
【０１１０】
次にパターニングを行い、６０８と６０９で示される領域を形成する。ここで、領域６０８の結晶性は、領域６０９の結晶性よりも高い。これらの領域は、後にＴＦＴの活性層となる。（図６（Ｄ））
【０１１１】
次にゲイト絶縁膜６００を形成する。そして、アルミニウムでなるゲイト電極６１０、６１２を形成する。ゲイト電極の周囲には陽極酸化膜６１１、６１３を形成する。
【０１１２】
次に選択的にリンおよびボロンのドーピングを行うことにより、ＰＴＦＴのソース領域６１４、チャネル領域６１５、ドレイン領域６１６を自己整合的に形成する。（図６（Ｅ））
【０１１３】
また同時にＮＴＦＴのソース領域６１７、チャネル領域６１８、ドレイン領域６１９を自己整合的に形成する。（図６（Ｅ））
【０１１４】
次に層間絶縁膜６２０を成膜し、さらにコンタクトホールを形成して、ＰＴＦＴのソース電極６２１、ドレイン電極６２２を形成する。また、ＮＴＦＴのソース電極６２３、ドレイン電極６２４を形成する。
【０１１５】
こうして、ＰＴＦＴとＮＴＦＴとを得る。この構成においては、ＰＴＦＴを構成する活性層の結晶性がＮＴＦＴを構成する活性層の結晶性よりも高い。
【０１１６】
従って、相対的にＰＴＦＴの移動度を高くすることができる。ＰＴＦＴの特性はＮＴＦＴに比較すれば安定しているので、ニッケル元素濃度が多少高くなっても総合的には問題とはならない。
【０１１７】
他方、ＮＴＦＴにおいては、活性層中におけるニッケル元素の濃度を減らし、特性の安定性を高めることができる。
【０１１８】
こうして、ＰＴＦＴとＮＴＦＴの移動度の違いを是正し、さらに特性の安定の違いを是正することができる。
【０１１９】
【発明の効果】
本明細書で開示する発明は、珪素膜が有する撥水性を利用することにより、珪素の結晶化を助長する金属元素を含有する溶液を塗布する際に、選択的な塗布を実現し、そのことにより、基板に平行な方向への結晶成長を行わせることができる。このような構成は、結晶成長領域の上部に結晶成長を阻害するマスクが形成されていないので、結晶成長が妨げられず、質の高い結晶性領域を得ることができる。
【０１２０】
この技術を利用すると、高い特性を有するＴＦＴを高い再現性でもって、また特性をそろえて得ることができる。
【０１２１】
本明細書で開示した発明は、透過型、反射型のアクティブマトリクス型の液晶表示装置の、アクティブマトリクス回路と同一基板に形成される周辺回路を構成するのみでなく、他にＥＬ（エレクトロルミネセンス）素子を用いた表示装置、その他薄膜トランジスタを用いた種々の回路にて利用することができる。
【０１２２】
また、本明細書で開示した発明は、薄膜トランジスタを利用した各種集積回路、及びその各種集積回路を利用した装置の作製に利用することができる。このような装置としては、例えば携帯型の情報処理端末やビデオカメラを挙げることができる。
【図面の簡単な説明】
【図１】 本発明の結晶化時における金属元素の添加を行う開口付近を示す断面図
【図２】 薄膜トランジスタの作製工程を示す図
【図３】 薄膜トランジスタの作製工程を示す図
【図４】 薄膜トランジスタの作製工程を示す図
【図５】 従来の技術における結晶化方法を示す図。
【図６】 薄膜トランジスタの作製工程を示す図。
【符号の説明】
１００ 絶縁基板
１０２ 下地膜
１０３ 非晶質珪素膜
１０４ 酸化珪素膜
１０７ 結晶成長方向
１５０ 金属元素添加口に保持された化合物溶液
１５１ 非晶質珪素膜上面に残留した化合物溶液
２００ 石英基板
２０２ 下地膜
２０３ 非晶質珪素膜
２０５ 非晶質珪素膜の開口（金属元素添加口）
２０６ 基板に接して保持されたニッケル元素
３０１ 活性層（半導体）の島領域
３１１ 熱酸化膜
３１５ 酸化珪素膜（ゲイト絶縁膜）
３１８ アルミニウム膜
３２２ レジストマスク
４１９ 多孔質な酸化膜
４２０ 緻密な酸化膜
４３０ ソース領域
４３１ 低濃度不純物領域
４３２ チャネル領域
４３３ 低濃度不純物領域（ＬＤＤ領域）
４３４ ドレイン領域
４４０ 層間絶縁膜
４４１ ソース電極
４４２ ドレイン電極

Claims (7)

  1. 絶縁表面を有する基板上に非晶質珪素膜を形成し、
    前記非晶質珪素膜の一部を除去して、前記非晶質珪素膜に開口を形成し、
    前記非晶質珪素膜表面の汚れ及び自然酸化膜をフッ酸処理により除去して撥水性とし、
    前記非晶質珪素膜の開口に、珪素の結晶化を助長する金属元素を導入して、前記開口の側面に前記金属元素を選択的に接して保持させ、
    前記非晶質珪素膜を加熱することにより、前記開口の側面から、前記基板に対して平行な方向に結晶成長を行わせ、
    前記金属元素は、前記金属元素を含む溶液を前記非晶質珪素膜に塗布することにより導入され、
    前記金属元素は、前記非晶質珪素膜の表面における前記溶液に対する撥水性を利用して前記開口に選択的に接して保持されることを特徴とする半導体装置の作製方法。
  2. 絶縁表面を有する基板上に非晶質珪素膜を形成し、
    前記非晶質珪素膜の一部を除去して、前記非晶質珪素膜に開口を形成し、
    前記非晶質珪素膜表面の汚れ及び自然酸化膜をフッ酸処理により除去して撥水性とし、
    前記非晶質珪素膜の開口に、珪素の結晶化を助長する金属元素を導入して、前記開口の側面に前記金属元素を選択的に接して保持させ、
    前記非晶質珪素膜を加熱することにより、前記開口の側面から、前記基板に対して平行な方向に結晶成長を行わせ、
    前記金属元素は、前記金属元素を含む溶液を前記非晶質珪素膜に塗布することにより導入され、
    前記金属元素は、前記非晶質珪素膜の表面における前記溶液に対する撥水性を利用して前記開口に選択的に接して保持され、
    前記金属元素の導入量は、前記開口の形状によって制御されることを特徴とする半導体装置の作製方法。
  3. 請求項１又は請求項２において、
    前記結晶成長により得られた結晶性珪素膜をパターニングして島状領域を形成し、
    前記島状領域にゲイト絶縁膜及びゲイト電極を形成し、
    前記島状領域に不純物を導入して、ソース領域、ドレイン領域及びチャネル形成領域を形成することを特徴とする半導体装置の作製方法。
  4. 請求項１乃至請求項３のいずれか１項において、
    前記基板と非晶質珪素膜の間には、酸化珪素膜が形成されていることを特徴とする半導体装置の作製方法。
  5. 請求項１乃至請求項４のいずれか１項において、
    前記金属元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の元素であることを特徴とする半導体装置の作製方法。
  6. 請求項１乃至請求項５のいずれか１項において、
    前記非晶質珪素膜の代わりに珪素化合物でなる非晶質膜を形成することを特徴とする半導体装置の作製方法。
  7. 請求項６において、
    前記珪素化合物は、ＳｉxＧｅ1-x（０＜ｘ＜１）で示される材料であることを特徴とする半導体装置の作製方法。
JP05384397A 1997-02-20 1997-02-20 半導体装置の作製方法 Expired - Fee Related JP3983334B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP05384397A JP3983334B2 (ja) 1997-02-20 1997-02-20 半導体装置の作製方法
US09/026,888 US6093587A (en) 1997-02-20 1998-02-19 Crystallization of amorphous silicon film using a metal catalyst
KR10-1998-0005251A KR100472159B1 (ko) 1997-02-20 1998-02-20 반도체장치의제작방법
US09/621,943 US6764928B1 (en) 1997-02-20 2000-07-24 Method of manufacturing an El display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05384397A JP3983334B2 (ja) 1997-02-20 1997-02-20 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH10233365A JPH10233365A (ja) 1998-09-02
JP3983334B2 true JP3983334B2 (ja) 2007-09-26

Family

ID=12954069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05384397A Expired - Fee Related JP3983334B2 (ja) 1997-02-20 1997-02-20 半導体装置の作製方法

Country Status (3)

Country Link
US (1) US6093587A (ja)
JP (1) JP3983334B2 (ja)
KR (1) KR100472159B1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
JP3844566B2 (ja) * 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3980159B2 (ja) * 1998-03-05 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6312979B1 (en) * 1998-04-28 2001-11-06 Lg.Philips Lcd Co., Ltd. Method of crystallizing an amorphous silicon layer
US7153729B1 (en) 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7294535B1 (en) 1998-07-15 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7282398B2 (en) * 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
US7084016B1 (en) 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US6559036B1 (en) * 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6312999B1 (en) * 2001-03-29 2001-11-06 Chartered Semiconductor Manufacturing Ltd. Method for forming PLDD structure with minimized lateral dopant diffusion
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW550648B (en) * 2001-07-02 2003-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
KR100461155B1 (ko) * 2002-02-05 2004-12-13 한국과학기술원 다결정 실리콘 박막 제조방법
US6939754B2 (en) * 2003-08-13 2005-09-06 Sharp Laboratories Of America, Inc. Isotropic polycrystalline silicon and method for producing same
US7964925B2 (en) * 2006-10-13 2011-06-21 Hewlett-Packard Development Company, L.P. Photodiode module and apparatus including multiple photodiode modules
KR20080065460A (ko) * 2007-01-09 2008-07-14 엘지전자 주식회사 수평 금속 유도 결정화를 이용한 저온 다결정 실리콘광기전력 변환소자의 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975387A (en) * 1989-12-15 1990-12-04 The United States Of America As Represented By The Secretary Of The Navy Formation of epitaxial si-ge heterostructures by solid phase epitaxy
TW295703B (ja) * 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
US5869362A (en) * 1993-12-02 1999-02-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW279275B (ja) * 1993-12-27 1996-06-21 Sharp Kk
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5915174A (en) * 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
JP3138169B2 (ja) * 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH10233365A (ja) 1998-09-02
US6093587A (en) 2000-07-25
KR100472159B1 (ko) 2005-07-21
KR19980071529A (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
JP3983334B2 (ja) 半導体装置の作製方法
JP2860869B2 (ja) 半導体装置およびその作製方法
JP3645380B2 (ja) 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645379B2 (ja) 半導体装置の作製方法
US6790749B2 (en) Method of manufacturing a semiconductor device
JP3645378B2 (ja) 半導体装置の作製方法
KR100440083B1 (ko) 반도체박막제작방법
JP3562590B2 (ja) 半導体装置作製方法
JP3431033B2 (ja) 半導体作製方法
JP3378078B2 (ja) 半導体装置の作製方法
JP3124480B2 (ja) 半導体装置の作製方法
JP4162727B2 (ja) 半導体装置の作製方法
US6764928B1 (en) Method of manufacturing an El display device
JP3645381B2 (ja) 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、カーナビゲーション、携帯電話、ビデオカメラ、投写型表示装置
JP4055831B2 (ja) 半導体装置の作製方法
JP4222900B2 (ja) 薄膜半導体装置の作製方法
JP2863851B2 (ja) 半導体装置の作製方法
JP3734582B2 (ja) アナログスイッチ回路の作製方法
JP3618604B2 (ja) 半導体装置作製方法
JP3295378B2 (ja) 半導体装置の作製方法
JP3265297B2 (ja) 半導体装置の作製方法
JP4222899B2 (ja) 半導体装置の作製方法
JP3950307B2 (ja) 半導体装置の作製方法
JP4104901B2 (ja) アクティブマトリクス型表示装置
JP3600092B2 (ja) 半導体装置作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070518

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070704

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130713

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees