JP4222900B2 - 薄膜半導体装置の作製方法 - Google Patents
薄膜半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4222900B2 JP4222900B2 JP2003271862A JP2003271862A JP4222900B2 JP 4222900 B2 JP4222900 B2 JP 4222900B2 JP 2003271862 A JP2003271862 A JP 2003271862A JP 2003271862 A JP2003271862 A JP 2003271862A JP 4222900 B2 JP4222900 B2 JP 4222900B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- mask
- silicon oxide
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
シリコン膜上に、6nm以下の厚さの酸化珪素膜を介して、フォトレジストのマスクを形成し、
フォトレジストのマスクを用いて前記シリコン膜をパターニングして、端部がテーパー状の島状シリコン領域を形成し、
前記島状シリコン領域を用いて薄膜トランジスタの活性層を形成することを特徴とする薄膜半導体装置の作製方法である。
シリコン膜上に、3〜6nmの厚さの酸化珪素膜を介して、フォトレジストのマスクを形成し、
フォトレジストのマスクを用いて前記シリコン膜をパターニングして、端部がテーパー状の島状シリコン領域を形成し、
前記島状シリコン領域を用いて薄膜トランジスタの活性層を形成することを特徴とする薄膜半導体装置の作製方法である。
絶縁表面上に、アモルファスシリコン膜を形成し、
前記アモルファスシリコン膜に結晶化を助長する触媒元素を添加し、
前記アモルファスシリコン膜を熱アニールし、更にレーザーを照射して結晶化し、
フォトレジストのマスクを用いて前記結晶化されたシリコン膜をパターニングして、端部がテーパー状の島状シリコン領域を形成することを特徴とする半導体装置の作製方法である。
絶縁表面上に、アモルファスシリコン膜を形成し、
前記アモルファスシリコン膜表面に、6nm以下の厚さの酸化珪素膜を形成し、
前記アモルファスシリコン膜に選択的に燐を添加し、N型の不純物領域と、実質的に真性な領域とを形成し、
前記アモルファスシリコン膜に結晶化を助長する触媒元素を添加し、
前記アモルファスシリコン膜を500〜580℃のアニールをして結晶化し、
フォトレジストのマスクを用いて前記結晶化されたシリコン膜をパターニングして、一対のN型の不純物領域とチャネル形成領域とを有する、端部がテーパー状の島状シリコン領域を形成することを特徴とする半導体装置の作製方法である。
絶縁表面上に、アモルファスシリコン膜を形成し、
前記アモルファスシリコン膜表面に、6nm以下の厚さの酸化珪素膜を形成し、
前記アモルファスシリコン膜に選択的に燐を添加し、N型の不純物領域と、実質的に真性な領域とを形成し、
前記アモルファスシリコン膜に結晶化を助長する触媒元素を添加し、
前記アモルファスシリコン膜を500〜580℃のアニールをして結晶化し、
フォトレジストのマスクを用いて前記結晶化されたシリコン膜をパターニングして、一対のN型の不純物領域とチャネル形成領域とを有する、端部がテーパー状の島状シリコン領域を形成し、
前記フォトレジストのマスクを除去し、
前記島状シリコン領域上に、酸化珪素膜でなるゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成し、
前記ゲイト電極上に、前記絶縁表面全体を覆うように窒化珪素膜を形成することを特徴とする薄膜半導体装置の作製方法である。
絶縁表面上に、アモルファスシリコン膜を形成し、
レーザーを用いて、前記アモルファスシリコン膜を結晶化し、
フォトレジストのマスクを用いて前記結晶化されたシリコン膜をパターニングして、端部がテーパー状の島状シリコン領域を形成し、
前記島状シリコン領域を用いて薄膜トランジスタの活性層を形成することを特徴とする薄膜半導体装置の作製方法である。
絶縁表面上に、アモルファスシリコン膜を形成し、
レーザーを用いて、前記アモルファスシリコン膜を結晶化し、
フォトレジストのマスクを用いて前記結晶化されたシリコン膜をパターニングして、端部がテーパー状の島状シリコン領域を形成し、
前記フォトレジストのマスクを除去し、
前記島状シリコン領域に、燐を添加し、N型の不純物領域と、チャネル形成領域とを形成し、
前記島状シリコン領域を450〜550℃でアニールすることを特徴とする薄膜半導体装置の作製方法である。
絶縁表面上に、アモルファスシリコン膜を形成し、
レーザーを用いて、前記アモルファスシリコン膜を結晶化し、
フォトレジストのマスクを用いて前記結晶化されたシリコン膜をパターニングして、端部がテーパー状の島状シリコン領域を形成し、
前記フォトレジストのマスクを除去し、
前記島状シリコン領域に、燐を添加し、N型の不純物領域と、チャネル形成領域とを形成し、
前記島状シリコン領域を450〜550℃でアニールし、
前記島状シリコン領域上に、酸化珪素膜でなるゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成し、
前記ゲイト電極上に、前記絶縁表面全体を覆うように窒化珪素膜を形成することを特徴とする薄膜半導体装置の作製方法である。
(1) 絶縁表面上に形成された厚さ10〜100nmのシリコン膜上に、マスク膜を選択的に形成する工程
(2) シリコンをエッチングする作用を有する液体もしくは気体によって、前記マスクを用いてシリコン膜をエッチングすることにより島状の薄膜シリコン半導体領域を形成する工程
(3) 非プラズマの化学的気相成長法により前記シリコン半導体領域を覆ってゲイト絶縁膜を形成する工程
のうちの、少なくとも工程(1)と(2)あるいは工程(2)と(3)を有する。
そして、フォトレジストのマスク14を用いてウェットエッチング法によって、酸化珪素膜13をエッチングした。ここでは、エッチャントとして、フッ酸とフッ化アンモニウムの混合溶液(緩衝フッ酸)を用いた。比率はフッ酸1に対してフッ化アンモニウム10のもの(以下、1/10BHFと記す)を用いたが、その他の比率でも同様にエッチングできる。このようにして、酸化珪素のマスク膜15を形成した。このエッチング工程では、酸化珪素膜が残らないようにエッチングすることが肝要である。少しでも酸化珪素膜が残存していると、その後のヒドラジンでのエッチングでシリコン膜のエッチングに不均一性が発生する。(図1(B))
その後、フォトレジストのマスクをつけたままヒドラジン水和物(ヒドラジンと水の等モル混合液)に基板を浸し、シリコン膜12をエッチングした。エッチャントには、0〜80mol%のイソプロピルアルコールを混合してもよい。このようにして、島状のシリコン領域16を形成した。フォトレジストのマスク14はヒドラジンによって溶解した。(図1(C))
その後、酸化珪素膜15を1/10BHFによってエッチングした。この際には、下地の酸化珪素膜もオーバーエッチングされた。本実施例では、酸化珪素膜13(=15)も下地の酸化珪素膜もスパッタ法によって成膜されたので、オーバーエッチングの深さは、酸化珪素膜15の厚さの1.2〜2倍であった。
その後、一酸化二窒素雰囲気(大気圧)で450〜600℃、例えば、550℃の熱アニールをおこなった。このようにして、概略テーパー状のエッヂ断面を有する活性層(島状シリコン領域)とゲイト絶縁膜を形成した。
そして、基板を1〜100torr、例えば、6torrに減圧した常温の石英管中に置き、石英管に三フッ化塩素(ClF3)と窒素の混合気体を流した。本実施例では両気体の流量は、ともに500sccmとした。本実施例では、1〜2分の三フッ化塩素を供給した後、三フッ化塩素の供給を停止し、窒素パージをおこなった。エッチングレートは約100nm/分であるので、シリコン膜は十分にエッチングされた。このようにして、島状シリコン領域24を得ることができた。なお、このときのエッチングの終点の判定としては、シリコン膜のエッチングの進行による基板の透明度の変化を光学センサーによって判定してもよい。
その後、レジストのマスク23を剥離し、さらに熱CVD法によって、厚さ100〜150nm、例えば、120nmの酸化珪素膜25を成膜した。原料ガス、成膜温度は実施例2と同じとした。(図2(C))
本実施例では、マスク膜としてフォトレジストがそのまま使用できたので、実施例2で問題となったような段差はほとんど生じなかった。これは三フッ化塩素によるシリコンと酸化珪素(下地)の選択比が非常に大きいためである。
次に、このフォトレジストのマスク34を用いて、1/10BHFによって、酸化珪素の保護膜33をエッチングし、酸化珪素のマスク膜35を形成した。このマスク膜35は極めて薄い。(図3(B))
その後、レジストのマスク34をつけたまま、基板を3.5torrに減圧した常温の石英管中に置き、石英管に三フッ化塩素(ClF3)と窒素の混合気体を流した。本実施例では、三フッ化塩素の流量は300sccm、窒素の流量は900sccmとした。この状態で、2〜5分放置し、その後、三フッ化塩素の供給を停止した。
その後、レジストのマスク34を剥離した。さらに、1/10BHFで酸化珪素のマスク膜35をエッチングした。本実施例ではマスク膜35は3〜6nmと極めて薄いと推定され、下地のオーバーエッチングの深さは実施例2に比較すると極めて小さかった。
次に、このフォトレジストのマスク505を用いて、まず、1/10BHFによって、酸化珪素の保護膜504をエッチングし、酸化珪素の保護膜507を形成した。(図5(B))
次にレジストのマスク505をつけたまま、シリコン膜503をエチレンジアミンのパイロカテコール溶液を用いてエッチングし、テーパー状のエッヂを有する島状シリコン領域506を形成した。エッチング工程において、レジストのマスク505の一部はエッチングした。エッチング終了後には、レジストのマスク505を完全に剥離した。(図5(C))
その後、1/10BHFで酸化珪素の保護膜507をエッチングした。本実施例では下地の酸化珪素膜502と保護膜507が同じスパッタリング法によって成膜され、1/10BHF(23℃)によるエッチング速度は90〜100nm/分であったので、このエッチングの際の下地酸化膜のエッチングされる深さは、オーバーエッチングを考慮しても、保護膜の厚さと同程度の25〜35nmであった。
その後、プラズマCVD法によって層間絶縁物(窒化珪素50nm/酸化珪素400nmの多層膜)512を厚さ400nm堆積し、その上に厚さ50nmの透明導電膜を選択的に形成して、画素電極513を形成した。
次に、このフォトレジストのマスク606を用いて、1/10BHFによって先の熱酸化で形成された酸化珪素をエッチングし、シリコン表面を露出させた。
その後、残存したフォトジレストのマスク607を剥離し、さらに、1/10BHFでシリコン領域表面を洗浄した。(図6(C))
そして、熱CVD法によって、厚さ100〜150nm、例えば、120nmの酸化珪素膜609を成膜した。原料ガスとしては、モノシラン(SiH4)と酸素を用いた。このようにして成膜した酸化珪素膜をゲイト絶縁膜として用いた。
その後、第1の層間絶縁物611として厚さ50nmの窒化珪素膜と厚さ400nmの酸化珪素膜からなる2層膜をプラズマCVD法によって形成した。そして、これにコンタクトホールを形成した。次に、スパッタ法によって厚さ450nmのアルミニウム膜を堆積し、これをエッチングしてソース、ドレインの電極612、613を形成した。
12 ・・・シリコン膜
13 ・・・酸化珪素膜
14 ・・・レジストのマスク
15 ・・・酸化珪素膜のマスク
16 ・・・島状シリコン領域(活性層)
17 ・・・ゲイト絶縁膜
Claims (5)
- シリコン膜上に、酸化珪素膜を介して、端部がテーパー状のフォトレジストのマスクを形成し、
前記フォトレジストのマスクを用い、前記酸化珪素膜をエッチングして、酸化珪素のマスク膜を形成し、
前記フォトレジストのマスクをエッチングするとともに前記酸化珪素のマスク膜をエッチングすることによって、前記フォトレジストのマスクのエッジと前記酸化珪素のマスク膜のエッジとをともに後退させつつ、前記シリコン膜をエッチングして、端部がテーパー状の島状シリコン領域を形成し、
前記フォトレジストのマスク及び前記酸化珪素のマスク膜を除去することを特徴とする薄膜半導体装置の作製方法。 - 絶縁表面上に、アモルファスシリコン膜を形成し、
前記アモルファスシリコン膜表面に、酸化珪素膜を形成し、
前記アモルファスシリコン膜に選択的に燐を添加し、N型の不純物領域と、実質的に真性な領域とを形成し、
前記アモルファスシリコン膜に結晶化を助長する触媒元素を添加し、
前記アモルファスシリコン膜を500〜580℃のアニールをして結晶化し、
前記酸化珪素膜上に端部がテーパー状のフォトレジストのマスクを形成し、
前記フォトレジストのマスクを用い、前記酸化珪素膜をエッチングして、酸化珪素のマスク膜を形成し、
前記フォトレジストのマスクをエッチングするとともに前記酸化珪素のマスク膜をエッチングすることによって、前記フォトレジストのマスクのエッジと前記酸化珪素のマスク膜のエッジとをともに後退させつつ、前記結晶化されたシリコン膜をエッチングして、一対のN型の不純物領域とチャネル形成領域とを有する、端部がテーパー状の島状シリコン領域を形成することを特徴とする薄膜半導体装置の作製方法。 - 絶縁表面上に、アモルファスシリコン膜を形成し、
前記アモルファスシリコン膜表面に、酸化珪素膜を形成し、
前記アモルファスシリコン膜に選択的に燐を添加し、N型の不純物領域と、実質的に真性な領域とを形成し、
前記アモルファスシリコン膜に結晶化を助長する触媒元素を添加し、
前記アモルファスシリコン膜を500〜580℃のアニールをして結晶化し、
前記酸化珪素膜上に端部がテーパー状のフォトレジストのマスクを形成し、
前記フォトレジストのマスクを用い、前記酸化珪素膜をエッチングして、酸化珪素のマスク膜を形成し、
前記フォトレジストのマスクをエッチングするとともに前記酸化珪素のマスク膜をエッチングすることによって、前記フォトレジストのマスクのエッジと前記酸化珪素のマスク膜のエッジとをともに後退させつつ、前記結晶化されたシリコン膜をエッチングして、一対のN型の不純物領域とチャネル形成領域とを有する、端部がテーパー状の島状シリコン領域を形成し、
前記フォトレジストのマスクを除去し、
前記島状シリコン領域上に、酸化珪素膜でなるゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成し、
前記ゲイト電極上に、前記絶縁表面全体を覆うように窒化珪素膜を形成することを特徴とする薄膜半導体装置の作製方法。 - 前記アモルファスシリコン膜の500〜580℃のアニールは、2〜12時間行うことを特徴とする請求項2または請求項3に記載の薄膜半導体装置の作製方法。
- 前記結晶化を助長する触媒元素は、ニッケル、コバルト、鉄、白金、パラジウムであることを特徴とする請求項2乃至請求項4のいずれか一項に記載の薄膜半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003271862A JP4222900B2 (ja) | 2003-07-08 | 2003-07-08 | 薄膜半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003271862A JP4222900B2 (ja) | 2003-07-08 | 2003-07-08 | 薄膜半導体装置の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28738394A Division JP3474286B2 (ja) | 1994-10-26 | 1994-10-26 | 薄膜トランジスタの作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004006952A JP2004006952A (ja) | 2004-01-08 |
JP4222900B2 true JP4222900B2 (ja) | 2009-02-12 |
Family
ID=30438597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003271862A Expired - Lifetime JP4222900B2 (ja) | 2003-07-08 | 2003-07-08 | 薄膜半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4222900B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI608616B (zh) * | 2012-11-15 | 2017-12-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
-
2003
- 2003-07-08 JP JP2003271862A patent/JP4222900B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004006952A (ja) | 2004-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3474286B2 (ja) | 薄膜トランジスタの作製方法 | |
KR100415617B1 (ko) | 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법 | |
JP2860869B2 (ja) | 半導体装置およびその作製方法 | |
US5580800A (en) | Method of patterning aluminum containing group IIIb Element | |
JP2000174289A (ja) | 半導体装置およびその作製方法 | |
KR20010060231A (ko) | 반도체장치의 제조방법 | |
JP3983334B2 (ja) | 半導体装置の作製方法 | |
JPH08153699A (ja) | 薄膜半導体装置の作製方法 | |
JP5066361B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP3910229B2 (ja) | 半導体薄膜の作製方法 | |
JP3917205B2 (ja) | 半導体装置の作製方法 | |
US8471255B2 (en) | Bottom-gate thin-film transistor having a multilayered channel and method for manufacturing same | |
JP4222900B2 (ja) | 薄膜半導体装置の作製方法 | |
JPH08213634A (ja) | 半導体装置およびその作製方法 | |
JP2003100633A (ja) | 半導体装置の製造方法および半導体装置 | |
JP4222899B2 (ja) | 半導体装置の作製方法 | |
KR100333155B1 (ko) | 박막반도체장치및그제조방법 | |
US6764928B1 (en) | Method of manufacturing an El display device | |
JP4115590B2 (ja) | 半導体装置の作製方法 | |
KR100669714B1 (ko) | 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 이를 구비한 평판표시장치 | |
JP4485303B2 (ja) | 透過型表示装置の作製方法 | |
JP4249512B2 (ja) | 絶縁ゲイト型半導体装置 | |
JP4321828B2 (ja) | 半導体装置の作製方法 | |
JPH11261077A (ja) | 半導体装置 | |
JP2863851B2 (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070816 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 5 |
|
EXPY | Cancellation because of completion of term |