KR100415617B1 - 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법 - Google Patents

에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법 Download PDF

Info

Publication number
KR100415617B1
KR100415617B1 KR10-2001-0077119A KR20010077119A KR100415617B1 KR 100415617 B1 KR100415617 B1 KR 100415617B1 KR 20010077119 A KR20010077119 A KR 20010077119A KR 100415617 B1 KR100415617 B1 KR 100415617B1
Authority
KR
South Korea
Prior art keywords
etchant
carboxylic acid
metal layer
acid
layer
Prior art date
Application number
KR10-2001-0077119A
Other languages
English (en)
Other versions
KR20030046851A (ko
Inventor
조규철
채기성
황용섭
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0077119A priority Critical patent/KR100415617B1/ko
Priority to US10/293,565 priority patent/US7008548B2/en
Publication of KR20030046851A publication Critical patent/KR20030046851A/ko
Application granted granted Critical
Publication of KR100415617B1 publication Critical patent/KR100415617B1/ko
Priority to US11/318,506 priority patent/US8257609B2/en
Priority to US12/839,978 priority patent/US8308963B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133351—Manufacturing of individual cells out of a plurality of cells, e.g. by dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 카르복시산(Carboxylic Acid)과 카르복시산염 및 아세틸기(CH3CO-) 중 어느 하나에 과산화수소(H2O2)가 함유된 에천트를 이용하여 구리 또는 구리/티타늄 막을 동시에 에칭할 수 있도록 한 에천트와 이를 이용한 금속배선 제조방법 및 박막트랜지스터의 제조방법에 관한 것이다.
본 발명은 2중 이상의 금속층을 카르복시산(Carboxylic Acid), 카르복시산염 및 아세틸기(CH3CO-) 중 어느 하나에 과산화수소(H2O2)를 혼합한 식각액으로 식각하는 것을 특징으로 한다.
이에 따라, 저저항체인 구리를 전극재료로 사용함으로써 전극폭을 줄일 수 있어 고정세 패널의 제작이 가능하다.

Description

에천트와 이를 이용한 금속배선 제조방법 및 박막트랜지스터의 제조방법{ETCHANT AND METHOD OF FABRICATING METAL WIRING AND THIN FILM TRANSISTOR USING THE SAME}
본 발명은 에천트와 이를 이용한 금속배선 제조방법 및 박막트랜지스터의 제조방법에 관한 것으로, 특히 카르복시산(Carboxylic Acid)과 카르복시산염 및 아세틸기(CH3CO-) 중 어느 하나에 과산화수소(H2O2)가 함유된 에천트를 이용하여 구리 또는 구리/티타늄 막을 동시에 에칭할 수 있도록 한 에천트와 이를 이용한 금속배선 제조방법 및 박막트랜지스터의 제조방법에 관한 것이다.
통상적으로, 액정표시장치(Liquid Crystal Display; LCD)는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액정표시장치 중 액정셀별로 스위칭소자가 마련된 액티브 매트릭스(Active Matrix) 타입은 동영상을 표시하기에 적합하다. 액티브 매트릭스 타입의 액정표시장치에서 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.
한편, TFT는 3개의 전극이 배열된 구조에 따라서 스태거(Stagger)형과, 코플라나(Coplanar)형과, 자기정렬(Self Aligned)형으로 나누고, 상기 스태거형은 인버티드 스태거(Inverted Stagger)형과, 노멀리 스태거(Normally Stagger)형으로 나뉘어지는데, 인버티드 스태거(Inverted Stagger)형이 일반적이다.
또한, TFT는 그 용도가 매우 광범위하기 때문에 액정표시소자에서 스위칭소자로 사용된 경우를 예를 들어 설명하기로 하고, 본 명세서에서 다루고자 하는 것은 인버티드 스태거형 TFT의 게이트전극이므로 소오스 및 드레인전극에 대해서는 설명을 생략한다.
도 1a 내지 도 1c는 종래 기술에 의해 TFT의 게이트전극을 형성하는 공정을 나타낸 단면도이다.
도 1a를 참조하면, TFT기판(10)을 구비하고, 그 위에 제 1 게이트금속(12)인 구리층(Cu Layer)을 1500Å∼2000Å의 두께로 증착하고, 그 위에 제 2 게이트금속(14)인 탄탈륨층(Ta Layer)을 500Å∼1000Å의 두께로 증착한다.
도 1b에서와 같이, 소정 패턴에 따라 상기 제 2 게이트금속(14)을 식각함으로써 제 2 게이트패턴(14a)을 형성한다.
도 1c에서와 같이, 제 1 게이트금속(12)도 소정의 패턴에 따라 식각하여 제 1 게이트패턴(12a)을 형성한다.
여기서, 게이트전극을 2중막구조 즉, 구리층/탄탈륨층 구조로 형성하는 것은 후속공정에서의 패턴손상을 방지하기 위해서이다. 즉, 전기전도도가 뛰어난 금속을 제 1 게이트패턴(12a)으로 사용하고, 후속공정에서 고온에 의해 제 1 게이트패턴(12a)의 이온이 확산되는 것을 방지하기 위한 금속을 제 2 게이트패턴(14a)으로 사용한다. 이때, 상기 제 1 게이트패턴(12a)은 습식식각법으로 식각하고, 제 2 게이트패턴(14a)은 건식식각법으로 식각한다.
상기 제 2 게이트패턴(14a)과 같은 기능을 수행하는 것을 확산방지층 (Diffusion Barrier Layer)이라 하는데, 후속하는 식각공정에 의한 결함을 방지하기 위해 쉽게 식각되지 않는 몰리브덴(Mo)을 사용하기도 한다.
도 2는 몰리브덴(Mo)을 제 2 게이트패턴으로 사용한 경우를 나타낸 단면도로서, 기판(10)상에 구리로 이루어진 제 1 게이트패턴(12b)이 위치하고, 그 상부에 제 2 게이트패턴(16)이 위치한다.
여기서, 상기 제 1 및 제 2 게이트패턴(12b, 16)은 단일 스텝의 식각공정으로 진행된다.
이러한 종래의 TFT의 게이트전극은 탄탈륨을 확산방지층으로 사용한 경우에는 2 스텝으로 식각공정을 진행해야하고, 몰리브덴(Mo)을 확산방지층으로 사용한 경우에는 단일 스텝의 식각공정이지만, 구리(Cu)와 식각율이 차이가 나기 때문에 균일한 패턴을 얻을 수 없고, 공정단계에서 이로 인한 불량이 발생되는 문제점을 가지고 있다.
또한, 종래의 TFT의 게이트전극(12)으로 구리(Cu)를 사용하는 경우, 게이트전극(12) 형성시 구리(Cu) 단층막은 TFT기판(10)과의 밀착성이 좋지 않아 식각 공정 진행 중에 구리(Cu)막이 벗겨지기가 쉽다. 이에 따라, 공정 진행시 게이트배선 불량이 발생하며, 수율 저하를 초래하는 문제점이 있다.
한편, 소스 및 드레인전극으로 구리(Cu)막을 사용할 경우, 소정의 온도(200C) 이상에서 구리 원자가 비정질실리콘층으로 확산(deffusion)되어 TFT의 특성이 저하되는 문제점이 발생한다. 따라서, 소스 및 드레인전극으로 구리(Cu)막을 사용하기가 어렵다.
따라서, 본 발명의 목적은 카르복시산(Carboxylic Acid)과 카르복시산염 및 아세틸기(CH3CO-) 중 어느 하나에 과산화수소(H2O2)가 함유된 에천트를 이용하여 구리 또는 구리/티타늄 막을 동시에 에칭할 수 있도록 한 에천트와 이를 이용한 금속배선 제조방법 및 박막트랜지스터의 제조방법을 제공하는데 있다.
도 1a 내지 도 1c는 종래의 박막트랜지스터의 게이트전극을 형성하는 단계를 나타내는 단면도.
도 2는 종래의 다른 방법에 의해 형성된 박막트랜지스터의 게이트전극을 나타내는 다면도.
도 3a 내지 도 3e는 본 발명의 실시 예에 따른 박막트랜지스터의 제조공정을 단계적으로 나타내는 단면도.
도 4는 본 발명의 실시 예에 따른 에천트에 함유된 아세트산의 농도에 따른 구리의 에칭률을 실험한 결과를 나타내는 그래프.
도 5는 본 발명의 실시 예에 따른 에천트에 함유된 과산화수소의 농도에 따른 구리의 에칭률을 실험한 결과를 나타내는 그래프.
도 6은 본 발명의 실시 예에 따른 에천트에 함유된 불산의 농도에 따른 티타늄의 에칭시간을 실험한 결과를 나타내는 그래프.
도 7은 본 발명의 실시 예에 따른 에천트에 의해 에칭된 전극을 나타내는 단면도.
도 8은 본 발명의 실시 예에 따른 에천트에 의해 에칭된 전극의 단면을 나타내는 사진.
도 9는 본 발명의 실시 예에 따른 에천트에 의해 에칭된 전극의 단면을 나타내는 사진.
< 도면의 주요 부분에 대한 부호의 설명 >
10, 30 : 기판 12 : 제 1 게이트금속
14 : 제 2 게이트금속 32 : 게이트전극
33, 43, 53 : 제 1 금속층 34, 44, 54 : 제 2 금속층
36 : 게이트절연막 38 : 활성층
40 : 오믹접촉층 42 : 소스전극
43, 53 : 티타늄층 44, 54 : 구리층
52 : 드레인전극 46 : 보호층
48 : 화소전극 49 : 콘택홀
상기 목적을 달성하기 위하여, 본 발명에 따른 에천트는 2중 이상의 금속층을 카르복시산(Carboxylic Acid), 카르복시산염 및 아세틸기(CH3CO-) 중 어느 하나에 과산화수소(H2O2)를 혼합한 식각액으로 식각하는 것을 특징으로 한다.
상기 식각액에 불소(F)를 추가로 혼합하는 것을 특징으로 한다.
상기 불소의 농도는 0.1wt% 이상인 것을 특징으로 한다.
상기 식각액은 초산(CH3COOH), 구연산(C6H8O7), 옥살산(C2H2O4) 및 주석산(C4H606) 중 어느 하나인 상기 카르복시산(COOH를 포함한 유기산)과, 초산암모늄(CH3COONH4), 초산나트륨(CH3COONa) 및 초산칼륨(CH3COOK) 중 어느 하나인 상기 카르복시산염과, 피발산((CH3)3C2OOH), 피발산 암모늄((CH3)3C2OONH4), 피발산 나트륨((CH3)3C2OONa) 및 피발산 칼륨((CH3)3C2OOK) 중 어느 하나인 상기 아세틸기(CH3CO-) 중 어느 하나를 선택하는 것을 특징으로 한다.
상기 카르복시산(Carboxylic Acid) 및 카르복시산염 중 적어도 어느 하나의 농도가 0.5wt%이상이고, 상기 과산화수소(H2O2)의 농도는 0.1mol 이상인 것을 특징으로 한다.
상기 2중 이상의 금속층은 적어도 구리(Cu)/티타늄(Ti)으로 구성되는 것을 특징으로 한다.
상기 2중 이상의 금속층은 적어도 티타늄(Ti)구리(Cu)/티타늄(Ti)으로 구성되는 것을 특징으로 한다.
본 발명에 따른 금속배선 제조방법은 기판에 제 1 금속층을 증착하는 단계와, 상기 제 1 금속층 상에 제 2 금속층을 증착하는 단계와, 상기 제 1 및 제 2 금속층을 카르복시산(Carboxylic Acid), 카르복시산염 및 아세틸기(CH3CO-) 중 어느 하나에 과산화수소(H2O2)를 혼합한 식각액으로 식각하는 단계를 포함한다.
상기 식각액은 초산(CH3COOH), 구연산(C6H8O7), 옥살산(C2H2O4) 및 주석산(C4H606) 중 어느 하나인 상기 카르복시산(COOH를 포함한 유기산)과, 초산암모늄(CH3COONH4), 초산나트륨(CH3COONa)및 초산칼륨(CH3COOK) 중 어느 하나인 상기 카르복시산염과, 피발산((CH3)3C2OOH), 피발산 암모늄((CH3)3C2OONH4), 피발산 나트륨((CH3)3C2OONa) 및 피발산 칼륨((CH3)3C2OOK) 중 어느 하나인 상기 아세틸기(CH3CO-) 중 어느 하나를 선택하는 것을 특징으로 한다.
상기 카르복시산(Carboxylic Acid) 및 카르복시산염 중 적어도 어느 하나의 농도가 0.5wt%이상이고, 상기 과산화수소(H2O2)의 농도는 0.1mol 이상인 것을 특징으로 한다.
상기 식각액에 불소(F)를 추가로 혼합하는 것을 특징으로 한다.
상기 제 1 금속층은 티타늄(Ti)이고, 상기 제 2 금속층은 구리(Cu)인 것을 특징으로 한다.
본 발명에 따른 박막트랜지스터의 제조방법은 2중 이상의 금속층을 포함하는 제 1 금속층을 기판 상에 형성하는 단계와, 상기 제 1 금속층을 카르복시산(Carboxylic Acid), 카르복시산염 및 아세틸기(CH3CO-) 중 어느 하나에 과산화수소(H2O2)를 혼합한 식각액으로 식각하여 게이트전극 및 게이트배선을 형성하는 단계와, 상기 게이트전극 및 게이트배선을 덮도록 상기 기판 상에 게이트 절연층을 형성하는 단계와, 상기 게이트 절연층 상에 활성층 및 오믹접촉층을 차례로 형성하는 단계와, 상기 2중 이상의 금속층을 포함하는 제 2 금속층을 기판 상에 형성하는 단계와, 상기 제 2 금속층을 식각하여 소스전극 및 드레인전극을 형성하는 단계와, 상기 게이트절연층 상에 상기 소스전극 및 상기 드레인전극을 덮도록 형성되며 상기 드레인전극을 노출하기 위한 컨택홀을 갖는 보호층을 형성하는 단계와, 상기 컨택홀을 경유하여 상기 드레인전극과 접속되는 화소전극을 형성하는 단계를 포함한다.
상기 식각액에 불소(F)를 추가로 혼합하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예의 설명을 통하여 명백하게 드러나게 될 것이다.
도 3a 내지 도 9를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 3a 내지 도 3e는 본 발명의 실시 예에 따른 박막트랜지스터의 제조방법을 단계적으로 나타내는 단면도이다.
도 3a를 참조하면, TFT기판(30) 상에 게이트전극(32)인 제 1 금속층(33)과 제 2 금속층(34)이 순착적으로 형성된다. 제 1 금속층(33)은 티타늄(Ti)막을 사용하며, 제 2 금속층(34)은 전도성이 좋은 구리(Cu)막을 사용한다. 이 때, 티타늄(Ti)은 TFT기판(30)과 구리(Cu)막과의 밀착성을 향상시키는 역할을 한다. 한편, 게이트전극(32)은 티타늄(Ti)/구리(Cu)/티타늄(Ti)의 제 1 내지 제 3 금속층(도시하지 않음)으로 형성될 수 있다.
도 3b를 참조하면, 제 1 금속층(33)과 제 2 금속층(34)이 포터리소그라피 공정과 습식식각 공정으로 패터닝됨으로써 TFT기판(30) 상에 게이트전극(32)이 형성된다.
이를 상세히 하면, 티타늄(Ti)인 제 1 금속층(33)과 구리(Cu)인 제 2 금속층(34)으로 형성된 게이트전극(32)은 카르복시산(Carboxylic Acid)과 카르복시산염 및 아세틸기(CH3CO-) 중 어느 하나에 과산화수소(H2O2) 및 불소계 이온(F-Ion)이 함유된 에천트(Etchant)에 의해 동시에 에칭된다.
본 발명의 실시 예에 따른 에천트를 이용한 습식에칭은 도시하지 않은 베스(Bath) 내부에서 딥(Dip) 방식 또는 스프레이(Spray) 방식 중 어느 하나의 방식을 사용하게 된다.
이를 상세히 하면, TFT기판(30) 상에 형성된된 게이트전극(32)의 제 2 금속층(34)인 구리(Cu)막은 카르복시산(Carboxylic Acid)과 카르복시산염 및 아세틸기(CH3CO-) 중 어느 하나에 과산화수소(H2O2)가 함유된 에천트에 의해 아래의 화학식에서와 같은 화학반응에 의해 에칭된다. 여기서, 카르복시산(Carboxylic Acid; COOH를 포함한 유기산)은 초산(CH3COOH), 구연산(C6H8O7), 옥살산(C2H2O4), 주석산(C4H606) 등이며, 카르복시산염은 초산암모늄(CH3COONH4), 초산나트륨(CH3COONa) 및 초산칼륨(CH3COOK) 등이며, 아세틸기(CH3CO-)는 피발산((CH3)3C2OOH), 피발산 암모늄((CH3)3C2OONH4), 피발산 나트륨((CH3)3C2OONa), 피발산 칼륨((CH3)3C2OOK) 등이 될 수 있다.
화학식 1 및 2에 있어서, 구리(Cu)막의 에칭 메카니즘은 과산화수소(H2O2)에 함유된 산소(O)와 구리(Cu)가 서로 반응하여 산화구리(CuO)와 물(H2O)로 분리된다. 이어서, 과산화수소(H2O2)와 반응하여 생성된 산화구리(CuO)는 카르복시산(Carboxylic Acid)과 카르복시산염 및 아세틸기(CH3CO-) 중 어느 하나에 의해 반응하여 초산동(Cu(CH3COO)2을 생성하면서 에칭된다.
이와 같이 게이트전극(32)의 제 2 금속층(34)인 구리(Cu)막이 에칭된 후, 제 1 금속층(33) 즉, 티타늄(Ti)막을 에칭하게 된다. 티타늄(Ti)막은 에천트에 함유된 불소계 이온(F-Ion)을 가지는 불화물에 의해 아래의 화학식 3에서와 같은 화학반응에 의해 에칭된다.
화학식 3에 있어서, 티타늄(Ti)막의 에칭 메카니즘은 티타늄(Ti)이 불소(F) 이온과 쉽게 반응하여 플루오르화 티타늄(TiF4)이 생성되면서 에칭된다. 여기서, 불소계 이온(F-Ion)은 에천트에 0.1wt% 이상이 함유되며 플루오르화 수소산(HF; 불산), 플루오르화 암모늄(NH4F), 플루오르화 칼륨(KF), 플루오르화 나트륨(NaF) 및 플루오르화 수소 칼륨(KHF2) 등의 물질 중 어느 하나가 수용액 상태로 되면 쉽게 해리되어 생성된다.
이와 같이, 카르복시산(Carboxylic Acid)과 카르복시산염 및 아세틸기(CH3CO-) 중 어느 하나에 과산화수소(H2O2) 및 불소이온(F-ion)이 함유된 에천트에 의해 게이트전극(32)이 형성된 TFT기판(30) 상에 도 3c에 도시된 바와 같이 게이트절연막(36), 활성층(38) 및 오믹접촉층(40)이 적층된다.
도 3c를 참조하면, 게이트절연막(36)은 질화실리콘 또는 산화실리콘의 절연물질을 TFT기판(30) 상에 전면 증착함으로써 형성된다. 게이트절연막(36) 상에 비정질실리콘층 및 불순물이 고농도로 도핑된 비정질실리콘층을 CVD방법을 이용하여 순차적으로 적층한다. 이러한, 비정질실리콘층 및 불순물이 도핑된 비정질실리콘층은 포토리소그래피방법으로 형성하여 활성층(38) 및 오믹접촉층(40)을 형성하게 된다.
도 3d를 참조하면, 게이트절연막(36) 상에 오믹접촉층(40)을 덮도록 소스 및 드레인전극(42, 52)이 형성된다. 소스 및 드레인전극(42, 52) 각각은 제 1 금속층(43, 53) 및 제 2 금속층(44, 54)으로 구성된다. 한편, 소스 및 드레인전극(42, 52) 각각은 티타늄(Ti)/구리(Cu)/티타늄(Ti)의 제 1 내지 제 3 금속층(도시하지 않음)으로 형성될 수 있다.
소스 및 드레인전극(42, 52)은 제 1 금속층(43, 53) 및 제 2 금속층(44, 54)을 게이트절연막(36) 상에 오믹접촉층(40)을 덮도록 CVD 방법 또는 스퍼터링(Sputtering) 방법으로 증착한 후, 포토리소그래피방법으로 형성된다.
그런 다음, 구리(Cu)인 제 1 금속층(43, 53)과 티타늄(Ti)인 제 2 금속층(44, 54)으로 형성된 소스 및 드레인전극(42, 52)은 상술한 게이트전극(32)의 형성방법과 동일한 방법 즉, 카르복시산(Carboxylic Acid)과 카르복시산염 및 아세틸기(CH3CO-) 중 어느 하나에 과산화수소(H2O2) 및 불소이온(F-ion)이 함유된 에천트에 의해 동시에 에칭되어 형성된다.
이러한 소스 및 드레인전극(42, 52)을 마스크에 의해 노출된 오믹접촉층(40)을 건식 식각하여 소스 및 드레인전극(42, 52) 사이로 활성층(38)이 노출되도록 한다. 상기에서 활성층(38)의 소스 및 드레인전극(42, 52) 사이의 게이트전극(32)과 대응하는 부분은 채널이 된다.
도 3e를 참조하면, 보호층(46)은 절연물질을 전면 증착한 후 형성하여 형성된다. 이 경우, 드레인전극(52)을 노출시키는 콘택홀(49)이 형성된다.
보호층(46)은 질화실리콘 또는 산화실리콘등의 무기절연물질 또는 아크릴계(acryl) 유기화합물, 테프론(Teflon), BCB (benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물로 형성된다. 또한, 보호층(46) 상에 화소전극(48)을 형성한다.
화소전극(48)은 투명전도성물질인 ITO, IZO, ITZO 들 중 어느 하나로 증착된 후, 형성됨으로써 형성된다. 화소전극(48)은 드레인전극(52)과 콘택홀(49)을 통해 전기적으로 접촉한다.
이와 같은, TFT는 TFT 기판(30) 상에 형성된 게이트전극(32), 게이트절연막(36), 활성층(38), 오믹접촉층(40), 소스 및 드레인전극(42, 52)이 순차적으로 적층되어 구성된다. 게이트전극(32)은 게이트라인(도시되지 않음)과 연결되며, 소스전극(42)은 데이터라인(도시되지 않음)과 연결된다. 드레인전극(52)은 보호층(46)에 형성된 컨택홀(49)을 통해 화소전극(48)과 접촉된다.
도 4는 본 발명의 실시 예에 따른 에천트에 함유된 아세트산(CH3COOH)의 농도에 따라 구리(Cu)막의 에칭률을 실험한 결과를 나타내는 그래프이다.
도 4를 참조하면, 세로축은 구리(Cu)의 에칭률(Å/min)을 나타내고, 가로축은 아세트산(CH3COOH)의 농도를 나타낸다. 또한, 에천트에 함유된 과산화수소(H2O2)의 농도는 1몰(mol)이며, 에칭온도는 25℃로 설정된다.
구리(Cu)막은 에천트에 함유된 카르복시산(Carboxylic Acid), 카르복시산염 및 아세트산(CH3COOH) 중 어느 하나의 농도가 0wt%일 경우에는 에칭되지 않으나, 일정량 즉, 카르복시산(Carboxylic Acid), 카르복시산염 및 아세트산(CH3COOH) 중 어느 하나의 농도가 0.5wt%이상 함유되면 구리(Cu)막은 에칭된다. 이 때, 카르복시산(Carboxylic Acid), 카르복시산염 및 아세트산(CH3COOH) 중 어느 하나가 에천트에 3wt% 이상 함유될 경우에는 농도에 관계없이 일정한 에칭률을 갖게 된다.
도 5는 본 발명의 실시 예에 따른 에천트에 함유된 과산화수소(H2O2)의 농도에 따라 구리(Cu)막의 에칭률을 실험과 결과를 나타내는 그래프이다.
도 5를 참조하면, 세로축은 구리(Cu)의 에칭률(Å/min)을 나타내고, 가로축은 과산화수소(H2O2)의 농도를 나타낸다. 또한, 에천트에 함유된 아세트산(CH3COOH)의 농도는 10%이며, 에칭온도는 25℃로 설정된다.
구리(Cu)막은 에천트에 함유된 과산화수소(H2O2)의 농도가 0mol일 경우에는 에칭되지 않으나, 일정량 즉, 과산화수소(H2O2)의 농도가 0.1mol이상 함유되면 구리(Cu)막은 에칭된다. 이 때, 에천트에 함유된 과산화수소(H2O2)의 농도가 저농도(예를 들면, 0.6mol 이하)일 경우에는 에칭률이 서서히 증가하게 되고, 일정농도이상(예를 들면, 0.6mol 이상)일 경우에는 농도에 관계없이 일정한 에칭률을 갖게 된다.
이와 같이 에천트에 함유되는 과산산화수소(H2O2) 및 카르복시산(Carboxylic Acid), 카르복시산염 및 아세트산(CH3COOH) 중 어느 하나의 농도는 구리(Cu)막의 두께에 따라 달라질 수 있다.
도 6은 본 발명의 실시 예에 따른 에천트에 함유된 플루오르화 수소산(HF)의 농도에 따라 티타늄(Ti)의 에칭시간을 실험한 결과를 나타내는 그래프이다.
도 6을 참조하면, 세로축은 티타늄(Ti)의 에칭시간(sec)을 나타내고, 가로축은 플루오르화 수소산(HF)의 농도를 나타낸다. 또한, 티타늄(Ti)의 두께는 1000Å이며, 에칭온도는 25℃로 설정된다.
티타늄(Ti)의 에칭시간은 플루오르화 수소산(HF)의 농도가 증가함에 따라 일정하게 감소하게 된다. 따라서, 티타늄(Ti)막의 두께에 따라 에천트에 함유되는 플루오르화 수소산(HF)의 농가가 결정된다.
도 7은 1몰(mol)의 과산화수소(H2O2)와, 10%의 아세트산(CH3COOH) 및 0.3%의 불소(F) 이온이 함유된 본 발명의 실시 예에 따른 에천트에 의해 일괄에칭되어 형성된 게이트전극(32)을 나타내는 단면도이다.
도 8 및 도 9는 도 7에 도시된 게이트전극(32)의 단면 및 평면을 나타내는 사진이다.
도 7 내지 도 9를 참조하면, 게이트전극(32)은 80sec의 에칭시간과 25℃의 에칭온도 및 스프레이방식에 의해 에칭된다. 즉, 구리(Cu)막 및 티타늄(Ti)막을 에칭하는 각각의 물질이 혼합된 에천트 즉, 0.1몰(mol) 이상의 과산화수소(H2O2)와, 0.5wt% 이상의 아세트산(CH3COOH)에 의해 2000Å의 구리(Cu)막이 에칭되고, 0.3%의 불소(F) 이온에 의해 200Å의 티타늄(Ti)막이 에칭된다.
이와 같이 구리(CU)막과 티타늄(Ti)막이 형성된 금속층을 일괄 에칭하여 TFT의 게이트전극(32)을 형성하기 위한 에천트는 구리(CU)막과 티타늄(Ti)막의 두께에 따라 에천트에 함유되는 카르복시산(Carboxylic Acid)과 카르복시산염 및 아세틸기(CH3CO-) 중 어느 하나와 과산화수소(H2O2) 및 불소이온(F-ion) 각각의 농도가 달라질 수 있다.
예를 들면, 카르복시산(Carboxylic Acid)과 카르복시산염 및 아세틸기(CH3CO-) 중 어느 하나에 과산화수소(H2O2) 및 불소이온(F-ion)이 함유된 에천트 중 아세틸기(CH3CO-)의 농도는 0.5wt%이상이고, 과산화수소(H2O2)의 농도는 0.1mol이상이고, 불소이온(F-ion)의 농도는 0.1wt%이상인 것이 바람직하다.
상술한 바와 같이, 본 발명에 따른 에천트와 이를 이용한 금속배선 제조방법 및 박막트랜지스터의 제조방법은 카르복시산(Carboxylic Acid)과 카르복시산염 및 아세틸기(CH3CO-) 중 어느 하나에 과산화수소(H2O2) 및 불소이온(F-ion)이 함유된 에천트를 이용하여 티타늄(Ti)막과 구리(Cu)막을 가지는 박막트랜지스터의 게이트, 소스 및 드레인전극 각각을 일괄에칭함으로써, 구리(Cu)막과 기판과의 밀착성을 향상시킴과 아울러 구리(Cu)막의 벗겨짐을 방지할 수 있다. 또한, 저저항체인 구리를 전극재료로 사용함으로써 전극폭을 줄일 수 있어 고정세 패널의 제작이 가능하다.
또한, 본 발명에 따른 에천트는 티타늄(Ti)막과 구리(Cu)막을 가지는 반도체 등의 전자 기기의 배선재료를 가공하는데 사용할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (14)

  1. 2중 이상의 금속층을 카르복시산(Carboxylic Acid), 카르복시산염 및 아세틸기(CH3CO-) 중 어느 하나에 과산화수소(H2O2)를 혼합한 식각액으로 식각하는 것을 특징으로 하는 에천트.
  2. 제 1 항에 있어서,
    상기 식각액에 불소(F)를 추가로 혼합하는 것을 특징으로 하는 에천트.
  3. 제 2 항에 있어서,
    상기 불소의 농도는 0.1wt% 이상인 것을 특징으로 하는 에천트.
  4. 제 1 항에 있어서,
    상기 식각액은,
    초산(CH3COOH), 구연산(C6H8O7), 옥살산(C2H2O4) 및 주석산(C4H606) 중 어느 하나인 상기 카르복시산(COOH를 포함한 유기산)과,
    초산암모늄(CH3COONH4), 초산나트륨(CH3COONa) 및 초산칼륨(CH3COOK) 중 어느 하나인 상기 카르복시산염과,
    피발산((CH3)3C2OOH), 피발산 암모늄((CH3)3C2OONH4), 피발산 나트륨((CH3)3C2OONa) 및 피발산 칼륨((CH3)3C2OOK) 중 어느 하나인 상기 아세틸기(CH3CO-) 중 어느 하나를 선택하는 것을 특징으로 하는 에천트.
  5. 제 1 항에 있어서,
    상기 카르복시산(Carboxylic Acid) 및 카르복시산염 중 적어도 어느 하나의 농도는 0.5wt%이상이고,
    상기 과산화수소(H2O2)의 농도는 0.1mol 이상인 것을 특징으로 하는 에천트.
  6. 제 1 항에 있어서,
    상기 2중 이상의 금속층은 적어도 구리(Cu)/티타늄(Ti)으로 구성되는 것을 특징으로 하는 에천트.
  7. 제 1 항에 있어서,
    상기 2중 이상의 금속층은 적어도 티타늄(Ti)구리(Cu)/티타늄(Ti)으로 구성되는 것을 특징으로 하는 에천트.
  8. 기판에 제 1 금속층을 증착하는 단계와,
    상기 제 1 금속층 상에 제 2 금속층을 증착하는 단계와,
    상기 제 1 및 제 2 금속층을 카르복시산(Carboxylic Acid), 카르복시산염 및 아세틸기(CH3CO-) 중 어느 하나에 과산화수소(H2O2)를 혼합한 식각액으로 식각하는 단계를 포함하는 것을 특징으로 하는 금속배선 제조방법.
  9. 제 8 항에 있어서,
    상기 식각액은
    초산(CH3COOH), 구연산(C6H8O7), 옥살산(C2H2O4) 및 주석산(C4H606) 중 어느 하나인 상기 카르복시산(COOH를 포함한 유기산)과,
    초산암모늄(CH3COONH4), 초산나트륨(CH3COONa) 및 초산칼륨(CH3COOK) 중 어느 하나인 상기 카르복시산염과,
    피발산((CH3)3C2OOH), 피발산 암모늄((CH3)3C2OONH4), 피발산 나트륨((CH3)3C2OONa) 및 피발산 칼륨((CH3)3C2OOK) 중 어느 하나인 상기 아세틸기(CH3CO-) 중 어느 하나를 선택하는 것을 특징으로 하는 금속배선 제조방법.
  10. 제 8 항에 있어서,
    상기 카르복시산(Carboxylic Acid) 및 카르복시산염 중 적어도 어느 하나의 농도는 0.5wt%이상이고,
    상기 과산화수소(H2O2)의 농도는 0.1mol 이상인 것을 특징으로 하는 금속배선제조방법.
  11. 제 8 항에 있어서,
    상기 식각액에 불소(F)를 추가로 혼합하는 것을 특징으로 하는 금속배선 제조방법.
  12. 제 8 항에 있어서,
    상기 제 1 금속층은 티타늄(Ti)이고, 상기 제 2 금속층은 구리(Cu)인 것을 특징으로 하는 금속배선 제조방법.
  13. 2중 이상의 금속층을 포함하는 제 1 금속층을 기판 상에 형성하는 단계와,
    상기 제 1 금속층을 카르복시산(Carboxylic Acid), 카르복시산염 및 아세틸기(CH3CO-) 중 어느 하나에 과산화수소(H2O2)를 혼합한 식각액으로 식각하여 게이트전극 및 게이트배선을 형성하는 단계와,
    상기 게이트전극 및 게이트배선을 덮도록 상기 기판 상에 게이트 절연층을 형성하는 단계와,
    상기 게이트 절연층 상에 활성층 및 오믹접촉층을 차례로 형성하는 단계와,
    상기 2중 이상의 금속층을 포함하는 제 2 금속층을 기판 상에 형성하는 단계와,
    상기 제 2 금속층을 식각하여 소스전극 및 드레인전극을 형성하는 단계와,
    상기 게이트절연층 상에 상기 소스전극 및 상기 드레인전극을 덮도록 형성되며 상기 드레인전극을 노출하기 위한 컨택홀을 갖는 보호층을 형성하는 단계와,
    상기 컨택홀을 경유하여 상기 드레인전극과 접속되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  14. 제 13 항에 있어서,
    상기 식각액에 불소(F)를 추가로 혼합하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
KR10-2001-0077119A 2001-12-06 2001-12-06 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법 KR100415617B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2001-0077119A KR100415617B1 (ko) 2001-12-06 2001-12-06 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법
US10/293,565 US7008548B2 (en) 2001-12-06 2002-11-14 Etchant for etching metal wiring layers and method for forming thin film transistor by using the same
US11/318,506 US8257609B2 (en) 2001-12-06 2005-12-28 Etchant for etching metal wiring layers and method for forming thin film transistor by using the same
US12/839,978 US8308963B2 (en) 2001-12-06 2010-07-20 Etchant for etching metal wiring layers and method for forming thin film transistor by using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0077119A KR100415617B1 (ko) 2001-12-06 2001-12-06 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20030046851A KR20030046851A (ko) 2003-06-18
KR100415617B1 true KR100415617B1 (ko) 2004-01-24

Family

ID=36386952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0077119A KR100415617B1 (ko) 2001-12-06 2001-12-06 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법

Country Status (2)

Country Link
US (3) US7008548B2 (ko)
KR (1) KR100415617B1 (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7358195B2 (en) 2003-04-01 2008-04-15 Lg.Philips Lcd Co., Ltd. Method for fabricating liquid crystal display device
JP2005086147A (ja) * 2003-09-11 2005-03-31 Sony Corp 金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法
US7233457B2 (en) * 2003-12-16 2007-06-19 Seagate Technology Llc Head for perpendicular recording with reduced erasure
KR100655508B1 (ko) * 2004-11-15 2006-12-11 엠테크영농조합법인 토지피복장치
KR100708970B1 (ko) * 2004-12-09 2007-04-18 주식회사 엘지화학 구리 몰리브덴 배선용 식각 용액 조성물
KR101124569B1 (ko) * 2005-06-09 2012-03-15 삼성전자주식회사 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
KR101167312B1 (ko) * 2005-06-30 2012-07-19 엘지디스플레이 주식회사 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법
TW200805667A (en) * 2006-07-07 2008-01-16 Au Optronics Corp A display panel structure having a circuit element and a method of manufacture
US7741230B2 (en) * 2006-08-08 2010-06-22 Intel Corporation Highly-selective metal etchants
US20080041813A1 (en) * 2006-08-21 2008-02-21 Atmel Corporation Methods and compositions for wet etching
TWI378989B (en) * 2006-09-01 2012-12-11 Taiwan Tft Lcd Ass Etchant for patterning composite layer and method of fabricating thin film transistor using the same
US20080163897A1 (en) * 2007-01-10 2008-07-10 Applied Materials, Inc. Two step process for post ash cleaning for cu/low-k dual damascene structure with metal hard mask
US8518296B2 (en) * 2007-02-14 2013-08-27 Micron Technology, Inc. Slurries and methods for polishing phase change materials
KR100839428B1 (ko) * 2007-05-17 2008-06-19 삼성에스디아이 주식회사 식각액, 및 이를 이용한 박막트랜지스터를 갖는 기판의제조 방법
TWI348766B (en) * 2007-10-04 2011-09-11 Taiwan Tft Lcd Ass Method of fabricating thin film transistor
US20110227085A1 (en) * 2008-12-26 2011-09-22 Sharp Kabushiki Kaisha Substrate for use in display panel, and display panel including same
KR101048996B1 (ko) * 2009-01-12 2011-07-12 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그를 구비하는 평판 표시 장치
CN102511082B (zh) * 2009-09-16 2016-04-27 株式会社半导体能源研究所 半导体器件及其制造方法
EP2486595B1 (en) * 2009-10-09 2019-10-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101928402B1 (ko) 2009-10-30 2018-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR20190093705A (ko) * 2009-11-27 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101329849B1 (ko) 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20110067765A (ko) * 2009-12-15 2011-06-22 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2011151194A (ja) * 2010-01-21 2011-08-04 Hitachi Displays Ltd 液晶表示装置及びその製造方法
US8980121B2 (en) 2010-01-28 2015-03-17 Mitsubishi Gas Chemical Company, Inc. Etching liquid for a copper/titanium multilayer thin film
US8270178B2 (en) * 2010-03-22 2012-09-18 Au Optronics Corporation Active device array substrate
CN102985596B (zh) 2010-06-18 2016-08-10 三菱瓦斯化学株式会社 用于包含铜层和钼层的多层结构膜的蚀刻液
KR101750430B1 (ko) * 2010-11-29 2017-06-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
JP5735811B2 (ja) 2011-01-25 2015-06-17 関東化学株式会社 銅を主成分とする金属薄膜のエッチング液組成物
WO2013008403A1 (ja) * 2011-07-08 2013-01-17 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
KR101832184B1 (ko) * 2011-11-08 2018-02-28 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 표시 기판의 제조 방법
CN102703902B (zh) * 2012-06-26 2014-01-01 深圳市华星光电技术有限公司 Tft阵列基板铜导线的蚀刻液
US9365934B2 (en) 2013-04-12 2016-06-14 Mitsubishi Gas Chemical Company, Inc. Liquid composition used in etching copper- and titanium-containing multilayer film, etching method in which said composition is used, method for manufacturing multilayer-film wiring, and substrate
CN104280916A (zh) * 2013-07-03 2015-01-14 东友精细化工有限公司 制造液晶显示器用阵列基板的方法
CN103779427B (zh) * 2014-02-26 2016-06-29 华南理工大学 一种氧化物薄膜晶体管及其制备方法
CN103824866A (zh) * 2014-03-03 2014-05-28 深圳市华星光电技术有限公司 一种阵列基板及其制备方法、液晶显示面板
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
JP6337922B2 (ja) * 2015-08-03 2018-06-06 三菱瓦斯化学株式会社 銅層およびチタン層を含む多層薄膜をエッチングするためのエッチング液およびこれを用いたエッチング方法、並びに該エッチング方法を用いて得られた基板
US10559697B2 (en) * 2015-11-20 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the semiconductor device, or display device including the semiconductor device
CN105633171A (zh) * 2016-03-22 2016-06-01 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示装置
CN108183132A (zh) * 2017-12-27 2018-06-19 深圳市华星光电半导体显示技术有限公司 一种igzo薄膜晶体管制备方法
RU2709558C1 (ru) * 2018-12-19 2019-12-18 Сергей Геннадьевич Каплунов Способ избирательного травления стали
CN111725436A (zh) * 2020-06-09 2020-09-29 武汉华星光电半导体显示技术有限公司 基板及其制备方法、显示面板
CN113782548B (zh) * 2021-09-09 2022-08-23 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4220706A (en) * 1978-05-10 1980-09-02 Rca Corporation Etchant solution containing HF-HnO3 -H2 SO4 -H2 O2
KR19990017836A (ko) * 1997-08-26 1999-03-15 구자홍 박막트랜지스터 및 그의 제조방법
JP2001166336A (ja) * 1999-12-09 2001-06-22 Hitachi Ltd 液晶表示装置の製造方法、及び液晶表示装置の配線形成方法
JP2003013261A (ja) * 2001-06-26 2003-01-15 Mitsubishi Gas Chem Co Inc エッチング液組成物

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4140772A (en) * 1978-02-21 1979-02-20 Dart Industries Inc. Stabilized hydrogen peroxide solutions
US4345969A (en) * 1981-03-23 1982-08-24 Motorola, Inc. Metal etch solution and method
US4462861A (en) * 1983-11-14 1984-07-31 Shipley Company Inc. Etchant with increased etch rate
US5551994A (en) * 1990-05-17 1996-09-03 The Boeing Company Non-chromated oxide coating for aluminum substrates
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
US5371035A (en) * 1993-02-01 1994-12-06 Motorola Inc. Method for forming electrical isolation in an integrated circuit device
US5298117A (en) * 1993-07-19 1994-03-29 At&T Bell Laboratories Etching of copper-containing devices
SE9303485D0 (sv) 1993-10-22 1993-10-22 Siemens Elema Ab Extern pumpslagsindikator för implanterat infusionssystem för läkemedel
JPH07166373A (ja) * 1993-12-15 1995-06-27 Tanaka Kikinzoku Kogyo Kk はんだバンプのバリヤメタル用エッチング液
TW294831B (ko) * 1995-04-26 1997-01-01 Handotai Energy Kenkyusho Kk
US5773359A (en) * 1995-12-26 1998-06-30 Motorola, Inc. Interconnect system and method of fabrication
JPH1054999A (ja) * 1996-06-04 1998-02-24 Canon Inc 表示装置とその製造法
US5993686A (en) * 1996-06-06 1999-11-30 Cabot Corporation Fluoride additive containing chemical mechanical polishing slurry and method for use of same
US6309560B1 (en) * 1996-12-09 2001-10-30 Cabot Microelectronics Corporation Chemical mechanical polishing slurry useful for copper substrates
US5954997A (en) * 1996-12-09 1999-09-21 Cabot Corporation Chemical mechanical polishing slurry useful for copper substrates
US6083419A (en) * 1997-07-28 2000-07-04 Cabot Corporation Polishing composition including an inhibitor of tungsten etching
JP3980156B2 (ja) * 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
US6262013B1 (en) * 1999-01-14 2001-07-17 Ecolab Inc. Sanitizing laundry sour
JP2000327671A (ja) * 1999-03-12 2000-11-28 Ube Ind Ltd エポキシシクロドデカジエンの製造方法
US6861670B1 (en) * 1999-04-01 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multi-layer wiring
US6624086B1 (en) * 1999-09-15 2003-09-23 Texas Instruments Incorporated Effective solution and process to wet-etch metal-alloy films in semiconductor processing
KR100364831B1 (ko) * 2000-03-20 2002-12-16 엘지.필립스 엘시디 주식회사 몰리브덴 금속막용 에칭 용액
KR100962054B1 (ko) * 2000-12-05 2010-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
US7029373B2 (en) * 2001-08-14 2006-04-18 Advanced Technology Materials, Inc. Chemical mechanical polishing compositions for metal and associated materials and method of using same
US6719920B2 (en) * 2001-11-30 2004-04-13 Intel Corporation Slurry for polishing a barrier layer
KR100960687B1 (ko) * 2003-06-24 2010-06-01 엘지디스플레이 주식회사 구리(또는 구리합금층)를 포함하는 이중금속층을 일괄식각하기위한 식각액

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4220706A (en) * 1978-05-10 1980-09-02 Rca Corporation Etchant solution containing HF-HnO3 -H2 SO4 -H2 O2
KR19990017836A (ko) * 1997-08-26 1999-03-15 구자홍 박막트랜지스터 및 그의 제조방법
JP2001166336A (ja) * 1999-12-09 2001-06-22 Hitachi Ltd 液晶表示装置の製造方法、及び液晶表示装置の配線形成方法
JP2003013261A (ja) * 2001-06-26 2003-01-15 Mitsubishi Gas Chem Co Inc エッチング液組成物

Also Published As

Publication number Publication date
US8257609B2 (en) 2012-09-04
US20060105579A1 (en) 2006-05-18
US20100285640A1 (en) 2010-11-11
US20030107023A1 (en) 2003-06-12
KR20030046851A (ko) 2003-06-18
US8308963B2 (en) 2012-11-13
US7008548B2 (en) 2006-03-07

Similar Documents

Publication Publication Date Title
KR100415617B1 (ko) 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법
US9443881B2 (en) Thin film transistor substrate and the method thereof
US7943519B2 (en) Etchant, method for fabricating interconnection line using the etchant, and method for fabricating thin film transistor substrate using the etchant
US8148182B2 (en) Manufacturing method of electro line for liquid crystal display device
JP3474286B2 (ja) 薄膜トランジスタの作製方法
US7977128B2 (en) Etchant for etching double-layered copper structure and method of forming array substrate having double-layered copper structures
KR100882402B1 (ko) 액정표시장치의 기판 및 그 제조방법
KR100456373B1 (ko) 구리 또는 구리/티타늄 식각액
US20060269786A1 (en) Wiring for display device and thin film transistor array panel including the same and method for manufacturing thereof
US20080096332A1 (en) Method of manufacturing a thin-film transistor substrate
US20050242352A1 (en) Fabrication method of polycrystalline silicon liquid crystal display device
KR100480368B1 (ko) 박막트랜지스터및그의제조방법
JP3149040B2 (ja) 薄膜トランジスタ・マトリクス及びその製造方法
KR100843472B1 (ko) 액정표시장치 및 그의 제조방법
KR100596468B1 (ko) 박막트랜지스터의 게이트전극 및 그 제조방법
KR20020031765A (ko) 액정표시장치용 어레이 기판 및 그의 제조방법
KR20070053490A (ko) 표시기판의 제조 방법
JP4222900B2 (ja) 薄膜半導体装置の作製方法
JP4222899B2 (ja) 半導体装置の作製方法
KR20070054357A (ko) 도전 배선의 패턴 형성 방법 및 이를 이용한 표시기판의제조 방법
KR20020055990A (ko) 폴리실리콘형 박막트랜지스터의 제조방법
KR20070053487A (ko) 표시기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 16