KR101832184B1 - 식각액 조성물 및 이를 이용한 표시 기판의 제조 방법 - Google Patents

식각액 조성물 및 이를 이용한 표시 기판의 제조 방법 Download PDF

Info

Publication number
KR101832184B1
KR101832184B1 KR1020110115783A KR20110115783A KR101832184B1 KR 101832184 B1 KR101832184 B1 KR 101832184B1 KR 1020110115783 A KR1020110115783 A KR 1020110115783A KR 20110115783 A KR20110115783 A KR 20110115783A KR 101832184 B1 KR101832184 B1 KR 101832184B1
Authority
KR
South Korea
Prior art keywords
metal layer
metal
etchant composition
forming
pattern
Prior art date
Application number
KR1020110115783A
Other languages
English (en)
Other versions
KR20130050613A (ko
Inventor
박홍식
이왕우
김봉균
권오병
심경보
장상훈
Original Assignee
삼성디스플레이 주식회사
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사, 동우 화인켐 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110115783A priority Critical patent/KR101832184B1/ko
Priority to US13/534,502 priority patent/US9062244B2/en
Publication of KR20130050613A publication Critical patent/KR20130050613A/ko
Application granted granted Critical
Publication of KR101832184B1 publication Critical patent/KR101832184B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/32—Alkaline compositions
    • C23F1/38—Alkaline compositions for etching refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Weting (AREA)

Abstract

식각액 조성물 및 이를 이용한 표시 기판의 제조 방법에서, 식각액 조성물은 인산 (H3PO4) 40 중량% 내지 70 중량%, 질산 (HNO3) 5 중량% 내지 15 중량%, 초산 (CH3COOH) 5 중량% 내지 20 중량% 및 여분의 물을 포함한다. 이에 따라, 구리를 포함하는 금속층을 안정적으로 식각하면서 식각 능력을 향상시킬 수 있다.

Description

식각액 조성물 및 이를 이용한 표시 기판의 제조 방법{ETCHANT COMPOSITION AND METHOD OF MANUFACTURING A DISPLAY SUBSTRATE USING THE SAME}
본 발명은 식각액 조성물 및 이를 이용한 표시 기판의 제조 방법 에 관한 것으로, 더욱 상세하게는 구리막의 식각액 조성물, 이를 이용한 패턴의 형성 방법 및 표시 기판의 제조 방법에 관한 것이다.
일반적으로, 표시 장치에 이용되는 표시 기판은 각 화소 영역을 구동하기 위한 스위칭 소자로서 박막 트랜지스터, 상기 박막 트랜지스터와 연결된 신호 배선 및 화소 전극을 포함한다. 상기 신호 배선은 게이트 구동 신호를 전달하는 게이트 배선과, 상기 게이트 배선과 교차하면서 데이터 구동 신호를 전달하는 데이터 배선을 포함한다.
상기 표시 장치가 대형화되고 소비자들의 고해상도 요구가 커짐에 따라, 상기 게이트 배선이나 상기 데이터 배선이 길어지고 가늘어져 저항이 점점 증가한다. 이에 따라, RC 지연의 문제가 발생하는데, 이를 해결하기 위해서 주로 상기 게이트 배선이나 상기 데이터 배선을 저저항 금속으로 형성하려고 하고 있다. 상기 게이트 배선이나 상기 데이터 배선을 형성하는 저저항 금속으로는, 구리가 전기 전도도가 탁월하고 부존량이 풍부하며 알루미늄이나 크롬에 비해서 저항이 매우 낮은 장점이 있다. 반면에, 산화제에 대한 저항성은 구리가 알루미늄이나 크롬에 비해서 큰 편이므로 구리막의 식각을 위해서는 강력한 산화제의 사용이 요구된다.
그러나 강력한 산화제를 포함하는 구리 식각액은 상기 구리막을 식각하는 데는 효율적이지만 상기 구리막을 식각하는 공정에서 상기 구리막보다 먼저 형성된 패턴들을 쉽게 손상시키는 문제가 있다. 이를 해결하기 위해서, 기존의 과수계 식각액을, 과황산계 화합물을 메인 식각 성분으로 이용하는 식각액으로 대체하고 있으나 상온에서 안정적으로 보관하기 어렵고, 식각액이 처리할 수 있는 기판의 매수에 한계가 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 상온에서 보관 안정성이 높고, 기판의 처리 매수를 증가시키는 구리막의 식각액 조성물을 제공하는 것이다.
본 발명의 다른 목적은 상기 식각액 조성물을 이용한 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 식각액 조성물은 인산 (H3PO4) 40 중량% 내지 70 중량%, 질산 (HNO3) 5 중량% 내지 15 중량%, 초산 (CH3COOH) 5 중량% 내지 20 중량% 및 여분의 물을 포함한다.
일 실시예에서, 상기 식각액 조성물은 인산을 40 중량% 내지 45 중량%, 질산을 10 중량% 내지 13 중량%, 초산을 12 중량% 내지 15 중량% 포함하고, 여분이 물일 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 표시 기판의 제조 방법이 제공된다. 상기 제조 방법에서, 기판 상에 구리를 포함하는 제1 금속층을 형성한다. 상기 제1 금속층을 상기 포토 패턴을 식각 방지막으로 이용하여, 인산 (H3PO4) 40 중량% 내지 70 중량%, 질산 (HNO3) 5 중량% 내지 15 중량%, 초산 (CH3COOH) 5 중량% 내지 20 중량% 및 여분의 물을 포함하는 식각액 조성물로 패터닝하여, 제1 신호 배선 및 상기 제1 신호 배선과 연결된 제1 전극을 포함하는 제1 금속 패턴을 형성한다. 상기 제1 신호 배선과 교차하는 제2 신호 배선 및 상기 제2 신호 배선과 연결된 제2 전극을 포함하는 제2 금속 패턴을 형성하고, 상기 제1 및 제2 신호 배선들과 연결되고 상기 제1 및 제2 전극들을 포함하는 박막 트랜지스터와 연결된 화소 전극을 형성한다.
일 실시예에서, 상기 제1 금속층을 형성하기 전에, 상기 제1 금속층의 하부에 티타늄을 포함하는 제2 금속층을 형성하고, 상기 제1 금속층을 패터닝한 후 상기 제2 금속층을 상기 식각액 조성물과 다른 식각액 조성물로 식각함으로써 상기 제1 금속 패턴을 형성할 수 있다.
일 실시예에서, 상기 제1 금속층을 형성하기 전에, 상기 제1 금속층의 하부에 구리 합금, 몰리브덴 또는 몰리브덴 합금을 포함하는 제2 금속층을 형성하고, 상기 제2 금속층은 상기 식각액 조성물로 식각함으로써 상기 제1 금속 패턴을 형성할 수 있다.
일 실시예에서, 상기 제2 금속 패턴도 상기 제1 금속 패턴을 형성하는 공정과 실질적으로 동일한 공정을 통해서 형성할 수 있다.
일 실시예에서, 상기 제2 금속 패턴을 형성하기 전에 상기 제1 금속 패턴이 형성된 베이스 기판 상에 반도체층을 형성하고, 상기 식각액 조성물로 상기 반도체층을 패터닝하여 상기 제1 전극과 상기 제2 전극 사이에 배치된 액티브 패턴을 형성할 수 있다. 이때, 상기 반도체층은 비정질 실리콘 또는 금속 산화물을 포함할 수 있다.
일 실시예에서, 상기 제1 금속층 하부에 반도체층을 형성하고, 상기 식각액 조성물로 상기 제1 금속층 및 상기 반도체층을 식각하여 상기 제1 신호 배선 및 상기 제1 전극과, 상기 제1 전극과 상기 제2 전극 사이에 배치된 액티브 패턴과 상기 제1 금속 패턴을 형성할 수 있다.
일 실시예에서, 상기 베이스 기판 상에 구리층을 형성하고, 상기 식각액 조성물을 이용하여 상기 구리층을 패터닝하여 예비 신호 배선 및 상기 예비 신호 배선과 연결된 예비 전극을 포함하는 예비 패턴을 형성한 후, 상기 식각액 조성물로 상기 예비 패턴을 제거할 수 있다. 이때, 상기 제1 금속 패턴은 상기 예비 패턴이 제거된 상기 베이스 기판 상에 형성될 수 있다.
이와 같은 식각액 조성물 및 이를 이용한 표시 기판의 제조 방법 에 따르면, 인산, 질산 및 초산을 포함하는 식각액 조성물은 상온에서 안정적으로 보관될 수 있고, 식각할 수 있는 기판의 매수의 증가, 즉 식각 처리 능력을 향상시킬 수 있다. 이에 따라, 구리막의 두께가 두꺼워지더라도 처리할 수 있는 기판의 매수를 최대화할 수 있으므로 생산성을 향상시킬 수 있다.
또한, 본 발명에 따른 식각액 조성물은 상기 구리막과 함께, 구리 합금막이나 몰리브덴막 또는 몰리브덴 합금막을 식각할 수 있어 다중 금속막을 일괄하여 식각할 수 있다. 뿐만 아니라, 상기 식각액 조성물은 비정질 실리콘이나 금속 산화물을 포함하는 반도체층을 상기 구리막과 함께 식각할 수 있어 상기 구리막 및 상기 반도체층을 패터닝하는 공정을 단순화시킬 수 있다.
또한, 상기 구리막을 패터닝하여 형성한 금속 패턴이 불량한 경우, 본 발명의 식각액 조성물은 불소계 화합물을 포함하지 않음으로써 상기 금속 패턴을 제거하고 다시 금속 패턴을 형성하여 기판을 재가공(reprocess)할 수 있다. 즉, 본 발명에 따른 식각액 조성물은 상기 금속 패턴을 제거하는 공정에서 이미 기판 상에 형성된 다른 패턴들의 손상을 최소화시킬 수 있다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 5 내지 도 8은 본 발명의 다른 실시예에 따른 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 9 내지 도 11은 본 발명의 또 다른 실시예에 따른 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
이하, 본 발명에 따른 식각액 조성물에 대해서 먼저 설명하고, 상기 식각액 조성물을 이용하여 형성하는 패턴을 포함하는 표시 기판의 제조 방법을 첨부한 도면들을 참조하여 보다 상세하게 설명하고자 한다.
식각액 조성물
본 발명에 따른 식각액 조성물은 인산 (H3PO4) 40 중량% 내지 70 중량%, 질산 (HNO3) 5 중량% 내지 15 중량%, 초산 (CH3COOH) 5 중량% 내지 20 중량% 및 여분의 물을 포함한다. 물의 함량은 상기 식각액 조성물 전체 중량을 100%라고 할 때, 인산, 질산 및 초산의 함량을 제외한 것과 실질적으로 동일하다. 이하에서는, 각 성분에 대해서 구체적으로 설명한다.
인산
인산은 실질적으로 구리막의 구리를 산화시키는 화합물이다.
인산은 상기 식각액 조성물의 전체 중량에 대해서, 약 40 중량% 미만인 경우, 상기 구리막의 식각 속도가 현저하게 저하되거나, 상기 구리막을 균일하게 식각할 수 없다. 또한, 인산의 함량이 약 70 중량% 초과인 경우, 상기 식각액 조성물은 상기 구리막을 과도하게 식각하여 상기 구리막의 식각량을 제어하기 매우 어렵다. 상기 구리막을 과도하게 식각하는 경우, 상기 구리막을 이용하여 형성한 신호 배선의 선폭이 저항 특성을 고려하여 디자인한 것에 비해 상대적으로 좁아지게 된다.
이에 따라, 상기 식각액 조성물은, 상기 식각액 조성물 전체 중량에 대해서, 약 40 중량% 이상 약 70 중량% 이하의 인산을 포함하는 것이 바람직하다. 더욱 바람직하게는, 인산의 함량은 약 40 중량% 이상 약 45 중량% 이하일 수 있다.
질산
질산은 인산을 보조하여 상기 구리막을 산화시키는 성분이다. 또한, 질산은 인산을 주산화제로 포함하는 식각액 조성물의 산성도(pH)를 조절할 수 있다.
질산의 함량이 상기 식각액 조성물 전체 중량에 대해서 약 5 중량% 미만인 경우, 상기 식각액 조성물의 상기 구리막의 식각 속도를 저하시키고 상기 구리막을 불균일하게 식각하는 문제가 있다. 상기 구리막이 불균일하게 식각되는 경우, 외부에서 얼룩으로 시인될 수 있다. 반대로, 질산의 함량이 약 15 중량% 초과인 경우, 인산과 함께 상기 구리막을 과도하게 식각하게 된다.
따라서, 질산은 상기 식각액 조성물의 전체 중량에 대해서 약 5 중량% 이상 약 15 중량% 이하를 포함하는 것이 바람직하다. 보다 바람직하게는, 질산은 약 10 중량% 내지 약 13 중량%으로 상기 식각액 조성물에 포함될 수 있다.
초산
초산은 질산과 함께 상기 식각액 조성물의 산성도를 조절하고 구리배선을 균일하게 에칭(Etching) 하여 직진성을 향상 시키는 성분이다.
초산의 함량이 상기 식각액 조성물 전체 중량에 대해서 약 5 중량% 미만인 경우, 상기 구리막의 식각 속도가 저하되고 상기 구리막을 식각하기 어렵다. 이에 따라, 상기 구리막이 제거되어야 하는 부분에 상기 구리막이 잔류하는 문제점이 있다. 초산의 함량이 약 20 중량% 초과인 경우, 상기 구리막이 지나치게 식각되어 상기 식각액 조성물의 식각 속도를 제어할 수 있다.
이에 따라, 초산은 상기 식각액 조성물의 전체 중량에 대해서 약 5 중량% 이상 약 20 중량% 이하를 포함하는 것이 바람직하다. 보다 바람직하게는, 초산은 약 12 중량% 내지 약 15 중량%로 상기 식각액 조성물에 포함될 수 있다.
물
물은 탈이온수(deionized water)를 포함한다. 예를 들어, 물은 반도체 공정용으로서 약 18 ㏁/㎝ 이상의 비저항을 가질 수 있다. 상기 식각액 조성물에서 인산, 질산 및 초산의 전체 중량에, 물을 추가하여 상기 식각액 조성물 전체 중량을100중량%로 만들 수 있다. 본 발명에 따른 식각액 조성물에서, 물의 함량은 약 20 중량% 내지 약 50 중량%일 수 있다.
식각액 조성물의 준비
인산 약 42 중량%, 질산 약 10.5 중량%, 초산 13.5 중량% 및 약 34 중량%의 물을 포함하는 본 발명의 실시예 1에 따른 식각액 조성물을 준비하였다.
또한, 하기 표 1과 같이 나타내는 비교예 1 내지 6에 따른 식각액 조성물들을 준비하였다.
<표 1>
Figure 112011088019743-pat00001
식각액 조성물의 식각 특성 평가 실험 1
약 550 x 650 ㎜ 크기의 유리 기판 상에 순차적으로 적층된 약 200Å의 티타늄막과 약 3,000Å의 구리막과, 상기 구리막 상에 형성된 포토 패턴을 포함하는 샘플 1 내지 7을 준비하였다.
상기 샘플 1 내지 7 각각에 대해서, 분사식 식각 방식의 실험 장치인 ETCHER (에이에스텍, 한국)의 온도를 약 40 ℃로 설정하여 본 발명의 실시예 1에 따른 식각액 조성물과, 비교예 1 내지 6에 따른 식각액 조성물들을 이용하여 상기 구리막을 약 60초 동안 식각하였다. 상기 구리막을 식각 후에, 물과 불산의 희석비가 약 300:1인 불산 용액으로 상기 티타늄막을 식각하였다.
탈이온수로 상기 샘플 1 내지 7을 세정하고, 건조 장치를 이용하여 건조하였다. 이후, 상기 샘플 1 내지 7 각각의 상기 포토 패턴을 제거하고, 히타치 사(HITACHI Cooperation)의 전자주사현미경인 S-4700 (모델명)을 이용하여 상기 구리막 및 상기 티타늄막을 포함하는 금속 패턴의 테이퍼 각 및 CD 스큐(critical dimension skew)를 측정하였고, 식각 속도를 측정하였다.
식각액 조성물의 식각 특성 평가 결과 1
본 발명의 실시예1에 따른 식각액 조성물에 의해 형성된 금속 패턴에서 구리막 패턴의 테이퍼 각은 약 30° 내지 약 50° 범위 내에 속하였고, CD 스큐는 약 0.56 ㎛ 내지 약 0.76 ㎛ 범위 내에 속하였다. 이때, 본 발명의 실시예 1에 따른 식각액 조성물의 식각률은 약 4.5 ㎛/분 내지 약 5.5 ㎛/분이었다.
반면, 비교예 1 내지 6에 따른 식각액 조성물들로 상기 샘플 2 내지 7의 구리막을 식각한 결과, 비교예 1, 3 및 5에 따른 식각액 조성물은 상기 구리막을 식각하지 못하였고, 비교예 2, 4 및 6에 따른 식각액 조성물은 상기 포토 패턴이 상기 구리막을 보호하고 있음에도 불구하고 상기 구리막을 완전히 제거하였다.
실험 1 및 결과 1의 검토
상기에서 본 식각 특성 평가 실험 1 및 결과 1에 따르면, 비교예 1과 같이 약 40 중량% 미만의 인산을 포함하는 경우에는 상기 구리막을 식각하기 어렵고, 비교예 3 및 5와 같이 인산은 적정 범위를 이용하더라도 질산이나 초산의 함량이 약 5 중량% 미만인 경우에도 상기 구리막을 식각하기 어려운 것을 알 수 있다.
또한, 비교예2에 따른 식각액 조성물과 같이 인산의 함량이 약 70 중량%를 초과하는 경우에는 질산이나 초산의 함량이 적정 범위에 속하더라도 식각 속도가 과도하게 빨라져 제어하기 어려운 것을 알 수 있다. 비교예 4 및 6에 따른 식각액 조성물과 같이 인산은 적정 범위를 이용하더라도 질산의 함량이 약 15 중량%를 초과하거나 초산의 함량이 약 20 중량%를 초과하는 경우 식각 속도가 과도하게 빨라져 제어하기 어려운 것을 알 수 있다.
따라서, 구리막을 식각하기 위한 식각액 조성물로서는 인산 약 40 중량% 내지 약 70 중량%, 질산 약 5 중량% 내지 약 15 중량%, 초산 약 5 중량% 내지 약 20 중량% 및 여분의 물을 포함하는 것이 바람직함을 알 수 있다. 상기 식각액 조성물은 상기 티타늄막은 식각하지 못하기 때문에, 상기 티타늄막을 식각하기 위해서는 불산을 포함하는 다른 식각액을 이용함으로써 상기 티타늄막 및 상기 구리막을 포함하는 다중층 구조를 갖는 금속층을 패터닝하는데 공정이 추가된다. 그럼에도 불구하고, 주배선으로 이용되는 상기 구리막의 두께는 상기 티타늄막보다 현저하게 두껍기 때문에 상기 티타늄막을 식각하기 위해서 불소를 포함하는 화합물을 상기 구리막을 식각하는 식각액에 포함시키는 경우에 비해서 기판이 상기 불소를 포함하는 화합물에 노출되는 시간이 상대적으로 짧으므로 상기 기판의 손상을 최소화시킬 수 있다.
식각액 조성물의 식각 특성 평가 실험 2
약 550 x 650 ㎜ 크기의 유리 기판 상에 순차적으로 적층된 약 200Å의 마그네슘 알루미늄 구리 합금(CuMgAl)을 포함하는 금속층과, 약 3,000Å 의 구리막과, 상기 구리막 상에 형성된 포토 패턴을 포함하는 샘플 8을 준비하였다. 상기 금속층은, 마그네슘이 약 2 원자% (at%), 알루미늄이 약 8 원자% 포함된 구리막이었다.
약 550 x 650 ㎜ 크기의 유리 기판 상에 순차적으로 적층된 약 100 Å의 마그네슘 알루미늄 구리 합금(CuMgAl)을 포함하는 금속층과, 약 5,000Å 의 구리막과, 상기 구리막 상에 형성된 포토 패턴을 포함하는 샘플 9를 준비하였다.
약 550 x 650 ㎜ 크기의 유리 기판 상에 순차적으로 적층된 약 200 Å의 마그네슘 알루미늄 구리 합금(CuMgAl)을 포함하는 금속층과, 약 5,000Å 의 구리막과, 상기 구리막 상에 형성된 포토 패턴을 포함하는 샘플 10을 준비하였다.
약 550 x 650 ㎜ 크기의 유리 기판 상에 순차적으로 적층된 약 5,000 Å의 마그네슘 알루미늄 구리 합금(CuMgAl)을 포함하는 금속층과, 상기 금속층 상에 형성된 포토 패턴을 포함하는 샘플 11을 준비하였다.
상기 샘플 8 내지 11 각각에 대해서, 실험 분사식 식각 방식의 실험 장치인 ETCHER (에이에스텍, 한국)의 온도를 약 40 ℃로 설정하여 본 발명의 실시예1에 따른 식각액 조성물을 이용하여 약 60초 동안 식각하였다. 탈이온수로 세정하고, 건조 장치를 이용하여 건조한 후, 상기 샘플 8 내지 11 각각의 상기 포토 패턴을 제거하고, 히타치 사(HITACHI Cooperation)의 전자주사현미경인 S-4700 (모델명)을 이용하여 금속 패턴의 테이퍼 각 및 CD 스큐(critical dimension skew)를 측정하였고, 식각 속도를 측정하였다.
식각액 조성물의 식각 특성 평가 결과 2
본 발명의 실시예1에 따른 식각액 조성물에 의해 형성된 금속 패턴에서, 샘플 8, 9 및 10을 이용하여 형성한 금속 패턴의 테이퍼 각은 각각 약 23° 내지 약 33° 범위, 약 20° 내지 약 30° 범위 및 약 26° 내지 약 36° 범위 내에 속하였다. 또한, 본 발명의 실시예 1에 따른 식각액 조성물에 의해 형성된 금속 패턴에서, 샘플 11을 이용하여 형성한 금속 패턴의 테이퍼 각은 약 10° 내지 약 20° 범위 내에 속하였다.
본 발명의 실시예1에 따른 식각액 조성물에 의해 형성된 금속 패턴에서, 샘플 8, 9 및 10을 이용하여 형성한 금속 패턴의 CD 스큐는 각각 약 0.38 ㎛ 내지 약 0.58 ㎛ 범위, 약 0.27 ㎛ 내지 약 0.47 ㎛ 범위 및 약 26 ㎛ 내지 약 36 ㎛ 범위 내에 속하였다. 또한, 본 발명의 실시예 1에 따른 식각액 조성물에 의해 형성된 금속 패턴에서, 샘플 11을 이용하여 형성한 금속 패턴의 CD 스큐는 약 0.38 ㎛ 내지 약 0.44 ㎛ 범위 내에 속하였다.
이때, 본 발명의 실시예1에 따른 식각액 조성물의 식각률은 샘플 8, 9 및 10에 대해서 약 7.7 ㎛/분 내지 약 7.9 ㎛/분이고, 샘플 11에 대해서 약 3.4 ㎛/분 내지 약 3.5 ㎛/분이었다.
실험2 및 결과 2의 검토
상기에서 본 식각 특성 평가 실험 2 및 결과 2에 따르면, 상기 구리 합금막도 본 발명에 따른 식각액 조성물을 이용하여 일괄 식각할 수 있음을 알 수 있다. 또한, 상기 구리 합금막에 대한 식각 특성 또한 양호함을 알 수 있다.
식각액 조성물의 식각 특성 평가 실험 3
약 550 x 650 ㎜ 크기의 유리 기판 상에 순차적으로 적층된 약 200Å의 몰리브덴막과, 약 3,000Å의 구리막과, 상기 구리막 상에 형성된 포토 패턴을 포함하는 샘플 12를 준비하였다.
약 550 x 650 ㎜ 크기의 유리 기판 상에 순차적으로 적층된 약 1,000Å의 인듐-갈륨-징크 산화물층, 약 200Å의 몰리브덴막과, 약 3,000Å의 구리막과, 상기 구리막 상에 형성된 포토 패턴을 포함하는 샘플 13을 준비하였다.
약 550 x 650 ㎜ 크기의 유리 기판 상에 순차적으로 적층된 약 300Å의 몰리브덴-텅스텐막과, 약 3,000Å의 구리막과, 상기 구리막 상에 형성된 포토 패턴을 포함하는 샘플 14를 준비하였다.
상기 샘플 12 내지 14 각각에 대해서, 분사식 식각 방식의 실험 장치인 ETCHER(에이에스텍, 한국)의 온도를 약 40 ℃로 설정하여 본 발명의 실시예 1에 따른 식각액 조성물을 이용하여 약 60초 동안 식각하였다. 탈이온수로 세정하고, 건조 장치를 이용하여 건조한 후, 상기 샘플 12 내지 14 각각의 상기 포토 패턴을 제거하고, 히타치 사(HITACHI Cooperation)의 전자주사현미경인 S-4700 (모델명)을 이용하여 금속 패턴의 테이퍼 각 및 CD 스큐(critical dimension skew)를 측정하였다.
식각액 조성물의 식각 특성 평가 결과 3
본 발명의 실시예1에 따른 식각액 조성물에 의해 형성된 금속 패턴에서, 샘플 12 및 13을 이용하여 형성한 패턴의 테이퍼 각은 약 71° 내지 약 81° 범위에 속하고, 샘플 14를 이용하여 형성한 패턴의 테이퍼 각은 약 80° 내지 약 90° 범위에 속하였다.
본 발명의 실시예1에 따른 식각액 조성물에 의해 형성된 금속 패턴에서, 샘플 12, 13 및 14를 이용하여 형성한 패턴의 CD 스큐는 각각 약 2.85 ㎛ 내지 약 3.01 ㎛ 범위, 약 2.69 ㎛ 내지 약 2.89 ㎛ 범위 및 약 4.5 ㎛ 내지 약 5.0 ㎛ 범위 내에 속하였다.
실험3 및 결과 3의 검토
상기에서 본 식각 특성 평가 실험 3 및 결과 3에 따르면, 상기 몰리브덴막, 산화물 반도체인 인듐-갈륨-징크 산화물층 및 몰리브덴-텅스텐막도 본 발명에 따른 식각액 조성물을 이용하여 일괄 식각할 수 있음을 알 수 있다. 또한, 상기 구리 합금막에 대한 식각 특성 또한 양호함을 알 수 있다.
표시 기판의 제조 방법
이하에서는 첨부된 도면들을 참조하여 상기 식각액 조성물을 이용한 표시 기판의 제조 방법을 첨부한 도면들을 참조하여 보다 상세하게 설명하고자 한다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 베이스 기판(110) 상에 제1 금속층(122) 및 제2 금속층(124)을 순차적으로 형성하고, 상기 제2 금속층(124) 상에 제1 포토 패턴(210)을 형성한다.
상기 제1 금속층(122)은 티타늄을 포함하고, 상기 제2 금속층(124)은 구리를 포함한다. 상기 제1 및 제2 금속층들(122, 124) 각각은 스퍼터링 방식에 의해서 상기 베이스 기판(110)의 전면에 형성될 수 있다.
도 2를 참조하면, 상기 제1 포토 패턴(210)을 식각 방지막으로 이용하여 상기 제2 금속층(124)을 식각한다.
상기 제2 금속층(124)은 인산 (H3PO4) 40 중량% 내지 70 중량%, 질산 (HNO3) 5 중량% 내지 15 중량%, 초산 (CH3COOH) 5 중량% 내지 20 중량% 및 여분의 물을 포함하는 식각액 조성물을 이용하여 식각한다. 상기 식각액 조성물은 상기에서 설명한 본 발명에 따른 식각액 조성물과 실질적으로 동일하므로 중복되는 설명은 생략한다. 상기 식각액 조성물은 불소계 화합물을 포함하지 않으므로, 상기 제2 금속층(124)은 산화시킬 수 있으나, 상기 제1 금속층(122)은 산화시킬 수 없다.
이에 따라, 상기 식각액 조성물을 상기 베이스 기판(110)에 제공할 때, 상기 식각액 조성물은 상기 제1 포토 패턴(210)에 의해서 노출되는 상기 제2 금속층(124)을 선택적으로 식각할 수 있다.
도 3을 참조하면, 패터닝된 상기 제2 금속층(124)과 상기 제1 포토 패턴(210)을 식각 방지막으로 이용하여 상기 제1 금속층(122)을 식각한다. 상기 제1 금속층(122)은 불산(HF)을 포함하는 식각액을 이용하여 식각할 수 있다. 예를 들어, 상기 제1 금속층(122)을 식각하는 식각액은, 불산이 물에 약 1:100 내지 약 1:400으로 희석된 용액일 수 있다.
이어서, 상기 제1 포토 패턴(210)을 제거함으로써, 상기 제1 금속층(122) 및 상기 제2 금속층(124)을 포함하는 제1 금속 패턴(MP1)이 형성된다. 상기 제1 금속 패턴(MP1)은 제1 신호 배선(GL)과, 상기 제1 신호 배선(GL)과 연결된 박막 트랜지스터의 제1 전극으로서 게이트 전극(GE)을 포함한다. 상기 제1 신호 배선(GL)은 상기 게이트 전극(GE)과 연결되고 게이트 신호를 인가하는 게이트 라인일 수 있다.
도 1 내지 도 3에서 설명한 바에 따르면, 상기 제1 금속 패턴(MP1)을 형성하는 공정에서, 상기 제2 금속층(124)을 식각하는데 인산, 질산 및 초산을 포함하는 식각액 조성물을 이용하고 상기 제1 금속층(122)을 식각하는 불산을 포함하는 식각액을 이용함으로서 구리막 및 티타늄막을 일괄 식각하는데 이용되는 식각액을 이용하여 상기 제1 금속 패턴(MP1)을 형성하는 것에 비해서 상대적으로 테이퍼 각과 CD 스큐를 용이하게 제어할 수 있다. 또한, 상기 베이스 기판(110)이 불산을 포함하는 식각액 조성물에 노출되는 시간이, 상기 제1 및 제2 금속층들(122, 124)을 일괄 식각하기 위해서 인산, 질산 및 초산과 함께 불산을 포함하는 식각액 조성물에 노출되는 시간에 비해서 현저하게 짧다. 즉, 상기 제2 금속층(124)보다 약 1/10 정도의 두께에 해당하는 상기 제1 금속층(122)을 식각하기 위해서 상기 제2 금속층(124)도 불산에 노출되는 결과가 된다. 따라서, 본 발명의 식각액 조성물을 상기 제2 금속층(124)을 식각하는 공정에서 이용하고 상기 제1 금속층(122)은 별도의 식각액의 이용함으로써 상기 불산을 포함하는 식각액 조성물에 의한 상기 베이스 기판(110)의 손상을 최소화시킬 수 있다.
도 4를 참조하면, 상기 제1 금속 패턴(MP1)이 형성된 베이스 기판(110) 상에 제1 절연층(130)을 형성하고, 상기 게이트 전극(GE)이 형성된 영역의 상기 제1 절연층(130) 상에 액티브 패턴(AP)을 형성한다.
상기 액티브 패턴(AP)은 반도체층(142) 및 오믹 콘택층(144)을 포함할 수 있다. 상기 오믹 콘택층(144)은 생략될 수 있다. 상기 반도체층(142)은 비정질 실리콘(a-Si) 또는 금속 산화물을 포함할 수 있다. 상기 금속 산화물은 산화물 반도체로서, 예를 들어, 인듐-갈륨-징크 산화물을 포함할 수 있다.
이어서, 상기 액티브 패턴(AP)이 형성된 베이스 기판(110) 상에 제2 금속 패턴(MP2)을 형성한다. 상기 제2 금속 패턴(MP2)은 상기 제1 신호 배선(GL)과 교차하는 제2 신호 배선(DL) 및 상기 제2 신호 배선(DL)과 연결된 상기 박막 트랜지스터의 제2 전극으로서 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 제2 금속 패턴(MP2)이 형성됨에 따라, 상기 게이트 전극(GE), 상기 소스 및 드레인 전극들(SE, DE) 및 상기 액티브 패턴(AP)을 포함하는 상기 박막 트랜지스터가 제조된다. 상기 제2 신호 배선(DL)은 데이터 신호를 인가하는 데이터 라인일 수 있다.
상기 제2 금속 패턴(MP2)은 상기 액티브 패턴(AP)이 형성된 베이스 기판(110) 상에 형성된 제3 금속층(152) 및 상기 제3 금속층(152) 상에 형성된 제4 금속층(154)을 패터닝하여 형성할 수 있다. 상기 제4 금속층(154) 상에 제2 포토 패턴(미도시)을 형성하고, 상기 제2 포토 패턴을 식각 방지막으로 이용하여 상기 제3 및 제4 금속층들(152, 154)을 식각할 수 있다.
예를 들어, 상기 제3 금속층(152)은 티타늄을 포함하고, 상기 제4 금속층(154)은 구리를 포함할 수 있다. 이때, 상기 제3 금속층(152)은 불산을 포함하는 식각액을 이용하여 식각하고, 하고, 상기 제4 금속층(154)은 상기 식각액 조성물로 식각할 수 있다. 상기 제3 및 제4 금속층들(152, 154)을 식각하는 단계는 도 2 및 도 3에서 설명한 것과 실질적으로 동일하므로 중복되는 설명은 생략한다.
이와 달리, 상기 제3 금속층(152)은 구리 합금, 몰리브덴 또는 몰리브덴 합금 등으로 형성될 수 있다. 이때, 상기 제3 금속층(152)은 상기 제4 금속층(154)을 식각하는 상기 식각액 조성물을 이용하여 식각할 수 있다.
상기 제2 금속 패턴(MP2)이 형성된 베이스 기판(110) 상에 제2 절연층(160)을 형성하고, 상기 드레인 전극(DE) 상의 상기 제2 절연층(160)을 제거하여 상기 드레인 전극(DE)을 부분적으로 노출시키는 콘택홀(CNT)을 형성한다.
이어서, 상기 콘택홀(CNT)이 형성된 베이스 기판(110) 상에 상기 화소 전극(PE)을 형성한다. 상기 화소 전극(PE)은 상기 콘택홀(CNT)을 통해서 상기 드레인 전극(DE)과 콘택하고, 이에 따라 상기 화소 전극(PE)이 상기 박막 트랜지스터와 연결된다.
상기에서 설명한 바에 따르면, 비록 상기 제1 금속 패턴(MP1)을 형성하기 위해서는 2번의 식각 공정이 필요하기는 하지만, 상기 제1 금속 패턴(MP1)을 형성하는 공정에서 상기 제1 금속층(122)과 독립적으로 상기 제2 금속층(124)을 식각할 수 있는 상기 식각액 조성물을 이용함으로써 상기 제2 금속층(124)의 식각 신뢰성을 향상시킬 수 있다. 또한, 구리를 포함하는 상기 제4 금속층(154)을 상기 식각액 조성물을 이용하여 식각함으로서 상기 제2 금속 패턴(MP2)을 형성하는 공정에서 상기 제1 금속 패턴(MP1)의 손상을 방지할 수 있다.
도 5 내지 도 8은 본 발명의 다른 실시예에 따른 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 5를 참조하면, 베이스 기판(110) 상에 제1 금속층(122) 및 제2 금속층(124)을 순차적으로 형성하고, 상기 제2 금속층(124) 상에 제1 포토 패턴(210)을 형성한다. 이때, 상기 제1 금속층(122)은 구리 합금, 몰리브덴 또는 몰리브덴 합금을 포함하고, 상기 제2 금속층(124)은 구리를 포함한다. 상기 제1 및 제2 금속층들(122, 124)은 스퍼터링 방식을 이용하여 형성할 수 있다.
도 6을 참조하면, 상기 제1 및 제2 금속층들(122, 124)을 패터닝하여 상기 제1 포토 패턴(210)을 식각 방지막으로 이용하여 제1 금속 패턴(MP1)을 형성한다. 상기 제1 금속 패턴(MP1)은 제1 신호 배선(GL) 및 게이트 전극(GE)을 포함한다. 상기 제1 신호 배선(GL)은 상기 게이트 전극(GE)과 연결되고 게이트 신호를 인가하는 게이트 라인일 수 있다.
상기 제1 및 제2 금속층들(122, 124)은 인산 (H3PO4) 40 중량% 내지 70 중량%, 질산 (HNO3) 5 중량% 내지 15 중량%, 초산 (CH3COOH) 5 중량% 내지 20 중량% 및 여분의 물을 포함하는 식각액 조성물을 이용하여 식각할 수 있다. 상기 식각액 조성물은 본 발명에 따른 상기에서 설명한 식각액 조성물과 실질적으로 동일하므로 중복되는 설명은 생략한다. 상기 제1 및 제2 금속층들(122, 124)을 식각하고, 상기 제1 포토 패턴(210)을 제거한다.
도 7을 참조하면, 상기 제1 금속 패턴(MP1)이 형성된 베이스 기판(110) 상에 제1 절연층(130), 반도체층(142), 오믹 콘택층(144), 제3 금속층(152) 및 제4 금속층(154)을 순차적으로 형성한다. 상기 제4 금속층(154) 상에 제2 포토 패턴(220)을 형성한다.
상기 오믹 콘택층(144)은 생략될 수 있다. 상기 반도체층(142)은 비정질 실리콘 또는 금속 산화물을 포함할 수 있다. 상기 금속 산화물은 예를 들어, 갈륨-인듐-징크 산화물을 포함하는 산화물 반도체를 포함할 수 있다. 상기 제3 금속층(152)은 구리 합금, 몰리브덴 또는 몰리브덴 합금을 포함할 수 있다. 상기 제4 금속층(154)은 구리를 포함할 수 있다.
상기 반도체층(142), 상기 오믹 콘택층(144), 상기 제3 및 제4 금속층들(152, 154)은 상기 제2 포토 패턴(220)을 식각 방지막으로 이용하여, 상기 식각액 조성물로 식각할 수 있다. 상기 식각액 조성물은 구리나 몰리브덴을 포함하는 금속층과 동시에, 비정질 실리콘이나 금속 산화물도 식각할 수 있다. 즉, 상기 식각액 조성물이 상기 반도체층(142), 상기 오믹 콘택층(144), 상기 제3 및 제4 금속층들(152, 154)의 일괄 식각액이 될 수 있다.
일례로, 상기 제2 포토 패턴(220)은 제1 두께를 갖는 제1 두께부(222)와, 상기 제1 두께부(222)보다 얇은 제2 두께를 갖는 제2 두께부(224)를 포함할 수 있다.
도 8을 참조하면, 상기 반도체층(142), 상기 오믹 콘택층(144), 상기 제3 및 제4 금속층들(152, 154)을 식각함으로써 제2 금속 패턴(MP2) 및 액티브 패턴(AP)을 형성한다.
상기 제2 금속 패턴(MP2)은 단면으로 볼 때 상기 제3 및 제4 금속층들(152, 154)을 포함하고, 구성 요소로서는 제2 신호 배선(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함하고, 상기 액티브 패턴(AP)은 상기 반도체층(142) 및 상기 오믹 콘택층(144)을 포함한다.
상기 제2 포토 패턴(220)을 식각 방지막으로 상기 식각액 조성물로 1차 식각한 후, 상기 제2 포토 패턴(220)의 상기 제2 두께부(224)를 제거하여 형성하는 잔류 패턴을 식각 방지막으로 상기 식각액 조성물로 2차 식각함으로써 상기 액티브 패턴(AP) 및 상기 제2 금속 패턴(MP2)을 형성할 수 있다.
이어서, 상기 제2 금속 패턴(MP2)이 형성된 베이스 기판(110) 상에 제2 절연층(160)을 형성하고, 상기 제2 절연층(160)에 콘택홀(CNT)을 형성한다. 상기 콘택홀(CNT)이 형성된 베이스 기판(110) 상에 화소 전극(PE)을 형성함으로써, 상기 화소 전극(PE)이 상기 드레인 전극(DE)과 콘택한다. 상기 화소 전극(PE)은 상기 게이트 전극(GE), 상기 액티브 패턴(AP), 상기 소스 및 드레인 전극들(SE, DE)을 포함하는 박막 트랜지스터와 연결된다.
도 5 및 도 6에서는, 도 8에 도시된 상기 제1 금속 패턴(MP1)의 상기 제1 금속층(122)이 구리 합금, 몰리브덴 또는 몰리브덴 합금을 포함하는 경우에 대해서 설명하였으나, 이와 달리 상기 제1 금속층(122)은 티타늄을 포함할 수 있고 상기 제1 금속층(122)이 티타늄을 포함하는 경우 상기 제1 금속 패턴(MP1)은 도 1 내지 도 3에서 설명한 것과 실질적으로 동일한 방법으로 형성할 수 있다.
상기에서 설명한 바에 따르면, 인산, 질산 및 초산을 포함하는 본 발명에 따른 식각액 조성물을 이용하여 상기 반도체층(142), 상기 오믹 콘택층(144), 상기 제3 및 제4 금속층들(152, 154)을 일괄 식각함으로써 공정을 단순화시킬 수 있다. 또한, 상기 반도체층(142), 상기 오믹 콘택층(144), 상기 제3 및 제4 금속층들(152, 154)의 식각 신뢰성을 향상시킬 수 있다.
또한, 상기 제1 금속 패턴(MP1)이나 상기 제2 금속 패턴(MP2)을 형성하는 공정에서, 상기 제1 또는 제2 금속 패턴(MP1, MP2)이 불량으로 판단되는 경우 상기 식각액 조성물을 이용하여 상기 제1 또는 제2 금속 패턴(MP1, MP2)을 제거하여 상기 베이스 기판(110)을 재활용할 수 있다. 예를 들어, 상기 제1 금속 패턴(MP1)을 형성하기 전에, 단일 구리층 또는 구리층을 포함하는 다중 금속막을 패터닝하여 상기 제1 금속 패턴(MP1)과 실질적으로 동일한 예비 패턴을 형성하였는데, 상기 예비 패턴이 불량으로 판단되는 경우, 상기 식각액 조성물을 이용하여 상기 예비 패턴을 제거한다. 이후에 상기 제1 금속 패턴(MP1)을 도 5 및 도 6에서 설명한 공정을 통해서 형성할 수 있다. 상기 예비 패턴을 형성하는 단계에서, 상기 예비 패턴은 실제로 사용자가 형성하려는 패턴에 해당하지만 상기 제1 금속 패턴(MP1)을 형성하는 단계에서는 상기 예비 패턴은 이미 상기 제1 금속층(122)이 형성되기 전에 제거된 패턴이므로 예비적으로 형성한 패턴이라고 볼 수 있다. 이와 같은, 재가공(reprocess)에 상기 식각액 조성물을 이용함으로써 상기 베이스 기판(110)을 재활용하여 제조 원가를 감소시킬 수 있다.
도 9 내지 도 11은 본 발명의 또 다른 실시예에 따른 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 9를 참조하면, 베이스 기판(110) 상에 반도체층(S1), 오믹 콘택층(S2), 제1 금속층(123) 및 제2 금속층(125)을 형성하고, 상기 제2 금속층(125) 상에 제1 포토 패턴(310)을 형성한다.
상기 제1 포토 패턴(310)의 형상은 도 7에서 설명한 제2 포토 패턴(220)의 형상과 실질적으로 동일하다. 상기 반도체층(S1)은 비정질 실리콘 또는 금속 산화물을 포함할 수 있다. 상기 제1 금속층(123)은 구리 합금, 몰리브덴 또는 몰리브덴 합금을 포함하고, 상기 제2 금속층(125)은 구리를 포함할 수 있다.
상기 반도체층(S1), 상기 오믹 콘택층(S2), 상기 제1 및 제2 금속층들(123, 125)은 상기 제1 포토 패턴(310)을 식각 방지막으로 이용하여 인산 (H3PO4) 40 중량% 내지 70 중량%, 질산 (HNO3) 5 중량% 내지 15 중량%, 초산 (CH3COOH) 5 중량% 내지 20 중량% 및 여분의 물을 포함하는 식각액 조성물로 패터닝한다. 상기 식각액 조성물은 상기 반도체층(S1), 상기 오믹 콘택층(S2), 상기 제1 및 제2 금속층들(123, 125)을 일괄 식각할 수 있다.
이와 달리, 상기 제1 금속층(123)이 티타늄을 포함하는 경우, 상기 제2 금속층(125)을 상기 식각액 조성물을 이용하여 식각한 후, 상기 제1 금속층(123)을 불산이 희석된 식각액을 이용하여 식각할 수 있다. 이어서, 상기 반도체층(S1) 및 상기 오믹 콘택층(S2)은 상기 식각액 조성물 또는 상기 식각액 조성물과 다른 반도체 식각액을 이용하여 식각할 수 있다.
도 10을 참조하면, 상기 반도체층(S1), 상기 오믹 콘택층(S2), 상기 제1 및 제2 금속층들(123, 125)을 패터닝함으로써, 제1 금속 패턴(MP1) 및 액티브 패턴(AP)이 형성된다.
상기 제1 금속 패턴(MP1)은 제1 신호 배선(DL), 상기 제1 신호 배선(DL)과 연결된 소스 전극(SE) 및 상기 소스 전극(SE)과 이격된 드레인 전극(DE)을 포함한다. 상기 제1 신호 배선(DL)은 데이터 구동 신호를 인가하는 데이터 배선일 수 있다. 상기 액티브 패턴(AP)은 상기 반도체층(S1) 및 상기 오믹 콘택층(S2)을 포함한다.
상기 제1 금속 패턴(MP1) 및 상기 액티브 패턴(AP)이 형성된 베이스 기판(110) 상에 제1 절연층(130), 제3 금속층(153) 및 제4 금속층(155)을 순차적으로 형성한다. 상기 제3 금속층(153)은 구리 합금, 몰리브덴 또는 몰리브덴 합금을 포함할 수 있고, 상기 제4 금속층(155)은 구리를 포함할 수 있다.
도 11을 참조하면, 상기 제3 및 제4 금속층들(153, 155)을 패터닝하여 제2 금속 패턴(MP2)을 형성한다. 상기 제2 금속 패턴(MP2)은 상기 제1 신호 배선(DL)과 교차하는 제2 신호 배선(GL) 및 상기 제2 신호 배선(GL)과 연결된 게이트 전극(GE)을 포함한다. 이때, 상기 제2 신호 배선(GL)은 게이트 구동 신호를 인가하는 게이트 라인일 수 있다. 상기 제3 및 제4 금속층들(153, 155)은 상기 제1 및 제2 금속층들(123, 125)을 식각하는 공정에서 이용한 식각액 조성물을 이용하여 식각할 수 있다.
이와 달리, 상기 제3 금속층(153)이 티타늄을 포함하고 상기 제4 금속층(155)이 구리를 포함하는 경우, 상기 제4 금속층(155)을 상기 식각액 조성물을 이용하여 식각한 후 상기 제3 금속층(153)을 불산을 포함하는 식각액을 이용하여 식각함으로써 상기 제2 금속 패턴(MP2)을 형성할 수 있다.
상기 제2 금속 패턴(MP2)이 형성된 베이스 기판(110) 상에 제2 절연층(160)을 형성하고, 상기 드레인 전극(DE) 상의 상기 제1 및 제2 절연층(130, 160)을 패터닝하여 콘택홀(CNT)을 형성한다. 상기 콘택홀(CNT)이 형성된 상기 베이스 기판(110) 상에 화소 전극(PE)을 형성한다.
이상에서 상세하게 설명한 바에 의하면, 인산, 질산 및 초산을 포함하는 식각액 조성물은 상온에서 안정적으로 보관될 수 있고, 식각할 수 있는 기판의 매수의 증가, 즉 식각 처리 능력을 향상시킬 수 있다. 이에 따라, 구리막의 두께가 두꺼워지더라도 처리할 수 있는 기판의 매수를 최대화할 수 있으므로 생산성을 향상시킬 수 있다.
또한, 본 발명에 따른 식각액 조성물은 상기 구리막과 함께, 구리 합금막이나 몰리브덴막을 식각할 수 있어 다중 금속막을 일괄하여 식각할 수 있다. 뿐만 아니라, 상기 식각액 조성물은 비정질 실리콘이나 금속 산화물을 포함하는 반도체층을 상기 구리막과 함께 식각할 수 있어 상기 구리막 및 상기 반도체층을 패터닝하는 공정을 단순화시킬 수 있다.
또한, 상기 구리막을 패터닝하여 형성한 금속 패턴이 불량한 경우, 본 발명의 식각액 조성물은 불소계 화합물을 포함하지 않음으로써 상기 금속 패턴을 제거하고 다시 금속 패턴을 형성하여 기판을 재가공(reprocess)할 수 있다. 즉, 본 발명에 따른 식각액 조성물은 상기 금속 패턴을 제거하는 공정에서 이미 기판 상에 형성된 다른 패턴들의 손상을 최소화시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 베이스 기판 122, 124: 제1, 제2 금속층
210: 포토 패턴 MP1, MP2: 제1, 제2 금속 패턴
GL, DL: 제1, 제2 신호 배선 GE: 게이트 전극
SE: 소스 전극 DE: 드레인 전극
142: 반도체층 144: 오믹 콘택층
152, 154: 제3, 제4 금속층 130, 160: 제1, 제2 절연층
PE: 화소 전극

Claims (14)

  1. 인산 (H3PO4) 40 중량% 내지 45 중량%;
    질산 (HNO3) 10 중량% 내지 13 중량%;
    초산 (CH3COOH) 12 중량% 내지 15 중량%; 및
    여분의 물로 이루어지는, 구리를 포함하는 금속층 및 갈륨-인듐-징크 산화물(gallium-indium-zinc oxide, GIZO)을 포함하는 반도체층을 일괄 식각하기 위한 식각액 조성물.
  2. 삭제
  3. 기판 상에 갈륨-인듐-징크 산화물(gallium-indium-zinc oxide, GIZO)을 포함하는 반도체층을 형성하는 단계;
    상기 기판 상에 구리를 포함하는 제1 금속층을 형성하는 단계;
    포토 패턴을 식각 방지막으로 이용하여, 상기 제1 금속층을 인산 (H3PO4) 40 중량% 내지 45 중량%, 질산 (HNO3) 10 중량% 내지 13 중량%, 초산 (CH3COOH) 12 중량% 내지 15 중량% 및 여분의 물로 이루어지는 식각액 조성물로 패터닝하여, 제1 신호 배선 및 상기 제1 신호 배선과 연결된 제1 전극을 포함하는 제1 금속 패턴을 형성하는 단계;
    상기 반도체층을 상기 식각액 조성물로 패터닝하여 상기 제1 금속 패턴과 중첩하는 액티브 패턴을 형성하는 단계;
    제1 신호 배선과 교차하는 제2 신호 배선 및 상기 제2 신호 배선과 연결된 제2 전극을 포함하는 제2 금속 패턴을 형성하는 단계; 및
    상기 제1 및 제2 신호 배선들과 연결되고 상기 제1 및 제2 전극들을 포함하는 박막 트랜지스터와 연결된 화소 전극을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  4. 제3항에 있어서, 상기 제1 금속 패턴을 형성하는 단계는,
    상기 제1 금속층을 형성하기 전에, 상기 제1 금속층의 하부에 티타늄을 포함하는 제2 금속층을 형성하는 단계; 및
    상기 제1 금속층을 패터닝한 후 상기 제2 금속층을 상기 식각액 조성물과 다른 식각액 조성물로 식각하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  5. 제3항에 있어서, 상기 제1 금속 패턴을 형성하는 단계는
    상기 제1 금속층을 형성하기 전에, 상기 제1 금속층의 하부에 구리 합금, 몰리브덴 및 몰리브덴 합금으로 이루어진 군으로부터 선택된 어느 하나를 포함하는 제2 금속층을 형성하는 단계를 포함하고,
    상기 제2 금속층은 상기 식각액 조성물에 의해 식각되는 것을 특징으로 하는 표시 기판의 제조 방법.
  6. 제3항에 있어서, 상기 제2 금속 패턴을 형성하는 단계는,
    상기 제1 금속 패턴이 형성된 상기 기판 상에 구리를 포함하는 제3 금속층을 형성하는 단계; 및
    상기 제3 금속층을 상기 식각액 조성물을 이용하여 패터닝하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  7. 제6항에 있어서, 상기 제2 금속 패턴을 형성하는 단계는
    상기 제3 금속층을 형성하기 전에, 상기 제3 금속층의 하부에 티타늄을 포함하는 제4 금속층을 형성하는 단계; 및
    상기 제3 금속층을 패터닝한 후 상기 제4 금속층을 불산을 포함하는 식각액으로 식각하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  8. 제6항에 있어서, 상기 제2 금속 패턴을 형성하는 단계는
    상기 제3 금속층을 형성하기 전에, 상기 제3 금속층의 하부에 구리 합금, 몰리브덴 및 몰리브덴 합금으로 이루어진 군으로부터 선택된 어느 하나를 포함하는 제4 금속층을 형성하는 단계를 포함하고,
    상기 제4 금속층은 상기 식각액 조성물에 의해 식각되는 것을 특징으로 하는 표시 기판의 제조 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제3항에 있어서, 상기 제1 금속 패턴을 형성하는 단계는,
    상기 제1 금속층을 패터닝하여 예비 신호 배선 및 상기 예비 신호 배선과 연결된 예비 전극을 포함하는 예비 패턴을 형성하는 단계; 및
    상기 식각액 조성물로 상기 예비 패턴을 제거하는 단계를 더 포함하고,
    상기 제1 금속 패턴은 상기 예비 패턴이 제거된 상기 기판 상에 형성하는 것을 특징으로 하는 표시 기판의 제조 방법.
KR1020110115783A 2011-11-08 2011-11-08 식각액 조성물 및 이를 이용한 표시 기판의 제조 방법 KR101832184B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110115783A KR101832184B1 (ko) 2011-11-08 2011-11-08 식각액 조성물 및 이를 이용한 표시 기판의 제조 방법
US13/534,502 US9062244B2 (en) 2011-11-08 2012-06-27 Etching composition and method of manufacturing a display substrate using the system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110115783A KR101832184B1 (ko) 2011-11-08 2011-11-08 식각액 조성물 및 이를 이용한 표시 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130050613A KR20130050613A (ko) 2013-05-16
KR101832184B1 true KR101832184B1 (ko) 2018-02-28

Family

ID=48223950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110115783A KR101832184B1 (ko) 2011-11-08 2011-11-08 식각액 조성물 및 이를 이용한 표시 기판의 제조 방법

Country Status (2)

Country Link
US (1) US9062244B2 (ko)
KR (1) KR101832184B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130051239A (ko) * 2011-11-09 2013-05-20 삼성디스플레이 주식회사 식각액 조성물, 금속 패턴의 형성 방법 및 표시 기판의 제조 방법
KR102190370B1 (ko) 2014-01-10 2020-12-11 삼성전자주식회사 도전 패턴의 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
CN105565258B (zh) * 2014-10-17 2017-10-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
KR102344034B1 (ko) * 2016-03-31 2021-12-28 동우 화인켐 주식회사 은 또는 은합금을 포함하는 단일막 또는 다층막의 습식 식각 방법, 및 은 또는 은합금을 포함하는 단일막 또는 다층막의 식각액 조성물, 및 박막트렌지스터의 제조방법 및 박막트랜지스터
CN109103140B (zh) * 2018-08-03 2020-10-16 深圳市华星光电半导体显示技术有限公司 一种阵列基板的制作方法
WO2020055529A1 (en) 2018-09-12 2020-03-19 Fujifilm Electronic Materials U.S.A., Inc. Etching compositions

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415617B1 (ko) * 2001-12-06 2004-01-24 엘지.필립스 엘시디 주식회사 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법
KR20070017762A (ko) * 2005-08-08 2007-02-13 엘지.필립스 엘시디 주식회사 식각액 조성물, 이를 이용한 도전막의 패터닝 방법 및평판표시장치의 제조 방법
KR100941850B1 (ko) * 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치

Also Published As

Publication number Publication date
KR20130050613A (ko) 2013-05-16
US20130115727A1 (en) 2013-05-09
US9062244B2 (en) 2015-06-23

Similar Documents

Publication Publication Date Title
KR101832184B1 (ko) 식각액 조성물 및 이를 이용한 표시 기판의 제조 방법
KR101905195B1 (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
CN108054176B (zh) 一种图案化的金属导线和基板的组合
US9111813B2 (en) Etchant, display device and method for manufacturing display device using the same
KR101766488B1 (ko) 금속 배선 형성을 위한 식각액 조성물
US7223642B2 (en) Method for fabricating liquid crystal display device
TW201250060A (en) Etchants and methods of fabricating metal wiring and thin film transistor substrate using the same
JP6092260B2 (ja) アレイ基板の製造方法及びアレイ基板、ディスプレー
US7968000B2 (en) Etchant composition, and method of fabricating metal pattern and thin film transistor array panel using the same
JP2004163901A (ja) 液晶表示装置用アレイ基板及びその製造方法
JP2014032999A (ja) 薄膜トランジスタ及びその製造方法
KR20140046021A (ko) 에칭 방법 및 그 에칭 방법을 사용하여 제조되는 장치
JP6159980B2 (ja) 酸化アルミニウム膜用のエッチング液と、当該エッチング液を用いた薄膜半導体装置の製造方法
KR101796587B1 (ko) 다중금속막 식각 방법 및 식각액
US20130178010A1 (en) Method of forming a metal pattern and method of manufacturing a display substrate
JP2008300618A (ja) エッチング液およびそれを用いたエッチング方法
TWI663291B (zh) 用於銀奈米線的蝕刻劑組合物
JP2008135598A (ja) 薄膜トランジスタパネルの製造方法
KR100472175B1 (ko) 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법
TW201410917A (zh) 蝕刻劑以及使用該蝕刻劑於製造顯示裝置之方法
KR102617800B1 (ko) 결정질 물질의 표면에서 비결정질 부동태화 층을 제거하기 위한 세정용 화학적 조성물
KR101157208B1 (ko) 금속배선막 식각 조성물 및 이를 이용한 금속배선막의 패터닝 방법
KR20160108945A (ko) 몰리브덴 함유 금속막의 식각액 조성물 및 이를 이용한 액정표시 장치용 어레이 기판의 제조방법
CN110117792B (zh) 金属层用蚀刻剂组合物和制造导电图案的方法
KR102092352B1 (ko) 액정 표시 장치용 어레이 기판의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant