KR100839428B1 - 식각액, 및 이를 이용한 박막트랜지스터를 갖는 기판의제조 방법 - Google Patents

식각액, 및 이를 이용한 박막트랜지스터를 갖는 기판의제조 방법 Download PDF

Info

Publication number
KR100839428B1
KR100839428B1 KR1020070048182A KR20070048182A KR100839428B1 KR 100839428 B1 KR100839428 B1 KR 100839428B1 KR 1020070048182 A KR1020070048182 A KR 1020070048182A KR 20070048182 A KR20070048182 A KR 20070048182A KR 100839428 B1 KR100839428 B1 KR 100839428B1
Authority
KR
South Korea
Prior art keywords
film
titanium
etching
substrate
copper
Prior art date
Application number
KR1020070048182A
Other languages
English (en)
Inventor
조규철
김광남
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020070048182A priority Critical patent/KR100839428B1/ko
Priority to TW097106207A priority patent/TWI383068B/zh
Priority to CN2008100868254A priority patent/CN101307444B/zh
Priority to US12/079,008 priority patent/US7737033B2/en
Priority to EP08251301A priority patent/EP1992720B1/en
Priority to JP2008105853A priority patent/JP4843637B2/ja
Application granted granted Critical
Publication of KR100839428B1 publication Critical patent/KR100839428B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

본 발명은 식각액 및 박막트랜지스터를 갖는 기판의 제조 방법에 관한 것으로서, 불소 이온(F- ion) 공급원; 과산화수소(H2O2); 황산염; 인산염; 아졸계 화합물; 및 용매를 포함하는, 구리(Cu)막, 및 티타늄(Ti) 또는 구리(Cu)/티타늄 합금막(Ti alloy)을 포함하는 다중 적층막을 일괄적으로 식각하는 식각액에 관한 것이다.
본 발명에 따른 식각액 및 박막트랜지스터를 갖는 기판의 제조 방법은 구리/티타늄 또는 구리/티타늄 합금의 일괄 식각시간에 대한 마진(margin)을 넓히고 패턴의 프로파일(pattern profile)을 좋게 함으로써 수율을 높이며, 재사용 시에도 균일한 식각 성능을 유지하는 기판의 매수가 증가 시킴으로써, 식각액의 교체 주기를 연장하여 비용을 절감하는 효과가 있다.
식각액, 구리, 티타늄, LCD, OLED

Description

식각액, 및 이를 이용한 박막트랜지스터를 갖는 기판의 제조 방법{ETCHANT AND METHOD FOR FABRICATION THIN FILM TRANSISTER SUBSTRATE USING SAME}
도 1a 내지 도 1c는 일반적인 박막트랜지스터의 게이트 전극을 형성하는 공정을 나타내는 단면도.
도 2는 일반적인 박막트랜지스터가 적용된 전자기기의 부분 확대도.
도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 기판의 제조 방법을 순차적으로 도시한 도면.
도 4a는 본 발명의 실시예 1에 따른 30% 시간 초과 식각후 포토레지스트의 패턴 프로파일 사진.
도 4b는 본 발명의 실시예 1에 따른 30% 시간 초과 식각후 Cu/Ti 적층막을 관찰한 사진.
도 4c는 본 발명의 실시예 1에 따른 30% 시간 초과 식각후 Cu/Ti 적층막의 단면을 관찰한 사진.
도 5a는 본 발명의 실시예 1에 따른 60% 시간 초과 식각후 포토레지스트의 패턴 프로파일 사진.
도 5b는 본 발명의 실시예 1에 따른 60% 시간 초과 식각후 Cu/Ti 적층막을 관찰한 사진.
도 5c는 본 발명의 실시예 1에 따른 60% 시간 초과 식각후 Cu/Ti 적층막의 단면을 관찰한 사진.
도 6a는 본 발명의 실시예 2에 따른 60초 동안 식각후 포토레지스트의 패턴 프로파일의 사진.
도 6b는 본 발명의 실시예 2에 따른 70초 동안 식각후 포토레지스트의 패턴 프로파일의 사진.
도 7a는 본 발명의 실시예 3에 따른 43% 시간 초과 식각후 포토레지스트의 패턴 프로파일 사진.
도 7b는 본 발명의 실시예 3에 따른 43% 시간 초과 식각후 Cu/Ti 적층막을 관찰한 사진.
도 7c는 본 발명의 실시예 3에 따른 43% 시간 초과 식각후 Cu/Ti 적층막의 단면을 관찰한 사진.
도 8a는 본 발명의 실시예 4에 따른 60% 시간 초과 식각후 포토레지스트의 패턴 프로파일 사진.
도 8b는 본 발명의 실시예 4에 따른 60% 시간 초과 식각후 Cu/Ti 적층막을 관찰한 사진.
도 8c는 본 발명의 실시예 4에 따른 60% 시간 초과 식각후 Cu/Ti 적층막의 단면을 관찰한 사진.
도 9a는 본 발명의 실시예 5에 따른 40% 시간 초과 식각후 포토레지스트의 패턴 프로파일 사진.
도 9b는 본 발명의 실시예 5에 따른 40% 시간 초과 식각후 Cu/Ti 적층막을 관찰한 사진.
도 9c는 본 발명의 실시예 5에 따른 40% 시간 초과 식각후 Cu/Ti 적층막의 단면을 관찰한 사진.
도 10은 본 발명의 실시예 3에서의 과식각에 따른 선폭손실을 관찰한 결과를 나타낸 그래프.
도 11은 본 발명의 실시예 4에서의 과식각에 따른 선폭손실을 관찰한 결과를 나타낸 그래프.
도 12는 본 발명의 실시예 1에 따른 처리 기판 매수 별 식각 시간에 대한 그래프.
도 13은 본 발명의 실시예 2에 따른 처리 기판 매수 별 식각 시간에 대한 그래프.
[도면의 주요 부분에 대한 설명]
100 기판 110 티타늄 또는 티타늄 합금막
120 구리막 132 포토레지스트 패턴
142 게이트 전극
[산업상 이용 분야]
본 발명은 식각액 및 이를 이용한 박막트랜지스터를 갖는 기판의 제조 방법에 관한 것으로서, 보다 상세하게는 고개구율과 고정세 등을 갖고, 레지스터-캐퍼시터 신호지연(RC delay; resistor-capacitor delay, 이하 RC 지연)이 감소된 고품질의 디스플레이를 제공할 수 있는 식각액 및 이를 이용한 박막트랜지스터를 갖는 기판의 제조 방법에 관한 것이다.
[종래 기술]
능동구동형 액정디스플레이(active matrix liquid crystal display) 및 능동구동형 유기 발광 표시 장치(active matrix organic light emitting diode display) 등에는 각각의 액정 셀 또는 각각의 화소 별로 스위칭(switching) 소자로서 박막트랜지스터(TFT; thin film transistor)가 이용되고 있다.
최근 액정디스플레이 및 유기 발광 표시 장치는 대형화되고 있으며, 더욱 고해상도가 요구되고 있다. 이러한 액정디스플레이 및 유기 발광 표시 장치의 대형화와 고해상도화를 위해서는 RC 지연의 감소가 필수적이고, 이 RC 지연을 감소시키기 위해서는 배선의 저항을 최소화해야 한다.
일반적으로 박막트랜지스터의 배선 또는 전극으로는 비저항이 12μΩ㎝ 이하인 몰리브덴(Mo) 및 비저항이 5.5μΩ㎝ 이하인 알루미늄(Al) 등이 주로 사용되고 있어, 상기 금속들의 높은 비저항으로 인해 액정디스플레이 및 유기 발광 표시 장치의 대형화와 고해상도화가 어려운 실정이다. 이에 상기 금속들에 비해 비저항이 현저하게 낮은 2.2μΩ㎝ 이하의 비저항을 갖는 구리(Cu)의 배선 및 전극 적용에 대한 개발이 진행 중에 있다.
이러한 구리는 박막트랜지스터의 게이트(gate) 전극, 소스(source) 전극 및 드레인(drain) 전극으로의 적용이 가능하나, 게이트 전극에 적용하면 박막트랜지스터가 형성되는 유리 기판(glass substrate)과의 접착력이 좋지 않고, 소스 전극 및 드레인 전극에 적용하면 버퍼막인 실리콘(Si)막과 반응하는 문제가 생긴다. 따라서 구리는 박막트랜지스터의 게이트 전극과 소스 전극 및/또는 드레인 전극에 적용 시 단층막으로는 사용할 수 없고, 그 하부에 티타늄(Ti)과 같은 배리어 금속(barrier metal)을 적층하여 구리/티타늄 또는 구리/티타늄 합금의 형태로 사용하여야 한다.
상기와 같은 구리/티타늄 또는 구리/티타늄 합금의 배선 및 전극을 형성하기 위해서는 사진(photolithography) 공정 및 식각(etching) 공정을 주로 사용한다. 도 1a 내지 도 1c는 일반적인 박막트랜지스터에 있어서 게이트 전극을 형성하는 공정을 나타내는 단면도이다. 도시된 바와 같이, 먼저 기판(10) 위에 제1게이트 금속막(12)인 구리막(Cu layer)을 증착하고, 그 위에 제2게이트 금속막(14)인 티타늄막(Ti layer) 또는 티타늄 합금막(Ti alloy layer)을 증착한다 (도 1a). 이후 선택적으로 제2게이트 금속막(14)을 패터닝하여 제2게이트 패턴(14a)을 형성하고(도 1b), 제1게이트 금속막(12)도 선택적으로 패터닝하여 제1게이트 패턴(12a)을 형성한다. 여기서 제1게이트 금속막(12)과 제2 게이트 금속막(14)의 패터닝에서는 식각공정이 포함되는데, 이 때, 제1게이트 금속막(12)의 식각 공정과 제2 게이트 금속막(14)의 식각 공정은 별도로 이루어진다.
이처럼 구리/티타늄 또는 구리/티타늄 합금을 일괄적으로 식각하지 않고, 구 리막과 티타늄막 또는 티타늄 합금막을 각각 따로 식각하는 두 번의 식각 공정을 거치는 경우에는 제조 공정이 복잡해지고 수율이 떨어지는 문제가 발생한다.
이를 개선하고자 구리/티타늄 또는 구리/티타늄 합금막을 일괄적으로 식각하기 위한 식각액이 개발되고 있으나, 종래의 식각액은 처리되는 기판의 매수에 따라 구리/티타늄 또는 구리/티타늄 합금 적층막의 선폭 손실(CD-loss; critical dimension loss)이 발생하게 되고, 선폭 손실의 정도 또한 일정 비율로 증가하지 않는다.
따라서 구리/티타늄 적층막 또는 구리/티타늄 합금 적층막의 패턴 프로파일(pattern profile)을 균일하게 관리하기 어렵고, 식각액을 자주 교체해주어야 하므로, 수율이 감소되며 제조비용이 상승하는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 기판 위에 구리/티타늄 또는 구리/티타늄 합금으로 형성된 2중막이나, 티타늄/구리/티타늄 또는 티타튬 합금/구리/티타늄 합금으로 형성된 3중막 등의 다중 적층막을 패터닝할 때, 식각 처리되는 기판의 매수에 대한 식각 성능의 저하를 최소화하여 적층막의 패턴 프로파일이 균일하고, 수율 증대 및 원가 절감이 가능한 식각액을 제공하는 것이다.
본 발명의 다른 목적은 상술한 물성을 갖는 식각액을 이용한 박막트랜지스터를 갖는 기판의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 구리(Cu)막, 및 티타늄(Ti) 또는 티타늄 합금(Ti alloy)막을 포함하는 다중 적층막을 일괄적으로 식각하는 식각액을 제공한다. 상기 식각액은 불소 이온(F- ion) 공급원; 과산화수소(H2O2); 황산염; 인산염; 아졸계 화합물; 및 용매를 포함한다.
또한 상기 식각액중 불소 이온 공급원의 농도는 0.01중량% 내지 10중량%이고, 상기 과산화수소의 농도는 1중량% 내지 20중량%이고, 상기 황산염의 농도는 0.1중량% 내지 10중량%이고, 상기 인산염의 농도는 0.1중량% 내지 10중량%이고, 상기 아졸계 화합물의 농도는 0.01중량% 내지 5중량%이며, 나머지는 용매인 것이 바람직하다.
상기 불소 이온 공급원은 불화수소(HF), 불화암모늄(NH4F), 불화수소암모늄(NH4HF2), 불화칼륨(KF), 불화나트륨(NaF), 및 이들의 혼합물로 이루어진 군에서 선택되는 것이 바람직하다.
상기 황산염은 A2SO4 또는 AHSO4의 화학식으로 표시되는 화합물이며, 상기 A는 알칼리금속, 알칼리토금속, 암모늄 이온(NH4 +), 및 이들의 조합으로 이루어진 군에서 선택되는 것이 바람직하다.
상기 인산염은 BxHyPO4의 화학식으로 표시되는 화합물이며, 상기 x 및 y는 0 내지 3의 정수이고, x+y=3이며, 상기 B는 알칼리금속, 알칼리토금속, 암모늄 이 온(NH4 +), 및 이들의 조합으로 이루어진 군에서 선택되는 것이 바람직하다.
상기 아졸계 화합물은 알킬이미다졸(여기서 알킬은 탄소수 1 내지 7의 알킬기이다), 피라졸(NHNH2), 톨리트리아졸(CH3N3), 벤조트리아졸(C6H5N3), 아미노테트라졸(CH3N5), 및 이들의 혼합물로 이루어진 군에서 선택되는 것일 수 있다.
또한 상기 용매는 순수 또는 초순수(super purified water)인 것이 바람직하다.
상기 구리막은 1,000Å 내지 10,000Å의 두께로 형성되는 것이 바람직하다.
또한 티타늄 또는 티타늄 합금막은 10Å 내지 2,000Å의 두께로 형성되는 것이 바람직하다.
상기 다중 적층막은 구리막/티타늄막의 2중막, 구리막/티타늄 합금막의 2중막, 티타늄막/구리막/티타늄막의 3중 적층막, 티타늄 합금막/구리막/티타늄 합금막의 3중 적층막, 및 티타늄막/티타늄 합금막/구리막/티타늄 합금막/티타늄막의 5중 적층막(Ti alloy)로 이루어진 군에서 선택되는 것이 바람직하다.
본 발명은 또한 기판 상에 티타늄(Ti) 또는 티타늄 합금(Ti alloy), 및 구리(Cu)를 증착하여 다중 적층막을 형성하는 단계; 상기 다중 적층막 상면을 포토레지스트(photoresist)를 이용하여 선택적으로 마스킹(masking)하는 단계; 상기 마스킹 된 다중 적층막을 불소 이온(F- ion) 공급원, 과산화수소(H2O2), 황산염, 인산염, 아졸계 화합물, 및 용매를 포함하는 식각액으로 식각하여 패턴(pattern)을 형성하는 단계를 포함하는 박막트랜지스터를 갖는 기판의 제조 방법을 제공한다.
여기서 상기 패턴화된 다중 적층막은 박막 트랜지스터의 게이트(gate) 전극으로 사용되는 것일 수 있다.
또한 상기 패턴화된 다중 적층막은 박막 트랜지스터의 소스(source) 및 드레인(drain) 전극으로 사용되는 것일 수도 있다.
더욱이 상기 박막트랜지스터를 갖는 기판은 박막트랜지스터-액정표시장치(thin film transistor liquid crystal display)용 기판으로 사용되는 것일 수 있다.
게다가 상기 박막트랜지스터를 갖는 기판은 유기 발광 표시 장치(organic light emission diode display)용 기판으로 사용되는 것일 수도 있다.
이하 본 발명을 보다 상세하게 설명한다.
도 2는 일반적인 박막트랜지스터가 적용된 전자기기(예: 유기 발광 표시 장치)의 부분 확대도이다.
도 2에 도시된 바와 같이 박막트랜지스터(20)는 게이트 배선(21)과 연결된 게이트 전극(22), 게이트 전극(22)의 상부에 개재된 반도체층(24), 반도체층(24)의 상부에 데이터 배선(25)과 연결된 소스 전극(26) 및 반도체층(24)의 상부에 소스 전극(26)과 소정 간격 이격된 드레인 전극(28)을 포함한다.
게이트 전극(22), 소스 전극(26) 및 드레인 전극(28)에는 주로 금속 물질이 적용되며, 박막트랜지스터(20)의 게이트 전극(22), 소스 전극(26) 및 드레인 전 극(28)에 적용된 금속 물질로 인한 신호의 지연을 최소화하기 위해 저항이 작은 구리막, 및 티타늄 또는 티타늄 합금막을 포함하는 다중 적층막을 적용할 수 있다.
본 발명은 상기 구리/티타늄 또는 구리/티타늄 합금의 2중 적층막이나, 티타늄/구리/티타늄 또는 티타늄 합금/구리/티타늄 합금의 3중 적층막 등의 다중 적층막을 식각하기 위한 식각액에 관한 것으로, 특히 구리막과, 티타늄막 또는 티타늄 합금막을 일괄적으로 식각하기 위한 식각액에 관한 것이다.
본 발명에 따른 식각액은 불소 이온(F- ion) 공급원; 과산화수소(H2O2); 황산염; 인산염; 아졸계 화합물 및 용매를 포함하며, 바람직하게는 상기 불소 이온 공급원의 농도는 0.01중량% 내지 10중량%이고, 상기 과산화수소의 농도는 1중량% 내지 20중량%이고, 상기 황산염의 농도는 0.1중량% 내지 10중량%이고, 상기 인산염의 농도는 0.1중량% 내지 10중량%이고, 상기 아졸계 화합물의 농도는 0.01중량% 내지 5중량%이며, 나머지는 용매인 것이 바람직하다.
여기서 상기 불소 이온 공급원은 하기의 반응식 1과 같은 화학 반응으로 티타늄 또는 티타늄 합금의 식각에 관여한다.
[반응식 1]
Ti + 4HF = TiF4
상기 반응식 1에 있어서, 티타늄이 불소 이온과 쉽게 반응하여 플루오르화 티타늄(TiF4)이 생성되면서 식각된다.
불소 이온 공급원은 상기와 같이 불화수소(HF) 이외에도, 불화암모늄(NH4F), 불화수소암모늄(NH4HF2), 불화칼륨(KF) 및 불화나트륨(NaF)을 포함하는 군으로부터 선택되는 어느 하나 또는 둘 이상의 불화물을 통하여 제공되는 것이 바람직하며, 이 불화물이 수용액 상태로 되면 물에 해리되어 불소 이온을 생성시킨다. 본 발명의 식각액에 있어서는 불소 이온 공급원의 농도가 0.01중량% 미만이면 티타늄 또는 티타늄 합금 식각 속도(etch rate)가 너무 느리고 10중량%를 초과하면 너무 빨라지는 문제점이 생긴다. 보다 바람직하게는 식각액중의 불소이온 공급원의 농도는 0.1 내지 5중량%인 것이 좋다.
상기 과산화수소는 하기의 반응식 2 및 반응식 3과 같은 화학 반응으로 구리의 식각에 관여한다.
[반응식 2]
Cu + H2O2 = CuO + H2O
[반응식 3]
2Cu + H2O2 = 2CuO + H2↑
과산화수소는 상기 반응식 2 및 반응식 3과 같이, 과산화수소에 함유된 산소(O)와 구리가 서로 반응하여 산화구리(CuO)와 물(H2O) 또는 수소가스(H2)가 생성된다. 즉, 구리를 산화구리로 만들어주는 역할을 하는 것이다. 여기서 과산화수소의 농도는 1중량% 내지 20중량%인 것이 바람직하며, 과산화수소의 농도가 1중량% 미만인 경우에는 구리의 식각 속도가 너무 느리고, 20중량%를 초과하는 경우에는 너무 빨라진다. 보다 바람직하게는 식각액중의 과산화수소의 농도는 3 내지 10중량%인 것이 좋다.
상기 황산염은 구리의 식각 속도를 조절하는 데 관여한다. 즉, 구리의 식각을 억제하기 위해 첨가한다.
상기 황산염은 A2SO4 또는 AHSO4의 화학식으로 표시되는 화합물이며, 상기 A는 칼륨(K) 및 나트륨(Na)을 포함하는 주기율표 1족의 알칼리금속; 칼슘(Ca) 및 바륨(Ba)을 포함하는 주기율표 2족의 알칼리토금속; 암모늄 이온(NH4 +); 및 이들의 유도체로 된 군으로부터 선택되는 어느 하나인 것을 사용할 수 있다. 바람직하게는 KHSO4, NaHSO4, CaSO4, BaSO4, (NH4)HSO4 및 이들의 혼합물로 이루어진 군에서 선택되는 것을 사용할 수 있다. 본 발명에서 상기 황산염의 농도는 0.1중량% 내지 10중량%이 바람직하고, 0.1중량% 미만인 경우에는 구리의 식각 속도를 충분히 억제하지 못하며, 10중량%를 초과하는 경우에는 구리 식각 속도를 너무 느리게 하는 문제점이 있다. 보다 바람직하게는 식각액중의 황산염의 농도는 0.5 내지 5중량%인 것이 좋다.
상기 인산염은 구리의 식각에 관여하며, 인산염의 농도가 증가할수록 구리의 식각 속도는 빨라진다.
상기 인산염은 BxHyPO4의 화학식으로 표시되는 화합물이며, 상기 x 및 y는 0 내지 3의 정수이고, x+y=3이며, 상기 B는 칼륨(K) 및 나트륨(Na)을 포함하는 주기율표 1족의 알칼리금속; 칼슘(Ca) 및 바륨(Ba)을 포함하는 주기율표 2족의 알칼리토금속; 암모늄 이온(NH4 +); 및 이들의 유도체로 이루어진 군에서 선택되는 어느 하나를 사용할 수 있다. 바람직하게는 K2HPO4, Na2HPO4, CaHPO4, BaHPO4, (NH4)H2PO4 , (NH4)3PO4 , 및 이들의 혼합물로 이루어진 군에서 선택되는 것을 사용할 수 있다. 또한 상기 인산염의 농도는 0.1중량% 내지 10중량%인 것이 바람직하고, 인산염의 농도가 0.1중량% 미만인 경우에는 구리의 식각 속도가 너무 빠르고, 10중량%를 초과하는 경우에는 너무 느리다. 보다 바람직하게는 식각액중의 인산염의 농도는 0.5 내지 7중량%인 것이 좋다.
상기 아졸계 화합물은 구리의 반응 억제제(Cu inhibitor)로 작용한다.
상기 아졸계 화합물로는 메틸이미다졸(C4H6N2) 등과 같은 알킬이미다졸(이때 알킬은 탄소수 1 내지 7의 알킬이다); 피라졸(NHNH2); 톨리트리아졸(CH3N3); 벤조트리아졸(C6H5N3); 아미노테트라졸(CH3N5); 및 이들의 혼합물로 이루어진 군에서 선택되는 것을 사용할 수 있다. 또한 상기 아졸계 화합물의 농도는 0.01중량% 내지 5중량%인 것이 바람직하며, 식각액 내에 아졸계 화합물의 농도가 0.01중량% 미만이면 구리 반응 억제 효과가 미미하고 5중량%를 초과하면 구리의 식각 속도가 너무 느려지는 문제가 있다. 보다 바람직하게는 식각액중의 아졸계 화합물의 농도는 0.5 내지 3중량%인 것이 좋다.
또한 상기 용매로는 순수 또는 초순수를 사용하는 것이 바람직하다.
이처럼 식각액에 구리의 식각에 의해 생성된 구리 이온이 또다시 식각 반응에 관여하지 못하게 함으로써, 기판의 식각 처리 매수에 대한 식각 성능의 저하를 최소화하여 다중 적층막의 패턴 프로파일을 균일하게 하고, 수율 증대 및 원가 절감이 가능한 것이다.
본 발명에 따른 조성을 갖는 식각액으로는 두께 1,000Å 내지 10,000Å의 구리막, 및 10Å 내지 2,000Å의 티타늄 또는 티타늄 합금막을 포함하는 다중 적층막을 식각하는 것이 바람직하다.
구체적으로는 상기 다중 적층막은 구리막/티타늄막의 2중막, 구리막/티타늄 합금막의 2중막, 티타늄막/구리막/티타늄막의 3중 적층막, 티타늄 합금막/구리막/티타늄 합금막의 3중 적층막, 및 티타늄막/티타늄 합금막/구리막/티타늄 합금막/티타늄막의 5중 적층막으로 이루어진 군에서 선택되는 것이 바람직하다.
또한 상기 티타늄 합금막은 Ti-M 합금(상기 M은 Ni 등과 같은 전이 금속이다)막이다.
또한, 본 발명은 박막트랜지스터를 갖는 기판의 제조 방법에 관한 것으로, 기판 상에 티타늄(Ti) 또는 티타늄 합금(Ti alloy)막, 및 구리(Cu)막을 증착하여 다중 적층막을 형성하는 단계; 상기 다중 적층막 상면을 포토레지스트(photoresist)를 이용하여 선택적으로 마스킹(masking)하는 단계; 상기 마스킹된 다중 적층막을 불소 이온(F- ion) 공급원, 과산화수소(H2O2), 황산염, 인산염, 아졸계 화합물, 및 용매를 포함하는 식각액으로 식각하여 패턴(pattern)을 형성하는 단계를 포함한다.
도3a 내지 도 3e는 본 발명의 일 실시예에 따른 기판의 제조 방법을 순차적으로 도시한 도면이다.
도시된 바와 같이 먼저 기판(100) 위에 티타늄 또는 티타늄 합금막(110) 및 구리막(120)을 순차적으로 2층 이상 증착하여 다중 적층막을 형성한다(도3a). 이때 티타늄막(110)은 전도성이 좋은 구리막(120)과 기판(100)의 밀착성을 향상시키는 역할을 한다. 설명의 편의를 위하여 구리막과 티타늄막을 적용한 게이트 전극을 예시하여 설명하였지만 구리막과 티타늄 합금막을 적용한 경우도 가능하다.
상기 다중 적층막은 앞서 설명한 바와 같다.
상기 구리막의 두께는 1,000Å 내지 10,000Å인 것이 바람직하며, 보다 바람직하게는 2,000Å 내지 5,000Å인 것이 좋다. 구리막의 두께가 1,000Å 미만이면 전류의 전달이 원활하지 않고 10,000Å을 초과하면 식각이 어려워서 바람직하지 않다.
또한 티타늄 또는 티타늄 합금막의 두께는 10Å 내지 2,000Å인 것이 바람직하고, 보다 바람직하게는 40Å 내지 700Å인 것이 좋다. 티타늄 또는 티타늄 합금막이 10Å 미만이면 공정상 증착 두께를 균일하게 맞추기 어렵고 2,000Å을 초과하면 상부에 형성시킬 적층막들의 두께도 불필요하게 두꺼워져야 하므로 경제적이지 않다.
다음으로 기판(100) 위에 적층된 다중 적층막의 상면에 포토레지스트를 전면 에 도포하고(도 3b), 이를 선택적으로 노광(exposure) 및 현상하여(develop) 게이트 전극이 형성될 부분에 포토레지스트 패턴(132)을 형성시켜 구리막(120)을 마스킹하여 보호한다(도 3c).
그 다음 마스킹된 구리막(120) 및 티타늄막(110)을 식각액을 이용하여 일괄적으로 식각한다(도 3d). 여기서 사용되는 본 발명의 식각액은 불소 이온 공급원, 과산화수소, 황산염, 인산염 및 아졸계 화합물을 포함하는 것으로 앞서 설명한 바와 같다.
마지막으로 게이트 전극 위에 남은 포토레지스트 패턴(132)을 스트리퍼(stripper)를 이용하여 제거하여 게이트 전극(142)을 형성한다(도 3e).
상기 설명에 있어서 티타늄막과 구리막을 적용한 2중 적층막으로 게이트 전극을 형성하는 예를 들어 설명하였으나 이에 한정되는 것은 아니다. 즉, 상기와 같은 방법은 게이트 배선은 물론이고 소스 전극과 데이터 배선 및/또는 드레인 전극을 형성하는 공정에도 같은 방식으로 적용될 수 있으며, 나아가 구리막 및 티타늄막 또는 티타늄 합금막이나, 티타늄막 또는 티타늄 합금막이 더 적층되어 적용될 수 있는 모든 단계에서 사용이 가능하다.
본 발명의 박막트랜지스터를 갖는 기판의 제조 방법은 상기와 같은 조성을 갖는 식각액을 사용하여 다중 적층막을 일괄적으로 식각함으로써 박막트랜지스터 제조 공정의 단계를 줄여, 생산성을 향상하고 제조 원가를 절감하며 불량률을 줄이는 효과가 있다.
상기와 같이 제조된 박막트랜지스터는 박막트랜지스터-액정표시장치 또는 유 기 발광 표시 장치에 적용될 수도 있다. 박막트랜지스터와 이들 표시 장치들의 연결 구조와 제조 방법은 이 분야에 널리 알려져 있는 공지 기술이므로 상세한 설명은 생략하기로 한다.
이하 본 발명의 실시예 및 비교예를 기재한다. 그러나 하기 실시예는 본 발명의 바람직한 일 실시예 일 뿐 본 발명이 하기 실시예에 한정되는 것은 아니다.
실시예 1
유리 기판 위에 200Å의 티타늄막을 증착하고, 그 위에 2000Å의 구리막을 증착하여 적층막을 형성하였다. 그리고 적층막 상에 포토레지스트를 코팅한 후 선택적으로 노광 및 현상하여 식각용 마스크를 형성하였다.
그런 다음 0.3중량%의 NH4F, 6중량%의 H2O2, 3중량%의 KHSO4, 5중량%의 (NH4)H2PO4 및 0.5중량%의 5-아미노테트라졸(5-aminotetrazole)을 초순수에 용해시킨 식각액을 이용하여 회전분무(spray swing) 방식으로 상기 2000Å의 구리막과 200Å의 티타늄막을 일괄 식각하여 식각 현상을 관찰하였다. 이때 식각 온도는 25℃에서 진행하였다.
실시예 2
유리 기판 위에 200Å의 티타늄막을 증착하고, 그 위에 2000Å의 구리막을 증착하여 적층막을 형성하였다. 그리고 적층막 상에 포토레지스트를 코팅한 후 선택적으로 노광 및 현상하여 식각용 마스크를 형성하였다.
0.3중량%의 NH4F, 6중량%의 H2O2, 5중량%의 KHSO4, 3중량%의 (NH4)3PO4 및 0.5 중량%의 5-아미노테트라졸을 초순수에 용해시킨 식각액을 이용하여 회전분무(spray swing) 방식으로 상기 2000Å의 구리막과 200Å의 티타늄막을 일괄 식각하여 식각 현상을 관찰하였다.
실시예 3
유리 기판 위에 500Å의 티타늄막을 증착하고, 그 위에 4000Å의 구리막을 증착한 후 다시 그 위에 500Å의 티타늄막을 증착하여 3중 적층막을 형성하였다. 그리고 적층막 상에 포토레지스트를 코팅한 후 선택적으로 노광 및 현상하여 식각용 마스크를 형성하였다.
0.8중량%의 HF, 10중량%의 H2O2, 1중량%의 KHSO4, 2중량%의 (NH4)H2PO4 및 0.1중량%의 5-아미노테트라졸을 초순수에 용해시킨 식각액을 이용하여 회전분무(spray swing) 방식으로 상기 3중 적층막을 일괄 식각하여 식각 현상을 관찰하였다. 이때 식각 온도는 30℃에서 진행하였다.
실시예 4
유리 기판 위에 500Å의 티타늄막을 증착하고, 그 위에 4000Å의 구리막을 증착한 후 다시 그 위에 700Å의 티타늄막을 증착하여 3중 적층막을 형성하였다. 그리고 적층막 상에 포토레지스트를 코팅한 후 선택적으로 노광 및 현상하여 식각용 마스크를 형성하였다.
0.8중량%의 HF, 10중량%의 H2O2, 1중량%의 KHSO4, 2중량%의 (NH4)H2PO4 및 0.1중량%의 5-아미노테트라졸을 초순수에 용해시킨 식각액을 이용하여 회전분무(spray swing) 방식으로 상기 3중 적층막을 일괄 식각하여 식각 현상을 관찰하였다. 이때 식각 온도는 30℃에서 진행하였다.
실시예 5
유리 기판 위에 500Å의 Ti막, 40Å의 TiN합금막, 4000Å의 Cu막, 40Å의 TiN 합금 막, 500Å의 Ti막을 순차적으로 증착하여 5중 적층막을 형성하였다. 그리고 적층막 상에 포토레지스트를 코팅한 후 선택적으로 노광 및 현상하여 식각용 마스크를 형성하였다.
1중량%의 HF, 10중량%의 H2O2, 1중량%의 KHSO4, 2중량%의 (NH4)H2PO4, 1중량%의 NH4HF2, 및 0.1중량%의 5-아미노테트라졸을 초순수에 용해시킨 식각액을 이용하여 회전분무(spray swing) 방식으로 상기 5중 적층막을 일괄 식각하여 식각 현상을 관찰하였다. 이때 식각 온도는 30℃에서 진행하였다.
실시예 6-8
유리 기판 위에 500Å의 Ti막, 4000Å의 Cu막, 및 500Å의 Ti막을 순차적으로 증착하여 3중 적층막을 형성하였다. 그리고 적층막 상에 포토레지스트를 코팅한 후 선택적으로 노광 및 현상하여 식각용 마스크를 형성하였다.
하기 표 1에 기재된 함량으로 HF, H2O2, KHSO4, (NH4)H2PO4, 및 5-아미노테트라졸을 초순수에 용해시켜 제조한 식각액을 이용하여 회전분무(spray swing) 방식으로 상기 3중 적층막을 일괄 식각하여 식각 현상을 관찰하였다. 이때 식각 온도는 30℃에서 진행하였다.
비교예 1
하기 표 1에 나타난 바와 같이, 1중량%의 HF, 6중량%의 H2O2, 1중량%의 (NH4)H2PO4, 및 0.1중량%의 5-아미노테트라졸을 초순수에 용해시켜 제조한 식각액을 사용하는 것을 제외하고는 상기 실시예 6과 동일한 방법으로 Ti/Cu/Ti의 3중 적층막에 대하여 일괄 식각을 실시하고 식각 현상을 관찰하였다.
식각액 조성
HF H2O2 KHSO4 (NH4)H2PO4 5-아미노테트라졸
비교예 1 1 6 - 1 0.1
실시예 6 1 6 1 1 0.1
실시예 7 1 6 2 1 0.1
실시예 8 1 6 5 1 0.1
상기한 실시예 1 내지 5의 식각액의 다중 적층막에 대한 일괄 식각 실험 후 식각 소요 시간, 경사, 선폭 손실, 경계부 형태, 및 경시 변화를 평가하였다. 그 결과를 하기의 표 2에 나타내었다.
표 2에서 식각 완료 시점(just etch)은 베어 유리 기판(bare glass substrate)이 최초로 노출되는 데 걸리는 시간을 나타내고, 식각시간(etch time)은 원하는 패턴 너비에 도달하여 식각을 종료한 식각시간을 의미한다.
또한 경사(taper)는 전계 방사 주사전자현미경(FE-SEM; field emission scanning electron microscopy) 관찰(inspection)을 통하여 측정된 구리막과 티타늄막 경사면의 각도와 길이를 측정하여 평가하였다.
선폭 손실(CD-loss; critical dimension loss)의 정도는 식각 완료 시점으로부터 60%의 시간 동안 과 식각(over etch)했을 때 선폭(CD; critical dimension)의 감소를 측정한 값이다.
또한 경계부 형태(edge sharpness) 항목은 티타늄막과 구리막의 패턴 양쪽 경계의 하부가 바닥으로 끌리는 정도(tail)을 측정한 것이고, 경시변화는 같은 식각액으로 여러 장의 기판을 식각했을 경우에 끝점 검출 장비(EPD system; end point detection system) 상에 측정된 식각시간이 ±10% 이내로 유지되는 기판의 매수를 나타낸다.
평가 내용 식각내용 경사 (taper) 선폭손실 (CD-loss) 경계부 형태 (Edge sharpness) 경시변화
식각완료 시점 식각시간 각도 길이 60% 과식각 Ti 테일(tail) Ti 길이 Cu 길이 처리매수
[단위] [sec] [sec] [°] [㎛] [㎛] [Å] [㎛] [㎛] [매]
실시예1 42 60 45 0.25 0.5 ~ 100 ~ 0.1 ~ 0.1 > 1000
실시예2 35 60 45 0.25 0.5 ~ 100 ~ 0.1 ~ 0.1 > 600
실시예3 60 80 60~70 ~0.2 1.4 0 <0.2 <0.2 -
실시예4 62 86 60~70 ~0.2 ~1.4 0 <0.2 <0.2 -
실시예5 43 60 50 ~0.2 ~1.4(40% 과식각시) 0 <0.2 <0.2 -
상기 표 2에 나타난 바와 같이, 본 발명의 실시예 1 및 실시예 2는 각각 42초 및 35초 만에 기판의 바닥이 드러났으며, 60초 만에 식각을 종료하였다. 이는 적절한 수준의 식각 속도이다. 또한, 본 발명의 실시예 1 및 실시예 2는 모두 경사면의 각도가 45°이고 길이가 0.25㎛로 적절하였다. 본 발명의 실시예 1 및 실시예 2는 티타늄막 테일(tail)의 높이가 100Å 이하이고, 티타늄막과 구리막의 테일의 길이 또한 0.1㎛ 이하로 작은 값을 갖는 것으로 바람직하다.
실시예 1 내지 5의 식각액의 다중 적층막에 대한 식각 패턴 프로파일을 전계 방사 주사 현미경을 이용하여 관찰하였다. 그 결과를 도 4 내지 9에 나타내었다.
도 4a는 본 발명의 실시예 1에 따른 30% 시간 초과 식각후 포토레지스트의 패턴 프로파일 사진이고, 도 4b는 본 발명의 실시예 1에 따른 30% 시간 초과 식각후 Cu/Ti 적층막을 관찰한 사진이며, 도 4c는 본 발명의 실시예 1에 따른 30% 시간 초과 식각후 Cu/Ti 적층막의 단면을 관찰한 사진이다.
도 5a는 본 발명의 실시예 1에 따른 60% 시간 초과 식각후 포토레지스트의 패턴 프로파일 사진이고, 도 5b는 본 발명의 실시예 1에 따른 60% 시간 초과 식각후 Cu/Ti 적층막을 관찰한 사진이며, 도 5c는 본 발명의 실시예 1에 따른 60% 시간 초과 식각후 Cu/Ti 적층막의 단면을 관찰한 사진이다.
도 6a는 각각 본 발명의 실시예 2에 따른 60초 동안 식각후 포토레지스트의패턴 프로파일의 사진이고, 도 6b는 각각 본 발명의 실시예 2에 따른 70초 동안 식각후 포토레지스트의패턴 프로파일의 사진이다.
도 7a는 본 발명의 실시예 3에 따른 43% 시간 초과 식각후 포토레지스트의 패턴 프로파일 사진이고, 도 7b는 본 발명의 실시예 3에 따른 43% 시간 초과 식각후 Cu/Ti 적층막을 관찰한 사진이며, 도 7c는 본 발명의 실시예 3에 따른 43% 시간 초과 식각후 Cu/Ti 적층막의 단면을 관찰한 사진이다.
도 8a는 본 발명의 실시예 4에 따른 60% 시간 초과 식각후 포토레지스트의 패턴 프로파일 사진이고, 도 8b는 본 발명의 실시예 4에 따른 60% 시간 초과 식각후 Cu/Ti 적층막을 관찰한 사진이며, 도 8c는 본 발명의 실시예 4에 따른 60% 시간 초과 식각후 Cu/Ti 적층막의 단면을 관찰한 사진이다.
도 9a는 본 발명의 실시예 5에 따른 40% 시간 초과 식각후 포토레지스트의 패턴 프로파일 사진이고, 도 9b는 본 발명의 실시예 5에 따른 40% 시간 초과 식각후 Cu/Ti 적층막을 관찰한 사진이며, 도 9c는 본 발명의 실시예 5에 따른 40% 시간 초과 식각후 Cu/Ti 적층막의 단면을 관찰한 사진이다.
도시된 바와 같이, 실시예 1 내지 5는 60%의 시간을 초과하는 식각(over etch) 환경에서도 0.5㎛ 이하의 패턴 너비 감소, 즉 식각시간에 대한 넓은 공정 마진(margin)을 보였다.
실시예 3 및 4의 식각액의 다중 적층막에 대한 식각 효과를 평가하기 위하여과식각에 따른 선폭손실을 관찰하였다. 그 결과를 도 10 및 11에 나타내었다.
도 10은 본 발명의 실시예 3에서의 과식각에 따른 선폭손실을 관찰한 결과를 나타낸 그래프이고, 도 11은 본 발명의 실시예 4에서의 과식각에 따른 선폭손실을 관찰한 결과를 나타낸 그래프이다.
도 10 및 11에 나타난 바와 같이, 본 발명의 실시예 3 및 4에 따른 식각액은 과식각에 따른 선폭손실이 작았다.
상기 실시예 6-8 및 비교예 1의 식각액의 Ti/Cu/Ti의 3중 적층막에 대한 일괄 식각 실험 후, 식각 완료 시점 및 선폭 손실을 평가하였다. 그 결과를 하기의 표 3에 나타내었다.
식각 완료 시점 [sec] 선폭손실(CD-loss) [㎛]
30% 과식각 60% 과식각 100% 과식각
비교예 1 80 0.338 0.501 0.908
실시예 6 50 0.327 0.511 0.679
실시예 7 40 0.161 0.401 0.833
실시예 8 25 0.425 0.871 1.295
상기 표 3에 나타난 바와 같이, 황산염을 포함하는 식각액을 이용한 실시예 6 내지 8의 Ti/Cu/Ti 3중 적층막에 대한 식각과 황산염을 포함하지 않는 식각액을 이용한 비교예 1의 식각은 과식각에 따른 선폭 손실면에서는 차이가 없으나, 식각 시각 시간은 황산염을 포함하는 식각액을 이용한 실시예 6 내지 8의 Ti/Cu/Ti 3중 적층막에 대한 식각 완료 시간이 황산염을 포함하지 않는 식각액을 이용한 비교예 1의 식각에 비해 식각 완료 시간에 비해 짧았으며, 식각액중 황산염의 농도가 높을수록 식각 완료 시간이 짧아졌다.
상기 실시예 1에서의 식각액을 사용하여 같은 형태의 기판을 바꿔가며 계속해서 식각하여 처리 기판 매수에 따른 식각 시간을 측정하였다. 결과를 도 12에 나타내었다.
도 12는 본 발명의 실시예 1에 따른 식각액의 처리 기판 매수에 따른 식각 시간 변화를 관찰한 그래프이다.
도 12에 도시된 바와 같이, 실시예 1의 식각액을 사용하여 식각할 경우 재 사용 가능한 기판의 매수가 1000매 이상으로 측정되었다. 이로부터, 2000Å의 구리막과 200Å의 티타늄막이 형성된 적층막을 1000매 이상 식각하여도 식각 성능을 유지할 수 있어 식각액의 교체 주기를 길게 가져갈 수 있음을 알 수 있다.
상기 실시예 2에서의 식각액에 대해서도 처리 기판 매수에 따른 식각 시간을측정하였다. 결과를 도 13에 나타내었다.
도 13은 실시예 2에서의 식각액의 처리 기판 매수 별 식각 시간에 대한 그래프이다.
도 13에 나타난 바와 같이, 실시예 2에 따른 식각액은 5000Å의 구리막 식각시 600매 이상 식각 성능이 유지되었다. 이를 통하여 2000Å의 구리막 식각시에는 대략 2.5배인 1500매 이상을 처리할 수 있으리라는 예측이 가능하다. 즉, 본 발명은 기판 처리 매수의 증가에 따른 구리막 및 티타늄막의 식각 성능의 불안정성을 해소하였다.
이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
본 발명에 따른 식각액 및 박막트랜지스터를 갖는 기판의 제조 방법은 구리/티타늄 또는 구리/티타늄 합금의 일괄 식각시간에 대한 마진을 넓히고 패턴의 프로파일을 좋게 함으로써 수율을 높이며, 재사용 시에도 균일한 식각 성능을 유지하는 기판의 매수가 증가함으로써, 식각액의 교체 주기를 연장하여 비용을 절감하는 효과가 있다.
또한, 본 발명에 따른 식각액 및 박막트랜지스터를 갖는 기판의 제조 방법은 본 발명이 적용된 전자 기기에 저저항 재료인 구리의 적용을 용이하게 함으로써, 상기 전자 기기가 고개구율 및 고정세 등의 특성을 갖고, RC 지연이 감소된 고품질의 대형 디스플레이로서 제조될 수 있도록 한다.

Claims (24)

  1. 불소 이온(F- ion) 공급원;
    과산화수소(H2O2);
    황산염;
    인산염;
    아졸계 화합물; 및
    용매를 포함하고,
    구리막(Cu), 및 티타늄(Ti) 또는 티타늄 합금(Ti alloy)막을 포함하는 다중 적층막을 일괄적으로 식각하는 식각액.
  2. 제1항에 있어서,
    상기 식각액은 식각액 총 중량에 대하여 불소 이온 공급원 0.01중량% 내지 10중량%, 과산화수소 1중량% 내지 20중량%, 황산염 0.1중량% 내지 10중량%, 인산염 0.1중량% 내지 10중량%, 아졸계 화합물 0.01중량% 내지 5중량% 및 잔부량의 용매를 포함하는 것인 식각액.
  3. 제1항에 있어서,
    상기 불소 이온 공급원은 불화수소(HF), 불화암모늄(NH4F), 불화수소암모 늄(NH4HF2), 불화칼륨(KF), 불화나트륨(NaF), 및 이들의 혼합물을 포함하는 군으로부터 선택되는 것인 특징으로 하는 식각액.
  4. 제1항에 있어서,
    상기 황산염은 AxSO4(여기서 A는 알칼리금속, 알칼리토금속, 암모늄이온(NH4 +) 및 이들의 조합으로 이루어진 군에서 선택되는 것이고, x는 A의 원자가에 따라 달라지며 1 또는 2의 정수임) 또는 AHSO4 (여기서 A는 알칼리금속임)의 화학식으로 표시되는 화합물인 것인 식각액.
  5. 제1항에 있어서,
    상기 인산염은 BxHyPO4의 화학식으로 표시되는 화합물이며,
    상기 x 및 y는 B의 원자가에 따라 달라지며 0 내지 3의 정수이고, x+y= 2 또는 3이고,
    상기 B는 알칼리금속, 알칼리토금속, 암모늄 이온(NH4 +) 및 이들의 조합으로 이루어진 군에서 선택되는 것인 식각액.
  6. 제1항에 있어서,
    상기 아졸계 화합물은 알킬이미다졸, 피라졸(NHNH2), 톨리트리아졸(CH3N3), 벤조트리아졸(C6H5N3), 아미노테트라졸(CH3N5), 및 이들의 혼합물로 이루어진 군에서 선택되는 것인 식각액.
  7. 제1항에 있어서,
    상기 용매는 순수 또는 초순수인 것인 식각액.
  8. 제1항에 있어서,
    상기 구리막의 두께는 1,000Å 내지 10,000Å인 것을 특징으로 하는 식각액.
  9. 제1항에 있어서,
    상기 티타늄 또는 티타늄 합금막의 두께는 10Å 내지 2,000Å인 것을 특징으로 하는 식각액.
  10. 제1항에 있어서,
    상기 다중 적층막은 구리막/티타늄막의 2중막, 구리막/티타늄 합금막의 2중막, 티타늄막/구리막/티타늄막의 3중 적층막, 티타늄 합금막/구리막/티타늄 합금막의 3중 적층막, 및 티타늄막/티타늄 합금막/구리막/티타늄 합금막/티타늄막의 5중 적층막(Ti alloy)로 이루어진 군에서 선택되는 것인 식각액.
  11. 기판 상에 티타늄(Ti) 또는 티타늄 합금(Ti alloy)막, 및 구리(Cu)막을 증착하여 다중 적층막을 형성하는 단계;
    상기 다중 적층막의 상면을 포토레지스트(photoresist)를 이용하여 선택적으로 마스킹(masking)하는 단계;
    상기 마스킹된 다중 적층막을 불소 이온(F- ion) 공급원, 과산화수소(H2O2), 황산염, 인산염, 아졸계 화합물, 및 용매를 포함하는 식각액을 이용하여 일괄적으로 식각하여 패턴(pattern)을 형성하는 단계를 포함하는 박막트랜지스터를 갖는 기판의 제조 방법.
  12. 제11항에 있어서,
    상기 식각액은 식각액 총 중량에 대하여 불소 이온 공급원 0.01중량% 내지 10중량%, 과산화수소 1중량% 내지 20중량%, 황산염 0.1중량% 내지 10중량%, 인산염 0.1중량% 내지 10중량%, 아졸계 화합물 0.01중량% 내지 5중량% 및 잔부량의 용매를 포함하는 것인 박막트랜지스터를 갖는 기판의 제조 방법.
  13. 제11항에 있어서,
    상기 불소 이온 공급원은 불화수소(HF), 불화암모늄(NH4F), 불화수소암모늄(NH4HF2), 불화칼륨(KF), 불화나트륨(NaF), 및 이들의 혼합물로 이루어진 군에서 선택되는 것인 박막트랜지스터를 갖는 기판의 제조 방법.
  14. 제11항에 있어서,
    상기 황산염은 AxSO4(여기서 A는 알칼리금속, 알칼리토금속, 암모늄이온(NH4 +) 및 이들의 조합으로 이루어진 군에서 선택되는 것이고, x는 A의 원자가에 따라 달라지며 1 또는 2의 정수임) 또는 AHSO4(여기서 A는 알칼리금속임)의 화학식으로 표시되는 화합물인 것인 박막트랜지스터를 갖는 기판의 제조 방법.
  15. 제11항에 있어서,
    상기 인산염은 BxHyPO4의 화학식으로 표시되는 화합물이며,
    상기 x 및 y는 B의 원자가에 따라 달라지며 0 내지 3의 정수이고, x+y= 2 또는 3이고,
    상기 B는 알칼리금속, 알칼리토금속, 암모늄 이온(NH4 +) 및 이들의 조합으로이루어진 군에서 선택되는 것인 박막트랜지스터를 갖는 기판의 제조 방법.
  16. 제11항에 있어서,
    상기 아졸계 화합물은 알킬이미다졸, 피라졸(NHNH2), 톨리트리아졸(CH3N3), 벤조트리아졸(C6H5N3), 아미노테트라졸(CH3N5), 및 이들의 혼합물로 이루어진 군에서 선택되는 것인 박막트랜지스터를 갖는 기판의 제조 방법.
  17. 제11항에 있어서,
    상기 용매는 순수 또는 초순수인것인 박막트랜지스터를 갖는 기판의 제조 방 법.
  18. 제11항에 있어서,
    상기 구리 막의 두께는 1,000Å 내지 10,000Å인 것을 특징으로 하는 박막트랜지스터를 갖는 기판의 제조 방법.
  19. 제11항에 있어서,
    상기 티타늄 또는 티타늄 합금막의 두께는 10Å 내지 2,000Å인 것을 특징으로 하는 박막트랜지스터를 갖는 기판의 제조 방법.
  20. 제11항에 있어서,
    상기 패턴화된 다중 적층막은 박막 트랜지스터의 게이트(gate) 전극으로 사용되는 것을 특징으로 하는 박막트랜지스터를 갖는 기판의 제조 방법.
  21. 제11항에 있어서,
    상기 패턴화된 다중 적층막은 박막 트랜지스터의 소스(source) 및/또는 드레인(drain) 전극으로 사용되는 것을 특징으로 하는 박막트랜지스터를 갖는 기판의 제조 방법.
  22. 제11항에 있어서,
    상기 박막트랜지스터를 갖는 기판은 박막트랜지스터-액정표시장치(thin film transistor liquid crystal display)의 기판으로 사용되는 것을 특징으로 하는 박막트랜지스터를 갖는 기판의 제조 방법.
  23. 제11항에 있어서,
    상기 박막트랜지스터를 갖는 기판은 유기 발광 표시 장치(organic light emission diode display)의 기판으로 사용되는 것을 특징으로 하는 박막트랜지스터를 갖는 기판의 제조 방법.
  24. 제11항에 있어서,
    상기 다중 적층막은 구리막/티타늄막의 2중막, 구리막/티타늄 합금막의 2중막, 티타늄막/구리막/티타늄막의 3중 적층막, 티타늄 합금막/구리막/티타늄 합금막의 3중 적층막, 및 티타늄막/티타늄 합금막/구리막/티타늄 합금막/티타늄막의 5중 적층막로 이루어진 군에서 선택되는 것인 박막트랜지스터를 갖는 기판의 제조 방법.
KR1020070048182A 2007-05-17 2007-05-17 식각액, 및 이를 이용한 박막트랜지스터를 갖는 기판의제조 방법 KR100839428B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020070048182A KR100839428B1 (ko) 2007-05-17 2007-05-17 식각액, 및 이를 이용한 박막트랜지스터를 갖는 기판의제조 방법
TW097106207A TWI383068B (zh) 2007-05-17 2008-02-22 蝕刻劑及使用其製造包括薄膜電晶體電子元件方法
CN2008100868254A CN101307444B (zh) 2007-05-17 2008-03-19 蚀刻剂和利用其制造包括薄膜晶体管的电子装置的方法
US12/079,008 US7737033B2 (en) 2007-05-17 2008-03-24 Etchant and method for fabricating electric device including thin film transistor using the same
EP08251301A EP1992720B1 (en) 2007-05-17 2008-04-03 Etchant and method for fabricating electric device including thin film transistor using the same
JP2008105853A JP4843637B2 (ja) 2007-05-17 2008-04-15 エッチング液、及びこれを用いた薄膜トランジスタを含む電子素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070048182A KR100839428B1 (ko) 2007-05-17 2007-05-17 식각액, 및 이를 이용한 박막트랜지스터를 갖는 기판의제조 방법

Publications (1)

Publication Number Publication Date
KR100839428B1 true KR100839428B1 (ko) 2008-06-19

Family

ID=39708333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070048182A KR100839428B1 (ko) 2007-05-17 2007-05-17 식각액, 및 이를 이용한 박막트랜지스터를 갖는 기판의제조 방법

Country Status (6)

Country Link
US (1) US7737033B2 (ko)
EP (1) EP1992720B1 (ko)
JP (1) JP4843637B2 (ko)
KR (1) KR100839428B1 (ko)
CN (1) CN101307444B (ko)
TW (1) TWI383068B (ko)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011010872A2 (ko) * 2009-07-22 2011-01-27 동우 화인켐 주식회사 금속 배선 형성을 위한 식각액 조성물
KR20110009495A (ko) * 2009-07-22 2011-01-28 동우 화인켐 주식회사 금속 배선 형성을 위한 식각액 조성물
WO2011010877A3 (ko) * 2009-07-22 2011-06-03 동우 화인켐 주식회사 금속 배선 형성을 위한 식각액 조성물
WO2011136594A2 (ko) * 2010-04-30 2011-11-03 동우 화인켐 주식회사 구리와 티타늄을 포함하는 금속막용 식각액 조성물
KR20120127432A (ko) * 2010-01-28 2012-11-21 샤프 가부시키가이샤 구리/티타늄계 다층 박막용 에칭액
US8377325B2 (en) 2010-03-18 2013-02-19 Samsung Display Co., Ltd. Etchant for metal wiring and method for manufacturing metal wiring using the same
KR20140082419A (ko) * 2012-12-24 2014-07-02 동우 화인켐 주식회사 박막 트랜지스터의 어레이 형성 방법
US8801958B2 (en) 2010-03-30 2014-08-12 Samsung Electronics Co., Ltd. Titanium etchant composition and method of forming a semiconductor device using the same
KR101456930B1 (ko) * 2008-06-27 2014-10-31 동우 화인켐 주식회사 식각액 조성물
KR101560000B1 (ko) 2009-02-06 2015-10-13 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR101621549B1 (ko) 2009-11-18 2016-05-16 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR101733804B1 (ko) 2009-08-20 2017-05-08 동우 화인켐 주식회사 금속 배선 형성을 위한 식각액 조성물
KR101813719B1 (ko) 2011-07-19 2017-12-29 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조 방법
KR101825493B1 (ko) 2010-04-20 2018-02-06 삼성디스플레이 주식회사 금속 배선용 식각액 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101495683B1 (ko) * 2008-09-26 2015-02-26 솔브레인 주식회사 액정표시장치의 구리 및 구리/몰리브데늄 또는 구리/몰리브데늄합금 전극용 식각조성물
KR20110123025A (ko) * 2010-05-06 2011-11-14 삼성전자주식회사 금속 배선 식각액 및 이를 이용한 금속 배선 형성 방법
CN102985596B (zh) 2010-06-18 2016-08-10 三菱瓦斯化学株式会社 用于包含铜层和钼层的多层结构膜的蚀刻液
CN102955301B (zh) * 2011-08-19 2015-12-16 乐金显示有限公司 用于液晶显示装置的阵列基板及其制造方法
KR101850066B1 (ko) * 2011-11-01 2018-04-19 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판의 제조방법
JP2013105916A (ja) * 2011-11-14 2013-05-30 Panasonic Corp 配線基板の製造方法及び半導体素子の製造方法
KR20130081492A (ko) * 2012-01-09 2013-07-17 삼성디스플레이 주식회사 금속 패턴의 형성 방법 및 표시 기판의 제조 방법
JP6180298B2 (ja) * 2013-11-27 2017-08-16 株式会社Adeka エッチング液組成物及びエッチング方法
US10920143B2 (en) 2015-08-26 2021-02-16 Adeka Corporation Etching liquid composition and etching method
US20180237923A1 (en) 2015-08-26 2018-08-23 Adeka Corporation Etching liquid composition and etching method
CN106328544A (zh) * 2016-08-24 2017-01-11 浙江德汇电子陶瓷有限公司 氮化物陶瓷覆铜板的图形化方法及氮化物陶瓷覆铜板
KR20190027019A (ko) * 2017-09-04 2019-03-14 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 금속 패턴과 박막 트랜지스터 기판 제조 방법
KR102109339B1 (ko) * 2017-12-15 2020-05-12 (주)비에스엠신소재 무전해-전해도금법을 이용하여 자화율이 향상된 고전도성 섬유를 제조하는 방법
CN114639600B (zh) * 2020-12-16 2024-09-24 京东方科技集团股份有限公司 薄膜图案化的方法和显示面板的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050000682A (ko) * 2003-06-24 2005-01-06 엘지.필립스 엘시디 주식회사 구리(또는 구리합금층)를 포함하는 이중금속층을 일괄식각하기위한 식각액

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3974305B2 (ja) * 1999-06-18 2007-09-12 エルジー フィリップス エルシーディー カンパニー リミテッド エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器
KR100415617B1 (ko) 2001-12-06 2004-01-24 엘지.필립스 엘시디 주식회사 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법
KR100456373B1 (ko) 2001-12-31 2004-11-09 엘지.필립스 엘시디 주식회사 구리 또는 구리/티타늄 식각액
KR100795364B1 (ko) * 2004-02-10 2008-01-17 삼성전자주식회사 반도체 기판용 세정액 조성물, 이를 이용한 세정 방법 및도전성 구조물의 제조 방법
KR20050110470A (ko) * 2004-05-19 2005-11-23 테크노세미켐 주식회사 반도체 기판용 세정액 조성물, 이를 이용한 반도체 기판세정방법 및 반도체 장치 제조 방법
KR101174767B1 (ko) * 2005-03-10 2012-08-17 솔브레인 주식회사 금속배선 식각용액을 이용한 액정표시장치의 제조방법
KR101199533B1 (ko) * 2005-06-22 2012-11-09 삼성디스플레이 주식회사 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
JP5559956B2 (ja) * 2007-03-15 2014-07-23 東進セミケム株式会社 薄膜トランジスタ液晶表示装置のエッチング液組成物

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050000682A (ko) * 2003-06-24 2005-01-06 엘지.필립스 엘시디 주식회사 구리(또는 구리합금층)를 포함하는 이중금속층을 일괄식각하기위한 식각액

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101456930B1 (ko) * 2008-06-27 2014-10-31 동우 화인켐 주식회사 식각액 조성물
KR101560000B1 (ko) 2009-02-06 2015-10-13 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20110009495A (ko) * 2009-07-22 2011-01-28 동우 화인켐 주식회사 금속 배선 형성을 위한 식각액 조성물
WO2011010872A3 (ko) * 2009-07-22 2011-04-21 동우 화인켐 주식회사 금속 배선 형성을 위한 식각액 조성물
WO2011010877A3 (ko) * 2009-07-22 2011-06-03 동우 화인켐 주식회사 금속 배선 형성을 위한 식각액 조성물
WO2011010872A2 (ko) * 2009-07-22 2011-01-27 동우 화인켐 주식회사 금속 배선 형성을 위한 식각액 조성물
KR101602499B1 (ko) 2009-07-22 2016-03-11 동우 화인켐 주식회사 금속 배선 형성을 위한 식각액 조성물
KR101733804B1 (ko) 2009-08-20 2017-05-08 동우 화인켐 주식회사 금속 배선 형성을 위한 식각액 조성물
KR101621549B1 (ko) 2009-11-18 2016-05-16 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR20120127432A (ko) * 2010-01-28 2012-11-21 샤프 가부시키가이샤 구리/티타늄계 다층 박막용 에칭액
KR101709925B1 (ko) 2010-01-28 2017-02-27 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 구리/티타늄계 다층 박막용 에칭액
US8377325B2 (en) 2010-03-18 2013-02-19 Samsung Display Co., Ltd. Etchant for metal wiring and method for manufacturing metal wiring using the same
US8801958B2 (en) 2010-03-30 2014-08-12 Samsung Electronics Co., Ltd. Titanium etchant composition and method of forming a semiconductor device using the same
KR101825493B1 (ko) 2010-04-20 2018-02-06 삼성디스플레이 주식회사 금속 배선용 식각액 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
WO2011136594A2 (ko) * 2010-04-30 2011-11-03 동우 화인켐 주식회사 구리와 티타늄을 포함하는 금속막용 식각액 조성물
WO2011136594A3 (ko) * 2010-04-30 2012-03-01 동우 화인켐 주식회사 구리와 티타늄을 포함하는 금속막용 식각액 조성물
KR101813719B1 (ko) 2011-07-19 2017-12-29 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조 방법
KR20140082419A (ko) * 2012-12-24 2014-07-02 동우 화인켐 주식회사 박막 트랜지스터의 어레이 형성 방법
KR102028578B1 (ko) * 2012-12-24 2019-10-04 동우 화인켐 주식회사 박막 트랜지스터의 어레이 형성 방법

Also Published As

Publication number Publication date
CN101307444B (zh) 2012-11-21
US7737033B2 (en) 2010-06-15
TW200902762A (en) 2009-01-16
EP1992720A1 (en) 2008-11-19
US20090286360A1 (en) 2009-11-19
TWI383068B (zh) 2013-01-21
JP4843637B2 (ja) 2011-12-21
JP2008288575A (ja) 2008-11-27
EP1992720B1 (en) 2011-11-09
CN101307444A (zh) 2008-11-19

Similar Documents

Publication Publication Date Title
KR100839428B1 (ko) 식각액, 및 이를 이용한 박막트랜지스터를 갖는 기판의제조 방법
TWI572745B (zh) 用於含銅金屬薄膜之蝕刻劑組成物以及使用其之蝕刻方法
JP5559956B2 (ja) 薄膜トランジスタ液晶表示装置のエッチング液組成物
KR101174767B1 (ko) 금속배선 식각용액을 이용한 액정표시장치의 제조방법
KR101299131B1 (ko) 박막트랜지스터 액정표시장치의 식각 조성물
KR100480797B1 (ko) 구리 몰리브덴막의 식각속도를 개선한 식각용액 및 그식각방법
KR101770754B1 (ko) 금속 배선 식각액 및 이를 이용한 액정 표시 장치의 제조 방법
KR20140082246A (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR102256930B1 (ko) 식각액 조성물 및 이를 이용한 금속 패턴 제조방법
KR100639594B1 (ko) 평판디스플레이의 박막트랜지스터 형성을 위한 금속 전극용식각액 조성물
KR101923546B1 (ko) 금속막 식각액 조성물 및 이를 이용한 도전 패턴 형성 방법
KR102160296B1 (ko) 금속 배선 형성을 위한 다층막 식각액 조성물
KR101777415B1 (ko) 구리와 티타늄을 포함하는 금속막용 식각액 조성물
KR20110027370A (ko) 구리 배선의 형성을 위한 식각액 조성물
KR101157208B1 (ko) 금속배선막 식각 조성물 및 이를 이용한 금속배선막의 패터닝 방법
CN103764874B (zh) 用于包括铜和钛的金属层的蚀刻液组合物
KR101461180B1 (ko) 비과산화수소형 구리 에칭제
KR101353123B1 (ko) 금속막 식각용액
KR102400569B1 (ko) 인듐산화막 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
KR101300971B1 (ko) 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물
KR100639299B1 (ko) 평판디스플레이의 박막트랜지스터 형성을 위한 금속 전극용식각액 조성물
KR20080016290A (ko) 박막트랜지스터 액정표시장치의 제조공정에 사용되는금속막에 대한 식각액 조성물 및 이를 이용한 식각방법
KR101805186B1 (ko) 구리 배선의 형성을 위한 식각액 조성물
KR101614879B1 (ko) 식각액 조성물, 및 다중금속막 식각 방법
KR20220051612A (ko) 식각액 조성물 및 이를 이용한 표시장치용 어레이 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 12