TWI383068B - 蝕刻劑及使用其製造包括薄膜電晶體電子元件方法 - Google Patents

蝕刻劑及使用其製造包括薄膜電晶體電子元件方法 Download PDF

Info

Publication number
TWI383068B
TWI383068B TW097106207A TW97106207A TWI383068B TW I383068 B TWI383068 B TW I383068B TW 097106207 A TW097106207 A TW 097106207A TW 97106207 A TW97106207 A TW 97106207A TW I383068 B TWI383068 B TW I383068B
Authority
TW
Taiwan
Prior art keywords
present
etchant
concentration
layer
copper
Prior art date
Application number
TW097106207A
Other languages
English (en)
Other versions
TW200902762A (en
Inventor
Gyoo-Chul Jo
Kwang-Nam Kim
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200902762A publication Critical patent/TW200902762A/zh
Application granted granted Critical
Publication of TWI383068B publication Critical patent/TWI383068B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Description

蝕刻劑及使用其製造包括薄膜電晶體電子元件方法 發明背景
本具體實例係關於蝕刻劑及使用該蝕刻劑製造包括薄膜電晶體之電子元件之方法。更明確地說，本具體實例係關於可提供由於高孔徑比及高清晰度而產生之高品質顯示及減少的暫存器－電容器信號延遲(被稱作RC延遲)之蝕刻劑，及使用該蝕刻劑用於製造包括薄膜電晶體之電子元件之方法。
在主動式矩陣液晶顯示器及主動式矩陣有機發光二極體(OLED)顯示器中，薄膜電晶體(TFT)通常用作每一液晶單元或每一像素處之切換元件。
近來，液晶顯示器及有機發光二極體(OLED)顯示器之尺寸有增加之趨勢。因此，對較高解析度有較大要求。具有較高解析度之較大液晶顯示器及OLED顯示器必須需要減小的RC延遲。減小的RC延遲可藉由最小化導線之電阻來實現。
一般而言，使用具有小於12 μ Ω cm之電阻率之鉬(Mo)及具有小於5.5 μ Ω cm之電阻率之鋁(Al)作為薄膜電晶體之導線或電極。因為此等金屬具有高電阻率，所以其傾向於使得難以製造具有較高解析度之較大液晶顯示器及OLED顯示器。因此，因為銅(Cu)具有小於2 .2 μ Ω cm之電阻率，所以其被研究作為替代導線及電極。
然而，雖然銅可應用於薄膜電晶體之所有的閘電極、源電極及汲電極(drain electrode)，但當其應用於閘電極時，其對薄膜電晶體所形成之玻璃基板具有不良的黏附性。此外，當銅應用於源電極及汲電極時，其可能與用作緩衝物之矽(Si)膜反應。因此，當銅應用於閘電極、源電極及/或汲電極時，其不可能用作單一層而是藉由在其下方安置諸如鈦(Ti)之障壁金屬而用作銅/鈦或銅/鈦合金。
用光微影製程及蝕刻方法處理銅/鈦或銅/鈦合金以形成導線及電極。在基板上沉積銅(Cu)層作為第一閘極金屬層。接著，在第一閘極金屬層上沉積鈦(Ti)層或鈦合金層作為第二閘極金屬層。接著，選擇性地圖案化第二閘極金屬層以形成第二閘極圖案，且選擇性地圖案化第一閘極金屬層以形成第一閘極圖案。
第一及第二閘極金屬層之圖案化方法包括於蝕刻方法中。分別蝕刻第一閘極金屬層及第二閘極金屬層。
當銅/鈦或銅/鈦合金不是同時而是分別被蝕刻時，製造過程不僅變得複雜，而且其良率可能劣化。本具體實例不但克服上述問題而且提供額外優點。
一具體實例提供當圖案化在基板上之多層膜時，其可為雙層膜(諸如，銅層/鈦層或銅層/鈦合金層)或三層膜(諸如，鈦層/銅層/鈦層或鈦合金層/銅層/鈦合金層)，可 最小化根據經蝕刻之基板之數目的增加而劣化蝕刻效能之蝕刻劑，且從而以高良率獲得具有均勻圖案輪廓之多層膜，減少製造成本。
另一具體實例提供使用上述之蝕刻劑製造包括薄膜電晶體之電子元件之方法。
根據一具體實例，提供包括氟離子(F－ )源、過氧化氫(H2 O2 )、硫酸鹽、磷酸鹽、以唑為基礎之化合物及溶劑之蝕刻劑。
氟離子源以0.01 wt%至10 wt%之濃度存在，過氧化氫以1 wt%至20 wt%之濃度存在，硫酸鹽以0.1 wt%至10 wt%之濃度存在，磷酸鹽以0.1 wt%至10 wt%之濃度存在，以唑為基礎之化合物以0.01 wt%至5 wt%之濃度存在，且溶劑以其餘量存在。
氟離子源選自由氟化氫(HF)、氟化銨(NH4 F)、氟化氫銨(NH4 HF2 )、氟化鉀(KF)、氟化鈉(NaF)，及其組合所組成之群組。
硫酸鹽為A2 SO4 、AHSO4 或BSO4 之化合物，其中A係選自由鹼金屬、銨離子(NH4 － )及其組合所組成之群組，且B為鹼土金屬。
磷酸鹽為Dx Hy PO4 之化合物，其中x及y為0至3範圍內之整數，x＋y＝3，且D係選自由鹼金屬、鹼土金屬、銨離子(NH4 － )，及其組合所組成之群組。
以唑為基礎之化合物係選自由烷基咪唑(其中烷基為C1至C7烷基)、吡唑、甲苯三唑、苯并三唑、胺基四唑， 及其組合所組成之群組。
溶劑為純水或去離子水。
根據另一具體實例，提供製造包括薄膜電晶體之電子元件之方法，該方法包括藉由沉積鈦(Ti)或鈦合金(Ti合金)及銅(Cu)而形成多層膜；藉由光阻方法在多層膜上形成選擇性遮罩；及使經遮蔽之多層膜受包括氟離子(F－ )源、過氧化氫(H2 O2 )、硫酸鹽、磷酸鹽、以唑為基礎之化合物及溶劑之蝕刻劑處理以形成圖案。
經圖案化之多層膜可用於薄膜電晶體之閘電極。
此外，經圖案化之多層膜可用於薄膜電晶體之源電極或汲電極。
包括薄膜電晶體之基板可用於薄膜電晶體－液晶顯示器(LCD)。
包括薄膜電晶體之基板亦可用於有機發光二極體(OLED)顯示器。
圖1為一件電子設備之局部放大視圖(例如，包括通用薄膜電晶體之有機發光二極體(OLED)顯示器)。
如圖1中所顯示，薄膜電晶體20包括連接至閘極線21之閘電極22、安置於閘電極22上之半導體層24、於半導體層24上連接至資料線25之源電極26，及於半導體層24上從源電極26以預定間隔隔開之汲電極28。
閘電極22、源電極26及汲電極28可由金屬材料製成。 為了最小化由薄膜電晶體20之閘電極22、源電極26及汲電極28之金屬材料造成的信號延遲，應使用具有低電阻之包括銅層及鈦或鈦合金層之多層膜。
習知之蝕刻劑可而造成銅/鈦或銅/鈦合金層之臨界尺寸損失(CD－損失)，其取決於經蝕刻基板之數目。此外，臨界尺寸損失(CD－損失)速率可不以特定速率增加。
因此，習知之蝕刻劑具有問題：不均勻地控制包括銅層及鈦或鈦合金層之多層膜之圖案輪廓，而且亦減小良率及因為其需要頻繁地替換而增加製造成本。
根據具體實例，提供蝕刻劑以蝕刻多層膜。
該蝕刻劑包括氟離子(F－ )源；過氧化氫(H2 O2 )；硫酸鹽；磷酸鹽；以唑為基礎之化合物；及溶劑。氟離子源以自大約0.01 wt%至大約10 wt%之濃度存在，過氧化氫以自大約1 wt%至大約20 wt%之濃度存在，硫酸鹽以自大約0.1 wt%至大約10 wt%之濃度存在，磷酸鹽以自大約0.1 wt%至大約10 wt%之濃度存在，以唑為基礎之化合物以自大約0.01 wt%至大約5 wt%之濃度存在，且溶劑以其餘量存在。
如反應方法1中所顯示，氟離子發揮蝕刻鈦或鈦合金層之作用：[反應方法1]Ti＋4HF＝TiF4 ＋H2 ↑
在反應方法1中，鈦容易與氟離子反應而產生氟化鈦(TiF4 )。
在此具體實例中，藉由選自由氟化銨(NH4 F)、氟化氫銨(NH4 HF2 )、氟化鉀(KF)、氟化鈉(NaF)，及其組合以及上述之氟化氫(HF)所組成之群組之至少一者的氟化物以提供氟離子源。將氟化物在水溶液中分解以產生氟離子。當氟離子源以上文所描述之範圍內之濃度存在時，鈦或鈦合金之蝕刻速率可被充分地抑制。
更佳為，氟離子源以自大約0.1 wt%至大約5 wt%之濃度存在。
如反應方法2及3中所顯示的，過氧化氫發揮蝕刻銅層之作用：[反應方法2]Cu＋H2 O2 ＝CuO＋H2 O [反應方法3]2Cu＋H2 O2 ＝2CuO＋H2 ↑
如反應方法2及3中所顯示的，過氧化氫之氧與銅反應產生氧化銅(CuO)，及水(H2 O)或氫氣(H2 )。銅發揮產生氧化銅之任務。過氧化氫以自大約1 wt%至大約20 wt%之濃度存在。當過氧化氫以上文所描述之濃度範圍 內存在時，銅之蝕刻速率可被充分地抑制。
更佳為，過氧化氫以自大約3 wt%至大約10 wt%之濃度存在。
硫酸鹽控制銅之蝕刻速率。硫酸鹽用於抑制銅蝕刻。
硫酸鹽可為，如A2 SO4 、AHSO4 或BSO4 之化合物，其中A為諸如鉀(K)、鈉(Na)及其組合之鹼金屬；銨(NH4 ＋ )；及其組合，B為諸如鈣(Ca)、鋇(Ba)及其組合之鹼土金屬。較佳為，硫酸鹽係選自由KHSO4 、NaHSO4 、CaSO4 、BaSO4 、(NH4 )HSO4 ，及其組合所組成之群組。硫酸鹽以自大約0.1 wt%至大約10 wt%之濃度存在。當硫酸鹽以上文所描述之濃度範圍內存在時，銅之蝕刻速率可得到充分地抑制。更佳為，硫酸鹽以自大約0.5 wt%至大約5 wt%之濃度存在。
磷酸鹽控制銅之蝕刻速率。當磷酸鹽之濃度增加時，銅之蝕刻速率增加。
磷酸鹽藉由Dx Hy PO4 來表示，其中x及y為0至3範圍內之整數，其中x＋y＝3，D為諸如，例如，鉀(K)、鈉(Na)及其組合之鹼金屬；諸如，例如，鈣(Ca)、鋇(Ba)及其組合之鹼土金屬；銨(NH4 ＋ )；及其組合。較佳為，磷酸鹽選自由K2 HPO4 、Na2 HPO4 、CaHPO4 、BaHPO4 、(NH4 )H2 PO4 、(NH4 )3 PO4 及其組合所組成之群組。磷酸鹽以自大約0.1 wt%至大約10 wt%之濃度存在。當磷酸鹽以上文所描述之濃度範圍內存在時，銅之蝕刻速率可被足夠抑制。更佳為，磷酸鹽以自大約0.5 wt%至大約7 wt%之濃 度存在。
以唑為基礎之化合物充當銅之反應抑制劑(Cu抑制劑)。
以唑為基礎之化合物可為(例如)諸如甲基咪唑(C4 H6 N2 )之烷基咪唑(其中烷基為C1 至C7 烷基)；吡唑；甲苯三唑；苯并三唑；胺基四唑；及其組合。以唑為基礎之化合物以自大約0.01 wt%至大約5 wt%之濃度存在。當以唑為基礎之化合物以上文所描述之濃度範圍內存在時，銅反應及銅之蝕刻速率不可被充分地抑制。更佳為，以唑為基礎之化合物以0.5 wt%至3 wt%之濃度存在。
溶劑可為純水或去離子水。
藉由蝕刻劑產生之銅離子不進行反應，且從而可將根據經蝕刻基板之數目的增加而劣化蝕刻效能最小化，導致以高良率獲得多層膜之均勻圖案特徵，且從而可減少成本。
多層膜具有其中為銅層及鈦或鈦合金層之多層化結構，且可為，例如，銅/鈦雙層膜、銅/鈦合金雙層膜、鈦/銅/鈦三層膜、鈦合金/銅/鈦合金三層膜，及鈦/鈦合金/銅/鈦/鈦合金五層膜。
鈦合金層為Ti－M合金層(其中M為諸如Ni等之過渡金屬)。
根據另一具體實例，提供製造包括薄膜電晶體之電子元件之方法，該方法包括藉由沉積鈦(Ti)或鈦合金(Ti合金)及沉積銅(Cu)而形成多層膜；藉由光阻方法在該 多層膜上形成選擇性遮罩；及使經遮蔽之多層膜受包括氟離子(F－ )、過氧化氫(H2 O2 )、硫酸鹽、磷酸鹽、以唑為基礎之化合物及溶劑之蝕刻劑處理以形成圖案。
圖2A至圖2E展示根據一具體實例之基板之製造方法。
如圖2A中所顯示，將鈦或鈦合金層110及銅層120以不小於2層循序地沉積於基板100上以形成多層膜。鈦層110改良具有優良導電性之銅層120與基板100之間的緊密接觸性。即使出於較佳理解及便於描述之目的描述包括銅層及鈦層之閘電極，亦可應用包括銅層及鈦合金層之閘電極。
多層膜與上述之多層膜相同。
以自大約1000至大約10000之厚度形成銅，較佳以自大約2000至大約5000之厚度形成銅。當銅層具有上文所描述之範圍內之厚度時，電流平順地轉移且蝕刻為容易的。
以自大約10至大約2000之厚度形成鈦或鈦合金層，較佳以自大約40至大約700之厚度形成鈦或鈦合金層。當鈦或鈦合金層具有上文所描述之範圍內之厚度時，可獲得均勻沉積厚度，且在鈦或鈦合金層上之上層不需要厚。
隨後，將光阻130塗佈在安置於基板100上之多層膜之整個上表面(圖2B)，且使光阻130經選擇性曝光及顯影以形成用於閘電極之光阻圖案132，以便藉由遮蔽多層 膜而保護多層膜(圖2C)。
藉由蝕刻劑蝕刻經遮蔽之多層膜(圖2D)。在此，蝕刻劑與上述包括氟離子、過氧化氫、硫酸鹽、磷酸鹽及以唑為基礎之化合物之蝕刻劑相同。
使用去除劑將保留在閘電極上之光阻圖案132移除以形成閘電極142(圖2E)。
在上述描述中，描述閘電極之形成以作為實例，但本具體實例不限於此閘電極之形成。該蝕刻方法可應用於源電極及資料線及/或汲電極以及閘電極。此外，該蝕刻方法可應用於包括銅層及鈦或鈦合金層之層之圖案形成的所有製程。
製造包括薄膜電晶體之電子元件之方法可藉由使用具有上述組成之蝕刻劑以批次蝕刻多層膜，且因此可減少薄膜電晶體之製程步驟，導致生產率之改良及成本及劣率之減少。
經製造之薄膜電晶體可應用於薄膜電晶體液晶顯示器(LCD)或有機發光二極體(OLED)顯示器。薄膜電晶體與上述顯示器元件之連接結構及製造元件之方法為本具體實例所屬之技術中所熟知的，且因此不提供其詳細描述。
以下實施例更詳細地說明本具體實例。然而，應瞭解的是本具體實例不受此等實施例限制。
實施例1
在玻璃基板上沉積200鈦層，且在鈦層上沉積2000銅層以形成雙層。接著，在按次序沉積有雙層之玻璃基板 上塗佈光阻。將所得產物選擇性地曝光及顯影以形成用於在該等層上蝕刻之遮罩。藉由將0.3wt%之NH4 F、6wt%之H2 O2 、3wt%之NaHSO4 、5wt%之(NH4 )H2 PO4 及0.5wt%之5－胺基四唑溶解於去離子水中來製備蝕刻劑。藉由以噴霧擺動方法(spray swing method)使用蝕刻劑來同時蝕刻200鈦及2000銅層。在25℃下進行該蝕刻。
實施例2
在玻璃基板上沉積200鈦層，且在鈦層上沉積2000銅層以形成雙層。接著，在按次序沉積有雙層之玻璃基板上塗佈光阻。將所得產物選擇性地曝光及顯影以形成用於在該雙層上蝕刻之遮罩。藉由將0.3wt%之NH4 F、6wt%之H2 O2 、5wt%之KHSO4 、3wt%之(NH4 )3 PO4 及0.5wt%之5－胺基四唑溶解於去離子水中來製備蝕刻劑。藉由以噴霧擺動方法使用蝕刻劑來同時蝕刻該雙層。
實施例3
在玻璃基板上循序地沉積500鈦層、4000銅層及500鈦層以形成三層。接著，在按次序沉積有三層之玻璃基板上塗佈光阻。將所得產物選擇性地曝光及顯影以形成用於在該三層上蝕刻之遮罩。藉由將0.8wt%之HF、10wt%之H2 O2 、1wt%之KHSO4 、2wt%之(NH4 )H2 PO4 及0.1wt%之5－胺基四唑溶解於去離子水中來製備蝕刻劑。藉由以噴霧擺動方法使用蝕刻劑來同時蝕刻該三層。在30℃下進行該蝕刻。
實施例4
在玻璃基板上循序地沉積500鈦層、4000銅層及700鈦層以形成三層。接著，在按次序沉積有三層之玻璃基板上塗佈光阻。將所得產物選擇性地曝光及顯影以形成用於在該三層上蝕刻之遮罩。藉由將0.8wt%之HF、10wt%之H2 O2 、1wt%之KHSO4 、2wt%之(NH4 )H2 PO4 及0.1wt%之5－胺基四唑溶解於去離子水中來製備蝕刻劑。藉由以噴霧擺動方法使用蝕刻劑來同時蝕刻該三層。在30℃下進行該蝕刻。
實施例5
在玻璃基板上循序地沉積500鈦層、40Ti－Ni合金層、4000銅層、40Ti－Ni合金層及700鈦層以形成五層。接著，在按次序沉積有五層之玻璃基板上塗佈光阻。將所得產物選擇性地曝光及顯影以形成用於在該五層上蝕刻之遮罩。藉由將1wt%之HF、10wt%之H2 O2 、1wt%之KHSO4 、2wt%之(NH4 )H2 PO4 、1wt%之NH4 HF2 及0.1wt%之5－胺基四唑溶解於去離子水中來製備蝕刻劑。藉由以噴霧擺動方法使用蝕刻劑來同時蝕刻該五層。在30℃下進行該蝕刻。
實施例6至實施例8
在玻璃基板上循序地沉積500鈦層、4000銅層及500鈦層以形成三層。接著，在按次序沉積有三層之玻璃基板上塗佈光阻。將所得產物選擇性地曝光及顯影以形成用於蝕刻該三層之遮罩。
藉由將根據以下表1之量之HF、H2 O2 、KHSO4 、 (NH4 )H2 PO4 及5－胺基四唑溶解於去離子水中來製備蝕刻劑。藉由以噴霧擺動方法使用蝕刻劑來一次性蝕刻該三層。在30℃下進行該蝕刻。
比較實施例1
用如實施 例6中之方法蝕刻該三層，不同之處在於：以噴霧擺動方法使用藉由將如表1中所揭示之1wt%之HF、6wt%之H2 O2 、1wt%之(NH4 )H2 PO4 及0.1wt%之5－胺基四唑溶解於去離子水中而製備的蝕刻劑。在30℃下進行該蝕刻。
在以下表2中提供根據實施 例1至實施 例5之蝕刻劑對多層膜的蝕刻結果，如，蝕刻時間、錐化之程度、臨界尺寸之損失、邊緣銳度，及依時間而定之改變。
參看表2，「剛蝕刻」(just－etching)表示第一次將裸玻璃基板曝露至蝕刻劑所花費的時間，且「蝕刻時間」表示直到蝕刻結束達成所要的圖案所花費的時間。
錐化之程度藉由用場發射掃描電子顯微鏡(FE－SEM) 量測銅及鈦層之斜坡之角度及長度來決定。
藉由量測當進行過度蝕刻超過結束時點60%時所減少的線寬來決定臨界尺寸損失(CD－損失)。
此外，藉由量測當鈦及銅層兩者之邊緣在底部上拖曳時所形成之尾部之長度來決定邊緣銳度，且「依時間而定之改變」表示當用相同蝕刻劑蝕刻數片基板時可將由端點偵測系統(EPD系統)量測之蝕刻時間維持在±10%內之基板薄片的數目。
參看表2，將實施例1及實施例2之基板之底部分別花費42秒及35秒以曝露，且蝕刻結束花費60秒。其蝕刻速率均適當。
實施例1及實施例2之基板之錐化程度均具有45°之角度及0.25 μm之長度。
實施例1及實施例2之邊緣銳度顯示小於100之尾部高度，且鈦及銅層具有小於0.1 μm之長度。
藉由用場發射掃描電子顯微鏡(FE－SEM)量測以決定使用根據實施例1至實施例5之蝕刻劑所蝕刻之多層膜的圖案輪廓。結果提供於圖3至圖8中。
圖3A為過度蝕刻相對於根據本具體實例之實施例1的30%時間時之光阻之圖案輪廓的相片，圖3B為過度蝕刻相對於根據本具體實例之實施例1的30%時間時之Cu/Ti層之相片，且圖3C為過度蝕刻相對於根據本具體實例之實施例1的30%時間時之Cu/Ti層之剖視圖。
圖4A為過度蝕刻相對於根據本具體實例之實施例1的60%時間時之光阻之圖案輪廓的相片，圖4B為過度蝕刻相對於根據本具體實例之實施例1的60%時間時之Cu/Ti層之相片，且圖4C為過度蝕刻相對於根據本具體實例之實施例1的60%時間時之Cu/Ti層之剖視圖。
圖5A為根據本具體實例之實施例2之當蝕刻60秒時之光阻之圖案輪廓的相片，且圖5B為根據本具體實例之實施例2之當蝕刻70秒時之光阻之圖案輪廓的相片。
圖6A為過度蝕刻相對於根據本具體實例之實施例3的43%時間時之光阻之圖案輪廓的相片，圖6B為過度蝕刻相對於根據本具體實例之實施例3的43%時間時之Cu/Ti層之相片，且圖6C為過度蝕刻相對於根據本具體實例之 實施例3的43%時間時之Cu/Ti層之剖視圖。
圖7A為過度蝕刻相對於根據本具體實例之實施例4的60%時間時之光阻之圖案輪廓的相片，圖7B為過度蝕刻相對於根據本具體實例之實施例4的60%時間時之Cu/Ti層之相片，且圖7C為過度蝕刻相對於根據本具體實例之實施例4的60%時間時之Cu/Ti層之剖視圖。
圖8A為過度蝕刻相對於根據本具體實例之實施例5的當關於時間過度蝕刻40%時間時之光阻之圖案輪廓的相片，圖8B為過度蝕刻相對於根據本實例之實施例5的40%時間時之Cu/Ti層之相片，且圖8C為過度蝕刻相對於根據本具體實例之實施例1的60%時間時之Cu/Ti層之剖視圖。
如圖4至圖9中所顯示的，當實施例1至實施例5為60%過度蝕刻時，其具有小於0.5 μm之圖案寬度減小量；亦即，與蝕刻時間相對之較大製程範圍。
量測過度蝕刻時之臨界尺寸損失以便評估實施例3及實施例4中之蝕刻劑對多層膜之蝕刻效應。其結果提供於圖9及圖10中。
圖9為本具體實例之實施例3中過度蝕刻時之臨界尺寸損失之圖表，且圖10為本具體實例之實施例4中過度蝕刻時之臨界尺寸損失之圖表。
如圖9及圖10中所顯示的，實施例3及實施例4中過度蝕刻時之臨界尺寸損失為小的。
對根據實施例6至8及比較實施例1之Ti/Cu/Ti三層 的諸如蝕刻時間及CD－損失之批次蝕刻結果提供於以下表3中。
如表3中所顯示的，實施例6至8中包括硫酸鹽之蝕刻劑具有與比較實施例1之蝕刻劑相同的CD－損失蝕刻效應。然而，當藉由使用實施例6至8中包括硫酸鹽之蝕刻劑蝕刻Ti/Cu/Ti三層時，蝕刻時間比較實施例1之蝕刻時間為短。同樣地，當蝕刻劑中之硫酸鹽之含量增加時，蝕刻時間減少。
重複實施例1中之蝕刻方法同時連續地供應相同種類之基板。根據實施例1量測取決於經蝕刻基板之數目而定的蝕刻時間，且將結果提供於圖11中。
圖11為顯示根據本具體實例之實施例1取決於經蝕刻基板之數目而定的蝕刻時間之圖表。
如圖11中所顯示的，實施例1之蝕刻劑能夠藉由重新使用相同蝕刻劑而蝕刻1000片以上之基板。即使當蝕刻1000片以上之沉積有2000銅層及200鈦層之基板時，蝕刻劑仍可使用，其保證了較長之替換週期。
根據實施例2量測取決於經蝕刻基板之數目而定的蝕刻時間，且將結果提供於圖12中。
圖12為顯示根據本具體實例之實施例2取決於經蝕刻基板之數目而定的蝕刻時間之圖表。
如圖12中所顯示的，當使用根據本具體實例之實施例2之蝕刻劑以蝕刻5000銅層時，其可在600片以上維持蝕刻效能。基於此結果，當使用該蝕刻劑以蝕刻2000銅層時，該蝕刻劑可蝕刻1500片以上，此為5000之銅層的2.5倍。本具體實例可解決當經蝕刻之基板之數目增加時對銅及鈦層之不穩定的蝕刻效能。
因此，根據本具體實例之蝕刻劑及製造具有薄膜電晶體之電子元件之方法可具有延長用於批次蝕刻具有被銅層及鈦或鈦合金層多層化之結構之多層膜的蝕刻劑之使用時間的效果，從而將該蝕刻劑重複使用以蝕刻基板之薄片且從而延遲蝕刻劑之替換週期時，藉由改良圖案輪廓而增加良率，及藉由維持均勻蝕刻效能而減少製造成本。
此外，根據本具體實例之蝕刻劑及製造具有薄膜電晶體之電子元件之方法可簡化具有低電阻之銅對於電子元件之應用，且從而改良該電子元件可具有諸如孔徑比、高清晰度及其類似者之特徵，及亦可具有減少的暫存器－電容器信號延遲。因此，可將電子元件製造為大尺寸的且具有高品質。
雖然已結合當前被考慮為實際例示之具體實例以描述本具體實例，但應瞭解的是本具體實例不限於所揭示之具 體實例，而相反的，本具體實例意欲涵蓋包括於附加申請專利範圍之精神及範疇內之各種修改及均等配置。
20‧‧‧薄膜電晶體
21‧‧‧閘極線
22‧‧‧閘電極
24‧‧‧半導體層
25‧‧‧資料線
26‧‧‧源電極
28‧‧‧汲電極
100‧‧‧基板
110‧‧‧鈦或鈦合金層
120‧‧‧銅層
130‧‧‧光阻
132‧‧‧光阻圖案
142‧‧‧閘電極
圖1為一件包括通用薄膜電晶體之電子設備之局部放大視圖。
圖2A至圖2E展示根據一具體實例之基板之製造方法。
圖3A為過度蝕刻相對於根據本具體實例之實施例1的30%時間時之光阻之圖案輪廓的相片。
圖3B為過度蝕刻相對於根據本具體實例之實施例1的30%時間時之Cu/Ti層之相片。
圖3C為過度蝕刻相對於根據本具體實例之實施例1的30%時間時之Cu/Ti層之剖視圖。
圖4A為過度蝕刻相對於根據本具體實例之實施例1的60%時間時之光阻之圖案輪廓的相片。
圖4B為過度蝕刻相對於根據本具體實例之實施例1的60%時間時之Cu/Ti層之相片。
圖4C為過度蝕刻相對於根據本具體實例之實施例1的60%時間時之Cu/Ti層之剖視圖。
圖5A為根據本具體實例之實施例2的當蝕刻歷時60秒時之光阻之圖案輪廓的相片。
圖5B為根據本具體實例之實施例2的當蝕刻歷時70秒時之光阻之圖案輪廓的相片。
圖6A為過度蝕刻相對於根據本具體實例之實施例3的43%時間時之光阻之圖案輪廓的相片。
圖6B為過度蝕刻相對於根據本具體實例之實施例3的43%時間時之Cu/Ti層之相片。
圖6C為過度蝕刻相對於根據本具體實例之實施例3的43%時間時之Cu/Ti層之剖視圖。
圖7A為過度蝕刻相對於根據本具體實例之實施例4的60%時間時之光阻之圖案輪廓的相片。
圖7B為過度蝕刻相對於根據本具體實例之實施例4的60%時間時之Cu/Ti層之相片。
圖7C為過度蝕刻相對於根據本具體實例之實施例4的60%時間時之Cu/Ti層之剖視圖。
圖8A為過度蝕刻相對於根據本具體實例之實施例5的40%時間時之光阻之圖案輪廓的相片。
圖8B為過度蝕刻相對於根據本具體實例之實施例5的40%時間時之Cu/Ti層之相片。
圖8C為過度蝕刻相對於根據本具體實例之實施例1的60%時間時之Cu/Ti層之剖視圖。
圖9為本具體實例之實施例3中的過度蝕刻時之臨界尺寸損失之圖表。
圖10為本具體實例之實施例4中的過度蝕刻時之臨界尺寸損失之圖表。
圖11為顯示根據本具體實例之實施例1的取決於經蝕刻基板之數目而定的蝕刻時間之圖表。
圖12為顯示根據本具體實例之實施例2的取決於經蝕刻基板之數目而定的蝕刻時間之圖表。

Claims (12)

  1. 一種用於蝕刻銅/鈦或銅/鈦合金之蝕刻劑，其包含：氟離子(F- )源；過氧化氫(H2 O2 )；硫酸鹽；磷酸鹽；以唑為基礎之化合物；及溶劑，其中氟離子源以自0.01 wt%至10 wt%之濃度存在，過氧化氫以自1 wt%至20 wt%之濃度存在，硫酸鹽以自0.1 wt%至10 wt%之濃度存在，磷酸鹽以自0.1 wt%至10 wt%之濃度存在，以唑為基礎之化合物以自0.01 wt%至5 wt%之濃度存在，且溶劑以其餘量存在。
  2. 如申請專利範圍第1項之蝕刻劑，其中氟離子(F- )源係選自由氟化氫(HF)、氟化銨(NH4 F)、氟化氫銨(NH4 HF2 )、氟化鉀(KF)、氟化鈉(NaF)，及其組合所組成之群組。
  3. 如申請專利範圍第1或2項之蝕刻劑，其中該硫酸鹽為選自由A2 SO4 、AHSO4 、BSO4 及其組合所組成之群組之化合物，其中A係選自由鹼金屬、銨離子(NH4 - )及其組合所組成之群組，且其中B為鹼土金屬。
  4. 如申請專利範圍第1或2項之蝕刻劑，其中磷酸鹽為具有式Dx Hy PO4 之化合物，其中x及y為0至3範圍內之整數，其中x+y=3，且其中D係選自由鹼金屬、鹼土金屬、銨離子(NH4 - )，及其組合所組成之群組。
  5. 如申請專利範圍第1或2項之蝕刻劑，其中以唑為基礎之化合物係選自由烷基咪唑，其中烷基為C1 至C7 烷基；吡唑；甲苯三唑；苯并三唑；胺基四唑；及其組合所組成之群組。
  6. 如申請專利範圍第1或2項之蝕刻劑，其中溶劑為純水或去離子水。
  7. 一種製造包含薄膜電晶體基板之電子元件之方法，其包含：藉由沉積鈦(Ti)或鈦合金(Ti合金)及銅(Cu)而形成多層膜；藉由光阻方法在多層膜上形成選擇性遮罩；及使經遮蔽之多層膜受包括氟離子(F- )源、過氧化氫(H2 O2 )、硫酸鹽、磷酸鹽、以唑為基礎之化合物及溶劑之蝕刻劑處理，以形成圖案，其中氟離子源以自0.01 wt%至10 wt%之濃度存在，過氧化氫以自1 wt%至20 wt%之濃度存在，硫酸鹽以自0.1 wt%至10 wt%之濃度存在，磷酸鹽以自0.1 wt%至10 wt%之濃度存在，以唑為基礎之化合物以自0.01 wt%至5 wt%之濃度存在，且溶劑以其餘量存在。
  8. 如申請專利範圍第7項之方法，其中經圖案化之多層膜係用於形成薄膜電晶體之閘電極。
  9. 如申請專利範圍第7項之方法，其中經圖案化之多層膜係用於薄膜電晶體之源電極或汲電極(drain electrode)。
  10. 如申請專利範圍第7至9項中任一項之方法，其中將包括薄膜電晶體之基板應用於薄膜電晶體-液晶顯示器 (LCD)。
  11. 如申請專利範圍第7至9項中任一項之方法，其中將包括薄膜電晶體之基板應用於有機發光二極體(OLED)顯示器。
  12. 如申請專利範圍第7至9項中任一項之方法，其中多層膜包含銅(Cu)層，及鈦(Ti)或鈦合金層。
TW097106207A 2007-05-17 2008-02-22 蝕刻劑及使用其製造包括薄膜電晶體電子元件方法 TWI383068B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070048182A KR100839428B1 (ko) 2007-05-17 2007-05-17 식각액, 및 이를 이용한 박막트랜지스터를 갖는 기판의제조 방법

Publications (2)

Publication Number Publication Date
TW200902762A TW200902762A (en) 2009-01-16
TWI383068B true TWI383068B (zh) 2013-01-21

Family

ID=39708333

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097106207A TWI383068B (zh) 2007-05-17 2008-02-22 蝕刻劑及使用其製造包括薄膜電晶體電子元件方法

Country Status (6)

Country Link
US (1) US7737033B2 (zh)
EP (1) EP1992720B1 (zh)
JP (1) JP4843637B2 (zh)
KR (1) KR100839428B1 (zh)
CN (1) CN101307444B (zh)
TW (1) TWI383068B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101456930B1 (ko) * 2008-06-27 2014-10-31 동우 화인켐 주식회사 식각액 조성물
KR101495683B1 (ko) * 2008-09-26 2015-02-26 솔브레인 주식회사 액정표시장치의 구리 및 구리/몰리브데늄 또는 구리/몰리브데늄합금 전극용 식각조성물
KR101560000B1 (ko) 2009-02-06 2015-10-13 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
WO2011010872A2 (ko) * 2009-07-22 2011-01-27 동우 화인켐 주식회사 금속 배선 형성을 위한 식각액 조성물
KR101733804B1 (ko) 2009-08-20 2017-05-08 동우 화인켐 주식회사 금속 배선 형성을 위한 식각액 조성물
CN102471686B (zh) * 2009-07-22 2014-08-27 东友Fine-Chem股份有限公司 用于形成金属线的蚀刻组合物
KR101602499B1 (ko) * 2009-07-22 2016-03-11 동우 화인켐 주식회사 금속 배선 형성을 위한 식각액 조성물
KR101621549B1 (ko) 2009-11-18 2016-05-16 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조 방법
US8980121B2 (en) * 2010-01-28 2015-03-17 Mitsubishi Gas Chemical Company, Inc. Etching liquid for a copper/titanium multilayer thin film
KR101608873B1 (ko) 2010-03-18 2016-04-05 삼성디스플레이 주식회사 금속 배선 식각액 및 이를 이용한 금속 배선 형성 방법
KR20110109118A (ko) 2010-03-30 2011-10-06 삼성전자주식회사 티타늄 식각액 조성물 및 이를 이용한 반도체 장치의 제조 방법
KR101825493B1 (ko) 2010-04-20 2018-02-06 삼성디스플레이 주식회사 금속 배선용 식각액 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR20110121121A (ko) * 2010-04-30 2011-11-07 동우 화인켐 주식회사 구리와 티타늄을 포함하는 금속막용 식각액 조성물
KR20110123025A (ko) * 2010-05-06 2011-11-14 삼성전자주식회사 금속 배선 식각액 및 이를 이용한 금속 배선 형성 방법
CN102985596B (zh) 2010-06-18 2016-08-10 三菱瓦斯化学株式会社 用于包含铜层和钼层的多层结构膜的蚀刻液
KR101813719B1 (ko) 2011-07-19 2017-12-29 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조 방법
CN102955301B (zh) * 2011-08-19 2015-12-16 乐金显示有限公司 用于液晶显示装置的阵列基板及其制造方法
KR101850066B1 (ko) * 2011-11-01 2018-04-19 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판의 제조방법
JP2013105916A (ja) * 2011-11-14 2013-05-30 Panasonic Corp 配線基板の製造方法及び半導体素子の製造方法
KR20130081492A (ko) * 2012-01-09 2013-07-17 삼성디스플레이 주식회사 금속 패턴의 형성 방법 및 표시 기판의 제조 방법
KR102028578B1 (ko) * 2012-12-24 2019-10-04 동우 화인켐 주식회사 박막 트랜지스터의 어레이 형성 방법
JP6180298B2 (ja) * 2013-11-27 2017-08-16 株式会社Adeka エッチング液組成物及びエッチング方法
US10920143B2 (en) 2015-08-26 2021-02-16 Adeka Corporation Etching liquid composition and etching method
US20180237923A1 (en) 2015-08-26 2018-08-23 Adeka Corporation Etching liquid composition and etching method
CN106328544A (zh) * 2016-08-24 2017-01-11 浙江德汇电子陶瓷有限公司 氮化物陶瓷覆铜板的图形化方法及氮化物陶瓷覆铜板
KR20190027019A (ko) * 2017-09-04 2019-03-14 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 금속 패턴과 박막 트랜지스터 기판 제조 방법
KR102109339B1 (ko) * 2017-12-15 2020-05-12 (주)비에스엠신소재 무전해-전해도금법을 이용하여 자화율이 향상된 고전도성 섬유를 제조하는 방법
CN114639600B (zh) * 2020-12-16 2024-09-24 京东方科技集团股份有限公司 薄膜图案化的方法和显示面板的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700425A (zh) * 2004-05-19 2005-11-23 三星电子株式会社 用于半导体衬底上的金属层和图形的腐蚀－抑制清洗组合物
KR20060099089A (ko) * 2005-03-10 2006-09-19 엘지.필립스 엘시디 주식회사 금속배선 식각용액 및 이를 이용한 금속배선 식각방법과 상기 식각용액을 이용한 액정표시장치의 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3974305B2 (ja) * 1999-06-18 2007-09-12 エルジー フィリップス エルシーディー カンパニー リミテッド エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器
KR100415617B1 (ko) 2001-12-06 2004-01-24 엘지.필립스 엘시디 주식회사 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법
KR100456373B1 (ko) 2001-12-31 2004-11-09 엘지.필립스 엘시디 주식회사 구리 또는 구리/티타늄 식각액
KR100960687B1 (ko) 2003-06-24 2010-06-01 엘지디스플레이 주식회사 구리(또는 구리합금층)를 포함하는 이중금속층을 일괄식각하기위한 식각액
KR100795364B1 (ko) * 2004-02-10 2008-01-17 삼성전자주식회사 반도체 기판용 세정액 조성물, 이를 이용한 세정 방법 및도전성 구조물의 제조 방법
KR101199533B1 (ko) * 2005-06-22 2012-11-09 삼성디스플레이 주식회사 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
JP5559956B2 (ja) * 2007-03-15 2014-07-23 東進セミケム株式会社 薄膜トランジスタ液晶表示装置のエッチング液組成物

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700425A (zh) * 2004-05-19 2005-11-23 三星电子株式会社 用于半导体衬底上的金属层和图形的腐蚀－抑制清洗组合物
KR20060099089A (ko) * 2005-03-10 2006-09-19 엘지.필립스 엘시디 주식회사 금속배선 식각용액 및 이를 이용한 금속배선 식각방법과 상기 식각용액을 이용한 액정표시장치의 제조방법

Also Published As

Publication number Publication date
CN101307444B (zh) 2012-11-21
US7737033B2 (en) 2010-06-15
TW200902762A (en) 2009-01-16
EP1992720A1 (en) 2008-11-19
KR100839428B1 (ko) 2008-06-19
US20090286360A1 (en) 2009-11-19
JP4843637B2 (ja) 2011-12-21
JP2008288575A (ja) 2008-11-27
EP1992720B1 (en) 2011-11-09
CN101307444A (zh) 2008-11-19

Similar Documents

Publication Publication Date Title
TWI383068B (zh) 蝕刻劑及使用其製造包括薄膜電晶體電子元件方法
TWI572745B (zh) 用於含銅金屬薄膜之蝕刻劑組成物以及使用其之蝕刻方法
KR101174767B1 (ko) 금속배선 식각용액을 이용한 액정표시장치의 제조방법
CN108054176B (zh) 一种图案化的金属导线和基板的组合
KR100480797B1 (ko) 구리 몰리브덴막의 식각속도를 개선한 식각용액 및 그식각방법
TWI532881B (zh) 用於導電多層膜之蝕刻液組成物及其蝕刻方法
JP2004193620A (ja) 銅モリブデン膜で、モリブデンの残渣を除去するエッチング溶液及びそのエッチング方法
US7968000B2 (en) Etchant composition, and method of fabricating metal pattern and thin film transistor array panel using the same
KR101523823B1 (ko) 배선 형성 방법, 배선 형성용의 에칭액
KR20060134380A (ko) 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
JP2006339635A (ja) エッチング組成物
CN106795633A (zh) 蚀刻液组合物、多层膜的蚀刻方法和显示装置的制造方法
KR100459271B1 (ko) 구리 단일막 또는 구리 몰리브덴막의 식각용액 및 그식각방법
KR100419071B1 (ko) 구리-티타늄 막의 식각용액 및 그 식각방법
KR102013397B1 (ko) 식각액 조성물, 금속 패턴의 형성 방법 및 표시 기판의 제조 방법
KR102160296B1 (ko) 금속 배선 형성을 위한 다층막 식각액 조성물
CN111755461A (zh) 液晶显示装置用阵列基板的制造方法及用于其的铜系金属膜蚀刻液组合物
US20130115770A1 (en) Etching composition, method of forming a metal pattern and method of manufacturing a display substrate
KR101461180B1 (ko) 비과산화수소형 구리 에칭제
CN103764874B (zh) 用于包括铜和钛的金属层的蚀刻液组合物
KR102639571B1 (ko) 액정표시장치용 어레이 기판의 제조방법
TWI542732B (zh) 含銅及鈦之金屬層用蝕刻液組成物
KR102150507B1 (ko) 금속 배선 형성을 위한 다층막 식각액 조성물
TW201704449A (zh) 用於銦氧化物層的蝕刻劑組合物、製作用於液晶顯示裝置的陣列基板的方法、用於液晶顯示裝置的陣列基板和導線
KR20170007088A (ko) 몰리브덴 함유 금속막의 식각액 조성물 및 이를 이용한 액정표시 장치용 어레이 기판의 제조방법