KR101167312B1 - 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법 - Google Patents

미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법 Download PDF

Info

Publication number
KR101167312B1
KR101167312B1 KR1020050058475A KR20050058475A KR101167312B1 KR 101167312 B1 KR101167312 B1 KR 101167312B1 KR 1020050058475 A KR1020050058475 A KR 1020050058475A KR 20050058475 A KR20050058475 A KR 20050058475A KR 101167312 B1 KR101167312 B1 KR 101167312B1
Authority
KR
South Korea
Prior art keywords
conductive layer
electrode
liquid crystal
pixel electrode
forming
Prior art date
Application number
KR1020050058475A
Other languages
English (en)
Other versions
KR20070002801A (ko
Inventor
권오남
류순성
조흥렬
남승희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050058475A priority Critical patent/KR101167312B1/ko
Priority to US11/473,590 priority patent/US7738071B2/en
Publication of KR20070002801A publication Critical patent/KR20070002801A/ko
Application granted granted Critical
Publication of KR101167312B1 publication Critical patent/KR101167312B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 노광 해상도의 제한없이 미세 패턴을 형성할 수 있는 미세 패턴 형성 방법과, 그를 이용한 액정 표시 장치 및 그 제조 방법을 제공하는 것이다.
본 발명의 미세 패턴 형성 방법은 도전층 위에 노광 장비의 노광 해상도에 대응하는 최소 선폭을 갖는 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 마스크로 한 식각 공정으로 상기 도전층을 과식각하여 1㎛~3.5㎛ 범위의 선폭을 갖는 전극 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그 제조 방법{METHOD OF FORMING FINE PATTERN, LIQUID CRYSTAL DISPLAY USING THE SAME, AND FABRICATING METHOD THEREOF}
도 1은 종래의 액정 패널 구조를 개략적으로 도시한 사시도.
도 2a 내지 도 2c는 일반적인 투명 전극 형성 방법을 단계적으로 도시한 단면도들.
도 3a 내지 도 3c는 본 발명의 실시 예에 따른 투명 전극 형성 방법을 단계적으로 도시한 단면도들..
도 4a 및 도 4b는 종래와 본 발명의 투명 전극 형성 방법에 의한 에치 CD 바이어스를 비교하기 위한 사진.
도 5는 본 발명의 실시 예에 따른 액정 표시 장치의 박막 트랜지스터 기판을 도시한 평면도.
도 6은 도 5에 도시된 박막 트랜지스터 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도.
도 7a 내지 도 7c는 도 6에 도시된 화소 전극 및 공통 전극의 형성 방법을 단계적으로 도시한 단면도들.
< 도면의 주요 부분에 대한 부호의 설명 >
2 : 상부 유리 기판 4 : 블랙 매트릭스
6 : 칼라 필터 8 : 공통 전극
10 : 칼라 필터 기판 12 : 하부 유리 기판
14, 102 : 게이트 라인 16, 104 : 데이터 라인
18, TFT : 박막 트랜지스터 20 : 박막 트랜지스터 기판
22, 118 : 화소 전극 24 : 액정
40, 150, 172 : 기판 42 : 투명 도전층
46, 56 : 투명 전극 44, 160 : 포토레지스트 패턴
108 : 게이트 전극 110 : 소스 전극
112 : 드레인 전극 114 : 활성층
115 : 반도체 패턴 116 : 오믹 컨택층
120 : 공통 라인 122 : 공통 전극
101 : 투명 도전층 126, 128, 132 : 컨택홀
130 : 스토리지 상부 전극 154 : 게이트 절연막
156 : 보호막
본 발명은 액정 표시 장치에 관한 것으로, 특히 미세 패턴을 형성할 수 있는 미세 패턴 형성 방법과, 그를 이용한 액정 표시 장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀 매트릭스를 통해 화상을 표시하는 액정 표시 패널(이하, 액정 패널)과, 그 액정 패널을 구동하는 구동 회로를 구비한다.
도 1을 참조하면, 종래의 액정 패널은 액정(24)을 사이에 두고 접합된 칼라 필터 기판(10)과 박막 트랜지스터 기판(20)으로 구성된다.
칼라 필터 기판(10)은 상부 유리 기판(2) 상에 순차적으로 형성된 블랙 매트릭스(4)와 칼라 필터(6) 및 공통 전극(8)을 구비한다. 블랙 매트릭스(4)는 상부 유리 기판(2)에 매트릭스 형태로 형성된다. 이러한 블랙 매트릭스(4)는 상부 유리 기판(2)의 영역을 칼라 필터(6)가 형성되어질 다수의 셀영역들로 나누고, 인접한 셀들간의 광 간섭 및 외부광 반사를 방지한다. 칼라 필터(6)는 블랙 매트릭스(4)에 의해 구분된 셀영역에 적(R), 녹(G), 청(B)으로 구분되게 형성되어 적, 녹, 청색 광을 각각 투과시킨다. 공통 전극(8)은 칼라 필터(6) 위에 전면 도포된 투명 도전층으로 액정(24) 구동시 기준이 되는 공통 전압(Vcom)을 공급한다. 그리고, 칼라 필터(6)의 평탄화를 위하여 칼라 필터(6)와 공통 전극(8) 사이에는 오버코트층(Overcoat Layer)(미도시)이 추가로 형성되기도 한다.
박막 트랜지스터 기판(20)은 하부 유리 기판(12)에서 게이트 라인(14)과 데이터 라인(16)의 교차로 정의된 셀영역마다 형성된 박막 트랜지스터(18)와 화소 전극(22)을 구비한다. 박막 트랜지스터(18)는 게이트 라인(12)으로부터의 게이트 신호에 응답하여 데이터 라인(16)으로부터의 데이터 신호를 화소 전극(22)으로 공급한다. 투명 도전층으로 형성된 화소 전극(22)은 박막 트랜지스터(18)로부터의 데이터 신호를 공급하여 액정(24)이 구동되게 한다.
유전 이방성을 갖는 액정(24)은 화소 전극(22)의 데이터 신호와 공통 전극(8)의 공통 전압(Vcom)에 의해 형성된 전계에 따라 회전하여 광 투과율을 조절함으로써 계조가 구현되게 한다.
그리고, 액정 패널은 액정(24)의 초기 배향을 위한 배향막과, 컬러 필터 기판(10)과 박막 트랜지스터 기판(20)과의 셀갭을 일정하게 유지하기 위한 스페이서(미도시)를 추가로 구비한다.
이러한 액정 패널의 칼라 필터 기판(10) 및 박막 트랜지스터 기판(20)은 다수의 마스크 공정을 이용하여 형성된다. 하나의 마스크 공정은 박막 증착(코팅) 공정, 세정 공정, 포토리소그래피 공정(이하, 포토 공정), 식각 공정, 포토레지스트 박리 공정, 검사 공정 등과 같은 다수의 공정을 포함한다.
특히, 박막 트랜지스터 기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하여 액정 패널 제조 단가 상승의 중요 원인이 되고 있다. 이에 따라, 박막 트랜지스터 기판은 표준 마스크 공정이던 5 마스크 공정에서 마스크 공정수를 줄이는 방향으로 발전하고 있다.
한편, 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계형과 수평 전계형으로 대별된다.
수직 전계 액정 표시 장치는 상하부 기판에 대향하게 배치된 화소 전극과 공통 전극 사이에 형성되는 수직 전계에 의해 TN(Twisted Nemastic) 모드의 액정을 구동하게 된다. 수직 전계 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.
수평 전계 액정 표시 장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 인 플레인 스위칭(In Plane Switching; 이하, IPS라 함) 모드의 액정을 구동하게 된다. 수평 전계 액정 표시 장치는 시야각이 160도 정도로 넓은 장점을 가진다.
그러나, 수평 전계 액정 표시 장치는 각 화소 영역에 화소 전극과 공통 전극이 다수의 핑거 형상으로 형성됨에 따라 화소 전극과 공통 전극 사이의 개구율이 작은 단점이 있다. 개구율을 높이기 위해서는 화소 전극 및 공통 전극의 선폭을 줄여야 하지만 포토리소그래피 공정에서의 노광 해상도(Resolution)에 의해 제한을 받게 된다.
도 2a 내지 도 2c는 일반적인 투명 전극 형성 방법을 단계적으로 도시한 단면도들이다.
도 2a를 참조하면, 기판(40) 위에 투명 도전층(42)이 형성되고 그 투명 도전층(42) 위에 포토레지스트 패턴(44)이 형성된다. 이 경우, 포토레지스트 패턴(44)의 최소 선폭을 노광 장비의 노광 해상도 보다 작게 형성하기는 어렵다. 예를 들 어, 스캔 타입의 포토 해상도가 약 4㎛ 수준인 경우 포토레지스트 패턴(44)의 최소 선폭을 4㎛ 보다 작게 형성하는 것은 불가능하다.
그리고, 도 2b 및 도 2c와 같이 식각 공정으로 투명 도전층(42)을 식각하여 포토레지스트 패턴(44)과 중첩된 투명 전극(46)을 형성하고, 스트립 공정으로 포토레지스트 패턴(44)을 제거하게 된다. 이때, 습식 식각 공정에서의 에치 CD(Critical Demension) 바이어스(A)에 의해 투명 전극(46)은 포토레지스트 패턴(44) 보다 작은 선폭을 갖게 되지만, 포토레지스트 패턴(44)의 최소 선폭이 4㎛인 경우, 투명 전극(46)의 선폭을 3㎛이하로 형성하는 것은 현실적으로 어렵다.
이로 인하여, 수평 전계 액정 표시 장치의 화소 전극과 공통 전극의 최소 선폭이 노광 해상도에 의해 제한을 받게 되므로 개구율을 향상시키는 데 한계가 있다.
따라서, 본 발명의 목적은 노광 해상도의 제한없이 미세 패턴을 형성할 수 있는 미세 패턴 형성 방법과, 그를 이용한 액정 표시 장치 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 미세 패턴 형성 방법은 도전층 위에 노광 장비의 노광 해상도에 대응하는 최소 선폭을 갖는 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 마스크로 한 식각 공정으로 상기 도전층을 과식각하여 1㎛~3.5㎛ 범위의 선폭을 갖는 전극 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
그리고, 본 발명의 미세 패턴 형성 방법을 이용한 액정 표시 장치는 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인과; 상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와; 상기 박막 트랜지스터와 접속되어 상기 화소 영역에 형성된 화소 전극과; 상기 화소 전극과 수평 전계를 형성하기 위한 공통 전극과; 상기 공통 전극과 접속된 공통 라인을 구비하고; 상기 화소 전극 및 공통 전극 중 적어도 어느 한 전극은 노광 장비의 노광 해상도 보다 작은 1-3.5㎛ 범위의 선폭을 갖는 것을 특징으로 한다.
또한, 본 발명의 미세 패턴 형성 방법을 이용한 액정 표시 장치의 제조 방법은 화소 전극과 공통 전극에 의한 수평 전계를 이용하는 액정 표시 장치의 제조 방법에서, 상기 화소 전극 및 공통 전극 중 적어도 어느 한 전극을 형성하는 단계가, 도전층을 형성하는 단계와; 상기 도전층 위에 노광 해상도에 대응하는 최소 선폭을 갖는 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 마스크로 한 식각 공정으로 상기 도전층을 과식각하여 1㎛~3.5㎛ 범위의 선폭을 갖는 상기 적어도 어느 한 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 3a 내지 도 7c를 참조하여 상세하 게 설명하기로 한다.
도 3a 내지 도 3c는 본 발명의 실시 예에 따른 미세 패턴 형성 방법을 단계적으로 도시한 단면도들이다.
도 3a를 참조하면, 기판(50) 위에 투명 도전층(42)이 형성되고 그 박막(52) 위에 포토레지스트 패턴(44)이 형성된다.
도 3b 및 도 3c를 참조하면, 포토레지스트 패턴(44)을 마스크로 한 식각 공정으로 투명 도전층(42)이 식각됨으로써 투명 전극(46)이 형성되고, 스트립 공정으로 포토레지스트 패턴(44)이 제거된다. 이때, 식각 공정 조건을 조절하여 투명 도전층(42)이 포토레지스트 패턴(44) 아래로 과식각되게 함으로써 투명 전극(46)의 선폭을 현저하게 줄일 수 있게 된다. 다시 말하여, 식각 공정 조건을 조절하여 포토레지스트 패턴(44)의 에지부와, 식각 완료된 투명 전극(46)의 에지부와의 간격인 에치 CD 바이어스(B)를 기존 보다 크게 함으로써 투명 전극(46)의 선폭을 노광 해상도의 제한없이 현저히 줄일 수 있게 된다. 이때, 에치 CD 바이어스(B)는 온도 의존도가 크므로 식각 온도를 기존보다 높게 설정한다.
예를 들면, 투명 도전층(42)으로 비정질 ITO를 이용하는 경우 온도 50도~70도의 조건에서 에천트를 스프레이 모드로 제공하면서 100초~300초 동안 식각 공정을 진행하게 된다. 이때, 에천트는 옥살산(Oxalic Acid; 2wt%~10wt%) 기본으로 표면 장력을 줄일 수 있는 표면 활성제(Surfactant)를 첨가한 에천트를 사용한다. 이에 따라, 비정질 ITO의 에치 CD 바이어스(B)를 기존 식각 공정의 CD 바이어스(약 0.3㎛ 이하) 보다 크게 설정함으로써 투명 전극(46)의 선폭을 1㎛대 까지 줄일 수 있게 된다.
도 4a는 기존의 식각 공정을 통해 투명 전극(46)이 형성되는 과정을 나타낸 사진이고, 도 4b는 본 발명에 따른 식각 공정을 통해 투명 전극(56)이 형성되는 과정을 나타낸 사진이다.
구체적으로, 도 4a는 기존 식각 공정, 즉 40도 정도의 식각 온도에서 스프레이 모드로 제공되는 에천트를 이용하여 비정질 ITO를 식각하는 공정을 진행하면서 100초와 200초에서 포토레지스트 패턴(44)과 투명 전극(46) 간의 에치 CD 바이어스(A)를 나타낸 사진이다. 도 4b는 본 발명의 식각 공정, 즉 60도 정도의 식각 온도에서 스프레이 모드로 제공되는 에천트를 이용하여 비정질 ITO를 식각하는 공정을 진행하면서 100초와 200초에서 포토레지스트 패턴(44)과 투명 전극(56)간의 에치 CD 바이어스(B)를 나타낸 사진이다.
그리고, 식각 온도 및 식각 시간에 따른 비정질 ITO의 에치 CD 바이어스(A, B)를 측정한 실험 데이터는 다음 표 1과 같다.
온도/기간 100초 200초 300초
40도 0.2㎛ 0.4㎛ 0.6㎛
50도 0.4㎛ 0.8㎛ 1.2㎛
60도 1.0㎛ 2.0㎛ 3.0㎛
상기 표 1를 참조하면, 도 4a와 같이 40도의 온도에서 기존 식각 공정을 100초 ~ 200초 범위 동안 진행하는 경우 투명 전극(46)의 CD 바이어스(A)는 0.2㎛~0.4㎛ 정도 밖에 되지 않는 반면, 도 4b와 같이 60도 온도에서 본 발명의 식각 공정을 100초~200초 범위 동안 진행하는 경우 투명 전극(56)의 CD 바이어스(B)는 1㎛~2㎛ 정도로 현저하게 커짐을 알 수 있다. 이에 따라, 본 발명에서는 포토레지스트 패턴의 최소 선폭이 노광 해상도에 대응하는 4㎛인 경우 1㎛~3.5㎛ 범위 정도까지 투명 전극(56)의 선폭을 감소시킬 수 있게 된다.
이러한 미세 패턴 형성 방법을 수평 전계 액정 표시 장치의 전극 형성 방법에 적용하는 경우 화소 영역 내에 형성되는 공통 전극 및 화소 전극의 선폭을 기존의 4㎛대에서 1㎛~3.5㎛대 까지 현저하게 감소시킬 수 있게 된다. 이에 따라, 개구율을 높여 휘도를 향상시킬 수 있게 된다. 이하, 본 발명에 따른 미세 패턴 형성 방법을 이용한 수평 전계 액정 표시 장치 및 그 제조 방법을 살펴보기로 한다.
도 5는 본 발명의 실시 예에 따른 수평 전계 액정 표시 장치의 박막 트랜지스터 기판을 도시한 평면도이고, 도 6은 도 5에 도시된 박막 트랜지스터 기판을 Ⅰ- Ⅰ'선을 따라 절단하여 도시한 단면도이다.
도 5 및 도 6에 도시된 박막 트랜지스터 기판은 하부 기판(150) 위에 게이트 절연막(152)을 사이에 두고 교차하여 화소 영역을 정의하는 게이트 라인(102) 및 데이터 라인(104), 게이트 라인(102) 및 데이터 라인(104)과 화소 전극(118)에 접속된 박막 트랜지스터(TFT), 화소 영역에서 수평 전계를 형성하기 위한 화소 전극(118) 및 공통 전극(122), 공통 전극(122)과 접속된 공통 라인(120)과, 화소 전극(118)과 접속된 스토리지 캐패시터(Cst)를 구비한다.
게이트 라인(102)은 게이트 드라이버(미도시)로부터의 스캔 신호를, 데이터 라인(104)은 데이터 드라이버(미도시)로부터의 비디오 신호를 공급한다. 이러한 게이트 라인(102) 및 데이터 라인(104)은 게이트 절연막(154)을 사이에 두고 교차하여 각 화소 영역을 정의한다.
박막 트랜지스터(TFT)는 게이트 라인(102)의 스캔 신호에 응답하여 데이터 라인(104) 상의 비디오 신호가 화소 전극(118)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(TFT)는 게이트 라인(102)과 접속된 게이트 전극(108), 데이터 라인(104)과 접속된 소스 전극(110), 소스 전극(110)과 마주하며 화소 전극(118)과 접속된 드레인 전극(112), 게이트 절연막(154)을 사이에 두고 게이트 전극(108)과 중첩되어 소스 전극(110)과 드레인 전극(112) 사이에 채널을 형성하는 활성층(114), 활성층(114)과 소스 및 드레인 전극(110, 112)과의 오믹 접촉을 위한 오믹 컨택층(116)을 구비한다. 활성층(114) 및 오믹 컨택층(116)을 포함하는 반도체 패턴(115)은 데이터 라인(104)과도 중첩된다.
공통 라인(120)은 공통 전극(122)을 통해 액정 구동을 위한 기준 전압, 즉 공통 전압을 각 화소에 공급한다. 공통 전극(122)은 화소 영역에서 화소 전극(118)과 나란하게 형성되고, 컨택홀(128)을 통해 공통 라인(120)과 접속된다. 예를 들면, 공통 전극(122) 및 화소 전극(118)은 도 5에 도시된 바와 같이 데이터 라인(104)과 함께 지그재그 형상으로 형성된다. 또한, 공통 전극(122) 및 화소 전극(118)은 데이터 라인(104)과 함께 직선형으로 형성될 수 있으며, 이외에도 다양한 형상으로 형성될 수 있다. 상기 공통전극(122) 및 화소전극(118)은 지그재그(zig-zag) 형상으로 형성하고 상기 데이터 라인(104)은 직선형(stripe)으로 형성할 수도 있다.
화소 전극(118)은 공통 전극(122)과 나란하게 형성되고 컨택홀(126)을 통해 드레인 전극(112)과 접속된다. 화소 전극(118)에 박막 트랜지스터(TFT)를 통해 비디오 신호가 공급되면, 화소 전극(118)의 핑거부와 공통 전압이 공급된 공통 전극(122)의 핑거부 사이에는 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 기판과 칼라 필터 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
스토리지 캐패시터(Cst)는 게이트 절연막(154) 및 반도체 패턴(115)을 사이에 두고 이전 게이트 라인(102)과 스토리지 상부 전극(130)이 중첩되어 형성된다. 스토리지 상부 전극(130)은 컨택홀(132)을 통해 화소 전극(118)과 접속된다. 이러한 스토리지 캐패시터(Cst)는 화소 전극(118)에 충전된 비디오 신호가 다음 신호가 충전될 때까지 안정적으로 유지되게 한다.
이러한 구성을 갖는 박막 트랜지스터 기판의 제조 방법은 다음과 같다.
게이트 라인(102), 게이트 전극(122), 공통 라인(120)을 포함하는 제1 도전 패턴군은 기판(150) 위에 제1 도전층을 형성한 다음 패터닝함으로써 형성된다.
그리고, 게이트 절연막(154)과 반도체층 및 제2 도전층을 적층한 다음 반도체층과 제2 도전층을 패터닝함으로써 활성층(114) 및 오믹 컨택층(116)을 포함하는 반도체 패턴(115)과, 반도체 패턴(115) 위에 중첩된 데이터 라인(104)과 소스 전극(110) 및 드레인 전극(112)과 스토리지 상부 전극(130)을 포함하는 제2 도전 패턴군이 형성된다. 여기서, 반도체 패턴(115)과 제2 도전 패턴군은 별도의 마스크 공정을 통해 형성되기도 한다.
이어서, 보호막(156)을 형성하고 패터닝함으로써 컨택홀(126, 128, 132)이 형성된다.
그리고, 보호막(156) 위에 투명 도전층을 형성하고 패터닝함으로써 공통 전극(122) 및 화소 전극(118)이 형성된다.
이러한 박막 트랜지스터 기판의 제조 방법에서 공통 전극(122) 및 화소 전극(118) 중 적어도 한 전극은 본 발명에 따른 미세 패턴 형성 방법으로 형성된다. 이 경우, 공통 전극(122) 및 화소 전극(118) 중 적어도 한 전극, 즉 그 전극의 핑거부 선폭을 기존의 4㎛대에서 1㎛~3.5㎛대 까지 감소시켜 휘도를 향상시킬 수 있게 된다. 이하, 공통 전극(122) 및 화소 전극(118)을 본 발명의 미세 패턴 형성 방법으로 형성한 경우를 구체적으로 설명하기로 한다.
도 7a를 참조하면, 게이트 절연막(154), 보호막(156)이 적층된 기판(150) 상에 투명 도전층(101)이 스퍼터링 등의 증착 방법을 통해 형성되고, 투명 도전층(101) 위에 포토리소그래피 공정으로 포토레지스트 패턴(160)이 형성된다.
도 7b 및 도 7c를 참조하면, 포토레지스트 패턴(160)을 마스크로 한 식각 공정으로 투명 도전층(101)을 식각됨으로써 공통 전극(122) 및 화소 전극(118)이 형성되고, 스트립 공정으로 잔존하는 포토레지스트 패턴(160)이 제거된다. 이때, 투명 도전층(101)의 에치 CD 바이어스를 크게 함으로써, 즉 투명 도전층(101)을 과식각함으로써 공통 전극(122) 및 화소 전극(118)은 포토레지스트 패턴(160) 보다 더 작은 선폭을 갖게 된다. 예를 들면, 투명 도전층(101)으로 비정질 ITO를 이용하는 경우 온도 50도~70도의 조건에서 에천트를 스프레이 모드로 제공하면서 100초~300초 동안 식각 공정을 진행하게 된다. 이때, 에천트는 옥살산(Oxalic Acid; 2wt%~10wt%) 기본으로 표면 장력을 줄일 수 있는 표면 활성제(Surfactant)를 첨가한 에천트를 사용한다. 이에 따라, 비정질 ITO의 에치 CD 바이어스(B)를 기존 식각 공정 보다 크게 하여 공통 전극(122) 및 화소 전극(118)의 선폭을 1㎛~3.5㎛대 까지 줄일 수 있게 된다. 그리고, 공통 전극(122) 및 화소 전극(118)이 선폭 감소로 인한 저항 성분을 보상하기 위하여 공통 전극(122) 및 화소 전극(118)의 두께를 기존 보다 증가시키는 것이 바람직하다.
한편, 화소 전극(118)과 공통 전극(122)에 의해 수평 전계가 형성되면 투명한 화소 전극(118) 및 공통 전극(122) 각각은 양측 에지부로부터 중앙 쪽으로 0.8㎛ 정도까지는 그 수평 전계의 영향을 받아 그 위의 액정이 구동되므로 휘도에 기여할 수 있게 된다. 따라서, 1.6㎛ 정도의 선폭까지는 화소 전극(118) 및 공통 전극(122) 전체가 빛을 투과하여 휘도에 기여할 수 있게 된다. 반면에, 화소 전극(118) 및 공통 전극(122)의 선폭이 1.6㎛ 보다 큰 경우 양측으로부터 상기 0.8㎛ 씩을 제외한 중앙부는 수평 전계의 영향이 미약하여 그 위의 액정이 원하는 대로 구동되지 않아 빛샘이 유발될 수 있다. 따라서, 화소 전극(118)의 핑거부는 1.6㎛ 이하로 형성하는 경우 휘도도 높이면서 컨트라스트비도 높일 수 있게 된다. 또한, 공통 전극(122) 및 화소 전극(118)의 구동 특성상 1.6㎛ 이하의 1㎛대의 선폭을 유지하는 것이 바람직하다.
상술한 바와 같이, 본 발명에 따른 미세 패턴 형성 방법은 과식각을 통해 노광 해상도의 제한없이 노광 해상도 보다 작은 선폭의 미세 패턴을 형성할 수 있게 된다.
또한, 본 발명에 따른 수평 전계 액정 표시 장치 및 그 제조 방법은 공통 전극 및 화소 전극 중 적어도 한 전극을 상기 미세 패턴 형성 방법을 이용하여 1㎛~3.5㎛대로 형성함으로써 개구율을 높이고 휘도를 향상시킬 수 있게 된다. 특히, 본 발명에 따른 수평 전계 액정 표시 장치 및 그 제조 방법은 공통 전극 및 화소 전극 중 적어도 한 전극을 1.6㎛ 이하의 1㎛대로 형성하는 경우 전극 중앙에서의 빛샘을 방지하여 컨트라스트비를 향상시킬 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (18)

  1. 도전층 위에 노광 장비의 노광 해상도에 대응하는 선폭을 갖는 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴을 마스크로 한 식각 공정으로 상기 도전층을 과식각하여 1㎛~3.5㎛ 범위의 선폭을 갖는 전극 패턴을 형성하는 단계를 포함하고,
    상기 포토 레지스트 패턴과 상기 전극 패턴 사이의 에치 CD 바이어스가 0.3㎛ 보다 크도록 상기 도전층을 과식각하는 것을 특징으로 하는 미세 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 도전층은 투명 도전층을 이용하는 것을 특징으로 하는 미세 패턴 형성 방법.
  3. 제 1 항 및 제 2 항 중 어느 한 항에 있어서,
    상기 도전층은 ITO를 이용하는 것을 특징으로 하는 미세 패턴 형성 방법.
  4. 제 3 항에 있어서,
    상기 식각 공정의 온도는 50도~70도 범위로 설정된 것을 특징으로 하는 미세 패턴 형성 방법.
  5. 제 3 항에 있어서,
    상기 식각 공정 시간은 100초~300초 범위로 설정된 것을 특징으로 하는 미세 패턴 형성 방법.
  6. 제 3 항에 있어서,
    상기 ITO를 식각하기 위한 에천트는 2wt%~10wt% 범위의 옥살산을 기본으로 표면 활성체를 첨가한 에천트를 이용하는 것을 특징으로 하는 미세 패턴 형성 방법.
  7. 제 6 항에 있어서,
    상기 에천트는 스프레이 모드로 제공되는 것을 특징으로 하는 미세 패턴 형성 방법.
  8. 삭제
  9. 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인과;
    상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와;
    상기 박막 트랜지스터와 접속되어 상기 화소 영역에 형성된 화소 전극과;
    상기 화소 전극과 수평 전계를 형성하기 위한 공통 전극과;
    상기 공통 전극과 접속된 공통 라인을 구비하고;
    상기 화소 전극 및 공통 전극 중 어느 한 전극은 노광 장비의 노광 해상도 보다 작은 1㎛~3.5㎛ 범위의 선폭을 갖고,
    상기 화소 전극 및 공통 전극 중 어느 한 전극은 상기 전극과 포토레지스트 패턴 사이의 에치 CD 바이어스가 0.3㎛보다 크도록 상기 전극을 과식각하는 것을 특징으로 하는 액정 표시 장치.
  10. 제 9 항에 있어서,
    상기 화소 전극 및 공통 전극 어느 한 전극은 투명 도전층으로 형성된 것을 특징으로 하는 액정 표시 장치.
  11. 화소 전극과 공통 전극에 의한 수평 전계를 이용하는 액정 표시 장치의 제조 방법에 있어서, 상기 화소 전극 및 공통 전극 중 어느 한 전극을 형성하는 단계는,
    도전층을 형성하는 단계와;
    상기 도전층 위에 노광 해상도에 대응하는 최소 선폭을 갖는 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴을 마스크로 한 식각 공정으로 상기 도전층을 과식각하여 1㎛~3.5㎛ 범위의 선폭을 갖는 상기 어느 한 전극을 형성하는 단계를 포함하고,
    상기 포토레지스트 패턴과 상기 전극 사이의 에치 CD 바이어스가 0.3㎛ 보다 크도록 상기 도전층을 과식각하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  12. 제 11 항에 있어서,
    상기 도전층은 투명 도전층을 이용하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  13. 제 11 항에 있어서,
    상기 도전층은 ITO를 이용하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  14. 제 13 항에 있어서,
    상기 식각 공정의 온도는 50도~70도 범위로 설정된 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  15. 제 13 항에 있어서,
    상기 식각 공정 시간은 100초~300초 범위로 설정된 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  16. 제 13 항에 있어서,
    상기 ITO를 식각하기 위한 에천트는 2wt%~10wt% 범위의 옥살산을 기본으로 표면 활성체를 첨가한 에천트를 이용하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  17. 제 16 항에 있어서,
    상기 에천트는 스프레이 모드로 제공되는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  18. 삭제
KR1020050058475A 2005-06-30 2005-06-30 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법 KR101167312B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050058475A KR101167312B1 (ko) 2005-06-30 2005-06-30 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법
US11/473,590 US7738071B2 (en) 2005-06-30 2006-06-23 Method of forming fine pattern, liquid crystal device having a fine pattern and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058475A KR101167312B1 (ko) 2005-06-30 2005-06-30 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법

Publications (2)

Publication Number Publication Date
KR20070002801A KR20070002801A (ko) 2007-01-05
KR101167312B1 true KR101167312B1 (ko) 2012-07-19

Family

ID=37588846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058475A KR101167312B1 (ko) 2005-06-30 2005-06-30 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법

Country Status (2)

Country Link
US (1) US7738071B2 (ko)
KR (1) KR101167312B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214478B2 (en) 2013-09-11 2015-12-15 Samsung Display Co., Ltd. Display panel and method of manufacturing the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101428572B1 (ko) * 2008-04-29 2014-08-11 엘지디스플레이 주식회사 미세 패턴의 형성방법
KR20100090628A (ko) * 2009-02-06 2010-08-16 주식회사 엘지화학 절연된 도전성 패턴의 제조 방법
CN102308366B (zh) * 2009-02-06 2015-08-12 Lg化学株式会社 触摸屏及其制备方法
CN102388338B (zh) * 2009-05-13 2015-03-04 夏普株式会社 液晶显示装置及其制造方法
US20130329174A1 (en) * 2011-01-26 2013-12-12 Sharp Kabushiki Kaisha Optical deflecting element
US8891050B2 (en) * 2011-12-15 2014-11-18 Lg Display Co., Ltd. Liquid crystal display device and method for fabricating the same
US8778573B2 (en) * 2012-09-26 2014-07-15 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing method of transparent electrode and mask thereof
JP6481994B2 (ja) * 2014-10-23 2019-03-13 東京エレクトロン株式会社 画素電極のパターン形成方法および形成システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187322A (ja) * 1997-09-12 1999-03-30 Sony Corp 半導体装置の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
KR940004322B1 (ko) * 1991-09-05 1994-05-19 삼성전자 주식회사 액정표시장치 및 그 제조방법
US5317433A (en) * 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
DE4339721C1 (de) * 1993-11-22 1995-02-02 Lueder Ernst Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren
TW321731B (ko) * 1994-07-27 1997-12-01 Hitachi Ltd
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
KR0156202B1 (ko) * 1995-08-22 1998-11-16 구자홍 액정표시장치 및 그 제조방법
JPH09113931A (ja) * 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3597305B2 (ja) * 1996-03-05 2004-12-08 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
JP3788649B2 (ja) * 1996-11-22 2006-06-21 株式会社半導体エネルギー研究所 液晶表示装置
KR100229678B1 (ko) * 1996-12-06 1999-11-15 구자홍 박막트랜지스터 및 그의 제조방법
KR100381054B1 (ko) * 1999-12-28 2003-04-18 엘지.필립스 엘시디 주식회사 인듐-징크-옥사이드로 적용된 투명전극과 이를 에칭하기위한 에천트
TW565939B (en) * 2000-04-07 2003-12-11 Koninkl Philips Electronics Nv Electronic device manufacture
JP2002139737A (ja) * 2000-07-31 2002-05-17 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
EP1187225B1 (en) * 2000-09-08 2006-11-15 Kanto Kagaku Kabushiki Kaisha Etching liquid composition
US6784966B2 (en) * 2001-03-06 2004-08-31 Seiko Epson Corp. Liquid crystal device, projection type display and electronic equipment
JP2003077900A (ja) * 2001-09-06 2003-03-14 Hitachi Ltd 半導体装置の製造方法
KR100415617B1 (ko) * 2001-12-06 2004-01-24 엘지.필립스 엘시디 주식회사 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법
KR100519368B1 (ko) * 2002-03-29 2005-10-07 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
US6765642B2 (en) * 2002-09-18 2004-07-20 Hannstar Display Corp. In-plane switching liquid crystal display with a compensation electrode structure and method of forming the same
US7129181B2 (en) * 2004-09-17 2006-10-31 Palo Alto Research Center Incorporated Sub-resolution gaps generated by controlled over-etching
KR101147118B1 (ko) * 2005-06-30 2012-05-25 엘지디스플레이 주식회사 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187322A (ja) * 1997-09-12 1999-03-30 Sony Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214478B2 (en) 2013-09-11 2015-12-15 Samsung Display Co., Ltd. Display panel and method of manufacturing the same

Also Published As

Publication number Publication date
US20070001979A1 (en) 2007-01-04
US7738071B2 (en) 2010-06-15
KR20070002801A (ko) 2007-01-05

Similar Documents

Publication Publication Date Title
US20210302792A1 (en) Liquid crystal display and panel therefor
KR101167312B1 (ko) 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법
US7542120B2 (en) Vertical alignment active matrix liquid crystal display device having particular transparent step films
US7876412B2 (en) Thin film transistor array panel and method for manufacturing the same
US20070182908A1 (en) Liquid crystal display and thin film transistor array panel therefor
KR101246570B1 (ko) 액정표시장치의 제조방법
JP2007011340A (ja) 液晶表示装置とその製造方法
US20050030459A1 (en) Liquid crystal display and panel therefor
JP2001174824A (ja) 配向分割型液晶表示装置、その製造方法及びその画像表示方法
US7474363B2 (en) Liquid crystal display and panel therefor
KR101147118B1 (ko) 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치의 제조 방법
US6950166B2 (en) Liquid crystal display device having a higher contrast ratio
JP2006293343A (ja) 液晶表示装置及び表示装置
JPH0954341A (ja) アクティブマトリックス型液晶表示素子
US8842249B2 (en) Display substrate, a method of manufacturing the same and a display apparatus having the same
US9195080B2 (en) Photo mask and method of manufacturing in-plane switching mode liquid crystal display device using the same
KR101182570B1 (ko) 쇼트 불량 리페어 방법 및 그를 이용한 액정 표시 장치의제조 방법
KR101146490B1 (ko) 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20070014703A (ko) 미세 금속 패턴 형성 방법과 횡전계 방식 액정 표시 장치용어레이 기판
KR20020053575A (ko) 액정표시장치와 그 제조방법
JP2001051298A (ja) 液晶表示装置及びその製造方法
US20080299328A1 (en) Liquid crystal display fabrication and device
KR101211245B1 (ko) 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 8