KR101428572B1 - 미세 패턴의 형성방법 - Google Patents
미세 패턴의 형성방법 Download PDFInfo
- Publication number
- KR101428572B1 KR101428572B1 KR1020080039742A KR20080039742A KR101428572B1 KR 101428572 B1 KR101428572 B1 KR 101428572B1 KR 1020080039742 A KR1020080039742 A KR 1020080039742A KR 20080039742 A KR20080039742 A KR 20080039742A KR 101428572 B1 KR101428572 B1 KR 101428572B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- metal
- patterns
- photosensitive
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 229910052751 metal Inorganic materials 0.000 claims abstract description 156
- 239000002184 metal Substances 0.000 claims abstract description 156
- 230000008569 process Effects 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 6
- 229910000838 Al alloy Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 93
- 239000004973 liquid crystal related substance Substances 0.000 description 18
- 150000002739 metals Chemical class 0.000 description 17
- 230000005684 electric field Effects 0.000 description 10
- 239000010409 thin film Substances 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003313 weakening effect Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910016027 MoTi Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 미세 패턴의 형성방법에 관한 것으로, 보다 상세하게는 공통 전극과 화소 전극 간의 핑거부의 선폭을 축소 설계하는 것을 통해 개구율을 개선할 수 있는 미세 패턴의 형성방법에 관한 것이다.
이를 위한 본 발명에 따른 미세 패턴의 형성방법은 기판 상에 제 1 두께를 가지는 제 1 금속층을 형성하는 단계와; 상기 제 1 금속층 상부에 상기 제 1 금속층과 이종 금속으로 이루어지고, 상기 제 1 두께 대비 4 ~ 5배 두꺼운 제 2 두께를 가지는 제 2 금속층을 형성하는 단계와; 상기 제 1 및 제 2 금속층 상부에 감광층을 형성하는 단계와; 상기 감광층을 노광 및 현상하여 다수의 감광 패턴을 제 1 선폭으로 형성하는 단계와; 상기 제 2 금속층과 제 1 금속층을 패턴하여, 상기 다수의 감광 패턴의 제 1 선폭 보다 좁은 제 2 선폭으로 다수의 금속 패턴을 형성하는 단계와; 상기 다수의 금속 패턴 상부의 상기 다수의 감광 패턴을 스트립 공정으로 제거하는 단계와; 상기 스트립 공정으로 노출된 상기 다수의 금속 패턴 중, 상기 제 2 금속층을 선택적으로 패턴하여, 상기 제 2 금속층을 제거하고 그 하부의 제 1 금속층을 노출하는 단계를 포함하는 것을 특징으로 한다.
Description
본 발명은 미세 패턴의 형성방법에 관한 것으로, 보다 상세하게는 공통 전극과 화소 전극 간의 핑거부의 선폭을 축소 설계하는 것을 통해 개구율을 개선할 수 있는 미세 패턴의 형성방법에 관한 것이다.
일반적으로 사용되고 있는 표시장치들 중의 하나인 음극선관(Cathode Ray Tube: CRT)은 텔레비전을 비롯해서 계측기기, 정보 단말기 등의 모니터에 주로 이용되고 있으나, 음극선관의 무게와 크기로 인해 전자 제품의 소형화 및 경량화 등의 요구에 적극적으로 대응할 수 없었다.
이러한 음극선관(CRT)을 대체하기 위해서 소형, 경량화 및 저소비 전력 등과 같은 장점을 가지며, 액정 패널의 내부에 주입된 액정의 전기, 광학적 성질을 이용하여 정보를 표시하는 액정표시장치가 활발하게 개발되어 왔고 최근에는 평판 표시장치로서의 역할을 충분히 수행할 수 있을 정도로 기능이 개선되고 있다.
상기 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한 다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동행렬 액정표시장치(Active Matrix LCD: AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
이러한 액정표시장치의 액정층을 구동하는 역할을 하는 제 1 전극인 화소 전극과 제 2 전극인 공통 전극 간의 배치에 따라 수직 전계 모드와 수평 전계 모드로 구별될 수 있는 데, 이하 첨부한 도면에서는 제 1 전극과 제 2 전극이 어레이 기판 상에 배치되는 수평 전계 방식을 일 예로 설명하도록 한다.
도 1은 종래에 따른 횡전계 방식 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도이다.
도시한 바와 같이, 기판(10) 상에 수직 교차하여 화소 영역(P)을 정의하는 게이트 배선(20)과 데이터 배선(30)이 구성된다. 또한, 상기 게이트 배선(20)과 평행하게 이격하여 공통 배선(50)이 구성된다.
상기 게이트 배선(20)과 데이터 배선(30)의 교차지점에는 스위칭 역할을 하는 박막트랜지스터(T)가 구성된다. 상기 박막트랜지스터(T)는 게이트 배선(20)에서 연장된 게이트 전극(25)과, 상기 게이트 전극(25)과 중첩된 반도체층(미도시)과, 상기 데이터 배선(30)에서 연장되고 반도체층과 접촉된 소스 전극(32)과, 상기 소스 전극(32)과 이격된 드레인 전극(34)을 포함한다.
상기 반도체층(미도시)은 순수 비정질 실리콘(a-Si:H)으로 이루어진 액티브층(40)과 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)으로 이루어진 오믹 콘택층(미도시)을 포함한다.
상기 드레인 전극(34)의 일부를 노출하는 드레인 콘택홀(CH1)을 통해 드레인 전극(34)과 접촉된 화소 전극(70)이 화소 영역(P)에 대응하여 구성된다.
이때, 상기 화소 전극(70)은 드레인 전극(34)과 접촉된 연장부(70a)와, 상기 연장부(70a)에서 화소 영역(P) 방향으로 수직 분기된 다수의 수직부(70b)를 포함한다.
상기 화소 영역(P)에는 화소 전극(70)과 평행하게 교대로 이격 구성된 다수의 공통 전극(80)이 구성된다. 상기 공통 전극(80)은 공통 배선(50)의 일부를 노출하는 공통 콘택홀(CMH)을 통해 공통 배선(50)과 접촉된 연장부(80a)와, 상기 연장부(80a)에서 화소 영역(P) 방향으로 수직 분기된 다수의 수직부(80b)를 포함한다.
이때, 상기 화소 전극(70)과 공통 전극(80)은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)와 같은 투명한 도전성 물질 그룹 중 선택된 하나로 구성된다.
전술한 구성을 갖는 횡전계 방식 액정표시장치용 어레이 기판(10)에 있어서, 개구율은 패널 특성을 좌우하는 중요한 요소 중 하나이다. 이러한 개구율을 개선하기 위해서는 화소 전극 수직부(70b)의 폭(W1)과 공통 전극 수직부(80b)의 폭(W2)을 축소 설계하거나, 화소 전극 수직부(70b)와 공통 전극 수직부(80b) 간의 이격 거 리(L)를 늘리는 방법이 있다.
그러나, 상기 화소 전극 수직부(70b)와 공통 전극 수직부(80b) 간의 이격 거리(L)를 늘릴 경우 화소 전극 수직부(70b)와 공통 전극 수직부(80b)의 사이 구간에서의 수평 전기장을 약화시키는 요인으로 작용하게 된다. 이러한 수평 전기장의 약화는 액정을 제어하는 데 어려움이 따르고, 이는 빛의 투과량을 현저히 떨어뜨리는 요인으로 작용하는 바, 이격 거리(L)를 늘리는 데는 한계가 있다.
이에 대한 대안으로 화소 전극 수직부(70b)의 폭(W1)과 공통 전극 수직부(80b)의 폭(W2)을 축소 설계하려는 방법이 대두되고 있다.
이에 대해서는 이하, 첨부한 도면을 참조하여 보다 상세히 설명하도록 한다.
도 2a 내지 도 2e는 도 1의 Ⅱ-Ⅱ'선을 따라 절단하여 공정 순서에 의해 나타낸 공정 단면도로, 화소 전극과 공통 전극의 형성 단계를 세분화하여 나타낸 것이다. 이때, 전술한 게이트 및 데이터 배선과 박막트랜지스터 등의 형성 공정은 생략하도록 한다.
도 2a에 도시한 바와 같이, 기판(10) 상에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 도전성 물질 그룹 중 선택된 하나로 투명 금속층(60)이 형성된다. 이때, 상기 투명 금속층(60)의 두께(t)는 200 ~ 400Å의 범위로 형성하고 있다.
도 2b에 도시한 바와 같이, 상기 투명 금속층(60)이 형성된 기판(10) 상에 포토레지스트를 도포하여 감광층(90)을 형성한다. 이때, 상기 감광층(90)이 형성된 기판(10)과 이격된 상부에 투과부(T1)와 차단부(T2)로 구성된 마스크(M)를 정렬하 는 바, 화소 영역(P)에 대응하여 투과부(T1)와 차단부(T2)를 교대로 반복 배치한다.
도 2c에 도시한 바와 같이, 전술한 마스크(도 2b의 M) 상부에 노광기(미도시)를 배치하고, 상기 노광기를 이용하여 노광한 후 현상액을 이용한 현상 공정을 진행하게 되면, 상기 차단부(도 2b의 T2)에 대응하여 높이 변화가 없는 제 1 감광 패턴(92), 제 2 감광 패턴(94), 제 3 감광 패턴(96)이 일정한 간격으로 이격 형성되고, 이를 제외한 감광층(도 2b의 90)은 모두 제거되어 그 하부의 투명 금속층(60)이 외부로 노출된다.
도 2d에 도시한 바와 같이, 상기 제 1, 제 2, 제 3 감광 패턴(92, 94, 96)을 마스크로 이용하고, 상기 노출된 투명 금속층(도 2c의 60)을 식각액을 이용한 습식식각으로 패턴하게 되면, 상기 화소 영역(P)에 대응하여 다수의 화소 전극 수직부(70b)와 공통 전극 수직부(80b)가 형성된다.
다음으로, 도 2e에 도시한 바와 같이, 상기 제 1, 제 2, 제 3 감광 패턴(도 2d의 92, 94, 96)을 스트립액을 이용한 스트립 공정으로 제거하게 되면, 화소 전극 수직부(70b)와 공통 전극 수직부(80b)가 외부로 노출된다. 이상으로, 화소 전극(도 1의 70)과 공통 전극(도 2의 80)의 형성 공정이 완료된다.
그러나, 전술한 도 2c 및 도 2d에서 설명한 노광 및 현상 공정에 있어서, 상기 화소 전극 수직부(70b)의 폭(w1)과 공통 전극 수직부(80b)의 폭(w2)을 축소 설계하기 위해서는 제 1 감광 패턴(92)의 선폭(B1), 제 2 감광 패턴(94)의 선폭(B2)과 제 3 감광 패턴(96)의 선폭(B3)을 축소 설계하는 것이 선행되어야 하나, 현재의 노광기로는 해상도의 한계로 제 1, 제 2, 제 3 감광 패턴(92, 94, 96) 각각의 선폭(B1, B2, B3)을 4μm로 형성하는 것이 한계 수치인 상황이다.
그 결과, 상기 제 1, 제 2, 제 3 감광 패턴(92, 94, 96)을 마스크로 이용하고 식각액을 이용한 습식식각으로 패턴하는 과정에서, 제 1, 제 2, 제 3 감광 패턴(92, 94, 96)의 양측 하부면으로의 식각액의 침투가 원만히 이루어지지 않는 문제가 있다.
다시 말해, 전술한 투명 금속층(도 1의 60)의 두께(t)는 200 ~ 400Å의 범위로 형성하고 있는 데 이와 같이 얇은 두께로 형성되는 투명 금속층의 경우, 식각액의 침투가 용이하지 않아 습식식각으로 패턴한 후에는 좌우 양측으로 0.25μm 밖에 줄어들지 않게 되는 바, 최종적으로 화소 전극 수직부(70b)의 폭(w1)과 공통 전극 수직부(80b)의 폭(w2)을 3.5μm의 수준으로 밖에 형성할 수 없는 상황이다. 이러한 공정 장비의 한계로 미세 패턴을 구현하는 데 한계에 봉착한 상황이다.
이때, 상기 식각액의 침투를 용이하게 유도하기 위해 투명 금속층의 두께를 증가시키는 방법을 생각해 볼 수 있는 데, 이 경우에는 화소 전극 수직부(70b)와 공통 전극 수직부(80b)가 개구율에 직접적으로 관여하는 화소 영역(P)에 대응하여 설계된다는 측면에서 투명 금속층의 두께 증가는 투과율의 저하 문제로 이어져 개구율을 현격히 저해하는 원인이 된다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 현 노광기의 해상도의 향상 없이도 화소 전극과 공통 전극의 폭을 축소 설계하는 것을 통해 개구율을 개선하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 미세 패턴의 형성방법은 기판 상에 제 1 두께를 가지는 제 1 금속층을 형성하는 단계와; 상기 제 1 금속층 상부에 상기 제 1 금속층과 이종 금속으로 이루어지고, 상기 제 1 두께 대비 4 ~ 5배 두꺼운 제 2 두께를 가지는 제 2 금속층을 형성하는 단계와; 상기 제 1 및 제 2 금속층 상부에 감광층을 형성하는 단계와; 상기 감광층을 노광 및 현상하여 다수의 감광 패턴을 제 1 선폭으로 형성하는 단계와; 상기 제 2 금속층과 제 1 금속층을 패턴하여, 상기 다수의 감광 패턴의 제 1 선폭 보다 좁은 제 2 선폭으로 다수의 금속 패턴을 형성하는 단계와; 상기 다수의 금속 패턴 상부의 상기 다수의 감광 패턴을 스트립 공정으로 제거하는 단계와; 상기 스트립 공정으로 노출된 상기 다수의 금속 패턴 중, 상기 제 2 금속층을 선택적으로 패턴하여, 상기 제 2 금속층을 제거하고 그 하부의 제 1 금속층을 노출하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 제 1 금속층은 상기 제 1 금속층은 인듐-틴-옥사이드, 인듐-징크-옥사이드, 몰리브덴 합금, 몰리브덴, 알루미늄, 알루미늄 합금, 크롬 및 구리를 포함하는 도전성 물질 그룹 중 선택된 어느 하나로 형성된 것을 특징으로 한다.
상기 제 1 두께는 200 ~ 400Å의 범위로 형성되고, 상기 제 2 금속층은 구리, 알루미늄 및 알루미늄 합금을 포함하는 도전성 물질 그룹 중 선택된 어느 하나로 형성된다. 이때, 상기 제 2 두께는 800 ~ 2000Å의 범위로 형성된 것을 특징으로 한다.
상기 제 1 선폭은 4μm가 한계 수치이고, 상기 제 2 선폭은 1.4 ~ 3.0μm의 범위로 형성된 것을 특징으로 한다.
상기 다수의 금속 패턴은 게이트 배선과 데이터 배선이 수직 교차하여 정의되는 화소 영역에 대응된 화소 전극과 공통 전극인 것을 특징으로 한다.
본 발명에서는 첫째, 이종 금속을 이용하여 제 1 금속층과 제 2 금속층을 선택적으로 패턴하는 것을 통해 미세 패턴의 구현이 가능하다.
둘째, 화소 영역에 대응된 화소 전극과 공통 전극을 미세 패턴으로 구현하는 것을 통해 개구율을 개선시킬 수 있다.
--- 실시예 ---
본 발명은 패턴하고자 하는 제 1 금속층 상부에 이종 금속인 제 2 금속층을 적층 형성하여 제 1 및 제 2 금속층의 두께를 증가시키는 것을 통해 습식식각으로 패턴 공정시 식각액의 침투가 용이할 뿐만 아니라, 이종 금속 간의 갈바닉 효과를 통해 미세 패턴을 구현할 수 있는 것을 특징으로 한다.
도 3a 내지 도 3f는 본 발명에 따른 박막 형성방법을 공정 순서에 따라 순차적으로 나타낸 공정 단면도로, 화소 전극과 공통 전극의 형성 단계를 세분화하여 나타낸 것이다.
도 3a에 도시한 바와 같이, 기판(110) 상에 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO), 몰리브덴 합금(MoTi), 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금(AlNd), 크롬(Cr) 및 구리(Cu)를 포함하는 도전성 물질 그룹 중 선택된 하나로 제 1 금속층(160)을 형성한다. 이때, 상기 제 1 금속층(160)의 두께(t1)는 200 ~ 400Å의 두께로 형성하는 것이 바람직하다.
다음으로, 상기 제 1 금속층(160) 상부에 구리(Cu), 알루미늄(Al) 및 알루미늄 합금(AlNd)을 포함하는 도전성 물질 그룹 중 선택된 하나로 제 2 금속층(162)을 형성한다. 상기 제 1 및 제 2 금속층(160, 162)이 차례로 적층 형성된 기판(110) 상부에 포토레지스트를 도포하여 감광층(190)을 형성한다.
이때, 상기 제 2 금속층(162)은 구리를 이용하는 것이 바람직하며, 그 두께(t2)는 제 1 금속층(160)의 두께(t1) 대비 4 ~ 5배 정도 두꺼운 800 ~ 2000Å의 범위로 형성한다.
특히, 상기 제 1 금속층(160)과 제 2 금속층(162)은 서로 다른 금속, 즉 이종 금속으로 형성하는 것을 특징으로 한다. 이러한 제 1 금속층(160)은 패턴하고자 하는 금속이고, 제 2 금속층(162)은 미세 패턴을 구현하기 위해 제 1 금속층(160) 상부에 추가적으로 형성하는 더미 금속이다.
종래와 달리, 본 발명에서는 제 2 금속층(162)을 추가 형성하는 것을 통해, 상기 제 1 금속층(160)과 제 2 금속층(162)을 합산한 두께가 종래의 투명 금속층(도 2a의 60)의 두께 대비 대략 5배 정도 두꺼운 두께를 가지게 되는 바, 식각액의 침투가 용이한 장점을 갖는다.
또한, 상기 제 1 금속층(160)과 제 2 금속층(162)을 이종 금속으로 적층 형성하는 것을 통해 제 1 금속층(160)과 제 2 금속층(162) 간의 갈바닉 현상을 유도할 수 있다. 이러한 갈바닉 현상(Galvanic Phenomenon)은 서로 접촉하는 이종 금속이 부식성 용액에 노출될 때 발생되는 두 금속 간의 전위차로 인하여 더 활성적인 금속에서 일어나는 심한 부식을 말한다.
따라서, 본 발명에서와 같이 이종 금속으로 이루어진 제 1 금속층(160)과 제 2 금속층(162)을 식각액을 이용한 습식식각으로 패턴할 경우 제 1 및 제 2 금속층(160, 162)을 더욱 활성적으로 식각할 수 있게 된다.
도 3b에 도시한 바와 같이, 상기 제 1 및 제 2 금속층(160, 162)과 감광층(190)이 차례로 적층 형성된 기판(110) 상에 투과부(T1)와 차단부(T2)로 이루어진 마스크(M)를 정렬하는 단계를 진행하는 바, 화소 영역(P)에 대응하여 투과부(T1)와 차단부(T2)를 교대로 반복 배치한다.
상기 차단부(T2)는 빛을 완전히 차단하는 기능을 하고, 상기 투과부(T1)는 빛을 투과시켜 빛에 노출된 감광층(190)의 화학적 변화로 상기 감광층(190)이 완전 노광될 수 있도록 하는 기능을 한다. 이때, 상기 감광층(190)은 빛에 노출되는 부분이 제거되는 포지티브 타입이라 가정한다.
도 3c에 도시한 바와 같이, 전술한 마스크(도 3b의 M) 상부에 노광기(미도 시)를 배치하고, 상기 노광기를 이용하여 노광한 후 현상액을 이용한 현상 공정을 진행하게 되면, 제 1 감광 패턴(192)과 제 2 감광 패턴(194)과 제 3 감광 패턴(196)이 차례로 이격 형성된다. 전술한 바와 같이, 상기 제 1 감광 패턴(192)의 폭(B1), 제 2 감광 패턴(194)의 폭(B2) 및 제 3 감광 패턴(196)의 폭(B3)은 노광기의 해상도 한계로 4μm로 형성되고 있다.
도 3d에 도시한 바와 같이, 상기 제 1, 제 2, 제 3 감광 패턴(192, 194, 196)을 마스크로 이용하고, 상기 제 1, 제 2, 제 3 감광 패턴(192, 194, 196)의 하부로 노출된 제 2 금속층(162)과 제 2 금속층(162) 하부의 제 1 금속층(160)을 식각액을 이용한 습식식각으로 패턴하여, 화소 영역(P)에 대응하여 다수의 화소 전극 수직부(170b)와 공통 전극 수직부(180b)를 형성한다.
이때, 상기 화소 전극 수직부(170b)와 공통 전극 수직부(180b)는 제 1 금속층(160)과 제 2 금속층(162)이 차례로 적층된 상태이다.
전술한 도 3c에 도시한 바와 같이, 본 발명에서는 습식식각으로 패턴시, 제 1 및 제 2 금속층(160, 162)을 합산한 두께가 종래의 투명 금속층 대비 대략 5배 정도 두꺼운 두께로 형성되므로, 제 1, 제 2, 제 3 감광 패턴(192, 194, 196)의 하부 면으로 식각액의 침투를 용이하게 유도할 수 있다.
또한, 이종 금속으로 형성되는 제 1 및 제 2 금속층(160, 162) 간의 갈바닉 효과에 기인하여 제 1 및 제 2 금속층(160, 162)을 더욱 활성적으로 식각할 수 있는 바, 화소 전극 수직부(170b)의 폭(w1)과 공통 전극 수직부(180b)의 폭(w2)을 제 1, 제 2, 제 3 감광 패턴(192, 194, 196) 각각의 선폭(B1, B2, B3) 대비 좌우 양측 으로 1μm씩 줄어든 2μm로 형성할 수 있다.
이때, 상기 화소 전극 수직부(170b)와 공통 전극 수직부(180b)를 습식식각으로 패턴시, 공정 시간과 공정 온도를 변화시킴으로써 화소 전극 수직부(170b)의 폭(w1)과 공통 전극 수직부(180b)의 폭(w2)을 더욱 축소 설계할 수 있는 바, 상기 화소 전극 수직부(170b)의 폭(w1)과 공통 전극 수직부(180b)의 폭(w2)을 1.4 ~ 3μm의 범위를 갖는 미세 패턴의 구현이 가능해진다.
따라서, 본 발명의 핑거부에 해당하는 화소 전극 수직부(170b)의 폭(w1)과 공통 전극 수직부(180b)의 폭(w2)을 2μm로 축소 설계했다고 가정했을 때, 종래의 핑거부에 비해 3% 정도의 개구율을 향상시킬 수 있게 된다.
도 3e에 도시한 바와 같이, 스트립액을 이용한 스트립 공정으로 화소 전극 수직부(170b)와 공통 전극 수직부(180b)의 상부에 위치하는 제 1, 제 2, 제 3 감광 패턴(192, 194, 196)을 제거하여, 상기 화소 전극 수직부(170b)와 공통 전극 수직부(180b)를 외부로 노출시킨다.
도 3f에 도시한 바와 같이, 외부로 노출된 화소 전극 수직부(170b)와 공통 전극 수직부(180b)에 있어서, 제 2 금속층(도 3e의 162)은 미세 패턴을 형성하기 위해 제 1 금속층(도 3e의 160) 상부에 추가적으로 형성한 더미 금속인 바, 습식식각으로 제 2 금속층을 선택적으로 패턴하여 제 2 금속층을 제거하고 그 하부의 제 1 금속층을 외부로 노출시키게 된다.
따라서, 상기 화소 영역(P)에는 제 1 금속층으로만 이루어진 다수의 화소 전극 수직부(170b)와 공통 전극 수직부(180b)가 형성되는 바, 종래의 화소 전극 수직 부(도 2e의 70b) 및 공통 전극 수직부(도 2e의 80b)와 동일한 두께로 형성할 수 있게 된다.
즉, 종래와 비교하여 본 발명에서는 화소 전극 수직부(170b)와 공통 전극 수직부(170)의 두께에는 변화가 없고 폭(w1, w2)만 축소 설계되므로 축소된 폭(w1, w2)에 비례하여 개구율을 향상시킬 수 있는 장점이 있다.
이때, 상기 화소 전극 수직부(170b)와 공통 전극 수직부(180)를 형성한 후에는 제 1 금속층 만이 존재하는 것으로 설명하였으나 실제 공정에서는 제 1 금속층의 노출된 표면에 극히 미량의 제 2 금속층이 잔재하게 된다. 따라서, 상기 화소 전극 수직부(170b)와 공통 전극 수직부(180b)가 이종 금속으로 제작되었는가의 여부는 제 1 금속층의 노출된 표면의 성분 분석을 통해 확인할 수 있다.
따라서, 본 발명에서는 현 노광기의 해상도 향상 없이도 이종 금속을 이용한 두께 증가와 이종 금속 간의 갈바닉 현상을 통해 미세 패턴을 구현할 수 있게 된다.
이하, 본 발명에 따른 이종 금속을 이용한 미세 패턴에 대한 실험 결과를 통해 보다 상세히 설명하도록 한다.
표 1은 종래와 본 발명에 따른 금속별 식각편차를 실험한 결과를 나타낸 것이다. 이때, 금속 I는 MoTi를 300Å의 두께로, 금속 II는 ITO를 400Å의 두께로, 금속 III는 Cu/MoTi를 2500Å/300Å의 두께로 적층 형성했을 때의 포토CD(Critical Dimension), 완성CD 및 식각편차를 각각 비교한 실험 결과로, 금속 I, II는 종래, 금속 III는 본 발명에 해당된다.
<표 1>
| 금속 | I | II | III | ||||||
| 공정온도(℃) | 36 | 47 | 32 | ||||||
| 공정시간(s) | 61 | 72 | 79 | 79 | 89 | 100 | 61 | 72 | 95 |
| 포토CD(μm) | 3.94 | 3.91 | 3.90 | 4.28 | 4.20 | 4.20 | 3.53 | 3.62 | 3.74 |
| 완성CD(μm) | 3.33 | 3.27 | 3.23 | 3.77 | 3.63 | 3.60 | 2.65 | 2.37 | 1.87 |
| 식각편차(μm) | 0.61 | 0.65 | 0.67 | 0.51 | 0.56 | 0.60 | 0.85 | 1.25 | 1.86 |
도시한 바와 같이, 금속(I, II, III)별 공정시간 및 공정온도에 따른 포토CD, 완성CD 및 식각편차의 실험 결과값을 표로 나타낸 것이다. 이때, 금속 I의 경우에는 공정온도 36℃에서 61s, 72s, 79s의 공정시간, 금속 II의 경우에는 공정온도 47℃에서 79s, 89s, 100s의 공정시간, 금속 III의 경우에는 공정온도 32℃에서 61s, 72s, 95s의 공정시간에 따른 포토CD, 완성CD 및 식각편차 값을 각각 나타내고 있다.
상기 포토CD는 전술한 도 3c에서 노광기에 의한 노광 및 현상액을 이용한 현상 공정으로 패턴되는 제 1, 제 2, 제 3 감광 패턴(192, 194, 196) 각각의 선폭(B1, B2, B3)에 해당하고, 상기 완성CD는 전술한 도 3c 내지 도 3e에서 제 1, 제 2, 제 3 감광 패턴(192, 194, 196)의 하부에 위치하는 제 1 및 제 2 금속층(160, 162)을 최종적으로 패턴하고 제 2 금속층(162)을 제거한 상태에서의 화소 전극 수직부(170b)의 폭(w1)과 공통 전극 수직부(180b)의 폭(w2)에 해당하며, 식각편차는 포토CD - 완성CD 값에 해당한다.
이때, 금속 I, II(종래)와 금속 III(본 발명)의 포토CD, 완성CD 및 식각편차를 비교한 바, 금속 I, II와 금속 III의 포토CD에서는 큰 차이를 보이지 않으나, 완성CD의 경우 금속 III가 금속 I, II에 비해 대략 1 ~ 1.5배 정도 축소된 것을 알 수 있다. 즉, 포토CD - 완성CD의 값인 식각편차에 있어서, 금속 III이 금속 I, II에 비해 1.5배 정도 크다는 것을 확인할 수 있다.
도 4는 식각편차에 대한 실험 결과를 세부적으로 나타낸 그래프로, 이를 참조하여 보다 상세히 설명하면, 금속 I 또는 금속 II(종래)로 이루어진 단일층으로 형성했을 경우 공정시간(60 ~ 100s)에 따른 식각편차가 0.4 ~ 0.6μm임에 반해 금속 III(본 발명)로 이루어진 이중층으로 형성했을 경우 공정시간(60 ~ 95s)에 따른 식각편차가 0.8 ~ 1.8μm인 것을 알 수 있다.
따라서, 전술한 실험 결과를 바탕으로 본 발명에서와 같이 이종 금속을 이용할 경우 CD 변화량 즉, 식각편차가 크다는 것을 알 수 있는 바, 노광기 해상도의 변화 없이도 미세 패턴을 형성할 수 있는 장점이 있다.
전술한 미세 패턴의 형성방법을 이용하여 어레이 기판 또는 컬러필터 기판에 각 전극을 형성할 경우, 각 전극의 폭을 좌우 양측으로 대략 1μm씩 축소 설계할 수 있는 장점이 있다.
지금까지, 본 발명에서는 횡전계 방식에 대해 일관되게 설명하고 있으나 이는 예시적인 것에 불과한 바, 이러한 미세 패턴의 형성방법은 사진식각 공정으로 각 전극을 형성하는 대다수의 표시 장치에 적용할 수 있는 것은 자명한 사실일 것이다.
이러한 본 발명에 따른 미세 패턴의 형성 방법은 어레이 기판 또는 컬러필터 기판을 제조하는 마스크의 사용 횟수에 따른 분류에 구애받지 않으며, 게이트 배 선, 데이터 배선 및 대다수의 배선 등에 적용할 수 있다.
특히, 최근에는 3회의 마스크 공정으로 액정표시장치용 어레이 기판을 제작하려는 시도가 활발히 연구 진행되고 있는 바, 이러한 3 마스크 공정에서는 마스크 수의 증가 없이도 이종 금속을 이용하여 화소 전극과 공통 전극을 형성할 수 있는 장점이 있다.
따라서, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 정신 및 사상을 벗어나지 않는 한도 내에서 다양하게 변형 및 변경할 수 있다는 것은 자명한 사실일 것이다.
도 1은 종래에 따른 횡전계 방식 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도.
도 2a 내지 도 2e는 도 1의 Ⅱ-Ⅱ'선을 따라 절단하여 공정 순서에 의해 나타낸 공정 단면도.
도 3a 내지 도 3f는 본 발명에 따른 박막 형성방법을 공정 순서에 따라 순차적으로 나타낸 공정 단면도.
도 4는 식각편차에 대한 실험 결과를 세부적으로 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명*
110 : 기판 160 : 제 1 금속층
162 : 제 2 금속층 170b : 화소 전극 수직부
180b : 공통 전극 수직부 W1 : 화소 전극 수직부의 폭
W2 : 공통 전극 수직부의 폭
192, 194, 196 : 제 1, 제 2, 제 3 감광 패턴
B1, B2, B3 : 제 1, 제 2, 제 3 감광 패턴의 선폭
Claims (8)
- 기판 상에 제 1 두께를 가지는 제 1 금속층을 형성하는 단계와;상기 제 1 금속층 상부에 상기 제 1 금속층과 이종 금속으로 이루어지고, 상기 제 1 두께 대비 4 ~ 5배 두꺼운 제 2 두께를 가지는 제 2 금속층을 형성하는 단계와;상기 제 1 및 제 2 금속층 상부에 감광층을 형성하는 단계와;상기 감광층을 노광 및 현상하여 다수의 감광 패턴을 제 1 선폭으로 형성하는 단계와;상기 제 2 금속층과 제 1 금속층을 단일 식각공정을 통해 일괄 패턴하여, 상기 다수의 감광 패턴의 제 1 선폭 보다 좁은 제 2 선폭으로 다수의 금속 패턴을 형성하는 단계와;상기 다수의 금속 패턴 상부의 상기 다수의 감광 패턴을 스트립 공정으로 제거하는 단계와;상기 스트립 공정으로 노출된 상기 다수의 금속 패턴 중, 상기 제 2 금속층을 제거하고 그 하부의 제 1 금속층을 노출하는 단계를 포함하는 미세 패턴의 형성방법.
- 제 1 항에 있어서,상기 제 1 금속층은 인듐-틴-옥사이드, 인듐-징크-옥사이드, 몰리브덴 합금, 몰리브덴, 알루미늄, 알루미늄 합금, 크롬 및 구리를 포함하는 도전성 물질 그룹 중 선택된 어느 하나로 형성된 것을 특징으로 하는 미세 패턴의 형성방법.
- 제 1 항에 있어서,상기 제 1 두께는 200 ~ 400Å의 범위로 형성된 것을 특징으로 하는 미세 패턴의 형성방법.
- 제 1 항에 있어서,상기 제 2 금속층은 구리, 알루미늄 및 알루미늄 합금을 포함하는 도전성 물질 그룹 중 선택된 어느 하나로 형성된 것을 특징으로 하는 미세 패턴의 형성방법.
- 제 1 항에 있어서,상기 제 2 두께는 800 ~ 2000Å의 범위로 형성된 것을 특징으로 하는 미세 패턴의 형성방법.
- 제 1 항에 있어서,상기 제 1 선폭은 4μm가 한계 수치인 것을 특징으로 하는 미세 패턴의 형성방법.
- 제 1 항에 있어서,상기 제 2 선폭은 1.4 ~ 3.0μm의 범위로 형성된 것을 특징으로 하는 미세 패턴의 형성방법.
- 제 1 항에 있어서,상기 다수의 금속 패턴은 게이트 배선과 데이터 배선이 수직 교차하여 정의되는 화소 영역에 대응된 화소 전극과 공통 전극인 것을 특징으로 하는 미세 패턴의 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080039742A KR101428572B1 (ko) | 2008-04-29 | 2008-04-29 | 미세 패턴의 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080039742A KR101428572B1 (ko) | 2008-04-29 | 2008-04-29 | 미세 패턴의 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090114003A KR20090114003A (ko) | 2009-11-03 |
| KR101428572B1 true KR101428572B1 (ko) | 2014-08-11 |
Family
ID=41555289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080039742A KR101428572B1 (ko) | 2008-04-29 | 2008-04-29 | 미세 패턴의 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101428572B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2792798B1 (en) | 2011-12-13 | 2018-02-21 | Volvo Construction Equipment AB | All-round hazard sensing device for construction apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471769B1 (ko) * | 1996-07-19 | 2005-06-08 | 삼성전자주식회사 | 테이퍼식각방법및액정표시장치용표시판의제조방법 |
| KR20070002801A (ko) * | 2005-06-30 | 2007-01-05 | 엘지.필립스 엘시디 주식회사 | 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법 |
-
2008
- 2008-04-29 KR KR1020080039742A patent/KR101428572B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471769B1 (ko) * | 1996-07-19 | 2005-06-08 | 삼성전자주식회사 | 테이퍼식각방법및액정표시장치용표시판의제조방법 |
| KR20070002801A (ko) * | 2005-06-30 | 2007-01-05 | 엘지.필립스 엘시디 주식회사 | 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090114003A (ko) | 2009-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7710526B2 (en) | Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same | |
| TWI286257B (en) | Liquid crystal display device | |
| KR100382955B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| US8497507B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| US8426229B2 (en) | Method of fabricating liquid crystal display device | |
| KR101870986B1 (ko) | 박막 트랜지스터 어레이 기판 제조방법 | |
| JP5717546B2 (ja) | 薄膜トランジスタ基板およびその製造方法 | |
| JP2004145266A (ja) | 薄膜トランジスタ表示板 | |
| JP2002148659A (ja) | 液晶表示装置 | |
| JP4646539B2 (ja) | 液晶表示装置とその製造方法 | |
| DE112016000311B4 (de) | Dünnschicht-Transistorsubstrat, Verfahren zur Herstellung eines Dünnschicht-Transistorsubstrats und Flüssigkristallanzeige | |
| JP5525773B2 (ja) | Ｔｆｔ基板及びその製造方法 | |
| KR20070045751A (ko) | 포토 마스크 | |
| US20080191211A1 (en) | Thin film transistor array substrate, method of manufacturing the same, and display device | |
| KR101953832B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| JP2005018074A (ja) | 露光方法及びこれを用いる液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| KR101428572B1 (ko) | 미세 패턴의 형성방법 | |
| KR20070114472A (ko) | 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법 | |
| JP5342731B2 (ja) | 液晶表示装置とその製造方法 | |
| US8563367B2 (en) | Method of fabricating array substrate for in-plane switching mode liquid crystal display device | |
| JP2016224386A (ja) | 薄膜トランジスタ基板およびその製造方法 | |
| WO2018150620A1 (ja) | 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置、及び、薄膜トランジスタ基板の製造方法 | |
| JP2005201982A (ja) | 液晶表示装置及びその製造方法 | |
| JP6425676B2 (ja) | 表示装置の製造方法 | |
| JPWO2016194804A1 (ja) | アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170713 Year of fee payment: 4 |