KR101147118B1 - 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치의 제조 방법 - Google Patents

미세 패턴 형성 방법과 그를 이용한 액정 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR101147118B1
KR101147118B1 KR1020050058421A KR20050058421A KR101147118B1 KR 101147118 B1 KR101147118 B1 KR 101147118B1 KR 1020050058421 A KR1020050058421 A KR 1020050058421A KR 20050058421 A KR20050058421 A KR 20050058421A KR 101147118 B1 KR101147118 B1 KR 101147118B1
Authority
KR
South Korea
Prior art keywords
region
photoresist pattern
line width
exposure
liquid crystal
Prior art date
Application number
KR1020050058421A
Other languages
English (en)
Other versions
KR20070002758A (ko
Inventor
조흥렬
류순성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050058421A priority Critical patent/KR101147118B1/ko
Priority to US11/451,482 priority patent/US7608541B2/en
Publication of KR20070002758A publication Critical patent/KR20070002758A/ko
Application granted granted Critical
Publication of KR101147118B1 publication Critical patent/KR101147118B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 노광 해상도의 제한없이 미세 패턴을 형성할 수 있는 미세 패턴 형성 방법과, 그를 이용한 액정 표시 장치의 제조 방법을 제공하는 것이다.
본 발명의 미세 패턴 형성 방법은 박막 위에 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 애싱하는 단계와; 상기 애싱된 포토레지스트 패턴을 마스크로 상기 박막을 패터닝하여 미세 패턴을 형성하는 단계를 포함한다.

Description

미세 패턴 형성 방법과 그를 이용한 액정 표시 장치의 제조 방법{METHOD OF FORMING FINE PATTERN, AND METHOD OF FABRICATING LIQUID CRYSTAL DISPLAY USING THE SAME}
도 1은 종래의 액정 패널 구조를 개략적으로 도시한 사시도.
도 2a 내지 도 2c는 일반적인 패턴 형성 방법을 단계적으로 도시한 단면도들.
도 3a 내지 도 3d는 본 발명의 실시 예에 따른 미세 패턴 형성 방법을 단계적으로 도시한 단면도들.
도 4는 본 발명의 실시 예에 따른 액정 표시 장치의 박막 트랜지스터 기판을 도시한 평면도.
도 5는 도 4에 도시된 박막 트랜지스터 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도.
도 6a 내지 도 6d는 도 5에 도시된 화소 전극의 형성 방법을 단계적으로 도시한 단면도들.
도 7a 및 도 7b는 종래의 화소 전극을 이용한 액정 표시 장치와 본 발명의 실시 예에 따른 액정 표시 장치의 휘도를 비교한 사진.
< 도면의 주요 부분에 대한 부호의 설명 >
2 : 상부 유리 기판 4 : 블랙 매트릭스
6 : 칼라 필터 8 : 공통 전극
10 : 칼라 필터 기판 12 : 하부 유리 기판
14, 102 : 게이트 라인 16, 104 : 데이터 라인
18, TFT : 박막 트랜지스터 20 : 박막 트랜지스터 기판
22, 118 : 화소 전극 24 : 액정
40, 50, 62, 150, 172 : 기판 42 : 도전층
46 : 전극 44, 54 : 포토레지스트 패턴
52 : 박막 56 : 박막 패턴
60, 170 : 마스크 64. 174 : 차단 패턴
108 : 게이트 전극 110 : 소스 전극
112 : 드레인 전극 114 : 활성층
115 : 반도체 패턴 116 : 오믹 접촉층
120 : 공통 라인 122 : 공통 전극
101 : 투명 도전층 126 : 컨택홀
154 : 게이트 절연막 156 : 보호막
160, 170 : 포토레지스트 패턴
본 발명은 액정 표시 장치에 관한 것으로, 특히 미세 패턴을 형성할 수 있는 미세 패턴 형성 방법과, 그를 이용한 액정 표시 장치의 제조 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀 매트릭스를 통해 화상을 표시하는 액정 표시 패널(이하, 액정 패널)과, 그 액정 패널을 구동하는 구동 회로를 구비한다.
도 1을 참조하면, 종래의 액정 패널은 액정(24)을 사이에 두고 접합된 칼라 필터 기판(10)과 박막 트랜지스터 기판(20)으로 구성된다.
칼라 필터 기판(10)은 상부 유리 기판(2) 상에 순차적으로 형성된 블랙 매트릭스(4)와 칼라 필터(6) 및 공통 전극(8)을 구비한다. 블랙 매트릭스(4)는 상부 유리 기판(2)에 매트릭스 형태로 형성된다. 이러한 블랙 매트릭스(4)는 상부 유리 기판(2)의 영역을 칼라 필터(6)가 형성되어질 다수의 셀영역들로 나누고, 인접한 셀들간의 광 간섭 및 외부광 반사를 방지한다. 칼라 필터(6)는 블랙 매트릭스(4)에 의해 구분된 셀영역에 적(R), 녹(G), 청(B)으로 구분되게 형성되어 적, 녹, 청색 광을 각각 투과시킨다. 공통 전극(8)은 칼라 필터(6) 위에 전면 도포된 투명 도전층으로 액정(24) 구동시 기준이 되는 공통 전압(Vcom)을 공급한다. 그리고, 칼라 필터(6)의 평탄화를 위하여 칼라 필터(6)와 공통 전극(8) 사이에는 오버코트층(Overcoat Layer)(미도시)이 추가로 형성되기도 한다.
박막 트랜지스터 기판(20)은 하부 유리 기판(12)에서 게이트 라인(14)과 데이터 라인(16)의 교차로 정의된 셀영역마다 형성된 박막 트랜지스터(18)와 화소 전극(22)을 구비한다. 박막 트랜지스터(18)는 게이트 라인(12)으로부터의 게이트 신호에 응답하여 데이터 라인(16)으로부터의 데이터 신호를 화소 전극(22)으로 공급한다. 투명 도전층으로 형성된 화소 전극(22)은 박막 트랜지스터(18)로부터의 데이터 신호를 공급하여 액정(24)이 구동되게 한다.
유전 이방성을 갖는7 액정(24)은 화소 전극(22)의 데이터 신호와 공통 전극(8)의 공통 전압(Vcom)에 의해 형성된 전계에 따라 회전하여 광 투과율을 조절함으로써 계조가 구현되게 한다.
그리고, 액정 패널은 액정(24)의 초기 배향을 위한 배향막과, 컬러 필터 기판(10)과 박막 트랜지스터 기판(20)과의 셀갭을 일정하게 유지하기 위한 스페이서(미도시)를 추가로 구비한다.
이러한 액정 패널의 칼라 필터 기판(10) 및 박막 트랜지스터 기판(20)은 다수의 마스크 공정을 이용하여 형성된다. 하나의 마스크 공정은 박막 증착(코팅) 공정, 세정 공정, 포토리소그래피 공정(이하, 포토 공정), 식각 공정, 포토레지스트 박리 공정, 검사 공정 등과 같은 다수의 공정을 포함한다.
특히, 박막 트랜지스터 기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하여 액정 패널 제조 단가 상승의 중 요 원인이 되고 있다. 이에 따라, 박막 트랜지스터 기판은 표준 마스크 공정이던 5 마스크 공정에서 마스크 공정수를 줄이는 방향으로 발전하고 있다.
한편, 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계형과 수평 전계형으로 대별된다.
수직 전계 액정 표시 장치는 상하부 기판에 대향하게 배치된 화소 전극과 공통 전극 사이에 형성되는 수직 전계에 의해 TN(Twisted Nemastic) 모드의 액정을 구동하게 된다. 수직 전계 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.
수평 전계 액정 표시 장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 인 플레인 스위칭(In Plane Switching; 이하, IPS라 함) 모드의 액정을 구동하게 된다. 수평 전계 액정 표시 장치는 시야각이 160도 정도로 넓은 장점을 가진다.
그러나, 수평 전계 액정 표시 장치는 각 화소 영역에 화소 전극과 공통 전극이 다수의 핑거 형상으로 형성됨에 따라 화소 전극과 공통 전극 사이의 개구율이 작은 단점이 있다. 개구율을 높이기 위해서는 화소 전극 및 공통 전극의 선폭을 줄여야 하지만 포토리소그래피 공정에서의 노광 해상도(Resolution)에 의해 제한을 받게 된다.
도 2a 내지 도 2c는 일반적인 전극 형성 방법을 단계적으로 도시한 단면도들이다.
도 2a를 참조하면, 기판(40) 위에 도전층(42)이 형성되고 그 도전층(42) 위 에 포토레지스트 패턴(44)이 형성된다. 포토레지스트 패턴(44)은 노광 공정으로 마스크의 패턴을 포토레지스트에 전사한 다음, 현상 및 소성 공정을 거쳐 형성된다. 이때, 포토레지스트 패턴(44)의 최소 선폭을 노광 장비의 노광 해상도 보다 작게 형성하기는 어렵다. 예를 들어, 스캔 타입의 포토 해상도가 약 4㎛ 수준인 경우 포토레지스트 패턴(44)의 최소 선폭을 4㎛ 보다 작게 형성하는 것은 불가능하다.
그리고, 도 2b 및 도 2c와 같이 식각 공정으로 도전층(42)을 식각하여 포토레지스트 패턴(44)과 중첩된 전극(46)을 형성하고, 스트립 공정으로 포토레지스트 패턴(44)을 제거하게 된다. 이때, 습식 식각 공정의 특성상 도전층(42)이 과식각되어 전극(46)은 포토레지스트 패턴(44)의 선폭 보다 작게 형성되기는 하지만, 포토레지스트 패턴(44)의 최소 선폭이 4㎛인 경우, 전극(46)의 선폭을 3㎛이하로 형성하는 것은 현실적으로 어렵다.
이로 인하여, 수평 전계 액정 표시 장치의 화소 전극과 공통 전극의 최소 선폭이 노광 해상도에 의해 제한을 받게 되므로 개구율을 향상시키는 데 한계가 있다.
따라서, 본 발명의 목적은 노광 해상도의 제한없이 미세 패턴을 형성할 수 있는 미세 패턴 형성 방법과, 그를 이용한 액정 표시 장치의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 미세 패턴 형성 방법은 박막 위에 노광 해상도에 대응하는 제1 선폭을 포함하는 포토레지스트 패턴을 형성하는 단계와; O 2를 기본으로 SF6, CF4 가스를 첨가된 애싱 가스를 이용하여상기 포토레지스트 패턴을 애싱하는 단계와; 상기 애싱된 포토레지스트 패턴을 마스크로 상기 박막을 패터닝하여 상기 제1 선폭 보다 작은 미세 패턴을 형성하는 단계를 포함한다.
삭제
삭제
또한, 본 발명의 미세 패턴 형성 방법을 이용한 액정 표시 장치의 제조 방법은 화소 전극과 공통 전극에 의한 수평 전계를 이용하는 액정 표시 장치의 제조 방법에서, 상기 화소 전극 및 공통 전극 중 핑거부를 가지는 한 전극을 형성하는 단계가, 도전층을 형성하는 단계와; 상기 도전층 위에 노광 해상도에 대응하는 제1 선폭을 갖는 부분을 포함하는 포토레지스트 패턴을 형성하는 단계와; O2를 기본으로 SF6, CF4 가스를 첨가된 애싱 가스를 이용하여 상기 포토레지스트 패턴을 애싱하는 단계와; 상기 애싱된 포토레지스트 패턴을 마스크로 상기 도전층을 패터닝하여 상기 제1 선폭 보다 작은 선폭의 상기 핑거부를 가지는 상기 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 3a 내지 도 7b를 참조하여 상세하게 설명하기로 한다.
도 3a 내지 도 3d는 본 발명의 실시 예에 따른 미세 패턴 형성 방법을 단계적으로 도시한 단면도들이다.
도 3a를 참조하면, 기판(50) 위에 박막(52)이 형성되고 그 박막(52) 위에 단차를 갖는 포토레지스트 패턴(54)이 형성된다. 포토레지스트 패턴(54)은 박막(52) 위에 포토레지스트를 코팅하고, 노광 공정으로 마스크(60)의 차단 패턴(64)을 포토레지스트에 전사한 다음, 포토레지스트를 현상 및 소성함으로써 형성된다. 이때, 노광량을 줄이는 방법을 이용하여 도 3a와 같이 포토레지스트 패턴(54)이 단차를 갖게 한다.
구체적으로, 포토레지스트 패턴(54)은 마스크(60)의 차단 패턴(64)에 대응하는 차단 영역 형성된 제1 영역(54A)과, 마스크 기판(62)의 투과부에 대응하는 풀 노광 영역에 형성된 제2 영역(54B)으로 구분된다. 포지티브 타입의 포토레지스트는 풀 노광으로 모두 제거되는 것이 일반적이지만, 본 발명에서는 노광량을 줄임으로써 풀 노광 영역에서도 포토레지스트 패턴(54)이 잔류할 수 있게 한다. 다시 말하여, 노광 시간을 단축하여 풀 노광 영역의 노광량을 줄임으로써 차단 영역의 제1 영역(54A)과 함께, 그 제1 영역(54A) 보다 작은 두께의 제2 영역(54B)을 갖는 포토레지스트 패턴(54)이 형성되게 한다. 이에 따라, 노광 시간 단축으로 생산성을 향상시킬 수 있게 된다. 단차를 갖는 포토레지스트 패턴(54)은 하프 톤(Half Tone) 마스크 또는 회절 노광 마스크를 이용하여 형성될 수 있다. 그러나, 하프 톤 및 회절 노광 마스크는 고가이므로 도 3a에 도시된 바와 같이 통상의 마스크(60)를 이용하면서 노광량, 즉 노광 시간을 줄여 포토레지스트 패턴(54)에 단차를 형성하는 것이 바람직하다. 이러한 포토레지스트 패턴(54)에서 제1 영역(54A)은 미세 패턴을 형성하기 위한 것이고, 제2 영역(54B)은 다음의 애싱 공정에서 제1 영역(54A) 선폭의 균일도를 향상시키기 위하여 추가적으로 형성된 것이다. 그리고, 도 3a에 도시된 마스크(60)의 차단 패턴(64)과, 그 차단 패턴(64)에 대응하는 포토레지스트 패턴(54)의 제1 영역(54A)은 미세 패턴을 형성하기 위한 것이므로 노광 장비의 해상도(D)에 대응하는 최소 선폭을 갖는다고 가정한다.
도 3b를 참조하면, 애싱 공정으로 포토레지스트 패턴(54)을 애싱함으로써 제2 영역(54B)은 제거되고 제1 영역(54A)의 두께 및 선폭이 감소하게 된다. 이때, 제2 영역(54B)을 모두 애싱시켰을 때를 기준으로 애싱 공정 조건을 조절함으로써 잔존하는 포토레지스트 패턴(54)의 선폭 균일도를 높일 수 있게 된다. 애싱 공정 은 플라즈마를 이용하고, 일반적인 진공 장비를 이용하는 경우 애싱 가스는 O2를 기본으로 SF6, CF4 가스를 첨가하여 이용한다. 이러한 애싱 공정으로 잔존하는 포토레지스트 패턴(54)은 노광 해상도(D) 보다 훨씬 작은 선폭을 갖게 된다.
도 3c 및 도 3d를 참조하면, 식각 공정을 통해 애싱된 포토레지스트 패턴(54)을 마스크로 하여 박막(52)이 식각됨으로써 박막 패턴(56)이 형성되고, 스트립 공정으로 잔존하는 포토레지스트 패턴(54)이 제거된다. 이때, 박막(52)이 과식각됨으로써 박막 패턴(56)은 포토레지스트 패턴(54) 보다 더 작은 선폭을 갖게 된다. 다시 말하여, 포토레지스트 패턴(54)은 애싱 공정을 통해 노광 해상도(D) 보다 작은 선폭을 갖게 되고, 과식각된 박막 패턴(56)은 포토레지스트 패턴(54) 보다 더 작은 선폭을 갖게 된다.
이와 같이, 본 발명의 미세 패턴 형성 방법은 포토레지스트 패턴(54)의 애싱 공정을 이용함으로써 노광 해상도(D)의 제한없이, 즉 노광 해상도(D) 보다 현저히 작은 선폭을 갖는 박막 패턴(54)을 형성할 수 있게 된다. 예를 들어, 노광 해상도(D)가 3㎛~4㎛인 경우 종래에는 3㎛이하의 선폭을 갖는 패턴을 형성하기 어려웠던 반면, 본 발명의 미세 패턴 형성 방법으로는 0.5㎛~2㎛대의 선폭을 갖는 미세 패턴(56)을 형성할 수 있게 된다.
이러한 미세 패턴 형성 방법을 수평 전계 액정 표시 장치의 전극 형성 방법에 적용하는 경우 화소 영역 내에 형성되는 공통 전극 및 화소 전극의 선폭을 기존의 4㎛대에서 0.5㎛~2㎛대 까지 현저하게 감소시킬 수 있게 된다. 이에 따라, 개구율을 높여 휘도를 향상시킬 수 있게 된다. 이하, 본 발명에 따른 미세 패턴 형성 방법을 이용한 수평 전계 액정 표시 장치 및 그 제조 방법을 살펴보기로 한다.
도 4는 본 발명의 실시 예에 따른 수평 전계 액정 표시 장치의 박막 트랜지스터 기판을 도시한 평면도이고, 도 5은 도4에 도시된 박막 트랜지스터 기판을 Ⅰ- Ⅰ'선을 따라 절단하여 도시한 단면도이다.
도 4 및 도 5에 도시된 박막 트랜지스터 기판은 하부 기판(150) 위에 게이트 절연막(152)을 사이에 두고 교차하여 화소 영역을 정의하는 게이트 라인(102) 및 데이터 라인(104), 게이트 라인(102) 및 데이터 라인(104)과 화소 전극(118)에 접속된 박막 트랜지스터(TFT), 화소 영역에서 수평 전계를 형성하기 위한 화소 전극(118) 및 공통 전극(122), 공통 전극(122)과 접속된 공통 라인(120)과, 화소 전극(118)과 접속된 스토리지 캐패시터(Cst)을 구비한다.
게이트 라인(102)은 게이트 드라이버(미도시)로부터의 스캔 신호를, 데이터 라인(104)은 데이터 드라이버(미도시)로부터의 비디오 신호를 공급한다. 이러한 게이트 라인(102) 및 데이터 라인(104)은 게이트 절연막(154)을 사이에 두고 교차하여 각 화소 영역을 정의한다.
박막 트랜지스터(TFT)는 게이트 라인(102)의 스캔 신호에 응답하여 데이터 라인(104) 상의 비디오 신호가 화소 전극(118)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(TFT)는 게이트 라인(102)과 접속된 게이트 전극(108), 데이터 라인(104)과 접속된 소스 전극(110), 소스 전극(110)과 마주하며 화소 전극(118)과 접속된 드레인 전극(112), 게이트 절연막(154)을 사이에 두고 게이트 전극 (108)과 중첩되어 소스 전극(110)과 드레인 전극(112) 사이에 채널을 형성하는 활성층(114), 활성층(114)과 소스 및 드레인 전극(110, 112)과의 오믹 접촉을 위한 오믹 컨택층(116)을 구비한다. 활성층(114) 및 오믹 컨택층(116)을 포함하는 반도체 패턴(115)은 데이터 라인(104)과도 중첩된다.
공통 라인(120)은 공통 전극(122)을 통해 액정 구동을 위한 기준 전압, 즉 공통 전압을 각 화소에 공급한다. 공통 전극(122)의 핑거부는 공통 라인(120)으로부터 화소 영역 내로 돌출되어 화소 전극(118)의 핑거부와 나란하게 형성되고, 수평부는 핑거부와 공통 접속된다. 예를 들면, 공통 전극(122) 및 화소 전극(118)의 핑거부는 도 4에 도시된 바와 같이 데이터 라인(104)과 함께 지그재그 형상으로 형성된다. 상기 공통전극(122) 및 화소전극(118)은 지그재그(zig-zag) 형상으로 형성하고 상기 데이터 라인(104)은 직선형(stripe)으로 형성할 수도 있다. 또한, 공통 전극(122) 및 화소 전극(118)의 핑거부는 데이터 라인(104)과 함께 직선형으로 형성될 수 있으며, 이외에도 다양한 형상으로 형성될 수 있다.
화소 전극(118)은 공통 전극(122)의 핑거부와 나란한 핑거부와, 핑거부와 공통 접속되고 드레인 전극(112)과 중첩된 제1 수평부와, 공통 전극(122)의 수평부와 중첩된 제2 수평부를 구비한다. 화소 전극(118)의 제1 수평부는 보호막(156)을 관통하는 컨택홀(126)을 통해 드레인 전극(112)과 접속된다. 화소 전극(118)에 박막 트랜지스터(TFT)를 통해 비디오 신호가 공급되면, 화소 전극(118)의 핑거부와 공통 전압이 공급된 공통 전극(122)의 핑거부 사이에는 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 기판과 칼라 필터 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
스토리지 캐패시터(Cst)는 게이트 절연막(154) 및 반도체 패턴(115)을 사이에 두고 공통 라인(120)과 드레인 전극(112)이 중첩되어 형성된다. 이러한 스토리지 캐패시터(Cst)는 화소 전극(118)에 충전된 비디오 신호가 다음 신호가 충전될 때까지 안정적으로 유지되게 한다.
이러한 구성을 갖는 박막 트랜지스터 기판의 제조 방법은 다음과 같다.
게이트 라인(102), 게이트 전극(122), 공통 라인(120), 공통 전극(122)을 포함하는 제1 도전 패턴군은 기판(150) 위에 제1 도전층을 형성한 다음 패터닝함으로써 형성된다.
그리고, 게이트 절연막(154)과 반도체층 및 제2 도전층을 적층한 다음 반도체층과 제2 도전층을 패터닝함으로써 활성층(114) 및 오믹 컨택층(116)을 포함하는 반도체 패턴(115)과, 반도체 패턴(115) 위에 중첩된 데이터 라인(104)과 소스 전극(110) 및 드레인 전극(112)을 포함하는 제2 도전 패턴군이 형성된다. 여기서, 반도체 패턴(115)과 제2 도전 패턴군은 별도의 마스크 공정을 통해 형성되기도 한다.
이어서, 보호막(156)을 형성하고 패터닝함으로써 컨택홀(126)이 형성된다.
그리고, 보호막(156) 위에 투명 도전층을 형성하고 패터닝함으로써 화소 전극(118)이 형성된다.
한편, 공통 전극(122)은 화소 전극(118)과 함께 보호막(156) 위에 투명 도전 층으로 형성되기도 한다. 이 경우, 공통 전극(122)은 보호막(156) 및 게이트 절연막(154)을 관통하는 컨택홀을 통해 상기 공통 라인(120)과 접속된다.
이러한 박막 트랜지스터 기판의 제조 방법에서 공통 전극(122) 및 화소 전극(118) 중 적어도 한 전극은 본 발명에 따른 미세 패턴 형성 방법으로 형성된다. 이 경우, 공통 전극(122) 및 화소 전극(118) 중 적어도 한 전극, 즉 그 전극의 핑거부 선폭을 기존의 4㎛대에서 0.5㎛~2㎛대 까지 감소시켜 휘도를 향상시킬 수 있게 된다. 이하에서는 설명의 편의상 화소 전극(118)을 본 발명의 미세 패턴 형성 방법으로 형성한 경우만을 구체적으로 설명하기로 한다.
도 6a를 참조하면, 공통 전극(122), 게이트 절연막(154), 보호막(156)이 적층된 기판(150) 상에 투명 도전층(101)이 스퍼터링 등의 증착 방법을 통해 형성되고, 투명 도전층(101) 위에 단차를 갖는 포토레지스트 패턴(160)이 형성된다. 포토레지스트 패턴(160)은 보호막(156) 위에 포토레지스트를 코팅하고, 노광 공정으로 마스크(170)의 차단 패턴(174)을 포토레지스트에 전사한 다음, 포토레지스트를 현상 및 소성함으로써 형성된다. 포토레지스트 패턴(160)은 마스크(170)의 차단 패턴(174)에 대응하는 차단 영역에 형성된 제1 영역(160A)과, 마스크 기판(172)의 투과부에 대응하는 풀 노광 영역에 형성된 제2 영역(160B)으로 구분된다. 이러한 포토레지스트 패턴(160)에서 제1 영역(160A)은 화소 전극(118)를 형성하기 위한 것이고, 제2 영역(160B)은 다음 애싱 공정에서 제1 영역(160A)의 선폭의 균일도를 향상시키기 위하여 추가적으로 형성된 것이다. 포토레지스트 패턴(160)의 제1 영역(160A) 보다 얇은 두께의 제2 영역(160B)은 노광 시간 단축으로 노광량을 줄임으로써 풀 노광 영역에 잔류하게 된다. 도 6a에 도시된 마스크(170)의 차단 패턴(174)과, 포토레지스트 패턴(160)의 제1 영역(160A)은 도 5에 도시된 화소 전극(118)의 핑거부를 형성하기 위한 것으로, 노광 장비의 해상도(D)에 대응하는 선폭을 갖는다고 가정한다.
도 6b를 참조하면, 애싱 공정으로 제2 영역(160B)은 제거되고 제1 영역(160B)의 두께 및 선폭이 감소된 포토레지스트 패턴(160)이 투명 도전층(101) 위에 잔존하게 된다. 애싱 공정은 플라즈마를 이용하고, 일반적인 진공 장비를 이용하는 경우 애싱 가스는 O2를 기본으로 SF6, CF4 가스를 첨가하여 이용한다. 이러한 애싱 공정으로 잔존하는 포토레지스트 패턴(160)은 노광 해상도(D) 보다 훨씬 작은 선폭을 갖게 된다.
도 6c 및 도 6d를 참조하면, 애싱된 포토레지스트 패턴(160)을 마스크로 하여 투명 도전층(101)이 식각됨으로써 화소 전극(118)이 형성되고, 스트립 공정으로 잔존하는 포토레지스트 패턴(160)이 제거된다. 이때, 습식 공정의 특성상 투명 도전층(101)이 과식각됨으로써 화소 전극(118)은 포토레지스트 패턴(160) 보다 더 작은 선폭을 갖게 된다. 특히, 도 6d에 도시된 화소 전극(118)의 핑거부는 노광 해상도(4㎛대) 보다 훨씩 작은 0.5㎛~2㎛대의 선폭으로 형성될 수 있게 된다.
한편, 화소 전극(118)과 공통 전극(122)에 의해 수평 전계가 형성되면 투명한 화소 전극(118) 핑거부의 양측 에지부로부터 중앙 쪽으로 0.8㎛ 정도까지는 그 수평 전계의 영향을 받아 그 위의 액정이 구동되므로 휘도에 기여할 수 있게 된다. 따라서, 1.6㎛ 정도의 선폭까지는 화소 전극(118) 핑거부 전체가 빛을 투과하여 휘도에 기여할 수 있게 된다. 반면에, 화소 전극(118) 핑거부의 선폭이 1.6㎛ 보다 큰 경우 양측으로부터 상기 0.8㎛ 씩을 제외한 중앙부는 수평 전계의 영향이 미약하여 그 위의 액정이 원하는 대로 구동되지 않아 빛샘이 유발될 수 있다. 따라서, 화소 전극(118)의 핑거부는 1.6㎛ 이하로 형성하는 것이 바람직하고, 나아가 드레인 전극(112)으로부터의 비디오 신호를 원할하게 공급하기 위해서는 1.6㎛ 이하의 1㎛대의 선폭을 유지하는 것이 바람직하다.
도 7a는 4㎛대의 선폭을 갖는 화소 전극이 적용된 종래의 수평 전계 액정 표시 장치의 휘도를 나타낸 사진이고, 도 7b는 1㎛대의 선폭을 갖는 화소 전극이 적용된 본 발명의 수평 전계 액정 표시 장치의 휘도를 나타낸 사진이다.
도 7a 및 도 7b를 참조하면, 4㎛대의 선폭을 갖는 화소 전극의 핑거부는 그의 중앙부가 빛을 차단한 반면, 1㎛대의 선폭을 갖는 화소 전극의 핑거부는 모두 빛을 투과함으로써 본 발명의 액정 표시 장치에서는 휘도가 상승됨을 알 수 있다.
상술한 바와 같이, 본 발명에 따른 미세 패턴 형성 방법은 포토레지스트 패턴의 애싱 공정으로 노광 해상도의 제한없이 노광 해상도 보다 작은 선폭의 미세 패턴을 형성할 수 있게 된다. 또한, 본 발명에 따른 미세 패턴 형성 방법은 단차를 갖는 포토레지스트 패턴을 형성하여 미세 패턴의 선폭 균일도를 높일 수 있게 된다. 그리고, 본 발명에 따른 미세 패턴 형성 방법은 노광 시간 단축으로 노광량 을 줄여 단차를 갖는 포토레지스트 패턴을 형성함으로써 제조 단가를 줄일 수 있음과 아울러, 공정 시간 단축으로 생산성을 향상시킬 수 있게 된다.
또한, 본 발명에 따른 수평 전계 액정 표시 장치 및 그 제조 방법은 공통 전극 및 화소 전극 중 적어도 한 전극을 상기 미세 패턴 형성 방법을 이용하여 0.5㎛~2㎛대로 형성함으로써 개구율을 높이고 휘도를 향상시킬 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (31)

  1. 삭제
  2. 박막 위에 노광 해상도에 대응하는 제1 선폭을 포함하는 포토레지스트 패턴을 형성하는 단계와;
    O2를 기본으로 SF6, CF4 가스를 첨가된 애싱 가스를 이용하여 상기 포토레지스트 패턴을 애싱하는 단계와;
    상기 애싱된 포토레지스트 패턴을 마스크로 상기 박막을 패터닝하여 상기 제1 선폭 보다 작은 미세 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
  3. 제 2 항에 있어서,
    상기 포토레지스트 패턴은 단차를 갖도록 형성된 것을 특징으로 하는 미세 패턴 형성 방법.
  4. 제 3 항에 있어서,
    상기 포토레지스트 패턴은
    상기 미세 패턴을 위한 제1 영역과, 상기 제1 영역 보다 얇은 두께의 제2 영역을 구비하는 것을 특징으로 하는 미세 패턴 형성 방법.
  5. 제 3 항에 있어서,
    상기 포토레지스트 패턴은
    노광 공정에서의 차단 영역에 형성된 제1 영역과, 풀 노광 영역에 형성된 제2 영역을 구비하는 것을 특징으로 하는 미세 패턴 형성 방법.
  6. 제 5 항에 있어서,
    상기 노광 공정에서 노광량을 조절하여 상기 풀 노광 영역에 상기 포토레지스트 패턴의 제2 영역이 잔류하게 하는 것을 특징으로 하는 미세 패턴 형성 방법.
  7. 제 5 항에 있어서,
    상기 노광 공정에서 노광 시간을 조절하여 상기 풀 노광 영역에 상기 포토레지스트 패턴의 제2 영역이 잔류하게 하는 것을 특징으로 하는 미세 패턴 형성 방법.
  8. 제 4 항에 있어서,
    상기 포토레지스트 패턴을 애싱하여 상기 제1 영역의 선폭 및 두께를 감소시키고, 상기 제2 영역은 제거하는 것을 특징으로 하는 미세 패턴 형성 방법.
  9. 제 8 항에 있어서,
    상기 포토레지스트 패턴의 제2 영역이 모두 제거했을 때를 기준으로 상기 애싱 공정의 조건을 조절하여 상기 애싱된 제1 영역 선폭을 균일하게 하는 것을 특징으로 하는 미세 패턴 형성 방법.
  10. 제 2 항에 있어서,
    상기 애싱 공정은 플라즈마를 이용하는 것을 특징으로 하는 미세 패턴 형성 방법.
  11. 삭제
  12. 제 2 항에 있어서,
    상기 미세 패턴은 0.5㎛ ~ 4㎛미만의 선폭을 갖는 것을 특징으로 하는 미세 패턴 형성 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 화소 전극과 공통 전극에 의한 수평 전계를 이용하는 액정 표시 장치의 제조 방법에 있어서, 상기 화소 전극 및 공통 전극 중 핑거부를 가지는 전극을 형성하는 단계는,
    도전층을 형성하는 단계와;
    상기 도전층 위에 노광 해상도에 대응하는 제1 선폭을 갖는 부분을 포함하는 포토레지스트 패턴을 형성하는 단계와;
    O2를 기본으로 SF6, CF4 가스를 첨가된 애싱 가스를 이용하여 상기 포토레지스트 패턴을 애싱하는 단계와;
    상기 애싱된 포토레지스트 패턴을 마스크로 상기 도전층을 패터닝하여 상기 제1 선폭 보다 작은 선폭의 상기 핑거부를 가지는 상기 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  19. 제 18 항에 있어서,
    상기 포토레지스트 패턴은 단차를 갖도록 형성된 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  20. 제 18 항에 있어서,
    상기 포토레지스트 패턴은
    상기 제1 선폭을 갖는 제1 영역과, 상기 제1 영역 보다 얇은 두께의 제2 영역을 포함하는 특징으로 하는 액정 표시 장치의 제조 방법.
  21. 제 18 항에 있어서,
    상기 포토레지스트 패턴은
    노광 공정에서의 차단 영역에 형성된 상기 제1 선폭의 제1 영역과, 풀 노광 영역에 형성된 제2 영역을 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  22. 제 21 항에 있어서,
    상기 노광 공정에서 노광량을 조절하여 상기 풀 노광 영역에 상기 포토레지스트 패턴의 제2 영역이 잔류하게 하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  23. 제 21 항에 있어서,
    상기 노광 공정에서 노광 시간을 조절하여 상기 풀 노광 영역에 상기 포토레지스트 패턴의 제2 영역이 잔류하게 하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  24. 제 20 항에 있어서,
    상기 포토레지스트 패턴을 애싱하여 상기 제1 영역의 선폭 및 두께를 감소시키고, 상기 제2 영역은 제거하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  25. 제 24 항에 있어서,
    상기 포토레지스트 패턴의 제2 영역이 모두 제거했을 때를 기준으로 상기 애싱 공정의 조건을 조절하여 상기 애싱된 제1 영역 선폭을 균일하게 하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  26. 제 18 항에 있어서,
    상기 애싱 공정은 플라즈마를 이용하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  27. 삭제
  28. 제 18 항에 있어서,
    상기 핑거부는 0.5㎛ ~ 4㎛미만의 선폭을 가지는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  29. 제 18 항에 있어서,
    상기 핑거부는 1㎛~1.6㎛이하의 선폭을 가지는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  30. 제 18 항에 있어서,
    상기 핑거부를 가지는 전극은 투명 도전층으로 형성된 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  31. 삭제
KR1020050058421A 2005-06-30 2005-06-30 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치의 제조 방법 KR101147118B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050058421A KR101147118B1 (ko) 2005-06-30 2005-06-30 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치의 제조 방법
US11/451,482 US7608541B2 (en) 2005-06-30 2006-06-13 Method of forming fine pattern, liquid crystal display device having a fine pattern and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058421A KR101147118B1 (ko) 2005-06-30 2005-06-30 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070002758A KR20070002758A (ko) 2007-01-05
KR101147118B1 true KR101147118B1 (ko) 2012-05-25

Family

ID=37588829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058421A KR101147118B1 (ko) 2005-06-30 2005-06-30 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치의 제조 방법

Country Status (2)

Country Link
US (1) US7608541B2 (ko)
KR (1) KR101147118B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101167312B1 (ko) * 2005-06-30 2012-07-19 엘지디스플레이 주식회사 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR101380784B1 (ko) * 2007-10-10 2014-04-04 엘지디스플레이 주식회사 액정표시장치의 제조방법
US8681307B2 (en) * 2008-12-19 2014-03-25 Sharp Kabushiki Kaisha Insulated gate transistor, active matrix substrate, liquid crystal display device, and method for producing the same
CN102629587A (zh) * 2011-11-24 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102075934B1 (ko) 2013-09-11 2020-02-12 삼성디스플레이 주식회사 표시패널 및 이의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010106862A (ko) * 2000-05-23 2001-12-07 구본준, 론 위라하디락사 횡전계 방식의 액정표시장치 및 그 제조방법
JP2004039746A (ja) * 2002-07-01 2004-02-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR20040095761A (ko) * 2003-04-28 2004-11-16 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이기판 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417080B1 (en) * 1999-01-28 2002-07-09 Canon Kabushiki Kaisha Method of processing residue of ion implanted photoresist, and method of producing semiconductor device
US6255022B1 (en) * 1999-06-17 2001-07-03 Taiwan Semiconductor Manufacturing Company Dry development process for a bi-layer resist system utilized to reduce microloading
KR100393228B1 (ko) * 2001-07-26 2003-07-31 삼성전자주식회사 자기 정렬 무노광 패턴 형성 프로세스를 이용한 플래쉬메모리 소자의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010106862A (ko) * 2000-05-23 2001-12-07 구본준, 론 위라하디락사 횡전계 방식의 액정표시장치 및 그 제조방법
JP2004039746A (ja) * 2002-07-01 2004-02-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR20040095761A (ko) * 2003-04-28 2004-11-16 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이기판 제조방법

Also Published As

Publication number Publication date
US7608541B2 (en) 2009-10-27
US20070001961A1 (en) 2007-01-04
KR20070002758A (ko) 2007-01-05

Similar Documents

Publication Publication Date Title
KR101201017B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101225440B1 (ko) 액정 표시 장치 및 그 제조 방법
JP4296208B2 (ja) 液晶表示装置
JP3926056B2 (ja) 液晶表示装置
US7876412B2 (en) Thin film transistor array panel and method for manufacturing the same
KR101192073B1 (ko) 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법
TWI228187B (en) MVA-LCD device with color filters on a TFT array substrate
US20060066799A1 (en) Vertical alignment active matrix liquid crystal display device
KR101167312B1 (ko) 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법
JP2005258408A (ja) 横電界方式液晶表示装置及びその製造方法
KR101146444B1 (ko) 프린지 필드 스위칭 모드 액정표시장치 제조방법
KR101246570B1 (ko) 액정표시장치의 제조방법
KR20060136287A (ko) 액정 표시 장치 및 그 제조 방법
JP2001174824A (ja) 配向分割型液晶表示装置、その製造方法及びその画像表示方法
TWI438536B (zh) 液晶顯示器及其製造方法
KR101147118B1 (ko) 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치의 제조 방법
US20110234933A1 (en) Liquid crystal display device and fabrication method of the same
US6950166B2 (en) Liquid crystal display device having a higher contrast ratio
JPH0954341A (ja) アクティブマトリックス型液晶表示素子
KR20060097924A (ko) 액정표시패널 및 그 제조방법
US9195080B2 (en) Photo mask and method of manufacturing in-plane switching mode liquid crystal display device using the same
KR100911468B1 (ko) 액정표시장치 및 이의 제조 방법
KR20020013307A (ko) 액정 표시 장치용 색 필터 기판 및 그 제조 방법
US20080299328A1 (en) Liquid crystal display fabrication and device
CN115951515A (zh) 显示面板及其制备方法、显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 8