JP4485303B2 - 透過型表示装置の作製方法 - Google Patents

透過型表示装置の作製方法 Download PDF

Info

Publication number
JP4485303B2
JP4485303B2 JP2004272160A JP2004272160A JP4485303B2 JP 4485303 B2 JP4485303 B2 JP 4485303B2 JP 2004272160 A JP2004272160 A JP 2004272160A JP 2004272160 A JP2004272160 A JP 2004272160A JP 4485303 B2 JP4485303 B2 JP 4485303B2
Authority
JP
Japan
Prior art keywords
insulating film
aqueous solution
forming
etching
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004272160A
Other languages
English (en)
Other versions
JP2005026712A (ja
Inventor
利光 小沼
毅 西
美佐子 仲沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004272160A priority Critical patent/JP4485303B2/ja
Publication of JP2005026712A publication Critical patent/JP2005026712A/ja
Application granted granted Critical
Publication of JP4485303B2 publication Critical patent/JP4485303B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、ガラス等の絶縁基板、あるいは各種基板上に形成された半導体装置 、例えば薄膜トランジスタ(TFT)や薄膜ダイオ−ド(TFD)、またはそれらを応用した薄膜集積回路、特にアクティブ型液晶表示装置の作製方法のうち、配線上に形成した絶縁膜、保護膜の除去方法に関するものである。
液晶表示装置は、軽量薄型の表示装置としてTV、ワープロ等に多用されている。特に、ICやLSI等の集積回路の製造技術を応用して各表示画素に薄膜トランジスタ(以後TFTと記す)等を形成したアクティブマトリクス型液晶表示装置は良好な画像を表示することが可能な液晶表示装置として期待されている。
アクティブマトリクス型液晶表示装置は、通常一対のガラス基板間に液晶材料を挟持し、このガラス基板上にTFTが形成されている構成を取る。TFTを形成する基板に求められる条件の一つにアルカリ金属の溶出が少ないことが挙げられる。これは、従来の青板ガラスのようにNa、K等が多量に含まれる基板を用いると、Na、K等のアルカリ金属がTFT基板作製中に溶出し、TFT特性を大幅に劣化させるからである。このため、一般には上記アルカリ金属の含有量が少ない低アルカリガラスを使用している。
また別の条件として、TFT基板作製工程における熱処理工程の後で、基板の縮みが少ないことが求められる。何故なら、熱処理工程後の基板の縮みが大きいとその後のフォトリソグラフィー工程でパターニング用マスクのアライメントマークの位置合わせが困難となるためである。このフォトリソグラフィー工程で許容される基板縮みによるアライメントマークのずれは、2μm以下である。熱処理前後で基板サイズを比較すると、2μmという大きさは、100mm□では20ppm、500mm□に到っては4ppmである。TFT基板作製工程においては、アモルファスシリコンTFTの場合、350℃3時間、低温ポリシリコンTFTの場合、600℃4時間の熱処理を施す必要が有り、このような熱処理に対して上記の条件を満たすようなガラス基板が要求される。
上記のような(1)低アルカリ含有量、(2)良好な耐熱性の2点を満たすガラスでアクティブマトリクス型液晶表示装置に利用されているものとして、コーニング社製#7059、#1737、日本電気ガラス社製NA45等が挙げられる。特に、#1737は歪点が他のガラスに比べ高いため、熱処理後の縮み量が少ない基板として期待されている。
〔従来技術の問題点〕
通常TFT基板作製工程中、自然酸化膜除去や酸化珪素、窒化珪素、アルミナ等のエッチングでは、市販の50%フッ酸と40%フッ化アンモニウムを1:6から1:100程度に混合したバッファ−ドフッ酸(BHF)または酢酸を含んだBHF(ABHF)を用いる方法が検討されてきた。フッ酸は通常シリコン酸化膜除去等に用いられ、フッ化アンモニウムはレジスト剥離防止のために添加される。
しかしこれらエッチャントを用いると、上記#1737基板表面に1〜20μm程度の四角形の規則的な形状の結晶が析出し、基板が白濁してしまった。このため、析出部はその他の部分と均等にエッチングされずに、凸部として残ってしまった。このため、その後の成膜状態が悪くなるなど安定な半導体回路を形成することが困難であった。また、基板の白濁は基板の透過率を低下させるものであった。
また、同様の現象が基板上に形成したアルミナ膜を従来のBHFでエッチングしたときにも見られた。しかし、低温ポリシリコンTFT基板用として従来多用されていた上記#7059はではこの現象は見られなかった。
ここで、上記現象の発生原因を考察するため、表1に#1737と#7059の組成を示した。
Figure 0004485303
表1に示すように#1737は#7059に比べ、アルミナ(Al2 3 )の含有量が多い。上記アルミナ膜をエッチングしたあとにも同様の現象が生じたことから、突起物はアルミナが多量に存在する部分に発生するものと考えられる。
一方、エッチャントとして上記BHFの代わりにフッ酸を10倍〜100倍に純水で希釈したDHFを用いると、上記突起物は発生しなかった。さらに、ゲート配線のアルミナ/アルミニウムのDHFのエッチング速度比は1〜2であり、時間制御によってコンタクト開孔にも十分使えるものであった。しかし、DHFではエッチング中に基板上に形成したレジストが剥離してしまい、TFT基板作製工程に導入することが出来なかった。
本発明が解決しようとする課題は、
低アルカリ、高耐熱性ガラス基板上に形成された自然酸化膜、酸化珪素、窒化珪素、アルミナ等のエッチング時に上記に示した突起物の発生がなく、その結果安定なTFTを再現性良く作製することが可能なエッチャントを提供することである。
本発明では、従来のBHFの成分であるフッ化アンモニウムの濃度を抑えた比率のエッチング材料で、アルミナ含有量の多い基板上に形成したアルミナ及び酸化珪素、窒化珪素膜のエッチングを行うものである。
より具体的には、主要な構成は少なくともフッ酸とフッ化アンモニウムとを含む水溶液で、重量比で水溶液全体を100、水溶液中のフッ酸の割合をx、フッ化アンモニウムをy、水を100−x−yとしたとき、
y<−2x+10 (0<x≦5、0<y≦10)
を満たすような範囲の混合比となっていることを特徴とするエッチング材料にてエッチングを行う。フッ酸は市販の50%フッ化水素酸であり、フッ化アンモニウムは40%のフッ化アンモニウム水溶液である。
また、この溶液に界面活性剤が入っていても構わない。
図1に示すのは、アルミナ混合量の多い、低アルカリガラス基板上にTFTを形成する工程である。まず(A)において、基板101上に下地酸化膜102形成後活性層103、104、105を形成する。次に、酸化珪素などよりなるゲート絶縁膜106を形成する。次にアルミニウム等よりなるゲート電極107、108、109、110を形成し、エッチング後ゲート電極上に陽極酸化膜を形成した。陽極酸化膜を形成したのちゲート線と陽極酸化用配線を分断する際に上記エッチャントを用いる事ができる。さらに、上記エッチャントは酸化珪素或いは窒化珪素等からなる層間絶縁膜に対してコンタクトホールを開孔させるとき等にも使用することができる。このエッチャントを用いた場合には基板表面には析出物の発生は見られなかった。
〔作用〕
従来のBHFの成分であるフッ化アンモニウムの濃度を抑えた比率のものをエッチャントとして用いることにより、基板上に突起物の発生が無くエッチングする事が可能である。
図8には、アルミナを多量に含む基板上に形成したアルミナ等を、水溶液中にフッ酸、フッ化アンモニウムを含むエッチャントにてエッチングする場合に、フッ酸及びフッ化アンモニウムの混合比によって、良好なエッチングを行える範囲と、基板上の析出物の発生する範囲を重量比で示した。図に示したのは、水溶液全体を100として、水溶液中のフッ酸(横軸)及びフッ化アンモニウム(縦軸)の各比率を変えた場合、析出物が無い場合と発生する場合の範囲である。本発明に述べる析出物の発生にはフッ化アンモニウムが関与したアルミナ(アルミ)の反応生成物の生成速度と水に対する溶解度が関係しているものと考えられる。図8の斜線の領域は、反応生成物の発生速度より溶解性の方が勝っており、このような範囲がエッチャントとして適切な範囲であり、被エッチング面の平滑性を向上させることができる。また、それ以外の領域は反応生成物の発生速度の方が勝っていると考えられる。この範囲では反応生成物は上述の析出物として発生してしまう。
アルミナを多量に含むガラス基板上に形成された、アルミニウムまたはアルミニウムを主成分とする酸化物をエッチングするためのエッチャント(エッチング材料)として、フッ酸、フッ化アンモニウムを主成分とし、且つフッ化アンモニウムの成分を抑えたBHFを用いるため、前述の結晶物の析出がなくエッチングすることが可能となる。
本実施例を図1、図3、図4、図5を用いて説明する。本実施例は図3に示されるような構成を有するモノリシック型アクティブマトリクス回路を用いた液晶ディスプレーに関する。図1、図4はゲイトドライバーとゲイト線の境界付近および画素TFTの部分を中心に示したものであり、図3に示されるように、ゲイトドライバーの最終段は、バッファーとしてCMOSインバータが設けられている。この例に限らず、一般的にゲイト線はゲイトドライバーの最終段のTFTのソース/ドレインに接続され、ゲイト電極に接続されることはない。
また、本実施例のアクティブマトリクス回路の概観は図5(A)に示すようになる。以下、本実施例のモノリシック型アクティブマトリクス回路を得る作製工程について、図1および図4を用いて説明する。まず、基板(コーニング#1737、100mm×100mm×1.1mmt )101を作製工程中の熱収縮を低減させるため710℃、4時間熱アニールした。この熱アニールにより基板は1300ppm収縮した。次に基板101上に下地酸化膜102として厚さ1000〜3000Åの酸化珪素膜を形成した。この酸化膜の形成方法としては、酸素雰囲気中でのスパッタ法やプラズマCVD法を用いればよい。
その後、プラズマCVD法やLPCVD法によってアモルファス状もしくは結晶性のシリコン膜を300〜1500Å、好ましくは500〜1000Å形成した。結晶性シリコン膜を得るには、アモルファスシリコン膜を形成した後、レーザーもしくはそれと同等な強光を照射する(光アニール)か、500℃以上の温度で長時間の熱アニールをおこなえばよい。また、熱アニールによって結晶化させたのち、光アニールをおこなって、さらに結晶性を高めてもよい。また、熱アニールによる結晶化の際に、特開平6−244103、同6−244104に記述されているように、ニッケル等のシリコンの結晶化を促進させる元素(触媒元素)を添加してもよい。なお、本実施例の基板では、この熱アニールによる縮みは10ppmであり、後のアライメント工程での不具合はなかった。
次にシリコン膜をエッチングして、周辺駆動回路のTFT活性層103、104とマトリクス回路のTFT活性層104を形成した。さらに、酸素雰囲気中でのスパッタ法によって、厚さ500〜2000Åの酸化珪素のゲイト絶縁膜106を形成した。ゲイト絶縁膜の形成方法としては、プラズマCVD法を用いてもよい。
本発明においてはゲイト絶縁膜は耐圧が十分に高いことが好ましい。これは陽極酸化工程の際に、ゲイト電極とシリコン活性層の間に高い電界が印加されるためである。したがって、プラズマCVD法によって得られる酸化珪素膜によってゲイト絶縁膜を形成する場合には、原料ガスとして、一酸化二窒素(N2 O)もしくは酸素(O2 )とモンシラン(SiH4 )を用いることが好ましかった。(図1(A))
その後、厚さ2000Å〜5μm、好ましくは2000〜6000Åのアルミニウム膜(0.1〜0.5重量%のスカンジウムを含有する)をスパッタ法によって基板全面に形成した。そして、これをエッチングして、ゲイト電極もしくはゲイト線107、108、109(109’)、110(110’)および陽極酸化用の配線129を形成した。ゲイト線109(109’)は全て陽極酸化用の配線129につながるように設計した。
一方、周辺論理回路のゲイト電極107、108は陽極酸化用の配線(給電線)129とは電気的に絶縁されるようにした。(図1(B)、図4(A))
その後、基板を電解溶液中に置き、陽極酸化用配線に電流を通じてゲイト線109(109’)およびゲイト電極110(110’)の陽極酸化をおこなった。この時電解溶液として、3%の酒石酸を含有するエチレングリコール溶液をアンモニア水で中和したものを用いた。
陽極酸化工程においては図5(B)に示すように陽極酸化用配線129を鰐口クリップ等の給電クリップではさむことによって電流を供給した。この結果、陽極酸化用の配線129につながるゲイト線109(109’)やゲイト電極110(110’)の上面および側面に陽極酸化物被膜111、112が得られた。本実施例では120Vの電圧を印加し、1700Åとした。
このようにほぼ中性の溶液での陽極酸化によって得られる陽極酸化物は緻密で硬く、耐圧も高い。耐圧は陽極酸化時に印加した最高電圧の70%以上である。このような陽極酸化物はバリヤ型陽極酸化物と呼ばれる。(図1(C))
次に、ゲイト線と陽極酸化用配線129の境界部分のみをエッチングできるようレジストを形成し、下記のエッチャントを用いて分断エッチングを行った。エッチャントとしてはフッ酸:フッ化アンモニウム:純水=3:2:100の体積比(エッチャント中の重量比フッ酸0.968%、フッ化アンモニウム0.516%)で混合した溶液を用いた。エッチング時間は室温22℃で、11秒、30%のオーバーエッチングを行った。上記比率のエッチャントを用いたことにより、この基板上を顕微鏡で観察したところ基板及びアルミナ表面上には前述の析出物は見られなかった。エッチング後、溝130が形成されたことにより、ゲイト線と陽極酸化用配線129を切断された。(図4(B))
その後、イオンドーピング法によって、各TFTの島状シリコン膜中に、ゲイト電極部(すなわちゲイト電極やその周囲の陽極酸化膜)をマスクとして自己整合的に不純物を注入した。この際には、最初に全面にフォスフィン(PH3 )をドーピングガスとして燐を注入し、その後、図の島状領域103だけをフォトレジストで覆って、ジボラン(B2 6 )をドーピングガスとして、島状領域104および105に硼素を注入した。ドーズ量は、燐は4×1014〜4×1015原子/cm2 、硼素は1〜8×1015原子/cm2 とし、硼素のドーズ量が燐を上回るように設定した。この結果、N型領域113、P型領域114、115が形成された。(図1(D))
その後、KrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照射して、上記不純物領域の導入によって、結晶性の劣化した部分の結晶性を改善させた。レーザーのエネルギー密度は200〜400mJ/cm2 、好ましくは250〜300mJ/cm2 とした。この結果、N型およびP型領域が活性化された。これらの領域のシート抵抗は200〜800Ω/□であった。
その後、全面に層間絶縁物116として、プラズマCVD法によって窒化珪素膜を厚さ500Å、及び酸化珪素膜を厚さ9000Åで形成し多層膜とした。そして、層間絶縁物116をウェットエッチング法によってエッチングした。層間絶縁膜116のエッチングには、エッチャントとしてLL10:1(橋本化成製界面活性剤入り)を用いた。エッチング時間は5分45秒であった。このようにして、N型領域、P型領域にコンタクトホール117、118、119を形成した。また、同時にゲイト電極・ゲイト線にホール120を形成した。ただし、この段階では陽極酸化物111がバリヤとなって、エッチングが中断し、ゲイト線には到達していない。(図1(E)、図4(C))
その後、再度、フォトリソ法により、先の工程によって形成したホール120の中にコンタクトホールのパターンを形成し、上記分断エッチングを行ったのと同じ比率のエッチャントを用いて、エッチングをおこない、コンタクトホール121を形成した。エッチング時間は2分33秒で、20%のオーバーエッチングを行った。(図1(F)、図4(D))
その後、スパッタ法によって、厚さ500〜1000Åのチタン膜を形成し、さらに厚さ6000〜8000Åのアルミニウム膜を形成した。アルミニウム膜にはヒロック防止のため2%スカンジウムを含む。次にこれをアンモニア過水(過酸化水素:アンモニア:水=5:2:2)で40℃にて10秒、次にアルミ混酸(燐酸+酢酸+硝酸)で35℃にてエッチングして、周辺回路の電極・配線122、123、124およびソース線125、画素TFTの電極126を形成した。配線123はゲイト線109と接続するようにした。(図4(E))
さらに、スパッタ法で成膜した厚さ500〜1500ÅのITO(インディウム錫酸化物)膜をエッチングして、画素電極127を形成した。最後に、プラズマCVD法によって、厚さ1000〜3000Åの窒化珪素膜128をパッシベーション膜として形成した。このようにして、周辺論理回路とアクティブマトリクス回路を一体化して形成できた。(図1(G))
本実施例も液晶ディスプレー用のモノリシック型アクティブマトリクス回路である。本実施例の作製工程を図2に示す。本実施例の回路配置等は図3〜図5を参考とするとよい。本実施例の周辺回路はCMOS回路を採用したが、簡単のため、図2においては周辺回路TFTとしてはNTFTのみを示す。図2においては、左側が周辺論理回路を、右側がマトリクス回路を代表して示す。
ガラス基板201は実施例1と同様コーニング社製#1737を使用した。まず、ガラス基板201を実施例1と同様に710℃、4時間熱アニールした。次にガラス基板201にプラズマCVD法によって厚さ2000Åの下地酸化珪素膜202を成膜した。プラズマCVD法の原料ガスとしてはモノシラン(SiH4 )と一酸化二窒素(N2 O)を用い、成膜時の基板温度は380〜500℃、例えば、430℃とした。このようにして成膜した酸化珪素膜202は比較的エッチングレートが低く、固い膜であった。これは原料ガスに一酸化二窒素を用いたため、膜中に窒素が1〜10%含有される酸化窒化珪素膜となったためである。典型的なエッチングレートは、実施例1の分断エッチングで用いたエッチャントによる23℃でのエッチングレートが200〜600Å/分であった。
その後、プラズマCVD法によって厚さ500Åのアモルファスシリコン膜を成膜した。さらに、酸化雰囲気において550℃で1時間熱アニールすることにより、アモルファスシリコン膜の表面に極めて薄い(40〜100Åと推定される)酸化珪素膜を形成した。そして、スピンコーティング法によって酢酸ニッケルの極めて薄い膜45を形成した。ここでは、1〜100ppmの酢酸ニッケル水溶液を用いた。先にアモルファスシリコン膜表面に薄い酸化珪素膜を形成したのは,水溶液がアモルファスシリコン表面に均一にゆきわたるようにするためである。(図4(A))
次に、窒素雰囲気中、550℃、4時間の熱アニールをおこなった。酢酸ニッケルは400℃程度で分解してニッケルとなるが、酢酸ニッケル薄膜がアモルファスシリコン膜に実質的に密着しているため、ニッケルがこの熱アニール工程によってアモルファスシリコンに侵入して、これを結晶化せしめ、結晶性シリコン領域となった。
その後、シリコン膜にXeClエキシマーレーザー光(波長308nm)を照射した。本実施例では、レーザーのエネルギー密度は250〜300mJ/cm2 とした。この結果、結晶性シリコンの結晶性はさらに向上した。
さらに、レーザー照射による応力歪みを緩和するために、再び、熱アニールをおこなった。本実施例では、550℃、4時間の熱アニールとした。
その後、シリコン膜をエッチングして島状の活性層203、204を形成した。そして、スパッタ法によって,厚さ1200Åの酸化珪素膜205をゲイト絶縁膜として形成した。
さらに、スパッタ法によって厚さ4000Åのアルミニウム膜(0.2〜0.3重量%のスカンジウムを含有する)を形成した。そしてその表面を、3%の酒石酸を含有するエチレングリコール溶液をアンモニア水で中和した電解溶液中で、電圧を10V印加して陽極酸化することにより、厚さ100〜300Åの酸化アルミニウム膜(図示せず)を形成した。酸化アルミニウム膜の存在により、フォトレジストとの密着性が良く、また、フォトレジストからの電流のリークを抑制することにより、後の陽極酸化工程において、多孔質陽極酸化物を側面のみに形成するうえで有効であった。
そして、フォトレジスト(例えば、東京応化製、OFPR800/30cp)をスピンコート法によって形成した。これをパターニング、エッチングして、ゲイト電極209、211、ゲイト線210を形成した。周辺回路のゲイト電極209とゲイト線210およびマトリクス回路のゲイト電極211とは電気的に絶縁させた。エッチングに用いたフォトレジストのマスク206、207、208はそのまま残した。(図2(A))
次に、フォトレジストのマスクを付けたままゲイト線210(すなわち、ゲイト電極211)に電流を通じ、多孔質陽極酸化をおこない、ゲイト線、ゲイト電極の側面に多孔質陽極酸化物212、213を形成した。陽極酸化は、3〜20%のクエン酸もしくはショウ酸、燐酸、クロム酸、硫酸等の酸性水溶液を用いておこない、10〜30Vの一定電流をゲイト電極に印加すればよい。
本実施例ではpH=0.9〜1.0のシュウ酸溶液(30℃)中で電圧を10Vとし、20〜40分、陽極酸化した。陽極酸化物の厚さは陽極酸化時間によって制御した。このような酸性溶液において陽極酸化をおこなうと多孔質の陽極酸化物が生成する。本実施例では多孔質陽極酸化物の厚さは3000〜10000Å、例えば、5000Åとした。(図2(B))
さらに、今度はフォトレジストのマスクを剥離して、実施例1と同様にゲイト線210に電流を流し、バリヤ型陽極酸化をおこない、ゲイト線、ゲイト電極の側面と上面に緻密なバリヤ型陽極酸化物被膜214、215を厚さ1200Å形成した。(図2(C))
次に、多孔質陽極酸化物212、213をマスクとしてドライエッチング法によって酸化珪素膜205をエッチングし、ゲイト絶縁膜217、218を形成した。このエッチングにおいては、等方性エッチングのプラズマモードでも、あるいは異方性エッチングの反応性イオンエッチングモードでもよい。ただし、シリコンと酸化珪素の選択比を十分に大きくすることによって、活性層を過剰にエッチングしないようにすることが重要である。例えば、エッチングガスとしてCF4 を使用すれば陽極酸化物はエッチングされず、酸化珪素膜205のみがエッチングされる。また、多孔質陽極酸化物212、213の下の酸化珪素膜217、218はエッチングされずに残った。(図2(D))
さらに、燐酸、酢酸、硝酸の混合溶液(アルミ混酸)を用いて多孔質陽極酸化物のみをエッチングした。アルミ混酸は多孔質陽極酸化物はエッチングするが、バリヤ型陽極酸化物被膜214、215はほとんどエッチングしない。ただし、アルミニウムをエッチングするので、周辺回路部のゲイト電極を保護するために、周辺回路部にはフォトレジストでマスクした。このため、実施例1の場合に比較するとフォトリソ工程が1つ追加される。しかしながら、周辺回路部の集積度を上げられる点は実施例1と同じである。
そして、このゲイト絶縁膜を用いてイオンドーピング法によって活性層に不純物(燐と硼素、図ではNMOSのみが示されているが、実際には硼素のドーピングもおこなわれた)を導入した。燐のドーピングを例に取ると、まず、10〜30keVの比較的低い加速電圧で5×1014〜5×1015原子/cm2 の比較的高いドーズ量で燐イオンを注入した。この際には、加速電圧が低いため、イオンの侵入深さが浅く、シリコンが露出している領域219、220を中心として燐が注入された。
次に、60〜95keVの比較的高い加速電圧で1×1012〜1×1014原子/cm2 の比較的低いドーズ量で燐イオンを注入した。この際には、加速電圧が高いため、イオンが深くまで侵入し、ゲイト絶縁膜で覆われている領域221にも燐が注入された。
この結果、高濃度の燐がドーピングされた領域219、220と低濃度の燐がドーピングされた領域221が形成された。すなわち、画素TFTに関しては、いわゆる2重ドレイン構造とすることができた。硼素についても同様におこなえばよい。また、ドーピング後の不純物の活性化についても実施例1と同様にレーザーアニールによっておこなった。(図2(E))
その後、第1の層間絶縁物として、プラズマCVD法によって厚さ200Åの酸化珪素膜と厚さ4000Åの窒化珪素膜の多層膜222を堆積し、これを実施例1の分断エッチングにて使用したエッチャントに同じものを使用してエッチングして、コンタクトホール223、224、225、226、227を形成した。(図2(F))。この時基板表面には析出物の発生は見られなかった。
そして、スパッタ法によって、チタン500Å/アルミニウム4000Å/チタン500Åの3層金属膜を堆積し、これをエッチングして、電極・配線228、229、230、231を形成した。
さらに、第2の層間絶縁物として、プラズマCVD法によって厚さ2000Åの酸化珪素膜232を堆積し、画素TFTのドレイン側電極231にコンタクトホールを形成して、ITOによる画素電極233を形成した。このようにして、モノリシック型アクティブマトリクス回路を形成することができた。(図2(G))
本実施例も液晶ディスプレー用のモノリシック型アクティブマトリクス回路である。本実施例の作製工程の断面図を図6に、また、上面図を図7にそれぞれ示す。図6においては、左側が周辺論理回路を、右側がマトリクス回路を代表して示す。
他の実施例と同様に、ガラス基板301を710℃、4時間熱アニール後、ガラス基板301に厚さ2000Åの下地酸化珪素膜302、結晶性の島状シリコン領域303、304、ゲイト絶縁膜として、厚さ1500Åの酸化珪素膜、アルミニウム(0.2重量%のスカンジウムを含有する)のゲイト電極306、307、309とゲイト線308を形成した。実施例2と同様にゲイト電極・ゲイト線の上面には厚さ100〜300Åの酸化アルミニウム膜(図示せず)を形成し、絶縁性を高めた。図7(A)に示すようにゲイト線308とゲイト電極309は一体であり、陽極酸化用の配線325に接続されている。(図6(A)、図7(A))
次に、公知のフォトリソグラフィー工程によってフォトレジストのマスク310を形成した。マスク310はN型不純物のドーピングマスクでもあるが、選択的な陽極酸化をおこなうためにも使用する。このため、ゲイト線308のうち、上層の配線とコンタクトを設ける部分は、マスク310で被覆されるようにした。(図6(B))
そして、実施例1と同様にゲイト線308(=陽極酸化用配線325)に電流を流し、バリヤ型陽極酸化をおこない、ゲイト線、ゲイト電極の側面と上面に緻密なバリヤ型陽極酸化物被膜311、312を厚さ2000Å形成した。当然のことながら、周辺論理回路のTFTのゲイト電極には陽極酸化物は形成されない。(図6(C)、図7(B))
次に、マスクはそのままで、イオンドーピング法によって活性層にN型不純物(燐)を導入し、N型不純物領域313、314を形成した。条件は実施例1と同様とした。(図6(D))
次に、P型不純物をドーピングするためのマスク315を形成し、同じくイオンドーピング法によって、P型不純物(硼素)を導入し、P型不純物領域316を形成した。条件は実施例1と同様とした。なお、硼素が燐よりも低濃度となるようにドーピング条件を調整すれば、このドーピングに際しては、マスク315を用いることなくドーピングできる。(図6(E)、図7(C))
その後、第1の層間絶縁物として、プラズマCVD法によって厚さ4000Åの窒化珪素膜317を堆積し、これを実施例1の分断エッチングにて使用したものと同じエッチャントを使用してウエットエッチング法によってエッチングして、コンタクトホールを形成した。本実施例では、ゲイト線に上層の配線とのコンタクトを設ける部分には陽極酸化物が存在しないので、通常のエッチング工程・条件が使用できた。また、基板表面には析出物の発生はなかった。
さらに、スパッタ法によって、チタン500Å/アルミニウム4000Å/チタン500Åの3層金属膜を堆積し、これをアンモニア過水(過酸化水素:アンモニア:水=5:2:2)で40℃にて、次にアルミ混酸(燐酸+酢酸+硝酸)で35℃にてそれぞれエッチングして、電極・配線318、319、320、321、322を形成した。
さらに、第2の層間絶縁物として、プラズマCVD法によって厚さ2000Åの酸化珪素膜323を堆積し、実施例1の分断パターニングで用いたものと同じエッチャントを用いて酸化珪素膜323をエッチングし、画素TFTのドレイン側電極にコンタクトホールを形成して、ITOによる画素電極324を形成した。このようにして、モノリシック型アクティブマトリクス回路を形成することができた。(図6(F)、図7(D)))
陽極酸化用配線325とゲイト線308は、液晶パネル組み立ての際の静電破壊を防止するために、アクティブマトリクス回路を液晶パネルに組み終わるまで接続したままとした。そして、最後に、点326において、陽極酸化用配線325とゲイト線308をレーザー光(Nd:YAG第2高調波)を走査照射することによって溶断した。この工程でレーザー光を用いたのは、機械的な手段では静電を発生させるおそれがあるためである。以上のようにしてアクティブマトリクス回路型の液晶パネルを完成させた。
実施例1の作製工程を示す。 実施例2の作製工程を示す。 モノリシック型アクティブマトリクス回路のブロック図を示す。 実施例1の作製工程を示す。 モノリシック型アクティブマトリクス回路の概要と陽極酸化法を示す。 実施例3の作製工程を示す。 実施例3の作製工程を示す。 アルミナを多量に含むガラス基板上にアルミナ等を形成し、エッチングを行ったとき良好なエッチング状態を示す、エッチャントの成分の範囲を示す。
符号の説明
101 基板
102 下地膜
103〜105 活性層(シリコン)
106 ゲイト絶縁膜(酸化珪素)
107〜110 ゲイト電極・ゲイト線
111、112 陽極酸化物
113〜115 N/P型領域
116 層間絶縁物
117〜119 コンタクトホール
120 ホール
121 コンタクトホール
122〜126 金属配線・電極
127 画素電極
128 パッシベーション膜
129 陽極酸化用配線
130 陽極酸化用配線とゲイト線の分断部

Claims (4)

  1. 酸化アルミニウムを組成比で16.7%以上含有する透光性のガラス基板を有する透過型表示装置の作製方法であって、
    前記ガラス基板上に、下地絶縁膜を形成し、
    前記下地絶縁膜上に、半導体膜を形成し、
    前記半導体膜上に、ゲイト絶縁膜を形成し、
    前記ゲイト絶縁膜上に、ゲイト電極を形成し、
    前記ゲイト電極上に、層間絶縁膜を形成し、
    前記層間絶縁膜及び前記ゲイト絶縁膜を、フッ酸とフッ化アンモニウムとを含む水溶液であって、重量比で、水溶液全体を100、水溶液中のフッ酸をx、フッ化アンモニウムをy、水を100−x−yとしたとき、y<―2x+10(0<x≦5、0<y≦10)を満たすような範囲の混合比水溶液を用いてエッチングすることによって、前記層間絶縁膜及び前記ゲイト絶縁膜にコンタクトホールを形成し、
    前記エッチング時において前記ガラス基板と前記混合比水溶液とは接触することを特徴とする透過型表示装置の作製方法。
  2. 請求項1において、
    前記透過型表示装置は、画素電極を有し、
    前記画素電極はITOからなることを特徴とする透過型表示装置の作製方法。
  3. 酸化アルミニウムを組成比で16.7%以上含有する透光性のガラス基板を有する透過型表示装置の作製方法であって、
    前記ガラス基板上に、下地絶縁膜を形成し、
    前記下地絶縁膜上に、半導体膜を形成し、
    前記半導体膜上に、ゲイト絶縁膜を形成し、
    前記ゲイト絶縁膜上に、ゲイト電極を形成し、
    前記ゲイト電極上に、第1の層間絶縁膜を形成し、
    前記第1の層間絶縁膜及び前記ゲイト絶縁膜を、フッ酸とフッ化アンモニウムとを含む水溶液であって、重量比で、水溶液全体を100、水溶液中のフッ酸をx、フッ化アンモニウムをy、水を100−x−yとしたとき、y<―2x+10(0<x≦5、0<y≦10)を満たすような範囲の第1の混合比水溶液を用いて第1のエッチングすることによって、前記第1の層間絶縁膜及び前記ゲイト絶縁膜に第1のコンタクトホールを形成し、
    前記第1の層間絶縁膜上に、前記第1のコンタクトホールを介して前記半導体層と電気的に接続される配線を形成し、
    前記配線上に、第2の層間絶縁膜を形成し、
    前記第2の層間絶縁膜を、フッ酸とフッ化アンモニウムとを含む水溶液であって、重量比で、水溶液全体を100、水溶液中のフッ酸をx、フッ化アンモニウムをy、水を100−x−yとしたとき、y<―2x+10(0<x≦5、0<y≦10)を満たすような範囲の第2の混合比水溶液を用いて第2のエッチングすることによって、前記第2の層間絶縁膜に第2のコンタクトホールを形成し、
    前記第2の層間絶縁膜上に、前記第2のコンタクトホールを介して前記配線と電気的に接続される透光性の画素電極を形成し、
    前記第1のエッチング時において前記ガラス基板と前記第1の混合比水溶液とは接触し、
    前記第2のエッチング時において前記ガラス基板と前記第2の混合比水溶液とは接触することを特徴とする透過型表示装置の作製方法。
  4. 請求項3において、
    前記透光性の画素電極は、ITOであることを特徴とする透過型表示装置の作製方法。

JP2004272160A 2004-09-17 2004-09-17 透過型表示装置の作製方法 Expired - Fee Related JP4485303B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004272160A JP4485303B2 (ja) 2004-09-17 2004-09-17 透過型表示装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004272160A JP4485303B2 (ja) 2004-09-17 2004-09-17 透過型表示装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP12892395A Division JPH08302343A (ja) 1995-04-26 1995-04-28 エッチング材料およびエッチング方法

Publications (2)

Publication Number Publication Date
JP2005026712A JP2005026712A (ja) 2005-01-27
JP4485303B2 true JP4485303B2 (ja) 2010-06-23

Family

ID=34191814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004272160A Expired - Fee Related JP4485303B2 (ja) 2004-09-17 2004-09-17 透過型表示装置の作製方法

Country Status (1)

Country Link
JP (1) JP4485303B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI593115B (zh) 2010-11-11 2017-07-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63176332A (ja) * 1987-01-16 1988-07-20 Nippon Sheet Glass Co Ltd 電子機器の基板用ガラス
JPH0198231A (ja) * 1987-10-09 1989-04-17 New Japan Radio Co Ltd 半導体装置
JPH03179737A (ja) * 1989-06-26 1991-08-05 Hashimoto Kasei Kogyo Kk 微細加工表面処理剤
JPH05114724A (ja) * 1991-08-26 1993-05-07 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置およびその作製方法
JPH05211147A (ja) * 1991-09-30 1993-08-20 Matsushita Electric Ind Co Ltd アルミニウム配線およびその形成方法
JPH06167722A (ja) * 1992-11-30 1994-06-14 Sharp Corp アクティブマトリクス基板及びその製造方法
JPH06232129A (ja) * 1992-12-09 1994-08-19 Semiconductor Energy Lab Co Ltd 電子回路
JPH0766415A (ja) * 1993-08-23 1995-03-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び薄膜トランジスタ
JPH0794751A (ja) * 1993-09-16 1995-04-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH0799323A (ja) * 1993-07-31 1995-04-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6432678A (en) * 1987-07-28 1989-02-02 Ricoh Kk Thin-film transistor
JPS6483538A (en) * 1987-09-28 1989-03-29 Nippon Sheet Glass Co Ltd Glass substrate for electronic apparatus

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63176332A (ja) * 1987-01-16 1988-07-20 Nippon Sheet Glass Co Ltd 電子機器の基板用ガラス
JPH0198231A (ja) * 1987-10-09 1989-04-17 New Japan Radio Co Ltd 半導体装置
JPH03179737A (ja) * 1989-06-26 1991-08-05 Hashimoto Kasei Kogyo Kk 微細加工表面処理剤
JPH05114724A (ja) * 1991-08-26 1993-05-07 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置およびその作製方法
JPH05211147A (ja) * 1991-09-30 1993-08-20 Matsushita Electric Ind Co Ltd アルミニウム配線およびその形成方法
JPH06167722A (ja) * 1992-11-30 1994-06-14 Sharp Corp アクティブマトリクス基板及びその製造方法
JPH06232129A (ja) * 1992-12-09 1994-08-19 Semiconductor Energy Lab Co Ltd 電子回路
JPH0799323A (ja) * 1993-07-31 1995-04-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH0766415A (ja) * 1993-08-23 1995-03-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び薄膜トランジスタ
JPH0794751A (ja) * 1993-09-16 1995-04-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
JP2005026712A (ja) 2005-01-27

Similar Documents

Publication Publication Date Title
US5976988A (en) Etching material and etching method
JP3212060B2 (ja) 半導体装置およびその作製方法
JPH06296023A (ja) 薄膜状半導体装置およびその作製方法
JP2805590B2 (ja) 半導体装置の作製方法
JP4675433B2 (ja) 半導体装置の作製方法
JP3355181B2 (ja) 半導体装置の作製方法
JP4485303B2 (ja) 透過型表示装置の作製方法
JP2840812B2 (ja) 半導体装置およびその作製方法
JP4485302B2 (ja) 透過型表示装置の作製方法
JPH1050609A (ja) 薄膜状半導体装置の作製方法
JP3501874B2 (ja) 金属配線の作製方法
JPH11340471A (ja) 半導体装置およびその作製方法
JPH08302343A (ja) エッチング材料およびエッチング方法
JPH11135797A (ja) 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法
JP4197270B2 (ja) 半導体集積回路の作製方法
JPH08125193A (ja) 半導体集積回路とその作製方法
JP3392557B2 (ja) アルミニウム配線の加工方法
JP3357337B2 (ja) 集積回路
JP3602344B2 (ja) 薄膜トランジスタ及びその作製方法
JP3357321B2 (ja) 半導体装置の作製方法
JP3602430B2 (ja) 半導体装置の作製方法
JP4222900B2 (ja) 薄膜半導体装置の作製方法
JP4104901B2 (ja) アクティブマトリクス型表示装置
JP3383280B2 (ja) 半導体装置の作製方法
JP4222899B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091001

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100324

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees