JPH11354448A - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法Info
- Publication number
- JPH11354448A JPH11354448A JP16306298A JP16306298A JPH11354448A JP H11354448 A JPH11354448 A JP H11354448A JP 16306298 A JP16306298 A JP 16306298A JP 16306298 A JP16306298 A JP 16306298A JP H11354448 A JPH11354448 A JP H11354448A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- silicon film
- type conductivity
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
ら結晶化に要した触媒元素を効果的に除去するための手
段を提供する。 【解決手段】 結晶化工程終了後、マスク104及びニ
ッケル添加領域106の表面近傍をフッ酸処理で洗浄す
る。その後、ニッケル添加領域106上に薄い酸化シリ
コン膜108を形成して、その上にN型導電性を有する
アモルファスシリコン膜109を形成する。ゲッタリン
グ工程が終了したら、N型導電性を有するアモルファス
シリコン膜109のみを選択的に除去するが、その際、
薄い酸化シリコン膜109がエッチングストッパーとし
て機能する。
Description
た薄膜トランジスタ(以下、TFTと呼ぶ)の作製方法を
提供するものであり、TFTを用いて構成された半導体回
路を含む半導体装置に適用されうる技術である。
半導体特性を利用することで機能しうる装置全般を指
し、液晶表示装置に代表される電気光学装置、TFTを集
積化した半導体回路、またその様な電気工学装置や半導
体回路を部品として含む電子機器をもその範疇に含むも
のとする。
のTFTでもって回路を組むことによって液晶表示装置やE
L表示装置等の駆動を行う試みがなされている。特に、T
FTの活性層としては、キャリア移動度の高いポリシリコ
ン膜が注目されている。
技術としては、一般的にエキシマレーザーによるアニー
ルでアモルファスシリコン膜を結晶化させる技術が知ら
れている。しかしながら、レーザーアニールは均一性に
難があり、結晶性の均一なポリシリコン膜を得るのは難
しかった。
コン膜を得るための手段として特開平7−130652
号公報に記載された技術を開示している。同公報では、
アモルファスシリコン膜に対して結晶化を促進する触媒
元素(代表的にはニッケル)を添加し、550〜600
℃の比較的低温で結晶化を行う技術を開示している。
膜は非常に結晶性も高く均一性にも優れるといった特徴
があるが、ポリシリコン膜中に残存する触媒元素の影響
が懸念される。即ち、TFTを駆動させた際に触媒元素が
移動して局所的なオフ電流(またはリーク電流)の増加
を招くといった現象が観測される場合もあった。
を鑑みてなされたものであり、結晶性及び均一性の高い
ポリシリコン膜中から結晶化に要した触媒元素を効果的
に除去するための手段を提供するものである。
の構成は、絶縁表面を有する基板上に形成されたアモル
ファスシリコン膜上に開口部を有するマスクを形成する
工程と、シリコンの結晶化を助長する触媒元素を含む溶
液をスピンコート法により塗布する工程と、第1の加熱
処理を行い、前記アモルファスシリコン膜の一部を結晶
化させてポリシリコン膜を形成する工程と、エッチング
処理を行い、前記開口部の底部に前記ポリシリコン膜を
露呈させる工程と、前記開口部の底部に露呈した前記ポ
リシリコン膜の表面に酸化シリコン膜を形成する工程
と、前記マスク及び前記酸化シリコン膜上にN型導電性
を有するアモルファスシリコン膜を形成する工程と、第
2の加熱処理を行い、前記N型導電性を有するアモルフ
ァスシリコン膜中に前記触媒元素をゲッタリングさせる
工程と、前記N型導電性を有するアモルファスシリコン
膜を除去する工程と、を有することを特徴とする。
る基板上に形成されたアモルファスシリコン膜上に開口
部を有するマスクを形成する工程と、シリコンの結晶化
を助長する触媒元素でなる薄膜を気相法により形成する
工程と、第1の加熱処理を行い、前記アモルファスシリ
コン膜の一部を結晶化させてポリシリコン膜を形成する
工程と、エッチング処理を行い、前記シリコンの結晶化
を助長する触媒元素でなる薄膜を除去し、前記開口部の
底部に前記ポリシリコン膜を露呈させる工程と、前記開
口部の底部に露呈した前記ポリシリコン膜の表面に酸化
シリコン膜を形成する工程と、前記マスク及び前記酸化
シリコン膜上にN型導電性を有するアモルファスシリコ
ン膜を形成する工程と、第2の加熱処理を行い、前記N
型導電性を有するアモルファスシリコン膜中に前記触媒
元素をゲッタリングさせる工程と、前記N型導電性を有
するアモルファスシリコン膜を除去する工程と、を有す
ることを特徴とする。
晶化させたポリシリコン膜中から前記触媒元素を除去す
るにあたって、N型導電性を有するアモルファスシリコ
ン膜をゲッタリングサイトとして活用するものである。
その際、N型導電性を有するアモルファス膜をエッチン
グ除去する時に下のポリシリコン膜までエッチングされ
てしまわない様に、エッチングストッパーとして薄い酸
化シリコン膜を設けておくことが重要である。
結晶化を助長する触媒元素とは代表的にはニッケル、パ
ラジウム、錫、鉛、コバルトが挙げられる。その他、ゲ
ルマニウム、鉄、白金、金、カドミウムを用いても構わ
ない。
処理は550〜750℃(好ましくは600〜650
℃)の温度範囲で行うことが好ましい。550℃以下で
はゲッタリング効果が弱く、750℃以上ではアモルフ
ァスシリコン膜にN型導電性を付与する不純物(代表的
にはリン)の拡散が無視できなくなり、ポリシリコン膜
中に必要以上に不純物が拡散してしまうため望ましくな
い。
を有するアモルファスシリコン膜には1×1018atoms/
cm3以上のリンを含ませておくことが好ましい。この濃
度以下では触媒元素をゲッタリングする効果が弱くなっ
てしまうためである。
を有するアモルファスシリコン膜を除去する工程は、ハ
ロゲン系ガス(具体的にはClF3ガス)を用いたドライエ
ッチング法により行えば良い。ドライエッチング法を用
いると、N型導電性を有するアモルファスシリコン膜と
薄い酸化シリコン膜との間のエッチング選択比を大きく
することができる。
以下に示す実施例でもって詳細な説明を行う。
1を用いて説明する。まず、絶縁表面を有する基板10
1として、酸化シリコン膜でなる下地膜を設けたガラス
基板を用意する。勿論、ガラス基板に限らず、石英基板
やシリコン基板等を用いても構わない。
ン膜102を形成する。成膜方法は減圧熱CVD法、プラ
ズマCVD法又はスパッタ法を用いれば良い。膜厚は10
〜100nmの範囲から適宜選択すれば良い。なお、アモ
ルファスシリコン以外にもシリコンゲルマニウム膜など
の他のアモルファス半導体膜を用いても構わない。
を結晶化するのであるが、ここで特開平7―13065
2号公報に記載された技術を利用する。
酸化シリコン膜(図示せず)を成膜し、パターニングを
行って、開口部103を有するマスク104を形成す
る。この開口部103が後に結晶成長の基点として機能
する。
素を含んだ溶液(本実施例では10ppmのニッケルを含
んだ酢酸ニッケル塩溶液)をスピンコート法により塗布
し、ニッケル含有層105を形成する。塗布する溶液が
水溶液である時はアモルファスシリコン膜102上に薄
い酸化シリコン膜を形成しておき、その酸化膜に吸着さ
せた状態でニッケル元素を保持させると良い。
に、570℃14時間のファーネスアニール処理(第1
の加熱処理)を行い、アモルファスシリコン膜の一部を
結晶化させる。結晶成長はニッケル添加領域106(結
晶化してポリシリコン膜となっている)を基点として、
基板と概略平行な方向に進行する。
長と呼び、この様にして形成されたポリシリコン膜でな
る結晶領域107を横成長領域と呼んでいる。こうして
形成された横成長領域107は、巨視的には特定の方向
性をもって成長した棒状結晶の集合体であるので、キャ
リアの移動を阻害する要因の少ない結晶性に優れたポリ
シリコン膜であることが判っている。また、ニッケル添
加領域よりも含有されるニッケル濃度が低いので、後に
ゲッタリング効率が良い。
1%に希釈したフッ化水素酸でエッチング洗浄を行い、
開口部103の底部にポリシリコン膜(ニッケル添加領
域)を露呈させる。この工程では、高濃度にニッケルを
含むマスク104の表面層が除去され、さらにニッケル
添加領域106に露呈したポリシリコン膜の表面層が除
去される。なお、この時、ニッケルを吸着させるために
使用したポリシリコン膜表面の薄い酸化シリコン膜も同
時にエッチングされ除去される。
るために行われる。図1(B)の状態では露呈表面全体
にニッケルが接していたため、露呈表面付近には非常に
高濃度のニッケルが存在する。しかしながら、フッ化水
素酸でエッチング洗浄を行うことにより表面層のニッケ
ルをある程度除去することができる。
したら、ニッケル添加領域106に露呈したポリシリコ
ン膜表面に薄い酸化シリコン膜108を形成する。形成
方法は、熱酸化法、紫外線照射法、化学的酸化法(オゾ
ンや過酸化水素水による酸化など)を用いることができ
る。ここで形成された酸化シリコン膜は後にエッチング
ストッパーとして機能する酸化シリコン膜であり、先程
アモルファスシリコン膜の表面に形成したニッケルを吸
着させるための酸化シリコン膜とは意味合いが全く異な
る。
厚は1〜10nm(代表的には3〜5nm)であれば良い。
要するに、後にエッチングストッパーとして機能させら
れればよく、エッチングの選択比さえ高ければ1〜10
nm程度の膜厚でも十分な効果を持つ。前述の紫外線照射
法などを用いる場合には3〜5nm程度の膜厚の薄い酸化
シリコン膜が形成されるが、本実施例の条件では十分に
エッチングストッパーとしての機能を果たす。
の上にN型導電性を有するアモルファスシリコン膜10
9を形成する。本実施例では膜厚を200nmとするが、
これに限定する必要はない。また、N型導電性を付与す
る不純物元素として本実施例ではリンを用いる。他の1
5族に属する元素(砒素、アンチモンなど)を用いるこ
とも可能であるが、ニッケルをゲッタリングする効果は
リンが最も高い。
膜109に含まれるリン濃度は、1×1019atoms/cm3
以上(好ましくは5×1019〜1×1021atoms/cm3)
が望ましい。これ以下の濃度ではゲッタリング効果が弱
まってしまうからである。
には約5×1018atoms/cm3の濃度でニッケルが含ま
れ、ニッケル添加領域106には約1×1019atoms/cm
3の濃度でニッケルが含まれる。この場合、効果的にゲ
ッタリング効果を得るには、ポリシリコン膜中に含まれ
たニッケル濃度のおよそ10〜100倍の濃度でN型導
電性を有するアモルファスシリコン膜109中に含ませ
ておくことが好ましい。
に、550〜750℃のファーネスアニール処理(第2
の加熱処理)を0.5〜12時間行い、横成長領域10
7に残存したニッケルをN型導電性を有するアモルファ
スシリコン膜109中にゲッタリングさせる。ニッケル
の移動方向は矢印で示した様な方向となる。
横成長領域110が形成される。この横成長領域110
に含まれるニッケル濃度は1×1017atoms/cm3以下に
まで低減される。この程度までニッケルが低減されれ
ば、TFTの電気特性に悪影響を与える心配はない。
シリコン膜109のゲッタリング能力は、ゲッタリング
すべきニッケル濃度に影響される。即ち、同じリン濃度
で比較すると、ゲッタリング対象となるニッケル濃度が
高いほど、ゲッタリング能力は低くなる傾向にある。そ
ういった意味で、前述のフッ化水素酸による表面洗浄
は、ゲッタリング対象となるニッケル濃度を低減する上
で有効であると言える。
で一貫してマスク104を残すことで横成長領域107
(または横成長領域110)の表面状態を極力荒らすこ
となく各工程を流すことが可能となる。本願発明におい
て、横成長領域はTFTの活性層となる領域であるので、
表面状態には細心の注意を払う必要がある。
程が終了したら、次にN型導電性を有するアモルファス
シリコン膜109の除去を行う。本実施例ではエッチン
グガスとしてClF3ガスを用いたドライエッチング法を利
用する。この方法では酸化シリコン膜とポリシリコン膜
とのエッチング選択比が高いので、薄い酸化シリコン膜
108がエッチングストッパーとして機能する。
シリコン膜109のみを選択的にエッチング除去した
ら、次にバッファードフッ酸等、酸化シリコン膜のエッ
チングに適したエッチャントを利用してマスク104及
び薄い酸化シリコン膜108を除去する。
ニングして横成長領域110のみで構成された活性層1
11を形成する。実際には基板上に複数の活性層が形成
される。この時、ニッケル添加領域106は横成長領域
ほど結晶性が高くないので、活性層としては利用しない
方が好ましい。
結晶化を助長させたポリシリコン膜でなる活性層が得ら
れる。この活性層は非常に結晶性が高く、優れたTFT特
性(低オフ電流、高モビリティ)を実現する上できわめ
て有効である。しかも、触媒元素のゲッタリングを行う
ことにより、TFT特性のばらつきが少なく、信頼性の高
いTFTが得られる。そして、その様なTFTを用いて回路を
組むことにより高機能かつ高い信頼性を有する半導体装
置を実現することができる。
パーとして薄い酸化シリコン膜108を設けたことには
非常に重要な意味がある。その点について図2を用いて
説明する。
しないでN型導電性を有するアモルファスシリコン膜の
エッチング工程を行った場合の例である。図2(A)に
示す様に、N型導電性を有するアモルファスシリコン膜
(図示せず)をエッチングすると、そのままニッケル添
加領域であったポリシリコン膜(図示せず)もエッチン
グされ、下地表面(絶縁表面を有する基板201の表
面)にまで到達する開口部202が形成される。この開
口部202はマスク104によって自己整合的に形成さ
れるため、その径はマスク104に設けられた開口部の
径に一致する。
膜を除去したら、次にマスク104を除去するのである
が、マスク104の材料が酸化シリコン膜であり、且つ
絶縁表面を有する基板201の最表面が酸化シリコン膜
である場合、マスク104のエッチングと同時に絶縁表
面を有する基板201の最表面もエッチングされてしま
う。
3が形成されてしまう。この凹部203が形成される場
所は活性層として用いない部分であるので、TFT特性に
直接影響するわけではない。しかしながら、この部分を
配線等が横切る時に段差による断線不良を招くおそれが
あるので、極力この様な段差を形成しないことが望まし
い。
電性を有するアモルファスシリコン膜を形成する前に予
めエッチングストッパーとして薄い酸化シリコン膜を形
成しておくことは、半導体回路の信頼性を高める上で非
常に有効な手段である。
Tに対して適用可能である。即ち、コプラナー型TFTに代
表されるトップゲート構造及び逆スタガ型TFTに代表さ
れるボトムゲート構造に対しても容易に適用することが
可能である。
するアモルファスシリコン膜をClF3ガスを用いたドライ
エッチング法で行う例を示したが、N型導電性を有する
アモルファスシリコン膜をウェットエッチング法により
除去しても本願発明を実施することが可能である。
チングするにはエッチャントとしてヒドラジンを用いれ
ば良い。ヒドラジンも酸化シリコン膜とシリコン膜との
エッチング選択比が高いので、N型導電性を有するアモ
ルファスシリコン膜のみを選択的に除去することができ
る。
Tに対して適用可能である。即ち、コプラナー型TFTに代
表されるトップゲート構造及び逆スタガ型TFTに代表さ
れるボトムゲート構造に対しても容易に適用することが
可能である。
は実施例2の作製工程によって形成された活性層を用い
てTFTを作製する場合について図3を用いて説明する。
程で活性層301を形成したら、酸化シリコン膜でなる
ゲート絶縁膜302を形成する。本実施例ではプラズマ
CVD法を用い、120nmの厚さに形成する。その次に、
アルミニウムを主成分とする材料でなるゲート電極30
3を形成する。
18号公報に記載された技術を利用する。同公報ではア
ルミニウムを主成分とするゲート電極を陽極酸化するこ
とにより、LDD+オフセット構造を実現するものであ
る。LDD領域は陽極酸化膜を利用してゲート絶縁膜の一
部をエッチングし、残ったゲート絶縁膜の一部をマスク
として不純物元素(ソース領域及びドレイン領域を形成
する不純物)を添加して形成される。
造を図3(B)に示す。304はゲート電極、305は
ゲート電極を保護するバリア型の陽極酸化膜である。ま
た、306はゲート絶縁膜、307はソース領域、30
8はドレイン領域、309はLDD領域、310はチャネ
ル形成領域である。
310との間には図示されないがオフセット領域が形成
される。ただし、バリア型の陽極酸化膜305の膜厚が
オフセット領域の幅を決定するため、陽極酸化膜305
の膜厚が150nm以下となるとオフセット領域として殆
ど機能しない。
レイン領域308及びLDD領域309を形成する不純物
元素としてリンを用いてNチャネル型TFTを作製する。勿
論、砒素など他の15族元素でも構わないし、ボロンに
代表される13族元素を添加すればPチャネル型TFTを作
製することも容易である。
を用いることにより図3(B)の状態が得られたら、次
に層間絶縁膜311として1μm厚の酸化シリコン膜を
形成する。勿論、窒化シリコン膜や酸化窒化シリコン膜
を用いても良いし、これらの絶縁膜を積層しても良い。
ルを形成してアルミニウムを主成分とする材料でなるソ
ース配線312及びドレイン配線313を形成する。最
後に素子全体に対して水素雰囲気中で350℃2時間の
ファーネスアニールを行い、水素化を完了する。
れる。なお、本実施例で説明した構造は一例であって本
願発明を適用しうるTFT構造はこれに限定されない。従
って、公知のあらゆる構造のTFTに対して適用可能であ
る。
ガ型TFTに代表されるボトムゲート構造に対しても容易
に適用することが可能である。
型TFTとPチャネル型TFTとを相補的に組み合わせたCMOS
回路をも容易に形成することができる。さらに、図3
(C)の構造においてドレイン配線313と電気的に接
続する画素電極(図示せず)を公知の手段で形成すれば
アクティブマトリクス型表示装置の画素スイッチング素
子を形成することも容易である。
クトロルミネッセンス)表示装置などの電気光学装置の
作製方法としても非常に有効な技術である。
に対して適用可能であり、本願発明を利用して様々な半
導体回路を構築することができる。即ち、本願発明はTF
Tでもって形成された半導体回路を含むあらゆる半導体
装置に対して適用できると言える。
用した触媒元素を効果的に除去又は低減したポリシリコ
ン膜を得ることができる。そして、そのポリシリコン膜
を活性層とすることで高い電気特性及び信頼性を有する
TFTを実現することができる。
導体回路を構成することにより高性能で信頼性の高い電
気光学装置、及びその様な電気光学装置を搭載した電子
機器を実現することが可能となる。
製工程を示す図。
図。
Claims (7)
- 【請求項1】絶縁表面を有する基板上に形成されたアモ
ルファスシリコン膜上に開口部を有するマスクを形成す
る工程と、シリコンの結晶化を助長する触媒元素を含む
溶液をスピンコート法により塗布する工程と、第1の加
熱処理を行い、前記アモルファスシリコン膜の一部を結
晶化させてポリシリコン膜を形成する工程と、エッチン
グ処理を行い、前記開口部の底部に前記ポリシリコン膜
を露呈させる工程と、前記開口部の底部に露呈した前記
ポリシリコン膜の表面に酸化シリコン膜を形成する工程
と、前記マスク及び前記酸化シリコン膜上にN型導電性
を有するアモルファスシリコン膜を形成する工程と、第
2の加熱処理を行い、前記N型導電性を有するアモルフ
ァスシリコン膜中に前記触媒元素をゲッタリングさせる
工程と、前記N型導電性を有するアモルファスシリコン
膜を除去する工程と、を有することを特徴とする半導体
装置の作製方法。 - 【請求項2】絶縁表面を有する基板上に形成されたアモ
ルファスシリコン膜上に開口部を有するマスクを形成す
る工程と、シリコンの結晶化を助長する触媒元素でなる
薄膜を気相法により形成する工程と、第1の加熱処理を
行い、前記アモルファスシリコン膜の一部を結晶化させ
てポリシリコン膜を形成する工程と、エッチング処理を
行い、前記シリコンの結晶化を助長する触媒元素でなる
薄膜を除去し、前記開口部の底部に前記ポリシリコン膜
を露呈させる工程と、前記開口部の底部に露呈した前記
ポリシリコン膜の表面に酸化シリコン膜を形成する工程
と、前記マスク及び前記酸化シリコン膜上にN型導電性
を有するアモルファスシリコン膜を形成する工程と、第
2の加熱処理を行い、前記N型導電性を有するアモルフ
ァスシリコン膜中に前記触媒元素をゲッタリングさせる
工程と、前記N型導電性を有するアモルファスシリコン
膜を除去する工程と、を有することを特徴とする半導体
装置の作製方法。 - 【請求項3】請求項1又は請求項2において、前記シリ
コンの結晶化を助長する触媒元素とはニッケル、パラジ
ウム、錫、鉛、コバルトであることを特徴とする半導体
装置の作製方法。 - 【請求項4】請求項1又は請求項2において、前記第2
の加熱処理は550〜750℃の温度範囲で行われるこ
とを特徴とする半導体装置の作製方法。 - 【請求項5】請求項1又は請求項2において、前記N型
導電性を有するアモルファスシリコン膜には1×1018
atoms/cm3以上のリンが含まれていることを特徴とする
半導体装置の作製方法。 - 【請求項6】請求項1又は請求項2において、前記N型
導電性を有するアモルファスシリコン膜を除去する工程
は、ハロゲン系ガスを用いたドライエッチング法により
行われることを特徴とする半導体装置の作製方法。 - 【請求項7】請求項6において、前記ハロゲン系ガスと
はClF3ガスであることを特徴とする半導体装置の作製方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16306298A JP4115590B2 (ja) | 1998-06-11 | 1998-06-11 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16306298A JP4115590B2 (ja) | 1998-06-11 | 1998-06-11 | 半導体装置の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11354448A true JPH11354448A (ja) | 1999-12-24 |
JP4115590B2 JP4115590B2 (ja) | 2008-07-09 |
Family
ID=15766464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16306298A Expired - Fee Related JP4115590B2 (ja) | 1998-06-11 | 1998-06-11 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4115590B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001326364A (ja) * | 2000-03-10 | 2001-11-22 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
US7037779B2 (en) | 2000-03-10 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2006303218A (ja) * | 2005-04-21 | 2006-11-02 | Sumco Corp | Soi基板の製造方法 |
CN100337304C (zh) * | 2003-08-22 | 2007-09-12 | 友达光电股份有限公司 | 形成多晶硅层的方法 |
-
1998
- 1998-06-11 JP JP16306298A patent/JP4115590B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001326364A (ja) * | 2000-03-10 | 2001-11-22 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
US7037779B2 (en) | 2000-03-10 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7588981B2 (en) | 2000-03-10 | 2009-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
CN100337304C (zh) * | 2003-08-22 | 2007-09-12 | 友达光电股份有限公司 | 形成多晶硅层的方法 |
JP2006303218A (ja) * | 2005-04-21 | 2006-11-02 | Sumco Corp | Soi基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4115590B2 (ja) | 2008-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3939399B2 (ja) | 半導体装置の作製方法 | |
JP2860869B2 (ja) | 半導体装置およびその作製方法 | |
JP3713232B2 (ja) | 結晶質シリコン活性層を含む薄膜トランジスタの製造方法 | |
KR100570541B1 (ko) | 반도체막제조방법및반도체장치제조방법 | |
KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
KR100839735B1 (ko) | 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치 | |
KR100607768B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
TW200423407A (en) | Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor | |
KR19980071529A (ko) | 반도체 장치의 제작 방법 | |
KR100776362B1 (ko) | 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 실리콘 박막 트랜지스터의 제조방법 | |
JP4115590B2 (ja) | 半導体装置の作製方法 | |
JP2003100633A (ja) | 半導体装置の製造方法および半導体装置 | |
JP3582766B2 (ja) | 半導体装置の製造方法 | |
KR100761082B1 (ko) | 박막트랜지스터 및 그의 제조 방법 | |
JPH11354447A (ja) | 半導体装置の作製方法 | |
JP2001196307A (ja) | 半導体装置の製造方法 | |
JP2001156295A (ja) | 半導体装置の作製方法 | |
KR100697379B1 (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
KR100593267B1 (ko) | 결정질 실리콘 박막트랜지스터의 제조 방법 | |
JP2006324564A (ja) | 半導体装置の製造方法 | |
JP4222900B2 (ja) | 薄膜半導体装置の作製方法 | |
JP2004179330A (ja) | 半導体装置およびその作製方法 | |
JP4076930B2 (ja) | 半導体装置の製造方法 | |
JP4222899B2 (ja) | 半導体装置の作製方法 | |
KR100861796B1 (ko) | 반도체 소자의 배선 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050520 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080416 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |