JPH11354448A

JPH11354448A - 半導体装置の作製方法

Info

Publication number: JPH11354448A
Application number: JP16306298A
Authority: JP
Inventors: Setsuo Nakajima; 節男中嶋
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1998-06-11
Filing date: 1998-06-11
Publication date: 1999-12-24
Anticipated expiration: 2018-06-11
Also published as: JP4115590B2

Abstract

(57)【要約】【課題】結晶性及び均一性の高いポリシリコン膜中か
ら結晶化に要した触媒元素を効果的に除去するための手
段を提供する。【解決手段】結晶化工程終了後、マスク１０４及びニ
ッケル添加領域１０６の表面近傍をフッ酸処理で洗浄す
る。その後、ニッケル添加領域１０６上に薄い酸化シリ
コン膜１０８を形成して、その上にN型導電性を有する
アモルファスシリコン膜１０９を形成する。ゲッタリン
グ工程が終了したら、N型導電性を有するアモルファス
シリコン膜１０９のみを選択的に除去するが、その際、
薄い酸化シリコン膜１０９がエッチングストッパーとし
て機能する。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本願発明は半導体薄膜を用い
た薄膜トランジスタ（以下、TFTと呼ぶ）の作製方法を
提供するものであり、TFTを用いて構成された半導体回
路を含む半導体装置に適用されうる技術である。

【０００２】なお、本明細書中において半導体装置とは
半導体特性を利用することで機能しうる装置全般を指
し、液晶表示装置に代表される電気光学装置、TFTを集
積化した半導体回路、またその様な電気工学装置や半導
体回路を部品として含む電子機器をもその範疇に含むも
のとする。

【０００３】

【従来の技術】近年、ガラス基板上にTFTを形成し、そ
のTFTでもって回路を組むことによって液晶表示装置やE
L表示装置等の駆動を行う試みがなされている。特に、T
FTの活性層としては、キャリア移動度の高いポリシリコ
ン膜が注目されている。

【０００４】ガラス基板上にポリシリコン膜を形成する
技術としては、一般的にエキシマレーザーによるアニー
ルでアモルファスシリコン膜を結晶化させる技術が知ら
れている。しかしながら、レーザーアニールは均一性に
難があり、結晶性の均一なポリシリコン膜を得るのは難
しかった。

【０００５】本出願人は結晶性と均一性の高いポリシリ
コン膜を得るための手段として特開平７−１３０６５２
号公報に記載された技術を開示している。同公報では、
アモルファスシリコン膜に対して結晶化を促進する触媒
元素（代表的にはニッケル）を添加し、５５０〜６００
℃の比較的低温で結晶化を行う技術を開示している。

【０００６】同公報を利用して形成されたポリシリコン
膜は非常に結晶性も高く均一性にも優れるといった特徴
があるが、ポリシリコン膜中に残存する触媒元素の影響
が懸念される。即ち、TFTを駆動させた際に触媒元素が
移動して局所的なオフ電流（またはリーク電流）の増加
を招くといった現象が観測される場合もあった。

【０００７】

【発明が解決しようとする課題】本願発明は上記問題点
を鑑みてなされたものであり、結晶性及び均一性の高い
ポリシリコン膜中から結晶化に要した触媒元素を効果的
に除去するための手段を提供するものである。

【０００８】

【課題を解決するための手段】本明細書で開示する発明
の構成は、絶縁表面を有する基板上に形成されたアモル
ファスシリコン膜上に開口部を有するマスクを形成する
工程と、シリコンの結晶化を助長する触媒元素を含む溶
液をスピンコート法により塗布する工程と、第１の加熱
処理を行い、前記アモルファスシリコン膜の一部を結晶
化させてポリシリコン膜を形成する工程と、エッチング
処理を行い、前記開口部の底部に前記ポリシリコン膜を
露呈させる工程と、前記開口部の底部に露呈した前記ポ
リシリコン膜の表面に酸化シリコン膜を形成する工程
と、前記マスク及び前記酸化シリコン膜上にＮ型導電性
を有するアモルファスシリコン膜を形成する工程と、第
２の加熱処理を行い、前記Ｎ型導電性を有するアモルフ
ァスシリコン膜中に前記触媒元素をゲッタリングさせる
工程と、前記Ｎ型導電性を有するアモルファスシリコン
膜を除去する工程と、を有することを特徴とする。

【０００９】また、他の発明の構成は、絶縁表面を有す
る基板上に形成されたアモルファスシリコン膜上に開口
部を有するマスクを形成する工程と、シリコンの結晶化
を助長する触媒元素でなる薄膜を気相法により形成する
工程と、第１の加熱処理を行い、前記アモルファスシリ
コン膜の一部を結晶化させてポリシリコン膜を形成する
工程と、エッチング処理を行い、前記シリコンの結晶化
を助長する触媒元素でなる薄膜を除去し、前記開口部の
底部に前記ポリシリコン膜を露呈させる工程と、前記開
口部の底部に露呈した前記ポリシリコン膜の表面に酸化
シリコン膜を形成する工程と、前記マスク及び前記酸化
シリコン膜上にＮ型導電性を有するアモルファスシリコ
ン膜を形成する工程と、第２の加熱処理を行い、前記Ｎ
型導電性を有するアモルファスシリコン膜中に前記触媒
元素をゲッタリングさせる工程と、前記Ｎ型導電性を有
するアモルファスシリコン膜を除去する工程と、を有す
ることを特徴とする。

【００１０】本願発明の要旨は、触媒元素を利用して結
晶化させたポリシリコン膜中から前記触媒元素を除去す
るにあたって、Ｎ型導電性を有するアモルファスシリコ
ン膜をゲッタリングサイトとして活用するものである。
その際、Ｎ型導電性を有するアモルファス膜をエッチン
グ除去する時に下のポリシリコン膜までエッチングされ
てしまわない様に、エッチングストッパーとして薄い酸
化シリコン膜を設けておくことが重要である。

【００１１】なお、上記構成において、前記シリコンの
結晶化を助長する触媒元素とは代表的にはニッケル、パ
ラジウム、錫、鉛、コバルトが挙げられる。その他、ゲ
ルマニウム、鉄、白金、金、カドミウムを用いても構わ
ない。

【００１２】また、上記構成において、前記第２の加熱
処理は５５０〜７５０℃（好ましくは６００〜６５０
℃）の温度範囲で行うことが好ましい。５５０℃以下で
はゲッタリング効果が弱く、７５０℃以上ではアモルフ
ァスシリコン膜にＮ型導電性を付与する不純物（代表的
にはリン）の拡散が無視できなくなり、ポリシリコン膜
中に必要以上に不純物が拡散してしまうため望ましくな
い。

【００１３】また、上記構成において、前記Ｎ型導電性
を有するアモルファスシリコン膜には１×１０¹⁸atoms/
cm³以上のリンを含ませておくことが好ましい。この濃
度以下では触媒元素をゲッタリングする効果が弱くなっ
てしまうためである。

【００１４】また、上記構成において、前記Ｎ型導電性
を有するアモルファスシリコン膜を除去する工程は、ハ
ロゲン系ガス（具体的にはClF₃ガス）を用いたドライエ
ッチング法により行えば良い。ドライエッチング法を用
いると、Ｎ型導電性を有するアモルファスシリコン膜と
薄い酸化シリコン膜との間のエッチング選択比を大きく
することができる。

【００１５】

【発明の実施の形態】本願発明の実施の形態について、
以下に示す実施例でもって詳細な説明を行う。

【００１６】

【実施例】（実施例１）本願発明の一実施例について図
１を用いて説明する。まず、絶縁表面を有する基板１０
１として、酸化シリコン膜でなる下地膜を設けたガラス
基板を用意する。勿論、ガラス基板に限らず、石英基板
やシリコン基板等を用いても構わない。

【００１７】次に、基板１０１上にアモルファスシリコ
ン膜１０２を形成する。成膜方法は減圧熱CVD法、プラ
ズマCVD法又はスパッタ法を用いれば良い。膜厚は１０
〜１００nmの範囲から適宜選択すれば良い。なお、アモ
ルファスシリコン以外にもシリコンゲルマニウム膜など
の他のアモルファス半導体膜を用いても構わない。

【００１８】次に、このアモルファスシリコン膜１０２
を結晶化するのであるが、ここで特開平７―１３０６５
２号公報に記載された技術を利用する。

【００１９】まず、アモルファスシリコン膜１０２上に
酸化シリコン膜（図示せず）を成膜し、パターニングを
行って、開口部１０３を有するマスク１０４を形成す
る。この開口部１０３が後に結晶成長の基点として機能
する。

【００２０】次に、シリコンの結晶化を助長する触媒元
素を含んだ溶液（本実施例では１０ppmのニッケルを含
んだ酢酸ニッケル塩溶液）をスピンコート法により塗布
し、ニッケル含有層１０５を形成する。塗布する溶液が
水溶液である時はアモルファスシリコン膜１０２上に薄
い酸化シリコン膜を形成しておき、その酸化膜に吸着さ
せた状態でニッケル元素を保持させると良い。

【００２１】こうして図１（A）の状態が得られる。次
に、５７０℃１４時間のファーネスアニール処理（第１
の加熱処理）を行い、アモルファスシリコン膜の一部を
結晶化させる。結晶成長はニッケル添加領域１０６（結
晶化してポリシリコン膜となっている）を基点として、
基板と概略平行な方向に進行する。

【００２２】本出願人はこの様な結晶の成長形態を横成
長と呼び、この様にして形成されたポリシリコン膜でな
る結晶領域１０７を横成長領域と呼んでいる。こうして
形成された横成長領域１０７は、巨視的には特定の方向
性をもって成長した棒状結晶の集合体であるので、キャ
リアの移動を阻害する要因の少ない結晶性に優れたポリ
シリコン膜であることが判っている。また、ニッケル添
加領域よりも含有されるニッケル濃度が低いので、後に
ゲッタリング効率が良い。

【００２３】こうして図１（B）の状態が得られたら、
１％に希釈したフッ化水素酸でエッチング洗浄を行い、
開口部１０３の底部にポリシリコン膜（ニッケル添加領
域）を露呈させる。この工程では、高濃度にニッケルを
含むマスク１０４の表面層が除去され、さらにニッケル
添加領域１０６に露呈したポリシリコン膜の表面層が除
去される。なお、この時、ニッケルを吸着させるために
使用したポリシリコン膜表面の薄い酸化シリコン膜も同
時にエッチングされ除去される。

【００２４】この工程は、後のゲッタリング効率を高め
るために行われる。図１（B）の状態では露呈表面全体
にニッケルが接していたため、露呈表面付近には非常に
高濃度のニッケルが存在する。しかしながら、フッ化水
素酸でエッチング洗浄を行うことにより表面層のニッケ
ルをある程度除去することができる。

【００２５】フッ化水素酸によるエッチング洗浄が終了
したら、ニッケル添加領域１０６に露呈したポリシリコ
ン膜表面に薄い酸化シリコン膜１０８を形成する。形成
方法は、熱酸化法、紫外線照射法、化学的酸化法（オゾ
ンや過酸化水素水による酸化など）を用いることができ
る。ここで形成された酸化シリコン膜は後にエッチング
ストッパーとして機能する酸化シリコン膜であり、先程
アモルファスシリコン膜の表面に形成したニッケルを吸
着させるための酸化シリコン膜とは意味合いが全く異な
る。

【００２６】また、この薄い酸化シリコン膜１０８の膜
厚は１〜１０nm（代表的には３〜５nm）であれば良い。
要するに、後にエッチングストッパーとして機能させら
れればよく、エッチングの選択比さえ高ければ１〜１０
nm程度の膜厚でも十分な効果を持つ。前述の紫外線照射
法などを用いる場合には３〜５nm程度の膜厚の薄い酸化
シリコン膜が形成されるが、本実施例の条件では十分に
エッチングストッパーとしての機能を果たす。

【００２７】次に、マスク１０４及び薄い酸化膜１０８
の上にN型導電性を有するアモルファスシリコン膜１０
９を形成する。本実施例では膜厚を２００nmとするが、
これに限定する必要はない。また、N型導電性を付与す
る不純物元素として本実施例ではリンを用いる。他の１
５族に属する元素（砒素、アンチモンなど）を用いるこ
とも可能であるが、ニッケルをゲッタリングする効果は
リンが最も高い。

【００２８】N型導電性を有するアモルファスシリコン
膜１０９に含まれるリン濃度は、１×１０¹⁹atoms/cm³
以上（好ましくは５×１０¹⁹〜１×１０²¹atoms/cm³）
が望ましい。これ以下の濃度ではゲッタリング効果が弱
まってしまうからである。

【００２９】また、本実施例の場合、横成長領域１０７
には約５×１０¹⁸atoms/cm³の濃度でニッケルが含ま
れ、ニッケル添加領域１０６には約１×１０¹⁹atoms/cm
³の濃度でニッケルが含まれる。この場合、効果的にゲ
ッタリング効果を得るには、ポリシリコン膜中に含まれ
たニッケル濃度のおよそ１０〜１００倍の濃度でN型導
電性を有するアモルファスシリコン膜１０９中に含ませ
ておくことが好ましい。

【００３０】こうして図１（C）の状態が得られる。次
に、５５０〜７５０℃のファーネスアニール処理（第２
の加熱処理）を０．５〜１２時間行い、横成長領域１０
７に残存したニッケルをN型導電性を有するアモルファ
スシリコン膜１０９中にゲッタリングさせる。ニッケル
の移動方向は矢印で示した様な方向となる。

【００３１】こうしてニッケル濃度が大幅に低減された
横成長領域１１０が形成される。この横成長領域１１０
に含まれるニッケル濃度は１×１０¹⁷atoms/cm³以下に
まで低減される。この程度までニッケルが低減されれ
ば、TFTの電気特性に悪影響を与える心配はない。

【００３２】この時、N型導電性を有するアモルファス
シリコン膜１０９のゲッタリング能力は、ゲッタリング
すべきニッケル濃度に影響される。即ち、同じリン濃度
で比較すると、ゲッタリング対象となるニッケル濃度が
高いほど、ゲッタリング能力は低くなる傾向にある。そ
ういった意味で、前述のフッ化水素酸による表面洗浄
は、ゲッタリング対象となるニッケル濃度を低減する上
で有効であると言える。

【００３３】また、結晶化工程からゲッタリング工程ま
で一貫してマスク１０４を残すことで横成長領域１０７
（または横成長領域１１０）の表面状態を極力荒らすこ
となく各工程を流すことが可能となる。本願発明におい
て、横成長領域はTFTの活性層となる領域であるので、
表面状態には細心の注意を払う必要がある。

【００３４】こうして図（D）に示したゲッタリング工
程が終了したら、次にN型導電性を有するアモルファス
シリコン膜１０９の除去を行う。本実施例ではエッチン
グガスとしてClF₃ガスを用いたドライエッチング法を利
用する。この方法では酸化シリコン膜とポリシリコン膜
とのエッチング選択比が高いので、薄い酸化シリコン膜
１０８がエッチングストッパーとして機能する。

【００３５】こうしてN型導電性を有するアモルファス
シリコン膜１０９のみを選択的にエッチング除去した
ら、次にバッファードフッ酸等、酸化シリコン膜のエッ
チングに適したエッチャントを利用してマスク１０４及
び薄い酸化シリコン膜１０８を除去する。

【００３６】そして、露呈したポリシリコン膜をパター
ニングして横成長領域１１０のみで構成された活性層１
１１を形成する。実際には基板上に複数の活性層が形成
される。この時、ニッケル添加領域１０６は横成長領域
ほど結晶性が高くないので、活性層としては利用しない
方が好ましい。

【００３７】こうして、ニッケルの触媒作用を利用して
結晶化を助長させたポリシリコン膜でなる活性層が得ら
れる。この活性層は非常に結晶性が高く、優れたTFT特
性（低オフ電流、高モビリティ）を実現する上できわめ
て有効である。しかも、触媒元素のゲッタリングを行う
ことにより、TFT特性のばらつきが少なく、信頼性の高
いTFTが得られる。そして、その様なTFTを用いて回路を
組むことにより高機能かつ高い信頼性を有する半導体装
置を実現することができる。

【００３８】なお、本実施例においてエッチングストッ
パーとして薄い酸化シリコン膜１０８を設けたことには
非常に重要な意味がある。その点について図２を用いて
説明する。

【００３９】図２（A）はエッチングストッパーを形成
しないでN型導電性を有するアモルファスシリコン膜の
エッチング工程を行った場合の例である。図２（A）に
示す様に、N型導電性を有するアモルファスシリコン膜
（図示せず）をエッチングすると、そのままニッケル添
加領域であったポリシリコン膜（図示せず）もエッチン
グされ、下地表面（絶縁表面を有する基板２０１の表
面）にまで到達する開口部２０２が形成される。この開
口部２０２はマスク１０４によって自己整合的に形成さ
れるため、その径はマスク１０４に設けられた開口部の
径に一致する。

【００４０】N型導電性を有するアモルファスシリコン
膜を除去したら、次にマスク１０４を除去するのである
が、マスク１０４の材料が酸化シリコン膜であり、且つ
絶縁表面を有する基板２０１の最表面が酸化シリコン膜
である場合、マスク１０４のエッチングと同時に絶縁表
面を有する基板２０１の最表面もエッチングされてしま
う。

【００４１】その結果、図２（B）に示す様な凹部２０
３が形成されてしまう。この凹部２０３が形成される場
所は活性層として用いない部分であるので、TFT特性に
直接影響するわけではない。しかしながら、この部分を
配線等が横切る時に段差による断線不良を招くおそれが
あるので、極力この様な段差を形成しないことが望まし
い。

【００４２】そういった意味で、本実施例の様にN型導
電性を有するアモルファスシリコン膜を形成する前に予
めエッチングストッパーとして薄い酸化シリコン膜を形
成しておくことは、半導体回路の信頼性を高める上で非
常に有効な手段である。

【００４３】なお、本実施例は公知のあらゆる構造のTF
Tに対して適用可能である。即ち、コプラナー型TFTに代
表されるトップゲート構造及び逆スタガ型TFTに代表さ
れるボトムゲート構造に対しても容易に適用することが
可能である。

【００４４】（実施例２）実施例１ではN型導電性を有
するアモルファスシリコン膜をClF₃ガスを用いたドライ
エッチング法で行う例を示したが、N型導電性を有する
アモルファスシリコン膜をウェットエッチング法により
除去しても本願発明を実施することが可能である。

【００４５】ウェットエッチング法でシリコン膜をエッ
チングするにはエッチャントとしてヒドラジンを用いれ
ば良い。ヒドラジンも酸化シリコン膜とシリコン膜との
エッチング選択比が高いので、N型導電性を有するアモ
ルファスシリコン膜のみを選択的に除去することができ
る。

【００４６】なお、本実施例は公知のあらゆる構造のTF
Tに対して適用可能である。即ち、コプラナー型TFTに代
表されるトップゲート構造及び逆スタガ型TFTに代表さ
れるボトムゲート構造に対しても容易に適用することが
可能である。

【００４７】（実施例３）本実施例では、実施例１また
は実施例２の作製工程によって形成された活性層を用い
てTFTを作製する場合について図３を用いて説明する。

【００４８】まず、実施例又は実施例２に示した作製工
程で活性層３０１を形成したら、酸化シリコン膜でなる
ゲート絶縁膜３０２を形成する。本実施例ではプラズマ
CVD法を用い、１２０nmの厚さに形成する。その次に、
アルミニウムを主成分とする材料でなるゲート電極３０
３を形成する。

【００４９】ここで本出願人による特開平７−１３５３
１８号公報に記載された技術を利用する。同公報ではア
ルミニウムを主成分とするゲート電極を陽極酸化するこ
とにより、LDD＋オフセット構造を実現するものであ
る。LDD領域は陽極酸化膜を利用してゲート絶縁膜の一
部をエッチングし、残ったゲート絶縁膜の一部をマスク
として不純物元素（ソース領域及びドレイン領域を形成
する不純物）を添加して形成される。

【００５０】同公報に記載された技術を利用して得た構
造を図３（B）に示す。３０４はゲート電極、３０５は
ゲート電極を保護するバリア型の陽極酸化膜である。ま
た、３０６はゲート絶縁膜、３０７はソース領域、３０
８はドレイン領域、３０９はLDD領域、３１０はチャネ
ル形成領域である。

【００５１】なお、LDD領域３０９とチャネル形成領域
３１０との間には図示されないがオフセット領域が形成
される。ただし、バリア型の陽極酸化膜３０５の膜厚が
オフセット領域の幅を決定するため、陽極酸化膜３０５
の膜厚が１５０nm以下となるとオフセット領域として殆
ど機能しない。

【００５２】また、本実施例ではソース領域３０７、ド
レイン領域３０８及びLDD領域３０９を形成する不純物
元素としてリンを用いてNチャネル型TFTを作製する。勿
論、砒素など他の１５族元素でも構わないし、ボロンに
代表される１３族元素を添加すればPチャネル型TFTを作
製することも容易である。

【００５３】特開平７−１３５３１８号公報記載の技術
を用いることにより図３（B）の状態が得られたら、次
に層間絶縁膜３１１として１μm厚の酸化シリコン膜を
形成する。勿論、窒化シリコン膜や酸化窒化シリコン膜
を用いても良いし、これらの絶縁膜を積層しても良い。

【００５４】次に、層間絶縁膜３１１にコンタクトホー
ルを形成してアルミニウムを主成分とする材料でなるソ
ース配線３１２及びドレイン配線３１３を形成する。最
後に素子全体に対して水素雰囲気中で３５０℃２時間の
ファーネスアニールを行い、水素化を完了する。

【００５５】こうして、図３（C）に示す様なTFTが得ら
れる。なお、本実施例で説明した構造は一例であって本
願発明を適用しうるTFT構造はこれに限定されない。従
って、公知のあらゆる構造のTFTに対して適用可能であ
る。

【００５６】勿論、トップゲート構造に限らず、逆スタ
ガ型TFTに代表されるボトムゲート構造に対しても容易
に適用することが可能である。

【００５７】また、公知の手段を利用すればNチャネル
型TFTとPチャネル型TFTとを相補的に組み合わせたCMOS
回路をも容易に形成することができる。さらに、図３
（C）の構造においてドレイン配線３１３と電気的に接
続する画素電極（図示せず）を公知の手段で形成すれば
アクティブマトリクス型表示装置の画素スイッチング素
子を形成することも容易である。

【００５８】即ち、本願発明は液晶表示装置やEL（エレ
クトロルミネッセンス）表示装置などの電気光学装置の
作製方法としても非常に有効な技術である。

【００５９】この様に、本願発明はあらゆる構造のTFT
に対して適用可能であり、本願発明を利用して様々な半
導体回路を構築することができる。即ち、本願発明はTF
Tでもって形成された半導体回路を含むあらゆる半導体
装置に対して適用できると言える。

【００６０】

【発明の効果】本願発明を利用することで、結晶化に利
用した触媒元素を効果的に除去又は低減したポリシリコ
ン膜を得ることができる。そして、そのポリシリコン膜
を活性層とすることで高い電気特性及び信頼性を有する
TFTを実現することができる。

【００６１】さらに、その様なTFTを用いて基板上に半
導体回路を構成することにより高性能で信頼性の高い電
気光学装置、及びその様な電気光学装置を搭載した電子
機器を実現することが可能となる。

【図面の簡単な説明】

【図１】本願発明によるポリシリコン膜の作
製工程を示す図。

【図２】ポリシリコン膜の作製工程を示す
図。

【図３】 TFTの作製工程を示す図。

Claims

【特許請求の範囲】

【請求項１】絶縁表面を有する基板上に形成されたアモ
ルファスシリコン膜上に開口部を有するマスクを形成す
る工程と、シリコンの結晶化を助長する触媒元素を含む
溶液をスピンコート法により塗布する工程と、第１の加
熱処理を行い、前記アモルファスシリコン膜の一部を結
晶化させてポリシリコン膜を形成する工程と、エッチン
グ処理を行い、前記開口部の底部に前記ポリシリコン膜
を露呈させる工程と、前記開口部の底部に露呈した前記
ポリシリコン膜の表面に酸化シリコン膜を形成する工程
と、前記マスク及び前記酸化シリコン膜上にＮ型導電性
を有するアモルファスシリコン膜を形成する工程と、第
２の加熱処理を行い、前記Ｎ型導電性を有するアモルフ
ァスシリコン膜中に前記触媒元素をゲッタリングさせる
工程と、前記Ｎ型導電性を有するアモルファスシリコン
膜を除去する工程と、を有することを特徴とする半導体
装置の作製方法。
【請求項２】絶縁表面を有する基板上に形成されたアモ
ルファスシリコン膜上に開口部を有するマスクを形成す
る工程と、シリコンの結晶化を助長する触媒元素でなる
薄膜を気相法により形成する工程と、第１の加熱処理を
行い、前記アモルファスシリコン膜の一部を結晶化させ
てポリシリコン膜を形成する工程と、エッチング処理を
行い、前記シリコンの結晶化を助長する触媒元素でなる
薄膜を除去し、前記開口部の底部に前記ポリシリコン膜
を露呈させる工程と、前記開口部の底部に露呈した前記
ポリシリコン膜の表面に酸化シリコン膜を形成する工程
と、前記マスク及び前記酸化シリコン膜上にＮ型導電性
を有するアモルファスシリコン膜を形成する工程と、第
２の加熱処理を行い、前記Ｎ型導電性を有するアモルフ
ァスシリコン膜中に前記触媒元素をゲッタリングさせる
工程と、前記Ｎ型導電性を有するアモルファスシリコン
膜を除去する工程と、を有することを特徴とする半導体
装置の作製方法。
【請求項３】請求項１又は請求項２において、前記シリ
コンの結晶化を助長する触媒元素とはニッケル、パラジ
ウム、錫、鉛、コバルトであることを特徴とする半導体
装置の作製方法。
【請求項４】請求項１又は請求項２において、前記第２
の加熱処理は５５０〜７５０℃の温度範囲で行われるこ
とを特徴とする半導体装置の作製方法。
【請求項５】請求項１又は請求項２において、前記Ｎ型
導電性を有するアモルファスシリコン膜には１×１０¹⁸
atoms/cm³以上のリンが含まれていることを特徴とする
半導体装置の作製方法。
【請求項６】請求項１又は請求項２において、前記Ｎ型
導電性を有するアモルファスシリコン膜を除去する工程
は、ハロゲン系ガスを用いたドライエッチング法により
行われることを特徴とする半導体装置の作製方法。
【請求項７】請求項６において、前記ハロゲン系ガスと
はClF₃ガスであることを特徴とする半導体装置の作製方
法。