KR100501701B1 - 결정질 실리콘박막 형성방법 - Google Patents
결정질 실리콘박막 형성방법 Download PDFInfo
- Publication number
- KR100501701B1 KR100501701B1 KR10-2002-0081857A KR20020081857A KR100501701B1 KR 100501701 B1 KR100501701 B1 KR 100501701B1 KR 20020081857 A KR20020081857 A KR 20020081857A KR 100501701 B1 KR100501701 B1 KR 100501701B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- silicon thin
- seed layer
- forming
- ceo
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 109
- 238000000034 method Methods 0.000 title claims abstract description 52
- 229910021419 crystalline silicon Inorganic materials 0.000 title claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 67
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 67
- 239000010703 silicon Substances 0.000 claims abstract description 67
- 238000000151 deposition Methods 0.000 claims abstract description 27
- 230000008021 deposition Effects 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910004261 CaF 2 Inorganic materials 0.000 claims abstract description 11
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 8
- 238000004544 sputter deposition Methods 0.000 claims abstract description 8
- 238000001771 vacuum deposition Methods 0.000 claims abstract description 4
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 18
- 238000000137 annealing Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 239000011521 glass Substances 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 20
- 238000002425 crystallisation Methods 0.000 description 9
- 238000001237 Raman spectrum Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000002441 X-ray diffraction Methods 0.000 description 4
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 4
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 4
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 3
- 229910001634 calcium fluoride Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
- H01L21/02645—Seed materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 (200) 면배향을 포함하는 CeO2, CaF2 와 같은 시드층을 이용하여 양호한 결정질의 실리콘 박막을 형성하는 방법에 관한 것이다.
본 발명의 실리콘 박막 형성방법은 기판상에 25 내지 450℃의 증착 온도 범위에서 (100)면 또는 (200)면 배향을 포함하는 CeO2 또는 CaF2로 이루어진 시드층을 형성하는 단계와; 상기 시드층상에 결정성의 실리콘 박막을 형성하는 단계로 이루어진다.
상기 시드층은 스퍼터링법 또는 진공증착법에 의해 형성되고, 상기 실리콘 박막은 100 내지 450℃ 의 증착온도범위에서 CVD법, 또는 PVD법으로 증착한다.
본 발명은 (200)면의 배향을 갖는 CeO2 또는 CaF2층으로 된 시드층을 이용하여 실리콘 박막을 형성하여 줌으로써, 유리기판에 적합한 저온의 증착온도에서 양호한 결정질의 실리콘 박막을 형성하여 줄 수 있다.
Description
본 발명은 박막소자에 사용되는 실리콘 박막을 형성방법에 관한 것으로서, 보다 구체적으로는 저온에서 양호한 결정질의 실리콘박막을 형성하는 방법에 관한 것이다.
OLED 와 같은 액티브 매트릭스 평판표시소자에 사용되는 박막 트랜지스터로는 주로 폴리실리콘 박막 트랜지스터(TFT)가 사용된다. 폴리 실리콘박막은 TFT 제조공정중 비정질 실리콘막을 결정화하여 형성하였다. 비정질 실리콘막은 다양한 결정화방법을 통하여 폴리실리콘막으로 결정화되는데, 결정화방법중 ELA(Excimer laser annealing)는 폴리 실리콘 박막 트랜지스터의 제조공정중에 가장 많이 사용되는 결정화방법이다.
그러나, ELA 는 작은 공정윈도우 및 레이저 빔의 불균일 등에 의한 수율 저하 및 가격상승을 초래할 뿐만 아니라 최대기판크기가 한정되는 등의 문제점이 있었다. 상기의 문제점은 ELA 뿐만 아니라 SLS 와 같이 레이저를 이용하는 결정화기술에서 발생되므로, 레이저를 사용하지 않는 결정화기술이 요구되었다.
레이저를 사용하지 않는 결정화기술중 가장 간단한 기술은 적당한 시간동안 600℃ 이상의 고온으로 가열하는 기술이 있다. 이러한 고온의 열적 결정화기술은 저가로 대면적의 비정질 실리콘막을 결정할 수 있는 이점이 있는 반면에, 디스플레이에 사용되는 유리기판에는 적합하지 않은 600℃의 고온공정을 수행하여야 하는 문제점이 있었다.
한편, 저온에서 결정질의 실리콘 박막을 형성하는 방법이 제안되었는데, 그중 하나가 MILC(metal induced lateral crystallization) 방법이다. MILC 방법은 결정화온도를 550℃ 정도까지 낮추는 것이 가능하지만, 상당 시간의 결정화시간이 요구되며 금속오염에 의해 TFT 특성을 저하시키고 추가의 공정이 요구되는 문제점이 있었다.
저온에서 결정질의 실리콘 박막을 형성하는 다른 방법으로, 실리콘막과 격자매칭된 결정층(lattice-matched crystalline layer)을 이용하는 방법이 제안되었는데, 격자매칭된 결정층을 이용하여 결정질 실리콘 박막을 형성하는 방법이 일본특허공개공보 06-85264호에 제시되었다. 도 1을 참조하여 실리콘막과 격자매칭된 결정층을 이용하여 저온에서 결정질의 실리콘 박막을 형성하는 방법을 설명하면 다음과 같다.
먼저, 비정질의 유리기판(10)상에 격자매칭된 결정층으로서 CeO2층(12)을 형성하고, 상기 CeO2층(12)을 시드층으로 이용하여 상기 CeO2층(12)상에 연속하여 실리콘 박막(13)을 에피택셜성장시킨다. 이때, 상기 CeO2층(12)은 실리콘과는 격자상수 차이가 1% 이하로서, 거의 유사한 격자구조를 갖는다.
상기한 방법은 실리콘과 격자매칭되는 결정질 형태의 시드층을 이용하여 결정질의 실리콘 박막을 용이하게 형성할 수 있다. 통상, 기판으로 유리기판을 사용하는 경우, 최대공정온도는 550℃ 정도로 제한되고, 450℃이하로 유지되는 것이 바람직하지만, 상기의 방법은 유리기판에 적합한 낮은 공정온도에서 실리콘박막을 형성하는 것이 어려운 문제점이 있었다.
한편, CeO2 또는 CaF2와 같은 시드층을 이용하여 미세결정질 실리콘박막을 형성하는 방법이 국내특허 10-0307397호에 제시되었다. 상기 방법은 CeO2층 또는 CaF2층와 같은 시드층상에 미세결정질 실리콘박막을 PECVD 방법 또는 스퍼터링방법으로 형성하여 줌으로써, 후속열처리공정없이 400℃이하의 온도에서 미세결정질 실리콘 박막을 형성하는 것이다.
상기 방법은 비정질 기판보다 실리콘과 양호한 격자정합을 갖는 결정층상에 결정질의 실리콘 박막을 저온에서 용이하게 형성하는 것이 가능하지만, 미세결정질 실리콘 박막의 증착속도가 매우 낮아 TFT 소자의 대량생산에는 적용하기 어려운 문제점이 있었다. 또한, 미세결정질 실리콘박막의 결정질특성(crystalline quality)이 폴리실리콘막보다 열악하여 OELD의 화소 또는 주변회로에서 요구되는 이동도보다 훨씬 낮은 이동도를 가지므로, TFT 특성을 제한하는 문제점이 있었다.
본 발명의 목적은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 시드층을 이용하여 낮은 온도에서 우수한 결정질의 실리콘 박막을 형성하는 방법을 제공하는 데 그 목적이 있다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 기판상에 25 내지 450℃의 증착 온도 범위에서 (100)면 또는 (200)면 배향을 포함하는 CeO2 또는 CaF2로 이루어진 시드층을 형성하는 단계와; 상기 시드층상에 결정성의 실리콘 박막을 형성하는 단계로 이루어지는 실리콘 박막형성방법을 제공하는 것을 특징으로 한다.
상기 시드층은 스퍼터링법 또는 진공증착법에 의해 형성되고, 상기 실리콘 박막은 100 내지 450℃ 의 증착온도범위에서 CVD법, 또는 PVD법으로 증착된다.
삭제
또한, 본 발명은 기판상에 실리콘과 격자상수가 거의 같은 시드층을 형성하는 단계와; 상기 시드층상에 미세결정질 실리콘 박막을 매우 얇게 형성하는 단계와; 상기 미세결정질 실리콘 박막을 시드로 이용하여 결정질의 실리콘 박막을 형성하는 단계로 이루어지는 실리콘 박막형성방법을 제공하는 것을 특징으로 한다.
또한, 본 발명은 기판상에 25 내지 450℃의 증착 온도 범위에서 형성되고, (100)면 또는 (200)면 배향을 포함하는 CeO2 또는 CaF2로 이루어진 시드층과; 상기 시드층상에 형성된 결정성의 실리콘 박막으로 이루어지는 실리콘 박막을 제공하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
본 발명은 특정 면 배향, 예를 들면 (200)면 배향을 갖는 시드층을 이용하여 결정질이 우수한 실리콘 박막을 형성하는 방법에 관한 것으로서, 먼저 (200)면 배향을 갖는 시드층과 그이외의 면배향을 갖는 시드층의 특성을 살펴보면 다음과 같다.
도 2는 시드층으로 사용되는 CeO2층의 X-레이 회절패턴을 도시한 것이다. 이때, CeO2층은 200℃의 온도에서 200W의 파워로 10%의 O2가 혼합된 Ar 개스 분위기하에서 스퍼터방식으로 증착된다.
도 2를 참조하면, 상기 CeO2층은 (111), (220) 및 (311)면에 대응하는 3개의 피이크가 존재하며, 이중에서 (111)면에 대응하는 피이크가 우세함을 알 수 있다.
도 3는 도 2에서와 같은 증착조건하에서 CeO2층상에 실리콘 박막을 270℃에서 증착한 다음 20시간동안 570℃에서 어닐링한 후의 실리콘 박막의 라만 스펙트라(Raman spectra)를 도시한 것이다.
도 3를 참조하면, 463cm-1에서 CeO2층과 480cm-1에서 비정질 실리콘막의 결합된 피이크와 520cm-1 근처에서의 작은 결정질(small crystalline) 실리콘의 피이크가 우세함을 알 수 있다. 통상적으로 작은 결정질의 실리콘 박막의 피이크는 CeO2층이 시드층으로서 존재하지 않은 상태에서 유리기판상에 실리콘 박막을 증착되는 경우에도 검출된다. 이로부터 실리콘 박막의 하부에 (200)면 배향을 갖지 않은 CeO2층을 시드층으로 사용하는 경우에는, 실리콘 박막의 결정화도가 향상되지 않음을 알 수 있다.
또한, 증착된 실리콘 박막의 어닐링공정도 결정화도에 영향을 미치지 않음을 알 수 있다. 즉, 실리콘 박막의 어닐링공정은 작은 결정질의 실리콘 박막의 피이크 높이를 증가시키지 않음을 알 수 있다.
도 4는 시드층으로 사용되는 CeO2층의 또 다른 X-레이 회절패턴을 도시한 것이다. 이때, CeO2층은 300℃의 온도에서 200W의 파워로 순수 Ar 분위기하에서 스퍼터링방식으로 증착된다.
도 4를 참조하면, 상기 CeO2층은 (111), (220), (311)면에 대응하는 3개의 피이크외에 (200)면에 대응하는 피이크가 존재함을 알 수 있다.
도 5는 도 4에서와 같은 증착조건하에서 CeO2층상에 증착된 실리콘 박막의 라만 스펙트라를 도시한 것이다. 이때, 실리콘 박막은 200℃의 온도에서 증착되고 어닐링되지 않은 상태이다.
도 5를 참조하면, (200)면이 존재하는 CeO2막상에 증착된 실리콘박막은 상당히 의미있는 결정성 실리콘 피이크가 존재하며, 이로부터 200℃의 낮은 증착온도에서도 결정성 실리콘 박막을 얻을 수 있음을 알 수 있다. 이때, (200)면의 배향을 갖는 CeO2막상에 실리콘 박막을 증착하는 경우, 실리콘 박막의 증착온도가 증가하면 할수록 결정화도를 개선시킬 수 있다.
상기에서 설명한 바와 같이, (200)면의 배향이 없는 CeO2막을 시드층으로 하여 실리콘 박막을 증착하는 경우에는 비정질 실리콘막 또는 미세결정질의 실리콘막이 형성되는 반면에, (200)면의 배향을 포함하는 CeO2막을 증착하고 상기 CeO2막을 시드층으로 이용하여 실리콘 박막을 증착하는 경우에는 결정질이 우수한 실리콘 박막을 얻을 수 있다.
도 6은 본 발명의 일실시예에 따른 실리콘 박막을 형성하는 방법을 설명하기 위한 도면이다.
먼저, 기판(50)상에 시드층(52)을 형성하는데, 상기 시드층(52)은 후속공정에서 증착되는 실리콘박막과 격자상수가 거의 같으며, (200)면으로 배향된 CeO2 또는 CaF2가 사용된다. 상기 시드층(52)은 25 내지 450℃의 온도범위에서 스퍼터링법 또는 진공증착법(evaporation)과 같은 물리기상증착법(PVD, physical vapor deposition)으로 증착한다.
상기 시드층(52)상에 실리콘 박막(54)을 형성하는데, 상기 실리콘박막은 100 내지 450℃의 온도범위에서 스퍼터링법 또는 진공증착법과 같은 PVD 방법, 또는 PECVD, LPCVD 또는 포토 CVD와 같은 화학기상증착법(CVD)으로 증착한다. 이로써, 시드층을 이용하여 우수한 결정질을 갖는 실리콘 박막(54)을 형성할 수 있다.
본 발명의 일 실시예에서, 상기 시드층(52)이 특정 면배향, 예를 들면 (200)면 배향을 갖는 것으로 예시하였으나, (100)면으로 배향된 CeO2 또는 CaF2를 시드층(52)으로 사용할 수도 있다. 그리고, 시드층(52)의 (100)면 또는 (200)면 배향이 증가하면 증가할수록 시드층상에 형성되는 실리콘박막의 결정질 특성은 향상되는데, 시드층은 특정 면배향을 20% 또는 그 이상 포함하는 것이 바람직하다.
또한, 상기 시드층으로 CeO2막과 CaF2막을 예시하였으나, 상기 (100)면 또는 (200)면으로 배향되고, 실리콘박막과 거의 같은 격자상수를 갖는 모든 막은 저온에서 결정성의 실리콘 박막을 증착하기 위한 시드층으로서 사용가능하다.
도 7a 내지 도 7b는 본 발명의 다른 실시예에 따른 실리콘 박막을 형성하는 방법을 설명하기 위한 도면이다.
도 7a을 참조하면, 유리기판(70)상에 CeO2, CaF2와 같은 시드층(72)을 형성하고, 25 내지 450℃의 온도범위에서 PVD법 또는 CVD법으로 상기 시드층(72)상에 미세결정질 실리콘 박막(74)을 매우 얇게 증착한다. 본 발명의 실시예에서는 미세결정질 실리콘 박막(74)을 270℃의 온도에서 1분동안 대략 20Å의 두께로 얇게 증착한다.
도 7b를 참조하면, 상기 미세결정질 실리콘 박막(74)을 시드로서 이용하여 실리콘 박막을 두껍게 증착하면 결정질의 실리콘박막(76)이 얻어진다. 이때, 실리콘 박막(76)은 270℃의 온도에서 약 5분동안 480Å의 두께로 증착한다. 결과적으로, 얻어지는 실리콘 박막(76)은 그 하부의 미세결정질 실리콘 박막이 시드로서 작용하여 우수한 결정질을 갖게 된다.
본 발명의 다른 실시예에서는, 상기 미세결정질 실리콘 박막(76)의 증착시에에는 실리콘 박막(36)의 증착시에 사용되는 반응개스보다 수소(H)에 의해 보다 높게 희석된 반응개스를 사용한다. 그러므로, 미세결정질 실리콘 박막(74)은 낮은 증착율로 얇게 증착하고, 실리콘 박막(76)은 보다 높은 증착율로 두껍게 증착한다.
그리고, 미세결정질 실리콘 박막(74)을 시드로서 이용하여 우수한 결정질의 실리콘 박막(76)을 증착하므로, 하부의 시드층(72)은 (200)면 배향을 충분히 포함하지 않아도 관계없다. 그러나, 하부의 시드층(72)을 일실시예와 동일한 증착조건으로 (200)면 배향을 충분히 갖도록 형성하는 경우에는 실리콘 박막의 결정성을 보다 향상시킬 수 있다.
도 8은 제2실시예에서와 같이 CeO2막상에 2단계의 증착공정에 의해 실리콘 박막층을 형성한 경우에 있어서, 실리콘 박막층의 라만 스펙트라를 도시한 것이다.
도 8을 참조하면, 실리콘 박막의 FWHM(full-width half-maximum) 값이 7.2cm-1 로 되는데, 이 값은 ELA 에 의해 결정화된 막에서 얻어지는 값과 같은 값으로서 2단계에 의해 증착된 실리콘 박막이 높은 결정화도를 갖음을 나타낸다.
본 발명의 실시예에 따르면, CeO2층을 시드층으로서 이용하여 저온의 증착온도에서 양호한 결정질을 갖는 실리콘 박막을 증착할 수 있는데, 실리콘 박막의 증착공정후 어닐링공정을 수행하면 실리콘 박막의 결정화도를 보다 향상시킬 수 있다. 이러한 어닐링공정은 노 어닐링, 급속열적 어닐링 또는 레이저 어닐링을 통해 수행한다.
또한, 본 발명의 양호한 결정질의 실리콘 박막을 형성하는 방법은 OELD와 같은 평판표시소자의 TFT를 제조하는 방법과 태양전지를 제조하는 방법등에 다양하게 적용가능하다.
상기한 바와같은 본 발명의 실리콘 박막형성방법은 실리콘과 격자상수가 거의 같은 시드층을 이용하여 저온의 증착온도로 양호한 결정질의 실리콘 박막을 얻을 수 있으며, ELA 와 같은 레이저를 이용하여 비정질 실리콘막을 결정화할 때 발생하는 문제점을 해결할 수 있는 이점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래의 CeO2층을 시드층으로 이용한 실리콘 박막 형성방법을 설명하기 위한 단면구조도,
도 2는 (200)면 배향을 포함하지 않는 CeO2층의 X-선 회절패턴을 도시한 도면,
도 3은 도 2의 CeO2층상에 증착된 실리콘 박막의 라만 스펙트라를 도시한 도면,
도 4는 (200)면 배향을 포함하는 CeO2층의 X-선 회절패턴을 도시한 도면,
도 5은 도 4의 CeO2층상에 증착된 실리콘 박막의 라만 스펙트라를 도시한 도면,
도 6는 본 발명의 일 실시예에 따른 실리콘 박막을 형성하는 방법을 설명하기 위한 단면구조도,
도 7a 및 도 7b는 본 발명의 다른 실시예에 따른 실리콘 박막을 형성하는 방법을 설명하기 위한 단면구조도,
도 8은 본 발명의 다른 실시예에 따라 형성된 실리콘 박막의 라만 스펙트라를 도시한 도면,
<도면의 주요부분에 대한 부호의 설명>
50, 70 : 기판 52, 72 : 시드층
54, 76 : 결정질의 실리콘 박막 74 : 미세결정질 실리콘 박막
Claims (10)
- 기판상에 25 내지 450℃의 증착 온도 범위에서 (100)면 또는 (200)면 배향을 포함하는 CeO2 또는 CaF2로 이루어진 시드층을 형성하는 단계와;상기 시드층상에 결정성의 실리콘 박막을 형성하는 단계로 이루어지는 것을 특징으로 하는 실리콘 박막형성방법.
- 제1항에 있어서, 상기 시드층은 스퍼터링법 또는 진공증착법에 의해 형성되는 것을 특징으로 하는 실리콘 박막형성방법.
- 제1항에 있어서, 상기 실리콘 박막은 100 내지 450℃ 의 증착온도범위에서 CVD법 또는 PVD 법으로 증착되는 것을 특징으로 하는 실리콘 박막형성방법.
- 제1항에 있어서, 상기 실리콘 박막을 형성한 다음 실리콘 박막의 결정질을 향상시키기 위하여 어닐링공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 박막형성방법.
- 기판상에 25 내지 450℃의 증착 온도 범위에서 (100)면 또는 (200)면 배향을 포함하는 CeO2 또는 CaF2로 이루어진 시드층을 형성하는 단계와;상기 시드층상에 미세결정질 실리콘 박막을 매우 얇게 형성하는 단계와;상기 미세결정질 실리콘 박막을 시드로 이용하여 결정질의 실리콘 박막을 형성하는 단계로 이루어지는 것을 특징으로 하는 실리콘 박막형성방법.
- 제5항에 있어서, 상기 실리콘 박막은 100 내지 450℃ 의 증착온도범위에서 CVD법, 또는 PVD법으로 증착하는 것을 특징으로 하는 실리콘 박막형성방법.
- 제5항에 있어서, 상기 미세결정질 실리콘 박막은 25 내지 450℃의 온도범위에서 20Å의 두께로 형성되는 것을 특징으로 하는 실리콘 박막형성방법.
- 기판상에 25 내지 450℃의 증착 온도 범위에서 형성되고, (100)면 또는 (200)면 배향을 포함하는 CeO2 또는 CaF2로 이루어진 시드층과;상기 시드층상에 형성된 결정성의 실리콘 박막으로 이루어지는 것을 특징으로 하는 실리콘 박막.
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0081857A KR100501701B1 (ko) | 2002-12-20 | 2002-12-20 | 결정질 실리콘박막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0081857A KR100501701B1 (ko) | 2002-12-20 | 2002-12-20 | 결정질 실리콘박막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040055224A KR20040055224A (ko) | 2004-06-26 |
| KR100501701B1 true KR100501701B1 (ko) | 2005-07-18 |
Family
ID=37347938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0081857A KR100501701B1 (ko) | 2002-12-20 | 2002-12-20 | 결정질 실리콘박막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100501701B1 (ko) |
-
2002
- 2002-12-20 KR KR10-2002-0081857A patent/KR100501701B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040055224A (ko) | 2004-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333153B1 (ko) | 반도체장치제작방법 | |
| US7435635B2 (en) | Method for crystallizing semiconductor material | |
| US6271066B1 (en) | Semiconductor material and method for forming the same and thin film transistor | |
| US5744818A (en) | Insulated gate field effect semiconductor device | |
| JP3306258B2 (ja) | 半導体装置の製造方法 | |
| US5344796A (en) | Method for making polycrystalline silicon thin film | |
| JPH07221017A (ja) | 半導体装置およびその作製方法 | |
| US6562672B2 (en) | Semiconductor material and method for forming the same and thin film transistor | |
| EP0708479B1 (en) | Method of forming polycrystalline semiconductor thin film | |
| JP2002313721A (ja) | 半導体積層体の製造方法、積層体の製造方法、半導体素子、および電子機器 | |
| JPH10247723A (ja) | 半導体装置のキャパシタの製造方法 | |
| CN100365778C (zh) | 制造多晶硅薄膜的方法和使用该多晶硅的薄膜晶体管 | |
| JP3411408B2 (ja) | 半導体装置の作製方法 | |
| KR100685396B1 (ko) | 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치 | |
| JP2009135488A (ja) | シリコンの結晶化方法 | |
| JP3924828B2 (ja) | 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法 | |
| KR100501701B1 (ko) | 결정질 실리콘박막 형성방법 | |
| JP3392325B2 (ja) | 液晶表示装置 | |
| KR100270620B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR100634541B1 (ko) | 다결정 실리콘 제조방법 | |
| JP2822394B2 (ja) | 半導体装置の製造方法 | |
| KR100524874B1 (ko) | 비정질실리콘박막의결정화방법 | |
| KR100514000B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| Rezaee et al. | Fabrication of poly-Si TFT's on glass with a novel method of back-reflecting low-temperature UV-assisted nickel-induced-crystallization | |
| JPH03109299A (ja) | 多結晶シリコン膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130628 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150701 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160629 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20180702 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20190701 Year of fee payment: 15 |