KR100270620B1 - 다결정 실리콘 박막의 제조방법 - Google Patents
다결정 실리콘 박막의 제조방법 Download PDFInfo
- Publication number
- KR100270620B1 KR100270620B1 KR1019920019208A KR920019208A KR100270620B1 KR 100270620 B1 KR100270620 B1 KR 100270620B1 KR 1019920019208 A KR1019920019208 A KR 1019920019208A KR 920019208 A KR920019208 A KR 920019208A KR 100270620 B1 KR100270620 B1 KR 100270620B1
- Authority
- KR
- South Korea
- Prior art keywords
- polycrystalline silicon
- thin film
- layer
- temperature
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title abstract 2
- 229910052710 silicon Inorganic materials 0.000 title abstract 2
- 239000010703 silicon Substances 0.000 title abstract 2
- 239000013078 crystal Substances 0.000 title description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000010409 thin film Substances 0.000 claims abstract description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000011521 glass Substances 0.000 claims abstract description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 8
- 239000012686 silicon precursor Substances 0.000 claims abstract 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 14
- 239000010408 film Substances 0.000 claims description 5
- 239000007790 solid phase Substances 0.000 abstract description 4
- 238000002425 crystallisation Methods 0.000 description 19
- 230000008025 crystallization Effects 0.000 description 18
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 9
- 238000001069 Raman spectroscopy Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000002243 precursor Substances 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 비정질 실리콘 박막(Amorphous Silicon : a-Si)을 저온에서 다결정 실리콘(Poly Crystalline Silicon : p-Si) 박막으로 결정화시키는 방법에 관한 것으로, 좀 더 구체적으로는 유리기판(1) 위에 미결정 실리콘 종자(4, μ-Si seed)를 화학 기상증착법으로 100~500Å 형성시키고, 그 위에 a-Si:H 전구막(2)을 형성시킨 후 다결정 실리콘층(3)으로 결정화시켜서 다결정 실리콘 박막을 제조하는 것에 관한 것이다.
본 발명의 다결정 실리콘은 미결정 실리콘 종자와 같은 크기를 갖고 종자를 바탕으로 한 주상(Colummar)방향으로서 성장을 이룬다. 따라서, 결정화된 p-Si의 결정립은 기존의 고상성장에 의한 결정립보다 크고 결정립계는 최소화되어 고이동도를 갖는 고품질의 다결정 실리콘을 이루게 되는 것이다. 본 발명에 의하여 결정화 온도를 580℃까지 낮출 수 있었고 결정화 시간을 단축시키므로서 유리기판의 휨과 수축을 감소시킬 수 있었다.
결과적으로 본 발명의 다결정 실리콘의 품질 향상으로 인해 박막 트랜지스터의 전체 효과 이동도를 높일 수 있었다.
Description
제1(a)도는 종래기술에 의한 결정화 전의 a-Si:H 박막의 단면도이고,
제1(b)도는 종래기술에 의한 다결정 실리콘 박막의 단면도이며,
제2(a)도는 본 발명에 의해 기판위에 종자용 μ-Si층이 형성된 박막의 단면도이고,
제2(b)도는 상기 μ-Si종자 위에 a-Si:H가 증착된 박막의 단면도이며,
제2(c)도는 μ-Si종자 위의 a-Si:H층이 결정화된 다결정 실리콘 박막의 단면도이고,
제3도는 라만 쉬프트(Raman Shift)의 결정화 시간별 편차 변화 (521㎝-1기준)를 도시한 그래프이며,
제4도는 어닐링 시간에 대한 결정화 최고 강도비를 도시한 그래프이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 유리기판 2 : a-Si : H층
3 : 다결정 실리콘층 4 : 미결정 실리콘 종자층
a : μ-Si (300Å) b : a-Si (종자가 없는 경우)
본 발명은 비정질 실리콘 박막(Amorphous Silicon : a-Si)을 저온에서 다결정 실리콘(Poly Crystalline Silicon : p-Si) 박막으로 결정화시키는 방법에 관한 것으로, 좀 더 구체적으로는 유리기판(1) 위에 미결정 실리콘 종자(4, μ-Si seed)를 화학 기상증착법으로 100~500Å 형성시키고, 그 위에 a-Si:H 전구막(2)을 형성시킨 후 열처리하여 다결정 실리콘층(3)을 형성시켜 다결정 실리콘 박막을 제조하는 것에 관한 것이다.
최근 다결정 실리콘 박막트랜지스터를 기판위에 집적시켜 반도체의 DRAM 소자나 디스플레이 분야의 p-Si TFT LCD(Liquid Crystai Display) 또는 CIS(Contact Image Senser) 등에 널리 사용되어 지고 있다. 일반적으로 현재 개발되어 사용되고 있는 제조방법은 비정질 또는 미결정 실리콘(μ-Si) 등을 1000℃ 부근의 고온에서 열처리하는 것으로 특성은 우수하나 고온으로 인하여 기판이 휘거나 박리되는 현상이 발생하므로 단결정 실리콘(c-Si) 또는 석영등의 고가기판을 사용해야 하는 단점이 있으며 박막이 두꺼울수록 그 정도가 심해 그 다음 공정인 사진 식각공정을 진행할 수 없게 되는 문제점이 있다. 따라서 상기 문제를 해결하기 위한 저온 다결정 실리콘의 결정화 기술은 600℃ 이하의 온도에서 p-Si을 제작하는데 유리 기판을 사용할수 있기 때문에 장치의 제작원가 절감효과가 크다.
구체적으로 저온 다결정화는 크게 노(Furnace) 등에서 가열하는 고상성장법(Solide Phase Crystallization : SPC), 급열 어닐링(Rapid Thermal Annealing : RTA 또는 RTP) 및 레이져로 가열하는 레이져 어닐링(Laser Annealing : LA)에 의해 수행된다.
상기 SPC법은 대면적에 균일한 다결정 형성이 용이한 장점이 있으나, 약 600℃의 온도에서 24 내지 72시간의 열처리를 필요로 하여 580℃ 근처의 변형 온도를 갖는 유리기판의 수축과 휨이 발생하였다. 휨현상은 기판위의 증착 물질 및 그 두께에 따라 크게 영향을 받는다. 이러한 현상은 반도체 집적공정으로 이루어 지는 TFT 소자제작시 패턴 어라인먼트(pattern alignment)에 문제를 발생시키고, 궁극적으로는 소자특성의 저하 및 소실의 원인으로 작용하게 되는 것이며, 상기와 같이 결정화 시간이 긴것은 생산성이 낮고 유리기판 내의 불순물이 다결정 실리콘 박막층으로 침투할 수 있는 기회를 더욱 높이는 것이다.
또한 RTA 방법은 고상성장법에 비해 결정화 시간은 수초에서 수분에 지나지 않는 짧은 공정이지만 고온노출에 인한 기판 변형과 일정온도의 유지등이 어려우며, LA 방법은 단시간에 고이동도의 다결정 실리콘을 얻을 수 있는 반면에 일회에 실행할 수 있는 결정화 면적이 좁으므로 전체 균일도 면에서 문제가 따른다.
결국 모든 저온결정화 방법이 각기 심각한 문제점을 가지고 있으므로 공정 개선을 통한 최적 조건으로의 접근이 요구된다.
따라서 본 발명의 목적은 상술한 문제점을 해결하기 위하여 기존고상성장법의 장점인 대면적 균일성을 유지하면서 결정화 공정의 온도상한을 낮추어 유리기판의 수축 및 휨 현상을 방지하고, 공정 시간을 단축하는 동시에 고이동도를 갖는 고품질의 다결정 실리콘 박막의 제조방법을 제공하는데 있다.
상술한 목적을 달성하기 위하여 본 발명에서는 유리기판(1) 위에 미결정 실리콘 종자층(4)을 화학 기상증착법으로 100~500Å 형성시키고, 그 위에 a-Si:H 전구막(2)을 형성시킨 후 다결정 실리콘층(3)으로 결정화시켜서 다결정 실리콘 박막을 제조하였다.
본 발명을 좀 더 상세히 설명하면 다음과 같다.
미결정 실리콘 박막을 종자로 한 저온 다결정화 방법은 제2(a)도와 같이 변형온도 약 600℃의 잘 연마된 유리기판(1)을 불산(HF) 및 유기용제로 처리과정에 의해 세정후 화학기상 증착법으로 100~500Å의 두께가 되도록 미결정 실리콘 종자층(4)을 성막시킨다. 상기 미결정 실리콘의 성막조건은 비정질 실리콘 태양전지에서 개발된 고 동력(high power)조간으로 실시한다. 이때 상기 미결정 실리콘 종자층(4)의 두께가 100Å미만이면 종자의 결정 크기가 작아지는 문제가 있고, 500Å를 초과하면 결정크기는 커지나 소자제작 및 특성상에 문제점이 발생하게 된다. 그 후 상기 미결정 실리콘 종자층(4) 위에 제2(b)도와 같이 기판 온도를 180℃~270℃로 유지하며 화학기상 증착법으로 전구막인 a-Si:H층(2)을 1000Å 이내의 두께로 성장시킨다. 기판의 온도를 상기 범위로 유지시키는 것은 다결정의 특성이 열처리 후 가장 좋기 때문이다. 마지막으로 상기 a-Si:H층(2)을 질소가스 분위기, 580~600℃에서 20~50시간동안 고상성장시켜 다결정 실리콘층(3)을 형성하였다.(제2(c)도)
하기의 실시예 및 비교예는 본 발명을 좀 더 구체적으로 설명하기 위한 것이지 본 발명의 범주를 한정하는 것은 아니다.
[실시예]
변형온도 약 600℃의 잘 연마된 유리기판(1)을 불산(HF)으로 세정후 화학기상 증착법으로 300Å의 두께가 되도록 미결정 실리콘 종자층(4)을 성막시켰다.(제2(a)도) 그 후 상기 형성된 미결정 실리콘 종자층(4) 위에 제2(b)도와 같이 기판 온도를 200℃로 유지하며 화학기상 증착법으로 전구막인 a-Si:H층(2)을 1000Å 두께로 성장시켰다. 마지막으로 상기 a-Si:H층(2)을 질소가스 분위기, 580℃에서 40시간동안 고상성장시켜 다결정 실리콘층(3)을 형성하였다.(제2(c)도)
상기 다결정 실리콘 박막의 결정화 시간과 결정화 정도 및 결정의 품질을 볼 수 있는 라만 쉬프트(Raman Shift)의 결정화 시간별 편차 변화를 제3도에 도시하였다. 또한 결정화 정도는 어닐링 시간에 대한 최고 강도비(peak intensity ratio)를 측정하여 제4도에 도시하였다.
[비교예]
변형온도 약 600℃의 잘 연마된 유리기판(1)을 불산(HF)으로 세정후 화학기상 증착법으로 1000Å의 두께가 되도록 수소화 비정질 실리콘층(2)을 성막시켰다.(제1(a)도) 그 후 상기 비정질 실리콘층(2)을 질소가스분위기, 600℃에서 65시간 동안 열처리하여 다결정 실리콘층(3)을 형성하였다.(제1(b)도)
상기 다결정 실리콘 박막의 결정화 시간과 결정화 정도 및 결정의 품질을 볼 수 있는 라만 쉬프트(Raman Shift)의 결정화 시간별 편차 변화를 제3도에 도시하였다. 또한 결정화 정도는 어닐링 시간에 대한 최고 강도비(peak intensity ratio)를 측정하여 제4도에 도시하였다.
제3도에서 알 수 있는 바와 같이 미결정 실리콘을 종자로 한 경우의 저온 다결정화 정도가 기존의 방법에 비해 빨리 이루어지고, 포화상태가 약 10시간 정도 일찍되고 있음을 알 수 있었으며 다결정 실리콘의 품질을 나타내는 라만 쉬프트 편차 변화도 본 발명의 경우가 훨씬 적은 것으로 보아 높은 이동도를 가짐을 알 수 있었다. 또한 제4도에서 나타난 바와 같이 본 발명의 경우가 결정화도를 향상시킬 수 있음을 알았다.
본 발명의 다결정 실리콘은 미결정 실리콘 종자와 같은 크기를 갖고 종자를 바탕으로 한 주상(Colummar)방향으로서 성장을 이룬다. 따라서, 결정화된 p-Si의 결정립은 기존의 고상성장에 의한 결정립보다 크고 결정립계는 최소화되어 고이동도를 갖는 고품질의 다결정 실리콘을 이루게 되는 것이다. 본 발명에 의하여 결정화 온도를 580℃까지 낮출 수 있었고 결정화 시간을 단축시키므로서 유리기판의 휨과 수축을 감소시킬 수 있었다.
결과적으로 본 발명의 다결정 실리콘의 품질 향상으로 인해 박막 트랜지스터의 전체 효과 이동도를 높일 수 있었다.
Claims (1)
- 다결정 실리콘 박막을 제조하는데 있어서, 유리기판(1) 상에 화학 기상증착법으로 100~500Å 두께의 미결정 실리콘 종자층(4)을 형성시키고, 그 위에 비정질 실리콘 전구막(a-Si:H)(2)을 1000Å 이내의 두께로 증착하여 형성시킨 후 580~600℃에서 20~50시간 동안 고상성장시켜 다결정 실리콘층(3)을 형성시키는 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920019208A KR100270620B1 (ko) | 1992-10-19 | 1992-10-19 | 다결정 실리콘 박막의 제조방법 |
| JP4347535A JPH06204137A (ja) | 1992-10-19 | 1992-12-28 | 多結晶シリコン薄膜の製造方法 |
| US07/998,665 US5344796A (en) | 1992-10-19 | 1992-12-30 | Method for making polycrystalline silicon thin film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920019208A KR100270620B1 (ko) | 1992-10-19 | 1992-10-19 | 다결정 실리콘 박막의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940010184A KR940010184A (ko) | 1994-05-24 |
| KR100270620B1 true KR100270620B1 (ko) | 2000-12-01 |
Family
ID=19341388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920019208A KR100270620B1 (ko) | 1992-10-19 | 1992-10-19 | 다결정 실리콘 박막의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100270620B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100494321B1 (ko) * | 1997-12-31 | 2005-08-31 | 주식회사 하이닉스반도체 | 반도체소자의다결정실리콘막형성방법 |
| KR100773123B1 (ko) | 2005-11-28 | 2007-11-02 | 주식회사 에이이티 | 2단계 증착에 의한 다결정 실리콘 박막의 형성 방법 |
| WO2018030666A1 (ko) * | 2016-08-11 | 2018-02-15 | 에스케이실트론 주식회사 | 웨이퍼 및 그 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4732599B2 (ja) * | 2001-01-26 | 2011-07-27 | 株式会社日立製作所 | 薄膜トランジスタ装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01248511A (ja) * | 1988-03-30 | 1989-10-04 | Nissan Motor Co Ltd | 多結晶膜の形成方法 |
| JPH0360017A (ja) * | 1989-07-27 | 1991-03-15 | Sanyo Electric Co Ltd | 多結晶シリコン膜の製造方法 |
-
1992
- 1992-10-19 KR KR1019920019208A patent/KR100270620B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01248511A (ja) * | 1988-03-30 | 1989-10-04 | Nissan Motor Co Ltd | 多結晶膜の形成方法 |
| JPH0360017A (ja) * | 1989-07-27 | 1991-03-15 | Sanyo Electric Co Ltd | 多結晶シリコン膜の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100494321B1 (ko) * | 1997-12-31 | 2005-08-31 | 주식회사 하이닉스반도체 | 반도체소자의다결정실리콘막형성방법 |
| KR100773123B1 (ko) | 2005-11-28 | 2007-11-02 | 주식회사 에이이티 | 2단계 증착에 의한 다결정 실리콘 박막의 형성 방법 |
| WO2018030666A1 (ko) * | 2016-08-11 | 2018-02-15 | 에스케이실트론 주식회사 | 웨이퍼 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940010184A (ko) | 1994-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5344796A (en) | Method for making polycrystalline silicon thin film | |
| JP3306258B2 (ja) | 半導体装置の製造方法 | |
| JP3586359B2 (ja) | パルス状の急速な熱アニーリングによる多結晶シリコンの成長方法 | |
| EP0598409B1 (en) | A method of manufacturing a semiconductor device | |
| US5470619A (en) | Method of the production of polycrystalline silicon thin films | |
| KR100398829B1 (ko) | 다결정반도체박막의작성방법 | |
| KR100270620B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| JPH02103925A (ja) | 半導体装置の製造方法 | |
| JPH06283422A (ja) | 多結晶半導体膜およびこれを用いた薄膜トランジスタ並びに多結晶半導体膜の製造方法 | |
| JPH03289140A (ja) | 半導体装置の製造方法 | |
| KR100307397B1 (ko) | 씨앗층으로 플루오르화칼슘 또는 산화세륨을 적용하여 미세결정 규소박막을 성장시킨 박막 트랜지스터의 제조방법 | |
| JP3392325B2 (ja) | 液晶表示装置 | |
| JPH0738118A (ja) | 薄膜トランジスタの製造方法 | |
| JPH034564A (ja) | 半導体装置の製造方法 | |
| JP3093762B2 (ja) | 半導体装置の製造方法 | |
| KR950010859B1 (ko) | 박막 트랜지스터의 채널폴리 제조방법 | |
| KR100501701B1 (ko) | 결정질 실리콘박막 형성방법 | |
| JP2822394B2 (ja) | 半導体装置の製造方法 | |
| JPH0319340A (ja) | 半導体装置の製造方法 | |
| KR100366959B1 (ko) | 실리콘 결정화방법 | |
| KR0133490B1 (ko) | 박막트랜지스터용다결정실리콘제조방법 | |
| KR960004903B1 (ko) | 반도체장치의 제조방법 | |
| JPH03280474A (ja) | 半導体装置及びその製造方法 | |
| KR940010378A (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR100260361B1 (ko) | 폴리실리콘막의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120713 Year of fee payment: 13 |
|
| EXPY | Expiration of term |