KR100514000B1 - 박막트랜지스터 및 그 제조방법 - Google Patents

박막트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR100514000B1
KR100514000B1 KR10-2003-0057488A KR20030057488A KR100514000B1 KR 100514000 B1 KR100514000 B1 KR 100514000B1 KR 20030057488 A KR20030057488 A KR 20030057488A KR 100514000 B1 KR100514000 B1 KR 100514000B1
Authority
KR
South Korea
Prior art keywords
ceo
layer
thin film
film transistor
metal
Prior art date
Application number
KR10-2003-0057488A
Other languages
English (en)
Other versions
KR20050019607A (ko
Inventor
준 신 이
심명석
김도영
서창기
Original Assignee
학교법인 성균관대학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 성균관대학 filed Critical 학교법인 성균관대학
Priority to KR10-2003-0057488A priority Critical patent/KR100514000B1/ko
Publication of KR20050019607A publication Critical patent/KR20050019607A/ko
Application granted granted Critical
Publication of KR100514000B1 publication Critical patent/KR100514000B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 박막트랜지스터 및 그 제조방법에 관한 것으로, 제조방법은, 아르곤 가스 분위기에서 플렉시블한 플라스틱 기판상에 Ce 금속을 연속적으로 증착하는 Ce 증착단계와; 상기 Ce 금속에 산소를 주입하여 Ce 금속 표면을 산화시켜 CeO2 를 형성하는 CeO2 증착단계와; 상기 CeO2 층에 아르곤 가스와 산소를 주입하면서 스퍼터링법으로 CeO2 층을 성장시키는 CeO2 성장단계와; 상기 CeO2 층 위에 ICPCVD(Inductive Coupled Plasma Chemical Vapor Deposition)법으로 비정질 실리콘을 증착시키는 비정질 실리콘 증착단계; 및 상기 비정질 실리콘 층에 엑시머 레이저를 조사하여 비정질 실리콘이 폴리실리콘으로 결정화되는 폴리실리콘 결정화단계;를 포함하여 구성되고, 이 제조방법에 의해서 제조된 박막트랜지스터를 특징으로 하여, 플라스틱 기판의 기계적, 화학적 성질에 대한 신뢰감으로 인해 제품의 질이 향상되고, 우수한 성능을 갖는 박막트랜지스터를 생산할 수 있는 효과가 있다.

Description

박막트랜지스터 및 그 제조방법{Thin Film Transistor And Method For Manufacturing The Same}
본 발명은 디스플레이 산업에서 이용되고 있는 박막트랜지스터에 관한 것으로, 보다 상세하게는 박막트랜지스터의 활성영역으로 사용되는 수소화된 비정질 실리콘층을 대면적, 고정세, 구동회로의 집적화가 가능한 폴리실리콘층으로 형성한 박막트랜지스터 및 그 제조방법에 관한 것이다.
일반적으로, 다결정규소(Poly-Si) 박막은 비정질규소(Amorphous Si) 박막에 비해 반송자 이동도와 광안정성이 우수하여 전자소자의 응용 분야에서 널리 이용되고 있다.
이러한 점을 감안하여 디스플레이 산업에서 이용되는 박막트랜지스터에는 비정질 실리콘층이 폴리실리콘층으로 대체되고 있는데, 이는 비정질 실리콘(a-Si:H) 박막층은 전자의 이동도가 1㎠/V·s 이하이기 때문에, 대면적 디스플레이의 적용과 구동회로의 집적화가 어려우므로 이동도가 200㎠/V·s 이상인 폴리실리콘(Poly-Si) 박막층이 이용되고 있다.
한편, 폴리실리콘 박막트랜지스터 엘시디(Poly-Si TFT-LCD : Thin Film Transistor - Liquid Crystal Display) 기술은 1983년 세이코-엡슨에서 컬러 액정 TV를 상업화한 이래 현재 저가격화, 고품질화, 저소비전력 등을 목표로 연구가 진행 중이다. 특히 휘어짐이 가능한 플라스틱과 같은 폴리카보네이트로 이루어진 기판(이하, "플라스틱 기판"으로 통칭함)을 사용하는 박막트랜지스터의 제조에 있어서는 기존의 유리기판 위에서 박막트랜지스터를 제조할 때 400∼500℃ 정도의 온도를 필요로 하는 공정은 불가능하게 된다. 따라서 모든 공정이 100℃ 이하의 저온에서 이루어져야 하는 제약이 따르게 되는데, 이는 폴리실리콘 박막트랜지스터 제조와 관련된 연구의 상당 부분이 이러한 제약을 극복하고자 하는 노력중이다.
현재, 저온 폴리실리콘 박막트랜지스터의 적용을 위해서 가장 근접한 방법으로는, PECVD(Plasma Enhanced Chemical Vapor Deposition) 법으로 비정질 실리콘 즉, 비정질 규소를 성장시킨 후, ELA(Excimer Laser Annealing)나 SLS(Sequential Lateral Solidification) 법으로 폴리실리콘 즉, 다결정규소를 얻어내는 방법이 가장 널리 알려져 있다. 이와 같은 공정은 저온 성장된 비정질 실리콘(a-Si:H)를 단시간에 결정화할 수 있는 장점을 가지고 있다.
그러나, ELA나 SLS법을 사용한 결정화시에는 모두 레이저(Laser)를 사용하게 되는데, 플라스틱 기판에서는 레이저의 조사시 기판과 실리콘(Silicon) 박막이 쉽게 손상을 입는다. 따라서 기판과 박막의 손상을 줄이기 위하여 보호층으로써 SiNX나 SiO2와 같은 박막을 이용하려는 연구가 진행되어 왔다. 그러나 이와 같은 보호층들은 결정화시 시드(Seed) 즉, 씨앗층으로서 작용을 하지 못하고, 두꺼운 경우에는 스트레스로 인해 플라스틱 기판에 변형이 발생된다. 그리고 열전도도가 낮기 때문에, 레이저의 열로 인해 박막이 손상되고 벗겨짐 현상(Peel-Off)이 발생하게 되는 문제점이 있었다.
이에, 본 발명은 전술한 바와 같은 종래기술의 문제점을 해소하기 위해 안출된 것으로, 100℃ 이하의 저온 공정이 필수인 플렉시블한 플라스틱 기판상에 Ce/CeO2 층을 형성하여 폴리실리콘의 결정시, 열전도도가 우수한 Ce 금속(Metal)층이 레이저로 인해 발생된 열을 외부로 신속하게 분산시켜 박막을 보호하고, CeO2 씨앗층(Seed Layer)은 실리콘과 격자구조와 격자상수가 유사하여 격자부정합률이 매우 적은 장점을 갖는 박막트랜지스터 및 그 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 이루기 위한 본 발명의 박막트랜지스터의 제조방법은, 아르곤 가스 분위기에서 플렉시블한 플라스틱 기판상에 Ce 금속을 연속적으로 증착하는 Ce 증착단계와; 상기 Ce 금속에 산소를 주입하여 Ce 금속 표면을 산화시켜 CeO2 를 형성하는 CeO2 증착단계와; 상기 CeO2 층에 아르곤 가스와 산소를 주입하면서 스퍼터링법으로 CeO2 층을 성장시키는 CeO2 성장단계와; 상기 CeO2 층 위에 ICPCVD(Inductive Coupled Plasma Chemical Vapor Deposition)법으로 비정질 실리콘을 증착시키는 비정질 실리콘 증착단계; 및 상기 비정질 실리콘 층에 엑시머 레이저를 조사하여 비정질 실리콘이 폴리실리콘으로 결정화되는 폴리실리콘 결정화단계;를 포함하여 구성된 것을 특징으로 한다.
그리고, 상기 Ce 증착단계에서 연속적으로 증착되는 Ce 금속을 플라즈마 온/오프 처리를 반복하면서 증착시키되, 상기 Ce 증착단계에서의 플라즈마 온/오프 처리는 1분30초∼2분30초 간격으로 반복적으로 이루어지고, 상기 CeO2 성장단계에서 CeO2 층을 플라즈마 온/오프 처리를 반복하면서 성장시키되, 상기 CeO2 성장단계에서의 플라즈마 온/오프 처리를 1분30초∼2분30초 간격으로 반복적으로 이루어지는 것을 특징으로 한다.
한편, 상기 플라즈마는 1분30초∼2분30초 간격으로 반복적으로 온/오프되되, 최적의 시간으로는 2분이 적정하고, 1분30초 미만일 경우에는 증착 및 성장에 소요되는 시간이 너무 짧아 박막이 완전하게 증착 및 성장하지 못하게 되며, 2분30초를 초과할 경우에는 플라스틱 기판에 많은 이온 데미지가 작용하여 박막이 불완전하게 증착 및 성장하게 되는 단점이 있다.
또한, 상기 CeO2 성장단계에서 아르곤 가스와 산소를 주입하면서 스퍼터링법으로 CeO2 층을 1차 성장시킨 후, 이 CeO2 층을 플라즈마 오프한 상태에서 산소를 재차 주입하여 산화시켜 CeO2 층을 완전히 성장시키는 CeO2 2차 성장단계를 더 포함하고, 상기 Ce 증착단계에서 Ce 금속을 증착시키기 전에, Ce 금속 타겟의 불순물과 산화막을 제거하기 위해 아르곤 가스 분위기에서 플라스틱 기판의 상면을 셔터로 막고 전스퍼터링을 행하는 전처리단계를 더 포함하여 구성된 것을 특징으로 한다.
또한, 상기 CeO2 성장단계에서 아르곤 가스와 산소는 14:6의 비율로 공급된다.
그리고, 상기 결정화단계에서 비정질 실리콘 층에 조사되는 엑시머 레이저의 에너지 밀도는 50∼108 mJ/㎠ 이다.
한편, 상기 엑시머 레이저가 108 mJ/㎠ 를 초과하여 조사되면, 박막과 기판에 물리적인 손상이 가해지게 되고, 50 mJ/㎠ 미만으로 조사되면, 비정질 규소가 다결정 규소로 결정화됨에 있어 에너지가 부족하여 다결정 규소의 형성이 제대로 이루어지지 않게 되는 단점이 있다.
이하, 본 발명을 좀 더 상세히 설명하면 다음과 같다.
본 발명의 박막트랜지스터의 제조방법은, 열전도도가 우수하여 레이저로 인해 발생된 열을 외부로 신속하게 분산시켜 박막을 보호하는 Ce 금속층과, 실리콘과 격자구조와 격자상수가 유사하여 격자부정합률이 매우 적은 CeO2 씨앗층을 저온에서 증착 및 성장시킨다.
상기한 Ce 금속층의 증착은, Ce 금속 타겟을 이용하여 스퍼터링법으로 성장한다.
이는, 우선 아르곤 가스 분위기에서 20분 동안 전스퍼터링(Pre-Sputtering)을 통하여 Ce 금속 타겟에 존재하는 불순물과 산화막을 제거한다. 그리고 다음, 챔버(chamber) 내부를 온도는 실온(Room Temperature)으로, 진공은 고진공으로 유지한 후, 아르곤 가스 분위기(Ar : 14sccm)에서 1 mm 두께의 플라스틱 기판 위에 Ce 금속을 증착한다.
그런데 이때, 플라스틱 기판을 사용하기 때문에 스퍼터링 시, 무거운 이온들에 의한 이온 데미지(Ion Damage)가 발생하여 플라스틱 기판의 표면에 표면 가열(Surface Heating)을 초래하게 된다. 이 결과 플라스틱 기판은 표면의 온도상승을 견디지 못하고 기판의 뒤틀림이 발생하게 된다. 이러한 뒤틀림을 방지하기 위해 본 발명에서는 플라즈마 온/오프(Plasma On/Off) 방법으로 플라스틱 기판의 뒤틀림을 해소하였다. 즉, 플라즈마 온/오프 방법은, 플라즈마 온된 상태 즉, 플라즈마가 떠 있는 상태에서 Ce 금속의 증착작업을 행하다가 이온 데미지가 많다고 판단될 경우, 플라즈마를 오프시킴으로 인한 플라스틱 기판의 냉각효과로 인해 이온 데미지를 최소화하는 방법이다.
여기서, 사용되는 아르곤 가스는 다른 기체와는 반응하지 않는 불활성 기체로서, 다만 플라즈마와 반응하여 플라즈마를 온시키기 위해서 사용된 것이다.
그리고, 위와 같이 플라스틱 기판상에 증착된 Ce 금속층상에 산소를 공급하여 Ce 금속 표면을 산화시키는 방법으로 CeO2 를 증착시킨다.
한편, 위에서 전술한 바와 같이, 먼저 전스퍼터링(Pre-Sputtering) 후, 아르곤 가스 분위기에서 Ce 금속을 증착하던 중, 이온 데미지에 의한 플라스틱 기판의 뒤틀림이 최소화되는 조건을 찾기 위하여 플라즈마 온/오프(Plasma ON/OFF)의 시간을 가변하면서 증착을 진행하였다. 시간을 가변하던 중 플라즈마 온/오프이 2분마다 반복되면서 이루어질 때가 결정성이 가장 높은 것이 확인되었다.
그리고, 상기와 같이 증착 및 성장된 Ce 층과 CeO2 층은, 플라스틱 기판 위에 먼저 Ce 층이 증착되고, 인슈트(In-Situ) 공정으로 동일 챔버 내에서 CeO2 층이 성장된다. 상기한 Ce 층은 금속(Metal)으로서 열전도도가 우수하여 레이저(Laser)로 실리콘(Silicon) 결정화 시, 레이저에 의해 발생하는 열을 외부로 신속하게 분산시켜 박막과 기판을 보호하고, 상기한 CeO2 층은 실리콘과 격자구조와 격자상수가 거의 비슷하여 실리콘이 결정화될 때 씨앗층(Seed Layer)으로서 역할을 하게 된다. 실리콘과 CeO2의 물성은 하기의 표에 나타난 바와 같다.
[표]
<본 발명에 사용되는 물질과 물성변수>
물질(Material) 결정구조 유전상수 격자상수(nm) 격자부정합(%)
Si Cubic 11.7 0.543 -
CeO2 Cubic 26 0.541 0.37
[실시예]
한편, 본 발명의 실시예를 첨부도면을 참조하여 좀 더 구체적으로 설명하면 다음과 같다.
도 1은, 박막트랜지스터를 제조하는 방법을 도시한 도면으로서, Ce 금속 증착과 Ce 금속층 위에 산화 공정으로 인한 CeO2 층의 성장을 나타내었다.
먼저, 플라스틱 기판(100) 위에 Ce 금속을 증착하기 전에, Ce 금속 타겟(Metal Target)의 불순물과 산화막을 제거하기 위하여 아르곤을 14sccm 정도 흘려주면서 플라스틱 기판(100) 상면부를 셔터(Shutter)(110)로 막고 1시간 정도 전스퍼터링(Pre-Sputtering)(130)을 실시한다. 다음 단계로 아르곤을 14sccm 흘려주면서 30분 동안 Ce 금속을 증착시킨다. 이때, 30분 동안 연속적으로 증착을 하게 되면, 플라스틱 기판(100)이 이온 데미지(Ion Damage)를 입게 되어 열의 발생으로 플라스틱 기판의 뒤틀림 현상이 발생하게 된다. 따라서, 아르곤 가스 분위기에서 플라즈마를 2분마다 반복적으로 온/오프 시키면서 Ce 금속(120)을 증착하였다.
한편, 상기와 같은 Ce 금속의 증착 다음 단계에서는 플라즈마를 오프시킨 상태에서 Ce 금속층(120)의 표면으로 산소를 20sccm 주입시키면서 Ce 금속층의 표면을 20분 동안 산화시킨다. 그 다음 단계에서는 아르곤과 산소를 14:6 sccm 으로 주입하여 플라즈마를 온/오프 시키면서 스퍼터링법(150)으로 CeO2 층(140)을 30분 동안 성장시킨다.
그리고, 마지막 단계(CeO2 의 2차 성장단계)로 플라즈마를 오프시킨 상태에서 산소를 다시 20sccm 주입하면서 30분 동안 산화시킨다. 이는, CeO2 층을 성장시키기 위해서 전 단계(CeO2 의 1차 성장단계)에서 공급된 산소량이 부족하여 CeO2의 화학적인 반응이 완전하게 일어나지 않았기 때문에, 산소를 더 공급하여 CeO2 층이 완전히 성장할 수 있도록 한 것이다.
한편, 상기한 CeO2 의 1차 성장단계에서 공급되는 산소량은 아르곤 대비 14:6의 비율로서 공급되는 바, 이는 스퍼터링법으로서 CeO2 층을 성장시키기 위한 최적의 조건을 찾아낸 것으로, 이 비율을 벗어나면 박막의 질이 떨어지게 되고, 증착율이 감소되는 단점이 있다.
도 2는, 박막트랜지스터의 제조방법에 있어서의 플렉시블한 플라스틱 기판의 모양을 나타낸 도면으로서, 도 2a는 플라즈마 온/오프(Plasma On/Off) 법을 사용하지 않고 스퍼터링(Sputtering) 법으로 증착 공정을 진행하다가 무거운 이온(Ion)들 때문에 플라스틱 기판이 손상되어 외형이 변형된 모습의 실제사진을 나타낸 것이고, 도 2b는 플라즈마 온/오프(Plasma On/Off) 방법을 이용하면서 스퍼터링하여 플라스틱 기판의 변형없이 Ce/CeO2 층이 증착된 모습의 실제사진을 나타낸 것이다.
상기한 플라스틱 기판(100)의 변형은, 플라즈마의 무거운 이온들이 플라스틱 기판과 충돌하면서 기판 표면이 비정상적으로 온도가 상승되어 일어나는 현상이다. 따라서 플라즈마 온/오프 법으로 플라즈마 온(Plasma On) 상태에서 기판의 표면이 가열되는 표면 가열(Surface Heating)에 의해서 변형되는 기판의 문제를 플라즈마를 오프시킴으로써 플라스틱 기판(100)을 냉각시켜 해소하였다.
도 3은, 성장된 CeO2 층에 대한 XRD(X-Ray Diffraction) 곡선과 실제 Ce/CeO2가 성장된 플라스틱 기판의 사진을 나타낸 것이다.
상기한 XRD 분석은 4가지 조건에 대해서 나타내었는데, 이 4가지 조건 모두 실온(Room Temperature)에서 행해진 결과이다. (a)와 (b)는 스퍼터링법으로 10분, 20분 동안 증착을 한 결과이고, (c)는 스퍼터링법으로 30분 동안 증착을 함에 있어서 2분마다 플라즈마의 온/오프를 번갈아 가면서 증착을 한 결과이다. 다시 말하면, 플라즈마를 2분간 15번에 걸쳐 온/오프를 반복하여 얻은 결과이다. (d)는 (c)에서와 같이 스퍼터링법으로 30분 동안 증착을 함에 있어서 플라즈마를 5분마다 6번에 걸쳐 온/오프를 반복하여 얻은 결과이다.
상기한 XRD 분석 결과에 따라 네 조건 모두 (111)면에서 우선 성장하였고, (c)의 XRD 강도가 제일 높게 나오는 것으로 보아 이 조건에서 결정성이 향상되었음을 알 수 있었다.
도 4는, Ce/CeO2 층 위의 비정질 규소(Amorphous Si)층을 다결정 규소(Poly-Si)층으로 결정화하는 과정을 나타내었다. 결정화 에너지원으로는 엑시머 레이저 에너지(XeCl Laser Energy)를 사용하였다.
그리고, ICPCVD(Inductive Coupled Plasma Chemical Vapor Deposition) 법을 사용하여 씨앗층인 CeO2 층(140) 위에 비정질 규소층(160)을 증착시켰다. 다음으로 308nm의 파장(Wave Length)을 가지는 엑시머 펄스 레이저(XeCl Pulsed Laser)(170)를 1shot으로 조사하였다. 이때, 레이저 에너지 밀도(Laser Energy Density)를 다양하게 가변시키면서 에너지 밀도(Energy Density)의 변화에 따른 결정화도와 레이저가 기판에 미치는 영향 등에 대한 결과를 분석하였다.
도 5는, 도 4에서 레이저 에너지 밀도를 가변시키면서 레이저를 조사한 것에 대한 라만(Raman) 결정화 분석의 결과를 나타내었다.
라만 최고점(Raman Peak)의 폭이 좁을수록 결정화도는 높게 나타나게 된다. 각각의 결과에 대해 조사된 레이저 에너지 밀도(Laser Energy Density)는 (a) = 50 mJ/㎠, (b) = 70 mJ/㎠, (c) = 85 mJ/㎠ 그리고 (d) = 108 mJ/㎠ 와 같다. 따라서, 라만 분석 결과에 따라 (d)의 조건에서 결정화가 최대가 되었음을 알 수 있었다.
그리고, (d)의 에너지 밀도(Energy Density) 조건을 넘어 레이저가 조사되면, 박막과 기판에 물리적인 손상이 가해지게 되고, (a)의 에너지 밀도 조건 미만으로 레이저가 조사되면, 비정질 규소가 다결정 규소로 결정화됨에 있어 에너지가 부족하여 다결정 규소의 형성이 제대로 이루어지지 않게 된다. 이와 같이 Ce 금속층(Metal Layer)(120)과 CeO2 씨앗층(Seed Layer)(140)을 이용함에 따라 낮은 에너지 밀도에서도 결정화가 향상되는 특성을 얻을 수 있었다.
이상에서 설명한 바와 같이, 본 발명의 박막트랜지스터 및 그 제조방법에 의하면, Ce 금속층에 의해 엑시머 레이저의 조사시 박막이 보호되고, CeO2 층에 의해 폴리실리콘의 성장이 촉진됨으로써 플라스틱 기판의 기계적, 화학적 성질에 대한 신뢰감으로 인해 제품의 질이 향상되고, 우수한 성능을 갖는 박막트랜지스터를 생산할 수 있는 효과가 있다.
그리고, 플라스틱 기판을 사용하게 됨으로써 공정비용의 절감과 제품의 경량화 및 유연한 정보 디스플레이 화면을 구현할 수 있는 효과가 있다.
도 1은, 본 발명에 따른 박막트랜지스터의 제조방법을 도시한 공정도이다.
도 2는, 박막트랜지스터의 제조방법에 있어서의 플렉시블한 플라스틱 기판의 모양을 나타낸 도면으로서, 도 2a는 스퍼터링(Sputtering)법으로 증착 시 이온 데미지(Ion Damage) 때문에 기판에 스트레스가 발생하여 변형된 상태를 나타낸 도면이고, 도 2b는 플라즈마 온/오프(Plasma On/Off) 방법을 이용하여 스퍼터링 증착법의 단점을 개선한 기판을 나타낸 도면이다.
도 3은, 본 발명에 따라 플라스틱 기판 위에 성장된 각각의 조건에 따른 CeO2 씨앗층(Seed Layer)의 XRD 특성 곡선과 실제 CeO2가 성장된 플라스틱 기판을 나타낸 도면이다.
도 4는, 본 발명에 따른 엑시머 레이저(XeCl Laser)를 이용하여 Ce/CeO2 층 위의 비정질 규소(Amorphous Si)층을 다결정 규소(Poly-Si)층으로 결정화하는 구성도이다.
도 5는, 본 발명에 따른 엑시머 레이저의 조사 후 각각의 레이저 에너지 밀도(Laser Energy Density)에 대한 규소층의 Raman 결정화 분석의 결과를 도시한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 플렉시블(Flexible)한 플라스틱 기판
110 : 셔터(Shutter)
120 : Ce 금속(Metal)층
130 : 플라즈마 온/오프 법을 이용한 Ce 금속 스퍼터링
140 : CeO2 층
150 : CeO2 성장을 위한 스퍼터링
160 : ICPCVD(Inductive Coupled Plasma Chemical Vapor Deposition) 법으로 성장된 비정질 규소층
170 : 비정질 규소를 다결정 규소로 결정화하기 위한 엑시머 레이저 어닐링(XeCl Laser Annealing)

Claims (13)

  1. 아르곤 가스 분위기에서 플라즈마 온/오프 처리를 1분30초∼2분30초 간격으로 반복하면서 플렉시블한 플라스틱 기판상에 Ce 금속을 연속적으로 증착하는 Ce 증착단계와;
    상기 Ce 금속에 산소를 주입하여 Ce 금속 표면을 산화시켜 CeO2 를 형성하는 CeO2 증착단계와;
    상기 CeO2 층에 아르곤 가스와 산소의 혼합기를 주입하고, 플라즈마 온/오프 처리를 1분30초∼2분30초 간격으로 반복하면서 스퍼터링법으로 CeO2 층을 성장시키는 CeO2 성장단계와;
    상기 CeO2 층 위에 ICPCVD(Inductive Coupled Plasma Chemical Vapor Deposition)법으로 비정질 실리콘을 증착시키는 비정질 실리콘 증착단계; 및
    상기 비정질 실리콘 층에 엑시머 레이저를 조사하여 비정질 실리콘이 폴리실리콘으로 결정화되는 폴리실리콘 결정화단계;
    를 포함하여 구성된 것을 특징으로 하는 박막트랜지스터의 제조방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 CeO2 성장단계에서 아르곤 가스와 산소를 주입하면서 스퍼터링법으로 CeO2 층을 1차 성장시킨 후, 이 CeO2 층을 플라즈마 오프한 상태에서 산소를 재차 주입하여 산화시켜 CeO2 층을 완전히 성장시키는 CeO2 2차 성장단계를 더 포함하여 구성된 것을 특징으로 하는 박막트랜지스터의 제조방법.
  7. 제 6 항에 있어서,
    상기 Ce 증착단계에서 Ce 금속을 증착시키기 전에, Ce 금속 타겟의 불순물과 산화막을 제거하기 위해 아르곤 가스 분위기에서 플라스틱 기판의 상면을 셔터로 막고 전스퍼터링을 행하는 전처리단계를 더 포함하여 구성된 것을 특징으로 하는 박막트랜지스터의 제조방법.
  8. 제 1 항에 있어서,
    상기 CeO2 성장단계에서 아르곤 가스와 산소는 14:6의 비율로 공급되는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  9. 제 1 항에 있어서,
    상기 결정화단계에서 비정질 실리콘 층에 조사되는 엑시머 레이저의 에너지 밀도는 50∼108 mJ/㎠인 것을 특징으로 하는 박막트랜지스터의 제조방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제 1 항 내지 제 9 항 중 어느 한항의 제조방법에 의해서 제조된 Ce 금속층과 CeO2 층을 포함하여 구성된 것을 특징으로 하는 박막트랜지스터.
KR10-2003-0057488A 2003-08-20 2003-08-20 박막트랜지스터 및 그 제조방법 KR100514000B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0057488A KR100514000B1 (ko) 2003-08-20 2003-08-20 박막트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0057488A KR100514000B1 (ko) 2003-08-20 2003-08-20 박막트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050019607A KR20050019607A (ko) 2005-03-03
KR100514000B1 true KR100514000B1 (ko) 2005-09-13

Family

ID=37228835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0057488A KR100514000B1 (ko) 2003-08-20 2003-08-20 박막트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100514000B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070034280A (ko) 2005-09-23 2007-03-28 삼성전자주식회사 가요성 표시 장치용 표시판의 제조 방법

Also Published As

Publication number Publication date
KR20050019607A (ko) 2005-03-03

Similar Documents

Publication Publication Date Title
US6271066B1 (en) Semiconductor material and method for forming the same and thin film transistor
US5352291A (en) Method of annealing a semiconductor
US7435635B2 (en) Method for crystallizing semiconductor material
US5578520A (en) Method for annealing a semiconductor
US6521492B2 (en) Thin-film semiconductor device fabrication method
US5849043A (en) Apparatus for laser ion doping
US5962869A (en) Semiconductor material and method for forming the same and thin film transistor
US5716857A (en) Method for manufacturing a semiconductor device
US6573161B1 (en) Thin film semiconductor device fabrication process
US6562672B2 (en) Semiconductor material and method for forming the same and thin film transistor
US6486495B2 (en) Method for manufacturing a semiconductor device
JP3359670B2 (ja) 半導体装置の作製方法
KR960008499B1 (ko) 레이저 처리방법 및 레이저 처리장치
KR100514000B1 (ko) 박막트랜지스터 및 그 제조방법
JPH04177736A (ja) 絶縁ゲイト型半導体装置の作製方法
JP2759411B2 (ja) 半導体装置およびその作製方法
JPH04296015A (ja) 半導体装置の製造方法
JP2001332492A (ja) 炭化ケイ素薄膜構造体およびその製造方法ならびに薄膜トランジスタ
JP4031021B2 (ja) 薄膜トランジスタの作製方法
JP4138719B2 (ja) 絶縁ゲイト型電界効果トランジスタの作製方法
Fogarassy et al. Long-pulse duration excimer laser processing in the fabrication of high performance polysilicon TFTs for large area electronics
JP3614333B2 (ja) 絶縁ゲイト型電界効果トランジスタ作製方法
JP3397760B2 (ja) 薄膜トランジスタの作製方法
KR100501701B1 (ko) 결정질 실리콘박막 형성방법
JP3142836B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090713

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee