JP4871502B2 - 多結晶シリコン薄膜の製造方法及びこれを用いて製造される多結晶シリコンを用いる薄膜トランジスタ - Google Patents

多結晶シリコン薄膜の製造方法及びこれを用いて製造される多結晶シリコンを用いる薄膜トランジスタ Download PDF

Info

Publication number
JP4871502B2
JP4871502B2 JP2004340254A JP2004340254A JP4871502B2 JP 4871502 B2 JP4871502 B2 JP 4871502B2 JP 2004340254 A JP2004340254 A JP 2004340254A JP 2004340254 A JP2004340254 A JP 2004340254A JP 4871502 B2 JP4871502 B2 JP 4871502B2
Authority
JP
Japan
Prior art keywords
thin film
polycrystalline silicon
heat treatment
silicon
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004340254A
Other languages
English (en)
Other versions
JP2005236264A (ja
Inventor
ラメッシュ カッカド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2005236264A publication Critical patent/JP2005236264A/ja
Application granted granted Critical
Publication of JP4871502B2 publication Critical patent/JP4871502B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G9/00—Bed-covers; Counterpanes; Travelling rugs; Sleeping rugs; Sleeping bags; Pillows
    • A47G9/06—Travelling rugs; Sleeping rugs
    • A47G9/062—Travelling rugs; Sleeping rugs for covering the ground, e.g. picnic or beach blankets
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47C—CHAIRS; SOFAS; BEDS
    • A47C27/00—Spring, stuffed or fluid mattresses or cushions specially adapted for chairs, beds or sofas
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thermal Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は多結晶シリコン薄膜の製造方法及びこれを用いて製造される多結晶シリコンを用いる薄膜トランジスタに関し、さらに詳細には熱処理温度及び時間を減らして基板の曲がりを防止することができ、欠陥が少ない多結晶シリコン薄膜の製造方法及びこれを用いて製造される多結晶シリコンを用いる薄膜トランジスタに関する。
アクティブ型有機電界発光素子は通常的に画素領域と周辺駆動領域に電流を供給するために使われる薄膜トランジスタ（Thin Film Transistor；ＴＦＴ）を含み、薄膜トランジスタには多結晶シリコンを用いる。
一般に多結晶シリコンは非晶質シリコンを結晶化させることによって形成する。
通常の結晶化方法は結晶化温度、すなわち、５００℃以下又は以上を基準にして、低温結晶化法と高温結晶化法に分類される。
低温結晶化法としてはエキシマレーザーを用いるＥＬＡ（Excimer Laser Annealing）法が主に使われており、エキシマレーザーアニーリング法は結晶化温度が４５０℃程度で工程が進められるため、ガラス基板を用いることができる。しかしながら、製造費用が高くて基板の最適大きさが制限されるので、ディスプレイ製造費用全体が上昇するという短所がある。
高温結晶化法としては固相結晶化法（Solid Phase Crystallization）、急速熱処理法（Rapid Thermal Annealing Process）などがあり、低費用の熱処理方法として広く使われている。
しかし、固相結晶化法は６００℃以上で２０時間以上加熱して結晶化しなければならないので、結晶化された多結晶シリコンに結晶欠陥（defect）が多く含まれており、充分な移動度（mobility）を得ることができず、熱処理工程において基板が変形されやすい。また、高温の結晶化温度であるため、ガラス基板を用いることができない短所がある。さらに、結晶化温度を低くした場合には、生産性が落ちるという短所がある。
一方、急速熱処理法（ＲＴＡ）は比較的短い時間で工程を行うことができる。しかしながら、現在まで開発された急速熱処理法（ＲＴＡ）は、甚だしい熱衝撃によって基板が変形されやすく、結晶化された多結晶シリコンの電気的特性がよくないという短所がある。
したがって、アクティブ型素子の製造費用を節減するためには結晶化時の費用が低廉な高温熱処理法を用いる必要性があり、また、低費用のガラス基板を用いながらも基板の曲がりのような問題点が発生しない、結晶性が優れた高温熱処理法を開発する必要性がある。
本発明は、上記問題点を解決するために案出されたものであって、本発明の目的は、結晶性が優れた多結晶シリコンを結晶化するとともに、高温の結晶化温度による基板の曲がりを防止することができる多結晶シリコン薄膜の製造方法及びこれを用いて製造される多結晶シリコンを用いる薄膜トランジスタを提供することにある。
前記目的を達成するために、本発明は、基板上に非晶質シリコンを含むシリコン膜を蒸着する段階；及び前記シリコン膜をＨ２Ｏ雰囲気、特定温度（predetermined temperature）下で熱処理する段階を含むことを特徴とする多結晶シリコン薄膜の製造方法を提供する。
また、本発明は、上記方法によって製造される多結晶シリコン薄膜を用いることを特徴とする薄膜トランジスタを提供する。
以上のように、本発明では固相結晶化法を用い、非晶質シリコンの結晶化時の熱処理をＨ２Ｏ雰囲気とすることによって、熱処理時間及び熱処理温度を減らすことができ、基板の曲がりのような工程上の不良を防止することができる。
以下、本発明の実施態様をさらに詳細に説明する。
先ず、基板上に非晶質シリコンまたは非晶質シリコンを多量に含むシリコン膜を蒸着（deposit）する。この時、基板としては通常的に使われる絶縁性の透明なガラス基板を用いる。
シリコン膜の蒸着方法としては、プラズマ化学気相蒸着法（Plasma Enhanced Chemical Vapor Deposition）（ＰＥＣＶＤ）、または低圧化学気相蒸着法（Low Pressure Chemical Vapor Deposition)（ＬＰＣＶＤ）などの通常の蒸着方法を用いる。
そうしてから、前記非晶質シリコンまたは非晶質シリコンを多量に含むシリコン膜を熱処理する。この時、シリコン膜に熱が加えられ、非晶質シリコンが固相結晶化（Solid Phase Crystallization）されて多結晶シリコンになる。
本発明では熱処理工程としてはＲＴＡ（Rapid Thermal Annealing）のような通常の高温熱処理工程で使われる方法を用いるが、熱処理雰囲気を従来は、Ｎ２雰囲気、Ｏ２雰囲気、Ａｒのような不活性ガス雰囲気、またはこれらを組み合せた雰囲気として熱処理を進行したが、本発明ではＨ２Ｏ雰囲気で熱処理を進行する。
Ｈ２Ｏ雰囲気で熱処理をする場合には、Ｎ２雰囲気、Ｏ２雰囲気、Ａｒのような不活性雰囲気、またはこれらを組み合せた雰囲気で熱処理する場合に比べ、同一温度ならば熱処理時間が短縮されて、同一時間ならば熱処理温度が減少される。
特に、従来、ガラスのような透明絶縁基板を用いた場合、高温で基板が曲がる問題点が発生することがあったが、本発明のように熱処理温度を減少させることができる場合には、基板の曲がりを防止することができる。
本発明における熱処理温度は５５０ないし７５０℃であることが望ましく、６００ないし７１０℃であることがさらに望ましい。５５０℃未満である場合には結晶化に非常に長い時間が必要であり、７５０℃を超える場合には基板が曲がる可能性があるので望ましくない。また、６００ないし７１０℃の温度では適切な熱処理時間で優れた多結晶シリコンを得ることができるのでさらに望ましい。
Ｈ２Ｏの圧力と結晶化速度との関係は、Ｈ２Ｏの圧力に比例して圧力が高いほど結晶化速度が高い比例関係を見せており、あまり圧力が低い場合には結晶化速度が遅くて熱処理時間が長くなり、基板に悪影響を与えことがあるため望ましくない。したがって、Ｈ２Ｏの圧力を可能であれば高く設定することが望ましい。しかし、あまり高圧である場合には爆発の危険があるので１０，０００ないし２ＭＰａであることが望ましい。
一方、シリコン膜は２，０００Å以下に蒸着することが望ましく、厚さが薄いほど結晶化が容易であるが、厚さがあまり薄い場合には多結晶シリコンを用いて薄膜トランジスタを形成する際、素子の特性に悪影響を与える場合があるので１００ないし１，０００Åの厚さに蒸着することが望ましい。
以上のような工程を進行することによって、多結晶シリコンを形成することができるが、本発明では形成された多結晶シリコンの欠陥（defect）を減少させるためにもう一度熱処理工程を進行することができる。
前記熱処理工程は、エキシマレーザーアニーリング（Excimer Laser Annealing）法または加熱炉（furnace）で熱を加えて進行することができる。
以上のようなＨ２Ｏ雰囲気で非晶質シリコンを結晶化させた場合、前記多結晶シリコン薄膜のＦＷＨＭは好ましくは６．０ないし７．５ｃｍ−１程度であって、前記多結晶シリコン薄膜のＦＷＨＭが好ましくは６．５ないし７．０ｃｍ−１程度である多結晶シリコンが得られる。通常的に不活性雰囲気での熱処理工程によって製造される多結晶シリコンのＦＷＨＭは７．５ｃｍ−１以上である。
以下、本発明の望ましい実施形態を提示する。但し、下記する実施形態は本発明をよく理解するために提示されるものであり、本発明が下記する実施形態に限られるものではない。
実施例１ないし３
基板上に５００Åの厚さとなるように非晶質シリコン膜を蒸着した。前記蒸着方法として、実施例１はＬＰＣＶＤを用いており、実施例２は２％以下の水素を含むＰＥＣＶＤを用いており、実施例３は１０％以上の水素を含むＰＥＣＶＤを用いた。続いて、前記非晶質シリコン膜をＲＴＡ（Rapid Thermal Annealing）により、約７００℃で１０分以下、熱処理して結晶化させた。前記熱処理時の雰囲気を、Ｏ２またはＮ２キャリアガスを用いたＨ２Ｏ雰囲気として熱処理した。形成された多結晶シリコンのラマンスペクトルを図１に図示した。
比較例１
比較例１では前記熱処理時の雰囲気をＮ２雰囲気としたことを除いては、実施例１ないし３と同様の工程を進行した。すなわち、熱処理温度は７００℃で進行しており、その結果を図２に図示した。
この時、完全に非晶質シリコンを結晶化するためには、熱処理時間は実施例１ないし３と同一であるが、熱処理温度は７５０℃で進行しなければならなかった。
図１を参照すると、７００℃、Ｈ２Ｏ雰囲気で非晶質シリコンを熱処理して得た多結晶シリコンのラマンスペクトルで、５２０ｃｍ−１に近いピークは結晶質シリコンが存在することを示している。しかし、Ｈ２Ｏを用いずに結晶化した場合には図２に示したように、５２０ｃｍ−１に近いピークはほとんど現われていなくて、但し４８０ｃｍ−１周囲の広いピークだけが存在することが分かる。４８０ｃｍ−１の広いピークは非晶質シリコンであることを示すものであって、すなわち、結晶化が一部だけ進められたことが分かる。
したがって、熱処理をＨ２Ｏ雰囲気で行うことは、非晶質シリコンの結晶化に寄与することが分かる。また、図１で分かるように、実施例１ないし３によって結晶化された多結晶シリコンのラマンピークのＦＷＨＭ（Full Width at Half Maximum）が６．８ｃｍ−１にあり、優れた結晶性を有していることが分かる。通常的に不活性雰囲気での熱処理工程によって製造される多結晶シリコンのＦＷＨＭは、７．５ｃｍ−１以上である。
実施例４
基板上に非晶質シリコンをＰＥＣＶＤ方法によって１，０００Åの厚さに蒸着した。前記非晶質シリコンを２ＭＰａのＨ２Ｏ蒸気下、６００℃で加熱した。６００℃におけるシリコン結晶化速度は小さいが、結晶化速度は圧力に比例するため圧力を増加させることによって酸化速度を調節することができた。すなわち、圧力を高めることによって結晶化温度と時間を減少させることができる。この時の結晶化速度を測定した結果、２時間以下であった。
比較例２
前記実施例４において、１気圧のＮ２雰囲気で非晶質シリコンを結晶化させたことを除いては実施例４と同一な条件で進行した。この時、結晶化速度を測定した結果、５時間程度だったが、これは前記非晶質シリコンがあらかじめ熱処理を経て核生成サイト（Nucleating Site）を含んでいるからであり、以前に全く熱処理を経ていない非晶質シリコンの場合、２０時間以上の時間が必要である。
すなわち、実施例４と比較例２を比較すると、熱処理雰囲気としてＨ２Ｏを用いた実施例４の場合には、熱処理雰囲気としてＮ２を用いた場合に比べ、熱処理時間が２．５倍程度速くなったことが分かる。また、Ｈ２Ｏの圧力を増加させることによって、熱処理温度と所要時間を減少させることができる。熱処理温度と時間が減少されることによって、製造費用及び基板に長時間熱が加えられることにより発生する基板の曲がりを防止することができる。
熱処理過程においては、非晶質シリコンとＨ２Ｏが反応してＳｉを酸化させ、Ｓｉ表面に先ず薄い厚さのＳｉＯ２層を形成するようになる。そして、前記酸化されて形成されたＳｉＯ２層内には余ったＳｉ（Remaining Si）（すなわち、Ｈ２Ｏと反応しないＳｉ）が存在して、このＳｉが格子間Ｓｉ（interstitial Si）になる。この格子間Ｓｉの濃度は、格子間Ｓｉの拡散係数に影響を与えるようになって、したがって、結晶化過程に影響を及ぼすようになる。Ｏ２雰囲気で熱処理過程を進行する場合にも同様の過程を経るが、Ｈ２Ｏ雰囲気での結晶化速度は、はるかに速く進められ、したがって温度と時間が減少される。
したがって、格子間Ｓｉの濃度が大きいほど非晶質シリコンの結晶化速度は増加するようになるので、要求される結晶化温度または結晶化時間は従来のＮ２またはＯ２ガスだけを熱処理雰囲気で用いる場合より減少または短縮できる。
このように製造される多結晶シリコン薄膜は薄膜トランジスタに適用でき、このような薄膜トランジスタは有機電界発光素子または液晶表示素子のようなフラットパネルディスプレイに使用することができる。
本発明の実施例によって製造された多結晶シリコンのラマンスペクトルを示すグラフである。 従来の方法によって製造された多結晶シリコンのラマンスペクトルを示すグラフである。

Claims (11)

  1. 基板上に非晶質シリコンを含むシリコン膜を蒸着する段階；及び
    前記シリコン膜をＯ ２ またはＮ ２ キャリアガスを用いたＨ２Ｏ雰囲気、特定温度下でＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）方法を用いて熱処理する段階を含み、
    前記Ｈ２Ｏの圧力は１０，０００Ｐａ以上であり、前記温度は５５０℃ないし７５０℃であり、前記熱処理時間は１０分以下であることを特徴とする多結晶シリコン薄膜の製造方法。
  2. 前記温度は６００℃ないし７１０℃であることを特徴とする請求項１に記載の多結晶シリコン薄膜の製造方法。
  3. 前記Ｈ２Ｏの圧力は１０，０００Ｐａないし２ＭＰａであることを特徴とする請求項１又は２に記載の多結晶シリコン薄膜の製造方法。
  4. 前記シリコン膜の厚さは２，０００Å以下であることを特徴とする請求項１から３のいずれか１項に記載の多結晶シリコン薄膜の製造方法。
  5. 前記シリコン膜の厚さは１００Åないし１，０００Åであることを特徴とする請求項４に記載の多結晶シリコン薄膜の製造方法。
  6. 前記熱処理をした後、加熱炉またはエキシマレーザーアニーリング（ＥＬＡ）によって、前記シリコン膜をもう一度熱処理する段階をさらに含むことを特徴とする請求項１から５のいずれか１項に記載の多結晶シリコン薄膜の製造方法。
  7. 前記シリコン膜は低圧化学気相蒸着法（ＬＰＣＶＤ）またはプラズマ化学気相蒸着法（ＰＥＣＶＤ）によって蒸着されるものであることを特徴とする請求項１から６のいずれか１項に記載の多結晶シリコン薄膜の製造方法。
  8. 請求項１から７のいずれか１項に記載の方法によって製造される多結晶シリコン薄膜を用いることを特徴とする薄膜トランジスタ。
  9. 前記多結晶シリコン薄膜の半値幅（ＦＷＨＭ）は６．０ｃｍ−１ないし７．５ｃｍ−１であることを特徴とする請求項８に記載の薄膜トランジスタ。
  10. 前記多結晶シリコン薄膜の半値幅（ＦＷＨＭ）は６．５ｃｍ−１ないし７．０ｃｍ−１であることを特徴とする請求項９に記載の薄膜トランジスタ。
  11. 前記薄膜トランジスタは有機電界発光素子または液晶表示素子に用いられるものであることを特徴とする請求項８から１０のいずれか１項に記載の薄膜トランジスタ。
JP2004340254A 2004-02-19 2004-11-25 多結晶シリコン薄膜の製造方法及びこれを用いて製造される多結晶シリコンを用いる薄膜トランジスタ Active JP4871502B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2004-011146 2004-02-19
KR1020040011146A KR100623251B1 (ko) 2004-02-19 2004-02-19 다결정 실리콘 박막의 제조 방법 및 이를 사용하여제조되는 다결정 실리콘을 사용하는 박막 트랜지스터

Publications (2)

Publication Number Publication Date
JP2005236264A JP2005236264A (ja) 2005-09-02
JP4871502B2 true JP4871502B2 (ja) 2012-02-08

Family

ID=34858761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004340254A Active JP4871502B2 (ja) 2004-02-19 2004-11-25 多結晶シリコン薄膜の製造方法及びこれを用いて製造される多結晶シリコンを用いる薄膜トランジスタ

Country Status (4)

Country Link
US (1) US7964456B2 (ja)
JP (1) JP4871502B2 (ja)
KR (1) KR100623251B1 (ja)
CN (1) CN100365778C (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666552B1 (ko) * 2004-06-30 2007-01-09 삼성에스디아이 주식회사 반도체 소자의 제조 방법 및 이 방법에 의하여 제조되는반도체 소자
CN100459043C (zh) * 2006-02-08 2009-02-04 财团法人工业技术研究院 多晶硅膜的制造方法以及薄膜晶体管的制造方法
CN101290877B (zh) * 2007-04-20 2011-03-23 中芯国际集成电路制造(上海)有限公司 多晶硅薄膜的制备方法
TWI556323B (zh) * 2009-03-13 2016-11-01 半導體能源研究所股份有限公司 半導體裝置及該半導體裝置的製造方法
CN102110740B (zh) * 2010-11-23 2012-09-05 上海交通大学 定向凝固多晶硅太阳电池的两次热处理方法
CN102978590A (zh) * 2012-11-27 2013-03-20 上海大学 多循环快速热退火非晶硅薄膜的方法
WO2018076139A1 (zh) * 2016-10-24 2018-05-03 丁欣 多晶硅的制造方法以及单晶硅的制造方法
JPWO2024004998A1 (ja) * 2022-06-29 2024-01-04

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63304670A (ja) 1987-06-04 1988-12-12 Hitachi Ltd 薄膜半導体装置の製造方法
JPH06204137A (ja) * 1992-10-19 1994-07-22 Samsung Electron Co Ltd 多結晶シリコン薄膜の製造方法
JPH06310427A (ja) * 1993-04-21 1994-11-04 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3306258B2 (ja) * 1995-03-27 2002-07-24 三洋電機株式会社 半導体装置の製造方法
JP4026182B2 (ja) * 1995-06-26 2007-12-26 セイコーエプソン株式会社 半導体装置の製造方法、および電子機器の製造方法
KR100188099B1 (ko) 1995-10-17 1999-07-01 김광호 액정 표시 장치용 박막 트랜지스터 기판의 제조방법
JP3927634B2 (ja) 1995-10-25 2007-06-13 株式会社半導体エネルギー研究所 レーザーアニール方法及び薄膜トランジスタの作製方法
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3662371B2 (ja) 1996-10-15 2005-06-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法及び薄膜トランジスタ
JP3917698B2 (ja) * 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
JPH11329972A (ja) 1998-05-19 1999-11-30 Ishikawajima Harima Heavy Ind Co Ltd 半導体膜の形成方法
JP4019584B2 (ja) 1999-12-27 2007-12-12 株式会社Ｉｈｉ 半導体膜の形成方法
JP2001210726A (ja) * 2000-01-24 2001-08-03 Hitachi Ltd 半導体装置及びその製造方法
US6521492B2 (en) * 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method

Also Published As

Publication number Publication date
US20050186720A1 (en) 2005-08-25
JP2005236264A (ja) 2005-09-02
US7964456B2 (en) 2011-06-21
CN100365778C (zh) 2008-01-30
CN1658376A (zh) 2005-08-24
KR100623251B1 (ko) 2006-09-18
KR20050082645A (ko) 2005-08-24

Similar Documents

Publication Publication Date Title
JP4188330B2 (ja) 半導体素子の製造方法
JP4307371B2 (ja) 薄膜トランジスタ製造方法
US7964456B2 (en) Method of fabricating polysilicon thin film and thin film transistor using polysilicon fabricated by the same method
JP4153500B2 (ja) 半導体装置の製造方法
JPS63133650A (ja) 多結晶シリコン層上にシリサイドの接着層を形成する方法
JPH10247723A (ja) 半導体装置のキャパシタの製造方法
US20080116461A1 (en) Semiconductor device and manufacturing method thereof
JP2874618B2 (ja) シリコン半導体基板及びその製造方法
KR100666563B1 (ko) 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치
KR100960862B1 (ko) 실리콘 결정화 방법
KR19980036973A (ko) 마이크로파를 이용한 다결정 박막의 제조방법
KR19980021639A (ko) 비정질 실리콘 박막의 결정화 방법
CN101209841B (zh) 多晶硅的制造方法
KR20090107382A (ko) 폴리 실리콘 박막 트랜지스터용 폴리 실리콘층의 제조방법
JP4019584B2 (ja) 半導体膜の形成方法
KR20090083186A (ko) 비정질 실리콘 박막의 결정화 방법
KR100700501B1 (ko) 박막트랜지스터의 제조방법
JP4284120B2 (ja) 半導体薄膜の製造装置及びそれを用いた製造方法
JP2000077401A (ja) 半導体膜の形成方法
KR100786801B1 (ko) 실리콘 에피택시 층을 적용한 고품질의 다결정 실리콘박막의 제조방법 및 다결정 실리콘 박막을 포함하는전자소자
KR100501701B1 (ko) 결정질 실리콘박막 형성방법
KR20130056500A (ko) 다결정 실리콘층의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081209

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111121

R150 Certificate of patent or registration of utility model

Ref document number: 4871502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250